CN115810636A - 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 - Google Patents
金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 Download PDFInfo
- Publication number
- CN115810636A CN115810636A CN202211640469.2A CN202211640469A CN115810636A CN 115810636 A CN115810636 A CN 115810636A CN 202211640469 A CN202211640469 A CN 202211640469A CN 115810636 A CN115810636 A CN 115810636A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- metal
- data line
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 84
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 117
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 416
- 229910052751 metal Inorganic materials 0.000 claims description 96
- 239000002184 metal Substances 0.000 claims description 96
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 59
- 239000010949 copper Substances 0.000 claims description 50
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 30
- 238000000059 patterning Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 17
- 239000002356 single layer Substances 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 21
- 229910001257 Nb alloy Inorganic materials 0.000 description 12
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板，包括：第一衬底；位于第一衬底上的数据线和遮光块，遮光块与数据线为相互间隔设置，两者不相连；覆盖数据线和遮光块的第一绝缘层，第一绝缘层在与数据线相对应的位置形成有接触孔；位于第一绝缘层上的像素电极、半导体有源层和导电部，其中像素电极和导电部为经过导体化处理之后成为导体，而该导体有源层保留为半导体，导电部填入接触孔中与数据线导电接触；位于金属氧化物半导体层上的栅极绝缘层和扫描线及与扫描线连接的栅极，其中栅极和半导体有源层均位于遮光块的正上方，栅极和半导体有源层在第一衬底上的投影与遮光块在第一衬底上的投影相重叠。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板。
背景技术
随着信息时代的发展，显示屏作为人机传递界面应用，各种规格需求日益提升，非晶硅(a-Si)驱动器件受限性能偏低，因此必须更换高电子迁移率材料器件取代以满足产品性能规格。
金属氧化物半导体(metal oxide semiconductor，MOS)相对于非晶硅具有更高电子迁移率、更低漏电、器件制程多数相容等优势，金属氧化物材料例如常见的有铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。由于金属氧化物器件的高迁移率特点，常用于高端高规格产品。
金属氧化物层晶体管(MOS-TFT)有两种常见的架构：蚀刻阻挡型(Etch StopLayer，ESL)和背沟道蚀刻型(Back Channel Etch，BCE)。蚀刻阻挡型MOS-TFT在源漏极蚀刻的时候，蚀刻阻挡层对薄膜晶体管的沟道有保护作用，但比背沟道蚀刻型MOS-TFT多一道构图工艺，导致现有ESL架构制程较复杂，光罩(mask)使用较多，生产成本较高，效率较低。背沟道蚀刻型MOS-TFT因为无需蚀刻阻挡层，节省了一道构图工艺，因此通过BCE架构可以减少光罩的使用次数，但BCE架构会因为源漏电极图形的蚀刻对沟道造成损伤，从而对MOS-TFT的半导体特性产生影响，影响产品稳定性。
显示面板在显示画面时，对外界环境光反射率较高，会影响一体黑效果，因此会通过低反膜或者使用抗反射功能的偏光片，来减少环境光反射率。但使用低反膜或者抗反射功能的偏光片，会增加产品成本和厚度。
发明内容
本发明的目的在于提供一种金属氧化物薄膜晶体管阵列基板及其制作方法，以解决现有技术中存在的制程较复杂，生产成本较高，导致效率较低，以及对沟道会造成损伤，导致影响产品稳定性的问题。
本发明实施例提供一种金属氧化物薄膜晶体管阵列基板，包括：
第一衬底；
位于该第一衬底上由第一金属层经蚀刻图案化形成的数据线和遮光块，该遮光块与该数据线为相互间隔设置，两者不相连；
覆盖该数据线和该遮光块的第一绝缘层，该第一绝缘层在与该数据线相对应的位置形成有接触孔；
位于该第一绝缘层上由金属氧化物半导体层经蚀刻图案化形成的像素电极、半导体有源层和导电部，其中该像素电极和该导电部为经过导体化处理之后成为导体，而该半导体有源层保留为半导体，该导电部填入该接触孔中与该数据线导电接触，该像素电极与该导电部通过该半导体有源层连接；
位于该金属氧化物半导体层上由第二绝缘层经蚀刻图案化形成的栅极绝缘层和由第二金属层经蚀刻图案化形成的扫描线及与扫描线连接的栅极，该栅极位于该栅极绝缘层上，其中该扫描线和该栅极两者一起构成的图案与该栅极绝缘层的图案相同，该栅极和该半导体有源层均位于该遮光块的正上方，该栅极和该半导体有源层在该第一衬底上的投影与该遮光块在该第一衬底上的投影相重叠。
进一步地，该第一金属层为采用至少两层结构，其中顶层为氧化钼，底层为单层或双层的其他金属材料；该第二金属层为采用至少两层结构，其中顶层为氧化钼，底层为单层或双层的其他金属材料。
进一步地，该第一金属层的底层中具有金属铜，该接触孔位置处的数据线其顶层的氧化钼被去除，使该接触孔位置处数据线其底层中的金属铜露出并与该导电部导电接触。
进一步地，该金属氧化物薄膜晶体管阵列基板还包括：
位于该第一绝缘层上并覆盖该扫描线、该栅极、该像素电极和该导电部的第三绝缘层；
位于该第三绝缘层上由透明导电层经蚀刻图案化形成的公共电极；
该第一金属层在蚀刻后除了形成该数据线和该遮光块之外，还另外形成有公共电极走线，其中该公共电极走线与该数据线呈平行设置，并在每相邻的两条数据线之间设置一条公共电极走线，该第三绝缘层和该第一绝缘层中在与每条公共电极走线相对应的位置贯穿设有导通孔，每条公共电极走线通过该导通孔与上方的该公共电极导通。
本发明实施例还提供一种金属氧化物薄膜晶体管阵列基板的制作方法，包括：
在第一衬底上沉积形成第一金属层，并对该第一金属层进行蚀刻图案化，使该第一金属层在蚀刻后形成数据线和遮光块，该遮光块与该数据线为相互间隔设置，两者不相连；
在该第一衬底上沉积形成覆盖该数据线和该遮光块的第一绝缘层，并对该第一绝缘层进行蚀刻图案化，使该第一绝缘层蚀刻后在与该数据线相对应的位置形成接触孔；
在该第一绝缘层上沉积形成金属氧化物半导体层，并对该金属氧化物半导体层进行蚀刻图案化，使该金属氧化物半导体层蚀刻后在像素区域形成金属氧化物半导体图形，该金属氧化物半导体图形覆盖该遮光块，并且该金属氧化物半导体图形填入该接触孔中与该数据线导电接触；
在该第一绝缘层上依次连续地沉积形成第二绝缘层和第二金属层，该第二绝缘层覆盖该金属氧化物半导体图形，该第二金属层位于该第二绝缘层上方；
在该第二金属层上涂覆光阻层，使用掩膜版对该光阻层进行曝光和显影，使该光阻层留下光阻图案，然后以该光阻图案为遮挡，先后对该第二金属层和该第二绝缘层进行蚀刻图案化，以去除该第二金属层和该第二绝缘层中未被该光阻图案覆盖的部分，使该第二金属层在蚀刻后形成扫描线和与该扫描线连接的栅极，该第二绝缘层在蚀刻后形成栅极绝缘层，该栅极与该遮光块的位置相对应；
以该光阻图案或该栅极为遮挡，对该金属氧化物半导体图形露出的区域进行导体化处理，使该金属氧化物半导体图形露出的区域成为导体，其中该金属氧化物半导体图形位于像素区域内的主体部分在导体化之后形成为像素电极，该金属氧化物半导体图形靠近该数据线的另一部分在导体化之后形成为导电部，该导电部填入在该接触孔中与该数据线导电接触，而该金属氧化物半导体图形被该栅极遮盖的部分未被导体化而仍保留为半导体并形成为半导体有源层，该像素电极与该导电部通过该半导体有源层连接；
其中，该扫描线和该栅极两者一起构成的图案与该栅极绝缘层的图案相同，该栅极和该半导体有源层均位于该遮光块的正上方，该栅极和该半导体有源层在该第一衬底上的投影与该遮光块在该第一衬底上的投影相重叠。
进一步地，该第一金属层为采用至少两层结构，其中顶层为氧化钼，底层为单层或双层的其他金属材料；该第二金属层为采用至少两层结构，其中顶层为氧化钼，底层为单层或双层的其他金属材料。
进一步地，该第一金属层的底层中具有金属铜，在对该第一绝缘层进行蚀刻形成接触孔后，继续蚀刻以去除该接触孔位置处的数据线其顶层的氧化钼，使该接触孔位置处数据线其底层中的金属铜露出，使露出的金属铜能与该导电部导电接触。
进一步地，该制作方法还包括：
在该第一绝缘层上沉积形成第三绝缘层，该第三绝缘层覆盖该扫描线、该栅极、该像素电极和该导电部；
在该第三绝缘层上形成透明导电层，并对该透明导电层进行蚀刻图案化，使该透明导电层在蚀刻后形成公共电极；
在对该第一金属层进行蚀刻时，除了形成该数据线和该遮光块之外，还另外形成公共电极走线，其中该公共电极走线与该数据线呈平行设置，并在每相邻的两条数据线之间设置一条公共电极走线；在形成公共电极之后，还包括对该第三绝缘层和该第一绝缘层进行蚀刻，以在该第三绝缘层和该第一绝缘层中与每条公共电极走线相对应的位置贯穿形成导通孔，每条公共电极走线通过该导通孔与上方的该公共电极导通。
本发明实施例还提供一种显示面板，包括上述的金属氧化物薄膜晶体管阵列基板、彩膜基板和设置在该金属氧化物薄膜晶体管阵列基板与该彩膜基板之间的液晶层。
进一步地，在显示区域内所有数据线、扫描线和遮光块的正上方，对应到该彩膜基板上均设置有两种色阻的交叠，除此以外的区域则设置对应的显示用色阻。
本发明实施例提供的金属氧化物薄膜晶体管阵列基板，为顶栅(top gate)架构，且可以基于六张掩膜版(6masks)制作，制作成本低，生产效率高。同时，此架构中，像素电极、半导体有源层和导电部均由同一层的金属氧化物半导体层制成，且像素电极和导电部是通过以上方的栅极为遮挡进行导体化，因此半导体有源层的图案与栅极的图案基本相同，使栅极与源极、漏极(导电部相当于源极，像素电极中与半导体有源层相连的部分相当于漏极)的交叠量小，有效降低寄生电容，提升画质，降低功耗。同时，可以避免现有BCE架构因源漏电极图形的蚀刻对沟道造成的损伤，从而对MOS-TFT的半导体特性产生影响，而影响产品稳定性的问题。
在对第二金属层进行蚀刻形成扫描线和栅极，以及在对第二绝缘层进行蚀刻形成栅极绝缘层时，采用同一张掩膜版，因此可以减少掩膜版的使用数量，降低成本，提高生产效率。
而且，该金属氧化物薄膜晶体管阵列基板上所有金属走线上方均有氧化钼(MoOx)层，氧化钼层可以有效吸收外界环境光入射和面板内部的散射光。另外，还可以搭配低反膜或者抗反射偏光片一同使用，进一步提升画质效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明。
附图说明
图1为本发明第一实施例中的显示面板的局部平面示意图；
图2为图1中沿A-A线的截面示意图。
图3a至图3h为图2中的金属氧化物薄膜晶体管阵列基板的制作过程结构示意图。
图4a至图4c为图2中的彩膜基板的制作过程结构示意图。
图5为本发明第二实施例中的显示面板的局部平面示意图；
图6为图5中沿B-B线的截面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明的具体实施方式、结构、特征及其功效，详细说明如下：
有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图仅是提供参考与说明之用，并非用来对本发明加以限制。
[第一实施例]
如图1和图2所示，本发明第一实施例提供一种显示面板，包括金属氧化物薄膜晶体管阵列基板10(以下简称“阵列基板”)、彩膜基板20和设置在阵列基板10与彩膜基板20之间的液晶层(图未示)。
具体地，该阵列基板10包括：
第一衬底11；具体地，第一衬底11可以是玻璃衬底；
位于第一衬底11上由第一金属层12经蚀刻图案化形成的数据线121和遮光块122，遮光块122与数据线121为相互间隔设置，两者不相连。具体地，遮光块122可设置在数据线121的侧向。遮光块122的设置位置与半导体有源层142的位置相对应。具体地，第一金属层12为采用至少两层结构，顶层12a为氧化钼(MoOx)，底层12b为单层或双层的其他金属材料。在一实施例中，第一金属层12为采用两层结构，顶层12a为氧化钼(MoOx)，底层12b为单层的金属铜(Cu)。在另一实施例中，第一金属层12为采用三层结构，顶层12a为氧化钼(MoOx)，底层12b为由钼铌合金(MoNb)和金属铜(Cu)构成的双层结构，其中金属铜(Cu)设置在氧化钼(MoOx)与钼铌合金(MoNb)之间。其中，顶层12a的氧化钼(MoOx)可以主要起到降低金属电极对环境光的反射率效果，底层12b的钼铌合金(MoNb)用来提高膜层应力和耐腐蚀性等性能；底层12b中的金属铜(Cu)阻抗较低，容易实现高分辨率、高刷新率和大尺寸应用，同时可以做到数据线121的细线幅设计。
覆盖数据线121和遮光块122的第一绝缘层13，第一绝缘层13在与数据线121相对应的位置形成有接触孔131，该接触孔131位置处的数据线121其顶层12a的氧化钼(MoOx)被去除，使该接触孔131位置处数据线121中的金属铜(Cu)露出，以降低数据线121和上面的导电部143之间的接触阻抗。接触孔131的设置位置位于数据线121的正上方。
位于第一绝缘层13上由金属氧化物半导体层14经蚀刻图案化形成的像素电极141、半导体有源层142和导电部143，其中像素电极141和导电部143为经过导体化处理之后成为导体，而半导体有源层142保留为半导体，导电部143填入接触孔131中与数据线121导电接触，像素电极141与导电部143通过半导体有源层142连接，换言之，像素电极141与导电部143两者未直接相连，而是经过半导体有源层142相连。具体地，像素电极141、导电部143与半导体有源层142为同层设计，由同一层的金属氧化物半导体层14经过蚀刻后形成，然后以上方的栅极162为遮挡对像素电极141和导电部143进行导体化处理，例如对像素电极141和导电部143采用等离子体进行处理，通过离子轰击、氢(H2)掺杂、氦(He)掺杂或氩(Ar)掺杂，使像素电极141和导电部143变成导体。其中，金属氧化物半导体层14的材料可以是铟镓锌氧化物(IGZO)或铟锌氧化物(IZO)等。
位于金属氧化物半导体层14上由第二绝缘层15经蚀刻图案化形成的栅极绝缘层151和由第二金属层16经蚀刻图案化形成的扫描线161及与扫描线161连接的栅极162，栅极162位于栅极绝缘层151上。栅极162与半导体有源层142之间通过栅极绝缘层151间隔开。扫描线161和栅极162两者一起构成的图案与栅极绝缘层151的图案相同。栅极162和半导体有源层142与遮光块122的位置相对应，即栅极162和半导体有源层142均位于遮光块122的正上方，栅极162和半导体有源层142在第一衬底11上的投影与遮光块122在第一衬底11上的投影相重叠。具体地，第二金属层16为采用至少两层结构，顶层16a为氧化钼(MoOx)，底层16b为单层或双层的其他金属材料。在一实施例中，第二金属层16为采用两层结构，顶层16a为氧化钼(MoOx)，底层16b为单层的金属铜(Cu)。在另一实施例中，第二金属层16为采用三层结构，顶层16a为氧化钼(MoOx)，底层16b为由钼铌合金(MoNb)和金属铜(Cu)构成的双层结构，其中金属铜(Cu)设置在氧化钼(MoOx)与钼铌合金(MoNb)之间。其中，顶层16a的氧化钼(MoOx)可以主要起到降低金属电极对环境光的反射率效果，底层16b的钼铌合金(MoNb)用来提高膜层应力和耐腐蚀性等性能；底层16b中的金属铜(Cu)阻抗较低，容易实现高分辨率、高刷新率和大尺寸应用，同时可以做到扫描线161的细线幅设计。
进一步地，具体地，该阵列基板10还包括：
位于第一绝缘层13上并覆盖扫描线161、栅极162、像素电极141和导电部143的第三绝缘层17；
位于第三绝缘层17上由透明导电层18经蚀刻图案化形成的公共电极181。
本实施例的金属氧化物薄膜晶体管阵列基板10，为顶栅(top gate)架构，且可以基于六张掩膜版(6masks)制作，制作成本低，生产效率高。同时，此架构中，像素电极141、半导体有源层142和导电部143均由同一层的金属氧化物半导体层14制成，且像素电极141和导电部143是通过以上方的栅极162为遮挡进行导体化，因此半导体有源层142的图案与栅极162的图案基本相同，使栅极162与源极、漏极(导电部143相当于源极，像素电极141中与半导体有源层142相连的部分相当于漏极)的交叠量小，有效降低寄生电容，提升画质，降低功耗。同时，可以避免现有BCE架构因源漏电极图形的蚀刻对沟道造成的损伤，从而对MOS-TFT的半导体特性产生影响，而影响产品稳定性的问题。
本实施例中，在对第二金属层16进行蚀刻形成扫描线161和栅极162，以及在对第二绝缘层15进行蚀刻形成栅极绝缘层151时，采用同一张掩膜版，因此可以减少掩膜版的使用数量，降低成本，提高生产效率。
而且，该金属氧化物薄膜晶体管阵列基板10上所有金属走线上方均有氧化钼(MoOx)层，氧化钼层可以有效吸收外界环境光入射和面板内部的散射光。另外，还可以搭配低反膜或者抗反射偏光片一同使用，进一步提升画质效果。
如图3a至图3h所示，本发明第一实施例还提供一种金属氧化物薄膜晶体管阵列基板10的制作方法，具体地，该制作方法包括：
请参图3a，在第一衬底11上沉积形成第一金属层12，并对第一金属层12进行蚀刻图案化，使第一金属层12在蚀刻后形成数据线121和遮光块122，遮光块122与数据线121为相互间隔设置，两者不相连。具体地，遮光块122可设置在数据线121的侧向。遮光块122的设置位置与半导体有源层142的位置相对应。具体地，第一金属层12为采用至少两层结构，顶层12a为氧化钼(MoOx)，底层12b为单层或双层的其他金属材料。在一实施例中，第一金属层12为采用两层结构，顶层12a为氧化钼(MoOx)，底层12b为单层的金属铜(Cu)。在另一实施例中，第一金属层12为采用三层结构，顶层12a为氧化钼(MoOx)，底层12b为由钼铌合金(MoNb)和金属铜(Cu)构成的双层结构，其中金属铜(Cu)设置在氧化钼(MoOx)与钼铌合金(MoNb)之间。其中，顶层12a的氧化钼(MoOx)可以主要起到降低金属电极对环境光的反射率效果，底层12b的钼铌合金(MoNb)用来提高膜层应力和耐腐蚀性等性能；底层12b中的金属铜(Cu)阻抗较低，容易实现高分辨率、高刷新率和大尺寸应用，同时可以做到数据线121的细线幅设计。
请参图3b，在第一衬底11上沉积形成覆盖数据线121和遮光块122的第一绝缘层13，并对第一绝缘层13进行蚀刻图案化，使第一绝缘层13蚀刻后在与数据线121相对应的位置形成接触孔131，然后继续蚀刻，去除该接触孔131位置处的数据线121其顶层12a的氧化钼(MoOx)，使该接触孔131位置处数据线121中的金属铜(Cu)露出，以降低数据线121和上面的导电部143之间的接触阻抗。接触孔131的设置位置位于数据线121的正上方。具体地，可以采取先后两次连续蚀刻的方式，例如先采取干蚀刻在第一绝缘层13中形成接触孔131，然后接着采取湿蚀刻去除数据线121其顶层12a的氧化钼(MoOx)。
请参图3c，在第一绝缘层13上沉积形成金属氧化物半导体层14，并对金属氧化物半导体层14进行蚀刻图案化，使金属氧化物半导体层14蚀刻后在像素区域形成金属氧化物半导体图形14a，金属氧化物半导体图形14a覆盖遮光块122，并且金属氧化物半导体图形14a填入接触孔131中与数据线121中露出的金属铜(Cu)导电接触。具体地，金属氧化物半导体层14的材料可以是铟镓锌氧化物(IGZO)或铟锌氧化物(IZO)等。
请参图3d，在第一绝缘层13和金属氧化物半导体图形14a上依次连续地沉积形成第二绝缘层15和第二金属层16，第二绝缘层15覆盖金属氧化物半导体图形14a，第二金属层16位于第二绝缘层15上方。具体地，第二金属层16为采用至少两层结构，顶层16a为氧化钼(MoOx)，底层16b为单层或双层的其他金属材料。在一实施例中，第二金属层16为采用两层结构，顶层16a为氧化钼(MoOx)，底层16b为单层的金属铜(Cu)。在另一实施例中，第二金属层16为采用三层结构，顶层16a为氧化钼(MoOx)，底层16b为由钼铌合金(MoNb)和金属铜(Cu)构成的双层结构，其中金属铜(Cu)设置在氧化钼(MoOx)与钼铌合金(MoNb)之间。其中，顶层16a的氧化钼(MoOx)可以主要起到降低金属电极对环境光的反射率效果，底层16b的钼铌合金(MoNb)用来提高膜层应力和耐腐蚀性等性能；底层16b中的金属铜(Cu)阻抗较低，容易实现高分辨率、高刷新率和大尺寸应用，同时可以做到扫描线161的细线幅设计。
请参图3d和图3e，在第二金属层16上涂覆光阻层30，使用掩膜版(Mask)对光阻层30进行曝光和显影，使光阻层30留下光阻图案31。然后，以光阻图案31为遮挡，先后对第二金属层16和第二绝缘层15进行蚀刻图案化，以去除第二金属层16和第二绝缘层15中未被光阻图案31覆盖的部分，仅在光阻图案31的正下方保留第二金属层16和第二绝缘层15，使第二金属层16在蚀刻后形成扫描线161及与扫描线161连接的栅极162，第二绝缘层15在蚀刻后形成栅极绝缘层151。其中，栅极162与遮光块122的位置相对应，栅极162位于遮光块122的正上方。具体地，可以采取先后两次连续蚀刻的方式，例如先采取湿蚀刻去除第二金属层16中未被光阻图案31覆盖的部分，然后接着采取干蚀刻去除第二绝缘层15中未被光阻图案31覆盖的部分。
请参图3f，在去除光阻图案31之前，以光阻图案31为遮挡，对金属氧化物半导体图形14a露出的区域进行导体化处理，使金属氧化物半导体图形14a露出的区域成为导体，其中金属氧化物半导体图形14a位于像素区域内的主体部分在导体化之后形成为像素电极141，金属氧化物半导体图形14a靠近数据线121的另一部分在导体化之后形成为导电部143，导电部143填入在接触孔131中与数据线121中露出的金属铜(Cu)导电接触，而金属氧化物半导体图形14a位于栅极162正下方的部分，由于被栅极162遮盖而未被导体化，仍保留为半导体并形成为半导体有源层142。栅极162与半导体有源层142之间通过栅极绝缘层151间隔开。其中，像素电极141与导电部143通过半导体有源层142连接，换言之，像素电极141与导电部143两者未直接相连，而是经过半导体有源层142相连。具体地，对金属氧化物半导体图形14a露出的区域进行导体化处理的方式可以采用等离子体进行处理，通过离子轰击、氢(H2)掺杂、氦(He)掺杂或氩(Ar)掺杂，使金属氧化物半导体图形14a露出的区域实现导体化，也就是使像素电极141和导电部143变为导体。
本实施例中，在对金属氧化物半导体图形14a进行导体化处理之后，再去除光阻图案31。在其他实施例中，也可以在完成对第二绝缘层15蚀刻之后即去除光阻图案31，然后以栅极162为遮挡，对金属氧化物半导体图形14a露出的区域进行导体化处理，也就是使像素电极141和导电部143变为导体。
本实施例中，扫描线161和栅极162两者一起构成的图案与栅极绝缘层151的图案相同。栅极162和半导体有源层142与遮光块122的位置相对应，即栅极162和半导体有源层142均位于遮光块122的正上方，栅极162和半导体有源层142在第一衬底11上的投影与遮光块122在第一衬底11上的投影相重叠。具体地，栅极162与半导体有源层142两者的面积大致相等，遮光块122的面积大于或等于栅极162以及半导体有源层142的面积。
进一步地，请参图3g，该制作方法还包括：
在第一绝缘层13上沉积形成第三绝缘层17，第三绝缘层17覆盖扫描线161、栅极162、像素电极141和导电部143。进一步地，还包括对第三绝缘层17进行蚀刻图案化，使第三绝缘层17蚀刻后在面板外围形成导通孔(图未示)，用于导通顶层的公共电极181和外围金属走线，以及其他转层走线。
本实施例中，第一绝缘层13、第二绝缘层15和第三绝缘层17的材料具体是氧化硅(SiOx)、氮化硅(SiNx)或氮化硅与氧化硅的复合膜等。
进一步地，请参图3h，该制作方法还包括：
在第三绝缘层17上形成透明导电层18，并对透明导电层18进行蚀刻图案化，使透明导电层18在蚀刻后形成公共电极181。其中，透明导电层18的材料为铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
其中，对膜层进行蚀刻图案化，主要是采用涂布光阻、曝光、显影、蚀刻和去除光阻等工艺步骤，此为现有技术，在此不做赘述。
本实施例可以基于六张掩膜版(6masks)制作顶栅(top gate)架构的金属氧化物薄膜晶体管阵列基板10，制作成本低，生产效率高。同时，此架构中，像素电极141、半导体有源层142和导电部143均由同一层的金属氧化物半导体层14制成，且像素电极141和导电部143是通过以上方的栅极162为遮挡进行导体化，因此半导体有源层142的图案与栅极162的图案基本相同，使栅极162与源极、漏极(导电部143相当于源极，像素电极141中与半导体有源层142相连的部分相当于漏极)的交叠量小，有效降低寄生电容，提升画质，降低功耗。同时，可以避免现有BCE架构因源漏电极图形的蚀刻对沟道造成的损伤，从而对MOS-TFT的半导体特性产生影响，而影响产品稳定性的问题。
本实施例中，在对第二金属层16进行蚀刻形成扫描线161和栅极162，以及在对第二绝缘层15进行蚀刻形成栅极绝缘层151时，采用同一张掩膜版，因此可以减少掩膜版的使用数量，降低成本，提高生产效率。
而且，该金属氧化物薄膜晶体管阵列基板10上所有金属走线上方均有氧化钼(MoOx)层，氧化钼层可以有效吸收外界环境光入射和面板内部的散射光。另外，还可以搭配低反膜或者抗反射偏光片一同使用，进一步提升画质效果。
请参图4a至图4c，本实施例中的彩膜基板20，其制作过程为：
首先，请参图4a，在第二衬底21上制作第一色阻22，第一色阻22设置在R、G、B三种像素区域的其中一种像素区域内，且第一色阻22还同时设置在数据线121、扫描线161和遮光块122的正上方位置，即第一色阻22还覆盖在面板上需要遮光的区域(即数据线121、扫描线161和遮光块122的正上方位置)；
接着，请参图4b，在第二衬底21上制作第二色阻23，第二色阻23设置在R、G、B三种像素区域的另一种像素区域内，且第二色阻23还同时设置在数据线121、扫描线161和遮光块122的正上方位置，即在需要遮光的区域(即数据线121、扫描线161和遮光块122的正上方位置)，第一色阻22上交叠设置有第二色阻23。通过在需要遮光的区域设置相互交叠的第一色阻22与第二色阻23，可以作为相邻像素之间的隔断层，有效改善混色问题，并且采用色阻交叠方案替代了现有的黑矩阵(BM)，因此在彩膜基板20无需再制作黑矩阵(BM)，减少彩膜基板20膜层，同时可有效提升面板的透过率。而且，在遮光块122的正上方位置也存在色阻交叠，对半导体有源层142具有遮光作用，也可有效降低外界环境光照射到半导体有源层142所在的区域。
然后，请参图4c，在第二衬底21上制作第三色阻24，第三色阻24设置在R、G、B三种像素区域的最后一种像素区域内。
由于B(蓝)色阻和R(红)色阻叠加时会变成黑色用于替代黑矩阵(BM)，具体到本实施例中，第一色阻22为B色阻，其设置在B像素区域内；第二色阻23为R色阻，其设置在R像素区域内；第三色阻24为G色阻，其设置在G像素区域内。其它实施例中，也可以是第一色阻22为R色阻，其设置在R像素区域内；第二色阻23为B色阻，其设置在B像素区域内；第三色阻24为G色阻，其设置在G像素区域内。第三色阻24(G色阻)也可先于第二色阻23形成，即在形成第一色阻22后，先形成第三色阻24，然后再形成第二色阻23。
本实施例在显示区域内所有数据线121、扫描线161和遮光块122的正上方，对应到彩膜基板20上均设置有两种色阻的交叠(B色阻与R色阻的交叠)，除此以外的区域(即像素区域)则设置对应的显示用色阻。优选地，在彩膜基板20上两种色阻的交叠区域在数据线121方向上宽度小于数据线121的宽度，在扫描线161方向上宽度小于扫描线161的宽度。
另外，在第二衬底21上还可根据需要制作透明导电层和平坦层(OC)。
本实施例中，在第二衬底21上于最靠向阵列基板10一侧的膜层表面上，还制作形成有朝向阵列基板10凸出的支撑体25(PS)，支撑体25设置在位置与遮光块122相对应的位置，即支撑体25位于遮光块122的正上方。同时，支撑体25也是位于两种色阻交叠的遮光区域。具体地，在制作支撑体25时，先在第二衬底21上于最靠向阵列基板10一侧的膜层表面上涂布形成光敏材料层，然后对光敏材料层进行一次光刻(具体包括曝光和显影)，使光敏材料层在显影之后形成支撑体25。由于光敏材料层可以采用光敏聚酰亚胺类材质，对光敏材料层进行光刻时仅需通过曝光和显影等工艺，而无需额外涂布光阻、蚀刻和去光阻等工艺。通过支撑体25可以为显示面板提供支撑，使液晶层的间隙(gap)维持稳定，提供显示面板的抗压特性。
[第二实施例]
请参图5和图6，本发明第二实施例中提供的显示面板中，其阵列基板10与上述第一实施例中的阵列基板10的不同之处在于，第一金属层12在蚀刻后除了形成数据线121和遮光块122之外，还另外形成有公共电极走线123。其中，公共电极走线123与数据线121呈平行设置，并在每相邻的两条数据线121之间设置一条公共电极走线123，而且每条公共电极走线123是设置在两个相邻的像素区域之间。另外，第三绝缘层17和第一绝缘层13中在与每条公共电极走线123相对应的位置贯穿设有导通孔171，每条公共电极走线123通过导通孔171与上方的公共电极181导通，通过下层公共电极走线123的高导电性，降低上方的公共电极181的电阻，起到稳定公共电压信号的作用。
另外，在显示区域内所有数据线121、扫描线161、公共电极走线123和遮光块122的正上方，对应到彩膜基板20上均设置有两种色阻的交叠(例如B色阻与R色阻的交叠)，除此以外的像素区域则设置对应的显示用色阻。优选地，在彩膜基板20上两种色阻的交叠区域在数据线121方向上宽度小于数据线121和公共电极走线123的宽度，在扫描线161方向上宽度小于扫描线161的宽度。
对应地，本实施例中的阵列基板在制作过程中，在对第一金属层12进行蚀刻时，除了形成数据线121和遮光块122之外，还另外形成公共电极走线123，其中公共电极走线123与数据线121呈平行设置，并在每相邻的两条数据线121之间设置一条公共电极走线123；在形成公共电极181之后，还包括对第三绝缘层17和第一绝缘层13进行蚀刻，以在第三绝缘层17和第一绝缘层13中与每条公共电极走线123相对应的位置贯穿形成导通孔171，每条公共电极走线123通过导通孔171与上方的该公共电极181导通。
本领域的技术人员可以理解的是，本实施例的其余结构以及工作原理均与上述第一实施例相同，这里不再赘述。
以上应用具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种金属氧化物薄膜晶体管阵列基板，其特征在于，包括：
第一衬底(11)；
位于该第一衬底(11)上由第一金属层(12)经蚀刻图案化形成的数据线(121)和遮光块(122)，该遮光块(122)与该数据线(121)为相互间隔设置，两者不相连；
覆盖该数据线(121)和该遮光块(122)的第一绝缘层(13)，该第一绝缘层(13)在与该数据线(121)相对应的位置形成有接触孔(131)；
位于该第一绝缘层(13)上由金属氧化物半导体层(14)经蚀刻图案化形成的像素电极(141)、半导体有源层(142)和导电部(143)，其中该像素电极(141)和该导电部(143)为经过导体化处理之后成为导体，而该半导体有源层(142)保留为半导体，该导电部(143)填入该接触孔(131)中与该数据线(121)导电接触，该像素电极(141)与该导电部(143)通过该半导体有源层(142)连接；
位于该金属氧化物半导体层(14)上由第二绝缘层(15)经蚀刻图案化形成的栅极绝缘层(151)和由第二金属层(16)经蚀刻图案化形成的扫描线(161)及与扫描线(161)连接的栅极(162)，该栅极(162)位于该栅极绝缘层(151)上，其中该扫描线(161)和该栅极(162)两者一起构成的图案与该栅极绝缘层(151)的图案相同，该栅极(162)和该半导体有源层(142)均位于该遮光块(122)的正上方，该栅极(162)和该半导体有源层(142)在该第一衬底(11)上的投影与该遮光块(122)在该第一衬底(11)上的投影相重叠。
2.如权利要求1所述的金属氧化物薄膜晶体管阵列基板，其特征在于，该第一金属层(12)为采用至少两层结构，其中顶层(12a)为氧化钼，底层(12b)为单层或双层的其他金属材料；该第二金属层(16)为采用至少两层结构，其中顶层(16a)为氧化钼，底层(16b)为单层或双层的其他金属材料。
3.如权利要求2所述的金属氧化物薄膜晶体管阵列基板，其特征在于，该第一金属层(12)的底层(12b)中具有金属铜，该接触孔(131)位置处的数据线(121)其顶层(12a)的氧化钼被去除，使该接触孔(131)位置处数据线(121)其底层(12b)中的金属铜露出并与该导电部(143)导电接触。
4.如权利要求1所述的金属氧化物薄膜晶体管阵列基板，其特征在于，该金属氧化物薄膜晶体管阵列基板还包括：
位于该第一绝缘层(13)上并覆盖该扫描线(161)、该栅极(162)、该像素电极(141)和该导电部(143)的第三绝缘层(17)；
位于该第三绝缘层(17)上由透明导电层(18)经蚀刻图案化形成的公共电极(181)；
该第一金属层(12)在蚀刻后除了形成该数据线(121)和该遮光块(122)之外，还另外形成有公共电极走线(123)，其中该公共电极走线(123)与该数据线(121)呈平行设置，并在每相邻的两条数据线(121)之间设置一条公共电极走线(123)，该第三绝缘层(17)和该第一绝缘层(13)中在与每条公共电极走线(123)相对应的位置贯穿设有导通孔(171)，每条公共电极走线(123)通过该导通孔(171)与上方的该公共电极(181)导通。
5.一种金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，包括：
在第一衬底(11)上沉积形成第一金属层(12)，并对该第一金属层(12)进行蚀刻图案化，使该第一金属层(12)在蚀刻后形成数据线(121)和遮光块(122)，该遮光块(122)与该数据线(121)为相互间隔设置，两者不相连；
在该第一衬底(11)上沉积形成覆盖该数据线(121)和该遮光块(122)的第一绝缘层(13)，并对该第一绝缘层(13)进行蚀刻图案化，使该第一绝缘层(13)蚀刻后在与该数据线(121)相对应的位置形成接触孔(131)；
在该第一绝缘层(13)上沉积形成金属氧化物半导体层(14)，并对该金属氧化物半导体层(14)进行蚀刻图案化，使该金属氧化物半导体层(14)蚀刻后在像素区域形成金属氧化物半导体图形(14a)，该金属氧化物半导体图形(14a)覆盖该遮光块(122)，并且该金属氧化物半导体图形(14a)填入该接触孔(131)中与该数据线(121)导电接触；
在该第一绝缘层(13)上依次连续地沉积形成第二绝缘层(15)和第二金属层(16)，该第二绝缘层(15)覆盖该金属氧化物半导体图形(14a)，该第二金属层(16)位于该第二绝缘层(15)上方；
在该第二金属层(16)上涂覆光阻层(30)，使用掩膜版对该光阻层(30)进行曝光和显影，使该光阻层(30)留下光阻图案(31)，然后以该光阻图案(31)为遮挡，先后对该第二金属层(16)和该第二绝缘层(15)进行蚀刻图案化，以去除该第二金属层(16)和该第二绝缘层(15)中未被该光阻图案(31)覆盖的部分，使该第二金属层(16)在蚀刻后形成扫描线(161)和与该扫描线(161)连接的栅极(162)，该第二绝缘层(15)在蚀刻后形成栅极绝缘层(151)，该栅极(162)与该遮光块(122)的位置相对应；
以该光阻图案(31)或该栅极(162)为遮挡，对该金属氧化物半导体图形(14a)露出的区域进行导体化处理，使该金属氧化物半导体图形(14a)露出的区域成为导体，其中该金属氧化物半导体图形(14a)位于像素区域内的主体部分在导体化之后形成为像素电极(141)，该金属氧化物半导体图形(14a)靠近该数据线(121)的另一部分在导体化之后形成为导电部(143)，该导电部(143)填入在该接触孔(131)中与该数据线(121)导电接触，而该金属氧化物半导体图形(14a)被该栅极(162)遮盖的部分未被导体化而仍保留为半导体并形成为半导体有源层(142)，该像素电极(141)与该导电部(143)通过该半导体有源层(142)连接；
其中，该扫描线(161)和该栅极(162)两者一起构成的图案与该栅极绝缘层(151)的图案相同，该栅极(162)和该半导体有源层(142)均位于该遮光块(122)的正上方，该栅极(162)和该半导体有源层(142)在该第一衬底(11)上的投影与该遮光块(122)在该第一衬底(11)上的投影相重叠。
6.如权利要求5所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，该第一金属层(12)为采用至少两层结构，其中顶层(12a)为氧化钼，底层(12b)为单层或双层的其他金属材料；该第二金属层(16)为采用至少两层结构，其中顶层(16a)为氧化钼，底层(16b)为单层或双层的其他金属材料。
7.如权利要求6所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，该第一金属层(12)的底层(12b)中具有金属铜，在对该第一绝缘层(13)进行蚀刻形成接触孔(131)后，继续蚀刻以去除该接触孔(131)位置处的数据线(121)其顶层(12a)的氧化钼，使该接触孔(131)位置处数据线(121)其底层(12b)中的金属铜露出，使露出的金属铜能与该导电部(143)导电接触。
8.如权利要求7所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法还包括：
在该第一绝缘层(13)上沉积形成第三绝缘层(17)，该第三绝缘层(17)覆盖该扫描线(161)、该栅极(162)、该像素电极(141)和该导电部(143)；
在该第三绝缘层(17)上形成透明导电层(18)，并对该透明导电层(18)进行蚀刻图案化，使该透明导电层(18)在蚀刻后形成公共电极(181)；
在对该第一金属层(12)进行蚀刻时，除了形成该数据线(121)和该遮光块(122)之外，还另外形成公共电极走线(123)，其中该公共电极走线(123)与该数据线(121)呈平行设置，并在每相邻的两条数据线(121)之间设置一条公共电极走线(123)；在形成公共电极(181)之后，还包括对该第三绝缘层(17)和该第一绝缘层(13)进行蚀刻，以在该第三绝缘层(17)和该第一绝缘层(13)中与每条公共电极走线(123)相对应的位置贯穿形成导通孔(171)，每条公共电极走线(123)通过该导通孔(171)与上方的该公共电极(181)导通。
9.一种显示面板，其特征在于，包括如权利要求1-4任一项所述的金属氧化物薄膜晶体管阵列基板、彩膜基板和设置在该金属氧化物薄膜晶体管阵列基板与该彩膜基板之间的液晶层。
10.如权利要求9所述的显示面板，其特征在于，在显示区域内所有数据线(121)、扫描线(161)和遮光块(122)的正上方，对应到该彩膜基板(20)上均设置有两种色阻的交叠，除此以外的区域则设置对应的显示用色阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211640469.2A CN115810636A (zh) | 2022-12-20 | 2022-12-20 | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211640469.2A CN115810636A (zh) | 2022-12-20 | 2022-12-20 | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115810636A true CN115810636A (zh) | 2023-03-17 |
Family
ID=85486225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211640469.2A Pending CN115810636A (zh) | 2022-12-20 | 2022-12-20 | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115810636A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116184730A (zh) * | 2023-04-27 | 2023-05-30 | 惠科股份有限公司 | 阵列基板及其制备方法和显示装置 |
-
2022
- 2022-12-20 CN CN202211640469.2A patent/CN115810636A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116184730A (zh) * | 2023-04-27 | 2023-05-30 | 惠科股份有限公司 | 阵列基板及其制备方法和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| US20120138972A1 (en) | Array substrate and a method for fabricating the same and an electronic paper display | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| KR20140108641A (ko) | 산화물 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 디스플레이 패널 | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| US8698148B2 (en) | Display devices and fabrication methods thereof | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| KR101342500B1 (ko) | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널 | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| WO2015021712A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
| CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
| CN113948532A (zh) | 阵列基板及其制作方法和显示面板 | |
| KR20080002202A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| KR20040097517A (ko) | 박막 트랜지스터 기판 | |
| CN111029344A (zh) | 一种阵列基板及其制备方法 | |
| CN112038288B (zh) | 阵列基板的制作方法及阵列基板 | |
| CN111725134A (zh) | 一种阵列基板及其制造方法 | |
| CN111968993B (zh) | 主动元件基板及其制造方法 | |
| CN111584424B (zh) | 一种阵列基板制备方法 | |
| TWI414866B (zh) | 形成畫素結構之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |