KR20040097517A - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR20040097517A
KR20040097517A KR1020030029841A KR20030029841A KR20040097517A KR 20040097517 A KR20040097517 A KR 20040097517A KR 1020030029841 A KR1020030029841 A KR 1020030029841A KR 20030029841 A KR20030029841 A KR 20030029841A KR 20040097517 A KR20040097517 A KR 20040097517A
Authority
KR
South Korea
Prior art keywords
gate
passivation layer
electrode
layer
data line
Prior art date
Application number
KR1020030029841A
Other languages
English (en)
Other versions
KR100940569B1 (ko
Inventor
김동규
이성영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030029841A priority Critical patent/KR100940569B1/ko
Priority to US10/843,619 priority patent/US7277148B2/en
Priority to TW093113329A priority patent/TW200506474A/zh
Publication of KR20040097517A publication Critical patent/KR20040097517A/ko
Priority to US11/848,021 priority patent/US7477350B2/en
Application granted granted Critical
Publication of KR100940569B1 publication Critical patent/KR100940569B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 절연 기판, 상기 절연 기판 위에 형성되어 있으며 게이트 전극과 게이트선을 포함하는 게이트 배선, 상기 게이트 배선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 소스전극 및 드레인 전극과 데이터선, 상기 소스전극 및 상기 드레인 전극을 포함하는 데이터 배선, 상기 데이터 배선 위에 소정의 패턴으로 형성되어 있어서 화소간 경계를 형성하고 있는 제1 보호막, 상기 게이트 절연막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 상기 데이터선 및 상기 제1 보호막과 중첩되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판을 마련한다. 이렇게 하면, 제2 보호막이 데이터선을 보호하면서도 화소 전극 아래에는 형성되어 있지 않기 때문에 제2 보호막으로 인하여 광투과율이 저하되는 것을 방지할 수 있다.

Description

박막 트랜지스터 기판{THIN FILM TRANSISTOR ARRAY PANEL}
본 발명은 액정 표시 장치에 관한 것으로서, 특히 광투과율을 향상시키는 박막 트랜지스터 기판의 그 제조방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어진다. 두 전극에 전압을 인가하여 액정층에 전계를 생성하고 전기장의 세기를 변화시켜 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 투과율을 조절하여 화상을 표시한다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 표시판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 두 기판 중 하나에는 게이트선 및 데이터선과 같은 다수의 배선, 화소 전극 및 화소 전극에 전달되는 데이터 신호를 제거하는 박막 트랜지스터가 형성되어 있으며(이하 박막 트랜지스터 기판이라 함), 나머지 다른 표시판에는 화소 전극과 마주하는 공통 전극 및 적(R), 녹(G), 청(B)의 색 필터가 형성되는 것이 일반적이다.
이러한 액정 표시 장치의 휘도를 향상하기 위해서는 높은 개구율을 확보하는 것이 중요한 과제이다. 이를 위하여 두 기판 사이의 공정 마진(margin)을 최소화하여 개구율을 향상시키는 방법이 제시되었으며, 이때 게이트 절연막의 형성 이후에 형성되는 다른 막의 패턴(이하 화소 전극이라 함)을 형성하기 위한 사진 식각 공정시에 다른 막들이 손상되는 것을 방지하는 동시에 화소 전극의 프로파일(profile)을 양호하게 형성하기 위하여 평탄화 특성이 우수한 유기 절연막을 형성한다.
그러나, 이러한 액정 표시 장치의 제조 방법에서, 박막 트랜지스터의 드레인 전극과 화소 전극을 연결하기 위해서는 유기 절연막에 접촉 구멍을 형성해야 하는데, 유기 절연막은 모두 유기막이며 이들은 두께가 너무 두껍기 때문에, 식각 공정에서 양호한 프로파일을 가지는 접촉 구멍을 형성하기 어렵다. 또한, 게이트 절연막과 화소 전극 사이에 형성된 유기 절연막으로 인하여, 화소 전극 패턴을 형성하기 위한 식각 공정으로부터 데이터선은 보호 할 수 있으나, 유기 절연막의 두께로 인하여 광투과율이 감소된다. 그 결과, 옐로위쉬(yellowish) 현상이 발생되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 데이터선을 보호하면서 광 투과율을 증가시킬 수 있는 박막 트랜지스터 기판을 제공하는 것이다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 2a 내지 도 5b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 6a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 6b는 도 6a의 VIb-VIb'선에 대한 단면도이다.
도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 7b 및 도 7c는 도 7a의 VIIb-VIIb', VIIc-VIIc'선에 대한 단면도이다.
도 8a 내지 도 12c는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 13a는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 13b, 도 13c는 도 13a의 XIIIb-XIIIb', XIIIc-XIIIc'선에 대한 단면도이다.
도 14a 내지 도 14c 및 15는 본 발명의 한 실시예에 따른 액정 표시 장치의 시뮬레이션 결과를 나타내는 시뮬레이션 도면이다.
이러한 과제를 해결하기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 기판을 마련한다.
보다 상세하게는 절연 기판 위에 형성되어 있으며 게이트 전극과 게이트선을 포함하는 게이트 배선, 상기 게이트 배선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 게이트 전극 상부에서 소스 전극과 각각 대향하고 있는 드레인 전극을 포함하는 데이터 배선, 상기 데이터 배선 위에 소정의 패턴으로 형성되어 있어서 화소간 경계를 형성하고 있는 제1 보호막, 상기 게이트 절연막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 상기 데이터선 및 상기 제1 보호막과 중첩되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판을 마련한다.
이때, 상기 제1 보호막은 양측벽이 40°이하의 경사각을 가지는 경사면을 이루는 것이 바람직하다.
또, 상기 제1 보호막은 평탄화가 우수한 아크릴계의 유기 물질 또는 4.0이하의 SiOC, SiOF 등과 같이 낮은 유전율을 가지며 화학 기상 증착으로 형성되는 저유전율 절연 물질을 이용하여 형성하는 것이 바람직하다.
또, 상기 제1 보호막 형성 단계 이전에 질화 규소로 이루어진 제2 보호막을 더 포함할 수 있다.
또, 상기 데이터선과 중첩되어 있으며 상기 절연 기판 위에 형성되어 있는 광차단막을 더 포함할 수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.
도 1a 내지 도 1b에 도시한 바와 같이, 절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되어 있다.
게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123)을 포함한다. 이 때, 게이트선(121)의 한쪽 끝부분(125)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연막(140)이 형성되어 있다.
게이트 전극(123)과 대응되는 부분의 게이트 절연막(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(154)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165)이 형성되어 있다.
저항성 접촉층(161, 163, 165) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173, 175, 179)이 형성되어 있다.
데이터 배선(171, 173, 175, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 이 때, 데이터선(171)의 한쪽 끝부분(179)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
그리고 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있는 유지 용량용 전극(172)이 형성되어 있다.
데이터 배선(171, 173, 175, 179)과 게이트 절연막(140) 위에는 질화 규소로 이루어진 제1 보호막(801)이 형성되어 있다. 이때, 제1 보호막(801)에는 드레인 전극(175)을 드러내는 제1 접촉구(181)가 형성되어 있다.
제1 보호막(801) 위에는 유기 절연 물질로 이루어진 제2 보호막(802)이 데이터선(171)과 게이트선(121)을 따라 형성되어 있다. 따라서 제2 보호막(802)은 화소간 경계를 형성한다.
여기서, 제2 보호막은 감광성 유기 물질을 노광 및 현상하여 형성한다. 필요에 따라서는 제2 보호막을 감광성이 없는 유기 물질을 도포하고 사진 식각 공정을 통하여 형성할 수 있으나 감광성 유기 물질로 보호막을 형성하는 것에 비하여 형성공정이 복잡해진다.
한편, 제2 보호막(802)은 데이터선(181)을 따라서만 형성되고 게이트선(121)을 따라서는 형성되지 않을 수도 있다. 이 경우에는 후술하는 화소 전극(190)이 게이트선(121)과 중첩하지 않도록 하여 게이트선(121)과 화소 전극(190) 사이의 커플링(coupling)을 충분히 감소시켜야 한다.
제2 보호막(802)에는 게이트선(121)의 폭이 확장되어 있는 끝부분(125)를 노출하는 제2 접촉구(182)와 데이터선(171)의 폭이 확장되어 있는 끝부분(125)를 노출하는 제3 접촉구(183)가 형성되어 있다.
제1 보호막(801) 위에는 제1 접촉구(181)와 제4 접촉구(184)를 통하여 드레인 전극(175)과 유지 용량용 전극(172)과 각각 연결되어 있는 화소 전극(190)이 형성되어 있다. 여기서, 화소 전극(190)의 가장자리는 제2 보호막(802)과 중첩되어 제2 보호막(802) 위에 놓이도록 형성되어 있다. 이 때, 제2 보호막(802)의 화소 전극(190)과 중첩되는 부분은 40도 이하의 완만한 경사면을 이루고 있다. 경사면의 각도는 25도에서 30도 사이인 것이 바람직하다. 이렇게 하면, 제2 보호막(802)으로 인하여 발생하는 화소 전극(190)의 단차가 완화되어 이 부분에서 빛이 새는 것을 방지할 수 있다.
또, 화소 전극(190)은 가장자리가 데이터선과 중첩할 정도로 넓게 형성되어 있어서 최대한의 개구율을 확보하고 있다.
또, 제2 보호막(802) 위에는 제2, 제3 접촉구(182, 183)를 통하여 게이트선의 끝부분(125)과 데이터선의 끝부분(179)과 각각 연결되어 있는 접촉 보조부재(95, 97)가 형성되어 있다. 여기서, 화소 전극(190) 및 접촉 보조 부재(95, 97)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다.
한편, 제2 보호막(802)으로 인하여 화소 전극(190)에 단차가 발생하고 이로 인하여 빛이 새는 것을 방지하기 위하여 게이트 배선과 같은 층에 차광 패턴(도시하지 않음)을 형성할 수 있다. 이 때, 차광 패턴(도시하지 않음)은 데이터선(171) 양측에 배치된다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 도 2a 내지 도 5b를 참조하여 상세히 설명한다.
먼저, 도 2a 및 도 2b에 도시한 바와 같이, Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트선(121, 125) 및 게이트 전극(123)을 포함하는 게이트 배선(121 123, 125)을 형성한다.(제1 마스크)
이어, 도 3a 및 도 3b에 도시한 바와 같이, 게이트 배선(121 123, 125)을 포함하는 기판 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연막(140)을 형성한다.
이후, 게이트 절연막(140) 위에 불술물이 도핑되지 않은 반도체층 및 n형 불순물이 고농도로 도핑된 반도체층을 화학 기상 증착법을 이용하여 연속 증착한다.이때, 사용되는 반도체 물질로는 비정질 규소가 있다. 그리고 마스크를 이용한 사진 식각 공정으로 불순물이 도핑된 반도체층과 불순물이 도핑되지 않은 반도체층을 차례로 패터닝하여 게이트 절연막(140) 바로 위에 반도체층(151, 154)과 저항성 접촉층(160, 161)을 형성한다.(제2 마스크)
다음, 도 4a 및 도 4b에 도시한 바와 같이, 저항성 접촉층(160, 161)을 포함하는 기판 위에 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 배선을 형성한다.(제3 마스크)
이어, 소스 전극(173)과 드레인 전극(175)으로 가려지지 않은 저항성 접촉층을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)을 드러내고 양쪽으로 분리된 저항성 접촉층(163, 165)을 형성한다. 이때 반도체층(154)의 상층부도 일정 부분이 식각될 수 있다.
이어, 도 5a 및 도 5b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(172)을 포함하는 기판 위에 질화 규소를 증착하여, 드레인 전극(175)의 일부분을 드러내는 제1 접촉구(181)를 갖는 제1 보호막(801)을 형성한다.
다음, 제1 보호막(801) 위에 감광성 유기 절연 물질을 도포하여 제2 보호막(802)을 형성한다. 이때, 제2 보호막(802)은 평탄화가 우수한 아크릴계의 유기 물질 또는 4.0이하의 SiOC, SiOF 등과 같이 낮은 유전율을 가지며 화학 기상 증착으로 형성되는 저유전율 절연 물질을 이용하여 형성할 수 있다. 또, 제2 보호막의 두께가 1.5㎛ 이상이 되도록 형성하게 되면 데이터선과 후술하는 화소 전극 간에 생성되는 기생 커패시턴스의 값을 줄일 수 있다.
이어, 제2 보호막(802)에 슬릿 부분(501)을 가지는 광마스크(500)을 통하여 노광한다. 여기서, 광마스크의 슬릿 부분(501)은 제2 보호막(802)의 양측벽을 경사지게 형성하기 위하여 화소간 경계를 형성하는 영역에 대응하도록 배치한다.
이와 같이 슬릿 부분(501)을 가지는 광마스크(500)를 통하여 제2 보호막(802)을 노광하면 도 5a 및 도 5b에 나타낸 바와 같이, 데이터선(171)과 게이트선(121) 위의 제2 보호막(802)은 감광되지 않고 그대로 남고, 감광되지 않고 남는 부분의 주변은 부분적으로 감광되며, 데이터선(171) 및 게이트선(121) 위와 그 주변을 제외한 나머지 부분의 제2 보호막(802)은 모두 감광된다. 감광되었다 함은 빛에 의하여 폴리머가 분해된 것을 의미한다.
이어서, 제2 보호막(802)을 현상하여 데이터선(171)과 게이트선(121) 위에 제2 보호막(802)을 형성한다.(제4 마스크)
이어, 제2 보호막(802) 위에 ITO 또는 IZO를 증착하고 사진 식각하여 화소 전극(190)과 접촉 보조 부재(95, 97)을 형성한다.(제5 마스크)
화소 전극(190)은 제1 접촉구(181)와 제4 접촉구(184)를 통해 드레인 전극(175)과 유지 용량용 전극(172)과 각각 연결되고, 접촉 보조 부재(95)는 제2 접촉구(182)를 통해 게이트선의 끝부분(125)과 연결되며, 접촉 보조 부재(97)는제3 접촉구(183)를 통해 데이터선의 끝부분(179)과 연결된다(도1a 내지 도1b참조).
[제2 실시예]
도 6a은 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이며, 도 6b는 도 6a의 VIb-VIb'선에 대한 단면도이다.
도 6a 내지 도6b에 도시한 바와 같이, 제2 실시예에 따른 박막 트랜지스터 기판은 제1 실시예에서 제1 보호막(801)이 생략된 구조이다.
이와 같이 제1 보호막(801)도 생략하면 화소 전극(190)이 게이트 절연막(140) 바로 위에 놓이게 되어 투과율을 극대화할 수 있다.
화소 전극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일 수도 있으나, 중첩하지 않도록(도시되지 않음) 형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(171)과 중첩하도록 형성하는 것은 저유전율 물질로 보호막(180)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다.
이러한 방법은 5매의 마스크를 이용하는 제조 방법이지만, 4매 마스크를 이용해서도 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 수 있다. 이에 대하여 도 7a 내지 13c를 참조하여 상세하게 설명한다.
[제3 실시예]
도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 7b및 도 7c는 도 7a의 ⅤIIb-ⅤIIb′선, ⅤIIc-VIIc'선으로 절단한 단면도이다.
도 7a 내지 도 7c에 도시한 바와 같이, 절연 기판(110) 바로 위에 게이트 배선(121, 123, 125) 및 유지 전극선(131)이 형성되어 있다.
게이트 배선(121, 123, 125)은 게이트선(121, 125)과 게이트 전극(123)을 포함한다.
유지 전극선(131)은 후술할 화소 전극(190) 및 화소 전극(190)과 연결된 유지 용량용 전극(172)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에 반도체층(151, 154, 159)과 저항성 접촉층(161, 163, 165, 169)이 형성되어 있다.
그리고 저항성 접촉층(161, 163, 165, 169) 위에 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 데이터선(171, 179), 소스 전극(173), 드레인 전극(175)을 포함하며, Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(711, 731, 751, 791)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(712, 732, 752, 792)의 이중층으로 이루어져 있다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(172)과 저항성 접촉층(161, 163, 165, 169)은 동일한 평면 패턴으로 형성되며, 반도체층(151, 154, 159)도 채널부(154)를 제외하면 동일한 평면 패턴으로 형성되어 있다. 즉, 채널부(154)에서 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 반도체층(154)은 분리되지 않고 연결되어 박막 트랜지스터의 채널을 형성한다.
데이터 배선(171, 173, 175, 179)과 게이트 절연막(140) 위에는 질화 규소로 이루어진 제1 보호막(801)이 형성되어 있다. 이때, 제1 보호막(801)에는 드레인 전극(175)과 유지 용량용 전극(172)을 각각 드러내는 제1 접촉구(181)와 제4 접촉구(184)가 형성되어 있다.
제1 보호막(801) 위에는 유기 절연 물질로 이루어진 제2 보호막(802)이 데이터선(171)과 게이트선(121)을 따라 형성되어 있다. 따라서 제2 보호막(802)은 화소간 경계를 형성한다.
여기서, 제2 보호막(802)는 감광성 유기 물질을 노광 및 현상하여 형성한다. 필요에 따라서는 제2 보호막(802)을 감광성 없는 유기 물질을 도포하고 사진 식각 공정을 통하여 형성할 수 있으나 감광성 유기 물질로 보호막을 형성하는 것에 비하여 형성 공정이 복잡해진다.
한편, 제2 보호막(802)은 데이터선(181)을 따라서만 형성되고 게이트선(121)을 따라서는 형성되지 않을 수도 있다. 이 경우에는 후술하는 화소 전극(190)이 게이트선(121)과 중첩하지 않도록 하여 게이트선(121)과 화소 전극(190) 사이의 커플링(coupling)을 충분히 감소시켜야 한다.
제2 보호막(802)에는 게이트선(121)의 폭이 확장되어 있는 끝부분(125)를 노출하는 제2 접촉구(182)와 데이터선(171)의 폭이 확장되어 있는 끝부분(125)를 노출하는 제3 접촉구(183)가 형성되어 있다.
제1 보호막(801) 위에는 제1 접촉구(181) 및 제4 접촉구(184)를 통하여 드레인 전극(175) 및 유지 용량용 전극(172)과 각각 연결되어 있는 화소 전극(190)이 형성되어 있다. 여기서, 화소 전극(190)의 가장자리는 제2 보호막(802)과 중첩되어 제2 보호막(802) 위에 놓이도록 형성되어 있다. 이 때, 제2 보호막(802)의 화소 전극(190)과 중첩되는 부분은 40도 이하의 완만한 경사면을 이루고 있다. 경사면의 각도는 13도에서 30도 사이인 것이 바람직하다. 이렇게 하면, 제2 보호막(802)으로 인하여 발생하는 화소 전극(190)의 단차가 완화되어 이 부분에서 빛이 새는 것을 방지할 수 있다.
이때, 화소 전극(190)은 가장자리가 데이터선과 중첩할 정도로 넓게 형성되어 있어서 최대한의 개구율을 확보하고 있다.
또, 제2 보호막(802) 위에는 제2, 제3 접촉구(182, 183)를 통하여 게이트선의 끝부분(125) 및 데이터선의 끝부분(179)과 각각 연결되어 있는 접촉 보조 부재(95, 97)가 형성되어 있다. 여기서, 화소 전극(190) 및 접촉 보조 부재(95, 97)는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다.
그러면 이러한 구조적 특징을 가지는 박막 트랜지스터 제조 방법에 대하여 도 8a 내지 도 12c를 참조하여 상세히 설명한다.
먼저, 도 8a 및 도 8c에 도시한 바와 같이, 절연 기판(110) 위에 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(미도시)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(미도시)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트선(121), 게이트 패드(125) 및 게이트 전극(123)을 포함하는 게이트 배선 및 유지 전극선(131) 을 형성한다.(제1 마스크)
이어, 도 9a 및 도 9b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 질화 규소로 이루어진 게이트 절연막(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법으로 순차적으로 적층한다. 이어 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(701)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(702)을 스퍼터링 따위의 방법으로 연속 적층한다.
도 10a 및 도 10b에 도시한 바와 같이, 제2 금속층(702) 바로 위에 감광막(PR)을 형성한 후 노광하여 두께 전체가 감광된 부분과 두께의 일부만 감광된 부분을 가지는 감광막 패턴(PR)을 형성한다.
이어서 감광막 패턴(PR)을 현상하면 박막 트랜지스터의 채널부, 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 부분(A)은 데이터 배선이 형성될 부분(B)에 위치한 부분보다 두께가 작게 되고, 기타 부분의 감광막은 모두 제거된다. 이때, 채널부에 남아 있는 감광막의 두께와 데이터 배선부에 남아 있는 감광막의 두께는 전자의 두께가 후자의 두께의 1/2 이하가 되록록 하는 것이 바람직하며, 예를 들면, 4000Å 이하인 것이 좋다.(제2 마스크)
도 11a 내지 도 11c에 도시한 바와 같이, 감광막 패턴(PR) 및 그 하부의 막들, 즉 제1 및 제2 금속층(701, 702), 비정질 규소층(150) 및 불순물이 도핑된 반도체층(160)을 순차적으로 식각하여 제1 금속 패턴(711, 731, 751, 791)과 제2 금속 패턴(712, 732, 752, 792))으로 이루어지는 데이터 배선(171, 173, 175, 179)및 저항성 접촉층(161, 163, 165, 169), 반도체층(151, 154, 159)을 형성한다.
좀더 구체적으로 설명하면, 감광막 패턴(PR)을 마스크로 하는 식각은 다단계로 이루어진다. 먼저 감광막 패턴(PR)이 형성되지 않은 영역(제3 부분 : C)을 습식 식각하여 제2 금속층(702)과 제1 금속층(701)을 제거함으로써 불순물이 도핑된 반도체층(160)을 노출한다. 이때 습식 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 제2 금속층(702) 및 제1 금속층(701)을 식각한다.
이후 제1 부분(A)의 감광막 패턴(PR)과 함께 제3 부분(C)의 불순물이 도핑된 반도체층(160) 및 불순물이 도핑되지 않은 반도체층(150)을 건식 식각하여 반도체층을 완성하고 채널부가 분리되지 않은 저항성 접촉층을 형성한다. 이때 제2 부분(B)의 감광층도 일부 식각 된다.
다음, 감광층을 애싱하여 제1 부분(A)을 제거함으로써 채널부 상부의 제2 금속층(702)을 노출한다.
이어서, 제1 부분(A)의 제2 금속층(702), 제1 금속층(701) 및 불순물이 도핑된 반도체층(160)을 식각하여 제1 금속 패턴(711, 731, 751, 791)과 제2 금속 패턴(712, 732, 752, 792)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 저항성 접촉층(161, 163, 165, 169), 반도체층(151, 154, 159)을 형성한다. 이때 제1 부분(A)의 반도체층(150) 및 제2 부분(B)의 감광막 패턴(PR)의 일부가 식각될 수 있다. 이어서 제2 부분(B)의 감광층(PR)을 제거한다.
도 12a 내지 12c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(미도시함)을 포함한 기판 위에 질화 규소를 증착하여, 드레인 전극(175)의 일부분을 드러내는 제1 접촉구(181)와 유지 용량용 전극(172)을 드러내는 제4 접촉구(184)를 갖는 제1 보호막(801)을 형성한다.
다음, 제1 보호막(801) 위에 감광성 유기 절연 물질을 도포하여 제2 보호막(802)을 형성한다. 이때, 제2 보호막은 평탄화가 우수한 아크릴계의 유기 물질 또는 4.0 이하의 SiOC, SiOF 등과 같이 낮은 유전율을 가지며 화학 기상 증착으로 형성되는 저유전율 절연 물질을 이용하여 형성할 수 있다.
이어, 제2 보호막에 슬릿 부분(501)을 가지는 광마스크(500)을 통하여 노광한다. 여기서, 광마스크의 슬릿 부분(501)은 제2 보호막(802)의 양측벽을 경사지게 형성하기 위하여 화소간 경계를 형성하는 영역에 대응하도록 배치한다.
이와 같이 슬릿 부분(501)을 가지는 광마스크(500)를 통하여 제2 보호막(802)을 노광하면 도 12b 및 도 12c에 나타낸 바와 같이, 데이터선(171)과 게이트선(121) 및 채널부(154) 위의 제2 보호막(802)은 감광되지 않고 그대로 남고, 감광되지 않고 남는 부분의 주변은 부분적으로 감광되며, 데이터선(171)과 게이트선(121) 및 채널부(154) 위와 그 주변을 제외한 나머지 부분 위에 형성된 제2 보호막(802)은 모두 감광된다. 감광되었다 함은 빛에 의하여 폴리머가 분해된 것을 의미한다.
이때, 제2 보호막(802)을 슬릿 부분(501)을 가지는 광마스크(500)를 통하여 데이터선(171)과 채널부(154) 위의 제2 보호막(802)을 부분적으로 노광하여 슬릿 부분(501)에 대응하는 제2 보호막(802)의 양측벽이 40도 이하의 경사각을 가지는 경사면이 되도록 형성하는 것이 바람직하며, 이 때 , 경사면의 특히 바람직한 경사각으로는 13도에서 30도 사이를 들 수 있다.
이어서, 제2 보호막(802)을 현상하여 데이터선과 채널부 위에 제2 보호막(802)을 형성한 다음 사진 식각 공정으로 제2 내지 및 제3 접촉구(182, 183)를 형성한다(제3 마스크)
이후, 제1 내지 제3 접촉구(181 내지 183)를 포함하는 기판 전면에 투명한 도전 물질인 ITO, 또는 IZO등으로 도전층을 형성한 후 패터닝하여 화소 전극(190) 및 접촉 보조 부재(95, 97)를 형성한다(제4 마스크).
화소 전극(190)은 제1 접촉구(181)를 통해 드레인 전극(175)과 연결되고, 접촉 보조 부재(95, 97)는 제2 및 제3 접촉구(182, 183)를 통해 각각 게이트선의 끝부분(125) 및 데이터의 끝부분(179)과 연결된다(도7a 내지 도7c참조).
[제4 실시예]
도 13a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 13b 및 도 13c는 도 13a의 XIIIb-XIIIb'선, XIIIc-XIIIc'선으로 절단한 단면도이다.
도 13a 내지 도13c에 도시한 바와 같이, 제4 실시예에 따른 박막 트랜지스터 기판은 제3 실시예에서 제1 보호막(801)이 생략된 구조이다.
이와 같이 제1 보호막(801)도 생략하면 화소 전극(190)이 게이트 절연막(140) 바로 위에 놓이게 되어 투과율을 극대화할 수 있다.
그러면, 상술한 본 발명의 한 실시예에 따른 박막 트랜지스터 기판에 있어서 데이터선을 따라 화소 전극과 일부분 중첩되게 형성된 보호막의 시뮬레이션 결과를나타낸 시뮬레이션 도면을 참고로 하여 더욱 상세하게 설명하기로 한다.
도 14a 내지 도 14c는 본 발명의 실시예에 따른 액정 표시 장치의 시뮬레이션 결과를 나타내는 시뮬레이션 도면이다.
보다 상세하게는 도 14a는 데이터선(171)을 따라 형성되는 보호막(802)의 화소 전극(190)과 중첩되는 부분의 경사면이 6.5도의 매우 완만한 경사면을 이루고 있을 경우 광 투과율 특성을 나타낸 시뮬레이션 도면이고, 도 14b는 데이터선(171)을 따라 형성되는 보호막(802)의 화소 전극(190)과 중첩되는 부분의 경사면이 13.5도의 완만한 경사면을 이루고 있을 경우 광 투과율 특성을 나타낸 시뮬레이션 도면이며, 도 14c는 데이터선(171)을 따라 형성되는 보호막(802)의 화소 전극(190)과 중첩되는 부분의 경사면이 51.5도의 급한 경사면을 이루고 있을 경우 광 투과율 특성을 나타낸 시뮬레이션 도면이다.
우선, 도 14a를 보면, 보호막(802) 주변에서의 광 누설이 도 14b에 비하여 매우 많은 것을 알 수 있다. 이는 데이터선(171)을 따라 형성되는 보호막(802)의 화소 전극(190)과 중첩되는 부분의 경사가 너무 완만할 경우에는 광 누설(leak) 영역이 화소 영역의 개구부로 확장되고 블랙 모드에서는 광 투과율이 커지는 문제가 발생하게 된다는 것을 의미한다. 시뮬레이션에 의하면 경사면이 13도 이하의 경사각을 가지는 경우에는 광 누설이 문제되는 것으로 나타났다.
또한, 도 14c에서도 보호막(802) 주변에서의 광 누설이 도 14b에 비하여 매우 많은 것을 알 수 있다. 이는 데이터선(171)을 따라 형성되는 보호막(802)의 화소 전극(190)과 중첩되는 부분의 경사가 너무 급할 경우에도 데이터선(171)과 화소전극(190) 간의 기생 커패시터가 커지며 광 누설이 커지게 된다는 것을 의미한다. 시뮬레이션에 의하면 경사면이 40도 이상의 경사각을 가지는 경우에는 광 누설이 문제되는 것으로 나타났다.
따라서, 데이터선(171)을 따라 형성되는 보호막(802)의 화소 전극(190)과 중첩되는 부분의 경사면은 13도에서 40도 사이의 경사각을 갖도록 하여 광 투과율이 커지는 현상을 방지하는 것이 바람직하다.
또한, 도 15에 나타낸 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판에 있어서, 데이터선(171)을 따라 형성되는 보호막(802)과 일부분이 중첩되게 형성되는 화소 전극(190)의 끝단이 보호막(802)의 경사면을 넘어 수평부를 덮도록 형성하면 광 누설을 나타내는 그래프에서 나타나듯이 광 누설에는 영향을 미치지 않는다. 그러나, 화소 전극(190)의 쉬프트(shift)에 따른 화소 전극(190)과 데이터선(171) 간의 기생 커패시터 값의 변화가 커지게 되는 문제가 발생하게 된다.
이에 따라서, 데이터선(171)을 따라 형성되는 보호막(802)과 일부분이 중첩되게 형성되는 화소 전극(190)의 끝단은 보호막(802)의 수평부를 덮지 않도록 형성하는 것이 바람직하다.
기술된 바와 같이 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같이, 화소 간 경계 영역에만 보호막을 형성하면 데이터선을 보호하면서도 화소 전극 아래에는 보호막이 형성되어 있지 않기 때문에 보호막으로 인하여 광투과율이 저하되는 것을 방지할 수 있게 된다.

Claims (8)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 게이트 전극과 게이트선을 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 소스전극 및 드레인 전극과 데이터선,
    상기 소스전극 및 상기 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 위에 소정의 패턴으로 형성되어 있어서 화소간 경계를 형성하고 있는 제1 보호막,
    상기 게이트 절연막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 상기 데이터선 및 상기 제1 보호막과 중첩되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 제1 보호막은 양측벽이 13°~ 40°이하의 경사각을 가지는 경사면을 이루는 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 제1 보호막은 유전율이 4.0이하인 아크릴계 유기물질을 이용하여 형성하고 있는 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 제1 보호막 형성 단계 이전에 질화 규소로 이루어진 제2 보호막을 더 포함하고 있는 박막 트랜지스터 기판.
  5. 제1항에서,
    상기 데이터선과 중첩되어 있으며 상기 절연 기판 위에 형성되어 있는 광차단막을 더 포함하고 있는 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 제1 보호막과 중첩되어 있는 화소 전극의 끝단은 제1 보호막의 수평부를 덮지 않게 형성되어 있는 박막 트랜지스터 기판.
  7. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 게이트 전극과 게이트선을 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 소스전극 및 드레인 전극과 데이터선,
    상기 소스전극 및 상기 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 위에 소정의 패턴으로 형성되어 있는 보호막,
    상기 게이트 절연막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 상기 데이터선 및 상기 보호막과 일부가 중첩되어 있는 화소 전극
    을 포함하고, 상기 화소 전극은 화소 영역 내에서 상기 게이트 절연막과 적어도 일부가 접촉하는 박막 트랜지스터 기판.
  8. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 게이트 전극과 게이트선을 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 소스전극 및 드레인 전극과 데이터선,
    상기 소스전극 및 상기 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있는 제1 보호막,
    상기 제1 보호막 위에 소정의 패턴으로 형성되어 있는 제2 보호막,
    상기 게이트 절연막 위에 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있고, 상기 데이터선 및 상기 제2 보호막과 일부가 중첩되어 있는 화소 전극
    을 포함하고, 상기 화소 전극은 화소 영역 내에서 상기 제1 보호막과 적어도 일부가 접촉하는 박막 트랜지스터 기판.
KR1020030029841A 2003-05-12 2003-05-12 박막 트랜지스터 기판 KR100940569B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030029841A KR100940569B1 (ko) 2003-05-12 2003-05-12 박막 트랜지스터 기판
US10/843,619 US7277148B2 (en) 2003-05-12 2004-05-12 Thin film array panel
TW093113329A TW200506474A (en) 2003-05-12 2004-05-12 Thin film array panel
US11/848,021 US7477350B2 (en) 2003-05-12 2007-08-30 Thin film array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030029841A KR100940569B1 (ko) 2003-05-12 2003-05-12 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040097517A true KR20040097517A (ko) 2004-11-18
KR100940569B1 KR100940569B1 (ko) 2010-02-03

Family

ID=33550138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030029841A KR100940569B1 (ko) 2003-05-12 2003-05-12 박막 트랜지스터 기판

Country Status (3)

Country Link
US (2) US7277148B2 (ko)
KR (1) KR100940569B1 (ko)
TW (1) TW200506474A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110992835A (zh) * 2019-12-20 2020-04-10 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4372648B2 (ja) * 2004-09-13 2009-11-25 シャープ株式会社 液晶表示装置およびその製造方法
JP2006153904A (ja) * 2004-11-25 2006-06-15 Sony Corp 液晶表示装置
KR20070039433A (ko) * 2005-10-08 2007-04-12 삼성전자주식회사 표시장치
KR100774950B1 (ko) * 2006-01-19 2007-11-09 엘지전자 주식회사 전계발광소자
TWI282467B (en) * 2006-04-07 2007-06-11 Innolux Display Corp Liquid crystal panel
KR101244898B1 (ko) 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
TWI390275B (zh) * 2007-11-29 2013-03-21 Au Optronics Corp 液晶顯示器以及液晶驅動方法
GB2509844B (en) * 2011-12-21 2015-03-18 Lg Display Co Ltd Display device and method for manufacturing of the same
GB2498072B (en) 2011-12-21 2015-03-18 Lg Display Co Ltd Display device and method for manufacturing of the same
CN110082975A (zh) * 2019-04-12 2019-08-02 深圳市华星光电半导体显示技术有限公司 阵列基板以及显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
FR2682493B1 (fr) * 1991-10-11 1994-02-04 Thomson Lcd Dispositif d'amelioration du contraste d'un ecran a cristal liquide et son procede de fabrication.
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
US6300987B1 (en) * 1998-12-04 2001-10-09 Samsung Electronics Co., Ltd. Thin film transistor array panels for liquid crystal displays
KR100284710B1 (ko) * 1999-03-17 2001-03-15 구본준 액정표시장치 및 그의 제조방법
KR100312327B1 (ko) * 1999-07-31 2001-11-03 구본준, 론 위라하디락사 반사투과형 액정 표시장치
JP3471692B2 (ja) * 2000-01-21 2003-12-02 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示パネル
KR100654159B1 (ko) * 2000-02-10 2006-12-05 엘지.필립스 엘시디 주식회사 반사형 액정 표시장치 및 그 제조방법
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
KR100742985B1 (ko) * 2001-02-13 2007-07-26 엘지.필립스 엘시디 주식회사 반사형 및 투과반사형 액정표시장치와 그 제조방법
JP3763285B2 (ja) * 2002-04-16 2006-04-05 ソニー株式会社 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110992835A (zh) * 2019-12-20 2020-04-10 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法

Also Published As

Publication number Publication date
US20070291192A1 (en) 2007-12-20
KR100940569B1 (ko) 2010-02-03
US20050001943A1 (en) 2005-01-06
TW200506474A (en) 2005-02-16
US7277148B2 (en) 2007-10-02
US7477350B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7768601B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100859524B1 (ko) 박막 트랜지스터 기판
US7223997B2 (en) Thin film transistor array panel
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100940569B1 (ko) 박막 트랜지스터 기판
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100973806B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100997968B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100915351B1 (ko) 박막 트랜지스터 표시판
KR100483525B1 (ko) 유기절연막을이용한액정표시장치의제조방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100956342B1 (ko) 박막 트랜지스터 기판
KR20140128551A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR100992123B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101006433B1 (ko) 액정 표시 장치 및 그에 사용되는 기판
JP2003295220A (ja) 液晶用マトリクス基板、ならびに液晶用マトリクス基板の製造方法および電子回路基板の接続部形成方法
JP2007213075A (ja) 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及びそれを有する表示パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee