KR100796756B1 - 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents

반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100796756B1
KR100796756B1 KR1020010070043A KR20010070043A KR100796756B1 KR 100796756 B1 KR100796756 B1 KR 100796756B1 KR 1020010070043 A KR1020010070043 A KR 1020010070043A KR 20010070043 A KR20010070043 A KR 20010070043A KR 100796756 B1 KR100796756 B1 KR 100796756B1
Authority
KR
South Korea
Prior art keywords
insulating film
gate
contact hole
layer
pad
Prior art date
Application number
KR1020010070043A
Other languages
English (en)
Other versions
KR20030039112A (ko
Inventor
김보성
정관욱
홍완식
김상갑
홍문표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010070043A priority Critical patent/KR100796756B1/ko
Priority to TW091103364A priority patent/TW544732B/zh
Priority to PCT/KR2002/001878 priority patent/WO2003043094A1/en
Priority to JP2003544822A priority patent/JP4544860B2/ja
Priority to CNB028048105A priority patent/CN100411193C/zh
Priority to US10/466,299 priority patent/US7061015B2/en
Publication of KR20030039112A publication Critical patent/KR20030039112A/ko
Application granted granted Critical
Publication of KR100796756B1 publication Critical patent/KR100796756B1/ko
Priority to US12/030,992 priority patent/US7737445B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

먼저, 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 도전 물질을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 보호막 및 감광성 유기 절연 물질로 이루어진 유기 절연막을 적층하고 유기 절연막을 노광 및 현상하여 드레인 전극, 게이트 패드 및 데이터 패드 상부의 보호막을 각각 드러내는 접촉 구멍을 형성한다. 이때, 접촉 구멍 둘레의 유기 절연막은 다른 부분보다 얇은 두께로 형성한다. 이어, 유기 절연막을 마스크로 하여 드러난 보호막을 식각하여 드레인 전극, 게이트 패드 및 데이터 패드를 드러낸다. 이어, 애싱 공정을 실시하여 접촉 구멍 둘레의 유기 절연막을 제거하여 접촉 구멍에서 보호막의 경계선을 드러내어 접촉부에서 언더 컷을 제거한다. 이어, ITO 또는 IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
애싱, 유기절연막, 언더컷, 프로파일

Description

반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법{CONTACT PORTION OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME, AND THIN FILM TRANSISTOR ARRAY PANEL FOR DISPLAY DEVICE INCLUDING THE CONTACT PORTION AND METHOD FOR MANUFACTURING THE SAME}
도 1a 내지 도 1e는 본 발명의 제1 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 공정 순서에 따라 도시한 단면도이고,
도 2a 내지 도 2d는 본 발명의 제2 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 공정 순서에 따라 도시한 단면도이고,
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판이고,
도 4는 도 3에 도시한 박막 트랜지스터 기판을 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 5a, 6a, 7a 및 8a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 절단한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다 음 단계를 도시한 단면도이고,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이고,
도 8b는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이고,
도 8c는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에서 봉인재가 형성될 부분을 도시한 단면도이고,
도 9는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 도면으로서 도 8b의 다음 단계를 도시한 단면도이고,
도 10a는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 도면으로서 도 9b의 다음 단계를 도시한 단면도이고,
도 10b는 도 8c의 다음 단계를 도시한 단면도이고,
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 12 및 도 13은 도 11에 도시한 박막 트랜지스터 기판을 XII-XII' 선 및 XIII-XIII'선을 따라 잘라 도시한 단면도이고,
도 14a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 14b 및 14c는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도이며,
도 15a 및 15b는 각각 도 14a에서 XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도로서, 도 14b 및 도 14c 다음 단계에서의 단면도이고,
도 16a는 도 15a 및 15b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이며,
도 17a, 18a, 19a와 도 17b, 18b, 19b는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도로서 도 16b 및 16c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 20a는 도 19a 및 19b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 20b 및 20c는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도이며,
도 21a와 21b는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도로서 도 20b 및 20c 다음 단계들을 공정 순서에 따라 도시한 것이다.
본 발명은 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자가 점점 집적화될수록 반도체 소자의 면적을 최적화하고 배선을 다층으로 형성하는 것이 바람직하다. 이때, 층간의 절연막은 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위하여 낮은 유전율을 가지는 물질로 형성하는 것이 바람직하며, 서로 동일한 신호가 전달되는 배선은 절연막에 접촉 구멍을 형성하여 배선을 전기적으로 서로 연결해야 한다. 그러나, 절연막을 식각하여 접촉 구멍을 형성할 때 접촉부에서 언더 컷이 발생하면 접촉부의 스텝 커버리지(step coverage)가 나빠진다. 이로 인하여 절연막의 상부에 형성되는 배선의 프로파일(profile)이 나빠지거나 접촉부에서 배선이 단선되는 문제점이 발생한다.
한편, 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다.
일반적으로 박막 트랜지스터가 형성되어 있는 기판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선을 포함하는 배선, 외부로부터 주사 신호 또는 화상 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이때, 액정 표시 장치의 표시 특성을 향상시키기 위해서는 화소의 개구율을 확보하는 것이 바람직하다. 이를 위해 배선과 화소 전극은 서로 중첩되도록 형성하며, 이들 사이에는 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위하여 낮은 유전율을 가지는 유기 물질로 이루어진 절연막을 형성한다.
이러한 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에서는 외부로부터 신호를 전달받기 위해 패드를 드러내거나 기타 배선을 서로 연결하기 위해 배선을 드러내는 공정이 필요하다. 그러나, 접촉 구멍을 가지는 절연막을 마스크로 하여 하부막을 식각하여 하부막에 접촉 구멍을 형성할 때, 절연막 아래에서 하부막은 심하게 언더 컷(under cut)되어 접촉부의 스텝 커버리지(step coverage)가 나빠진다. 이로 인하여 이후에 형성되는 다른 상부막의 프로파일(profile)이 나빠지거나 접촉부에서 상부막이 단선되는 문제점이 발생한다. 이러한 문제점을 해결하기 위하여 접촉부에서 접촉 구멍의 측벽을 계단 모양으로 형성하는 것이 바람직하지만, 이를 위해서는 유기 절연막을 여러 번의 사진 식각 공정으로 패터닝해야 하므로 제조 공정이 복잡해지는 문제점을 가지고 있다.
한편, 액정 패널의 둘레에는 두 기판을 부착시키며, 두 기판 사이에 주입되어 있는 액정 물질을 가두기 위한 봉인재가 형성되어 있는데, 이러한 봉인재가 유기 절연막을 상부에 형성되는 경우에는 두 기판의 접촉 불량이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 접촉부의 프로파일을 개선할 수 있는 반도체 소자의 접촉부 및 그 제조 방법 및 이를 포함하는 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 과제는 박막 트랜지스터 어레이 기판의 제조 방법을 단순화하는 것이다.
또한, 본 발명의 다른 과제는 액정 표시 장치의 접촉 불량을 제거할 수 있는 박막 트랜지스터 어레이 기판을 제공하는 것이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 접촉 구멍을 가지는 유기 절연막을 형성할 때 접촉 구멍의 둘레는 다른 부분보다 얇은 두께로 형성한다. 이어, 유기 절연막을 식각 마스크로 드러난 하부막을 식각하여 하부막에 접촉 구멍을 형성한 다음 애싱 공정으로 얇은 두께의 유기 절연막을 제거하여 유기 절연막의 접촉 구멍을 통하여 하부막을 드러낸다. 이때, 하부막의 아래에서 언더 컷이 남아 있는 경우에는 유기 절연막을 마스크로 하여 하부막을 식각하는 공정을 추가할 수 있다.
더욱 상세하게, 본 발명에 따른 반도체 소자의 접촉부 및 그 제조 방법에서는, 우선 기판의 상부에 제1 배선을 형성하고, 이를 덮는 하부막을 형성한다. 이어, 하부막의 상부에 감광성 유기 물질을 이용하여 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부막을 식각하여 제1 배선을 드러내는 접촉 구멍을 형성한다. 이어, 애싱 공정으로 감광막 패턴 일부를 제거하여 접촉 구멍을 정의하는 하 부막의 경계선을 드러낸 다음, 접촉 구멍을 통하여 제1 배선과 연결되는 제2 배선을 형성한다.
하부막은 질화 규소 또는 산화 규소로 이루어진 절연막으로 형성할 수 있으며, 도전 물질의 도전막으로 형성할 수도 있다.
또한, 하부막은 제1 절연막과 제2 절연막으로 형성할 수 있으며, 이때에는 하부막의 경계선을 드러낸 다음, 감광막 패턴으로 가리지 않는 제2 절연막을 식각하여 접촉 구멍에서 제1 절연막의 경계선을 드러내는 것이 바람직하며, 제2 절연막은 4.0 이하의 낮은 유전율을 가지며 화학 기상 증착을 통하여 형성된 저유전율 절연막으로 형성할 수 있다.
이때, 접촉 구멍의 둘레의 감광막 패턴은 다른 부분보다 얇은 두께로 형성하는 것이 바람직하다.
이러한 본 발명에 따른 반도체 소자의 접촉부 및 그 제조 방법은 액정 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법에 동일하게 적용할 수 있다.
우선, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에서는, 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극 및 게이트선의 한쪽 끝에 연결되어 외부로부터 전달되는 주사 신호를 게이트 신호로 전달하는 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 게이트 절연막 및 반도체층을 형성한 다음, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극 및 데이터선의 한쪽 끝에 연결되어 외부로부터 영 상 신호를 전달받아 데이터선에 전달하는 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 절연막을 적층하고 그 상부에 감광성 유기 절연막 패턴을 형성한 다음, 이를 식각 마스크로 하여 절연막을 식각하여 게이트 패드 또는 데이터 패드를 드러내는 제1 접촉 구멍을 형성한다. 이어, 애싱 공정을 실시하여 제1 접촉 구멍에서 절연막의 경계선을 드러낸 다음, 제1 접촉 구멍을 통하여 게이트 패드 또는 데이터 패드와 연결되는 보조 패드를 형성한다.
제1 접촉 구멍 둘레의 유기 절연막 패턴은 다른 부분보다 얇은 두께로 형성하는 것이 바람직하다.
절연막은 제1 및 제2 절연막으로 형성할 수 있으며, 이 경우에는 절연막의 경계선을 드러낸 다음, 유기 절연막 패턴으로 가리지 않는 제2 절연막을 식각하고, 유기 절연막 패턴을 제거하는 것이 바람직하다. 이때, 제2 절연막은 4.0 이하의 낮은 유전율을 가지며 화학 기상 증착으로 형성하는 저유전율 절연막인 것이 바람직하다.
여기서, 유기 절연막 패턴은 드레인 전극을 드러내는 제2 접촉 구멍을 가지며, 보조 패드와 동일한 층에 제2 접촉 구멍을 통하여 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 것이 바람직하다.
제2 접촉 구멍은 제1 접촉 구멍과 함께 형성하며, 제2 접촉 구멍 둘레의 유기 절연막 패턴은 다른 부분보다 얇은 두께로 형성하는 것이 바람직하다.
데이터 배선 및 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
우선, 본 발명의 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법에 대하여 설명하기로 한다.
일반적으로 반도체 소자가 점점 집적화될수록 반도체 소자의 면적을 최적화하거나 외부로부터 신호를 전달받기 위해 신호선에 연결되어 있는 패드를 보조하기 위해 배선을 다층으로 형성하는 것이 바람직하다. 본 발명의 실시예에 따른 반도체 소자는 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위하여 배선 사이의 층간 절연막은 낮은 유전율을 가지며 평탄화 특성이 우수한 유기 물질로 이루어진 유기 절연막을 포함한다. 여기서, 층간의 배선을 서로 전기적으로 연결하기 위해서는 절연막에 접촉 구멍을 형성해야 하는데, 본 발명의 실시예에 따른 제조 방법에서는 층간의 절연막을 식각하여 접촉 구멍을 형성할 때 접촉부에서 발생하는 언더 컷을 제거하기 위해 유기 절연막의 접촉 구멍 둘레를 다른 부분보다 얇은 두께로 형성한다. 이어, 유기 절연막을 식각 마스크로 사용하여 하부막을 식각한 다음 애싱 공정을 실시하여 얇은 두께의 절연막을 제거하여 하부막을 드러낸다.
도 1a 내지 도 1e는 본 발명의 제1 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고, 도 2a 및 도 2d는 본 발명의 제2 실시예에 따른 반도체 조사의 접촉부의 제조 방법을 그 공정 순서에 따라 도시 한 단면도이다.
본 발명의 실시예에 따른 본 발명의 제1 실시예에 따른 반도체 소자의 접촉부의 제조 방법에서는, 우선, 도 1a에서 보는 바와 같이, 제1 배선(200)이 형성되어 있는 기판(100)의 상부에 질화 규소 또는 산화 규소로 이루어진 하부 절연막(310)을 적층하고 그 상부에 상부 절연막으로 낮은 유전율을 가지며 감광성 유기 물질로 이루어진 유기 절연막(320)을 도포하여 층간 절연막(300)을 형성한다.
이어, 도 1b에서 보는 바와 같이, 제1 배선(200)을 드러내는 접촉 구멍을 형성하기 위해 접촉 구멍(330)에 대응하는 부분에는 투과 영역이 형성되어 있으며, 투과 영역의 둘레에는 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴이 형성되거나 반투명막이 형성되어 있는 반투과 영역을 가지는 마스크를 이용하여 유기 절연막(320)을 노광하고 현상하여 제1 배선(200) 상부의 하부 절연막(310)을 드러내는 접촉 구멍(330)을 가지는 유기 절연막 패턴(320)을 형성한다. 이때, 반투과 영역을 가지는 마스크를 이용하여 노광 및 현상함으로써 개구부 둘레의 유기 절연막(320)은 다른 부분보다 얇은 두께로 남게 된다. 이에 대해서는 4매 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 완성하는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 구체적으로 설명하기로 한다. 이때, 접촉 구멍(330) 둘레의 유기 절연막 패턴(320)의 두께는 이후에 실시하는 애싱 공정에서 제거할 수 있는 두께를 고려하여 2,000Å 이하로 형성하는 것이 바람직하다.
이어, 도 1c에서 보는 바와 같이, 접촉 구멍(330)을 통하여 드러난 하부 절 연막(310)을 식각하여 제1 배선(200)을 드러낸다. 이때, 하부 절연막(310)을 식각하는 식각 공정에서는 습식 식각은 물론 건식 식각 방법을 이용하더라도 식각이 진행되는 동안에는 식각 기체의 반응이 등방적으로 이루어지므로 도면에서 보는 바와 같이 유기 절연막 패턴(320)의 하부까지 하부 절연막(310)이 식각되어 언더 컷이 발생한다.
이어, 도 1d에서 보는 바와 같이, 애싱 공정을 실시하여 감광막인 유기 절연막 패턴(320)의 일부 두께를 제거한다. 이때, 접촉 구멍(330)의 둘레에 다른 부분보다 얇게 형성되어 있는 유기 절연막 패턴(320)은 완전히 제거하여 접촉 구멍(330)을 통하여 하부 절연막(310)의 경계선이 드러나도록 한다.
이어, 도 1e에서 보는 바와 같이, 유기 절연막 패턴(320)의 상부에 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(330)을 통하여 제1 배선(200)과 전기적으로 연결되는 제2 배선(400)을 형성한다.
이러한 본 발명의 제1 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법에서는 층간의 절연막을 유기 물질로 형성하고 제1 배선(200)을 드러내는 접촉 구멍(330)을 형성할 때 접촉 구멍(330)을 정의하는 층간 절연막(300)의 측벽을 계단 모양으로 형성하고 하부 절연막(310)을 식각한 다음 애싱 공정을 실시하여 접촉부의 유기 절연막(320)의 하부에서 발생한 언더 컷 구조를 제거한다. 이를 통하여 접촉부에서 접촉 구멍(330)을 통하여 제1 배선(200)과 연결되는 제2 배선(400)이 단선되는 것을 방지할 수 있으며, 접촉부에서 제2 배선(400)의 프로파일을 완만하게 개선할 수 있다.
앞에서는 유기 절연막(320)의 하부의 하부 절연막(310)으로 예를 들어 설명하였지만, 유기 절연막(320)의 하부막이 도전막일 경우에도 동일하게 적용할 수 있다. 즉, 본 발명의 접촉부 제조 방법에서와 같이 유기 절연막 하부의 도전막을 식각하였을 때 도전막이 유기 절연막의 하부까지 식각되어 접촉부에서 언더 컷이 형성되면, 접촉 구멍 주변을 얇게 형성하고 이를 애싱 공정으로 제거하여 접촉부에서 도전막을 드러냄으로써 접촉부에서 언더 컷 구조를 제거할 수 있다.
한편, 본 발명의 제2 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법에서는, 도 2a에서 보는 바와 같이 층간 절연막(300)을 하부 절연막(310)과 상부 절연막(320)을 포함하는 이중막으로 형성하고 유기 절연막(320, 도 1b 참조)을 식각 마스크인 감광막 패턴(500)으로 사용하여 절연막(300)을 패터닝하여 제1 배선(200)을 드러내는 접촉 구멍(330)을 형성하였을 때 상부 절연막(320)의 아래까지 하부 절연막(310)이 식각되어 언더 컷이 발생할 수 있다. 이때에도 도 2a에서 보는 바와 같이 접촉 구멍(330) 둘레의 감광막 패턴(500) 일부를 다른 부분보다 얇은 두께로 형성한다.
이어, 도 2b에서 보는 바와 같이, 애싱 공정을 실시하여 다른 부분보다 얇게 형성되어 있던 접촉 구멍(330) 둘레의 감광막 패턴(500) 일부를 제거한다.
이어, 도 2c에서 보는 바와 같이, 감광막 패턴(500)을 식각 마스크로 하여 상부 절연막(320)을 식각하여 접촉 구멍(330)을 완성하고 감광막 패턴을 제거한다. 이때, 식각 조건은 상부 절연막(320)과 하부 절연막(310)의 식각 선택비를 가지는 조건으로 실시하는 것이 바람직하다.
이어, 도 2d에서 보는 바와 같이, 감광막 패턴(500)을 제거하고 상부 절연막(320)의 상부에 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(330)을 통하여 제1 배선(200)과 전기적으로 연결되는 제2 배선(400)을 형성한다.
이러한 본 발명의 제2 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법에서는 감광막 패턴을 이용하여 절연막을 패터닝하여 제1 배선(200)을 드러내는 접촉 구멍(330)을 형성할 때 접촉 구멍(330)을 정의하는 감광막 패턴(500)을 계단 모양으로 형성하고 절연막(300)을 식각한 다음 애싱 공정을 실시하여 접촉부의 감광막 일부를 제거하고 다시 감광막 패턴을 마스크로 하여 상부 절연막을 식각하여 접촉부에서 발생한 언더 컷 구조를 제거한다. 이를 통하여 접촉부에서 접촉 구멍(330)을 통하여 제1 배선(200)과 연결되는 제2 배선(400)이 단선되는 것을 방지할 수 있으며, 접촉부에서 제2 배선(400)의 프로파일을 완만하게 개선할 수 있다.
한편, 이러한 본 발명의 제1 및 제2 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법은 액정 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법에 동일하게 적용할 수 있다. 여기서, 본 발명의 제1 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 적용하여 설명하고, 본 발명의 제2 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 적용하여 설명한다.
먼저, 도 3 및 도 4를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 4는 도 3에 도시한 박막 트랜지스터 기판을 IV-IV' 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 알루미늄 계열의 금속 물질을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선 (22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 알루미늄 계열의 단일막으로 형성하는 것이 바람직하지만, 이중층 이상으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 ITO 또는 IZO 또는 기판 등의 다른 물질과의 접촉 특성이 좋은 크롬 또는 몰리브덴 계열 등의 물질로 만드는 것이 바람직하다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있으며, 게이트 절연막(30)은 이후에 형성되는 보호막(70)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가진다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지며 게이트 전극(26)을 중심으로 두 부분으로 분리된 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(64)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 한편, 데이터 배선은 게이트선(22)과 중첩되어 유지 용량을 확보하기 위한 유지 축전기용 도전체 패턴(64)을 포함할 수 있다.
데이터 배선(62, 64, 65, 66, 68)도 알루미늄 또한 알루미늄 합금의 단일막으로 형성할 수 있으며, 이중층 이상으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 그 예로는 Cr/Al(또는 Al 합금) 또는 Al/Mo 등을 들 수 있으며, 이때, Cr막은 알루미늄막 또는 알루미늄 합금 막이 규소층(40, 55, 56)으로 확산되는 것을 방지하는 기능을 가지는 동시에 데이터 배선(62, 64, 65, 66, 68)과 이후의 화소 전극(82) 사이의 접촉 특성을 확보하기 위한 접촉부의 기능을 가진다.
데이터 배선(62, 64, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소로 이루어진 보호막(70)과 평탄화 특성과 낮은 유전율을 가지는 아크릴계의 감광성 유기 물질로 이루어진 유기 절연막(75)이 형성되어 있다. 보호막(90)에는 유지 축전기용 도전체 패턴(64), 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(72, 76, 78)이 각각 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 접촉 구멍(72, 76)에서는 유기 절연막(75)의 경계선은 보호막(70)의 상부에 형성되어 보호막(70) 또는 게이트 절연막(30)의 경계선이 드러나 있어 접촉 구멍(72, 76)을 정의하는 측벽은 계단 모양으로 형성되어 있다. 또한, 도 4에서 보는 바와 같이 유기 절연막(75)은 게이트 패드 및 데이터 패드가 형성되어 있는 패드부에서는 제거되어 있는 것이 바람직하며, 게이트 패드(24)를 드러내는 접촉 구멍(74)은 게이트 패드(24)보다 크게 형성되어 있다.
유기 절연막(75) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되어 있으며 화소에 위치하는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 포함하며, 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 화소 배선이 형성되어 있다. 이때, 앞에서 설명한 바와 같이 접촉부에서는 하부 절연막인 보호막(70) 또는 유기 절연막(75)의 측벽은 계단 모양을 가지거나 언더 컷 구조가 없어 접촉부에서 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 단선되는 것을 방지할 수 있다. 여기서, 패드부에는 유기 절연막(75)이 제거되어 있어 보조 게이트 패드 및 (84) 및 보조 데이터 패드(88)는 보호막(70)의 상부까지만 형성되어 있다. 왜냐하면, 유기 절연막(75)은 질화 규소의 보호막(70) 과 비교해 볼 때 접착력, 내화학성, 경도, 기계적 강도, 스트레스 등에 매우 취약하다. 따라서 패드부에 유기 절연막 (75)이 존재할 경우 액정 표시 장치용 박막 트랜지스터 기판에 COG(chip on glass) 방식을 통하여 구동 집적 회로를 직접 실장하거나 필름에 구동 집적 회로가 패키징되어 있는 TCP 방식 또는 COF 방식에서 필름을 부착할 때 패드부의 접착력이 취약하여 접착 불량이 발생이 쉽다. 또한 접착 불량을 개선하기 위하여 재작업이 필요한 경우 패드부로부터 화학적인 방법과 기계적인 방법으로 패드부 위에서 구동 집적 회로 또는 필름을 떼러낸 다음 이방성 도전막을 제거하여야 하는데, 이때 유기 절연막이 잔류하는 경우에는 패드부의 표면 손상 또는 유기 절연막과 보조 패드(84, 88)의 ITO막 박리 등의 문제가 발생한다. 따라서 패드부에서 유기 절연막(75)을 완전히 제거하는 것이 패드와 구동 집적 회로 또는 필름 사이의 접착력을 향상시킬 수 있으며, 재작업을 매우 용이하게 실시할 수 있다.
여기서, 화소 전극(82)은 도 3 및 도 4에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 게이트 배선(22, 24, 26)과 분리되어 있는 별도의 유지 용 량용 배선을 추가할 수도 있다.
그러면, 이러한 본 발명의 제1 실시예에 따른 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3 및 도 4와 도 5a 내지 도 10을 참고로 하여 상세히 설명한다.
먼저, 도 5a 및 5b에 도시한 바와 같이, 기판(10) 위에 다른 물질과 접촉 특성이 우수한 도전 물질 또는 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금과 같이 저항을 가지는 도전 물질을 적층하고 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선을 형성한다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다. 이때, 도면에서 보는 바와 같이, 반도체층(40)과 저항 접촉층(50)은 이후에 형성되는 데이터선(62)을 따라 형성될 수도 있다.
다음, 도 7a 내지 도 7b에 도시한 바와 같이, 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금의 도전 물질을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(66)과 마주하 는 드레인 전극(66) 및 게이트선(22)과 중첩하는 유지 축전기용 도전체 패턴(64)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 64, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 8a 및 도 8b에 도시한 바와 같이, 질화 규소로 이루어진 보호막(70)을 2,000Å 이하, 바람직하게는 1,000Å 이하의 두께로 적층하고 그 상부에 감광성을 가지는 유기 절연 물질로 이루어진 유기 절연막(75)을 2-4㎛ 범위 두께로 형성하고, 우선, 마스크를 이용한 사진 공정으로 유기 절연막(75)만을 노광 현상하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)의 상부에 접촉 구멍(72, 74, 76, 78)을 형성한다. 이때, 마스크의 투과 영역 둘레의 빛 투과량을 줄이도록 주로 슬릿(slit)이나 격자 형태의 패턴 또는 반투명막으로 이루어진 반투과 영역을 형성하여 다수의 패드(24, 68)가 형성되어 있는 패드부 또는 접촉 구멍(74, 78) 주변의 유기 절연막(75)은 다른 부분보다 얇은 두께, 바람직하게는 1,000-5,000Å 범위로 형성한다. 물론 이때, 드레인 전극(76) 및 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(72, 76)의 둘레에도 유기 절연막(75)의 두께를 다른 부분보다 얇게 형성하는 계단 모양의 구조를 만들 수 있다.
한편, 액정 표시 장치용 두 기판을 부착하는 동시에 두 기판 사이에 주입되어 있는 액정 물질을 가두기 위해 액정 표시 장치의 두 기판 하나의 상부에는 봉인재를 형성하는데, 이러한 봉인재를 유기 절연막 상부에 형성하면 봉인재의 접착력이 약해지기 때문에 두 기판의 접착 불량이 발생할 수 있다. 이를 방지하기 위해 이후에 봉인재가 형성될 부분에는 유기 절연막(75)을 제거하는 것이 바람직하며, 이를 위해 도 8c에서 보는 바와 같이 봉인재가 형성될 부분에는 마스크에 반투과 영역을 형성하여 다른 부분보다 얇은 두께로 유기 절연막(75)을 형성하는 것이 바람직하다.
여기서, 감광막의 두께를 조절하는 방법에 대해서는 이후의 4매 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제조하는 방법을 설명할 때 구체적으로 설명하기로 한다.
이어, 도 9에서 보는 바와 같이, 유기 절연막(75)을 식각 마스크로 사용하여 접촉 구멍(72, 74, 76, 78)을 통하여 드러난 보호막(70) 및 게이트 절연막(30)을 식각하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러낸다. 여기서, 보호막(70)을 식각하는 방법은 건식 식각이 바람직하며, 건식 식각 기체로는 SF6+O2 또는 CF4+O2 등을 사용한다. 여기서, 보호막(70) 및 게이트 절연막(30)을 식각할 때 건식 식각을 진행하더라도 도면에서 보는 바와 같이 보호막(70) 및 게이트 절연막(30)은 유기 절연막(75)의 하부까지 식각되어 언더 컷이 발생한다.
이어, 도 10a에서 보는 바와 같이, 애싱 공정을 실시하여 유기 절연막(75)의 일부를 제거하여 패드부에서는 얇은 두께를 가지는 유기 절연막(75)을 제거하여 접촉 구멍(74, 78)의 주변에서는 보호막(70)을 드러내고, 접촉 구멍(72, 76)에서는 유기 절연막(75)의 일부를 제거하여 게이트 절연막(30) 및 보호막(70)의 경계선이 드러난다. 이렇게 하면 접촉부에서 발생한 언더 컷 구조를 제거할 수 있다. 이때, 도 10b에서 보는 바와 같이 봉인재가 형성될 부분에서는 질화 규소로 이루어진 보호막(70)이 드러난다. 이렇게 하면 이후에 형성되는 봉인재를 질화 규소로 이루어진 보호막(70)의 상부에 형성할 수 있어 액정 표시 장치용 두 기판의 접착력을 향상시킬 수 있다.
다음, 마지막으로 도 3 및 4에 도시한 바와 같이, ITO 또는 IZO를 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(72, 76)을 통하여 유지 축전기용 도전체 패턴(64) 및 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 각각 형성한다. 이때, 앞에서 설명한 바와 같이, 접촉부에서 발생하는 언더 컷 구조를 접촉 구멍(72, 74, 76, 78) 둘레의 유기 절연막(75)을 얇게 형성하고 애싱 공정으로 제거함으로써 접촉부에서 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 단선되는 것을 방지할 수 있으며, 이들의 프로파일을 완만하게 형성할 수 있다. 이때, 도면에서 보는 바와 같이 보조 게이트 패드(84) 및 보조 데이터 패드(88)는 보호막(70)의 상부까지 형성한다. 보조 게이트 패드(84) 또는 보조 데이터 패드(88)는 부식 방지를 위해 하부의 금속 패드(24, 68)를 완전히 덮어주어야 하고 보호막(70) 상부까지 형성하게 되면 보조 패드(84, 88)의 접착력 향상과 패드(84, 88)의 면적을 확대하는 장점이 있다.
이러한 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 대하여 설명하였지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다. 여기서는, 유기 절연막을 층간 절연막으로 사용하지 않고 감광막 패턴으로 사용하고 절연막으로 4.0 이하의 낮은 유전율을 가지며 화학 기상 증착을 통하여 형성하는 저유전율 CVD 절연막을 추가하는 제2 실시예에 따른 반도체 소자의 제조 방법을 적용하여 설명하기로 한다.
먼저, 도 11 내지 도 13을 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 어레이 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 12 및 도 13은 각각 도 11에 도시한 박막 트랜지스터 기판을 XII-XII'선 및 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 알루미늄 또는 알루미늄 합금이나 은 또는 은 합금 등의 저저항 도전 물질을 포함하는 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선이 형성되어 있다. 게이 트 배선은 또한 기판(10) 상부에 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 저저항을 가지는 알루미늄 계열의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 65, 68)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 제1 실시예와 달리 질화 규소로 이 루어진 보호막(70) 및 4.0이하의 낮은 유전율을 가지며 화학 기상 증착을 통하여 형성된 저유전율 절연막(73)이 형성되어 있으며, 이들은 드레인 전극(66), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다. 이때에도, 제1 실시예와 동일하게 패드부에서는 저유전율 절연막(73)이 제거되어 보호막(70)이 드러나 있으며, 접촉 구멍(72, 76)에서는 하부 절연막인 보호막(70) 또는 게이트 절연막(30)의 경계선이 드러나 있어 접촉 구멍(72, 76)의 측벽은 계단 모양으로 형성되어 있다.
저유전율 절연막(73) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 이러한 본 발명의 제2 실 시예에 따른 박막 트랜지스터 어레이 기판에서도 앞에서 설명한 바와 같이 접촉 구멍(72, 76)의 측벽이 하부 절연막인 보호막(70)이 드러나 계단 모양의 구조를 취하고 있으며, 패드부에서는 보호막(70)이 드러나 있어 접촉부에서 언더 컷 구조가 없어 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 단선되는 것을 방지할 수 있다. 또한, 보조 게이트 패드(84) 및 보조 데이터 패드(88)는 보호막(70)의 상부까지 형성되어 있다.
여기에서는 화소 전극(82)의 재료는 예로 투명한 ITO 또는 IZO로 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 도 11 내지 도 13의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 11 내지 도 13과 도 14a 내지 도 20c를 참조하여 설명하기로 한다.
먼저, 도 14a 내지 14c에 도시한 바와 같이, 제1 실시예와 동일하게 게이트 배선용 도전 물질을 적층하고 제1 마스크를 이용한 사진 식각 공정으로 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 15a 및 15b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 저저항을 가지는 데이터 배선용 도전 물질로 이루어진 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110) 을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 16b 및 16c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용하여 마스크에 반투과 영역을 형성한다. 물론, 이와 같은 방법은 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서 접촉부에서 유기 절연막(75, 도 7b 참조)에 접촉 구멍(72, 74, 76, 78, 도 7b 참조)을 형성하는 접촉 구멍(72, 74, 76, 78) 둘레의 유기 절연막(75)을 둘레를 다른 부분보다 얇은 두께로 형성할 때에도 동일하게 적용되며, 애싱 공정을 고려하여 두께를 조절하는 것이 바람직하다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어, 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 17a 및 17b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
여기서, 데이터 배선용 도전 물질이 알루미늄 또는 알루미늄 합금인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr인 경우에는 건식 식각 방법으로는 잘 제거되지 않기 때문에 습식 식각을 이용하는 것이 좋으며, 식각액으로 CeNHO3을 사용할 수 있고, 크롬을 500Å 정도의 두께로 매우 얇게 적층하는 경우에는 건식 식각을 이용할 수도 있다.
이렇게 하면, 도 17a 및 도 17b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 18a 및 18b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 앞에서 도전체 패턴(67)을 건식 식각으로 식각하는 경우에 중간층(50) 및 반도체층(40)은 연속으로 건식 식각으로 행할 수 있으며, 이를 인 시튜(in-situ)로 진행할 수도 있다. 중간층(50)과 반도체층(40)의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 18a 및 도 18b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거된다. 또한, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58 은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다. 여기서, 채널부(C)의 소스/드레인용 도전체 패턴(67)은 별도의 PR 에치 백(etch back) 공정을 통하여 드러낼 수도 있으며, 감광막을 충분히 식각할 수 있는 조건에서는 PR 에치 백 공정을 생략할 수도 있다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 19a 및 19b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한 다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 20a 내지 20c에 도시한 바와 같이 질화 규소를 화학 기상 증착 방법으로 증착하여 보호막(70)을 형성하고, 그 상부에 4.0이하의 낮은 유전율을 가지며 화학 기상 증착 방법으로 SiOC 또는 SiOF 등을 적층하여 저유전율 절연막(73)을 형성한다. 이어, 저유전율 절연막(73) 상부에 스핀 코팅으로 감광성 유기 절연막을 형성한 다음 제3 마스크를 이용하여 감광성 유기 절연막을 노광 및 현상하여 감광막 패턴(250)을 형성하고 이를 식각 마스크로 이용하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(72, 74, 76, 78)을 형성한다. 이때에도, 보호막(70) 또는 게이트 절연막(30)은 저유전율 절연막(73) 하부까지 식각되어 접촉부에는 언더 컷이 발생하며, 이를 제거하기 위해 제2 실시예에 따른 반도체 소자의 제조 방법에서와 같이 적어도 접촉 구멍(74, 78) 주변의 패드부에는 감광막 패턴(250)을 다른 부분보다 얇은 두께로 형성한다. 물론, 유지 축전기용 도전체 패턴(64) 및 드레인 전극을 드러내는 접촉 구멍(72, 74)의 주변에도 마스크에 슬릿 패턴을 형성하여 얇은 두께를 가지도록 감광막 패턴을 계단 모양으로 형성할 수 있다.
이어, 도 21a 및 도 21b에서 보는 바와 같이, 애싱 공정을 실시하여 감광막 패턴(250)의 일부 두께를 제거함으로써 접촉 구멍(74, 78) 위의 주변에 형성되어 있던 얇은 두께의 감광막이 제거한 다음, 감광막 패턴(250)을 식각 마스크로 하여 드러난 저유전율 절연막(73)을 식각한다. 그러면, 도면에서 보는 바와 같이 패드부에서는 보호막(70)이 드러난다. 이때, 애싱 공정에서는 접촉 구멍(72, 76)의 상부의 감광막 일부도 제거되어 접촉 구멍(72, 76)을 정의하는 저유전율 절연막(73)의 경계선이 드러나며, 이러한 감광막 패턴을 식각 마스크로 저유전율 절연막(73)을 식각하면 도면에서 보는 바와 같이 접촉 구멍(72, 76)의 측벽에서 언더 컷 구조를 제거할 수 있다. 이때, 식각은 건식 식각을 이용하는 것이 바람직하며, 보호막(70)과 저유전율 절연막(73) 사이에 식각 선택비를 가지는 식각 조건을 적용해야 한다. 식각 기체로는 SF6+O2, CF4+O2 또는 C2F 6+O2 등과 같이 불소 치환 기체와 산소를 혼합함 기체를 사용할 수 있고 조성비는 저유전율 절연막(73)의 형성 조건에 따라 가변적이다.
마지막으로, 감광막 패턴을 제거한 다음, 도 11 내지 도 13에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO 또는 IZO을 증착하고 제4 마스크를 사용하여 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(84) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하여 제조 공정을 단순화할 수 있다. 물론, 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 봉인재가 형성될 부분에 감광막 패턴을 얇은 두께로 형성하고 그 부분에서 저유전율 절연막(73)만을 제거하여 보호막(70)을 드러낼 수 있다.
이러한 제조 공정을 통하여 완성된 액정 표시 장치용 박막 트랜지스터 기판에는 앞에서 설명한 바와 같이 필름에 구동 집적 회로가 패키징되어 있는 TCP 또는 COF 방식을 통하여 패드부와 구동 집적 회로를 연결할 수 있으며, 구동 집적 회로를 기판의 상부에 직접 실장하는 COG 방식을 통하여 구동 집적 회로와 패드를 전기적으로 연결할 수 있다.
이와 같이, 본 발명에 따르면 접촉부에서 하부막이 언더 컷되었을 때 접촉 구멍의 둘레의 감광막을 다른 부분보다 얇은 두께로 형성한 다음 애싱하여 접촉 구멍에서 하부 절연막의 경계가 드러내어 접촉 구멍의 측벽을 계단 모양으로 형성함으로써 접촉부에서 언더 컷을 제거할 수 있다. 이를 통하여 접촉부에서 단선이 발생하는 것을 방지하여 접촉부의 신뢰성을 확보함으로써 제품의 표시 특성을 향상시킬 수 있으며, 사진 식각 공정을 최소화하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로써 제조 공정을 단순화하고 제조 비용을 줄일 수 있다. 또한, 봉인재가 형성될 부분에 유기막을 제거함으로써 액정 표시 장치용 두 기판의 접촉 불량을 개선할 수 있다.

Claims (20)

  1. 기판의 상부에 제1 배선을 형성하는 단계,
    상기 제1 배선의 상부에 하부막을 형성하는 단계,
    상기 하부막의 상부에 감광성 유기 물질을 이용하여 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 식각 마스크로 하여 상기 하부막을 식각하여 상기 제1 배선을 드러내는 접촉 구멍을 형성하는 단계
    애싱 공정으로 상기 감광막 패턴 일부를 제거하여 상기 접촉 구멍을 정의하는 상기 하부막의 경계선을 드러내는 단계,
    상기 접촉 구멍을 통하여 상기 제1 배선과 연결되는 제2 배선을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 하부막은 질화 규소 또는 산화 규소로 이루어진 절연막으로 형성하는 반도체 소자의 제조 방법.
  3. 제1항에서,
    상기 하부막은 도전막으로 형성하는 반도체 소자의 제조 방법.
  4. 제1항에서,
    상기 하부막은 제1 절연막과 제2 절연막으로 형성하며,
    상기 하부막의 경계선을 드러내는 단계 이후,
    상기 감광막 패턴으로 가리지 않는 상기 제2 절연막을 식각하여 상기 접촉 구멍에서 상기 제1 절연막의 경계선을 드러내는 단계를 더 포함하는 반도체 소자의 제조 방법.
  5. 제1항에서,
    상기 접촉 구멍의 둘레의 상기 감광막 패턴은 다른 부분보다 얇은 두께로 형성하는 반도체 소자의 제조 방법.
  6. 기판,
    상기 기판 상부에 형성되어 있는 제1 배선,
    상기 제1 배선을 덮으며 상기 제1 배선을 드러내는 제1 접촉 구멍을 가지는 하부 절연막,
    상기 하부 절연막 상부에 형성되어 있으며 상기 제1 접촉 구멍의 경계선을 드러내는 제2 접촉 구멍을 가지는 상부 절연막,
    상기 상부 절연막 상부에 형성되어 있으며 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 배선과 연결되어 있는 제2 배선
    을 포함하는 반도체 소자.
  7. 제6항에서,
    상기 상부 절연막은 유기 절연막 또는 4.0 이하의 낮은 유전율을 가지며 화학 기상 증착을 통하여 형성된 저유전율 절연막으로 이루어진 반도체 소자.
  8. 절연 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극 및 상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 적층하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극 및 상기 데이터선의 한쪽 끝에 연결되어 있는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    절연막을 적층하는 단계,
    상기 절연막 상부에 감광성 유기 절연막 패턴을 형성하는 단계,
    상기 유기 절연막 패턴을 식각 마스크로 하여 상기 절연막을 식각하여 상기 게이트 패드 또는 상기 데이터 패드를 드러내는 제1 접촉 구멍을 형성하는 단계,
    애싱 공정을 실시하여 상기 제1 접촉 구멍에서 상기 절연막의 경계선을 드러 내는 단계,
    상기 제1 접촉 구멍을 통하여 상기 게이트 패드 또는 상기 데이터 패드와 연결되는 보조 패드를 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  9. 제8항에서,
    상기 제1 접촉 구멍 둘레의 상기 유기 절연막 패턴은 다른 부분보다 얇은 두께로 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  10. 제9항에서,
    상기 절연막은 제1 및 제2 절연막으로 형성하며,
    상기 절연막의 경계선을 드러내는 단계 이후,
    상기 유기 절연막 패턴으로 가리지 않는 상기 제2 절연막을 식각하는 단계,
    상기 유기 절연막 패턴을 제거하는 단계를 더 포함하는 액정 표시 장치용 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  11. 제10항에서,
    상기 제2 절연막은 4.0 이하의 낮은 유전율을 가지며 화학 기상 증착으로 형성하는 저유전율 절연막인 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  12. 제8항에서,
    상기 유기 절연막 패턴은 상기 절연막과 함께 상기 드레인 전극을 드러내는 제2 접촉 구멍을 가지며,
    상기 보조 패드와 동일한 층에 상기 제2 접촉 구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  13. 제12항에서,
    상기 제2 접촉 구멍은 상기 제1 접촉 구멍과 함께 형성하며, 상기 제2 접촉 구멍 둘레의 상기 유기 절연막 패턴은 다른 부분보다 얇은 두께로 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  14. 제8항에서,
    상기 액정 표시 장치용 박막 트랜지스터 어레이 기판은 액정 물질을 가두는 봉인재가 형성되는 부분을 가지며,
    상기 부분의 상기 유기 절연막 패턴은 다른 부분보다 얇은 두께로 형성하는 단계,
    상기 애싱 공정을 통하여 상기 부분의 상기 유기 절연막 패턴을 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  15. 제8항에서,
    상기 데이터 배선 및 상기 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  16. 기판 위에 형성되어 있으며, 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트선의 한쪽 끝에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 게이트 절연막 또는 반도체층 상부에 형성되어 있으며, 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극 및 상기 데이터선의 한쪽 끝에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 반도체층을 덮고 있으며 상기 게이트 패드 또는 상기 데이터 패드를 드러내는 제1 접촉 구멍을 가지는 층간 절연막,
    상기 층간 절연막 상부에 형성되어 있으며 상기 제1 접촉 구멍을 통하여 상기 게이트 패드 또는 상기 데이터 패드에 연결되어 있는 보조 패드를 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판으로서,
    상기 층간 절연막은 하부 절연막과 상기 하부 절연막의 상부에 형성되어 있는 상부 절연막으로 이루어져 있으며, 상기 제1 접촉 구멍에서 상기 하부 절연막의 경계선은 상기 상부 절연막의 경계선 안쪽에 형성되어 상기 하부 절연막이 드러나 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  17. 제16항에서,
    상기 상부 절연막은 유기 절연막 또는 4.0 이하의 낮은 유전율을 가지며 화학 기상 증착으로 형성된 저유전율 절연막으로 이루어진 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  18. 제16항에서,
    상기 층간 절연막은 상기 드레인 전극을 드러내는 제2 접촉 구멍을 가지며,
    상기 보조 패드와 동일한 층에 상기 제2 접촉 구멍을 통하여 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  19. 제18항에서,
    상기 제2 접촉 구멍에서 상기 하부 절연막의 경계선은 상기 상부 절연막의 경계선 안쪽에 형성되어 상기 하부 절연막이 드러나 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
  20. 제16항에서,
    상기 액정 표시 장치용 박막 트랜지스터 어레이 기판은 액정 물질을 가두는 봉인재가 형성될 부분을 가지며, 상기 부분에는 상기 상부 절연막이 제거되어 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판.
KR1020010070043A 2001-11-12 2001-11-12 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 KR100796756B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020010070043A KR100796756B1 (ko) 2001-11-12 2001-11-12 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW091103364A TW544732B (en) 2001-11-12 2002-02-25 Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
PCT/KR2002/001878 WO2003043094A1 (en) 2001-11-12 2002-10-08 Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
JP2003544822A JP4544860B2 (ja) 2001-11-12 2002-10-08 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
CNB028048105A CN100411193C (zh) 2001-11-12 2002-10-08 薄膜晶体管阵列板的制造方法
US10/466,299 US7061015B2 (en) 2001-11-12 2002-10-08 Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
US12/030,992 US7737445B2 (en) 2001-11-12 2008-02-14 Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010070043A KR100796756B1 (ko) 2001-11-12 2001-11-12 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030039112A KR20030039112A (ko) 2003-05-17
KR100796756B1 true KR100796756B1 (ko) 2008-01-22

Family

ID=19715896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010070043A KR100796756B1 (ko) 2001-11-12 2001-11-12 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7061015B2 (ko)
JP (1) JP4544860B2 (ko)
KR (1) KR100796756B1 (ko)
CN (1) CN100411193C (ko)
TW (1) TW544732B (ko)
WO (1) WO2003043094A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046925B1 (ko) * 2004-08-13 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
CN1313876C (zh) * 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
TWI313914B (en) * 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
JP4772395B2 (ja) * 2005-06-24 2011-09-14 三菱電機株式会社 電気光学表示装置およびその製造方法
KR20070004229A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 박막트랜지스터기판 및 이의 제조방법
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20070155180A1 (en) * 2006-01-05 2007-07-05 Chunghwa Picture Tubes, Ltd. Thin film etching method
KR20070092455A (ko) 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
US8330883B2 (en) * 2006-07-19 2012-12-11 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, display, television receiver
US20080032431A1 (en) * 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
KR101338802B1 (ko) * 2006-12-29 2013-12-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20100148928A1 (en) * 2008-12-15 2010-06-17 Mobile Payment Skins Llc Payment skin with contactless chip
KR101566428B1 (ko) * 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
US8299466B2 (en) * 2009-11-03 2012-10-30 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers
JP5185447B2 (ja) 2009-11-30 2013-04-17 シャープ株式会社 アクティブマトリクス基板、製造方法、及び表示装置
WO2011074336A1 (ja) * 2009-12-17 2011-06-23 シャープ株式会社 アクティブマトリクス基板、及び製造方法
TWI484641B (zh) 2011-03-03 2015-05-11 E Ink Holdings Inc 主動元件陣列基板
CN102651316B (zh) * 2011-05-09 2014-08-13 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN102655114B (zh) * 2011-08-26 2015-04-22 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
CN103869508B (zh) * 2012-12-13 2016-08-31 京东方科技集团股份有限公司 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置
US20150185574A1 (en) * 2013-12-30 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor liquid crystal display device and signal line therefor
CN103928399B (zh) * 2013-12-31 2017-11-03 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN104617110B (zh) * 2015-02-02 2017-10-03 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN104637806A (zh) * 2015-03-02 2015-05-20 京东方科技集团股份有限公司 一种刻蚀方法
CN105425492B (zh) * 2016-01-06 2018-12-11 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107422605B (zh) 2017-08-02 2020-05-05 京东方科技集团股份有限公司 正性光刻胶组合物、过孔的形成方法、显示基板及显示装置
CN109445209A (zh) * 2018-10-24 2019-03-08 昆山国显光电有限公司 显示面板和显示装置
JP6791283B2 (ja) 2019-02-15 2020-11-25 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
KR20220006686A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
EP4395490A1 (en) 2022-04-02 2024-07-03 Beijing Superstring Academy of Memory Technology Semiconductor memory device and manufacturing method and read/write method therefor, and electronic device and memory circuit
CN114709211B (zh) * 2022-04-02 2022-11-15 北京超弦存储器研究院 动态存储器及其制作、读写方法、电子设备、存储电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342871A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc Ｍｏｓ型半導体装置の製造方法
JPH03265168A (ja) * 1990-03-15 1991-11-26 Sony Corp 半導体メモリ
JPH11153808A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板の製造方法
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
KR20010016713A (ko) * 1999-08-02 2001-03-05 구본준 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156178B1 (ko) 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
JPH0797581B2 (ja) * 1988-07-18 1995-10-18 シャープ株式会社 半導体装置の製造方法
JP3599174B2 (ja) * 1991-12-13 2004-12-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JPH08107143A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 多層配線層の形成方法
JPH098131A (ja) * 1995-06-15 1997-01-10 Matsushita Electric Works Ltd 半導体装置の製造方法
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
JP2842405B2 (ja) * 1996-09-18 1999-01-06 日本電気株式会社 半導体装置の製造方法
JP3782194B2 (ja) 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
US6228747B1 (en) 1998-03-25 2001-05-08 Texas Instruments Incorporated Organic sidewall spacers used with resist
JP2000349152A (ja) * 1999-03-29 2000-12-15 Sony Corp 半導体装置の製造方法
US7889306B1 (en) * 1999-05-21 2011-02-15 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342871A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc Ｍｏｓ型半導体装置の製造方法
JPH03265168A (ja) * 1990-03-15 1991-11-26 Sony Corp 半導体メモリ
JPH11153808A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板の製造方法
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
KR20010016713A (ko) * 1999-08-02 2001-03-05 구본준 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
CN1491442A (zh) 2004-04-21
WO2003043094A1 (en) 2003-05-22
JP2005510064A (ja) 2005-04-14
CN100411193C (zh) 2008-08-13
JP4544860B2 (ja) 2010-09-15
US20040241987A1 (en) 2004-12-02
US7061015B2 (en) 2006-06-13
KR20030039112A (ko) 2003-05-17
TW544732B (en) 2003-08-01

Similar Documents

Publication Publication Date Title
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100853220B1 (ko) 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100796795B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
US7737445B2 (en) Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
KR20030058862A (ko) 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100940569B1 (ko) 박막 트랜지스터 기판
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878242B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20050028531A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100729764B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100853219B1 (ko) 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR100853207B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100864486B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030044217A (ko) 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
KR20050025781A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12