CN105425492B - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN105425492B CN105425492B CN201610007189.6A CN201610007189A CN105425492B CN 105425492 B CN105425492 B CN 105425492B CN 201610007189 A CN201610007189 A CN 201610007189A CN 105425492 B CN105425492 B CN 105425492B
- Authority
- CN
- China
- Prior art keywords
- lead
- via hole
- array substrate
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制备方法,属于阵列基板技术领域,其可解决现有阵列基板中引入区的数据线易引起暗线不良的问题。本发明的阵列基板分为显示区和引入区,并包括基底,基底上依次设有第一引线、第一绝缘层、第二引线、第二绝缘层,所述引入区中设有位于第一引线上方并贯穿第二绝缘层和第一绝缘层的第一过孔,以及位于第二引线上方并贯穿第二绝缘层的第二过孔;且所述阵列基板还包括:设于第二引线和第二绝缘层间、位于第二过孔处第二引线上的保护层,所述保护层由导电金属氧化物构成。
Description
技术领域
本发明属于阵列基板技术领域,具体涉及一种阵列基板及其制备方法。
背景技术
液晶显示装置等的阵列基板包括用于进行显示的显示区(AA区)和位于显示区外的引入区。显示区中的栅极线、数据线等引线的驱动信号均通过引入区引入。但在引入区中,数据线经常因为电化学腐蚀而发生断线,从而导致暗线不良等问题。
发明内容
本发明针对现有阵列基板中引入区的数据线易引起暗线不良的问题,提供一种可避免暗线不良的阵列基板及其制备方法。
解决本发明技术问题所采用的技术方案是一种阵列基板,分为显示区和引入区,并包括基底,基底上依次设有第一引线、第一绝缘层、第二引线、第二绝缘层,所述引入区中设有位于第一引线上方并贯穿第二绝缘层和第一绝缘层的第一过孔,以及位于第二引线上方并贯穿第二绝缘层的第二过孔;且所述阵列基板还包括:
设于第二引线和第二绝缘层间、位于第二过孔处第二引线上的保护层,所述保护层由导电金属氧化物构成。
本发明的阵列基板中,在第二过孔处设有位于第二引线和第二绝缘层间的导电金属氧化物保护层,在形成过孔的过程中,保护层可保护第二引线不受刻蚀,且保护层本身具有较强的抗腐蚀能力,故不会产生针孔(Pinhole),可消除暗线不良。
优选的是,所述导电金属氧化物为氧化铟锡。
进一步优选的是,所述阵列基板为液晶显示装置的阵列基板;所述显示区中还包括与所述保护层同步形成的像素电极或公共电极。
优选的是,所述阵列基板还包括设于所述第二绝缘层上方的引入线,其中,所述引入线一端用于连接驱动芯片,另一端通过第一过孔连接第一引线,或通过第二过孔连接第二引线上的保护层;所述引入线由与保护层相同的材料构成。
优选的是,所述第一引线为栅极线;所述第一绝缘层为栅绝缘层;所述第二引线为数据线;所述第二绝缘层为钝化层。
解决本发明技术问题所采用的技术方案是一种阵列基板,分为显示区和引入区,并包括基底,基底上依次设有第一引线、第一绝缘层、第二引线、第二绝缘层,所述阵列基板还包括与所述第一引线同层设置的第一辅助引线;且
所述引入区中设有分别位于第一引线和第一辅助引线上方并贯穿第二绝缘层和第一绝缘层的第一过孔;
在显示区中,所述第一辅助引线通过第一绝缘层中的连通过孔与第二引线相连。
本发明的阵列基板中,引入区的过孔均贯穿至同一层,由此其不存在引线被过度刻蚀的问题,可消除暗线不良。
优选的是,所述第一引线为栅极线;所述第一绝缘层为栅绝缘层;所述第二引线为数据线;所述第二绝缘层为钝化层。
解决本发明技术问题所采用的技术方案是一种阵列基板,分为显示区和引入区,并包括基底,基底上依次设有第一引线、第一绝缘层、第二引线、第二绝缘层,所述阵列基板还包括与所述第二引线同层设置的第二辅助引线;且
所述引入区中设有分别位于第二引线和第二辅助引线上方并贯穿第二绝缘层的第二过孔;
在显示区中,所述第二辅助引线通过第一绝缘层中的连通过孔与第一引线相连。
本发明的阵列基板中,引入区的过孔均贯穿至同一层,由此其不存在引线被过度刻蚀的问题,可消除暗线不良。
优选的是,所述第一引线为栅极线;所述第一绝缘层为栅绝缘层;所述第二引线为数据线;所述第二绝缘层为钝化层。
解决本发明技术问题所采用的技术方案是一种阵列基板制备方法,所述阵列基板分为显示区和引入区,所述阵列基板制备方法包括在基底上依次形成第一引线、第一绝缘层、第二引线、第二绝缘层的步骤;且还包括:
通过构图工艺,在引入区中形成贯穿第二绝缘层的过孔,所述过孔包括位于第二引线上方的第二过孔,以及位于第一引线上方的单层过孔;
通过构图工艺,在第一绝缘层中对应单层过孔的位置形成过孔,与所述单层过孔共同构成第一过孔。
本发明的阵列基板制备方法中,包括单独的刻蚀第一绝缘层的步骤,故在刻蚀第二绝缘层时只要能将其本身刻穿即可,而不必进行过度刻蚀,由此第二引线表面不会产生针孔,可消除暗线不良。
优选的是,所述第一引线为栅极线;所述第一绝缘层为栅绝缘层;所述第二引线为数据线;所述第二绝缘层为钝化层。
附图说明
图1为本发明的实施例的一种阵列基板上引线和过孔的分布示意图;
图2为本发明的实施例的一种阵列基板中第一过孔和第二过孔处的局部剖面结构对比示意图;
图3为本发明的实施例的另一种阵列基板上引线和过孔的分布示意图;
图4为本发明的实施例的另一种阵列基板中两种第一过孔处的局部剖面结构对比示意图;
图5为本发明的实施例的另一种阵列基板中连通过孔处的局部剖面结构示意图;
图6为本发明的实施例的另一种阵列基板上引线和过孔的分布示意图;
图7为本发明的实施例的另一种阵列基板中两种第二过孔处的局部剖面结构对比示意图;
图8为本发明的实施例的另一种阵列基板中连通过孔处的局部剖面结构示意图;
图9为本发明的实施例的一种阵列基板制备方法所制阵列基板上引线和过孔的分布示意图;
图10为本发明的实施例的一种阵列基板制备方法中在钝化层中形成过孔后第一过孔和第二过孔处的局部剖面结构对比示意图;
图11为本发明的实施例的一种阵列基板制备方法中在栅绝缘层中形成过孔后第一过孔和第二过孔处的局部剖面结构对比示意图;
图12为本发明的实施例的一种阵列基板制备方法所制阵列基板中第一过孔和第二过孔处的局部剖面结构对比示意图;
其中,附图标记为:11、栅极线;111、第一辅助引线;12、数据线;121、第二辅助引线;21、栅绝缘层;22、钝化层;31、第一过孔;32、第二过孔;38、连通过孔;39、单层过孔;5、保护层;7、引入线;9、基底;91、显示区;92、引入区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1:
如图1、图2所示,本实施例提供一种阵列基板,其分为显示区91和引入区92,并包括基底9,基底9上依次设有第一引线、第一绝缘层、第二引线、第二绝缘层。
在本实施例中,以第一引线为栅极线11、第一绝缘层为栅绝缘层21、第二引线为数据线12、第二绝缘层为钝化层22为例进行说明,但应当理解,其并不是对本发明的限定,其中的引线和绝缘层也可为其他不同的形式。
也就是说,如图1所示,本实施例的阵列基板包括用于进行显示的显示区91,以及设于显示区91周边的引入区92。在显示区91中,设有薄膜晶体管、栅极线11、数据线12、像素(液晶像素、有机发光二极管像素等)等用于进行显示的结构,而引入区92则用于将驱动芯片的驱动信号引入栅极线11、数据线12之中。
其中,引入区92中设有位于栅极线11上方并贯穿钝化层22和栅绝缘层21的第一过孔31,以及位于数据线12上方并贯穿钝化层22的第二过孔32;阵列基板还包括:设于数据线12和钝化层22间、位于第二过孔32处数据线12上的保护层5,保护层5由导电金属氧化物构成。
也就是说,如图2所示,在本实施例的阵列基板中,栅极线11和数据线12与现有技术类似,仍然是分别通过其上方的第一过孔31和第二过孔32与驱动芯片连接的。但与现有技术不同的是,在第二过孔32处的数据线12上,还设有由导电金属氧化物构成的保护层5,从层间关系上看,该保护层5是位于数据线12和钝化层22之间的。
由此,在刻蚀栅绝缘层21和钝化层22以形成第一过孔31和第二过孔32的过程中,当钝化层22被刻穿后,在第二过孔32处是保护层5接受较长时间的刻蚀,而非数据线12;由于导电金属氧化物材料抵抗刻蚀的能力较强,故其在刻蚀中不会被过度刻蚀,不会产生针孔,可起到保护数据线12的作用,从而消除暗线不良。
优选的,导电金属氧化物为氧化铟锡。更优选的,阵列基板为液晶显示装置的阵列基板;显示区91中还包括与保护层5同步形成的像素电极或公共电极。
也就是说,以上导电金属氧化物可为氧化铟锡(ITO),这是本领域最常用的导电金属氧化物。更进一步的,当阵列基板为液晶显示装置的阵列基板(以ADS模式的阵列基板为例),则其显示区91中还包括由氧化铟锡构成的像素电极和公共电极,而在像素电极和公共电极之中,必然有一个设于数据线12所在层和钝化层22之间,即与保护层5同层设置,故在制备该电极的构图工艺中,正好可将其与保护层5也一同形成,从而简化工艺。
以上方式特别适用于对现有阵列基板的改造,因为其不需要对阵列基板的整体结构和制备工艺进行改变,而只要改变形成像素电极或公共电极步骤所用的掩膜版的图案即可。
优选的,阵列基板还包括设于钝化层22上方的引入线7,其中,引入线7一端用于连接驱动芯片,另一端通过第一过孔31连接栅极线11,或通过第二过孔32连接数据线12上的保护层5;引入线7由与保护层5相同的材料构成。
也就是说,如图2所示,以上栅极线11和数据线12还可通过由导电金属氧化物(如氧化铟锡)构成的引入线7与驱动芯片相连,而此时对应数据线12的引入线7不是直接与数据线12接触,而是在第二过孔32处与数据线12上方的保护层5连接。
其中,之所以要设置引入线7,是因为若栅极线11和数据线12直接与驱动芯片接触,则其必然要在接触位置产生暴露表面,但由金属构成的栅极线11和数据线12若暴露则容易被腐蚀,故优选用导电金属氧化物将其覆盖,并用导电金属氧化物作为引入线7。
由于引入线7很薄且是在过孔之后形成的,故若根据现有方案数据线12在刻蚀过程中产生了针孔,则引入线7并不足以将针孔修复,即引入线7并不能向保护层5一样起到消除暗线不良的作用。当然,根据本实施例的方案,若保护层5在刻蚀过程中发生了微小损伤,则其可被引入线7再次覆盖并修复,从而对数据线12起到更好的保护作用。
当然,也可像素电极和公共电极中的另一个(即位于钝化层22之上的那个电极)同步形成,由于其是已知的工艺,故在此不再详细描述。
当然,虽然本实施例中以ADS模式的阵列基板为例进行说明,但应当理解,其并不是对本发明的限定。本发明也可用于其他类型的液晶显示装置的阵列基板,或有机发光二极管(OLED)显示装置等其他显示装置的阵列基板。
实施例2:
如图3至图5所示,本实施例提供一种阵列基板,其分为显示区91和引入区92,并包括基底9,基底9上依次设有第一引线、第一绝缘层、第二引线、第二绝缘层(当然还可有引入线7等)。
在本实施例中,以第一引线为栅极线11、第一绝缘层为栅绝缘层21、第二引线为数据线12、第二绝缘层为钝化层22为例进行说明,但应当理解,其并不是对本发明的限定,其中的引线和绝缘层也可为其他不同的形式。
也就是说,如图3所示,本实施例的阵列基板包括用于进行显示的显示区91,以及设于显示区91周边的引入区92。在显示区91中,设有薄膜晶体管、栅极线11、数据线12、像素(液晶像素、有机发光二极管像素等)等用于进行显示的结构,而引入区92则用于将驱动芯片的驱动信号引入栅极线11、数据线12之中。具体的,该阵列基板可为液晶显示装置的ADS模式的阵列基板。
其中,阵列基板还包括与栅极线11同层的第一辅助引线111;且引入区92中设有分别位于栅极线11和第一辅助引线111上方并贯穿栅绝缘层21和钝化层22的第一过孔31;在显示区91中,第一辅助引线111通过栅绝缘层21中的连通过孔38与数据线12相连。
也就是说,与现有技术不同,本实施例的阵列基板并不是在引入区92中将驱动信号分别引入栅极线11和数据线12,而是如图3、图4所示,引入区92中的过孔全部是贯穿至栅极线11所在层的第一过孔31。其中,部分第一过孔31直接连通至栅极线11并用于向其中引入驱动信号,而其他的第一过孔31则连通至第一辅助引线111,该第一辅助引线111与第一栅极线11同层设置(或者说同步形成),因此其所在层与数据线12所在层之间是被栅绝缘层21隔开的;这样,如图5所示,当第一辅助引线111进入显示区91后,可再通过栅绝缘层21中的连通过孔38与相应的数据线12相连,从而最终将驱动信号引入数据线12中。
本实施例的阵列基板中,在引入区92中所有过孔均是通到同一层的,故其只要按所需时间进行刻蚀即可,而不会因刻蚀时间过长而损坏数据线12,从而避免了暗线不良。
当然,根据本实施例的方式,必须流出足够的布线空间用于设置第一辅助引线111,因此其比较适用于新设计的具有足够布线空间的产品中。
当然,虽然本实施例中以ADS模式的阵列基板为例进行说明,但应当理解,其并不是对本发明的限定。本发明也可用于其他类型的液晶显示装置的阵列基板,或有机发光二极管(OLED)显示装置等其他显示装置的阵列基板。
实施例3:
如图6至图8所示,本实施例提供一种阵列基板,其分为显示区91和引入区92,并包括基底9,基底9上依次设有第一引线、第一绝缘层、第二引线、第二绝缘层(当然还可有引入线7等)。
在本实施例中,以第一引线为栅极线11、第一绝缘层为栅绝缘层21、第二引线为数据线12、第二绝缘层为钝化层22为例进行说明,但应当理解,其并不是对本发明的限定,其中的引线和绝缘层也可为其他不同的形式。
也就是说,如图6所示,本实施例的阵列基板包括用于进行显示的显示区91,以及设于显示区91周边的引入区92。在显示区91中,设有薄膜晶体管、栅极线11、数据线12、像素(液晶像素、有机发光二极管像素等)等用于进行显示的结构,而引入区92则用于将驱动芯片的驱动信号引入栅极线11、数据线12之中。具体的,该阵列基板可为液晶显示装置的ADS模式的阵列基板。
其中,阵列基板还包括与数据线12同层的第二辅助引线121;且引入区92中设有分别位于数据线12和第二辅助引线121上方并贯穿钝化层21的第二过孔32;在显示区91中,第二辅助引线121通过栅绝缘层21中的连通过孔38与栅极线11相连。
也就是说,与实施例2相似,本实施例中的阵列基板中,显示区91中的过孔也是都连接到同一层的;而其区别在于,这些过孔都是贯穿栅钝化层22的第二过孔32。其中,部分第二过孔32连通至数据线12,而其他的第二过孔32则连通至与数据线12同层的第二辅助引线121,当第二辅助引线121进入显示区91后,其再通过栅绝缘层21中的连通过孔38与相应的栅极线11相连,从而最终将驱动信号引入栅极线11中。
本实施例的阵列基板中,在引入区92中所有过孔均是通到同一层的,故其只要按所需时间进行刻蚀即可,而不会因刻蚀时间过长而损坏数据线12,从而避免了暗线不良。
当然,根据本实施例的方式,必须流出足够的布线空间用于设置第二辅助引线121,因此其比较适用于新设计的具有足够布线空间的产品中。
当然,虽然本实施例中以ADS模式的阵列基板为例进行说明,但应当理解,其并不是对本发明的限定。本发明也可用于其他类型的液晶显示装置的阵列基板,或有机发光二极管(OLED)显示装置等其他显示装置的阵列基板。
实施例4:
如图9至图12所示,本实施例提供一种阵列基板制备方法,阵列基板分为显示区91和引入区92;阵列基板制备方法包括在基底9上依次形成第一引线、第一绝缘层、第二引线、第二绝缘层的步骤。
在本实施例中,以第一引线为栅极线11、第一绝缘层为栅绝缘层21、第二引线为数据线12、第二绝缘层为钝化层22为例进行说明,但应当理解,其并不是对本发明的限定,其中的引线和绝缘层也可为其他不同的形式。
可见,本实施例的阵列基板制备方法中,包括形成栅极线11、数据线12、栅绝缘层21、钝化层22等常规结构的步骤;且其还包括:
通过构图工艺,在引入区92中形成贯穿钝化层22的过孔,这些过孔包括位于数据线12上方的第二过孔32,以及位于栅极线11上方的单层过孔39;
通过构图工艺,在单层过孔39下方的钝化层22中形成过孔,与单层39过孔共同构成第一过孔31。
也就是说,与现有技术不同,本实施例的阵列基板在制备过程中,栅绝缘层21和钝化层22中的过孔不是同步形成的,而是新增了对单独栅绝缘层21进行刻蚀以在其中形成过孔的步骤,从而对钝化层22进行刻蚀时只要将钝化层22刻穿即可,而不用过度刻蚀;而在对栅绝缘层21进行刻蚀时,数据线12上有光刻胶保护或者数据线12此时还未形成,故也不会损伤数据线12而产生针孔,可消除暗线不良
具体的,下面提供一种详细的阵列基板制备方法,其包括:
S01、通过构图工艺在基底9上形成栅极线11,其中栅极线11延伸至引入区92中。
S02、在完成前述步骤的基底9上,形成栅绝缘层21。
S03、在完成前述步骤的基底9上,通过构图工艺形成有源区。
S04、在完成前述步骤的基底9上,通过构图工艺形成源极、漏极、数据线12、其中数据线12延伸至引入区92中。
S05、在完成前述步骤的基底9上,通过构图工艺形成与漏极相连的像素电极。
S06、在完成前述步骤的基底9上,形成钝化层22。
S07、在完成前述步骤的基底9上,通过构图工艺在引入区92中形成贯穿钝化层22的过孔,这些过孔包括位于数据线12上方的第二过孔32,以及位于栅极线11上方的单层过孔39,得到如图10所示的结构。
S08、在完成前述步骤的基底9上,通过构图工艺,在栅绝缘层21中对应单层过孔39的位置继续形成过孔,从而与单层过孔39连通,共同形成位于栅极线11上方并贯穿栅绝缘层21和钝化层22的第一过孔31,得到如图11所示的结构。
S09、在完成前述步骤的基底9上,通过构图工艺形成公共电极和引入线7,得到如图12所示的结构,阵列基板制备完成。
可见,以上工艺中增加了一次单独针对栅绝缘层21的刻蚀工艺,也就是将常规的6Mask工艺变成了7Mask工艺,从而避免了引入区92中数据线12受损而引发暗线不良的问题。由于本实施例的阵列基板制备方法中新增了一个步骤,故其既可用于新产品,也可用于改造已有产品。
当然,以上方法并不是对本发明的限定,本领域技术人员还可对其进行许多变化。例如,其中制备像素电极和公共电极的步骤可以互换;再如,在形成栅绝缘层21之后,可立即在其中形成过孔(即步骤S08可提前至步骤S02和S03之间),而此后再于钝化层22中形成与其连通的单层过孔39。
当然,虽然本实施例中以制备ADS模式的阵列基板为例进行说明,但应当理解,其并不是对本发明的限定。本发明也可用于制备其他类型的液晶显示装置的阵列基板,或有机发光二极管(OLED)显示装置等其他显示装置的阵列基板。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (2)
1.一种阵列基板制备方法,所述阵列基板分为显示区和引入区,其特征在于,所述阵列基板制备方法包括在基底上依次形成第一引线、第一绝缘层、第二引线、第二绝缘层的步骤;且还包括:
通过构图工艺,在引入区中形成贯穿第二绝缘层的过孔,所述过孔包括位于第二引线上方的第二过孔,以及位于第一引线上方的单层过孔;
通过构图工艺,在第一绝缘层中对应单层过孔的位置形成过孔,与所述单层过孔共同构成第一过孔。
2.根据权利要求1所述的阵列基板制备方法,其特征在于,
所述第一引线为栅极线;
所述第一绝缘层为栅绝缘层;
所述第二引线为数据线;
所述第二绝缘层为钝化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610007189.6A CN105425492B (zh) | 2016-01-06 | 2016-01-06 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610007189.6A CN105425492B (zh) | 2016-01-06 | 2016-01-06 | 阵列基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105425492A CN105425492A (zh) | 2016-03-23 |
CN105425492B true CN105425492B (zh) | 2018-12-11 |
Family
ID=55503797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610007189.6A Active CN105425492B (zh) | 2016-01-06 | 2016-01-06 | 阵列基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105425492B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783889B (zh) * | 2017-01-13 | 2020-01-07 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN107179644B (zh) * | 2017-05-19 | 2021-11-09 | 京东方科技集团股份有限公司 | 一种显示基板、其制作方法及显示装置 |
CN109920829A (zh) * | 2019-03-21 | 2019-06-21 | 深圳市华星光电半导体显示技术有限公司 | Oled背板及其制作方法 |
CN111403423B (zh) * | 2020-03-27 | 2023-04-14 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1491442A (zh) * | 2001-11-12 | 2004-04-21 | 三星电子株式会社 | 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板 |
CN101221330A (zh) * | 2006-11-22 | 2008-07-16 | 卡西欧计算机株式会社 | 液晶显示装置 |
CN101344695A (zh) * | 2007-07-10 | 2009-01-14 | 三菱电机株式会社 | 显示面板及其制造方法 |
CN102466934A (zh) * | 2010-11-03 | 2012-05-23 | 乐金显示有限公司 | 高透光率面内切换模式液晶显示设备及其制造方法 |
CN102651316A (zh) * | 2011-05-09 | 2012-08-29 | 京东方科技集团股份有限公司 | 过孔的刻蚀方法、阵列基板、液晶面板及显示设备 |
CN104218042A (zh) * | 2014-09-02 | 2014-12-17 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN104952883A (zh) * | 2015-05-11 | 2015-09-30 | 京东方科技集团股份有限公司 | 柔性阵列基板、显示面板、键盘组件和电子设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720445B1 (ko) * | 2002-08-23 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 콘택 배선 및 그 형성방법 |
US7768618B2 (en) * | 2005-12-26 | 2010-08-03 | Lg Display Co., Ltd. | Liquid crystal display device and fabrication method thereof |
-
2016
- 2016-01-06 CN CN201610007189.6A patent/CN105425492B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1491442A (zh) * | 2001-11-12 | 2004-04-21 | 三星电子株式会社 | 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板 |
CN101221330A (zh) * | 2006-11-22 | 2008-07-16 | 卡西欧计算机株式会社 | 液晶显示装置 |
CN101344695A (zh) * | 2007-07-10 | 2009-01-14 | 三菱电机株式会社 | 显示面板及其制造方法 |
CN102466934A (zh) * | 2010-11-03 | 2012-05-23 | 乐金显示有限公司 | 高透光率面内切换模式液晶显示设备及其制造方法 |
CN102651316A (zh) * | 2011-05-09 | 2012-08-29 | 京东方科技集团股份有限公司 | 过孔的刻蚀方法、阵列基板、液晶面板及显示设备 |
CN104218042A (zh) * | 2014-09-02 | 2014-12-17 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN104952883A (zh) * | 2015-05-11 | 2015-09-30 | 京东方科技集团股份有限公司 | 柔性阵列基板、显示面板、键盘组件和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN105425492A (zh) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10043912B2 (en) | Array substrate and the manufacturing methods thereof | |
CN105047671B (zh) | 用于显示装置的阵列基板及其制造方法 | |
US10573595B2 (en) | Array substrate, fabricating method thereof, and display device | |
CN105425492B (zh) | 阵列基板及其制备方法 | |
CN103454819B (zh) | 用于液晶显示器的阵列基板及其制造方法 | |
US9448445B2 (en) | Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
EP3088951B1 (en) | Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus | |
US9490271B2 (en) | Array substrate having jump wire connecting first and second wirings | |
US20110309380A1 (en) | Mother substrate, array substrate and method for manufacturing the same | |
CN104966721B (zh) | 一种阵列基板及其制备方法、显示面板和显示装置 | |
US9502575B2 (en) | Oxide thin film transistor array substrate having transparent connection structure connecting source electrode and data line of oxide TFT and display panel including the same | |
US10644037B2 (en) | Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same | |
US10978493B2 (en) | Display substrate and manufacturing method thereof, and display device | |
CN103000693B (zh) | 薄膜晶体管、显示器件及其制造方法、显示装置 | |
CN103904087A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
JP2015525369A (ja) | Tftアレイ基板及びその製造方法、表示装置 | |
KR102106006B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN103489874A (zh) | 阵列基板及其制备方法、显示装置 | |
US9799688B2 (en) | Array substrate with uniform charge distribution, method for manufacturing the same and display device | |
CN105977267A (zh) | 阵列基板及其制作方法、显示装置 | |
US20140077301A1 (en) | Thin film transistor array substrate, manufacturing method thereof and display device | |
CN105870136A (zh) | 一种阵列基板及其制作方法、显示装置 | |
US10109653B2 (en) | Array substrate, manufacturing method thereof and display device | |
CN104979217A (zh) | 阵列基板及其制作方法以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |