CN109920829A - Oled背板及其制作方法 - Google Patents

Oled背板及其制作方法 Download PDF

Info

Publication number
CN109920829A
CN109920829A CN201910219441.3A CN201910219441A CN109920829A CN 109920829 A CN109920829 A CN 109920829A CN 201910219441 A CN201910219441 A CN 201910219441A CN 109920829 A CN109920829 A CN 109920829A
Authority
CN
China
Prior art keywords
layer
public electrode
electrode wire
insulating layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910219441.3A
Other languages
English (en)
Inventor
李星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910219441.3A priority Critical patent/CN109920829A/zh
Priority to PCT/CN2019/081344 priority patent/WO2020186560A1/zh
Publication of CN109920829A publication Critical patent/CN109920829A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/82Interconnections, e.g. terminals

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种OLED背板及其制作方法。所述OLED背板包括依次层叠的衬底基板、第一金属层、第一绝缘层、半导体层、第二绝缘层及第二金属层;所述第一金属层包括多条平行间隔排列的第一公共电极线,第二金属层包括多条平行间隔排列的第二公共电极线,所述第一公共电极线与第二公共电极线交叉;在每一条第一公共电极线与第二公共电极线交叉的位置形成有贯穿所述第一绝缘层和第二绝缘层的过孔,每一条第二公共电极线均通过所述过孔与各条第一公共电极线电性连接,通过在第二金属层形成第二公共电极线,能够降低过孔需要穿越的绝缘层的厚度,减少过孔制作时产生的副产物,提升公共电极线的连接稳定性,改善产品良率的同时降低产品开发成本。

Description

OLED背板及其制作方法
技术领域
本发明涉及显示技术领域,尤其涉及一种OLED背板及其制作方法。
背景技术
有机发光二极管显示器件(Organic Light Emitting Display,OLED)由于同时具备自发光,不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异特性,被认为是下一代平面显示器的新兴应用技术。
在OLED显示技术领域,目前业内主流多以氧化铟镓锌(IGZO,Indium GalliumZinc Oxide)技术作为其背板制作技术的首选。相比传统非晶硅(a-Si,amorphousSilicon),IGZO的常温迁移率要高40~60倍,更有利与提升显示器开口率,也更加适合搭载分辨率要求高、响应速度快的OLED技术。与常规的非晶硅通过电子迁移(e-)实现器件开关不同,IGZO是一种P型参杂的金属氧化物半导体,主要通过空穴(e+)迁移来完成薄膜晶体管(Thin film transistor,TFT)的充放电。因其独特的半导体特性要求,故与IGZO接触的绝缘层一般都只能选用氧富集的氧化硅(SiOx)而不是氢富集的氮化硅(SiNx)。常规来讲,SiOx介电系数较SiNx明显较小,为改善上下层金属静电击伤问题,SiOx膜层的厚度会选择会在正常SiNx基础上增加;随之而来,SiOx蚀刻时间过长产生副产物的风险被放大,最终导致转接孔接触阻抗异常偏大,甚至出现无法导通的问题,带来产品良率损失和信赖性风险。而通过制程调试改善副产物导致的阻抗异常,需要评估新的蚀刻气体、逐步进行工艺参数调试、制程控制、良率监控和信赖性评价,占用企业大量生产资源,开发成本很高。
如图1所示,现有技术所采用的OLED背板一般包括制作于第一金属层上的多条平行间隔排列的第一公共电极线101以及制作于透明金属层上的多条平行间隔排列的第二公共电极线102,所述多条第一公共电极线101与多条第二公共电极线102交叉形成网格状,且每一条第二公共电极线102与第一公共电极线103交叉的区域均形成有一过孔103,使得每一条第二公共电极线102能够通过过孔103与第一公共电极线103电性连接,如图1所示,在第一金属层与透明金属层之间具有栅极绝缘层201、层间绝缘层202及钝化层203三个绝缘层,所述过孔103需要穿越该三个绝缘层才能实现第二公共电极线102与第一公共电极线103的电性连接,此时,制作所述过孔103所需的蚀刻时长较长,产生的副产物很多,尤其是采用IGZO技术时的副产物更多,该副产物会导致第二公共电极线102与第一公共电极线103之间的连接失效,进而导致显示不良。
发明内容
本发明的目的在于提供一种OLED背板,能够提升公共电极线的连接稳定性,改善产品良率的同时降低产品开发成本。
本发明的目的还在于提供一种OLED背板的制作方法,能够提升公共电极线的连接稳定性,改善产品良率的同时降低产品开发成本。
为实现上述目的,本发明提供了一种OLED背板,包括衬底基板、设于所述衬底基板上的第一金属层、设于所述第一金属层上的第一绝缘层、设于所述第一绝缘层上的半导体层、设于所述第一绝缘层及半导体层上的第二绝缘层及设于所述第二绝缘层上的第二金属层;
所述第一金属层包括多条平行间隔排列的第一公共电极线,所述第二金属层包括多条平行间隔排列的第二公共电极线,所述第一公共电极线与所述第二公共电极线交叉;
在每一条第一公共电极线与所述第二公共电极线交叉的位置形成有贯穿所述第一绝缘层和第二绝缘层的过孔,每一条第二公共电极线均通过所述过孔与各条第一公共电极线电性连接。
所述半导体层的材料为IGZO,所述第一绝缘层及第二绝缘层的材料均为氧化硅。
所述第一金属层还包括多条平行间隔排列的栅极线,所述栅极线与所述第一公共电极线平行间隔,所述第二金属层还包括多条平行间隔排列的源极线,所述源极线与所述第二公共电极线平行间隔。
所述OLED背板还包括设于所述第二金属层上的钝化层及设于所述钝化层上的OLED层。
本发明还提供一种OLED背板的制作方法,包括如下步骤:
步骤S1、提供一衬底基板,在所述衬底基板上形成第一金属层,所述第一金属层包括多条平行间隔排列的第一公共电极线;
步骤S2、在所述第一金属层上形成第一绝缘层,在所述第一绝缘层上形成半导体层;
步骤S3、在所述第一绝缘层及半导体层上形成第二绝缘层;
步骤S4、对所述第二绝缘层及第一绝缘层进行图案化,形成穿越所述第二绝缘层及第一绝缘层且间隔排列的多个过孔;
步骤S5、在所述第二绝缘层上形成第二金属层,所述第二金属层包括多条平行间隔排列的第二公共电极线;
所述第一公共电极线与所述第二公共电极线交叉,所述多个过孔分别位于每一条第一公共电极线与所述第二公共电极线交叉的位置,每一条第二公共电极线均通过所述过孔与各条第一公共电极线电性连接。
所述半导体层的材料为IGZO,所述第一绝缘层及第二绝缘层的材料均为氧化硅。
所述步骤S4具体包括:
步骤S41、在所述第二绝缘层上形成一层光阻薄膜;
步骤S42、通过一道光罩对所述光阻薄膜进行曝光和显影,得到光阻层;
步骤S43、所述光阻层为遮挡对所述第二绝缘层及第一绝缘层进行蚀刻,形成多个间隔排列的过孔;
步骤S44、去除所述光阻层。
所述光阻层为正性光阻,所述蚀刻为干蚀刻。
所述步骤S1中第一金属层还包括多条平行间隔排列的栅极线,所述栅极线与所述第一公共电极线平行间隔,所述步骤S5中所述第二金属层还包括多条平行间隔排列的源极线,所述源极线与所述第二公共电极线平行间隔。
所述OLED背板的制作方法还包括步骤S6、在所述第二金属层上形成钝化层及在所述钝化层上形成OLED层。
本发明的有益效果:本发明提供一种OLED背板,包括衬底基板、设于所述衬底基板上的第一金属层、设于所述第一金属层上的第一绝缘层、设于所述第一绝缘层上的半导体层、设于所述第一绝缘层及半导体层上的第二绝缘层及设于所述第二绝缘层上的第二金属层;所述第一金属层包括多条平行间隔排列的第一公共电极线,所述第二金属层包括多条平行间隔排列的第二公共电极线,所述第一公共电极线与所述第二公共电极线;在每一条第一公共电极线与所述第二公共电极线交叉的位置形成有贯穿所述第一绝缘层和第二绝缘层的过孔,每一条第二公共电极线均通过所述过孔与各条第一公共电极线电性连接,通过在第二金属层形成第二公共电极线,能够降低过孔需要穿越的绝缘层的厚度,减少过孔制作时产生的副产物,提升公共电极线的连接稳定性,改善产品良率的同时降低产品开发成本。本发明还提供一种OLED背板的制作方法,能够提升公共电极线的连接稳定性,改善产品良率的同时降低产品开发成本。
附图说明
为了能更进一步了解本发明的特征以及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本发明加以限制。
附图中,
图1为现有的OLED背板的结构示意图;
图2为本发明的OLED背板的膜层分布示意图;
图3为本发明的OLED背板的走线分布图;
图4为图3中A-A处的剖面图;
图5为本发明的OLED背板的制作方法的流程图;
图6为本发明的OLED背板的制作方法的步骤S4的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2至图4,本发明提供一种OLED背板,包括衬底基板1、设于所述衬底基板1上的第一金属层2、设于所述第一金属层2上的第一绝缘层3、设于所述第一绝缘层3上的半导体层4、设于所述第一绝缘层3及半导体层4上的第二绝缘层5及设于所述第二绝缘层5上的第二金属层6;
所述第一金属层2包括多条平行间隔排列的第一公共电极线21,所述第二金属层6包括多条平行间隔排列的第二公共电极线61,所述第一公共电极线21与所述第二公共电极线61交叉;
在每一条第一公共电极线21与所述第二公共电极线61交叉的位置形成有贯穿所述第一绝缘层3和第二绝缘层5的过孔7,每一条第二公共电极线61均通过所述过孔7与各条第一公共电极线21电性连接。
具体地,所述半导体层4的材料为IGZO,所述第一绝缘层3及第二绝缘层5的材料均为氧化硅。
进一步地,所述第一绝缘层3及第二绝缘层5的材料还可以进一步包括氮化硅等其他材料,但需要保证第一绝缘层3及第二绝缘层5与半导体层4接触的表面材料为氧化硅,以满足IGZO的半导体特性。
具体地,所述第一金属层2还包括多条平行间隔排列的栅极线22,所述栅极线22与所述第一公共电极线21平行间隔,所述第二金属层6还包括多条平行间隔排列的源极线62,所述源极线62与所述第二公共电极线61平行间隔。
进一步地,所述第一金属层2中的还包括与所述栅极线22电性连接的栅极,所述第二金属层2还包括与所述源极线62电性连接的源极及与所述源极间隔的漏极,所述源极和漏极与所述半导体层4的两端接触。
具体地,所述OLED背板还包括设于所述第二金属层6上的钝化层8及设于所述钝化层8上的OLED层9。
进一步地,所述OLED层9包括设于所述钝化层8上的阳极,设于所述阳极及钝化层8上的像素定义层、设于所述阳极上的发光层及设于所述发光层及像素定义层上的阴极,所述像素定义层对应所述阳极的位置形成有像素定义槽,所述像素定义槽暴露出所述阳极的一部分,所述发光层形成于所述像素定义槽内。
需要说明的是,本发明通过在第二金属层2中制作第二公共电极线61,能够过孔7所需要穿越的绝缘层的厚度,也即本发明的中的过孔7仅需要穿越第一绝缘层3及第二绝缘层5,无需再穿越钝化层8,从而能够减少过孔7在制作过程中产生的副产物,防止因副产物过多导致的第二公共电极线61与第一公共电极线21之间的连接不良,保证显示面板的品质,使得企业无需再开发新的蚀刻方案,减少企业开发成本。
请参阅图5,本发明还提供一种OLED背板的制作方法,包括如下步骤:
步骤S1、提供一衬底基板1,在所述衬底基板1上形成第一金属层2,所述第一金属层2包括多条平行间隔排列的第一公共电极线21。
具体地,具体地,所述第一金属层2还包括多条平行间隔排列的栅极线22所述栅极线22与所述第一公共电极线21平行间隔。
进一步地,述第一金属层2中的还包括与所述栅极线22电性连接的栅极。
步骤S2、在所述第一金属层2上形成第一绝缘层3,在所述第一绝缘层3上形成半导体层4。
具体地,所述半导体层4的材料为IGZO,所述第一绝缘层3的材料均为氧化硅。
进一步地,所述第一绝缘层3的材料还可以进一步包括氮化硅等其他材料,但需要保证第一绝缘层3与半导体层4接触的表面材料为氧化硅,以满足IGZO的半导体特性。
步骤S3、在所述第一绝缘层3及半导体层4上形成第二绝缘层5。
具体地,所述第二绝缘层5的材料均为氧化硅。
进一步地,所述第二绝缘层5的材料还可以进一步包括氮化硅等其他材料,但需要保证第二绝缘层5与半导体层4接触的表面材料为氧化硅,以满足IGZO的半导体特性。
步骤S4、对所述第二绝缘层5及第一绝缘层3进行图案化,穿越所述第二绝缘层5及第一绝缘层3且间隔排列的多个过孔7。
具体地,如图6所示,所述步骤S4具体包括:具体地,所述步骤S4具体包括:
步骤S41、在所述第二绝缘层5上形成一层光阻薄膜;
步骤S42、通过一道光罩对所述光阻薄膜进行曝光和显影,得到光阻层51;
步骤S43、所述光阻层51为遮挡对所述第二绝缘层5及第一绝缘层3进行蚀刻,形成多个间隔排列的过孔7;
步骤S44、去除所述光阻层51。
具体地,所述光阻层51为正性光阻,所述蚀刻为干蚀刻。
步骤S5、在所述第二绝缘层5上形成第二金属层6,所述第二金属层6包括多条平行间隔排列的第二公共电极线61;
其中,所述第一公共电极线21与所述第二公共电极线61交叉,所述多个过孔7分别位于每一条第一公共电极线21与所述第二公共电极线61交叉的位置,每一条第二公共电极线61均通过所述过孔7与各条第一公共电极线21电性连接。
具体地,所述第二金属层6还包括多条平行间隔排列的源极线62,所述源极线62与所述第二公共电极线61平行间隔。
进一步地,所所述第二金属层2还包括与所述源极线62电性连接的源极及与所述源极间隔的漏极,所述源极和漏极与所述半导体层4的两端接触。
步骤S6、在所述第二金属层6上形成钝化层8及在所述钝化层8上形成OLED层9。
具体地,所述OLED层9包括设于所述钝化层8上的阳极,设于所述阳极及钝化层8上的像素定义层、设于所述阳极上的发光层及设于所述发光层及像素定义层上的阴极,所述像素定义层对应所述阳极的位置形成有像素定义槽,所述像素定义槽暴露出所述阳极的一部分,所述发光层形成于所述像素定义槽内。
需要说明的是,本发明通过在第二金属层2中制作第二公共电极线61,能够过孔7所需要穿越的绝缘层的厚度,也即本发明的中的过孔7仅需要穿越第一绝缘层3及第二绝缘层5,无需再穿越钝化层8,从而能够减少过孔7在制作过程中产生的副产物,尤其是IGZO技术中,因干蚀刻(Dry)时硫(S)与正性光阻反应凝结产生的副产物,防止因副产物过多导致的第二公共电极线61与第一公共电极线21之间的连接不良,保证显示面板的品质,使得企业无需再开发新的蚀刻方案,减少企业开发成本。
综上所述,本发明提供一种OLED背板,包括衬底基板、设于所述衬底基板上的第一金属层、设于所述第一金属层上的第一绝缘层、设于所述第一绝缘层上的半导体层、设于所述第一绝缘层及半导体层上的第二绝缘层及设于所述第二绝缘层上的第二金属层;所述第一金属层包括多条平行间隔排列的第一公共电极线,所述第二金属层包括多条平行间隔排列的第二公共电极线,所述第一公共电极线与所述第二公共电极线;在每一条第一公共电极线与所述第二公共电极线交叉的位置形成有贯穿所述第一绝缘层和第二绝缘层的过孔,每一条第二公共电极线均通过所述过孔与各条第一公共电极线电性连接,通过在第二金属层形成第二公共电极线,能够降低过孔需要穿越的绝缘层的厚度,减少过孔制作时产生的副产物,提升公共电极线的连接稳定性,改善产品良率的同时降低产品开发成本。本发明还提供一种OLED背板的制作方法,能够提升公共电极线的连接稳定性,改善产品良率的同时降低产品开发成本。
以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种OLED背板,其特征在于,包括衬底基板(1)、设于所述衬底基板(1)上的第一金属层(2)、设于所述第一金属层(2)上的第一绝缘层(3)、设于所述第一绝缘层(3)上的半导体层(4)、设于所述第一绝缘层(3)及半导体层(4)上的第二绝缘层(5)及设于所述第二绝缘层(5)上的第二金属层(6);
所述第一金属层(2)包括多条平行间隔排列的第一公共电极线(21),所述第二金属层(6)包括多条平行间隔排列的第二公共电极线(61),所述第一公共电极线(21)与所述第二公共电极线(61)交叉;
在每一条第一公共电极线(21)与所述第二公共电极线(61)交叉的位置形成有贯穿所述第一绝缘层(3)和第二绝缘层(5)的过孔(7),每一条第二公共电极线(61)均通过所述过孔(7)与各条第一公共电极线(21)电性连接。
2.如权利要求1所述的OLED背板,其特征在于,所述半导体层(4)的材料为IGZO,所述第一绝缘层(3)及第二绝缘层(5)的材料均为氧化硅。
3.如权利要求1所述的OLED背板,其特征在于,所述第一金属层(2)还包括多条平行间隔排列的栅极线(22),所述栅极线(22)与所述第一公共电极线(21)平行间隔,所述第二金属层(6)还包括多条平行间隔排列的源极线(62),所述源极线(62)与所述第二公共电极线(61)平行间隔。
4.如权利要求1所述的OLED背板,其特征在于,还包括设于所述第二金属层(6)上的钝化层(8)及设于所述钝化层(8)上的OLED层(9)。
5.一种OLED背板的制作方法,其特征在于,包括如下步骤:
步骤S1、提供一衬底基板(1),在所述衬底基板(1)上形成第一金属层(2),所述第一金属层(2)包括多条平行间隔排列的第一公共电极线(21);
步骤S2、在所述第一金属层(2)上形成第一绝缘层(3),在所述第一绝缘层(3)上形成半导体层(4);
步骤S3、在所述第一绝缘层(3)及半导体层(4)上形成第二绝缘层(5);
步骤S4、对所述第二绝缘层(5)及第一绝缘层(3)进行图案化,形成穿越所述第二绝缘层(5)及第一绝缘层(3)且间隔排列的多个过孔(7);
步骤S5、在所述第二绝缘层(5)上形成第二金属层(6),所述第二金属层(6)包括多条平行间隔排列的第二公共电极线(61);
所述第一公共电极线(21)与所述第二公共电极线(61)交叉,所述多个过孔(7)分别位于每一条第一公共电极线(21)与所述第二公共电极线(61)交叉的位置,每一条第二公共电极线(61)均通过所述过孔(7)与各条第一公共电极线(21)电性连接。
6.如权利要求5所述的OLED背板的制作方法,其特征在于,所述半导体层(4)的材料为IGZO,所述第一绝缘层(3)及第二绝缘层(5)的材料均为氧化硅。
7.如权利要求5所述的OLED背板的制作方法,其特征在于,所述步骤S4具体包括:
步骤S41、在所述第二绝缘层(5)上形成一层光阻薄膜;
步骤S42、通过一道光罩对所述光阻薄膜进行曝光和显影,得到光阻层(51);
步骤S43、所述光阻层(51)为遮挡对所述第二绝缘层(5)及第一绝缘层(3)进行蚀刻,形成多个间隔排列的过孔(7);
步骤S44、去除所述光阻层(51)。
8.如权利要求7所述的OLED背板的制作方法,其特征在于,所述光阻层(51)为正性光阻,所述蚀刻为干蚀刻。
9.如权利要求5所述的OLED背板的制作方法,其特征在于,所述步骤S1中第一金属层(2)还包括多条平行间隔排列的栅极线(22),所述栅极线(22)与所述第一公共电极线(21)平行间隔,所述步骤S5中所述第二金属层(6)还包括多条平行间隔排列的源极线(62),所述源极线(62)与所述第二公共电极线(61)平行间隔。
10.如权利要求5所述的OLED背板的制作方法,其特征在于,还包括步骤S6、在所述第二金属层(6)上形成钝化层(8)及在所述钝化层(8)上形成OLED层(9)。
CN201910219441.3A 2019-03-21 2019-03-21 Oled背板及其制作方法 Pending CN109920829A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910219441.3A CN109920829A (zh) 2019-03-21 2019-03-21 Oled背板及其制作方法
PCT/CN2019/081344 WO2020186560A1 (zh) 2019-03-21 2019-04-03 Oled 背板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910219441.3A CN109920829A (zh) 2019-03-21 2019-03-21 Oled背板及其制作方法

Publications (1)

Publication Number Publication Date
CN109920829A true CN109920829A (zh) 2019-06-21

Family

ID=66966198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910219441.3A Pending CN109920829A (zh) 2019-03-21 2019-03-21 Oled背板及其制作方法

Country Status (2)

Country Link
CN (1) CN109920829A (zh)
WO (1) WO2020186560A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086576A (zh) * 2020-09-07 2020-12-15 武汉华星光电半导体显示技术有限公司 一种显示面板及制程方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023429A (zh) * 2009-09-17 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造和断线修复方法
CN103077944A (zh) * 2013-01-18 2013-05-01 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN105425492A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法
US20160320675A1 (en) * 2015-04-29 2016-11-03 Samsung Display Co., Ltd. Liquid crystal display device
CN107357105A (zh) * 2017-09-05 2017-11-17 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521298B2 (en) * 2006-11-25 2009-04-21 Wintec Corporation Thin film transistor array panel of active liquid crystal display and fabrication method thereof
CN105161455A (zh) * 2015-07-31 2015-12-16 深圳市华星光电技术有限公司 一种ffs阵列基板及其制造方法和显示装置
CN105161505B (zh) * 2015-09-28 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN106298813B (zh) * 2016-09-30 2019-11-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023429A (zh) * 2009-09-17 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造和断线修复方法
CN103077944A (zh) * 2013-01-18 2013-05-01 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
US20160320675A1 (en) * 2015-04-29 2016-11-03 Samsung Display Co., Ltd. Liquid crystal display device
CN105425492A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107357105A (zh) * 2017-09-05 2017-11-17 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086576A (zh) * 2020-09-07 2020-12-15 武汉华星光电半导体显示技术有限公司 一种显示面板及制程方法

Also Published As

Publication number Publication date
WO2020186560A1 (zh) 2020-09-24

Similar Documents

Publication Publication Date Title
CN104867942B (zh) Tft基板的制作方法及其结构
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
WO2016176886A1 (zh) 柔性oled及其制作方法
CN107331669A (zh) Tft驱动背板的制作方法
CN102651339B (zh) 一种tft阵列基板及其制造方法和显示装置
CN108493236B (zh) 薄膜晶体管及其制造方法、柔性显示屏及显示装置
US9214476B1 (en) Pixel structure
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
KR101134989B1 (ko) 어레이 기판의 제조방법
US20240032336A1 (en) Array substrate, manufacturing method thereof, and organic light-emitting diode display panel
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN109728001A (zh) 一种阵列基板及其制备方法、显示面板
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN100573885C (zh) 半导体器件和有源矩阵型显示装置
CN107275343B (zh) 底栅型tft基板的制作方法
TWI549265B (zh) 畫素結構及其製造方法
CN110071148A (zh) 有机发光二极管显示装置及其制造方法
CN111463252B (zh) 一种显示面板及其制备方法、显示装置
CN109920829A (zh) Oled背板及其制作方法
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN104064568B (zh) 一种薄膜晶体管阵列基板、其制造方法及显示装置
CN105633094B (zh) 一种有机发光显示装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190621