CN106298813B - 一种显示基板及其制作方法、显示装置 - Google Patents
一种显示基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN106298813B CN106298813B CN201610875259.XA CN201610875259A CN106298813B CN 106298813 B CN106298813 B CN 106298813B CN 201610875259 A CN201610875259 A CN 201610875259A CN 106298813 B CN106298813 B CN 106298813B
- Authority
- CN
- China
- Prior art keywords
- layer
- conducting layer
- via hole
- electrode
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000009413 insulation Methods 0.000 claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 claims abstract description 54
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000000059 patterning Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 239000010408 film Substances 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 230000000717 retained effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 227
- 229910052751 metal Inorganic materials 0.000 description 34
- 239000002184 metal Substances 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及显示技术领域，公开了一种显示基板及其制作方法、显示装置。所述制作方法包括形成薄膜晶体管的步骤，其中，薄膜晶体管的有源层与源电极和漏电极通过不同的构图工艺形成，以防止出现SDT不良，提高产品的良率，且栅电极位于有源层下方，在形成有源层的过程中在栅绝缘层中形成过孔，从而与源电极、漏电极同层的第二导电层图形和与栅电极同层的第一导电层图形能够通过栅绝缘层中的过孔直接电性接触，简化制作工艺，缺省了桥接线的制作，有利于实现高分辨率和窄边框。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板及其制作方法、显示装置。
背景技术
在平板显示技术领域，薄膜晶体管液晶显示器件(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低等优点，逐渐在当今平板显示市场占据了主导地位。
TFT-LCD的主要结构为显示面板，显示面板包括对盒的阵列基板和彩膜基板。阵列基板包括交叉分布的多条栅线和多条数据线，用于限定多个像素区域，每一像素区域包括像素电极和薄膜晶体管，栅线与薄膜晶体管的栅电极电性连接，数据线与薄膜晶体管的源电极电性连接，像素电极与薄膜晶体管漏电极电性连接，通过控制打开薄膜晶体管，向像素电极传输像素电压。
为了简化阵列基板的制作工艺，通常会采用半色调或灰色调掩膜板(HTM或GTM)同时形成薄膜晶体管的有源层和源电极、漏电极，具体为：依次形成半导体膜层、源漏金属层；在源漏金属层上涂覆光刻胶，采用半色调或灰色调掩膜板对光刻胶进行曝光，显影，形成光刻胶图形，其中，光刻胶完全保留区域对应源电极和漏电极所在的区域，光刻胶部分保留区域对应有源层的沟道区，光刻胶不保留区域对应其他区域；通过第一次刻蚀工艺形成去除光刻胶不保留区域的半导体膜层、源漏金属层；通过灰化工艺去除光刻胶部分保留区域的光刻胶；通过第二次刻蚀工艺去除光刻胶部分保留区域的源漏金属层；剥离剩余的光刻胶，形成薄膜晶体管的有源层和源电极、漏电极。
以上工艺简称为SDT工艺，SDT工艺中，两次刻蚀工艺导致光刻胶易发生剥离，影响产品良率。
发明内容
本发明提供一种显示基板及其制作方法、显示装置，用以解决SDT工艺易发生光刻胶剥离，影响产品良率的问题。
为解决上述技术问题，本发明实施例中提供一种显示基板的制作方法，所述显示基板包括多个位于显示区域的像素区域，所述制作方法包括：
在每一像素区域形成薄膜晶体管，包括：形成栅电极、形成覆盖栅电极的栅绝缘层，以及在所述栅绝缘层上形成源电极、漏电极和有源层；
形成与所述栅电极同层的第一导电层图形；
形成与所述源电极和漏电极同层的第二导电层图形，其中，所述栅绝缘层中具有第一过孔，通过一次构图工艺形成所述有源层和第一过孔，所述第二导电层图形通过所述第一过孔与所述第一导电层图形电性接触。
本发明实施例中还提供一种如上所述的制作方法制得的显示基板，所述显示基板包括多个位于显示区域的像素区域，所述显示基板包括：
位于每一像素区域的薄膜晶体管，所述薄膜晶体管包括栅电极、覆盖栅电极的栅绝缘层，以及设置在所述栅绝缘层上的源电极、漏电极和有源层；
与所述栅电极同层的第一导电层图形；
与所述源电极和漏电极同层的第二导电层图形，其中，所述栅绝缘层中具有第一过孔，所述有源层和第一过孔由一次构图工艺制得，所述第二导电层图形通过所述第一过孔与所述第一导电层图形电性接触。
本发明实施例中还提供一种显示装置，包括如上所述的显示基板。
本发明的上述技术方案的有益效果如下：
上述技术方案中，有源层与源电极和漏电极通过不同的构图工艺形成，以防止出现SDT不良，提高产品的良率，且栅电极位于有源层下方，在形成有源层的过程中在栅绝缘层中形成过孔，从而与源电极、漏电极同层的第二导电层图形和与栅电极同层的第一导电层图形能够通过栅绝缘层中的过孔直接电性接触，简化制作工艺，缺省了桥接线的制作，有利于实现高分辨率和窄边框。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1-图8表示本发明实施例中显示基板的制作过程；
图9表示本发明实施例中第一导电层图形和第二导电层图形通过栅绝缘层中的第一过孔电性连接的结构示意图一；
图10表示本发明实施例中第一导电层图形和第二导电层图形通过栅绝缘层中的第一过孔电性连接的结构示意图二；
图11表示本发明实施例中显示基板的制作流程图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
结合图8和图11所示，本实施例中提供一种显示基板的制作方法，用以简化显示基板的制作工艺，并保证产品的品质。
所述显示基板包括多个位于显示区域的像素区域，所述制作方法包括：
在每一像素区域形成薄膜晶体管，包括：形成栅电极1、形成覆盖栅电极1的栅绝缘层101，以及在栅绝缘层101上形成源电极3、漏电极4和有源层2；
形成与栅电极1同层的第一导电层图形5；
形成与源电极3和漏电极4同层的第二导电层图形6，其中，栅绝缘层101中具有第一过孔，通过一次构图工艺形成有源层2和第一过孔，第二导电层图形通过所述第一过孔与第一导电层图形5电性接触。
上述制作方法在形成有源层的同时，在栅绝缘层中形成过孔，以简化显示基板的制作工艺。而且有源层不与源电极、漏电极通过SDT工艺制作，克服了SDT工艺导致的不良，提高了产品的良率。另外，为了简化工艺，显示基板的显示区域和非显示区域的电性结构通常由形成栅电极的第一导电层和/或形成源电极、漏电极的第二导电层制得，采用本发明的技术方案使得与源电极、漏电极同层的第二导电层图形和与栅电极同层的第一导电层图形能够通过栅绝缘层中的过孔直接电性接触，缺省了桥接线的制作，有利于实现高分辨率和窄边框。
其中，栅电极的材料可以但并不局限于选择栅金属，源电极、漏电极的材料可以但并不局限于选择源漏金属，栅电极、源电极和漏电极还可以选择其他导电材料，在此不一一列举。
本实施例中，源电极3、漏电极4和有源层2形成在栅绝缘层101上，可以为在有源层和栅绝缘层之间形成源电极和漏电极，也可以为在源电极3和漏电极4与栅绝缘层101之间形成有源层2。
作为一个具体的实施方式，结合图2-图4所示，通过一次构图工艺形成有源层2和栅绝缘层101中的第一过孔的步骤具体包括：
依次形成栅绝缘层101和半导体膜层201，参见图2所示；
在半导体膜层201上涂覆光刻胶200，利用灰色调或半色调掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应有源层所在的区域，所述光刻胶不保留区域对应所述第一过孔所在的区域，所述光刻胶部分保留区域对应其他区域，如图2所示；
去除所述光刻胶不保留区域的栅绝缘层101和半导体膜层201，形成第一过孔10，如图3所示；
通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，并去除所述光刻胶部分保留区域的半导体膜层；
剥离剩余的光刻胶，由所述光刻胶完全保留区域的半导体膜层形成有源层2，如图4所示。
上述步骤采用HTM或GTM构图工艺同时形成有源层和栅绝缘层中的第一过孔，简化了显示基板的制作工艺。
其中，有源层2可由金属氧化物半导体，例如：HIZO、ZnO、TiO2、CdSnO、MgZnO、IGO、IZO、ITO或IGZO。有源层2也可由或硅半导体制得，例如：非晶硅、多晶硅。
对于GOA显示基板，在非显示区域制作栅扫描驱动电路的功能膜层，不需要单独的芯片，具有低成本、低功耗、窄边框等优点。栅扫描驱动电路的功能膜层可以由栅金属和/或源漏金属制得，以减小电阻，尤其是信号线的电阻，降低损耗。所述功能膜层包括信号线、电极、电性连接结构等，以实现栅扫描驱动电路的功能。
可选的，栅扫描驱动电路的信号线可以为第一导电层或第二导电层的单层结构，也可以为由并联的第一导电层和第二导电层组成的双层结构。其中，当栅电极由栅金属制得时，第一导电层为栅金属层，当源电极和漏电极由源漏金属制得时，第二导电层为源漏金属层。
具体的，如图9所示，当栅扫描驱动电路的功能膜层包括双层结构的第一信号线20时，所述第一导电层图形包括第一子导电层图形51，所述第二导电层图形包括第二子导电层图形61，第一子导电层图形51和第二子导电层图形61的延伸方向相同，并通过栅绝缘层101中的第一过孔并联，形成第一信号线20，缺省了桥接线的制作，简化了制作工艺。
如图10所示，当栅扫描驱动电路的功能膜层包括单层结构的第二信号线和第三信号线时，所述第一导电层图形包括第三子导电层图形52，所述第二导电层图形包括第二第四子导电层图形62，并由第二第三子导电层图形52形成所述第二信号线，由第二第四子导电层图形62形成所述第三信号线。则第二信号线52可以通过栅绝缘层101中的第一过孔与第三信号线62电性连接，缺省了桥接线的制作，有利于实现窄边框。
上述技术方案中，由于第一导电层图形与栅电极通过对同一膜层的一次构图工艺制得，第二导电层图形与源电极、漏电极通过对同一膜层的一次构图工艺制得，能够进一步简化制作工艺。
应当理解的是，本发明的技术方案也适用于不同层的电极和信号线的连接，其中，所述第一导电层图形包括所述电极(或信号线)，则所述第二导电层图形包括所述信号线(或电极)，所述电极和信号线的连接方式与图10相同，不再重复示意，同样有利于实现窄边框。
其中，第一信号线、第二信号线、第三信号线中的“第一”、“第二”、“第三”仅是为了说明对于不同的电性结构组合本发明的技术方案的具体应用，便于描述和理解，不具有其他限定意义。
本发明的技术方案适用于液晶显示装置、OLED显示装置等采用薄膜晶体管作为驱动元件的显示装置，都能够实现本发明的目的。
下面以液晶显示装置为例，具体介绍本发明的技术方案。
对于液晶显示装置，本实施例中的显示基板具体为薄膜晶体管阵列基板。结合图8和图11所示，所述制作方法还包括：
依次形成覆盖薄膜晶体管的中间绝缘层102和平坦层103；
形成贯穿中间绝缘层102和平坦层103的第二过孔11，露出漏电极4；
在每一像素区域形成像素电极7，像素电极7通过第二过孔11与漏电极4电性接触。
需要说明的是，上述只是薄膜晶体管阵列基板的一种具体制作方法，还可以根据需要进行相应地调整，例如：在制作完成薄膜晶体管的源电极和漏电极后，在每一像素区域形成像素电极，且所述像素电极搭接在所述漏电极上，从而不需要制作所述第二过孔。对于横向电场型薄膜晶体管阵列基板，所述制作方法还包括形成公共电极。只需保证在栅绝缘层上形成有源层、源电极和漏电极，并通过一次构图工艺形成所述有源层和栅绝缘层中的第一过孔，使得与源电极、漏电极同层的第二导电层图形和与栅电极同层的第一导电层图形可以通过所述第一过孔电性连接即可。
其中，薄膜晶体管阵列基板上还可以集成栅扫描驱动电路，不需要单独的芯片，具有低成本、低功耗、窄边框等优点。则显示基板的制作方法还包括：
在非显示区域形成栅扫描驱动电路的功能膜层。
通过采用本发明的技术方案，对于栅扫描驱动电路，由第一导电层图形形成的电性结构和由第二导电层图形形成的电性结构可以通过栅绝缘层中的第一过孔直接电性接触，有利于进一步实现窄边框，具体的实现方式已在上面的内容中介绍，在此不再赘述。而且栅绝缘层中的第一过孔与有源层由同一构图工艺制得，简化了制作工艺。另外，有源层不与源电极、漏电极通过SDT工艺制作，克服了SDT工艺导致的不良，提高了产品的良率。
本实施例中，如图8所示，源电极3、漏电极4和有源层2形成在栅绝缘层101上，可以为有源层2可以位于源电极3和漏电极4与栅绝缘层101之间，也可以为源电极和漏电极位于有源层和栅绝缘层之间。
本发明的技术方案不仅适用于横向电场型液晶显示装置，也适用于纵向电场型液晶显示装置。对于横向电场型液晶显示装置，薄膜晶体管阵列基板还包括公共电极8，其上施加基准电压，与像素电极7配合形成驱动液晶分子偏转的电场。
下面以栅电极由栅金属制得，源电极、漏电极由源漏金属制得为例来具体介绍本发明的技术方案，则所述第一导电层图形为栅金属层图形，所述第二导电层图形为源漏金属层图形。
以薄膜晶体管阵列基板为例，本实施例中显示基板的制作方法具体包括：
提供一基底100，例如：玻璃基底、石英基底、柔性基底；
在基底100上形成栅金属膜层，对所述栅金属膜层进行构图工艺形成薄膜晶体管的栅电极1和栅金属层图形5，所述栅金属膜层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。所述构图工艺包括光刻胶的涂覆、曝光和显影、刻蚀、剥离光刻胶等；
形成覆盖栅电极1和栅金属层图形5的栅绝缘层101，栅绝缘层101的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，栅绝缘层101的材料可以是SiNx，SiOx或Si(ON)x；
结合图2-图4所示，在栅绝缘层101上形成半导体膜层201，在半导体膜层201上涂覆光刻胶200，利用灰色调或半色调掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应有源层所在的区域，所述光刻胶不保留区域对应所述第一过孔所在的区域，所述光刻胶部分保留区域对应其他区域，如图2所示；去除所述光刻胶不保留区域的栅绝缘层101和半导体膜层201，形成第一过孔10，如图3所示；通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，并去除所述光刻胶部分保留区域的半导体膜层；剥离剩余的光刻胶，由所述光刻胶完全保留区域的半导体膜层形成有源层2，如图4所示；
形成同层的源电极3、漏电极4和源漏金属层图形6，源电极3和漏电极4搭接在有源层2上，源漏金属层图形6通过栅绝缘层101中的第一过孔与栅金属层图形5电性接触，如图5所示。源电极3、漏电极4和源漏金属层图形6的材料可以选择Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等；
至此完成薄膜晶体管的制作。
所述显示基板的制作方法还包括：
依次形成覆盖薄膜晶体管的中间绝缘层102和平坦层103；
形成贯穿中间绝缘层102和平坦层103的第二过孔11，露出漏电极4；
形成像素电极7，像素电极7通过第二过孔11与漏电极4电性接触。
至此完成薄膜晶体管阵列基板的制作。
对于横向电场型的薄膜晶体管阵列基板，所述制作方法还包括：
形成公共电极8；
在像素电极7和公共电极8之间形成钝化层104。
当本发明的技术方案应用到OLED显示装置时，除了薄膜晶体管，其它结构参见现有技术，在此不详细介绍。
实施例二
基于同一发明构思，本实施例中提供一种显示基板，包括多个位于显示区域的像素区域，所述显示基板由实施例一中的制作方法制得。
如图8所示，所述显示基板包括：
位于每一像素区域的薄膜晶体管，所述薄膜晶体管包括栅电极1、覆盖栅电极1的栅绝缘层101，以及设置在栅绝缘层101上的源电极3、漏电极4和有源层2；
与栅电极1同层的第一导电层图形5；
与源电极3和漏电极4同层的第二导电层图形6，其中，栅绝缘层101中具有第一过孔，有源层2和所述第一过孔由一次构图工艺制得，第二导电层图形6通过所述第一过孔与第一导电层图形5电性接触。
上述制作方法中，通过一次构图工艺形成有源层和栅绝缘层中的过孔，简化了显示基板的制作工艺。而且有源层不与源电极、漏电极通过SDT工艺制作，克服了SDT工艺导致的不良，提高了产品的良率。另外，为了简化工艺，显示基板的显示区域和非显示区域的电性结构通常由形成栅电极的第一导电层和/或形成源电极、漏电极的第二导电层制得，采用本发明的技术方案使得与源电极、漏电极同层的第二导电层图形和与栅电极同层的第一导电层图形能够通过栅绝缘层中的过孔直接电性接触，缺省了桥接线的制作，有利于实现高分辨率和窄边框。
本实施例中，源电极3、漏电极4和有源层2形成在栅绝缘层上，可以为有源层2位于源电极3和漏电极4与栅绝缘层101之间，也可以为源电极和漏电极位于有源层和栅绝缘层之间。
对于GOA显示基板，还包括位于非显示区域的栅扫描驱动电路，不需要单独的芯片，具有低成本、低功耗、窄边框等优点。栅扫描驱动电路的功能膜层可以由栅金属和/或源漏金属制得，以减小电阻，尤其是信号线的电阻，降低损耗。
可选的，栅扫描驱动电路的信号线可以为第一导电层或第二导电层的单层结构，也可以为由并联的第一导电层和第二导电层组成的双层结构。其中，当栅电极由栅金属制得时，第一导电层为栅金属层，当源电极和漏电极由源漏金属制得时，第二导电层为源漏金属层。
具体的，如图9所示，当栅扫描驱动电路的功能膜层包括双层结构的第一信号线20时，所述第一导电层图形包括第一子导电层图形51，所述第二导电层图形包括第二子导电层图形61，第一子导电层图形51和第二子导电层图形61的延伸方向相同，并通过栅绝缘层101中的第一过孔并联，形成第一信号20线，缺省了桥接线的制作，简化了制作工艺。
如图10所示，当栅扫描驱动电路的功能膜层包括单层结构的第二信号线和第三信号线时，所述第一导电层图形包括第三子导电层图形52，所述第二导电层图形包括第四子导电层图形62，并由第三子导电层图形52形成所述第二信号线，由第四子导电层图形62形成所述第三信号线。则第二信号线52可以通过栅绝缘层101中的第一过孔与第三信号线62电性连接，缺省了桥接线的制作，有利于实现窄边框。
上述技术方案中，由于第一导电层图形与栅电极通过对同一栅金属膜层的一次构图工艺制得，第二导电层图形与源电极、漏电极通过对同一源漏金属膜层的一次构图工艺制得，能够进一步简化制作工艺。
应当理解的是，本发明的技术方案也适用于不同层的电极和信号线的连接，其中，所述第一导电层图形包括所述电极(或信号线)，则所述第二导电层图形包括所述信号线(或电极)，所述电极和信号线的连接方式与图10相同，不再重复示意，同样有利于实现窄边框。
本实施例中还提供一种显示装置，包括上述的显示基板，以简化制作工艺，降低成本，提高产品的品质，有利于实现高分辨率和窄边框。
所述显示装置可以为液晶显示装置、OLED显示装置等采用薄膜晶体管作为驱动元件的显示装置。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (8)
1.一种显示基板的制作方法，所述显示基板包括多个位于显示区域的像素区域，所述制作方法包括：
在每一像素区域形成薄膜晶体管，包括：形成栅电极、形成覆盖栅电极的栅绝缘层，以及在所述栅绝缘层上形成源电极、漏电极和有源层；
形成与所述栅电极同层的第一导电层图形；
形成与所述源电极和漏电极同层的第二导电层图形，其特征在于，所述栅绝缘层中具有第一过孔，通过一次构图工艺形成所述有源层和第一过孔，所述第二导电层图形通过所述第一过孔与所述第一导电层图形直接电性接触；
所述制作方法还包括：
在非显示区域形成栅扫描驱动电路的功能膜层，所述功能膜层包括第一信号线，所述第一导电层图形包括第一子导电层图形，所述第二导电层图形包括第二子导电层图形；
所述第一子导电层图形和第二子导电层图形的延伸方向相同，并通过所述第一过孔并联，形成所述第一信号线。
2.根据权利要求1所述的制作方法，其特征在于，通过一次构图工艺形成所述有源层和第一过孔的步骤具体包括：
依次形成栅绝缘层和半导体膜层；
在所述半导体膜层上涂覆光刻胶，利用灰色调或半色调掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应所述有源层所在的区域，所述光刻胶不保留区域对应所述第一过孔所在的区域，所述光刻胶部分保留区域对应其他区域；
去除所述光刻胶不保留区域的栅绝缘层和半导体膜层，形成所述第一过孔；
通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，并去除所述光刻胶部分保留区域的半导体膜层；
剥离剩余的光刻胶，由所述光刻胶完全保留区域的半导体膜层形成所述有源层。
3.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
在所述显示基板的非显示区域形成栅扫描驱动电路的功能膜层，所述功能膜层包括第二信号线和第三信号线，所述第一导电层图形包括第三子导电层图形，所述第二导电层图形包括第四子导电层图形，所述第三子导电层图形形成所述第二信号线，所述第四子导电层图形形成所述第三信号线；
所述第二信号线通过所述第一过孔与所述第三信号线电性连接。
4.根据权利要求1-3任一项所述的制作方法，其特征在于，所述显示基板为液晶显示装置的阵列基板，所述制作方法还包括：
依次形成覆盖所述薄膜晶体管的中间绝缘层和平坦层；
形成贯穿所述中间绝缘层和平坦层的第二过孔，露出漏电极；
在每一像素区域形成像素电极，所述像素电极通过所述第二过孔与所述漏电极电性接触。
5.根据权利要求4所述的制作方法，其特征在于，所述制作方法还包括：
形成公共电极。
6.一种权利要求1-5任一项所述的制作方法制得的显示基板，所述显示基板包括多个位于显示区域的像素区域，所述显示基板包括：
位于每一像素区域的薄膜晶体管，所述薄膜晶体管包括栅电极、覆盖栅电极的栅绝缘层，以及设置在所述栅绝缘层上的源电极、漏电极和有源层；
与所述栅电极同层的第一导电层图形；
与所述源电极和漏电极同层的第二导电层图形，其特征在于，所述栅绝缘层中具有第一过孔，所述有源层和第一过孔由一次构图工艺制得，所述第二导电层图形通过所述第一过孔与所述第一导电层图形直接电性接触；
所述显示基板还包括：
位于非显示区域的栅扫描驱动电路的功能膜层，所述功能膜层包括第二信号线和第三信号线，所述第一导电层图形包括第三子导电层图形，所述第二导电层图形包括第四子导电层图形，所述第三子导电层图形形成所述第二信号线，所述第四子导电层图形形成所述第三信号线；
所述第二信号线通过所述第一过孔与所述第三信号线电性连接。
7.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括：
位于非显示区域的栅扫描驱动电路的功能膜层，所述功能膜层包括第一信号线，所述第一导电层图形包括第一子导电层图形，所述第二导电层图形包括第二子导电层图形；
所述第一子导电层图形和第二子导电层图形的延伸方向一致，并通过所述第一过孔并联，形成所述第一信号线。
8.一种显示装置，其特征在于，包括权利要求6-7任一项所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610875259.XA CN106298813B (zh) | 2016-09-30 | 2016-09-30 | 一种显示基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610875259.XA CN106298813B (zh) | 2016-09-30 | 2016-09-30 | 一种显示基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298813A CN106298813A (zh) | 2017-01-04 |
| CN106298813B true CN106298813B (zh) | 2019-11-01 |
Family
ID=57716802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610875259.XA Active CN106298813B (zh) | 2016-09-30 | 2016-09-30 | 一种显示基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298813B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109659312B (zh) * | 2018-10-15 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN109920829A (zh) * | 2019-03-21 | 2019-06-21 | 深圳市华星光电半导体显示技术有限公司 | Oled背板及其制作方法 |
| CN111724742B (zh) * | 2020-06-11 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022056A (zh) * | 2012-12-28 | 2013-04-03 | 北京京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
| CN103066017A (zh) * | 2012-12-28 | 2013-04-24 | 北京京东方光电科技有限公司 | 一种阵列基板的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110134685A (ko) * | 2010-06-09 | 2011-12-15 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그 제조 방법 |
-
2016
- 2016-09-30 CN CN201610875259.XA patent/CN106298813B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022056A (zh) * | 2012-12-28 | 2013-04-03 | 北京京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
| CN103066017A (zh) * | 2012-12-28 | 2013-04-24 | 北京京东方光电科技有限公司 | 一种阵列基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298813A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104393001B (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN104393000B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN107170758A (zh) | 柔性显示基板及其制作方法、显示装置 | |
| WO2013127200A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| US8187929B2 (en) | Mask level reduction for MOSFET | |
| KR20110004307A (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| CN108666218A (zh) | 薄膜晶体管和显示基板及其制作方法、显示装置 | |
| TW201024882A (en) | Array substrate for display device and method for fabricating the same | |
| CN103500730B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103915451B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| WO2015010384A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2017215075A1 (zh) | 一种阵列基板及其制备方法 | |
| CN107065344A (zh) | 液晶显示装置及其制造方法 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN106298813B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN108417580A (zh) | 阵列基板及其制作方法和显示面板 | |
| KR101357480B1 (ko) | 박막 트랜지스터 기판 및 이를 구비한 표시장치 그리고 박막 트랜지스터 기판의 제조방법 | |
| CN106098706B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| WO2016201778A1 (zh) | 阵列基板及其制造方法 | |
| KR101697588B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4516518B2 (ja) | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |