KR20110134685A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20110134685A
KR20110134685A KR1020100054405A KR20100054405A KR20110134685A KR 20110134685 A KR20110134685 A KR 20110134685A KR 1020100054405 A KR1020100054405 A KR 1020100054405A KR 20100054405 A KR20100054405 A KR 20100054405A KR 20110134685 A KR20110134685 A KR 20110134685A
Authority
KR
South Korea
Prior art keywords
pattern
layer
interlayer insulating
conductive layer
film
Prior art date
Application number
KR1020100054405A
Other languages
English (en)
Inventor
신민철
허종무
김봉주
이윤규
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100054405A priority Critical patent/KR20110134685A/ko
Priority to US13/084,741 priority patent/US8563978B2/en
Priority to CN201110103411.XA priority patent/CN102280466B/zh
Publication of KR20110134685A publication Critical patent/KR20110134685A/ko
Priority to US14/049,119 priority patent/US9142780B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 그 제조 방법에서, 본 발명의 실시예에 따른 표시 장치는 기판과, 상기 기판 상에 형성된 게이트 전극 및 제1 캐패시터 전극을 포함하는 제1 도전막 패턴과, 상기 제1 도전막 패턴 위에 형성된 게이트 절연막 패턴과, 상기 게이트 절연막 패턴 위에 형성된 액티브층 및 제2 캐패시터 전극을 포함하는 다결정 규소막 패턴과, 상기 다결정 규소막 패턴 위에 형성된 층간 절연막과, 상기 게이트 절연막 패턴 및 상기 층간 절연막을 함께 관통하여 상기 제1 도전막 패턴의 일부를 드러내는 복수의 제1 접촉 구멍들과, 상기 층간 절연막을 관통하여 상기 다결정 규소막 패턴의 일부를 드러내는 복수의 제2 접촉 구멍들, 그리고 상기 층간 절연막 위에 형성된 소스 전극, 드레인 전극, 및 화소 전극을 포함하는 제2 도전막 패턴을 포함한다. 또한, 상기 복수의 제1 접촉 구멍들을 제외하면 상기 게이트 절연막 패턴은 상기 제1 도전막 패턴과 동일한 패턴으로 형성된다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명의 실시예는 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 구조 및 제조 공정을 간소화한 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display) 및 액정 표시 장치(liquid crystal display) 등과 같은 대부분의 평판형 표시 장치들은 수차례의 박막 공정을 거쳐 만들어진다. 박막 공정은 마스크를 사용한 사진 식각 공정을 통해 박막을 패터닝하는 공정을 포함한다.
특히, 표시 장치가 저온 다결정 규소 박막 트랜지스터(LTPS TFT)를 포함할 경우 상대적으로 더 많은 박막 공정을 거치게 된다. 저온 다결정 규소 박막 트랜지스터는 전자 이동도(carrier mobility)가 우수하여 고속 동작 회로에 적용이 가능하며 CMOS 회로 구성도 가능하다는 장점이 있어 널리 사용되고 있다.
하지만, 표시 장치가 점점 대형화되면서, 제조 과정에서 사용되는 마스크의 수가 많아질수록 생산성이 매우 저하되는 문제점이 있다.
본 발명의 실시예들은 제조 공정을 단축 시킬 수 있도록 간소한 구조를 갖는 표시 장치를 제공한다.
또한, 상기한 표시 장치의 제조 방법을 제공한다.
본 발명의 실시예에 따르면, 표시 장치는 기판과, 상기 기판 상에 형성된 게이트 전극 및 제1 캐패시터 전극을 포함하는 제1 도전막 패턴과, 상기 제1 도전막 패턴 위에 형성된 게이트 절연막 패턴과, 상기 게이트 절연막 패턴 위에 형성된 액티브층 및 제2 캐패시터 전극을 포함하는 다결정 규소막 패턴과, 상기 다결정 규소막 패턴 위에 형성된 층간 절연막과, 상기 게이트 절연막 패턴 및 상기 층간 절연막을 함께 관통하여 상기 제1 도전막 패턴의 일부를 드러내는 복수의 제1 접촉 구멍들과, 상기 층간 절연막을 관통하여 상기 다결정 규소막 패턴의 일부를 드러내는 복수의 제2 접촉 구멍들, 그리고 상기 층간 절연막 위에 형성된 소스 전극, 드레인 전극, 및 화소 전극을 포함하는 제2 도전막 패턴을 포함한다. 또한, 상기 복수의 제1 접촉 구멍들을 제외하면 상기 게이트 절연막 패턴은 상기 제1 도전막 패턴과 동일한 패턴으로 형성된다.
상기 복수의 제2 접촉 구멍들을 통해 드러난 상기 다결정 규소막 패턴에는 불순물이 도핑될 수 있다.
상기 불순물은 P형 또는 N형 불순물일 수 있다.
상기 제1 도전막 패턴은 제1 금속층을 포함하고, 상기 제2 도전막 패턴은 투명 도전층과 상기 투명 도전층의 일부 영역 위에 형성된 제2 금속층을 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 상기 투명 도전층 및 상기 제2 금속층을 포함하고, 상기 화소 전극은 상기 투명 도전층을 포함할 수 있다.
상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함하며, 상기 제2 도전막 패턴은 게이트 라인을 더 포함할 수 있다.
상기 화소 전극의 일부를 드러내는 개구부를 가지고 상기 제2 도전막 패턴 위에 형성된 화소 정의막과, 상기 화소 전극 위에 형성된 유기 발광층, 그리고 상기 유기 발광층 위에 형성된 공통 전극을 더 포함할 수 있다.
상기한 표시 장치에서, 상기 층간 절연막은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함할 수 있다.
상기 층간 절연막은 다양한 무기막들 및 유기막들 중 하나 이상의 막을 포함할 수 있다.
또한, 본 발명의 실시예에 따르면, 표시 장치 제조 방법은 기판을 마련하는 단계와, 상기 기판 상에 게1 금속층, 게이트 절연막, 및 다결정 규소막을 차례로 적층하는 단계와, 상기 다결정 규소막, 상기 게이트 절연막, 및 상기 제1 금속층을 하나의 마스크를 이용한 사진 식각 공정을 통해 패터닝하여 다결정 규소막 패턴, 게이트 절연막 패턴, 및 제1 도전막 패턴을 형성하는 단계와, 상기 다결정 규소막 패턴 위에 층간 절연막을 형성하는 단계, 그리고 상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층한 후 이를 패터닝하여 제2 도전막 패턴을 형성하는 단계를 포함한다.
상기 제1 도전막 패턴은 게이트 전극 및 제1 캐패시터 전극을 포함하며, 상기 다결정 규소막 패턴은 액티브층 및 제2 캐패시터 전극을 포함하고, 상기 제2 도전막 패턴은 소스 전극, 드레인 전극, 및 화소 전극을 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 상기 투명 도전층 및 상기 제2 금속층을 포함하고, 상기 화소 전극은 상기 투명 도전층을 포함할 수 있다.
상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함하며, 상기 제2 도전막 패턴은 게이트 라인을 더 포함할 수 있다.
상기 게이트 절연막 패턴 및 상기 층간 절연막은 함께 제1 도전막 패턴의 일부를 드러내는 복수의 제1 접촉 구멍들을 가지며, 상기 층간 절연막은 상기 다결정 규소막 패턴의 일부를 드러내는 복수의 제2 접촉 구멍들을 가질 수 있다.
상기 복수의 제1 접촉 구멍들을 제외하면 상기 게이트 절연막 패턴은 상기 제1 도전막 패턴과 동일한 패턴으로 형성될 수 있다.
상기 복수의 제2 접촉 구멍들을 통해 드러난 상기 다결정 규소막 패턴에 불순물을 도핑하는 단계를 더 포함할 수 있다.
상기 불순물은 P형 또는 N형 불순물일 수 있다.
상기 불순물은 이온 주입(ion implantation) 공정을 통해 상기 다결정 규소막 패턴에 도핑될 수 있다.
또한, 상기 불순물을 도핑하는 단계는 상기 복수의 제2 접촉 구멍들을 통해 드러난 상기 다결정 규소막 패턴 위에 알루미늄(Al) 금속막을 형성하거나 알루미늄 금속 미립자를 뿌리는 단계와, 상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자를 열처리하는 단계를 포함할 수 있다.
상기 열처리의 온도는 섭씨 200도 내지 섭씨 400도 범위 내에 속할 수 있다.
상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자를 제거하는 단계를 더 포함할 수 있다.
상기 열처리 전에 상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자를 커버하여 상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자의 산화를 억제하는 보호막을 형성하는 단계를 더 포함할 수 있다.
상기 보호막은 몰리브덴(Mo)을 포함할 수 있다.
상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자는 원자층 증착(atomic layer depostion, ALD)법, 화학적 기상 증착(chemical vapor deposition, CVD)법, 스퍼터링(sputtering)법 중 하나 이상의 방법을 통해 형성될 수 있다.
상기 다결정 규소막 패턴, 상기 게이트 절연막 패턴, 및 상기 제1 도전막 패턴을 형성하는 상기 사진 식각 공정은 이중 노광 또는 하프톤(halftone) 노광 공정을 포함할 수 있다.
상기 화소 전극의 일부를 드러내는 개구부를 가는 화소 정의막을 상기 제2 도전막 패턴 위에 형성하는 단계와, 상기 화소 전극 위에 유기 발광층을 형성하는 단계, 그리고 상기 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.
상기한 표시 장치 제조 방법에서, 상기 층간 절연막은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함할 수 있다.
상기 층간 절연막은 다양한 무기막들 및 유기막들 중 하나 이상의 막을 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 간소한 구조를 가져 제조 공정을 단축 시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 배치도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도이다.
도 3 내지 도 11는 도 1 및 도 2에 도시한 표시 장치의 제조 방법을 순차적으로 나타낸 단면도들 및 배치도들이다.
도 12 및 도 13은 본 발명의 제2 실시예에 따른 표시 장치 제조 방법을 순차적으로 나타낸 단면도들이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 그리고 여러 실시예들에 있어서, 제1 실시예 이외의 실시예들에서는 제1 실시예와 다른 구성을 중심으로 설명한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 표시 장치(101)를 설명한다. 도 1 및 도 2에는 표시 장치(101)로 유기 발광 표시 장치를 도시하였으나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 따라서, 해당 기술 분야의 종사자가 용이하게 변경 실시할 수 있는 범위 내에서 표시 장치(101)로 액정 표시 장치가 사용될 수도 있다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 표시 장치(101)는 기판(111) 위에 각 화소 영역마다 형성된 복수의 박막 트랜지스터들(10, 20), 유기 발광 소자(organic light emitting diode, OLED)(70), 및 캐패시터(90) 등을 포함한다. 또한, 표시 장치(101)는 일 방향을 따라 배치되는 게이트 라인(171)과, 게이트 라인(171)과 절연 교차되는 데이터 라인(151) 및 공통 전원 라인(152)을 더 포함한다. 여기서, 화소 영역은 화소가 형성된 영역을 말하며, 화소는 표시 장치(101)가 화상을 표시하는 최소 단위를 말한다. 화소 영역은 게이트 라인(171), 데이터 라인(131), 및 공통 전원 라인(132)을 경계로 정의될 수 있으나, 반드시 이에 한정되는 것은 아니다.
유기 발광 소자(70)는 화소 전극(710)과, 화소 전극(710) 상에 형성된 유기 발광층(720)과, 유기 발광층(720) 상에 형성된 공통 전극(730)을 포함한다. 화소 전극(710) 및 공통 전극(730)으로부터 각각 정공과 전자가 유기 발광층(720) 내부로 주입된다. 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
캐패시터(90)는 게이트 절연막 패턴(140)을 사이에 두고 배치된 한 쌍의 캐패시터 전극들(139, 159)을 포함한다. 여기서, 게이트 절연막 패턴(140)은 유전체가 된다. 캐패시터(90)에서 축전된 전하와 양 캐패시터 전극(139, 159) 사이의 전압에 의해 축전 용량이 결정된다.
복수의 박막 트랜지스터들은 스위칭 소자의 역할을 하는 제1 박막 트랜지스터(10)와, 유기 발광 소자(70)를 구동하는 제2 박막 트랜지스터(20)를 포함한다. 각 박막 트랜지스터들(10, 20)은 게이트 전극(133, 134), 소스 전극(175, 176), 및 드레인 전극(177, 178)을 포함한다.
제1 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택한다. 제1 박막 트랜지스터(10)의 게이트 전극(133)은 게이트 라인(171)에 연결된다. 제1 박막 트랜지스터(10)의 소스 전극(175)은 데이터 라인(131)에 연결되고, 드레인 전극(177)은 캐패시터(90)의 어느 한 캐패시터 전극(139) 및 제2 박막 트랜지스터(20)의 게이트 전극(134)과 연결된다.
제2 박막 트랜지스터(20)는 선택된 화소 내의 유기 발광 소자(70)를 발광시키기 위한 구동 신호를 화소 전극(710)에 인가한다. 캐패시터(90)의 다른 한 캐패시터 전극(159)은 제2 박막 트랜지스터(20)의 소스 전극(176)과 연결된다. 또한, 제2 박막 트랜지스터(20)의 소스 전극(176)은 공통 전원 라인(132)과 연결된다. 제2 박막 트랜지스터(20)의 드레인 전극(178)은 유기 발광 소자(70)의 화소 전극(710)과 연결된다.
이와 같은 구조에 의하여, 제1 박막 트랜지스터(10)는 게이트 라인(171)에 인가되는 게이트 전압에 의해 작동하여 데이터 라인(131)에 인가되는 데이터 전압을 제2 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(132)으로부터 제2 박막 트랜지스터(20)에 인가되는 공통 전압과 제1 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 캐패시터(90)에 저장되고, 캐패시터(90)에 저장된 전압에 대응하는 전류가 제2 박막 트랜지스터(20)를 통해 유기 발광 소자(70)로 공급된다. 그리고 유기 발광 소자(70)는 전류를 공급받아 발광된다.
이하, 도 2를 참조하여, 본 발명의 제1 실시예에 따른 표시 장치(101)를 적층 순서에 따라 상세히 설명한다.
기판(111)은 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 투명한 절연성 기판으로 형성된다. 그러나 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 기판(111)이 스테인리스 강 등으로 이루어진 금속성 기판으로 형성될 수도 있다. 또한, 기판(111)이 플라스틱 등으로 만들어질 경우 플렉서블(flexible)한 기판으로 형성될 수도 있다.
버퍼층(120)은 기판(111) 상에 형성된다. 버퍼층(120)은 화학적 기상 증착(chemical vapor deposition)법 또는 물리적 기상 증착(physical vapor deposition)법을 이용하여 산화규소막 및 질화규소막 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 절연막들을 하나 이상 포함하는 단층 또는 복층 구조로 형성될 수 있다.
버퍼층(120)은 기판(111)에서 발생하는 수분 또는 불순물의 확산 및 침투를 방지하고, 표면을 평탄화하며, 반도체층을 형성하기 위한 결정화 공정에서 열의 전달 속도를 조절하여 결정화가 잘 이루어질 수 있도록 돕는 역할을 한다.
한편, 버퍼층(120)은 기판(111)의 종류 및 공정 조건에 따라 생략될 수도 있다.
제1 도전막 패턴(130)은 버퍼층(120) 위에 형성된다. 제1 도전막 패턴(130)은 게이트 전극(133, 134) 및 제2 캐패시터 전극(139)을 포함한다. 또한, 제1 도전막 패턴(130)은 데이터 라인(131) 및 공통 전원 라인(132)(도 1에 도시)을 더 포함할 수도 있다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 즉, 제1 도전막 패턴(130)은 데이터 라인(131) 및 공통 전원 라인(132) 대신 게이트 라인(171)을 더 포함할 수도 있다.
제1 도전막 패턴(130)은 제1 금속층(1300)(도 3에 도시)을 포함한다. 즉, 제1 도전막 패턴(130)은 제1 금속(1300)층을 형성한 후 이를 사진 식각 공정을 통해 패터닝하여 형성된다. 이때, 제1 도전막 패턴(130)은 하나의 마스크를 이용한 사진 식각 공정을 통해 후술할 게이트 절연층 패턴(140) 및 다결정 규소막 패턴(150)과 함께 패터닝된다. 이때, 사진 식각 공정은 이중 노광 또는 하프톤(halftone) 노광 공정을 포함한다.
제1 금속층(1300)은 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 은(Ag), 티타늄(Ti), 탄탈(Ta), 및 텅스텐(W) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 금속 물질 중 하나 이상을 포함하여 형성된다.
게이트 절연막 패턴(140)은 제1 도전막 패턴(130)의 일부를 드러내는 복수의 제1 접촉 구멍들(641, 649)을 제외하면 제1 도전막 패턴(130)과 동일한 패턴으로 형성된다. 즉, 제1 도전막 패턴(130)이 형성되지 않은 영역에는 게이트 절연막 패턴(140)도 형성되지 않는다. 그리고 게이트 절연막 패턴(140)은 버퍼층(120) 바로 위에는 형성되지 않는다.
게이트 절연막 패턴(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화규소(SiNx), 및 산화규소(SiO2) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 절연 물질 중 하나 이상을 포함하여 형성된다.
다결정 규소막 패턴(150)은 게이트 절연막 패턴(140) 위에 형성된다. 다결정 규소막 패턴(150)은 액티브층(153, 154) 및 제2 캐패시터 전극(159)을 포함한다. 다결정 규소막 패턴(150)은 다결정 규소막(1500)(도 3에 도시)을 형성한 후 이를 전술한 사진 식각 공정을 통해 패터닝하여 형성된다. 그리고 다결정 규소막(1500)은 비정질 규소막을 형성하고 이를 결정화하는 방법으로 형성된다.
이상에서 전술한 제1 캐패시터 전극(139), 제2 캐패시터 전극(159), 그리고 제1 캐패시터 전극(139)과 제2 캐패시터 전극(159) 사이에 배치된 게이트 절연막 패턴(140)은 캐패시터(90)가 된다.
층간 절연막(160)은 다결정 규소막 패턴(150) 위에 형성된다. 구체적으로, 층간 절연막(160)은 버퍼층(120) 위에서 다결정 규소막 패턴(150) 위에 걸쳐 형성된다. 이때, 복수의 제1 접촉 구멍들(641, 649)이 게이트 절연막 패턴(140) 및 층간 절연막(160)을 함께 관통하여 제1 도전막 패턴(130)의 일부를 드러내도록 형성된다. 그리고 복수의 제2 접촉 구멍들(605, 606, 607, 608)이 층간 절연막(160)을 관통하여 다결정 규소막 패턴(150)의 일부를 드러내도록 형성된다.
또한, 복수의 제2 접촉 구멍들(605, 606, 607, 608)을 통해 드러난 제2 도전막 패턴(170)에는 불순물이 도핑된다. 구체적으로, 불순물은 액티브층(153, 154)의 일부 영역에 도핑된다. 불순물은 알루미늄,ㅇ붕소,ㅇ갈륨, 및ㅇ인듐 등의 원소를 포함하는 P형 불순물일 수 있다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 박막 트랜지스터(10, 20)의 용도에 따라 N형 불순물이 도핑될 수도 있다.
또한, 층간 절연막(160)은 제1 층간 절연막(1601)과 제2 층간 절연막(1602)을 포함한다. 제1 층간 절연막(1601) 및 제2 층간 절연막(1602)은 서로 다른 굴절율을 가질 수 있다. 이와 같이, 제1 층간 절연막(1601)과 제2 층간 절연막(1602)이 서로 다른 굴절율을 가지면, 표시 장치(101)는 제1 층간 절연막(1601)과 제2 층간 절연막(1602) 사이의 계면에서 반사되는 빛에 의해 거울 효과를 얻을 수 있다. 예를 들어, 제1 층간 절연막(1601) 및 제2 층간 절연막(1602) 중 어느 하나는 상대적으로 높은 굴절율을 갖는 질화규소로 형성되고, 다른 하나는 상대적으로 낮은 굴절율을 갖는 산화규소로 형성될 수 있다.
하지만, 본 발명의 제1 실시예가 전술한 바에 한정되는 것은 아니다. 따라서, 층간 절연막(160)은 해당 기술 분야의 종사자에 공지된 여러 무기막들 및 유기막들 중 하나 이상의 막을 포함하는 다양한 조합으로 형성될 수 있다.
제2 도전막 패턴(170)은 층간 절연막(160) 위에 형성된다. 제2 도전막 패턴(170)은 소스 전극(175, 176), 드레인 전극(177, 178), 및 화소 전극(710)을 포함한다. 또한, 제2 도전막 패턴(170)은 게이트 라인(171)(도 1에 도시)을 더 포함할 수 있다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 즉, 제2 도전막 패턴(170)은 게이트 라인(171) 대신 데이터 라인(131) 및 공통 전원 라인(132)을 더 포함할 수도 있다.
소스 전극(175, 176) 및 드레인 전극(177, 178)은 복수의 제2 접촉 구멍들(605, 606, 607, 608)을 통해 액티브층(133, 134)과 연결된다. 화소 전극(710)은 제2 박막 트랜지스터(20)의 드레인 전극(178)으로부터 연장된다.
또한, 제2 도전막 패턴(170)의 일부는 복수의 제1 접촉 구멍들(641, 649)을 통해 제1 도전막 패턴(130)의 일부와 연결된다.
제2 도전막 패턴(170)은 투명 도전층(1701)과, 투명 도전층(1701)의 일부 영역 위에 형성된 제2 금속층(1702)을 포함한다. 구체적으로, 소스 전극(175, 176), 드레인 전극(177, 178), 및 게이트 라인(171)(도 1에 도시)은 투명 도전층(1701) 및 제2 금속층(1702)을 포함하는 다중막으로 형성된다. 반면, 화소 전극(710)은 투명 도전층(1701)으로 형성된다. 따라서, 표시 장치(101)는 배면 방향, 즉 기판(111) 방향으로도 빛을 방출하여 화상을 표시할 수도 있다.
하지만, 본 발명의 제1 실시예가 전술한 바에 한정되는 것은 아니며, 소스 전극(175, 176) 및 드레인 전극(177, 178)의 적어도 일부 역시 투명 도전층(1701)으로 형성될 수도 있다.
투명 도전층(1701)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZITO (Zinc Indium Tin Oxide), GITO(Gallium Indium Tin Oxide), In2O3(Indium Oxide), ZnO(Zinc Oxide), GIZO(Gallium Indium Zinc Oxide), GZO(Gallium Zinc Oxide), FTO(Fluorine Tin Oxide), 및 AZO(Aluminum-Doped Zinc Oxide) 중 하나 이상을 포함한다.
제2 금속층(1702)은, 제1 금속층(1300)(도 3에 도시)과 같이, 해당 기술 분야의 종사자에게 공지된 다양한 금속 물질로 형성될 수 있다.
또한, 제2 도전막 패턴(170)은 이중 노광 또는 하프톤(halftone) 노광 공정을 포함하는 사진 식각 공정을 통해 형성될 수 있다.
이상에서 전술한 게이트 전극(133, 134), 액티브층(153, 154), 소스 전극(175, 176), 및 드레인 전극(177, 178)은 박막 트랜지스터(10, 20)가 된다.
화소 정의막(180)은 제2 도전막 패턴(170) 위에 형성된다. 화소 정의막(180)은 화소 전극(710)의 일부를 드러내는 개구부(185)를 포함한다. 화소 정의막(180)은 해당 기술 분야의 종사자에게 공지된 다양한 유기 또는 무기 물질로 형성될 수 있다. 예를 들어, 화소 정의막(180)은 감광성 유기막으로 패터닝된 후, 이를 열경화 또는 광경화하여 형성될 수 있다.
유기 발광층(720)은 화소 전극(710) 위에 형성되고, 공통 전극(730)은 유기 발광층(720) 위에 형성된다. 화소 전극(710), 유기 발광층(720), 및 공통 전극(730)은 유기 발광 소자(70)가 된다. 그리고, 화소 전극(710), 유기 발광층(720), 및 공통 전극(730)이 차례로 적층되는 화소 정의막(180)의 개구부(185)는 유기 발광 소자(70)의 실제 발광 영역이 된다.
이와 같은 구성에 의하여, 본 발명의 제1 실시예에 따른 표시 장치(101)는 제조 공정을 단축 시킬 수 있도록 간소한 구조를 가질 수 있다.
구체적으로, 제1 도전막 패턴(130), 게이트 절연막 패턴(140), 및 액티브층(153, 154)을 포함하는 다결정 규소막 패턴(150)을 하나의 마스크를 이용한 사진 식각 공정을 통해 함께 형성할 수 있다.
또한, 제2 박막 트랜지스터(20)의 드레인 전극(178)과 유기 발광 소자(70)의 화소 전극(710)을 하나의 마스크를 이용한 사진 식각 공정을 통해 형성할 수 있다.
따라서, 본 발명의 제1 실시예에 따르면, 대형화된 표시 장치(101)도 효과적으로 높은 생산성을 유지할 수 있다.
또한, 표시 장치(101)는 서로 다른 굴절율을 갖는 제1 층간 절연막(1601)과 제2 층간 절연막(1602)을 통해 거울 효과를 얻을 수 있다.
이하, 도 3 내지 도 11을 참조하여 본 발명의 제1 실시예에 따른 표시 장치(101)의 제조 방법을 설명한다.
먼저, 도 3에 도시한 바와 같이, 기판(111) 상에 버퍼층(120), 제1 금속층(1300), 게이트 절연막(1400), 및 다결정 규소막(1500)을 차례로 형성한다.
버퍼층(120)은 질화규소(SiNx) 및 산화규소(SiO2) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 절연 물질을 사용하여 또는 다중막으로 형성될 수 있다.
다결정 규소막(1500)은 게이트 절연막(1400) 위에 비정질 규소막을 증착하고 이를 결정화시키는 방법으로 형성할 수 있다. 비정질 규소막을 결정화시키는 방법으로는 열 또는 레이저를 가하거나 금속 촉매를 이용하는 등 해당 기술 분야의 종사자에게 공지된 다양한 방법을 사용할 수 있다.
다음, 도 4에 도시한 바와 같이, 다결정 규소막(1500) 위에 마스크를 사용하여 제1 감광막 패턴(810)을 형성한다. 제1 감광막 패턴(810)은 이중 노광 또는 하프톤(halftone) 노광 공정을 통해 형성된다. 그리고 제1 감광막 패턴(810)은 제1 고두께부(811)와 제1 저두께부(812)를 포함한다.
다음, 제1 감광막 패턴(810)을 통해 1차적으로 식각하여 제1 도전막 패턴(130) 및 게이트 절연막 패턴(140)을 형성하고, 다결정 규소막 중간체(1550)를 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 제1 감광막 패턴(810)의 제1 저두께부(812)를 제거한다. 이때, 제1 고두께부(811)의 두께도 다소 감소될 수 있다. 그리고 남겨진 제1 고두께부(811)를 통해 다결정 규소막 중간체(1550)를 2차적으로 식각하여 다결정 규소막 패턴(150)을 형성한다.
이와 같이, 하나의 마스크를 이용한 사진 식각 공정을 통해 제1 도전막 패턴(130), 게이트 절연막 패턴(140), 및 다결정 규소막 패턴(150)을 형성할 수 있다. 제1 도전막 패턴(130)은 게이트 전극(133, 134), 제1 캐패시터 전극(139), 데이터 라인(131), 및 공통 전원 라인(132)(도 1에 도시)을 포함한다. 게이트 절연막 패턴(140)은 제1 접촉 구멍들을 제외하면 다결정 규소층 패턴(150)과 동일한 패턴으로 형성된다. 다결정 규소층 패턴(150)은 액티브층(153, 154) 및 제2 캐패시터 전극(159)을 포함한다.
다음, 도 7에 도시한 바와 같이, 다결정 규소막 패턴(150) 위에 제1 층간 절연막(1601) 및 제2 층간 절연막(1602)을 차례로 형성한다. 제1 층간 절연막(1601) 및 제2 층간 절연막(1602)은 서로 다른 굴절율을 갖는다. 예를 들어, 제1 층간 절연막(1601) 및 제2 층간 절연막(1602) 중 어느 하나는 상대적으로 높은 굴절율을 갖는 질화규소로 형성되고, 다른 하나는 상대적으로 낮은 굴절율을 갖는 산화규소로 형성될 수 있다.
다음, 제2 층간 절연막(1602) 위에 제2 감광막 패턴(820)을 형성한다. 그리고 도 8 및 도 9에 도시한 바와 같이, 제2 감광막 패턴(820)을 사용한 사진 식각 공정을 통해 복수의 제1 접촉 구멍들(641, 649) 및 복수의 제2 접촉 구멍들(605, 606, 607, 608)을 형성한다. 이때, 사진 식각 공정은 다른 하나의 마스크를 이용한다.
복수의 제1 접촉 구멍들(641, 649)은 층간 절연막(160) 및 게이트 절연막 패턴(140)을 함께 관통하여 제1 도전막 패턴(130)의 일부를 드러내도록 형성된다. 구체적으로, 제1 접촉 구멍들(641, 649)은 데이터 라인(131), 공통 전원 라인(132)(도 1에 도시), 및 제1 캐패시터 전극(139) 등의 일부를 드러낸다.
복수의 제2 접촉 구멍들(605, 606, 607, 608)은 층간 절연막(160)을 관통하여 다결정 규소막 패턴(150)의 일부를 드러내도록 형성된다. 구체적으로, 제2 접촉 구멍들(605, 606, 607, 608)은 액티브층(153, 154)의 일부를 드러낸다.
다음, 이온 주입(ion implantation) 공정을 통해 다결정 규소막 패턴(150)의 일부에 불순물을 도핑한다. 불순물은 P형 불순물이나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 따라서, 필요에 따라 N형 불순물이 도핑될 수도 있다. 이와 같이, 불순물이 도핑된 다결정 규소막 패턴(150)의 일부에서는 제2 도전막 패턴과의 접촉 저항이 감소된다.
다음, 도 10에 도시한 바와 같이, 층간 절연막(160) 위에 투명 도전층(1701) 및 제2 금속층(1702)을 차례로 적층한다. 투명 도전층(1701)은 복수의 제1 접촉 구멍들(641, 649)을 통해 제1 도전막 패턴(130)의 일부와 각각 접촉되고, 복수의 제2 접촉 구멍들(606, 607, 608, 609)을 통해 다결정 규소막 패턴(150)의 일부와 각각 접촉된다.
다음, 도 11에 도시한 바와 같이, 투명 도전층(1701) 및 제2 금속층(1702)을 또다른 하나의 마스크를 이용하는 사진 식각 공정을 통해 패터닝하여, 제2 도전막 패턴(170)을 형성한다.
제2 도전막 패턴(170)은 투명 도전층(1701)과 제2 금속층(1702)으로 형성된 게이트 라인(171), 소스 전극(175, 176), 및 드레인 전극(177, 178)과, 투명 도전층(1701)으로 형성된 화소 전극(710)을 포함한다.
다음, 앞서 도 2에 도시한 바와 같이, 제2 도전막 패턴(170) 위에 화소 정의막(180)을 형성한다. 화소 정의막(180)은 화소 전극(710)의 일부를 드러내는 개구부(185)를 포함한다. 화소 정의막(180)의 개구부(185)도 또다른 하나의 마스크를 이용한 사진 식각 공정을 통해 형성된다.
화소 전극(710) 위에는 유기 발광층(720) 및 공통 전극(730)이 차례로 형성된다. 화소 전극(710), 유기 발광층(720), 및 공통 전극(730)은 유기 발광 소자가 된다.
이상과 같은 제조 방법을 통하여, 본 발명의 제1 실시예에 따른 표시 장치(101)를 제조할 수 있다. 즉, 사용되는 마스크의 수를 최소화하여 표시 장치(101)의 제조 공정을 단축시킬 수 있다.
따라서, 본 발명의 제1 실시예에 따르면, 대형화된 표시 장치(101)도 효과적으로 높은 생산성을 유지할 수 있다.
또한, 표시 장치(101)는 서로 다른 굴절율을 갖는 제1 층간 절연막(1601)과 제2 층간 절연막(1602)을 통해 거울 효과를 얻을 수 있다.
이하, 도 12 및 도 13를 참조하여 본 발명의 제2 실시예에 따른 표시 장치 제조 방법을 설명한다.
층간 절연막(160)을 형성한 후, 복수의 제1 접촉 구멍들(641, 649) 및 복수의 제2 접촉 구멍들(605, 606, 607, 608)을 형성하는 과정까지는 본 발명의 제1 실시예와 동일하다.
도 12에 도시한 바와 같이, 복수의 제2 접촉 구멍들(605, 606, 607, 608)을 통해 드러난 다결정 규소막 패턴(150) 위에 알루미늄 금속막(901)을 형성한다. 이때, 알루미늄 금속막(901)은 얇을수록 좋다. 이는 알루미늄 금속막(901)이 두꺼워질수록 후술할 열처리 공정에서 알루미늄 금속막(901)이 리플로우(reflow)되거나 백화(白化)되기 쉽기 때문이다.
또한, 알루미늄 금속막(901) 아닌 알루미늄 금속 미립자를 복수의 제2 접촉 구멍들(605, 606, 607, 608)을 통해 드러난 다결정 규소막 패턴(150) 위에 뿌릴 수도 있다.
알루미늄 금속(901)막 또는 알루미늄 금속 미립자는 원자층 증착(atomic layer depostion, ALD)법, 화학적 기상 증착(chemical vapor deposition, CVD)법, 스퍼터링(sputtering)법 중 하나 이상의 방법을 통해 형성할 수 있다. 이 중에서, 원자층 증착법이 막의 두께를 얇게 형성할 수 있을 뿐만 아니라, 막의 두께를 정밀하게 조절할 수 있어 유리하다. 특히, 알루미늄 금속 미립자를 뿌리는 경우, 화학적 기상 증착법이나 스퍼터링법으로는 한계가 있다.
다음, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자을 커버하여 알루미늄 금속막(901) 또는 알루미늄 금속 미립자의 산화를 억제하는 보호막(902)을 형성한다. 일예로, 보호막(902)은 몰리브덴(Mo)을 포함하는 금속막일 수 있다. 한편, 보호막(902)은 생략될 수도 있다.
다음, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자를 열처리한다. 이때, 알루미늄이 다결정 규소막에 대략 1% 이하로 고용된다. 즉, 복수의 제2 접촉 구멍들(605, 606, 607, 608)을 통해 드러난 다결정 규소막 패턴(150)에 알루미늄이 도핑된다. 알루미늄은 P형 불순물에 속한다.
또한, 열처리는 섭씨 200도 내지 섭씨 400도 범위 내의 온도에서 진행된다. 열처리의 온도가 섭씨 200도 미만이면, 알루미늄의 다결정 규소막에 고용되기 어렵다. 반면, 열처리의 온도가 섭씨 400도 초과이면, 다른 구성에 열적 손상을 주거나 리플로우(reflow)가 일어나기 쉽다.
한편, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자에 대한 열처리는 별도의 공정을 통해 진행될 수도 있고, 후속 공정에서 다른 구성을 제조하는 과정에서 간접적 또는 부수적으로 진행될 수도 있다. 예를 들어, 제2 도전막 패턴(170)이나 화소 정의막(180) 등을 형성하기 위한 감광막을 열경화시키는 공정에서 간접적 또는 부수적으로 알루미늄 금속막(901) 또는 알루미늄 금속 미립자를 열처리할 수도 있다.
다음, 도 13에 도시한 바와 같이, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자를 식각하여 제거한다. 보호막(902)을 형성한 경우, 보호막(902)도 알루미늄 금속막(901) 또는 알루미늄 금속 미립자와 함께 제거한다.
하지만, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자를 식각하여 제거하는 공정은 생략될 수도 있다. 특히, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자가 산화되지 않는 범위 내에서 열처리가 가해질 경우에는, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자를 식각하여 제거하는 공정은 생략될 수 있다.
예를 들어, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자를 형성하고, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자 위에 연속적으로 제2 도전막 패턴(170)을 형성할 경우에는, 제2 도전막 패턴(170)이 보호막으로 작용하여 알루미늄 금속막(901) 또는 알루미늄 금속 미립자의 산화를 억제할 수 있다. 따라서, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자의 제거가 불필요할 수도 있다.
이와 같은 방법으로, 다결정 규소막 패턴(150)의 일부에 불순물을 도핑한 이후의 공정은 제1 실시예와 같다.
이상과 같은 제조 방법을 통하여, 대면적화된 표시 장치(101)를 더욱 효과적으로 제조할 수 있다. 이온 주입 방법에 의한 불순물 도핑은 대면적화된 제조 공정에 적용하기 용이하지 않다. 하지만, 본 발명의 제2 실시예와 같이, 알루미늄 금속막(901) 또는 알루미늄 금속 미립자를 형성하고 이를 열처리하여 액티브층(153, 154)에 불순물을 고용시키는 방법은 표시 장치(101)가 대형화되어도 제조 공정에 용이하게 적용 가능한 이점이 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
10, 20: 박막 트랜지스터 70: 유기 발광 소자
90: 캐패시터 101: 표시 장치
111: 기판 120: 버퍼층
130: 제1 도전막 패턴 131: 데이터 라인
132: 공통 전원 라인 133, 134: 액티브층
139: 제1 캐패시터 전극 140: 게이트 절연막 패턴
150: 다결정 규소막 패턴 153, 154: 액티브층
159: 제2 캐패시터 전극 160: 층간 절연막 패턴
170: 제2 도전막 패턴 171: 게이트 라인
175, 177: 소스 전극 176, 178: 드레인 전극
180: 화소 정의막 185: 개구부
605, 606, 607 608: 제2 접촉 구멍
641, 649: 제1 접촉 구멍 710: 화소 전극
720: 유기 발광층 730: 공통 전극
810: 제1 감광막 패턴 820: 제2 감광막 패턴

Claims (28)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극 및 제1 캐패시터 전극을 포함하는 제1 도전막 패턴;
    상기 제1 도전막 패턴 위에 형성된 게이트 절연막 패턴;
    상기 게이트 절연막 패턴 위에 형성된 액티브층 및 제2 캐패시터 전극을 포함하는 다결정 규소막 패턴;
    상기 다결정 규소막 패턴 위에 형성된 층간 절연막;
    상기 게이트 절연막 패턴 및 상기 층간 절연막을 함께 관통하여 상기 제1 도전막 패턴의 일부를 드러내는 복수의 제1 접촉 구멍들;
    상기 층간 절연막을 관통하여 상기 다결정 규소막 패턴의 일부를 드러내는 복수의 제2 접촉 구멍들; 그리고
    상기 층간 절연막 위에 형성된 소스 전극, 드레인 전극, 및 화소 전극을 포함하는 제2 도전막 패턴
    을 포함하며,
    상기 복수의 제1 접촉 구멍들을 제외하면 상기 게이트 절연막 패턴은 상기 제1 도전막 패턴과 동일한 패턴으로 형성된 표시 장치.
  2. 제1항에서,
    상기 복수의 제2 접촉 구멍들을 통해 드러난 상기 다결정 규소막 패턴에는 불순물이 도핑된 표시 장치.
  3. 제2항에서,
    상기 불순물은 P형 또는 N형 불순물인 표시 장치.
  4. 제1항에서,
    상기 제1 도전막 패턴은 제1 금속층을 포함하고,
    상기 제2 도전막 패턴은 투명 도전층과 상기 투명 도전층의 일부 영역 위에 형성된 제2 금속층을 포함하는 표시 장치.
  5. 제4항에서,
    상기 소스 전극 및 상기 드레인 전극은 상기 투명 도전층 및 상기 제2 금속층을 포함하고,
    상기 화소 전극은 상기 투명 도전층을 포함하는 표시 장치.
  6. 제1항에서,
    상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함하며,
    상기 제2 도전막 패턴은 게이트 라인을 더 포함하는 표시 장치.
  7. 제1항에서,
    상기 화소 전극의 일부를 드러내는 개구부를 가지고 상기 제2 도전막 패턴 위에 형성된 화소 정의막과, 상기 화소 전극 위에 형성된 유기 발광층, 그리고 상기 유기 발광층 위에 형성된 공통 전극을 더 포함하는 표시 장치.
  8. 제1항 내지 제7항 중 어느 한 항에서,
    상기 층간 절연막은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함하는 표시 장치.
  9. 제8항에서,
    상기 층간 절연막은 다양한 무기막들 및 유기막들 중 하나 이상의 막을 포함하는 표시 장치.
  10. 기판을 마련하는 단계;
    상기 기판 상에 게1 금속층, 게이트 절연막, 및 다결정 규소막을 차례로 적층하는 단계;
    상기 다결정 규소막, 상기 게이트 절연막, 및 상기 제1 금속층을 하나의 마스크를 이용한 사진 식각 공정을 통해 패터닝하여 다결정 규소막 패턴, 게이트 절연막 패턴, 및 제1 도전막 패턴을 형성하는 단계;
    상기 다결정 규소막 패턴 위에 층간 절연막을 형성하는 단계; 그리고
    상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층한 후 이를 패터닝하여 제2 도전막 패턴을 형성하는 단계
    를 포함하는 표시 장치 제조 방법.
  11. 제10항에서,
    상기 제1 도전막 패턴은 게이트 전극 및 제1 캐패시터 전극을 포함하며,
    상기 다결정 규소막 패턴은 액티브층 및 제2 캐패시터 전극을 포함하고,
    상기 제2 도전막 패턴은 소스 전극, 드레인 전극, 및 화소 전극을 포함하는 표시 장치 제조 방법.
  12. 제11항에서,
    상기 소스 전극 및 상기 드레인 전극은 상기 투명 도전층 및 상기 제2 금속층을 포함하고,
    상기 화소 전극은 상기 투명 도전층을 포함하는 표시 장치 제조 방법.
  13. 제11항에서,
    상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함하며,
    상기 제2 도전막 패턴은 게이트 라인을 더 포함하는 표시 장치 제조 방법.
  14. 제10항에서,
    상기 게이트 절연막 패턴 및 상기 층간 절연막은 함께 제1 도전막 패턴의 일부를 드러내는 복수의 제1 접촉 구멍들을 가지며,
    상기 층간 절연막은 상기 다결정 규소막 패턴의 일부를 드러내는 복수의 제2 접촉 구멍들을 갖는 표시 장치 제조 방법.
  15. 제14항에서,
    상기 복수의 제1 접촉 구멍들을 제외하면 상기 게이트 절연막 패턴은 상기 제1 도전막 패턴과 동일한 패턴으로 형성되는 표시 장치 제조 방법.
  16. 제15항에서,
    상기 복수의 제2 접촉 구멍들을 통해 드러난 상기 다결정 규소막 패턴에 불순물을 도핑하는 단계를 더 포함하는 표시 장치 제조 방법.
  17. 제16항에서,
    상기 불순물은 P형 불순물을 포함하는 표시 장치 제조 방법.
  18. 제16항에서,
    상기 불순물은 이온 주입(ion implantation) 공정을 통해 상기 다결정 규소막 패턴에 도핑되는 표시 장치 제조 방법.
  19. 제16항에서,
    상기 불순물을 도핑하는 단계는 상기 복수의 제2 접촉 구멍들을 통해 드러난 상기 다결정 규소막 패턴 위에 알루미늄(Al) 금속막을 형성하거나 알루미늄 금속 미립자를 뿌리는 단계와, 상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자를 열처리 하는 단계를 포함하는 표시 장지 제조 방법.
  20. 제19항에서,
    상기 열처리의 온도는 섭씨 200도 내지 섭씨 400도 범위 내에 속하는 표시 장치 제조 방법.
  21. 제19항에서,
    상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자를 제거하는 단계를 더 포함하는 표시 장치 제조 방법.
  22. 제19항에서,
    상기 열처리 전에 상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자를 커버하여 상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자의 산화를 억제하는 보호막을 형성하는 단계를 더 포함하는 표시 장치 제조 방법.
  23. 제22항에서,
    상기 보호막은 몰리브덴(Mo)을 포함하는 표시 장치 제조 방법.
  24. 제19항에서,
    상기 알루미늄 금속막 또는 상기 알루미늄 금속 미립자는 원자층 증착(atomic layer depostion, ALD)법, 화학적 기상 증착(chemical vapor deposition, CVD)법, 스퍼터링(sputtering)법 중 하나 이상의 방법을 통해 형성되는 표시 장치 제조 방법.
  25. 제10항에서,
    상기 다결정 규소막 패턴, 상기 게이트 절연막 패턴, 및 상기 제1 도전막 패턴을 형성하는 상기 사진 식각 공정은 이중 노광 또는 하프톤(halftone) 노광 공정을 포함하는 표시 장치 제조 방법.
  26. 제10항에서,
    상기 화소 전극의 일부를 드러내는 개구부를 가는 화소 정의막을 상기 제2 도전막 패턴 위에 형성하는 단계;
    상기 화소 전극 위에 유기 발광층을 형성하는 단계; 그리고
    상기 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함하는 표시 장치 제조 방법.
  27. 제10항 내지 제26항 중 어느 한 항에서,
    상기 층간 절연막은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함하는 표시 장치 제조 방법.
  28. 제27항에서,
    상기 층간 절연막은 다양한 무기막들 및 유기막들 중 하나 이상의 막을 포함하는 표시 장치 제조 방법.
KR1020100054405A 2010-06-09 2010-06-09 표시 장치 및 그 제조 방법 KR20110134685A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100054405A KR20110134685A (ko) 2010-06-09 2010-06-09 표시 장치 및 그 제조 방법
US13/084,741 US8563978B2 (en) 2010-06-09 2011-04-12 Display device and method for manufacturing the same
CN201110103411.XA CN102280466B (zh) 2010-06-09 2011-04-18 显示设备及其制造方法
US14/049,119 US9142780B2 (en) 2010-06-09 2013-10-08 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100054405A KR20110134685A (ko) 2010-06-09 2010-06-09 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110134685A true KR20110134685A (ko) 2011-12-15

Family

ID=45095507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054405A KR20110134685A (ko) 2010-06-09 2010-06-09 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8563978B2 (ko)
KR (1) KR20110134685A (ko)
CN (1) CN102280466B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825812B2 (ja) * 2011-03-24 2015-12-02 株式会社Ｊｏｌｅｄ 表示装置の製造方法
KR102015873B1 (ko) * 2013-01-03 2019-10-22 삼성디스플레이 주식회사 표시장치용 백플레인 및 그의 제조 방법
CN103698955A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 像素单元、阵列基板及其制造方法和显示装置
KR101685020B1 (ko) * 2014-07-10 2016-12-12 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
JP6503066B2 (ja) * 2014-11-14 2019-04-17 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． Ｏｌｅｄ基づくｔｆｔアレイ基板構造
KR102343656B1 (ko) 2015-01-15 2021-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104979215B (zh) 2015-06-23 2018-01-02 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制备方法
KR102460997B1 (ko) * 2016-02-16 2022-11-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102221442B1 (ko) * 2016-07-25 2021-02-26 선전 로욜 테크놀로지스 컴퍼니 리미티드 어레이 기판 및 어레이 기판의 제조방법
CN106298813B (zh) * 2016-09-30 2019-11-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111540779B (zh) * 2016-10-12 2023-01-06 群创光电股份有限公司 发光二极管显示设备
CN108155207B (zh) * 2016-12-05 2020-08-28 群创光电股份有限公司 显示装置
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN109817644A (zh) * 2019-01-30 2019-05-28 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法
KR20210082908A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 전계 발광 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288615B2 (ja) * 1997-10-21 2002-06-04 株式会社アドバンスト・ディスプレイ 薄膜トランジスタの製造方法
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100659532B1 (ko) * 2003-11-28 2006-12-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100900404B1 (ko) * 2003-12-22 2009-06-02 엘지디스플레이 주식회사 액정표시소자의 제조 방법
KR101052960B1 (ko) 2004-04-29 2011-07-29 엘지디스플레이 주식회사 반투과형 폴리실리콘 액정표시소자 제조방법
KR100579194B1 (ko) 2004-05-28 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자의 제조방법
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2008112136A (ja) 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
CN100580936C (zh) * 2006-10-04 2010-01-13 三菱电机株式会社 显示装置及其制造方法
TWI354377B (en) * 2007-05-30 2011-12-11 Au Optronics Corp Pixel structure of lcd and fabrication method ther
KR20090073479A (ko) 2007-12-31 2009-07-03 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR101525804B1 (ko) * 2008-04-14 2015-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2010032352A1 (ja) * 2008-09-22 2010-03-25 シャープ株式会社 タッチパネル及びそれを備えた表示装置並びに液晶表示装置
TWI459103B (zh) * 2009-02-02 2014-11-01 Au Optronics Corp 畫素結構及其製造方法
KR101117642B1 (ko) * 2009-11-16 2012-03-05 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN102280466B (zh) 2016-01-20
US9142780B2 (en) 2015-09-22
US20110303921A1 (en) 2011-12-15
CN102280466A (zh) 2011-12-14
US20140038333A1 (en) 2014-02-06
US8563978B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
KR20110134685A (ko) 표시 장치 및 그 제조 방법
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
KR101182231B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102285384B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
KR101776044B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101065412B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20130019947A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101799034B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20120042029A (ko) 표시 장치 및 그 제조 방법
KR20130013516A (ko) 유기발광표시장치 및 그 제조방법
WO2013061381A1 (ja) 薄膜半導体装置及び薄膜半導体装置の製造方法
KR102050438B1 (ko) 산화물 박막 트랜지스터의 제조 방법
KR102278604B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
WO2013080261A1 (ja) 表示パネル及び表示パネルの製造方法
US20180315781A1 (en) Complementary thin film transistor and manufacturing method thereof, and array substrate
WO2015067054A1 (zh) 互补式薄膜晶体管及其制备方法、阵列基板和显示装置
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20120103953A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
KR20140129618A (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
KR101920225B1 (ko) 유기전기발광소자 및 그 어레이 기판의 제조 방법
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right