KR20210082908A - 전계 발광 표시 장치 - Google Patents

전계 발광 표시 장치 Download PDF

Info

Publication number
KR20210082908A
KR20210082908A KR1020190175357A KR20190175357A KR20210082908A KR 20210082908 A KR20210082908 A KR 20210082908A KR 1020190175357 A KR1020190175357 A KR 1020190175357A KR 20190175357 A KR20190175357 A KR 20190175357A KR 20210082908 A KR20210082908 A KR 20210082908A
Authority
KR
South Korea
Prior art keywords
layer
sub
pixel
overcoat layer
electrode
Prior art date
Application number
KR1020190175357A
Other languages
English (en)
Inventor
심성빈
김수현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190175357A priority Critical patent/KR20210082908A/ko
Priority to CN202011529355.1A priority patent/CN113053958A/zh
Priority to US17/133,941 priority patent/US11672137B2/en
Publication of KR20210082908A publication Critical patent/KR20210082908A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3211—
    • H01L27/326—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제1 서브 화소 및 제2 서브 화소를 구비한 기판; 상기 기판 상에 구비되며, 상기 제1 서브 화소의 가장자리를 둘러싸는 제1 보조층 및 상기 제2 서브 화소의 가장자리를 둘러싸는 제2 보조층을 포함하는 보조층; 상기 제1 서브 화소 및 제2 서브 화소 각각에 구비된 제1 전극; 상기 제1 전극 상에 구비된 발광층; 및 상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고, 상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 보조층과 연결되어 있고, 상기 제2 서브 화소에 구비된 제1 전극은 상기 제2 보조층과 연결되어 있는 전계 발광 표시 장치를 제공한다.

Description

전계 발광 표시 장치{Electroluminescent Display Device}
본 발명은 전계 발광 표시 장치에 관한 것이다.
전계 발광 표시 장치는 애노드 전극과 캐소드 전극 사이에 발광층이 형성된 구조로 이루어져, 상기 두 개의 전극 사이의 전계에 의해 상기 발광층이 발광함으로써 화상을 표시하는 장치이다.
상기 발광층은 전자와 정공의 결합에 의해 엑시톤(exciton)이 생성되고 생성된 엑시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 하는 유기물로 이루어질 수도 있고, 퀀텀 도트(Quantum dot)와 같은 무기물로 이루어질 수도 있다.
상기 발광층은 서브 화소 별로 상이한 색상, 예로서, 적색, 녹색, 및 청색의 광을 발광하도록 이루어질 수도 있고, 서브 화소 별로 동일한 색상, 예로서, 백색의 광을 발광하도록 이루어질 수도 있다.
고해상도의 전계 발광 표시 장치를 얻기 위해서는 조밀한 간격으로 서브 화소를 형성해야 하는데, 마스크를 이용하여 서브 화소 별로 상이한 색상의 발광층을 정밀하게 패턴 형성하는 것은 용이하지 않다. 따라서, 마스크 없이 복수의 스택 또는 발광층을 적층하는 방법이 고해상도의 전계 발광 표시 장치를 구현하는데 보다 용이할 수 있다.
그러나, 종래의 고해상도의 전계 발광 표시 장치는 발광효율이 떨어지고 제조 공정도 복잡한 단점이 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 발광효율을 향상시키고 제조 공정도 단순화할 수 있는 전계 발광 표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 제1 서브 화소 및 제2 서브 화소를 구비한 기판; 상기 기판 상에 구비되며, 상기 제1 서브 화소의 가장자리를 둘러싸는 제1 보조층 및 상기 제2 서브 화소의 가장자리를 둘러싸는 제2 보조층을 포함하는 보조층; 상기 제1 서브 화소 및 제2 서브 화소 각각에 구비된 제1 전극; 상기 제1 전극 상에 구비된 발광층; 및 상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고, 상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 보조층과 연결되어 있고, 상기 제2 서브 화소에 구비된 제1 전극은 상기 제2 보조층과 연결되어 있는 전계 발광 표시 장치를 제공한다.
본 발명은 또한, 제1 서브 화소 및 제2 서브 화소를 포함한 복수의 서브 화소를 구비한 기판; 상기 기판 상의 제1 서브 화소에 구비된 제1 오버코트층, 상기 기판 상의 제2 서브 화소에 구비된 제2 오버코트층, 상기 기판 상의 제1 서브 화소와 제2 서브 화소 사이의 경계에 구비된 제3 오버코트층을 포함하여 이루어진 오버코트층; 상기 오버코트층 상에 구비되며, 상기 제1 서브 화소 및 제2 서브 화소 각각에 구비된 제1 전극; 상기 제1 전극 상에 구비된 발광층; 및 상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고, 상기 제1 오버코트층, 상기 제2 오버코트층, 및 상기 제3 오버코트층은 서로 연결되지 않고 이격되어 있는 전계 발광 표시 장치를 제공한다.
본 발명의 일 실시예에 따르면, 발광층에서 발광된 광이 제3 오버코트층 영역에서 반사되어 각각의 발광 영역으로 진행하기 때문에 발광 효율이 향상되는 효과가 있다.
본 발명의 일 실시예에 따르면, 제3 오버코트층의 폭을 줄임으로써 발광 영역의 크기를 증가시킬 수 있어서 개구율을 향상시킬 수 있고 그에 따라 발광 효율이 향상될 수 있다.
본 발명의 일 실시예에 따르면, 제1 전극을 별도의 마스크 공정 없이 개별 서브 화소에 패턴 형성할 수 있기 때문에 공정이 간소화될 수 있다.
본 발명의 일 실시예에 따르면 별도의 뱅크가 필요하지 않기 때문에 뱅크 형성 공정을 생략할 수 있어 공정이 단순해질 수 있다.
본 발명의 일 실시예에 따르면, 증착공정의 특성상 제3 오버코트층의 측면 상에 증착되는 발광층의 두께가 상대적으로 작게 형성되기 때문에, 그 영역에서 저항이 증가되어 이웃하는 서브 화소 사이에서 누설전류 발생이 줄어들 수 있다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 도 1의 A-B라인의 단면에 해당한다.
도 3은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 패시베이션층과 오버코트층을 도시한 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 5는 도 4의 A-B라인의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 7는 도 6의 A-B라인의 단면도이다.
도 8은 도 6의 C-D라인의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 10은 도 9의 A-B라인의 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 12는 도 11의 A-B라인의 단면도이다.
도 13a 내지 도 13c는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 1에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100), 보조층(310, 320, 330, 340), 및 제1 전극(610, 620, 630, 640)을 포함하여 이루어진다.
상기 기판(100) 상에는 복수의 서브 화소(SP1, SP2, SP3, SP4)가 형성되어 있다.
상기 복수의 서브 화소(SP1, SP2, SP3, SP4)는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3) 및 제4 서브 화소(SP4)를 포함하여 이루어질 수 있다. 상기 제1 내지 제4 서브 화소(SP1, SP2, SP3, SP4)의 조합에 의해서 하나의 화소가 정의될 수 있다. 상기 제1 서브 화소(SP1)는 제1 색상의 광, 예로서 적색 광을 방출하도록 구비되고, 상기 제2 서브 화소(SP2)는 제2 색상의 광, 예로서 백색 광을 방출하도록 구비되고, 상기 제3 서브 화소(SP3)는 제3 색상의 광, 예로서 청색 광을 방출하도록 구비되고, 상기 제4 서브 화소(SP4)는 제4 색상의 광, 예로서 녹색 광을 방출하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 복수의 서브 화소(SP1, SP2, SP3, SP4)는 2×2의 행렬구조로 배열될 수 있으며, 그에 따라, 제1 서브 화소(SP1)와 제2 서브 화소(SP2)는 제1 행에 순서대로 배열되고, 제3 서브 화소(SP3)와 제4 서브 화소(SP4)는 제2 행에 순서대로 배열될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 예로서 상기 복수의 서브 화소(SP1, SP2, SP3, SP4)가 일렬로 배열되는 것도 가능하다.
또한, 본 발명의 다른 실시예에 따르면, 적색의 제1 서브 화소(SP1), 녹색의 제2 서브 화소(SP2), 및 청색의 제3 서브 화소(SP3)의 조합에 의해 하나의 화소가 정의될 수도 있으며, 이 경우 상기 제1 내지 제3 서브 화소(SP1, SP2, SP3)는 일렬로 배열될 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 보조층(310, 320, 330, 340)는 제1 서브 화소(SP1)의 외곽을 둘러싸는 제1 보조층(310), 제2 서브 화소(SP2)의 외곽을 둘러싸는 제2 보조층(320), 제3 서브 화소(SP3)의 외곽을 둘러싸는 제3 보조층(330), 및 제4 서브 화소(SP4)의 외곽을 둘러싸는 제4 보조층(340)을 포함하여 이루어진다. 그에 따라, 상기 보조층(310, 320, 330, 340)은 상기 복수의 서브 화소(SP1, SP2, SP3, SP4)의 형상에 대응하는 형상, 예로서 사각형 형상의 프레임(frame) 구조로 이루어질 수 있다. 상기 프레임 구조는 액자와 같이 중앙부는 비어있고 외곽부만 구비된 구조를 의미한다.
상기 제1 보조층(310)은 제1 서브 화소(SP1)의 제1 전극(610)의 외곽을 둘러싸도록 구비되며, 상기 제1 보조층(310)의 적어도 일부는 상기 제1 서브 화소(SP1)의 제1 전극(610)과 중첩된다. 유사하게, 상기 제2 내지 제4 보조층(320, 330, 340)은 제2 내지 제4 서브 화소(SP2, SP3, SP4)의 제1 전극(620, 630, 640)의 외곽을 둘러싸도록 구비되며, 상기 제2 내지 제4 보조층(320, 330, 340)의 적어도 일부는 상기 제2 내지 제4 서브 화소(SP2, SP3, SP4)의 제1 전극(620, 630, 640)과 중첩된다. 상기 제1 보조층(310), 제2 보조층(320), 제3 보조층(330), 및 제4 보조층(340)은 서로 연결되지 않고 전기적으로 절연되어 있다.
상기 제1 전극(610, 620, 630, 640)은 제1 내지 제4 서브 화소(SP1, SP2, SP3, SP4)에 각각 패턴 형성되어 있다. 즉, 상기 제1 서브 화소(SP1)에 하나의 제1 전극(610)이 형성되어 있고, 상기 제2 서브 화소(SP2)에 다른 하나의 제1 전극(620)이 형성되어 있고, 상기 제3 서브 화소(SP3)에 또 다른 하나의 제1 전극(630)이 형성되어 있고, 상기 제4 서브 화소(SP4)에 또 다른 하나의 제1 전극(640)이 형성되어 있다.
상기 제1 전극(610, 620, 630, 640)은 제1 내지 제4 서브 화소(SP1, SP2, SP3, SP4)에서 애노드(Anode)로 기능할 수 있으며, 그에 따라 제1 내지 제4 서브 화소(SP1, SP2, SP3, SP4)에 각각 패턴 형성된 구동 박막 트랜지스터의 소스 단자 또는 드레인 단자와 전기적으로 연결된다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 도 1의 A-B라인의 단면에 해당한다. 도 3은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 패시베이션층과 오버코트층을 도시한 평면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100), 회로 소자층(200), 패시베이션층(400), 오버코트층(500), 제1 전극(610, 620), 발광층(700), 및 제2 전극(800)을 포함하여 이루어진다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치는 발광된 광이 하부쪽으로 방출되는 소위 하부 발광(Bottom emisison) 방식으로 이루어질 수 있고, 이 경우, 상기 기판(100)은 유리 또는 플라스틱과 같은 투명한 물질로 이루어질 수 있다. 다만, 본 발명의 일 실시예에 따른 전계 발광 표시 장치가 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emisison) 방식으로 이루어진 경우에는, 상기 기판(100)은 투명한 물질뿐만 아니라 불투명한 물질로 이루어질 수 있다.
상기 회로 소자층(200)은 상기 기판(100) 상에 형성되어 있다. 상기 회로 소자층(200)에는 서브 화소(SP1, SP2) 별로 구동 박막 트랜지스터(Tr) 및 보조층(310, 320)이 형성되어 있다. 상기 구동 박막 트랜지스터(Tr) 및 보조층(310, 320) 이외에도 상기 회로 소자층(200)에는 게이트 배선, 데이터 배선, 전원 배선 및 기준 배선을 포함한 다양한 신호 배선들, 스위칭 박막 트랜지스터와 센싱 박막 트랜지스터를 포함한 각종 박막 트랜지스터, 및 커패시터 등이 구비되어 있다.
상기 구동 박막 트랜지스터(Tr)는 제1 서브 화소(SP1) 및 제2 서브 화소(SP2)에 각각 형성되어 있다. 이와 같은 구동 박막 트랜지스터(Tr)는 상기 기판(100) 상에 구비된 액티브층(210), 상기 액티브층(210) 상에 구비된 게이트 절연막(220), 상기 게이트 절연막(220) 상에 구비된 게이트 전극(230), 상기 게이트 전극(230) 상에 구비된 층간 절연막(240), 및 상기 층간 절연막(240) 상에 구비되며 상기 층간 절연막(240)과 상기 게이트 절연막(220)에 구비된 홀을 통해서 상기 액티브층(210)의 일단과 타단에 각각 연결되는 소스 전극(251) 및 드레인 전극(252)을 포함하여 이루어진다. 도시하지는 않았지만, 상기 액티브층(210)으로 외부광이 유입되는 것을 차단하기 위해서, 상기 액티브층(210)의 아래에 차광층이 추가로 형성될 수 있다. 게이트 전극(230)이 액티브층(210) 위에 구비된 상부 게이트(Top Gate) 구조의 구동 박막 트랜지스터(Tr)가 도시되었지만, 본 발명은 게이트 전극(230)이 액티브층(210) 아래에 구비된 하부 게이트(Bottom Gate) 구조의 구동 박막 트랜지스터(Tr)를 포함할 수 있다. 상기 구동 박막 트랜지스터(Tr)는 당업계에 공지된 다양한 형태로 변경될 수 있다.
상기 보조층(310, 320)은 제1 서브 화소(SP1)에 구비된 제1 보조층(310) 및 제2 서브 화소(SP2)에 구비된 제2 보조층(320)을 포함하여 이루어진다. 상기 보조층(310, 320)은 상기 구동 박막 트랜지스터(Tr)의 소스 전극(251) 및 드레인 전극(252)과 동일한 층에서 동일한 도전물질로 이루어질 수 있다.
상기 제1 보조층(310)은 제1 서브 화소(SP1)의 양측 가장자리에 구비된다. 제1 서브 화소(SP1)의 일측, 예로서 우측 가장자리에 구비된 제1 보조층(310)은 제1 서브 화소(SP1)의 구동 박막 트랜지스터(Tr)의 드레인 전극(252)과 연결될 수 있다. 다만, 경우에 따라서 상기 제1 보조층(310)이 제1 서브 화소(SP1)의 구동 박막 트랜지스터(Tr)의 소스 전극(251)과 연결될 수도 있다. 이때, 상기 제1 보조층(310)은 상기 드레인 전극(252) 또는 상기 소스 전극(251)과 일체로 형성될 수 있다.
유사하게, 제2 보조층(320)은 제2 서브 화소(SP2)의 양측 가장자리에 구비된다. 제2 서브 화소(SP2)의 일측, 예로서 우측 가장자리에 구비된 제2 보조층(320)은 제2 서브 화소(SP2)의 구동 박막 트랜지스터(Tr)의 드레인 전극(252)과 연결될 수 있다. 다만, 경우에 따라서 상기 제2 보조층(320)이 제2 서브 화소(SP2)의 구동 박막 트랜지스터(Tr)의 소스 전극(251)과 연결될 수도 있다. 이때, 상기 제2 보조층(320)은 상기 드레인 전극(252) 또는 상기 소스 전극(251)과 일체로 형성될 수 있다.
상기 제2 서브 화소(SP2)의 타측, 예로서 좌측 가장자리에 구비된 제2 보조층(320)은 상기 제1 서브 화소(SP1)의 일측, 예로서 우측 가장자리에 구비된 제1 보조층(310)과 제3 패시베이션층(430)을 사이에 두고 마주하고 있다. 따라서, 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이의 경계 영역에서, 상기 제1 보조층(310)과 상기 제2 보조층(320)은 서로 마주하고 있다.
상기 패시베이션층(400)은 상기 회로 소자층(200) 상에, 보다 구체적으로, 구동 박막 트랜지스터(Tr)의 소스 전극(251)과 드레인 전극(252), 및 보조층(310, 320) 상에 구비되어 있다. 상기 패시베이션층(400)은 무기 절연물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 패시베이션층(400)은 상기 제1 서브 화소(SP1)에 구비된 제1 패시베이션층(410), 상기 제2 서브 화소(SP2)에 구비된 제2 패시베이션층(420), 및 상기 제1 패시베이션층(410)과 상기 제2 패시베이션층(420) 사이에 구비된 제3 패시베이션층(430)을 포함하여 이루어진다. 상기 제3 패시베이션층(430)은 상기 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이의 경계 영역에 구비될 수 있다.
상기 제1 패시베이션층(410)과 상기 제3 패시베이션층(430)은 서로 이격되어 있으며, 상기 제1 패시베이션층(410)과 상기 제3 패시베이션층(430) 사이의 이격 공간에서 상기 제1 보조층(310)의 적어도 일부가 노출된다. 또한, 상기 제2 패시베이션층(420)과 상기 제3 패시베이션층(430)은 서로 이격되어 있으며, 상기 제2 패시베이션층(420)과 상기 제3 패시베이션층(430) 사이의 이격 공간에서 상기 제2 보조층(320)의 적어도 일부가 노출된다.
도 3을 참조하면, 상기 제1 패시베이션층(410)은 상기 제1 서브 화소(SP1)의 형상에 대응하는 형상으로 섬 구조로 형성되고, 상기 제2 패시베이션층(420)은 상기 제2 서브 화소(SP2)의 형상에 대응하는 형상으로 섬 구조로 형성되고, 상기 제3 패시베이션층(430)은 상기 제1 서브 화소(SP1)와 상기 제2 서브 화소(SP2)를 둘러싸면서 각각의 서브 화소들(SP1, SP2) 사이의 경계영역에 메쉬(mesh) 형상으로 형성될 수 있다. 이때, 상기 제1 패시베이션층(410)과 상기 제3 패시베이션층(430)은 서로 연결되지 않고 소정 간격으로 이격되어 있고, 상기 제2 패시베이션층(420)과 상기 제3 패시베이션층(430)도 서로 연결되지 않고 소정 간격으로 이격되어 있다. 따라서, 상기 제1 패시베이션층(410)과 상기 제2 패시베이션층(420)도 서로 연결되지 않고 소정 간격으로 이격되어 있다.
다시 도 2를 참조하면, 상기 오버코트층(500)은 상기 패시베이션층(400) 상에 형성되어 있다. 상기 오버코트층(500)은 유기 절연물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 오버코트층(500)은 상기 제1 서브 화소(SP1)에 구비된 제1 오버코트층(510), 상기 제2 서브 화소(SP2)에 구비된 제2 오버코트층(520), 및 상기 제1 오버코트층(510)과 상기 제2 오버코트층(520) 사이에 구비된 제3 오버코트층(530)을 포함하여 이루어질 수 있다. 상기 제3 오버코트층(530)은 상기 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이의 경계 영역에 구비될 수 있다.
상기 제1 오버코트층(510)은 상기 제1 패시베이션층(410) 상에 구비되고, 상기 제2 오버코트층(520)은 상기 제2 패시베이션층(420) 상에 구비되고, 상기 제3 오버코트층(530)은 상기 제3 패시베이션층(430) 상에 구비된다. 상기 제1 오버코트층(510)과 상기 제3 오버코트층(530)은 제1 개구 영역(OA1)을 사이에 두고 서로 이격되어 있고, 상기 제2 오버코트층(520)과 상기 제3 오버코트층(530)은 제2 개구 영역(OA2)을 사이에 두고 서로 이격되어 있다.
상기 제1 오버코트층(510)은 상기 제1 패시베이션층(410) 보다 넓은 폭을 가지도록 형성될 수 있으며, 구체적으로, 상기 제1 오버코트층(510)은 상기 제1 패시베이션층(410)의 일측과 타측에서 각각 연장되면서 상기 제1 보조층(310)의 상면 일부와 접할 수 있다. 상기 제2 오버코트층(520)은 상기 제2 패시베이션층(420) 보다 넓은 폭을 가지도록 형성될 수 있으며, 구체적으로, 상기 제2 오버코트층(520)은 상기 제2 패시베이션층(420)의 일측과 타측에서 각각 연장되면서 상기 제2 보조층(320)의 상면 일부와 접할 수 있다. 상기 제3 오버코트층(530)은 상기 제3 패시베이션층(430) 보다 넓은 폭을 가지도록 형성될 수 있으며, 구체적으로, 상기 제3 오버코트층(530)은 상기 제3 패시베이션층(430)의 일측과 타측에서 각각 연장되지만 상기 제1 보조층(310) 및 상기 제2 보조층(320)과 접하지 않는다. 그에 따라서, 상기 제3 오버코트층(530)의 아래에 제1 언더컷 영역(UC1) 및 제2 언더컷 영역(UC2)이 마련된다.
상기 제1 언더컷 영역(UC1)은 상기 제1 보조층(310)과 상기 제3 오버코트층(530) 사이의 공간으로서, 상기 제1 개구 영역(OA1)과 연통되어 있다. 그에 따라, 상기 제1 보조층(310)은 상기 제1 개구 영역(OA1) 및 상기 제1 언더컷 영역(UC1)에서 노출되어 있다.
상기 제1 개구 영역(OA1)은 상기 오버코트층(500)이 형성되지 않은 영역으로서 상기 제1 오버코트층(510)과 상기 제3 오버코트층(530) 사이의 이격 영역에 마련되고, 상기 제1 언더컷 영역(UC1)은 상기 제3 오버코트층(530)과 상기 제1 보조층(310) 사이에서 상기 제3 패시베이션층(430)이 제거된 영역에 마련된다. 상기 제1 언더컷 영역(UC1) 및 제1 개구 영역(OA1)은 서로 접하면서 연통되어 있다. 상기 제1 개구 영역(OA1)은 상기 오버코트층(500)에 의해 가려지지 않고 노출된 영역으로서, 상기 패시베이션층(400)이 형성되지 않은 영역이다. 상기 제1 언더컷 영역(UC1)은 상기 제3 오버코트층(530)에 의해 가려지지만, 상기 제3 오버코트층(530)의 일단 하부에서 식각액의 침투에 의해 상기 제3 패시베이션층(430)의 소정 부분이 제거되어 형성된 영역이다. 상기 식각액의 침투시에 상기 제1 보조층(310)이 에치 스톱퍼 역할을 함으로써, 상기 제1 보조층(310) 및 그 하부의 회로소자층(200)이 상기 식각액에 의해 식각되지 않게 된다.
상기 제2 언더컷 영역(UC2)은 상기 제2 보조층(320)과 상기 제3 오버코트층(530) 사이의 공간으로서, 상기 제2 개구 영역(OA2)과 연통되어 있다. 그에 따라, 상기 제2 보조층(320)은 상기 제2 개구 영역(OA2) 및 상기 제2 언더컷 영역(UC2)에서 노출되어 있다.
상기 제2 개구 영역(OA2)은 상기 오버코트층(500)이 형성되지 않은 영역으로서 상기 제2 오버코트층(520)과 상기 제3 오버코트층(530) 사이의 이격 영역에 마련되고, 상기 제2 언더컷 영역(UC2)은 상기 제3 오버코트층(530)과 상기 제2 보조층(320) 사이에서 상기 제3 패시베이션층(430)이 제거된 영역에 마련된다. 상기 제2 언더컷 영역(UC2) 및 제2 개구 영역(OA2)은 서로 접하면서 연통되어 있다. 상기 제2 개구 영역(OA2)은 상기 오버코트층(500)에 의해 가려지지 않고 노출된 영역으로서, 상기 패시베이션층(400)이 형성되지 않은 영역이다. 상기 제2 언더컷 영역(UC2)은 상기 제3 오버코트층(530)에 의해 가려지지만, 상기 제3 오버코트층(530)의 타단 하부에서 식각액의 침투에 의해 상기 제3 패시베이션층(430)의 소정 부분이 제거되어 형성된 영역이다. 상기 식각액의 침투시에 상기 제2 보조층(320)이 에치 스톱퍼 역할을 함으로써, 상기 제2 보조층(320) 및 그 하부의 회로소자층(200)이 상기 식각액에 의해 식각되지 않게 된다.
도 3을 참조하면, 상기 제1 오버코트층(510)은 상기 제1 서브 화소(SP1)의 형상에 대응하는 형상으로 섬 구조로 형성되고, 상기 제2 오버코트층(520)은 상기 제2 서브 화소(SP2)의 형상에 대응하는 형상으로 섬 구조로 형성되고, 상기 제3 오버코트층(530)은 상기 제1 서브 화소(SP1)와 상기 제2 서브 화소(SP2)를 둘러싸면서 각각의 서브 화소들(SP1, SP2) 사이의 경계영역에 메쉬(mesh) 형상으로 형성될 수 있다.
상기 제1 오버코트층(510)은 상기 제1 패시베이션층(410) 보다 넓은 면적으로 가지면서 상기 제1 패시베이션층(410)과 중첩되고, 상기 제2 오버코트층(520)은 상기 제2 패시베이션층(420) 보다 넓은 면적으로 가지면서 상기 제2 패시베이션층(420)과 중첩되고, 상기 제3 오버코트층(530)은 상기 제3 패시베이션층(430) 보다 넓은 면적으로 가지면서 상기 제3 패시베이션층(430)과 중첩되도록 형성될 수 있다.
상기 제1 오버코트층(510)과 상기 제3 오버코트층(530)은 서로 연결되지 않고 제1 개구 영역(OA1)을 사이에 두고 이격되어 있고, 상기 제2 오버코트층(520)과 상기 제3 오버코트층(530)은 서로 연결되지 않고 제2 개구 영역(OA2)을 사이에 두고 이격되어 있다. 따라서, 상기 제1 오버코트층(510)과 상기 제2 오버코트층(520)도 서로 연결되지 않고 이격되어 있다.
다시 도 2를 참조하면, 상기 제1 전극(610, 620)은 상기 오버코트층(510, 520) 상에서 제1 및 제2 서브 화소(SP1, SP2) 각각에 패턴 형성되어 있다.
제1 서브 화소(SP1)에 구비된 상기 제1 전극(610)은 상기 제1 오버코트층(510)의 상면과 측면 및 상기 제1 개구 영역(OA1)을 경유하여 상기 제1 언더컷 영역(UC1)까지 연장되어 있다. 그에 따라, 상기 제1 서브 화소(SP1)에 구비된 상기 제1 전극(610)은 상기 제1 개구 영역(OA1) 및 상기 제1 언더컷 영역(UC1) 에서 상기 제1 보조층(310)의 상면과 접하게 된다. 결국, 상기 제1 서브 화소(SP1)에 구비된 상기 제1 전극(610)은 상기 제1 보조층(310)을 통해서 제1 서브 화소(SP1) 내의 구동 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결된다. 상기 제1 보조층(310)은 상기 제1 전극(610)과 상기 구동 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251) 사이를 연결하는 매개체 역할을 한다.
제2 서브 화소(SP2)에 구비된 상기 제1 전극(620)은 상기 제2 오버코트층(520)의 상면과 측면 및 상기 제2 개구 영역(OA2)을 경유하여 상기 제2 언더컷 영역(UC2)까지 연장되어 있다. 그에 따라, 상기 제2 서브 화소(SP2)에 구비된 상기 제1 전극(620)은 상기 제2 개구 영역(OA2) 및 상기 제2 언더컷 영역(UC2) 에서 상기 제2 보조층(320)의 상면과 접하게 된다. 결국, 상기 제2 서브 화소(SP2)에 구비된 상기 제1 전극(620)은 상기 제2 보조층(320)을 통해서 제2 서브 화소(SP2) 내의 구동 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결된다. 상기 제2 보조층(320)은 상기 제1 전극(620)과 상기 구동 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251) 사이를 연결하는 매개체 역할을 한다.
한편, 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이의 경계 영역에 마련된 제3 오버코트층(530)의 상면 및 측면 상에도 도전층(600)이 형성되어 있다. 상기 도전층(600)은 상기 제1 서브 화소(SP1) 내의 제1 전극(610) 및 상기 제2 서브 화소(SP2) 내의 제1 전극(620) 각각과 연결되지 않고 이격되어 있다. 상기 도전층(600)은 상기 제3 오버코트층(530)과 동일한 패턴으로 형성된다.
상기 도전층(600)은 상기 제1 전극(610, 620)과 동일한 물질로 동일한 공정을 통해 형성된다. 구체적으로, 상기 제1 내지 제3 오버코트층(510, 520, 530) 상에서 스퍼터링(Sputtering)과 같은 증착 물질의 직진성이 좋지 않은 증착 공정을 통해 소정의 도전물질을 증착하게 되면, 상기 도전물질이 상기 제1 내지 제3 오버코트층(510, 520, 530) 상에 증착됨과 더불어 상기 제1 및 제2 개구 영역(OA1, OA2)과 상기 제1 및 제2 언더컷 영역(UC1, UC2)까지도 침투하여 상기 제1 보조층(310)과 상기 제2 보조층(320) 상에도 증착될 수 있다. 그에 따라, 상기 제1 오버코트층(510) 상에서 상기 제1 개구 영역(OA1) 및 제1 언더컷 영역(UC1)까지 연장되는 하나의 제1 전극(610)이 형성되고, 상기 제2 오버코트층(520) 상에서 상기 제2 개구 영역(OA2) 및 제2 언더컷 영역(UC2)까지 연장되는 다른 하나의 제1 전극(620)이 형성되고, 상기 제3 오버코트층(530) 상에 도전층(600)이 형성된다.
이때, 상기 제3 오버코트층(530)이 상기 제1 및 제2 보조층(310, 320)과 이격되어 있기 때문에, 상기 제3 오버코트층(530) 상에 형성되는 도전층(600)이 상기 하나의 제1 전극(610) 및 상기 다른 하나의 제1 전극(620)과 연결되지 않고 이격되며, 그에 따라, 상기 하나의 제1 전극(610) 및 상기 다른 하나의 제1 전극(620)이 서로 이격되면서 각각 제1 및 제2 서브 화소(SP1, SP2)에 패턴 형성될 수 있다.
이와 같이, 본 발명의 일 실시예에 따르면, 상기 제1 전극(610, 620)을 별도의 마스크 공정 없이 개별 서브 화소(SP1, SP2)에 패턴 형성할 수 있기 때문에 공정이 간소화되는 장점이 있다.
상기 발광층(700)은 상기 도전층(600) 및 상기 제1 전극(610, 620) 상에 형성되어 있다. 상기 발광층(700)은 제1 서브 화소(SP1) 및 제2 서브 화소(SP2) 사이에서 단절되지 않고 연결되어 있다. 상기 발광층(700)은 증발법(Evaporation)과 같은 증착 물질의 직진성이 우수한 증착 공정을 통해 형성할 수 있기 때문에 상기 제1 및 제2 언더컷 영역(UC1, UC2)까지 침투하지 않을 수 있고, 그에 따라 상기 제1 및 제2 언더컷 영역(UC1, UC2)에는 상기 발광층(700)이 채워지지 않은 빈 공간이 마련될 수 있다.
상기 제1 서브 화소(SP1)에서 상기 제1 전극(610)과 접하는 상기 발광층(700)의 영역이 제1 발광 영역(EA1)이 되고, 상기 제2 서브 화소(SP2)에서 상기 제1 전극(620)과 접하는 상기 발광층(700)의 영역이 제2 발광 영역(EA2)이 된다. 상기 제1 발광 영역(EA1)은 상기 제1 오버코트층(610)을 사이에 두고 배치된 일측의 제3 오버코트층(630)과 타측의 제3 오버코트층(630) 사이의 영역을 포함할 수 있고, 상기 제2 발광 영역(EA2)은 상기 제2 오버코트층(620)을 사이에 두고 배치된 일측의 제3 오버코트층(630)과 타측의 제3 오버코트층(630) 사이의 영역을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 화살표로 표시된 바와 같이, 상기 발광층(700)에서 발광된 광이 상기 제3 오버코트층(530) 영역에서, 구체적으로 상기 제3 오버코트층(530)의 측면에 구비된 도전층(600)에서 반사되어 각각의 발광 영역(EA1, EA2)으로 진행하기 때문에 발광 효율이 향상되는 효과가 있다. 또한, 본 발명의 일 실시예에 따르면, 상기 제3 오버코트층(630)의 폭을 줄임으로써 상기 발광 영역(EA1, EA2)의 크기를 증가시킬 수 있어서 개구율이 향상되는 효과가 있다.
한편, 상기 발광층(700)이 상기 제1 전극(610, 620)의 양끝단 상에 구비되지 않기 때문에, 상기 제1 전극(610, 620)의 양끝단 영역에 전류가 집중된다 하여도 그 영역에서 발광이 일어나지 않게 되어 상기 제1 전극(610, 620)의 양끝단을 가리기 위한 별도의 뱅크가 필요하지 않다. 설령, 상기 발광층(700)이 상기 제1 및 제2 언더컷 영역(UC1, UC2)까지 침투하여 상기 제1 전극(610, 620)의 양끝단 영역 상에 형성된다 하여도, 상기 제1 및 제2 언더컷 영역(UC1, UC2)에는 상기 제3 오버코트층(530)이 형성되어 있기 때문에 상기 제1 전극(610, 620)의 양끝단 영역에서 발광이 일어나지는 않게 되므로, 별도의 뱅크는 필요하지 않다.
이와 같이, 본 발명의 일 실시예에 따르면 별도의 뱅크가 필요하지 않기 때문에 그 만큼 공정이 단순해지는 장점이 있다.
상기 발광층(700)은 백색의 광을 발광하도록 구비될 수 있고, 이 경우 상기 발광층(700)은 복수의 스택 구조로 이루어질 수 있다. 예로서, 상기 발광층(700)은 청색 또는 황녹색과 같은 제1 색상의 광을 발광하는 제1 스택, 황녹색 또는 청색과 같은 제2 색상의 광을 발광하는 제2 스택, 및 상기 제1 스택과 제2 스택 사이에 구비된 N형 및 P형 전하생성층(Charge Generation Layer)을 포함하여 이루어질 수 있다. 이때, 상기 제1 스택은 차례로 적층된 제1 정공 수송층, 상기 제1 색상의 광을 발광하는 제1 유기 발광층 및 제1 전자 수송층을 포함하여 이루어질 수 있고, 상기 제2 스택은 차례로 적층된 제2 정공 수송층, 상기 제2 색상의 광을 발광하는 제2 유기 발광층 및 제2 전자 수송층을 포함하여 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
한편, 상기 발광층(700)이 제1 서브 화소(SP1) 및 제2 서브 화소(SP2) 사이에서 단절되지 않고 연결되어 있기 때문에, 제1 서브 화소(SP1) 및 제2 서브 화소(SP2) 사이에서 누설전류가 발생할 가능성이 있다. 특히, 상기 발광층(700)을 구성하는 N형 전하생성층은 도전성이 우수하기 때문에, 상기 N형 전하생성층을 통해서 이웃하는 서브 화소(SP1, SP2) 사이에 전하가 이동하여 누설전류가 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 증착공정의 특성상 상기 제3 오버코트층(530)의 측면 상에 증착되는 상기 발광층(700)의 두께가 상대적으로 작게 형성되기 때문에, 그 영역에서 저항이 증가되어 이웃하는 서브 화소(SP1, SP2) 사이에서 누설전류 발생이 줄어드는 효과가 있다.
상기 제2 전극(800)은 상기 발광층(700) 상에 형성되어 있다. 상기 제2 전극(800)은 제1 서브 화소(SP1) 및 제2 서브 화소(SP2) 사이에서 단절되지 않고 연결되어 있다. 상기 제2 전극(800)은 전계 발광 표시 장치의 캐소드(Cathode)로 기능할 수 있다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치가 하부 발광(Bottom emisison) 방식으로 이루어질 경우, 상기 제2 전극(800)은 반사 전극을 포함하고 상기 제1 전극(610, 620)은 투명 전극을 포함할 수 있다. 반대로, 본 발명의 일 실시예에 따른 전계 발광 표시 장치가 상부 발광(Top emisison) 방식으로 이루어질 경우, 상기 제2 전극(800)은 투명 전극을 포함하고 상기 제1 전극(610, 620)은 반사 전극을 포함할 수 있다.
도시하지는 않았지만, 상기 제2 전극(800) 상에는 봉지층이 추가로 형성되어 상기 발광층(700)으로 외부의 수분이 침투하는 것을 방지할 수 있다. 이와 같은 봉지층은 무기절연물로 이루어질 수도 있고 무기절연물과 유기절연물이 교대로 적층된 구조로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다.
또한, 도시하지는 않았지만, 본 발명의 일 실시예에 따르면 서브 화소(SP1, SP2) 별로 컬러 필터가 구비될 수 있다. 본 발명의 일 실시예에 따른 전계 발광 표시 장치가 하부 발광 방식으로 이루어진 경우 상기 컬러 필터는 상기 회로 소자층(200)에 구비되고, 상부 발광 방식으로 이루어진 경우 상기 컬러 필터는 상기 제2 전극(800) 위에 구비될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이고, 도 5는 도 4의 A-B라인의 단면에 해당한다.
도 4 및 도 5에 따른 전계 발광 표시 장치는 콘택홀(CH)이 추가된 점에서 전술한 도 1 내지 도 3에 따른 전계 발광 표시 장치와 상이하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 4에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면 개별 서브 화소(SP1, SP2, SP3, SP4) 별로 콘택홀(CH)이 구비되어 있다. 상기 콘택홀(CH)을 통해서 제1 전극(610, 620, 630, 640)이 각각의 서브 화소(SP1, SP2, SP3, SP4)에 구비된 구동 박막 트랜지스터의 소스 전극 또는 드레인 전극과 연결된다.
전술한 도 1에 따른 실시예에서는, 제1 전극(610, 620, 630, 640)이 각각의 서브 화소(SP1, SP2, SP3, SP4) 내의 보조층(310, 320, 330, 340)과 연결되고, 상기 보조층(310, 320, 330, 340)이 각각의 서브 화소(SP1, SP2, SP3, SP4)에 구비된 구동 박막 트랜지스터의 소스 전극 또는 드레인 전극과 연결된다. 특히, 전술한 도 2에서 알 수 있듯이, 제1 전극(610, 620)은 개구 영역(OA1, OA2) 및 언더컷 영역(UC1, UC2)에서 상기 보조층(310, 320)과 연결되기 때문에 별도의 콘택홀이 구비되지 않는다.
그에 반하여, 도 4 및 도 5에 따른 실시예에서는, 제1 전극(610, 620, 630, 640)이 각각의 서브 화소(SP1, SP2, SP3, SP4) 내의 보조층(310, 320, 330, 340)과 연결되지만 상기 보조층(310, 320, 330, 340)이 각각의 서브 화소(SP1, SP2, SP3, SP4)에 구비된 구동 박막 트랜지스터의 소스 전극(251) 또는 드레인 전극(252)과 연결되지 않는다. 그에 따라, 제1 전극(610, 620, 630, 640)은 별도로 마련된 상기 콘택홀(CH)을 통해서 구동 박막 트랜지스터의 소스 전극(251) 또는 드레인 전극(252)과 연결된다. 상기 콘택홀(CH)은 상기 보조층(310, 320, 330, 340)과 중첩되지 않도록 형성될 수 있다. 이와 같은 콘택홀(CH)은 각각의 서브 화소(SP1, SP2, SP3, SP4) 내의 다양한 위치에 형성될 수 있다.
보다 구체적으로 설명하면, 도 5에서 알 수 있듯이, 제1 서브 화소(SP1)에 구비된 제1 패시베이션층(410) 및 제1 오버코트층(510)에 콘택홀(CH)이 구비되어 상기 콘택홀(CH)을 통해서 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)이 노출된다. 그에 따라, 상기 제1 오버코트층(510) 상에 구비된 제1 전극(610)이 상기 콘택홀(CH)을 통해서 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결된다.
이때, 제1 보조층(310)은 제1 서브 화소(SP1)에 구비된 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결되지 않는다. 따라서, 상기 제1 보조층(310)이 노출되는 제1 개구 영역(OA1) 및 제1 언더컷 영역(UC1)은 상기 콘택홀(CH)과 중첩되지 않는다. 이와 같이 상기 제1 보조층(310)은 상기 제1 전극(610)과 상기 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251) 사이의 전기적 연결을 위한 매개체로 기능하지 않기 때문에, 비도전 물질로 이루어지는 것도 가능하다.
유사하게, 제2 서브 화소(SP2)에 구비된 제2 패시베이션층(420) 및 제2 오버코트층(520)에 콘택홀(CH)이 구비되어 상기 콘택홀(CH)을 통해서 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)이 노출된다. 그에 따라, 상기 제2 오버코트층(520) 상에 구비된 제1 전극(620)이 상기 콘택홀(CH)을 통해서 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결된다.
이때, 제2 보조층(320)은 제2 서브 화소(SP2)에 구비된 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결되지 않는다. 따라서, 상기 제2 보조층(320)이 노출되는 제2 개구 영역(OA2) 및 제2 언더컷 영역(UC2)은 상기 콘택홀(CH)과 중첩되지 않는다. 이와 같이 상기 제2 보조층(320)은 상기 제1 전극(620)과 상기 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251) 사이의 전기적 연결을 위한 매개체로 기능하지 않기 때문에, 비도전 물질로 이루어지는 것도 가능하다.
도 6은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이고, 도 7는 도 6의 A-B라인의 단면에 해당하고, 도 8은 도 6의 C-D라인의 단면에 해당한다. 도 6 내지 도 8에 따른 전계 발광 표시 장치는 제3 개구 영역(OA3)이 추가로 형성된 점에서 전술한 도 1 내지 도 3에 따른 전계 발광 표시 장치와 상이하다. 따라서, 동일한 구성요소에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 6에서 알 수 있듯이, 상기 제3 개구 영역(OA3)은 개별 서브 화소(SP1, SP2, SP3, SP4) 내에 구비되어 있다. 상기 제3 개구 영역(OA3)은 도 6과 같이 평면도 상으로 복수의 +자 구조가 서로 연결된 구조로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 예로서, 상기 제3 개구 영역(OA3)은 평면도 상으로 일직선 구조, 곡선 구조, 복수의 직선 또는 곡선이 연속된 스트라이프 구조, 메쉬 구조 등으로 다양하게 변경될 수 있다.
도 7에서 알 수 있듯이, 제1 서브 화소(SP1)의 제1 오버코트층(510)에는 제3 개구 영역(OA3)이 마련되어 있다. 상기 제3 개구 영역(OA3)에서는 제1 패시베이션층(410)이 노출되어 있다. 즉, 상기 제1 패시베이션층(410)에는 상기 제3 개구 영역(OA3)이 구비되지 않을 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 서브 화소(SP1)의 제1 전극(610)은 상기 제3 개구 영역(OA3)과 접하는 상기 제1 오버코트층(510)의 측면을 따라 상기 제3 개구 영역(OA3)으로 연장되어 상기 제3 개구 영역(OA3)에 노출된 제1 패시베이션층(410)의 상면을 덮도록 형성될 수 있다.
유사하게, 제2 서브 화소(SP2)의 제2 오버코트층(520)에는 제3 개구 영역(OA3)이 마련되어 있다. 상기 제3 개구 영역(OA3)에서는 제2 패시베이션층(420)이 노출되어 있다. 즉, 상기 제2 패시베이션층(420)에는 상기 제3 개구 영역(OA3)이 구비되지 않을 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제2 서브 화소(SP2)의 제1 전극(620)은 상기 제3 개구 영역(OA3)과 접하는 상기 제2 오버코트층(520)의 측면을 따라 상기 제3 개구 영역(OA3)으로 연장되어 상기 제3 개구 영역(OA3)에 노출된 제2 패시베이션층(420)의 상면을 덮도록 형성될 수 있다.
이와 같은 본 발명의 또 다른 실시예에 따르면, 화살표로 표시된 바와 같이, 발광층(700)에서 발광된 광이 상기 제3 개구 영역(OA3)과 접하는 오버코트층(510, 520)의 측면에 형성된 제1 전극(610, 620)에서 반사되어 각각의 발광 영역(EA1, EA2)으로 진행하기 때문에 발광 효율이 향상되는 효과가 있다.
특히, 도 8과 같이, 제1 오버코트층(510)에 복수 개의 제3 개구 영역(OA3)이 구비될 경우에는 제1 전극(610)이 요철 구조로 형성됨으로써, 상기 제3 개구 영역(OA3)과 접하는 제1 오버코트층(510)의 측면에 형성된 제1 전극(610)에서 반사되는 광량이 증가되어 발광 효율이 더욱 향상될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이고, 도 10은 도 9의 A-B라인의 단면에 해당한다. 도 9 및 도 10에 따른 전계 발광 표시 장치는 콘택홀(CH)이 추가된 점에서 전술한 도 6 내지 도 8에 따른 전계 발광 표시 장치와 상이하다. 따라서, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 9에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면 개별 서브 화소(SP1, SP2, SP3, SP4) 별로 제3 개구 영역(OA3) 및 콘택홀(CH)이 구비되어 있다. 상기 콘택홀(CH)을 통해서 제1 전극(610, 620, 630, 640)이 각각의 서브 화소(SP1, SP2, SP3, SP4)에 구비된 구동 박막 트랜지스터의 소스 전극 또는 드레인 전극과 연결된다.
전술한 도 6에 따른 실시예에서는, 제1 전극(610, 620, 630, 640)이 각각의 서브 화소(SP1, SP2, SP3, SP4) 내의 보조층(310, 320, 330, 340)과 연결되고, 상기 보조층(310, 320, 330, 340)이 각각의 서브 화소(SP1, SP2, SP3, SP4)에 구비된 구동 박막 트랜지스터의 소스 전극 또는 드레인 전극과 연결된다. 특히, 전술한 도 7에서 알 수 있듯이, 제1 전극(610, 620)은 개구 영역(OA1, OA2) 및 언더컷 영역(UC1, UC2)에서 상기 보조층(310, 320)과 연결되기 때문에 별도의 콘택홀이 구비되지 않는다.
그에 반하여, 도 9 및 도 10에 따른 실시예에서는, 제1 전극(610, 620, 630, 640)이 각각의 서브 화소(SP1, SP2, SP3, SP4) 내의 보조층(310, 320, 330, 340)과 연결되지만 상기 보조층(310, 320, 330, 340)이 각각의 서브 화소(SP1, SP2, SP3, SP4)에 구비된 구동 박막 트랜지스터의 소스 전극(251) 또는 드레인 전극(252)과 연결되지 않는다. 그에 따라, 제1 전극(610, 620, 630, 640)은 별도로 마련된 상기 콘택홀(CH)을 통해서 구동 박막 트랜지스터의 소스 전극(251) 또는 드레인 전극(252)과 연결된다. 따라서, 상기 콘택홀(CH)은 상기 보조층(310, 320, 330, 340)과 중첩되지 않도록 형성될 수 있다. 또한, 상기 콘택홀(CH)은 상기 제3 개구 영역(OA3)과도 중첩되지 않도록 형성된다.
보다 구체적으로 설명하면, 도 10에서 알 수 있듯이, 제1 서브 화소(SP1)에 구비된 제1 패시베이션층(410) 및 제1 오버코트층(510)에 콘택홀(CH)이 구비되어 상기 콘택홀(CH)을 통해서 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)이 노출된다. 그에 따라, 상기 제1 오버코트층(510) 상에 구비된 제1 전극(610)이 상기 콘택홀(CH)을 통해서 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결된다. 또한, 상기 콘택홀(CH)과 이격되면서 전술한 제3 개구 영역(OA3)이 구비되어 있다.
이때, 제1 보조층(310)은 제1 서브 화소(SP1)에 구비된 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결되지 않는다. 따라서, 상기 제1 보조층(310)이 노출되는 제1 개구 영역(OA1) 및 제1 언더컷 영역(UC1)은 상기 콘택홀(CH)과 중첩되지 않는다. 이와 같이 상기 제1 보조층(310)은 상기 제1 전극(610)과 상기 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251) 사이의 전기적 연결을 위한 매개체로 기능하지 않기 때문에, 비도전 물질로 이루어지는 것도 가능하다.
유사하게, 제2 서브 화소(SP2)에 구비된 제2 패시베이션층(420) 및 제2 오버코트층(520)에 콘택홀(CH)이 구비되어 상기 콘택홀(CH)을 통해서 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)이 노출된다. 그에 따라, 상기 제2 오버코트층(520) 상에 구비된 제1 전극(620)이 상기 콘택홀(CH)을 통해서 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결된다. 또한, 상기 콘택홀(CH)과 이격되면서 전술한 제3 개구 영역(OA3)이 구비되어 있다.
이때, 제2 보조층(320)은 제2 서브 화소(SP2)에 구비된 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251)과 연결되지 않는다. 따라서, 상기 제2 보조층(320)이 노출되는 제2 개구 영역(OA2) 및 제2 언더컷 영역(UC2)은 상기 콘택홀(CH)과 중첩되지 않는다. 이와 같이 상기 제2 보조층(320)은 상기 제1 전극(620)과 상기 박막 트랜지스터(Tr)의 드레인 전극(252) 또는 소스 전극(251) 사이의 전기적 연결을 위한 매개체로 기능하지 않기 때문에, 비도전 물질로 이루어지는 것도 가능하다.
도 11은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이고, 도 12는 도 11의 A-B라인의 단면에 해당한다. 도 11 및 도 12에 따른 전계 발광 표시 장치는 콘택홀(CH)과 제3 개구 영역(OA3)이 서로 접하는 점에서 전술한 도 9 및 도 10에 따른 전계 발광 표시 장치와 상이하다. 따라서, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
전술한 도 9 및 도 10에서와 같이, 개별 서브 화소(SP1, SP2, SP3, SP4) 내에서 콘택홀(CH)과 제3 개구 영역(OA3)이 서로 접하지 않고 이격될 수도 있지만, 도 11 및 도 12에서와 같이, 개별 서브 화소(SP1, SP2, SP3, SP4) 내에서 콘택홀(CH)과 제3 개구 영역(OA3)이 서로 접하도록 구비될 수도 있다.
도 13a내지 도 13c는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 13a는 개략적인 사시도이고, 도 13b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 13c는 AR(Augmented Reality) 구조의 개략적인 단면도이다.
도 13a에서 알 수 있듯이, 본 발명에 따른 헤드 장착형 표시 장치는 수납 케이스(10), 및 헤드 장착 밴드(30)를 포함하여 이루어진다.
상기 수납 케이스(10)는 그 내부에 표시 장치, 렌즈 어레이, 및 접안 렌즈 등의 구성을 수납하고 있다.
상기 헤드 장착 밴드(30)는 상기 수납 케이스(10)에 고정된다. 상기 헤드 장착밴드(30)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 상기 헤드 장착 밴드(30)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태의 구조물로 대체될 수 있다.
도 13b에서 알 수 있듯이, 본 발명에 따른 VR(Virtual Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)를 포함하여 이루어진다.
상기 좌안용 표시 장치(12)와 우안용 표시 장치(11), 상기 렌즈 어레이(13), 및 상기 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)는 전술한 수납 케이스(10)에 수납된다.
상기 좌안용 표시 장치(12)와 우안용 표시 장치(11)는 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 상기 좌안용 표시 장치(12)는 좌안 영상을 표시하고 상기 우안용 표시장치(11)는 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다. 상기 좌안용 표시 장치(12)와 상기 우안용 표시 장치(11) 각각은 전술한 다양한 전계 발광 표시 장치로 이루어질 수 있다. 이때, 전술한 다양한 전계 발광 표시 장치에서 화상이 표시되는 면이 상기 렌즈 어레이(13)와 마주하게 된다.
상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(12) 각각과 이격되면서 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(12) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)의 전방 및 상기 좌안용 표시 장치(12)의 후방에 위치할 수 있다. 또한, 상기 렌즈 어레이(13)는 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(11) 각각과 이격되면서 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(11) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(13)는 상기 우안 접안 렌즈(20b)의 전방 및 상기 우안용 표시 장치(11)의 후방에 위치할 수 있다.
상기 렌즈 어레이(13)는 마이크로 렌즈 어레이(Micro Lens Array)일 수 있다. 상기 렌즈 어레이(13)는 핀홀 어레이(Pin Hole Array)로 대체될 수 있다. 상기 렌즈 어레이(13)로 인해 좌안용 표시장치(12) 또는 우안용 표시장치(11)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.
상기 좌안 접안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 상기 우안 접안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다.
도 13c에서 알 수 있듯이, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)을 포함하여 이루어진다. 도 13c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다.
상기 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)은 전술한 수납 케이스(10)에 수납된다.
상기 좌안용 표시 장치(12)는 상기 투과창(15)을 가리지 않으면서 상기 투과 반사부(14)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 상기 좌안용 표시 장치(12)가 상기 투과창(15)을 통해 보이는 외부 배경을 가리지 않으면서 상기 투과 반사부(14)에 영상을 제공할 수 있다.
상기 좌안용 표시 장치(12)는 전술한 다양한 실시예에 따른 전계 발광 표시 장치로 이루어질 수 있다. 이때, 전술한 다양한 실시예에 따른 전계 발광 표시 장치에서 화상이 표시되는 면이 상기 투과 반사부(14)와 마주하게 된다.
상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)와 상기 투과반사부(14) 사이에 구비될 수 있다.
상기 좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다.
상기 투과 반사부(14)는 상기 렌즈 어레이(13)와 상기 투과창(15) 사이에 배치된다. 상기 투과 반사부(14)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(14a)을 포함할 수 있다. 상기 반사면(14a)은 상기 좌안용 표시 장치(12)에 표시된 영상이 상기 렌즈 어레이(13)로 진행하도록 형성된다. 따라서, 사용자는 상기 투과층(15)을 통해서 외부의 배경과 상기 좌안용 표시 장치(12)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.
상기 투과층(15)은 상기 투과 반사부(14)의 전방에 배치되어 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 회로 소자층
310, 320, 330, 340: 제1 내지 제4 보조층
410, 420, 430: 제1 내지 제3 패시베이션층
510, 520, 530: 제1 내지 제3 오버코트층
610, 620, 630, 640: 제1 전극
600: 도전층 700: 발광층
800: 제2 전극

Claims (20)

  1. 제1 서브 화소 및 제2 서브 화소를 구비한 기판;
    상기 기판 상에 구비되며, 상기 제1 서브 화소의 가장자리를 둘러싸는 제1 보조층 및 상기 제2 서브 화소의 가장자리를 둘러싸는 제2 보조층을 포함하는 보조층;
    상기 제1 서브 화소 및 제2 서브 화소 각각에 구비된 제1 전극;
    상기 제1 전극 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고,
    상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 보조층과 연결되어 있고, 상기 제2 서브 화소에 구비된 제1 전극은 상기 제2 보조층과 연결되어 있는 전계 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1 서브 화소에 구비된 제1 전극과 상기 제1 보조층 사이에 구비된 제1 오버코트층,
    상기 제2 서브 화소에 구비된 제1 전극과 상기 제2 보조층 사이에 구비된 제2 오버코트층, 및
    상기 제1 오버코트층과 상기 제2 오버코트층 사이에 구비된 제3 오버코트층을 추가로 포함하고,
    상기 제1 오버코트층, 상기 제2 오버코트층, 및 상기 제3 오버코트층은 서로 연결되지 않고 이격되어 있는 전계 발광 표시 장치.
  3. 제2항에 있어서,
    상기 제1 오버코트층과 상기 제3 오버코트층 사이에 구비된 제1 개구 영역;
    상기 제2 오버코트층과 상기 제3 오버코트층 사이에 구비된 제2 개구 영역;
    상기 제1 개구 영역과 연통되면서 상기 제3 오버코트층의 일단 아래에 구비된 제1 언더컷 영역; 및
    상기 제2 개구 영역과 연통되면서 상기 제3 오버코트층의 타단 아래에 구비된 제2 언더컷 영역을 포함하여 이루어진 전계 발광 표시 장치.
  4. 제3항에 있어서,
    상기 제1 보조층은 상기 제1 개구 영역 및 상기 제1 언더컷 영역에서 노출되어 있고, 상기 제2 보조층은 상기 제2 개구 영역 및 상기 제2 언더컷 영역에서 노출되어 있고,
    상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 오버코트층의 상면 및 측면을 따라 연장되면서 상기 제1 개구 영역 및 상기 제1 언더컷 영역에서 상기 제1 보조층과 연결되어 있고,
    상기 제2 서브 화소에 구비된 제1 전극은 상기 제2 오버코트층의 상면 및 측면을 따라 연장되면서 상기 제2 개구 영역 및 상기 제2 언더컷 영역에서 상기 제2 보조층과 연결되어 있는 전계 발광 표시 장치.
  5. 제2항에 있어서,
    상기 제3 오버코트층 상에 구비되며 상기 제1 전극과 동일한 물질로 이루어진 도전층을 추가로 포함하고,
    상기 도전층은 상기 제1 전극과 연결되지 않고 이격되어 있는 전계 발광 표시 장치.
  6. 제2항에 있어서,
    상기 제1 오버코트층 아래에 구비된 제1 패시베이션층, 상기 제2 오버코트층 아래에 구비된 제2 패시베이션층, 및 상기 제3 오버코트층 아래에 구비된 제3 패시베이션층을 추가로 포함하고,
    상기 제1 패시베이션층, 상기 제2 패시베이션층, 및 상기 제3 패시베이션층은 서로 연결되지 않고 이격되어 있는 전계 발광 표시 장치.
  7. 제6항에 있어서,
    상기 제1 오버코트층 및 상기 제1 패시베이션층은 상기 제1 서브 화소의 형상에 대응하는 형상으로 이루어지고, 상기 제2 오버코트층 및 상기 제2 패시베이션층은 상기 제2 서브 화소의 형상에 대응하는 형상으로 이루어진 전계 발광 표시 장치.
  8. 제1항에 있어서,
    상기 제1 서브 화소에는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 구동 박막 트랜지스터가 구비되어 있고,
    상기 제1 보조층은 상기 소스 전극 또는 상기 드레인 전극과 연결되어 있고,
    상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 보조층을 통해서 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 연결된 전계 발광 표시 장치.
  9. 제1항에 있어서,
    상기 제1 서브 화소에는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 구동 박막 트랜지스터가 구비되어 있고,
    상기 제1 보조층은 상기 소스 전극 및 상기 드레인 전극과 연결되지 않고,
    상기 제1 서브 화소에 구비된 제1 전극은 콘택홀을 통해서 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 연결된 전계 발광 표시 장치.
  10. 제2항에 있어서,
    상기 제1 오버코트층에 구비된 제3 개구 영역을 추가로 포함하고,
    상기 제1 서브 화소에 구비된 제1 전극은 상기 제3 개구 영역과 접하는 상기 제1 오버코트층의 측면 및 상기 제3 개구 영역에 노출된 제1 패시베이션층의 상면에 구비된 전계 발광 표시 장치.
  11. 제10항에 있어서,
    상기 제1 서브 화소에는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 구동 박막 트랜지스터가 구비되어 있고,
    상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 오버코트층 및 상기 제1 패시베이션층에 구비된 콘택홀을 통해서 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 연결되고,
    상기 콘택홀은 상기 제3 개구 영역과 이격되어 있는 전계 발광 표시 장치.
  12. 제10항에 있어서,
    상기 제1 서브 화소에는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 구동 박막 트랜지스터가 구비되어 있고,
    상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 오버코트층 및 상기 제1 패시베이션층에 구비된 콘택홀을 통해서 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 연결되고,
    상기 콘택홀은 상기 제3 개구 영역과 접하고 있는 전계 발광 표시 장치.
  13. 제1 서브 화소 및 제2 서브 화소를 포함한 복수의 서브 화소를 구비한 기판;
    상기 기판 상의 제1 서브 화소에 구비된 제1 오버코트층, 상기 기판 상의 제2 서브 화소에 구비된 제2 오버코트층, 상기 기판 상의 제1 서브 화소와 제2 서브 화소 사이의 경계에 구비된 제3 오버코트층을 포함하여 이루어진 오버코트층;
    상기 오버코트층 상에 구비되며, 상기 제1 서브 화소 및 제2 서브 화소 각각에 구비된 제1 전극;
    상기 제1 전극 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하여 이루어지고,
    상기 제1 오버코트층, 상기 제2 오버코트층, 및 상기 제3 오버코트층은 서로 연결되지 않고 이격되어 있는 전계 발광 표시 장치.
  14. 제13항에 있어서,
    상기 제1 오버코트층은 상기 제1 서브 화소의 형상에 대응하는 형상으로 이루어지고, 상기 제2 오버코트층은 상기 제2 서브 화소의 형상에 대응하는 형상으로 이루어지고, 상기 제3 오버코트층은 상기 복수의 서브 화소 사이의 경계에 구비되면서 메쉬 형상으로 이루어진 전계 발광 표시 장치.
  15. 제13항에 있어서,
    상기 제1 오버코트층과 상기 제3 오버코트층 사이에 구비된 제1 개구 영역;
    상기 제2 오버코트층과 상기 제3 오버코트층 사이에 구비된 제2 개구 영역;
    상기 제1 개구 영역과 연통되면서 상기 제3 오버코트층의 일단 아래에 구비된 제1 언더컷 영역; 및
    상기 제2 개구 영역과 연통되면서 상기 제3 오버코트층의 타단 아래에 구비된 제2 언더컷 영역을 추가로 포함하고,
    상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 오버코트층의 상면과 측면을 따라 상기 제1 개구 영역을 거쳐 상기 제1 언더컷 영역까지 연장되고,
    상기 제2 서브 화소에 구비된 제1 전극은 상기 제2 오버코트층의 상면과 측면을 따라 상기 제2 개구 영역을 거쳐 상기 제2 언더컷 영역까지 연장된 전계 발광 표시 장치.
  16. 제15항에 있어서,
    상기 제3 오버코트층 상에 구비되며 상기 제1 전극과 동일한 물질로 이루어진 도전층을 추가로 포함하고,
    상기 도전층은 상기 제1 전극과 연결되지 않고 이격되어 있는 전계 발광 표시 장치.
  17. 제15항에 있어서,
    상기 제1 개구 영역과 상기 제1 언더컷 영역에 노출된 제1 보조층, 및 상기 제2 개구 영역과 상기 제2 언더컷 영역에 노출된 제2 보조층을 추가로 포함하고,
    상기 제1 서브 화소에 구비된 제1 전극은 상기 제1 개구 영역과 상기 제1 언더컷 영역에서 상기 제1 보조층과 연결되고,
    상기 제2 서브 화소에 구비된 제1 전극은 상기 제2 개구 영역과 상기 제2 언더컷 영역에서 상기 제2 보조층과 연결되는 전계 발광 표시 장치.
  18. 제13항에 있어서,
    상기 제1 오버코트층 아래에서 상기 제1 오버코트층 보다 좁은 폭으로 구비된 제1 패시베이션층, 상기 제2 오버코트층 아래에서 상기 제2 오버코트층 보다 좁은 폭으로 구비된 제2 패시베이션층, 및 상기 제3 오버코트층 아래에서 상기 제3 오버코트층 보다 좁은 폭으로 구비된 제3 패시베이션층을 추가로 포함하고,
    상기 제1 패시베이션층, 상기 제2 패시베이션층, 및 상기 제3 패시베이션층은 서로 연결되지 않고 이격되어 있는 전계 발광 표시 장치.
  19. 제13항에 있어서,
    상기 발광층은 상기 제1 서브 화소 및 상기 제2 서브 화소 사이에서 단절되지 않고 연결되어 있고,
    상기 발광층은 제1 색상의 광을 발광하는 제1 스택, 제2 색상의 광을 발광하는 제2 스택, 및 상기 제1 스택과 상기 제2 스택 사이에 구비된 전하생성층을 포함하여 이루어진 전계 발광 표시 장치.
  20. 제1항 또는 제13항에 있어서,
    렌즈 어레이 및 상기 렌즈 어레이를 수납하는 수납 케이스를 추가로 포함하여 이루어진 전계 발광 표시 장치.
KR1020190175357A 2019-12-26 2019-12-26 전계 발광 표시 장치 KR20210082908A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190175357A KR20210082908A (ko) 2019-12-26 2019-12-26 전계 발광 표시 장치
CN202011529355.1A CN113053958A (zh) 2019-12-26 2020-12-22 电致发光显示装置
US17/133,941 US11672137B2 (en) 2019-12-26 2020-12-24 Electroluminescent display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190175357A KR20210082908A (ko) 2019-12-26 2019-12-26 전계 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20210082908A true KR20210082908A (ko) 2021-07-06

Family

ID=76508036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175357A KR20210082908A (ko) 2019-12-26 2019-12-26 전계 발광 표시 장치

Country Status (3)

Country Link
US (1) US11672137B2 (ko)
KR (1) KR20210082908A (ko)
CN (1) CN113053958A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910864B2 (ja) * 2002-03-04 2007-04-25 ローム株式会社 有機ｅｌ表示パネルおよびその製造方法
KR20110134685A (ko) * 2010-06-09 2011-12-15 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
US8664383B2 (en) * 2010-10-15 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Organometallic complex, and light-emitting element and display device using the organometallic complex
KR20140007688A (ko) * 2012-07-10 2014-01-20 삼성디스플레이 주식회사 쇼트 불량 리페어 방법, 상기 리페어 방법에 의해 제조된 표시 장치 및 유기 발광 표시 장치
JP6160499B2 (ja) * 2014-02-06 2017-07-12 ソニー株式会社 表示装置および表示装置の製造方法、並びに電子機器
US10095036B2 (en) * 2016-02-04 2018-10-09 Google Llc Compact near-eye display optics
US10069098B2 (en) * 2016-06-29 2018-09-04 Lg Display Co., Ltd. Organic light emitting display device, method of manufacturing the same, and head mounted display including the same
KR20180068549A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102520696B1 (ko) 2017-06-02 2023-04-12 엘지디스플레이 주식회사 전계발광표시장치와 이의 제조방법

Also Published As

Publication number Publication date
US11672137B2 (en) 2023-06-06
US20210202882A1 (en) 2021-07-01
CN113053958A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
KR102514938B1 (ko) 표시장치
CN111146244B (zh) 电致发光显示装置
JP7008058B2 (ja) 電界発光表示装置
KR20210019256A (ko) 전계 발광 표시 장치
KR20210085248A (ko) 표시장치
KR20200080741A (ko) 표시장치
KR102043413B1 (ko) 전계 발광 표시 장치
KR102520022B1 (ko) 표시장치
US20220208880A1 (en) Electroluminescent Display Apparatus
KR20210037949A (ko) 전계 발광 표시 장치
CN215008277U (zh) 显示基板及三维显示装置
KR20210082908A (ko) 전계 발광 표시 장치
KR20220090025A (ko) 전계 발광 표시 장치
CN111326545B (zh) 电致发光显示装置
KR102516722B1 (ko) 전계 발광 표시 장치
KR20210083715A (ko) 표시장치
KR20200048580A (ko) 전계 발광 표시 장치
KR20210043927A (ko) 전계 발광 표시 장치
KR20210040519A (ko) 표시장치
KR20200073805A (ko) 표시장치
KR20200067346A (ko) 전계 발광 표시 장치
KR20210083702A (ko) 전계 발광 표시 장치
KR20210068831A (ko) 전계 발광 표시 장치
KR20220090022A (ko) 전계 발광 표시 장치
KR20220093832A (ko) 전계 발광 표시 장치