KR20210037949A - 전계 발광 표시 장치 - Google Patents

전계 발광 표시 장치 Download PDF

Info

Publication number
KR20210037949A
KR20210037949A KR1020190120492A KR20190120492A KR20210037949A KR 20210037949 A KR20210037949 A KR 20210037949A KR 1020190120492 A KR1020190120492 A KR 1020190120492A KR 20190120492 A KR20190120492 A KR 20190120492A KR 20210037949 A KR20210037949 A KR 20210037949A
Authority
KR
South Korea
Prior art keywords
pixel
sub
layer
electrode
charge blocking
Prior art date
Application number
KR1020190120492A
Other languages
English (en)
Other versions
KR102565182B1 (ko
Inventor
박지연
백승민
김호진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190120492A priority Critical patent/KR102565182B1/ko
Priority to US17/019,115 priority patent/US11659727B2/en
Publication of KR20210037949A publication Critical patent/KR20210037949A/ko
Priority to US18/134,525 priority patent/US11903231B2/en
Application granted granted Critical
Publication of KR102565182B1 publication Critical patent/KR102565182B1/ko

Links

Images

Classifications

    • H01L51/5096—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H01L27/3211—
    • H01L27/3244—
    • H01L51/5012—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제1 색상의 광을 방출하는 제1 서브 화소, 제2 색상의 광을 방출하는 제2 서브 화소 및 제3 색상의 광을 방출하는 제3 서브 화소를 포함하여 이루어진 제1 화소; 상기 제1 서브 화소에 구비된 제1 전극; 상기 제1 전극 상에 구비된 발광층; 상기 발광층 상에 구비된 제2 전극; 및 상기 제2 전극의 아래에 구비되며, 상기 발광층에서의 발광을 방지하기 위한 제1 전하 차단층을 포함하여 이루어지고, 상기 제1 전극은 상기 제1 서브 화소에 구비된 제1 콘택 영역에서 구동 박막 트랜지스터와 전기적으로 연결되고, 상기 제1 전하 차단층은 상기 제1 콘택 영역과 중첩되는 전계 발광 표시 장치를 제공한다.

Description

전계 발광 표시 장치{Electroluminescent Display Device}
본 발명은 전계 발광 표시 장치에 관한 것으로서, 보다 구체적으로는 인접하는 서브 화소 사이에서 발광층이 연결된 구조를 가지는 전계 발광 표시 장치에 관한 것이다.
전계 발광 표시 장치는 애노드 전극과 캐소드 전극 사이에 발광층이 형성된 구조로 이루어져, 상기 두 개의 전극 사이의 전계에 의해 상기 발광층이 발광함으로써 화상을 표시하는 장치이다.
상기 발광층은 전자와 정공의 결합에 의해 엑시톤(exciton)이 생성되고 생성된 엑시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 하는 유기물로 이루어질 수도 있고, 퀀텀 도트(Quantum dot)와 같은 무기물로 이루어질 수도 있다.
상기 발광층은 서브 화소 별로 상이한 색상, 예로서, 적색, 녹색, 및 청색의 광을 발광하도록 이루어질 수도 있고, 서브 화소 별로 동일한 색상, 예로서, 백색의 광을 발광하도록 이루어질 수도 있다.
상기 발광층이 인접하는 서브 화소 사이에서 연결된 구조를 가질 경우에는 별도의 마스크 없이 증착 공정 만으로 상기 발광층을 형성할 수 있는 장점이 있다.
그러나, 인접하는 서브 화소 사이에서 발광층이 연결되어 있으면, 상기 발광층을 통해서 인접하는 서브 화소 사이에서 전하가 이동하여 누설전류가 발생할 수 있다. 특히, 상기 누설전류가 발생하는 경우에 있어서, 서로 인접하는 서브 화소 사이의 경계 영역에서는 상기 서브 화소에서 방출되는 색상과 상이한 색상의 광이 방출될 수 있어서 화상 품질이 저하되는 문제가 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 인접하는 서브 화소 사이에서 누설전류로 인한 화상 품질 저하를 줄일 수 있는 전계 발광 표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 제1 색상의 광을 방출하는 제1 서브 화소, 제2 색상의 광을 방출하는 제2 서브 화소 및 제3 색상의 광을 방출하는 제3 서브 화소를 포함하여 이루어진 제1 화소; 상기 제1 서브 화소에 구비된 제1 전극; 상기 제1 전극 상에 구비된 발광층; 상기 발광층 상에 구비된 제2 전극; 및 상기 제2 전극의 아래에 구비되며, 상기 발광층에서의 발광을 방지하기 위한 제1 전하 차단층을 포함하여 이루어지고, 상기 제1 전극은 상기 제1 서브 화소에 구비된 제1 콘택 영역에서 구동 박막 트랜지스터와 전기적으로 연결되고, 상기 제1 전하 차단층은 상기 제1 콘택 영역과 중첩되는 전계 발광 표시 장치를 제공한다.
본 발명은 또한, 제1 색상의 광을 방출하는 제1 서브 화소, 제2 색상의 광을 방출하는 제2 서브 화소 및 제3 색상의 광을 방출하는 제3 서브 화소를 각각 포함하여 이루어진 제1 화소 및 제2 화소; 상기 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소에 각각 구비된 제1 전극; 상기 제1 전극 상에 구비된 발광층; 상기 발광층 상에 구비된 제2 전극; 및 상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소 사이의 경계 영역과 중첩되는 영역에 구비된 제1 전하 차단층, 상기 제1 화소의 제2 서브 화소와 상기 제2 화소의 제2 서브 화소 사이의 경계 영역과 중첩되는 영역에 구비된 제2 전하 차단층, 및 상기 제1 화소의 제3 서브 화소와 상기 제2 화소의 제3 서브 화소 사이의 경계 영역과 중첩되는 영역에 구비된 제3 전하 차단층을 포함하는 전하 차단층을 포함하여 이루어진 전계 발광 표시 장치를 제공한다.
본 발명의 일 실시예에 따르면, 전하 차단층이 콘택 영역과 중첩되도록 형성됨으로써, 상기 콘택 영역에서 누설전류로 인한 발광이 일어나는 문제가 방지될 수 있다.
본 발명의 일 실시예에 따르면, 전하 차단층이 동일한 색상의 광을 방출하면서 인접하는 서브 화소들 사이의 경계 영역과 중첩되도록 형성됨으로써, 상기 경계 영역에서 누설전류로 인한 발광이 일어나는 문제가 방지될 수 있다.
본 발명의 다른 실시예에 따르면, 서로 상이한 색상의 광을 방출하면서 인접하는 서브 화소 사이의 경계 영역에 트렌치가 구비됨으로써, 상기 트렌치 영역에서 발광층의 적어도 일부가 단절될 수 있어 인접하는 서브 화소 사이의 누설 전류 발생이 방지될 수 있고, 그에 따라 누설 전류로 인한 화상 품질 저하 문제가 해소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 A-B라인의 단면도이다.
도 3 내지 도 5는 본 발명의 다양한 실시예에 다른 전계 발광 표시 장치의 개략적인 단면도로서, 이들은 발광층, 전하 차단층, 및 제2 전극의 적층 구조를 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 C-D라인의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 E-F라인의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 A-B라인의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 C-D라인의 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 E-F라인의 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 단면도로서, 이는 도 11의 I-I라인의 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 13의 II-II라인의 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 17a내지 도 17c는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 관한 것이다.
도 18은 비교예 1 및 실시예에 따른 계조(G)별 색좌표 및 CIE1976 중첩비를 보여주는 표이다.
도 19a는 비교예 1에 따른 청색 화소의 계조별 색좌표 변동을 도시한 것이고, 도 19b는 실시예에 따른 청색 화소의 계조별 색좌표 변동을 도시한 것이다.
도 20은 비교예 1과2 및 실시예에 따른 위치별 휘도 변화를 도시한 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다.
도 1에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100), 제1 전극(310, 320, 330), 뱅크(600), 및 전하 차단층(750)를 포함하여 이루어진다.
상기 기판(100) 상에는 복수의 화소(P1, P2)가 형성되어 있고, 상기 복수의 화소(P1, P2) 각각은 복수의 서브 화소(SP1, SP2, SP3)를 포함하여 이루어진다.
상기 복수의 화소(P1, P2)는 제1 방향, 예로서 세로 방향으로 배열된 제1 화소(P1) 및 제2 화소(P2)를 포함하여 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 또한, 상기 복수의 화소(P1, P2) 각각은 상기 제1 방향과 상이한 제2 방향, 예로서 가로 방향으로 배열된, 제1 색상의 광을 방출하는 제1 서브 화소(SP1), 제2 색상의 광을 방출하는 제2 서브 화소(SP2) 및 제3 색상의 광을 방출하는 제3 서브 화소(SP3)를 포함하여 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 화소(P1)의 제1 서브 화소(SP1) 및 상기 제2 화소(P2)의 제1 서브 화소(SP1)는 동일한 색상, 예로서 적색의 광을 방출하면서 동일한 열에 배치될 수 있다. 상기 제1 화소(P1)의 제2 서브 화소(SP2) 및 상기 제2 화소(P2)의 제2 서브 화소(SP2)는 동일한 색상, 예로서 녹색의 광을 방출하면서 동일한 열에 배치될 수 있다. 상기 제1 화소(P1)의 제3 서브 화소(SP3) 및 상기 제2 화소(P2)의 제3 서브 화소(SP3)는 동일한 색상, 예로서 청색의 광을 방출하면서 동일한 열에 배치될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 본 발명은 서로 동일한 색상의 광을 방출하는 두 개의 제1 서브 화소(SP1), 두 개의 제2 서브 화소(SP2), 및 두 개의 제3 서브 화소(SP3)가 서로 인접하게 배치된 구조를 포함한다.
상기 제1 전극(310, 320, 330)은 개별 서브 화소(SP1, SP2, SP3) 별로 패턴 형성되어 있다. 즉, 복수의 화소(P1, P2) 각각의 제1 서브 화소(SP1)에 하나의 제1 전극(310)이 형성되어 있고, 복수의 화소(P1, P2) 각각의 제2 서브 화소(SP2)에 다른 하나의 제1 전극(320)이 형성되어 있고, 복수의 화소(P1, P2) 각각의 제3 서브 화소(SP3)에 또 다른 하나의 제1 전극(330)이 형성되어 있다. 상기 제1 전극(310, 320, 330)은 전계 발광 표시 장치의 양극으로 기능할 수 있다.
상기 제1 전극(310, 320, 330)은 콘택 영역(CA1, CA2, CA3)을 통해서 구동 박막 트랜지스터의 소스 단자 또는 드레인 단자와 전기적으로 연결된다. 따라서, 상기 콘택 영역(CA1, CA2, CA3)은 상기 제1 전극(310, 320, 330)과 중첩되도록 형성된다.
상기 콘택 영역(CA1, CA2, CA3)은 각각의 화소(P1, P2)에서 제1 서브 화소(SP1)에 구비되는 제1 콘택 영역(CA1), 각각의 화소(P1, P2)에서 제2 서브 화소(SP2)에 구비되는 제2 콘택 영역(CA2), 및 각각의 화소(P1, P2)에서 제3 서브 화소(SP3)에 구비되는 제3 콘택 영역(CA3)을 포함하여 이루어진다. 상기 콘택 영역(CA1, CA2, CA3)은 개별 서브 화소(SP1, SP2, SP3)의 일측, 예로서 상측에 구비될 수 있으며, 그에 따라 각각의 제1 전극(310, 320, 330)의 상측 영역과 중첩되도록 형성될 수 있다.
또한, 개별 서브 화소(SP1, SP2, SP3)는 발광 영역(EA1, EA2, EA3)을 구비한다. 즉, 각각의 화소(P1, P2)의 제1 서브 화소(SP1)에는 제1 발광 영역(EA1)이 구비되고, 각각의 화소(P1, P2)의 제2 서브 화소(SP2)에는 제2 발광 영역(EA2)이 구비되고, 그리고, 각각의 화소(P1, P2)의 제3 서브 화소(SP3)에는 제3 발광 영역(EA3)이 구비된다.
상기 제1 발광 영역(EA1)은 상기 제1 콘택 영역(CA1)과 중첩되지 않고, 상기 제2 발광 영역(EA2)은 상기 제2 콘택 영역(CA2)과 중첩되지 않고, 상기 제3 발광 영역(EA3)은 상기 제3 콘택 영역(CA3)과 중첩되지 않는다.
상기 뱅크(600)는 상기 제1 전극(310, 320, 330)의 가장자리를 가리면서 매트릭스 구조로 형성될 수 있다. 즉, 상기 뱅크(600)는 복수의 화소(P1, P2, P3, P4) 사이의 경계 영역 및 복수의 서브 화소(SP1, SP2, SP3) 사이의 경계 영역에 형성될 수 있다. 또한, 상기 뱅크(600)는 상기 콘택 영역(CA1, CA2, CA3)과 중첩되도록 형성된다. 따라서, 상기 뱅크(600)에 의해서 상기 발광 영역(EA1, EA2, EA3)이 정의될 수 있다. 즉, 상기 뱅크(600)에 의해 가려지지 않고 노출되는 상기 제1 전극(310, 320, 330)의 노출 영역이 상기 발광 영역(EA1, EA2, EA3)을 구성하게 된다.
상기 전하 차단층(750)은 상기 뱅크(600)와 중첩되도록 형성된다. 또한, 상기 전하 차단층(750)은 상기 콘택 영역(CA1, CA2, CA3)과 중첩되도록 형성되며, 특히, 상기 콘택 영역(CA1, CA2, CA3) 전체를 가리도록 형성된다. 상기 전하 차단층(750)은 전하, 특히, 전자의 이동을 차단하는 물질을 포함하여 이루어질 수 있으며, 그에 따라, 상기 전하 차단층(750)과 중첩되는 영역에서는 발광이 일어나지 않는다. 결국, 상기 전하 차단층(750)과 중첩되는 상기 콘택 영역(CA1, CA2, CA3)에서는 발광이 일어나지 않는다. 발광층이 상기 콘택 영역(CA1, CA2, CA3)까지 연장될 경우, 상기 발광 영역(EA1, EA2, EA3)의 전하가 상기 콘택 영역(CA1, CA2, CA3)으로 흘러들어가 상기 콘택 영역(CA1, CA2, CA3)에서 발광이 일어날 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 상기 전하 차단층(750)을 상기 콘택 영역(CA1, CA2, CA3)과 중첩되도록 형성함으로써, 상기 콘택 영역(CA1, CA2, CA3)에서 발광이 일어나는 문제가 방지될 수 있다.
상기 제1 콘택 영역(CA1)과 중첩되는 하나의 전하 차단층(750), 상기 제2 콘택 영역(CA2)과 중첩되는 다른 하나의 전하 차단층(750), 및 상기 제3 콘택 영역(CA1)과 중첩되는 또 다른 하나의 전하 차단층(750)은 서로 접하지 않도록 형성된다.
또한, 상기 전하 차단층(750)은 각각의 화소(P1, P2)의 상측 외곽 영역, 특히, 제1 화소(P1)와 제2 화소(P2) 사이의 경계 영역에 추가로 형성될 수 있다. 이와 같이, 상기 전하 차단층(750)이 제1 화소(P1)와 제2 화소(P2) 사이의 경계 영역에 형성됨으로써, 인접하는 제1 화소(P1)와 제2 화소(P2) 사이에서 누설전류로 인한 화상 품질 저하를 방지할 수 있다. 즉, 상기 전하 차단층(750)은 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 제1 경계 영역, 제1 화소(P1)의 제2 서브 화소(SP2)와 제2 화소(P2)의 제2 서브 화소(SP2) 사이의 제2 경계 영역, 제1 화소(P1)의 제3 서브 화소(SP3)와 제2 화소(P2)의 제3 서브 화소(SP3) 사이의 제3 경계 영역에 형성될 수 있다.
상기 하나의 전하 차단층(750)은 제1 콘택 영역(CA1)에서부터 상기 제1 경계 영역까지 연장될 수 있고, 상기 다른 하나의 전하 차단층(750)은 제2 콘택 영역(CA2)에서부터 상기 제2 경계 영역까지 연장될 수 있고, 상기 또 다른 하나의 전하 차단층(750)은 제3 콘택 영역(CA3)에서부터 상기 제3 경계 영역까지 연장될 수 있다. 이때, 상기 하나의 전하 차단층(750), 상기 다른 하나의 전하 차단층(750), 및 상기 또 다른 하나의 전하 차단층(750)은 서로 연결되지 않고 이격될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 A-B라인의 단면도이다. 즉, 도 2는 제1 화소(P1)의 제1 서브 화소(SP1) 및 제2 화소(P2)의 제1 서브 화소(SP1)의 단면을 도시한 것이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100), 회로 소자층(200), 제1 전극(310), 제1 반사판(315), 제1 콘택 전극(410), 절연층(510, 520, 530), 뱅크(600), 발광층(700), 전하 차단층(750), 제2 전극(800), 봉지층(850), 및 제1 컬러 필터(910)를 포함하여 이루어진다.
상기 기판(100)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다. 상기 기판(100)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다. 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emisison) 방식으로 이루어지고, 따라서, 상기 기판(100)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다.
상기 기판(100) 상에는 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1)가 인접하게 형성되어 있다. 각각의 화소(P1, P2)의 제1 서브 화소(SP1)는 서로 동일한 색상의 광, 예로서 적색 광을 방출하도록 구비될 수 있다.
상기 회로 소자층(200)은 상기 기판(100) 상에 형성되어 있다. 상기 회로 소자층(200)에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 각각의 화소(P1, P2)의 제1 서브 화소(SP1)에 구비되어 있다. 상기 신호 배선들은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선을 포함하여 이루어질 수 있고, 상기 박막 트랜지스터는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터(250) 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다.
상기 스위칭 박막 트랜지스터는 상기 게이트 배선에 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 배선으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터에 공급하는 역할을 한다.
상기 구동 박막 트랜지스터(250)는 상기 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 배선에서 공급되는 전원으로부터 데이터 전류를 생성하여 상기 제1 전극(310)에 공급하는 역할을 한다.
상기 센싱 박막 트랜지스터는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터(250)의 문턱 전압 편차를 센싱하는 역할을 하는 것으로서, 상기 게이트 배선 또는 별도의 센싱 배선에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터(250)의 전류를 상기 기준 배선으로 공급한다.
상기 커패시터는 상기 구동 박막 트랜지스터(250)에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 하는 것으로서, 상기 구동 박막 트랜지스터(250)의 게이트 단자 및 소스 단자에 각각 연결된다.
상기 회로 소자층(200)에는 각각의 제1 서브 화소(SP1) 별로 제1 콘택홀(CH11)이 구비되어 있어, 상기 제1 콘택홀(CH11)을 통해서 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자가 노출된다.
상기 제1 전극(310)은 상기 회로 소자층(200) 상에서, 특히 상기 절연층(510, 520, 530) 상에서 각각의 제1 서브 화소(SP1) 별로 패턴 형성되어 있다. 상기 제1 전극(310)은 제1 콘택 영역(CA1)에서 제1 발광 영역(EA1)으로 연장되어 있다.
상기 제1 전극(310)은 상기 회로 소자층(200)에 구비된 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 전기적으로 연결되어 있다. 구체적으로, 상기 제1 전극(310)은 제1 콘택 전극(410) 및 제1 반사판(315)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 전기적으로 연결될 수 있다. 상기 제1 콘택 전극(410)은 제1 콘택 영역(CA1)에 구비된 제1 하부층(411) 및 제1 상부층(412)을 포함하여 이루어질 수 있다.
상기 제1 반사판(315)은 상기 회로 소자층(200) 상에 형성되며, 상기 회로 소자층(200)에 구비된 제1 콘택홀(CH11)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 경우에 따라서, 상기 제1 반사판(315)은 제1 콘택홀(CH11)에 채워진 도전물질을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자에 연결될 수도 있다. 상기 제1 반사판(315)은 제1 콘택 영역(CA1)에서 제1 발광 영역(EA1)으로 연장되어 있다.
상기 제1 콘택 전극(410)의 제1 하부층(411)은 제1 절연층(510) 상에 형성되며, 상기 제1 절연층(510)에 구비된 제2 콘택홀(CH12)을 통해서 상기 제1 반사판(315)과 연결될 수 있다. 상기 제1 콘택 전극(410)의 제1 상부층(412)은 제2 절연층(520) 상에 형성되며, 상기 제2 절연층(520)에 구비된 제3 콘택홀(CH13)을 통해서 상기 제1 하부층(411)과 연결될 수 있다. 상기 제1 전극(310)은 제3 절연층(530) 상에 형성되며, 상기 제3 절연층(530)에 구비된 제4 콘택홀(CH14)을 통해서 상기 제1 상부층(412)과 연결될 수 있다.
이와 같이, 제1 전극(310)은 제1 상부층(412), 제1 하부층(411) 및 제1 반사판(315)을 경유하여 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 제1 전극(310)이 1층 구조로 이루어진 제1 콘택 전극(410) 및 상기 제1 반사판(315)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 즉, 상기 제1 절연층(510) 및 상기 제2 절연층(520)을 동시에 관통하는 콘택홀이 구비됨으로써, 상기 제1 콘택 전극(410)이 1층 구조로 이루어질 수도 있다. 경우에 따라서, 상기 제1 전극(310)이 상기 제1 콘택 전극(410) 없이 상기 제1 반사판(315)만을 경유하여 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결되는 것도 가능하다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치는 상부 발광 방식으로 이루어지며, 따라서, 상기 제1 반사판(315)은 상기 발광층(700)에서 발광된 광을 상부쪽으로 반사시킨다. 한편, 상기 제1 전극(310)은 투명전극 또는 반투명전극으로 이루어질 수 있다. 본 명세서 전체에서, 투명 전극은 입사되는 광을 투과시키는 전극이고, 반투명 전극은 입사되는 광의 일부는 투과시키고 나머지는 반사시키는 전극이다.
상기 제1 전극(310)이 투명전극으로 이루어진 경우, 상기 발광층(700)에서 발광된 광의 일부는 상기 제1 반사판(315)에서 반사된 후 상기 제1 전극(310)을 투과하여 상부 방향으로 방출된다.
상기 제1 전극(310)은 반투명전극으로 이루어진 경우, 상기 발광층(700)에서 발광된 광의 일부는 상기 제1 전극(310)에서 반사되어 상부 방향으로 방출되고, 상기 발광층(700)에서 발광된 광의 다른 일부는 상기 제1 전극(310)을 투과하여 하부 방향으로 진행한 후 상기 제1 반사판(315)에서 반사된다. 이때, 상기 제1 반사판(315)에서 반사된 광의 일부는 상기 제1 전극(310)을 투과하여 상부 방향으로 방출되고, 상기 제1 반사판(315)에서 반사된 광의 다른 일부는 상기 전극(310)에서 반사되어 하부 방향으로 진행하고 상기 제1 반사판(315)에서 재반사되면서 전술한 과정을 반복하게 된다.
이와 같이, 상기 제1 반사판(315)과 상기 제1 전극(310) 사이에서 반사와 재반사가 반복되면서 광이 증폭되어 광효율이 향상될 수 있다. 특히, 상기 제1 반사판(315)과 상기 제1 전극(310) 사이의 거리가 제1 서브 화소(SP1)에서 방출되는 광의 반파장(λ/2)의 정수배가 되면 보강간섭이 일어나 광이 더욱 증폭되며, 전술한 반사 및 재반사 과정이 반복되면 광이 증폭되는 정도가 지속적으로 커져서 광의 외부 추출 효율이 향상될 수 있다. 이와 같은 특성을 마이크로 캐버티(microcavity) 특성이라 한다. 예를 들어, 장파장대인 적색의 광을 방출하는 제1 서브 화소(SP1)에서의 상기 거리를 다른 서브 화소(SP2, SP3)에 비하여 길게 구성할 수 있다.
또한, 상기 제1 전극(310)을 투과한 광의 일부는 반투명전극으로 이루어진 제2 전극(800)을 투과하고 상기 제1 전극(310)을 투과한 광의 다른 일부는 상기 제2 전극(800)에서 반사되어 상기 제1 반사판(315)으로 진행한다. 이때, 상기 제1 반사판(315)과 상기 제2 전극(800) 사이에서 반사 및 재반사 과정이 반복되면서 상기 마이크로 캐버티 특성이 구현될 수 있다.
상기 절연층(510, 520, 530)은 상기 회로 소자층(200) 상에 형성되어, 상기 회로 소자층(200)을 보호하면서 기판(100)의 상면을 평탄화하는 역할을 할 수 있다. 구체적으로, 상기 제1 절연층(510)은 상기 회로 소자층(200) 상에 구비되어 있고, 상기 제2 절연층(520)은 상기 제1 절연층(510) 상에 구비되어 있고, 상기 제3 절연층(530)은 상기 제2 절연층(520) 상에 구비되어 있다.
상기 제1 절연층(510)은 상기 제2 콘택홀(CH12) 영역을 제외하고 각각의 제1 서브 화소(SP1) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제1 서브 화소(SP1)에 형성된 제1 절연층(510) 및 제2 화소(P2)의 제1 서브 화소(SP1)에 형성된 제1 절연층(510)은 서로 연결될 수 있다. 상기 제2 절연층(520)은 상기 제3 콘택홀(CH13) 영역을 제외하고 각각의 제1 서브 화소(SP1) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제1 서브 화소(SP1)에 형성된 제2 절연층(520) 및 제2 화소(P2)의 제1 서브 화소(SP1)에 형성된 제2 절연층(520)은 서로 연결될 수 있다. 상기 제3 절연층(530)은 상기 제4 콘택홀(CH14) 영역을 제외하고 각각의 제1 서브 화소(SP1) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제1 서브 화소(SP1)에 형성된 제3 절연층(530) 및 제2 화소(P2)의 제1 서브 화소(SP1)에 형성된 제3 절연층(530)은 서로 연결될 수 있다. 상기 콘택홀(CH11, CH12, CH13, CH14)은 제1 콘택 영역(CA1)과 중첩되는 영역에 형성된다.
상기 뱅크(600)는 상기 절연층(510, 520, 530) 상에서 상기 제1 전극(310)의 양 끝단을 덮도록 형성되어, 상기 제1 전극(310)의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 방지될 수 있다. 상기 뱅크(600)에 의해 가려지지 않고 노출된 상기 제1 전극(310)의 노출 영역이 제1 발광 영역(EA1)이 된다. 상기 뱅크(600)는 무기 절연막으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 유기 절연막으로 이루어질 수도 있다.
상기 발광층(700)은 각각의 제1 서브 화소(SP1) 영역 및 그들 사이의 경계 영역에 형성된다. 즉, 상기 발광층(700)은 상기 제1 전극(310) 및 상기 뱅크(600) 상에 형성된다.
상기 발광층(700)은 백색(W) 광을 발광하도록 구비될 수 있다. 이를 위해서, 상기 발광층(700)은 서로 상이한 색상의 광을 발광하는 복수의 스택(stack)을 포함하여 이루어질 수 있다. 구체적으로, 상기 발광층(700)은 제1 스택(710), 제2 스택(730), 및 상기 제1 스택(710)과 제2 스택(730) 사이에 구비된 전하 생성층(Charge generation layer; CGL)(720)을 포함하여 이루어질 수 있다.
상기 발광층(700)은 각각의 제1 서브 화소(SP1)에서 제1 콘택 영역(CA1)과 중첩되는 영역에 형성되어 있다. 따라서, 상기 발광층(700) 내의 전하, 특히, 도전성이 우수한 상기 전하 생성층(720) 내의 전하가 상기 제1 콘택 영역(CA1)과 중첩되는 영역으로 이동하여 상기 제1 콘택 영역(CA1)에서 누설전류로 인해 발광이 일어날 수 있다.
그러나, 본 발명의 일 실시예에 따르면, 상기 제1 콘택 영역(CA1)과 중첩되는 영역에 상기 전하 차단층(750)이 형성되어 있기 때문에, 상기 제1 콘택 영역(CA1)에서 누설전류로 인한 발광이 방지될 수 있다. 상기 전하 차단층(750)은 상기 발광층(700)과 상기 제2 전극(800) 사이, 보다 구체적으로, 제2 스택(730)과 상기 제2 전극(800) 사이에 구비됨으로써, 상기 제2 전극(800)의 전하, 예로서 전자(electron)가 상기 발광층(700)을 이동하는 것을 차단한다. 즉, 상기 전하 차단층(750)은 상기 발광층(700)의 전하 생성층(720)과 상기 제2 전극(800) 사이의 전계 형성을 차단할 수 있다.
따라서, 상기 전하 차단층(750)은 전자의 이동을 차단하는 물질을 포함하여 이루어질 수 있다. 또한, 상기 전하 차단층(750)을 패턴 형성할 때 상기 발광층(700)을 구성하는 유기물이 손상되면 안되므로, 상기 전하 차단층(750)은 유기물 손상을 방지하면서 포토 패터닝공정으로 패턴 형성될 수 있는 물질을 포함하여 이루어질 수 있다. 이와 같은 특성을 가지는 상기 전하 차단층(750)으로는 폴리비닐 알코올을 이용할 수 있지만, 반드시 그에 한정되는 것은 아니다.
또한, 상기 발광층(700)은 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이에서 서로 연결되어 있다. 상기 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1)는 서로 동일한 색상의 광을 방출하므로, 그들 사이에 누설 전류가 발생한다 하여도 화상 품질 저하는 크지 않을 수 있다. 그러나, 상기 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 경계 영역에서 발광이 일어나면, 광이 다양한 유기물에 의해 굴절되면서 상기 제1 서브 화소(SP1)와 상이한 색상의 광이 방출되는 문제가 있다.
그러나, 본 발명의 일 실시예에 따르면, 상기 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 경계 영역과 중첩되는 영역에 상기 전하 차단층(750)이 형성되어 있기 때문에, 상기 경계 영역에서 누설전류로 인한 발광이 방지될 수 있다.
상기 전하 차단층(750)은 상기 제1 콘택 영역(CA1) 및 상기 제1 화소(P1)의 제1 서브 화소(SP1)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이의 경계 영역과는 중첩되도록 형성되지만, 상기 제1 발광 영역(EA1)과는 중첩되지 않는다.
상기 제2 전극(800)은 상기 전하 차단층(750) 상에 형성되어 있다. 상기 제2 전극(800)은 전계 발광 표시 장치의 음극(Cathode)으로 기능할 수 있다. 상기 제2 전극(800)은 상기 발광층(700)과 마찬가지로 각각의 제1 서브 화소(SP1) 및 그들 사이의 경계 영역에도 형성된다. 상기 제2 전극(800)의 하면 일부는 상기 전하 차단층(750)과 접하고, 상기 제2 전극(800)의 하면 나머지는 상기 발광층(700)과 접할 수 있다.
상기 제2 전극(800)은 반투명 전극으로 이루어질 수도 있으며 그에 따라 제1 서브 화소(SP1)에서 마이크로 캐버티(Micro Cavity) 효과를 얻을 수 있다.
상기 봉지층(850)은 상기 제2 전극(800) 상에 형성되어 상기 발광층(700)으로 외부의 수분이 침투하는 것을 방지하는 역할을 한다. 이와 같은 봉지층(850)은 무기절연물로 이루어질 수도 있고 무기절연물과 유기절연물이 교대로 적층된 구조로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 컬러 필터(910)는 상기 봉지층(850) 상에 형성되어 있다. 상기 제1 컬러 필터(910)는 제1 서브 화소(SP1)에 구비된 적색 컬러 필터로 이루어질 수 있다. 상기 제1 컬러 필터(910)는 제1 화소(P1)의 제1 서브 화소(SP1)에서 제2 화소(P2)의 제1 서브 화소(SP1)까지 연속되면서 연장될 수 있다.
도 3 내지 도 5는 본 발명의 다양한 실시예에 다른 전계 발광 표시 장치의 단면도로서, 이는 발광층(700), 전하 차단층(750), 및 제2 전극(800)의 적층 구조에 대한 것이다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따르면, 제1 콘택 영역(CA1)과 중첩되는 영역에서는 발광층(700)의 상면에 전하 차단층(750)이 형성되고, 상기 전하 차단층(750)의 상면에 제2 전극(800)이 형성된다. 그에 반하여, 제1 발광 영역(EA1)과 중첩되는 영역에서는 상기 발광층(700)의 상면에 상기 제2 전극(800)이 형성된다. 즉, 상기 발광층(700)은 상기 제1 콘택 영역(CA1)에서 상기 제1 발광 영역(EA1)까지 연장되지만, 상기 전하 차단층(750)은 상기 제1 콘택 영역(CA1)에 패턴 형성되고 상기 제1 발광 영역(EA1)까지 연장되지 않는다.
상기 발광층(700)은 제1 스택(710), 전하 생성층(720), 및 제2 스택(720)을 포함하여 이루어진다. 상기 제1 스택(710)은 차례로 적층된 정공 주입층(HIL), 제1 정공 수송층(1st HTL), 제1 발광층(1st EML), 및 제1 전자 수송층(1st ETL)을 포함하여 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 발광층(1st EML)은 청색 발광층으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 전하 생성층(720)은 상기 제1 스택(710) 상에 구비된 N타입 전하 생성층(N-CGL) 및 상기 N타입 전하 생성층(N-CGL) 상에 구비된 P타입 전하 생성층(P-CGL)을 포함하여 이루어진다. 상기 제2 스택(730)은 차례로 적층된 제2 정공 수송층(2nd HTL), 제2 발광층(2nd EML), 제2 전자 수송층(2nd ETL), 및 전자 주입층(EIL)을 포함하여 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제2 발광층(2nd EML)은 황녹색 발광층으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 전하 차단층(750)은 상기 발광층(700)과 상기 제2 전극(800) 사이, 보다 구체적으로, 상기 제2 스택(730)과 상기 제2 전극(800) 사이에 형성된다. 특히, 상기 전하 차단층(750)은 상기 제2 스택(730)의 상면, 구체적으로 전자 주입층(EIL)의 상면에 형성될 수 있다. 즉, 상기 전하 차단층(750)은 상기 전자 주입층(EIL)과 상기 제2 전극(800) 사이에 형성될 수 있다.
상기 전하 차단층(750)은 상기 제2 전극(800)에서 생성되는 전자가 상기 제1 스택(730)의 제2 발광층(2nd EML)으로 전달되는 것을 차단함으로써, 상기 제1 콘택 영역(CA1)과 중첩되는 영역에서 상기 제2 발광층(2nd EML)의 발광을 방지한다.
도 4 및 도 5는 전하 차단층(750)의 적층 위치가 변경될 것을 제외하고 전술한 도 3에 따른 실시예와 동일하다. 따라서, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 4에서 알 수 있듯이, 상기 전하 차단층(750)은 제2 스택(730)의 제2 전자 수송층(2nd ETL)과 전자 주입층(EIL) 사이에 형성될 수 있다.
또한, 도 5에서 알 수 있듯이, 상기 전하 차단층(750)은 제2 스택(730)의 제2 발광층(2nd EML)과 제2 전자 수송층(2nd ETL) 사이에 형성될 수 있다.
상기 전하 차단층(750)은 제2 발광층(2nd EML)과 제2 전극(800) 사이에 형성되어, 상기 제2 전극(800)에서 생성된 전자가 상기 제2 발광층(2nd EML)으로 전달되는 것을 차단하여 상기 제2 발광층(2nd EML)에서의 발광을 차단하는 것이다. 따라서, 상기 전하 차단층(750)은 제2 발광층(2nd EML)과 제2 전극(800) 사이의 다양한 위치에 형성될 수 있다. 또한, 상기 전하 차단층(750)은 제2 발광층(2nd EML)과 제2 전극(800) 사이의 복수의 위치에 복수의 층으로 형성될 수도 있다.
도 6은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 C-D라인의 단면도이다. 즉, 도 6은 제1 화소(P1)의 제2 서브 화소(SP2) 및 제2 화소(P2)의 제2 서브 화소(SP2)의 단면을 도시한 것이다.
도 6에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100), 회로 소자층(200), 제1 전극(320), 제2 반사판(325), 제2 콘택 전극(420), 절연층(510, 520, 530), 뱅크(600), 발광층(700), 전하 차단층(750), 제2 전극(800), 봉지층(850), 및 제2 컬러 필터(920)를 포함하여 이루어진다. 이하에서는 전술한 실시예와 동일한 구성에 대한 구체적인 설명은 생략하기로 한다.
상기 기판(100) 상에는 제1 화소(P1)의 제2 서브 화소(SP2)와 제2 화소(P2)의 제2 서브 화소(SP2)가 인접하게 형성되어 있다. 각각의 화소(P1, P2)의 제2 서브 화소(SP2)는 서로 동일한 색상의 광, 예로서 녹색 광을 방출하도록 구비될 수 있다.
상기 회로 소자층(200)은 상기 기판(100) 상에 형성되어 있다. 상기 회로 소자층(200)에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 각각의 화소(P1, P2)의 제2 서브 화소(SP2)에 구비되어 있다. 상기 회로 소자층(200)에는 각각의 제2 서브 화소(SP2) 별로 제1 콘택홀(CH21)이 구비되어 있어, 상기 제1 콘택홀(CH21)을 통해서 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자가 노출된다.
상기 제1 전극(320)은 상기 회로 소자층(200) 상에서, 특히 상기 절연층(510, 520, 530) 상에서 각각의 제2 서브 화소(SP2) 별로 패턴 형성되어 있다. 상기 제1 전극(320)은 제2 콘택 영역(CA2)에서 제2 발광 영역(EA2)으로 연장되어 있다.
상기 제1 전극(320)은 제2 콘택 전극(420) 및 제2 반사판(425)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 전기적으로 연결될 수 있다. 상기 제2 콘택 전극(420)은 제2 콘택 영역(CA2)에 구비된 제2 하부층(421) 및 제2 상부층(422)을 포함하여 이루어질 수 있다.
상기 제2 하부층(421)은 상기 회로 소자층(200) 상에 형성되며, 상기 회로 소자층(200)에 구비된 제1 콘택홀(CH21)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 경우에 따라서, 상기 제2 하부층(421)은 제1 콘택홀(CH21)에 채워진 도전물질을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자에 연결될 수도 있다.
상기 제2 반사판(325)은 제1 절연층(510) 상에 형성되며, 상기 제1 절연층(510)에 구비된 제2 콘택홀(CH22)을 통해서 상기 제2 하부층(421)과 연결될 수 있다. 상기 제2 반사판(325)은 제2 콘택 영역(CA2)에서 제2 발광 영역(EA2)으로 연장되어 있다.
상기 제2 상부층(422)은 제2 절연층(520) 상에 형성되며, 상기 제2 절연층(520)에 구비된 제3 콘택홀(CH23)을 통해서 상기 제2 반사판(325)과 연결될 수 있다. 상기 제1 전극(320)은 제3 절연층(530) 상에 형성되며, 상기 제3 절연층(530)에 구비된 제4 콘택홀(CH24)을 통해서 상기 제2 상부층(422)과 연결될 수 있다.
이와 같이, 제1 전극(320)은 제2 상부층(422), 제2 반사판(325) 및 제2 하부층(421)을 경유하여 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 제1 전극(320)이 1층 구조로 이루어진 제2 콘택 전극(420) 및 제2 반사판(325)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 경우에 따라서, 상기 제1 전극(320)이 상기 제2 콘택 전극(420) 없이 상기 제2 반사판(325)만을 경유하여 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결되는 것도 가능하다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치는 상부 발광 방식으로 이루어지며, 따라서, 상기 제2 반사판(325)은 상기 발광층(700)에서 발광된 광을 상부쪽으로 반사시킨다. 또한, 상기 제1 전극(320)은 투명전극 또는 반투명전극으로 이루어질 수 있다. 상기 제1 전극(320)이 투명전극으로 이루어진 경우, 상기 발광층(700)에서 발광된 광의 일부는 상기 제2 반사판(325)에서 반사된 후 상기 제1 전극(320)을 투과하여 상부 방향으로 방출된다.
상기 제1 전극(320)이 반투명전극으로 이루어진 경우, 상기 발광층(700)에서 발광된 광은 상기 제2 반사판(325)과 상기 제1 전극(320) 사이에서 반사와 재반사가 반복되면서 마이크로 캐버티 효과를 얻을 수 있다. 이때, 상기 제2 반사판(325)과 상기 제1 전극(320) 사이의 거리는 중파장대인 녹색 광의 반파장(λ/2)의 정수배가 되도록 구성할 수 있다.
또한, 상기 제2 반사판(325)과 상기 제2 전극(800) 사이에서 반사 및 재반사 과정이 반복되면서 상기 마이크로 캐버티 효과를 얻을 수 있다. 이때, 상기 제2 반사판(325)과 상기 제2 전극(800) 사이의 거리는 중파장대인 녹색 광의 반파장(λ/2)의 정수배가 되도록 구성할 수 있다.
상기 제1 절연층(510)은 상기 제2 콘택홀(CH22) 영역을 제외하고 각각의 제2 서브 화소(SP2) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제2 서브 화소(SP2)에 형성된 제1 절연층(510) 및 제2 화소(P2)의 제2 서브 화소(SP2)에 형성된 제1 절연층(510)은 서로 연결될 수 있다. 상기 제2 절연층(520)은 상기 제3 콘택홀(CH23) 영역을 제외하고 각각의 제2 서브 화소(SP2) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제2 서브 화소(SP2)에 형성된 제2 절연층(520) 및 제2 화소(P2)의 제2 서브 화소(SP2)에 형성된 제2 절연층(520)은 서로 연결될 수 있다. 상기 제3 절연층(530)은 상기 제4 콘택홀(CH24) 영역을 제외하고 각각의 제2 서브 화소(SP2) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제2 서브 화소(SP2)에 형성된 제3 절연층(530) 및 제2 화소(P2)의 제2 서브 화소(SP2)에 형성된 제3 절연층(530)은 서로 연결될 수 있다.
상기 뱅크(600)는 상기 절연층(510, 520, 530) 상에서 상기 제1 전극(320)의 양 끝단을 덮도록 형성될 수 있다. 상기 뱅크(600)에 의해 가려지지 않고 노출된 상기 제2 전극(320)의 노출 영역이 제2 발광 영역(EA2)이 된다.
상기 발광층(700)은 각각의 제2 서브 화소(SP2) 영역 및 그들 사이의 경계 영역에 형성된다. 즉, 상기 발광층(700)은 상기 제1 전극(320) 및 상기 뱅크(610, 620) 상에 형성된다. 상기 발광층(700)은 각각의 제2 서브 화소(SP2)에서 제2 콘택 영역(CA2)과 중첩되는 영역에 형성되고, 제1 화소(P1)의 제2 서브 화소(SP2)와 제2 화소(P2)의 제2 서브 화소(SP2) 사이에서 서로 연결되어 있다.
상기 전하 차단층(750)은 상기 제2 콘택 영역(CA2)과 중첩되는 영역, 및 제1 화소(P1)의 제2 서브 화소(SP2)와 제2 화소(P2)의 제2 서브 화소(SP2) 사이의 경계 영역과 중첩되는 영역에 형성되어 있다. 상기 전하 차단층(750)은 제2 발광 영역(EA2)과는 중첩되지 않는다.
상기 전하 차단층(750)은 전술한 도 3 내지 도 5와 같이 제2 스택(730)의 제2 발광층과 제2 전극(800) 사이의 영역에 형성된다.
상기 제2 전극(800)은 상기 전하 차단층(750) 상에 형성되어 있고, 상기 봉지층(850)은 상기 제2 전극(800) 상에 형성되어 있다.
상기 제2 컬러 필터(920)는 상기 봉지층(850) 상에 형성되어 있다. 상기 제2 컬러 필터(920)는 제2 서브 화소(SP2)에 구비된 녹색 컬러 필터로 이루어질 수 있다. 상기 제2 컬러 필터(920)는 제1 화소(P1)의 제2 서브 화소(SP2)에서 제2 화소(P2)의 제2 서브 화소(SP2)까지 연속되면서 연장될 수 있다.
도 7은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 E-F라인의 단면도이다. 즉, 도 7은 제1 화소(P1)의 제3 서브 화소(SP3) 및 제2 화소(P2)의 제3 서브 화소(SP3)의 단면을 도시한 것이다.
도 7에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100), 회로 소자층(200), 제1 전극(330), 제3 반사판(335), 제3 콘택 전극(430), 절연층(510, 520, 530), 뱅크(600), 발광층(700), 전하 차단층(750), 제2 전극(800), 봉지층(850), 및 제3 컬러 필터(930)를 포함하여 이루어진다. 이하에서는 전술한 실시예와 동일한 구성에 대한 구체적인 설명은 생략하기로 한다.
상기 기판(100) 상에는 제1 화소(P1)의 제3 서브 화소(SP3) 와 제2 화소(P2)의 제3 서브 화소(SP3)가 인접하게 형성되어 있다. 각각의 화소(P1, P2)의 제3 서브 화소(SP3)는 서로 동일한 색상의 광, 예로서 청색 광을 방출하도록 구비될 수 있다.
상기 회로 소자층(200)은 상기 기판(100) 상에 형성되어 있다. 상기 회로 소자층(200)에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 각각의 화소(P1, P2)의 제3 서브 화소(SP3)에 구비되어 있다. 상기 회로 소자층(200)에는 각각의 제3 서브 화소(SP3) 별로 제1 콘택홀(CH31)이 구비되어 있어, 상기 제1 콘택홀(CH31)을 통해서 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자가 노출된다.
상기 제1 전극(330)은 상기 회로 소자층(200) 상에서, 특히 상기 절연층(510, 520, 530) 상에서 각각의 제3 서브 화소(SP3) 별로 패턴 형성되어 있다. 상기 제1 전극(330)은 제3 콘택 영역(CA3)에서 제3 발광 영역(EA3)으로 연장되어 있다.
상기 제1 전극(330)은 제3 콘택 전극(430) 및 제3 반사판(435)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 전기적으로 연결될 수 있다. 상기 제3 콘택 전극(430)은 제3 콘택 영역(CA3)에 구비된 제3 하부층(431) 및 제3 상부층(432)을 포함하여 이루어질 수 있다.
상기 제3 하부층(431)은 상기 회로 소자층(200) 상에 형성되며, 상기 회로 소자층(200)에 구비된 제1 콘택홀(CH31)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 경우에 따라서, 상기 제3 하부층(431)은 제1 콘택홀(CH31)에 채워진 도전물질을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자에 연결될 수도 있다. 상기 제3 상부층(432)은 제1 절연층(510) 상에 형성되며, 상기 제1 절연층(510)에 구비된 제2 콘택홀(CH32)을 통해서 상기 제3 하부층(431)과 연결될 수 있다. 상기 제3 반사판(335)은 제2 절연층(520) 상에 형성되며, 상기 제2 절연층(520)에 구비된 제3 콘택홀(CH33)을 통해서 상기 제3 상부층(432)과 연결될 수 있다. 상기 제1 전극(330)은 제3 절연층(530) 상에 형성되며, 상기 제3 절연층(530)에 구비된 제4 콘택홀(CH34)을 통해서 상기 제3 반사판(335)과 연결될 수 있다.
이와 같이, 제1 전극(330)은 제3 반사판(335), 제3 상부층(432) 및 제3 하부층(431)을 경유하여 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 제1 전극(330)이 1층 구조로 이루어진 제3 콘택 전극(430) 및 제3 반사판(335)을 통해서 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결될 수 있다. 경우에 따라서, 상기 제1 전극(330)이 상기 제3 콘택 전극(430) 없이 상기 제3 반사판(335)만을 경유하여 상기 구동 박막 트랜지스터(250)의 소스 단자 또는 드레인 단자와 연결되는 것도 가능하다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치는 상부 발광 방식으로 이루어지며, 따라서, 상기 제3 반사판(335)은 상기 발광층(700)에서 발광된 광을 상부쪽으로 반사시킨다. 또한, 상기 제1 전극(330)은 투명전극 또는 반투명전극으로 이루어질 수 있다. 상기 제1 전극(330)이 투명전극으로 이루어진 경우, 상기 발광층(700)에서 발광된 광의 일부는 상기 제3 반사판(335)에서 반사된 후 상기 제1 전극(330)을 투과하여 상부 방향으로 방출된다.
상기 제1 전극(330)이 반투명전극으로 이루어진 경우, 상기 발광층(700)에서 발광된 광은 상기 제3 반사판(335)과 상기 제1 전극(330) 사이에서 반사와 재반사가 반복되면서 마이크로 캐버티 효과를 얻을 수 있다. 이때, 상기 제3 반사판(335)과 상기 제1 전극(330) 사이의 거리는 단파장대인 청색 광의 반파장(λ/2)의 정수배가 되도록 구성할 수 있다.
또한, 상기 제3 반사판(335)과 상기 제2 전극(800) 사이에서 반사 및 재반사 과정이 반복되면서 상기 마이크로 캐버티 효과를 얻을 수 있다. 이때, 상기 제3 반사판(335)과 상기 제2 전극(800) 사이의 거리는 단파장대인 청색 광의 반파장(λ/2)의 정수배가 되도록 구성할 수 있다.
상기 제1 절연층(510)은 상기 제2 콘택홀(CH32) 영역을 제외하고 각각의 제3 서브 화소(SP3) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제3 서브 화소(SP3)에 형성된 제1 절연층(510) 및 제2 화소(P2)의 제3 서브 화소(SP3)에 형성된 제1 절연층(510)은 서로 연결될 수 있다. 상기 제2 절연층(520)은 상기 제3 콘택홀(CH33) 영역을 제외하고 각각의 제3 서브 화소(SP3) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제3 서브 화소(SP3)에 형성된 제2 절연층(520) 및 제2 화소(P2)의 제3 서브 화소(SP3)에 형성된 제2 절연층(520)은 서로 연결될 수 있다. 상기 제3 절연층(530)은 상기 제4 콘택홀(CH34) 영역을 제외하고 각각의 제3 서브 화소(SP3) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 화소(P1)의 제3 서브 화소(SP3)에 형성된 제3 절연층(530) 및 제2 화소(P2)의 제3 서브 화소(SP3)에 형성된 제3 절연층(530)은 서로 연결될 수 있다.
상기 뱅크(600)는 상기 절연층(510, 520, 530) 상에서 상기 제1 전극(330)의 양 끝단을 덮도록 형성될 수 있다. 상기 뱅크(600)에 의해 가려지지 않고 노출된 상기 제2 전극(330)의 노출 영역이 제3 발광 영역(EA3)이 된다.
상기 발광층(700)은 각각의 제3 서브 화소(SP3) 영역 및 그들 사이의 경계 영역에 형성된다. 즉, 상기 발광층(700)은 상기 제1 전극(330) 및 상기 뱅크(610, 620) 상에 형성된다. 상기 발광층(700)은 각각의 제3 서브 화소(SP3)에서 제3 콘택 영역(CA3)과 중첩되는 영역에 형성되고, 제1 화소(P1)의 제3 서브 화소(SP3)와 제2 화소(P2)의 제3 서브 화소(SP3) 사이에서 서로 연결되어 있다.
상기 전하 차단층(750)은 상기 제3 콘택 영역(CA3)과 중첩되는 영역, 및 제1 화소(P1)의 제3 서브 화소(SP3)와 제2 화소(P2)의 제3 서브 화소(SP3) 사이의 경계 영역과 중첩되는 영역에 형성되어 있다. 상기 전하 차단층(750)은 제3 발광 영역(EA3)과는 중첩되지 않는다.
상기 전하 차단층(750)은 전술한 도 3 내지 도 5와 같이 제2 스택(730)의 제2 발광층과 제2 전극(800) 사이의 영역에 형성된다.
상기 제2 전극(800)은 상기 전하 차단층(750) 상에 형성되어 있고, 상기 봉지층(850)은 상기 제2 전극(800) 상에 형성되어 있다.
상기 제3 컬러 필터(930)는 상기 봉지층(850) 상에 형성되어 있다. 상기 제3 컬러 필터(930)는 제3 서브 화소(SP3)에 구비된 청색 컬러 필터로 이루어질 수 있다. 상기 제3 컬러 필터(930)는 제1 화소(P1)의 제3 서브 화소(SP3)에서 제2 화소(P2)의 제3 서브 화소(SP3)까지 연속되면서 연장될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 A-B라인의 단면도이다. 도 8에 따른 전계 발광 표시 장치는 제3 절연층(530)이 구비되지 않은 점에서 전술한 도 2에 따른 전계 발광 표시 장치와 상이하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 8에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 각각의 제1 서브 화소(SP1)에서 제1 콘택 전극(410)의 제1 상부층(412) 상면에 별도의 절연층 없이 제1 전극(310)이 직접 형성되어 있다. 따라서, 제1 전극(310)은 제2 절연층(520) 상에서 제1 콘택 영역(CA1)에서 제1 발광 영역(EA1)으로 연장되어 있다.
상기 제1 발광 영역(EA1)에서는 제1 반사판(315)과 제1 전극(310) 사이에 제1 절연층(510) 및 제2 절연층(520)이 구비되어 있다.
도 9는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 C-D라인의 단면도이다. 도 9에 따른 전계 발광 표시 장치는 제3 절연층(530)이 구비되지 않은 점에서 전술한 도 6에 따른 전계 발광 표시 장치와 상이하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 9에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 각각의 제2 서브 화소(SP2)에서 제2 콘택 전극(420)의 제2 상부층(422) 상면에 별도의 절연층 없이 제1 전극(320)이 직접 형성되어 있다. 따라서, 제1 전극(320)은 제2 절연층(520) 상에서 제2 콘택 영역(CA2)에서 제2 발광 영역(EA2)으로 연장되어 있다.
상기 제2 발광 영역(EA2)에서는 제2 반사판(325)과 제1 전극(320) 사이에 제2 절연층(520)이 구비되어 있다.
도 10은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 1의 E-F라인의 단면도이다. 도 10에 따른 전계 발광 표시 장치는 제3 절연층(530)이 구비되지 않은 점에서 전술한 도 7에 따른 전계 발광 표시 장치와 상이하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 10에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 각각의 제3 서브 화소(SP3)에서 제3 반사판(335) 상면에 별도의 절연층 없이 제1 전극(330)이 직접 형성되어 있다. 따라서, 제1 전극(330)은 제2 절연층(520) 상에서 제3 콘택 영역(CA3)에서 제3 발광 영역(EA3)으로 연장되어 있다.
상기 제3 발광 영역(EA3)에서는 제3 반사판(335)과 제1 전극(330) 사이에 별도의 절연층이 구비되지 않고, 제3 반사판(335)과 제1 전극(330)이 서로 접하고 있다. 즉, 상기 제3 반사판(335)이 제2 절연층(520)의 상면에 구비되고, 상기 제1 전극(330)이 상기 제3 반사판(335)의 상면에 구비된다.
도 11은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다. 도 11은 트렌치(T)가 추가로 형성된 점에서 전술한 도 1과 상이하다. 따라서, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 11에 따르면, 트렌치(T)가 복수의 서브 화소(SP1, SP2, SP3) 사이의 경계 영역에 형성되어 있다. 구체적으로, 상기 트렌치(T)는 복수의 화소(P1, P2) 각각에서 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이의 경계 영역 및 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이의 경계 영역에 형성되어 있다. 상기 트렌치(T)는 상기 복수의 화소(P1, P2) 사이에서 연속적으로 형성될 수 있으며, 그에 따라 스트라이프 구조로 형성될 수 있다.
이와 같이, 본 발명의 다른 실시예에 따르면, 상기 트렌치(T)가 구비됨으로써, 상기 트렌치(T) 내에 형성되는 발광층의 일부가 단절되도록 하여 인접하는 서브 화소(SP1, SP2, SP3) 사이에 누설전류가 발생하는 것이 방지될 수 있는데, 그에 대해서는 후술하는 단면 구조를 통해 상세히 설명하기로 한다.
도 12는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 단면도로서, 이는 도 11의 I-I라인의 단면도이다. 전술한 실시예와 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 12에서 알 수 있듯이, 기판(100) 상에 회로 소자층(200)이 형성되어 있고, 상기 회로 소자층(200) 상의 제1 서브 화소(SP1)에는 제1 반사판(315)이 형성되어 있다.
상기 제1 반사판(315) 상에는 제1 절연층(510)이 형성되어 있고, 상기 제1 절연층(510) 상의 제2 서브 화소(SP2)에는 제2 반사판(325)이 형성되어 있다.
상기 제2 반사판(325) 상에는 제2 절연층(520)이 형성되어 있고, 상기 제2 절연층(520) 상의 제3 서브 화소(SP3)에는 제3 반사판(335)이 형성되어 있다.
상기 제3 반사판(335) 상에는 제3 절연층(530)이 형성되어 있고, 상기 제3 절연층(530) 상에서는 서브 화소(SP1, SP2, SP3) 별로 제1 전극(310, 320, 320)이 패턴 형성되어 있다.
이와 같이, 제1 서브 화소(SP1)에서는 제 1 반사판(315)과 제1 전극(310) 사이에 제1 절연층(510), 제2 절연층(520) 및 제3 절연층(530)이 구비되어 있고, 제2 서브 화소(SP2)에서는 제 2 반사판(325)과 제1 전극(320) 사이에 제2 절연층(520) 및 제3 절연층(530)이 구비되어 있고, 제3 서브 화소(SP3)에서는 제 3 반사판(335)과 제1 전극(330) 사이에 제3 절연층(530)이 구비되어 있다. 다만, 전술한 도 8 내지 도 10에서와 같이, 상기 제3 절연층(530)이 생략될 수도 있다.
따라서, 본 발명의 다른 실시예에 따르면, 제1 서브 화소(SP1)에서의 상기 제1 반사판(315)과 제1 전극(310) 사이의 제1 거리, 제2 서브 화소(SP2)에서의 상기 제2 반사판(325)과 제1 전극(320) 사이의 제2 거리, 및 제3 서브 화소(SP3)에서의 상기 제3 반사판(335)과 제1 전극(330) 사이의 제3 거리가 모두 상이하게 구성되기 때문에, 각각의 서브 화소(SP1, SP2, SP3)에서 마이크로 캐버티 특성을 얻을 수 있다.
예를 들어, 장파장대인 적색의 광을 방출하는 제1 서브 화소(SP1)에서의 상기 제1 거리를 가장 길게 구성하고, 단파장대인 청색의 광을 방출하는 제3 서브 화소(SP3)에서의 상기 제3 거리를 가장 짧게 구성할 수 있다.
상기 제1 전극(310, 320, 330) 상에는 그들의 양 끝단을 가리는 뱅크(600)가 형성되어 있고, 상기 제1 전극(310, 320, 330) 및 상기 뱅크(600) 상에는 발광층(700)이 형성되어 있다.
이때, 상기 뱅크(600) 및 상기 제3 절연층(530)에는 오목한 구조의 트렌치(T)가 형성되어 있다.
상기 트렌치(T)는 서브 화소(SP1, SP2, SP3) 사이의 경계 영역에서 상기 뱅크(600)를 관통하고 상기 제3 절연층(530)의 내부까지 연장될 수 있다. 따라서, 상기 트렌치(T)는 상기 뱅크(600) 및 상기 제3 절연층(530)의 소정 영역을 제거하는 공정을 통해 형성될 수 있다. 또한, 도시하지는 않았지만, 상기 트렌치(T)는 상기 제3 절연층(530)을 관통하고 그 아래의 제2 절연층(520) 내부까지 연장될 수도 있고, 제2 절연층(520)을 관통하고 그 아래의 제1 절연층(510) 내부까지 연장될 수도 있으며, 제1 절연층(510)을 관통하고 그 아래의 회로 소자층(200) 내부까지 연장될 수도 있다. 또한, 상기 뱅크(600)가 두꺼운 두께의 유기물로 이루어진 경우 상기 트렌치(T)는 상기 뱅크(600)를 관통하지 않고 상기 뱅크(600)의 소정 영역을 제거하는 공정을 통해 형성될 수도 있다.
상기 트렌치(T)는 발광층(700)의 적어도 일부를 단절시키기 위한 것이다. 즉, 상기 발광층(700)의 적어도 일부가 상기 트렌치(T) 내에서 단절됨으로써, 상기 발광층(700)을 통해서 이웃하는 서브 화소(SP1, SP2, SP3) 사이에 전하가 이동하는 것이 방지되어 이웃하는 서브 화소(SP1, SP2, SP3) 사이에서 누설전류가 발생하는 것이 방지될 수 있다. 이와 같이 상기 발광층(700)의 적어도 일부가 상기 트렌치(T) 내에서 단절되도록 하기 위해서, 상기 트렌치(T)의 폭(a)보다 상기 트렌치(T)의 깊이(b)가 큰 것이 바람직하다.
상기 발광층(700)은 복수의 서브 화소(SP1, SP2, SP3) 영역 및 복수의 서브 화소(SP1, SP2, SP3) 사이의 경계 영역에 형성된다. 즉, 상기 발광층(700)은 상기 제1 전극(310, 320, 330) 및 상기 뱅크(600) 상에 형성되고, 상기 트렌치(T) 내의 상기 제3 절연층(530) 상에도 형성된다. 다시 말하면, 상기 발광층(700)은 상기 트렌치(T) 내부 및 상기 트렌치(T) 위쪽에 형성된다. 본 발명의 다른 실시예에 따르면, 상기 발광층(700)이 상기 트렌치(T) 내부에 형성될 때, 상기 발광층(700)의 적어도 일부가 단절됨으로써, 인접하는 서브 화소(P1, P2, P3) 사이에서 누설전류 발생이 방지될 수 있다.
상기 발광층(700)을 구성하는 제1 스택(710)은 상기 트렌치(T) 내부의 측면에 형성되며 상기 트렌치(T) 내부의 하면에도 형성될 수 있다.
이때, 상기 트렌치(T)의 중앙부를 기준으로 하여, 상기 트렌치(T) 내부의 일 측면, 예로서 좌측 측면에 형성된 제1 스택(710)의 제1 부분(710a)과 상기 트렌치(T) 내부의 다른 측면, 예로서 우측 측면에 형성된 제1 스택(710)의 제2 부분(710b)은 서로 연결되지 않고 단절되어 있다. 또한, 상기 트렌치(T) 내부의 하면에 형성된 제1 스택(710)의 제3 부분(710c)은 상기 트렌치(T) 내부의 측면에 형성된 제1 스택(710)의 제1 부분(710a) 및 제2 부분(710b)과 서로 연결되지 않고 단절되어 있다. 이에 따라, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서는 상기 제1 스택(710)을 통해 전하가 이동할 수는 없다.
또한, 상기 발광층(700)을 구성하는 전하 생성층(720)은 상기 제1 스택(710) 상에 형성되어 있다. 이때, 상기 전하 생성층(720)은 상기 트렌치(T) 내부까지 연장되지 않고 상기 트렌치(T)의 위쪽에만 형성될 수 있다. 즉, 상기 전하 생성층(720)은 상기 트렌치(T)에 의해 관통된 상기 뱅크(600)의 일단의 상면(600a), 다시 말하면 상기 트렌치(T)와 접하는 상기 뱅크(600)의 일단의 상면(600a)보다 위쪽에 형성될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 전하 생성층(720)이 상기 트렌치(T) 내부까지 연장되는 것도 가능하다.
이때, 상기 트렌치(T)의 중앙부를 기준으로 하여, 상기 트렌치(T)의 일 측, 예로서 좌측에 형성된 전하 생성층(720)의 제1 부분(720a)과 상기 트렌치(T)의 다른 측, 예로서 우측에 형성된 전하 생성층(720)의 제2 부분(720b)은 서로 연결되지 않고 단절되어 있다. 상기 전하 생성층(720)의 제1 부분(720a)은 상기 제1 스택(710)의 제1 부분(710a) 상에 형성되고, 상기 전하 생성층(720)의 제2 부분(720b)은 상기 제1 스택(710)의 제2 부분(710b) 상에 형성된 것이다.
이에 따라, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서는 상기 전하 생성층(720)을 통해 전하가 이동할 수는 없다.
또한, 상기 발광층(700)을 구성하는 제2 스택(730)은 상기 전하 생성층(720) 상에서 상기 트렌치(T)를 사이에 두고 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서 단절되지 않고 서로 연결될 수 있다. 즉, 상기 트렌치(T)의 중앙부를 기준으로 하여, 상기 트렌치(T)의 일 측, 예로서 좌측에 형성된 제2 스택(730)의 제1 부분(730a)과 상기 트렌치(T)의 다른 측, 예로서 우측에 형성된 제2 스택층(730)의 제2 부분(730b)은 서로 연결되어 있다. 따라서, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서는 상기 제2 스택(730)을 통해 전하가 이동할 수는 있다.
이때, 상기 전하 생성층(720)이 단절된 상기 트렌치(T) 영역에 대응하는 제2 스택(730) 부분의 제1 두께(d)는, 상기 트렌치(T)와 중첩되지 않는 영역에 대응하는 상기 제2 스택(730) 부분의 제2 두께(d2) 보다 얇게 형성될 수 있다. 다시 말하면, 상기 전하 생성층(720)의 제1 부분(720a)과 제2 부분(720b)의 사이 영역과 중첩되는 상기 제2 스택(730) 부분의 제1 두께(d1)는, 상기 뱅크(600)와 중첩되는 상기 제2 스택(730)의 제1 부분(730a) 또는 제2 부분(730b)의 제2 두께(d2) 보다 얇게 형성될 수 있다.
이와 같이 상기 제2 스택(730) 부분의 제1 두께(d1)가 상대적으로 얇게 형성되는 이유는 상기 제2 스택(730)이 상기 전하 생성층(720)의 제1 부분(720a) 및 제2 부분(720b)의 상면 각각에서부터 서로 이격된 상태로 증착되다가 서로 만나면서 형성될 수 있기 때문이다. 따라서, 상대적으로 얇은 제1 두께(d1)로 형성되는 상기 제2 스택(730) 부분의 하부 일부는 상기 트렌치(T) 위쪽에서 단절되도록 구성될 수 있다. 즉, 상기 제2 스택(730)의 제1 부분(730a)의 하부 일부와 상기 제2 스택층(730)의 제2 부분(730b)의 하부 일부는 서로 단절될 수 있다.
이상과 같은 제1 스택(710), 전하 생성층(720), 및 제2 스택(720)의 구조에 의해서 상기 트렌치(T) 내에는 공극(H)이 형성된다. 상기 공극(H)은 상기 제3 절연층(530) 및 상기 발광층(700)에 의해서 정의되며, 따라서, 상기 공극(H)은 상기 발광층(700) 아래에 마련된다. 즉, 상기 발광층(700) 아래에 마련되는 공극(H)은 상기 제3 절연층(530), 상기 제1 스택(710), 상기 전하 생성층(720), 및 상기 제2 스택(720)에 의해서 정의된다. 상기 공극(H)은 상기 트렌치(T) 내부에서부터 상기 트렌치(T) 위쪽까지 연장되고, 상기 공극(H)의 끝단(HT)은 상기 트렌치(T) 내에서 단절된 상기 발광층(700)의 적어도 일부 보다 높은 위치에 구비된다. 구체적으로, 상기 공극(H)의 끝단(HT)은 상기 전하 생성층(720) 보다 높은 위치에 형성되며, 그에 따라, 상기 공극(H)에 의해서 상기 전하 생성층(720)의 제1 부분(720a)과 제2 부분(720b)이 단절되게 된다.
상기 전하 생성층(720)은 상기 제1 스택(710) 및 상기 제2 스택(730)에 비하여 도전성이 크다. 특히, 상기 전하 생성층(720)을 구성하는 N형 전하 생성층은 금속 물질을 포함하여 이루어질 수 있기 때문에, 상기 제1 스택(710) 및 상기 제2 스택(730)에 비하여 도전성이 크다. 따라서, 서로 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서의 전하의 이동은 주로 전하 생성층(720)을 통해 이루어지고, 상기 제2 스택(730)을 통해서 이루어지는 전하의 이동량은 미미하다. 따라서, 본 발명의 다른 실시예에 따르면, 상기 전하 생성층(720)을 상기 트렌치(T) 내부에서 단절되도록 구성함으로써 서로 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서의 전하의 이동을 줄여서 누설전류 발생을 방지할 수 있다.
상기 발광층(700) 상에는 제2 전극(800)이 형성되어 있고, 상기 제2 전극(800) 상에는 봉지층(850)이 형성되어 있고, 상기 봉지층(850) 상에는 컬러 필터(910, 920, 930)가 형성되어 있다. 상기 컬러 필터(910)는 제1 서브 화소(SP1)에 구비된 제1 컬러 필터(910), 제2 서브 화소(SP2)에 구비된 제2 컬러 필터(920), 및 제3 서브 화소(SP3)에 구비된 제3 컬러 필터(930)를 포함하여 이루어진다.
도 13은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다. 도 13에 따른 실시예는 콘택 영역(CA1, CA2, CA3)의 구성이 변경된 점에서 전술한 도 11에 따른 실시예와 상이하다. 따라서, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 13에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면, 제1 콘택 영역(CA1)은 서로 이격된 제1 영역(CA11) 및 제2 영역(CA12)을 포함하여 이루어진다. 상기 제1 영역(CA11)에는 적어도 하나의 콘택홀이 구비되고, 상기 제2 영역(CA12)에도 적어도 하나의 콘택홀이 구비될 수 있다. 이때, 하나의 전하 차단층(750)은 상기 제1 영역(CA11)과 제2 영역(CA12) 사이의 경계 영역과 중첩되는 영역에도 구비될 수 있다.
또한, 제2 콘택 영역(CA2)은 서로 이격된 제1 영역(CA21) 및 제2 영역(CA22)을 포함하여 이루어진다. 상기 제1 영역(CA21)에는 적어도 하나의 콘택홀이 구비되고, 상기 제2 영역(CA22)에도 적어도 하나의 콘택홀이 구비될 수 있다. 이때, 다른 하나의 전하 차단층(750)은 상기 제1 영역(CA21)과 제2 영역(CA22) 사이의 경계 영역과 중첩되는 영역에도 구비될 수 있다.
또한, 제3 콘택 영역(CA3)은 서로 이격된 제1 영역(CA31) 및 제2 영역(CA32)을 포함하여 이루어진다. 상기 제1 영역(CA31)에는 적어도 하나의 콘택홀이 구비되고, 상기 제2 영역(CA32)에도 적어도 하나의 콘택홀이 구비될 수 있다. 이때, 또 다른 하나의 전하 차단층(750)은 상기 제1 영역(CA31)과 제2 영역(CA32) 사이의 경계 영역과 중첩되는 영역에도 구비될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도로서, 이는 도 13의 II-II라인의 단면도이다.
전술한 도 8 내지 도 10에 따른 실시예에서는, 제1 서브 화소(SP1) 내의 제1 콘택홀(CH11), 제2 콘택홀(CH12), 및 제3 콘택홀(CH13)이 서로 중첩되도록 형성되고, 제2 서브 화소(SP2) 내의 제1 콘택홀(CH21), 제2 콘택홀(CH22), 및 제3 콘택홀(CH23)이 서로 중첩되도록 형성되고, 제3 서브 화소(SP3) 내의 제1 콘택홀(CH31), 제2 콘택홀(CH32), 및 제3 콘택홀(CH33)이 서로 중첩되도록 형성된다.
그에 반하여, 도 14에 따른 실시예에서는, 제1 서브 화소(SP1) 내에서, 제1 콘택홀(CH11)과 제2 콘택홀(CH12)은 제1 콘택 영역(CA11, CA12)의 제2 영역(CA12)에 형성되면서 서로 중첩되지만, 제3 콘택홀(CH13)은 제1 콘택 영역(CA11, CA12)의 제1 영역(CA11)에 형성되면서 상기 제1 콘택홀(CH11) 및 제2 콘택홀(CH12)과 중첩되지 않는다.
또한, 제2 서브 화소(SP2) 내에서, 제1 콘택홀(CH21)과 제2 콘택홀(CH22)은 제2 콘택 영역(CA21, CA22)의 제2 영역(CA22)에 형성되면서 서로 중첩되지만, 제3 콘택홀(CH23)은 제2 콘택 영역(CA21, CA22)의 제1 영역(CA21)에 형성되면서 상기 제1 콘택홀(CH21) 및 제2 콘택홀(CH22)과 중첩되지 않는다.
또한, 제3 서브 화소(SP3) 내에서, 제1 콘택홀(CH31)과 제2 콘택홀(CH32)은 제3 콘택 영역(CA31, CA32)의 제2 영역(CA32)에 형성되면서 서로 중첩되지만, 제3 콘택홀(CH33)은 제3 콘택 영역(CA31, CA32)의 제1 영역(CA31)에 형성되면서 상기 제1 콘택홀(CH31) 및 제2 콘택홀(CH32)과 중첩되지 않는다.
도시하지는 않았지만, 제1 서브 화소(SP1) 내에서 제1 콘택홀(CH11)이 제3 콘택홀(CH13)과는 중첩되지만 제2 콘택홀(CH12)과는 중첩되지 않고, 제2 서브 화소(SP2) 내에서 제1 콘택홀(CH21)은 제3 콘택홀(CH23)과는 중첩되지만 제2 콘택홀(CH22)과는 중첩되지 않고, 제3 서브 화소(SP3) 내에서 제1 콘택홀(CH31)은 제3 콘택홀(CH33)과는 중첩되지만 제2 콘택홀(CH32)과는 중첩되지 않을 수 있다.
또한, 제1 서브 화소(SP1) 내에서 제1 콘택홀(CH11), 제2 콘택홀(CH12), 및 제3 콘택홀(CH13) 모두가 서로 중첩되지 않을 수도 있고, 제2 서브 화소(SP2) 내에서 제1 콘택홀(CH21), 제2 콘택홀(CH22), 및 제3 콘택홀(CH23) 모두가 서로 중첩되지 않을 수도 있고, 제3 서브 화소(SP3) 내에서 제1 콘택홀(CH31), 제2 콘택홀(CH32), 및 제3 콘택홀(CH33) 모두가 서로 중첩되지 않을 수도 있다.
이와 같이, 동일한 서브 화소(SP1, SP2, SP3) 내에서 제1 콘택홀(CH11, CH21, CH31), 제2 콘택홀(CH12, CH22, CH32) 및 제3 콘택홀(CH13, CH23, CH33) 중에서 적어도 하나가 나머지와 중첩되지 않는 경우는 모두가 중첩되는 경우에 비하여, 콘택홀(CH11~CH13, CH21~CH23, CH31~CH33) 형성 공정이 용이할 수 있고, 콘택홀(CH11~CH13, CH21~CH23, CH31~CH33)의 크기를 줄일 수 있다.
도 14에 도시된 바와 같은 콘택홀(CH11~CH13, CH21~CH23, CH31~CH33)의 구조는 전술한 도 2, 도 6 및 도 7에 따른 구조에도 적용될 수 있다. 이때, 도 2, 도 6 및 도 7에 따른 구조에서, 제4 콘택홀(CH14, CH24, CH34)는 동일한 서브 화소(SP1, SP2, SP3) 내에서 제1 콘택홀(CH11, CH21, CH31), 제2 콘택홀(CH12, CH22, CH32) 및 제3 콘택홀(CH13, CH23, CH33) 중에서 적어도 하나와 중첩될 수도 있고 중첩되지 않을 수도 있다.
또한, 도 13 및 도 14에 따른 콘택 영역(CA1, CA2, CA3)의 구조는 도 1에 따른 실시예에도 적용될 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도로서, 이는 발광 영역(EA1, EA2, EA3) 및 콘택 영역(CA1, CA2, CA3)의 구조가 변경되고 그에 따라 전하 차단층(750)의 구조가 변경된 점에서 전술한 도 11에 다른 전계 발광 표시 장치와 상이하다.
전술한 도 11에 따르면, 제1 콘택 영역(CA1)의 일변만이 제1 발광 영역(EA1)과 마주하고, 제2 콘택 영역(CA2)의 일변 만이 제2 발광 영역(EA2)과 마주하고, 제3 콘택 영역(CA3)의 일변 만이 제3 발광 영역(EA3)과 마주하고 있다. 그에 따라서, 제1 콘택 영역(CA1)과 중첩되는 하나의 전하 차단층(750)의 제1 부분의 폭과 인접하는 제1 서브 화소(SP1)들 사이의 경계 영역과 중첩되는 하나의 전하 차단층(750)의 제2 부분의 폭은 동일하고, 제2 콘택 영역(CA2)과 중첩되는 다른 하나의 전하 차단층(750)의 제1 부분의 폭과 인접하는 제2 서브 화소(SP2)들 사이의 경계 영역과 중첩되는 다른 하나의 전하 차단층(750)의 제2 부분의 폭은 동일하고, 제3 콘택 영역(CA3)과 중첩되는 또 다른 하나의 전하 차단층(750)의 제1 부분의 폭과 인접하는 제3 서브 화소(SP3)들 사이의 경계 영역과 중첩되는 또 다른 하나의 전하 차단층(750)의 제2 부분의 폭은 동일할 수 있다. 상기 폭은 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)를 가로지르는 방향의 길이를 의미한다.
그에 반하여, 도 15에 따르면, 제1 콘택 영역(CA1)의 두 변, 구체적으로 하변 및 우변이 제1 발광 영역(EA1)과 마주하고, 제2 콘택 영역(CA2)의 두 변, 구체적으로 하변 및 우변이 제2 발광 영역(EA2)과 마주하고, 제3 콘택 영역(CA3)의 두 변, 구체적으로 하변 및 우변이 제3 발광 영역(EA3)과 마주하고 있다.
따라서, 도 15의 경우는, 발광 영역(EA1, EA2, EA3)이 콘택 영역(CA1, CA2, CA3)의 하측에 위치하면서 상대적으로 넓은 제1 폭(W1)을 가지는 제1 부분 및 콘택 영역(CA1, CA2, CA3)의 우측에 위치하면서 상대적으로 좁은 제2 폭(W2)을 가지는 제2 부분을 포함하게 된다. 그에 따라, 각각의 전하 차단층(750)은 콘택 영역(CA1, CA2, CA3)과 중첩되면서 상대적으로 좁은 제3 폭(W3)을 가지는 제1 부분 및 인접하는 동일한 서브 화소(SP1, SP2, SP3)들 사이의 경계 영역과 중첩되면서 상대적으로 넓은 제4 폭(W4)을 가지는 제2 부분을 포함한다.
전술한 도 11의 경우에는 콘택 영역(CA1, CA2, CA3)이 발광 영역(EA1, EA2, EA3)의 상측에서 가로 방향으로 길게 형성되어 있기 때문에 콘택 영역(CA1, CA2, CA3)의 가로 방향의 폭을 줄이는데 한계가 있고 설령 콘택 영역(CA1, CA2, CA3)의 가로 방향의 폭을 발광 영역(EA1, EA2, EA3)의 가로 방향의 폭보다 작게 형성한다 하여도 콘택 영역(CA1, CA2, CA3)의 측면에 남아있는 공간이 작아서 상기 콘택 영역(CA1, CA2, CA3)의 측면에 발광 영역(EA1, EA2, EA3)을 형성하기가 어렵다. 따라서, 콘택 영역(CA1, CA2, CA3)의 가로 방향의 폭을 최대로 줄인다 하여도 발광 영역(EA1, EA2, EA3)의 크기를 증가시키기는 어렵다.
그에 반하여, 도 15의 경우에는 콘택 영역(CA1, CA2, CA3)이 세로 방향으로 길게 형성되어 있기 때문에 콘택 영역(CA1, CA2, CA3)의 우측에 발광 영역(EA1, EA2, EA3)을 형성할 수 있고 특히 콘택 영역(CA1, CA2, CA3)의 세로 방향의 폭을 줄일 경우 그만큼 발광 영역(EA1, EA2, EA3)의 크기를 증가시킬 수 있어 개구율이 향상될 수 있다.
한편, 콘택 영역(CA1, CA2, CA3)이 발광 영역(EA1, EA2, EA3)의 우측 상단 위에 위치함으로써, 제1 콘택 영역(CA1)의 하변 및 좌변이 제1 발광 영역(EA1)과 마주하고, 제2 콘택 영역(CA2)의 하변 및 좌변이 제2 발광 영역(EA2)과 마주하고, 제3 콘택 영역(CA3)의 하변 및 좌변이 제3 발광 영역(EA3)과 마주할 수도 있다. 본 발명은 도 15에 따른 구조에서 트렌치(T)가 적용되지 않은 구조도 포함된다.
도 16은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도로서, 이는 콘택 영역(CA1, CA2, CA3)의 구성이 변경된 점에서 전술한 도 15에 따른 전계 발광 표시 장치와 상이하다.
제1 콘택 영역(CA1)은 서로 이격된 제1 영역(CA11) 및 제2 영역(CA12)을 포함하여 이루어지고, 제2 콘택 영역(CA2)은 서로 이격된 제1 영역(CA21) 및 제2 영역(CA22)을 포함하여 이루어지고, 제3 콘택 영역(CA3)은 서로 이격된 제1 영역(CA31) 및 제2 영역(CA32)을 포함하여 이루어진다. 상기 제1 영역(CA11, CA21, CA31)에는 적어도 하나의 콘택홀이 구비되고, 상기 제2 영역(CA12, CA22, CA32)에도 적어도 하나의 콘택홀이 구비될 수 있다.
이와 같은 콘택 영역(CA1, CA2, CA3)의 구체적인 단면 구성은 전술한 도 14와 동일하므로 반복설명은 생략한다.
도 17a내지 도 17c는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 17a는 개략적인 사시도이고, 도 17b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 17c는 AR(Augmented Reality) 구조의 개략적인 단면도이다.
도 17a에서 알 수 있듯이, 본 발명에 따른 헤드 장착형 표시 장치는 수납 케이스(10), 및 헤드 장착 밴드(30)를 포함하여 이루어진다.
상기 수납 케이스(10)는 그 내부에 표시 장치, 렌즈 어레이, 및 접안 렌즈 등의 구성을 수납하고 있다.
상기 헤드 장착 밴드(30)는 상기 수납 케이스(10)에 고정된다. 상기 헤드 장착밴드(30)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 상기 헤드 장착 밴드(30)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태의 구조물로 대체될 수 있다.
도 17b에서 알 수 있듯이, 본 발명에 따른 VR(Virtual Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)를 포함하여 이루어진다.
상기 좌안용 표시 장치(12)와 우안용 표시 장치(11), 상기 렌즈 어레이(13), 및 상기 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)는 전술한 수납 케이스(10)에 수납된다.
상기 좌안용 표시 장치(12)와 우안용 표시 장치(11)는 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 상기 좌안용 표시 장치(12)는 좌안 영상을 표시하고 상기 우안용 표시장치(11)는 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다. 상기 좌안용 표시 장치(12)와 상기 우안용 표시 장치(11) 각각은 전술한 다양한 전계 발광 표시 장치로 이루어질 수 있다. 이때, 전술한 다양한 전계 발광 표시 장치에서 화상이 표시되는 면에 해당하는 상측 부분이 상기 렌즈 어레이(13)와 마주하게 된다.
상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(12) 각각과 이격되면서 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(12) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)의 전방 및 상기 좌안용 표시 장치(12)의 후방에 위치할 수 있다. 또한, 상기 렌즈 어레이(13)는 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(11) 각각과 이격되면서 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(11) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(13)는 상기 우안 접안 렌즈(20b)의 전방 및 상기 우안용 표시 장치(11)의 후방에 위치할 수 있다.
상기 렌즈 어레이(13)는 마이크로 렌즈 어레이(Micro Lens Array)일 수 있다. 상기 렌즈 어레이(13)는 핀홀 어레이(Pin Hole Array)로 대체될 수 있다. 상기 렌즈 어레이(13)로 인해 좌안용 표시장치(12) 또는 우안용 표시장치(11)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.
상기 좌안 접안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 상기 우안 접안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다.
도 17c에서 알 수 있듯이, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)을 포함하여 이루어진다. 도 17c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다.
상기 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)은 전술한 수납 케이스(10)에 수납된다.
상기 좌안용 표시 장치(12)는 상기 투과창(15)을 가리지 않으면서 상기 투과 반사부(14)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 상기 좌안용 표시 장치(12)가 상기 투과창(15)을 통해 보이는 외부 배경을 가리지 않으면서 상기 투과 반사부(14)에 영상을 제공할 수 있다.
상기 좌안용 표시 장치(12)는 전술한 다양한 실시예에 따른 전계 발광 표시 장치로 이루어질 수 있다. 이때, 전술한 다양한 실시예에 따른 전계 발광 표시 장치에서 화상이 표시되는 면에 해당하는 상측 부분이 상기 투과 반사부(14)와 마주하게 된다.
상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)와 상기 투과반사부(14) 사이에 구비될 수 있다.
상기 좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다.
상기 투과 반사부(14)는 상기 렌즈 어레이(13)와 상기 투과창(15) 사이에 배치된다. 상기 투과 반사부(14)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(14a)을 포함할 수 있다. 상기 반사면(14a)은 상기 좌안용 표시 장치(12)에 표시된 영상이 상기 렌즈 어레이(13)로 진행하도록 형성된다. 따라서, 사용자는 상기 투과층(15)을 통해서 외부의 배경과 상기 좌안용 표시 장치(12)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.
상기 투과층(15)은 상기 투과 반사부(14)의 전방에 배치되어 있다.
도 18은 비교예 1 및 실시예에 따른 계조(G)별 색좌표 및 CIE1976 중첩비를 보여주는 표이다. 도 18에서 비교예 1은 전술한 도 1에서 전하 차단층(750)이 구비되지 않은 구조이고, 실시예는 도 1에 따른 구조로서, 이는 이하의 도 19a, 도 19b, 및 도 20에서도 마찬가지이다. 도 18에 기재된 색좌표 값은 비교예 1 및 실시예 각각에서 255G값을 기준점(0)으로 하여 191G 내지 15G각각에서의 상대적인 색좌표값이다.
도 18에서 알 수 있듯이, 비교예 1과 실시예는 적색(R) 화소, 녹색(G) 화소, 및 청색(B) 화소 각각에서 계조(G)별 색좌표 변동이 일어남을 알 수 있다.
구체적으로, 실시예의 경우에는 기준점인 255G에서 CIE1976 중첩비가 91.0%이고, 계조가 낮아질수록 CIE1976 중첩비가 떨어져서 15G에서 CIE1976 중첩비가 59.1%로 떨어짐을 알 수 있다.
그에 반하여, 비교예 1의 경우에는 기준점인 255G에서 CIE1976 중첩비가 77.3%이고, 15G에서 CIE1976 중첩비는 19.8%로서, 실시예에 비하여 CIE1976 중첩비가 현저히 떨어짐을 알 수 있다.
따라서, 전하 차단층(750)을 구비한 실시예의 경우가 전하 차단층(750)을 구비하지 않은 비교예 1에 비하여 계조(G)별 색좌표 변동이 줄어듬을 알 수 있다.
도 19a는 비교예 1에 따른 청색 화소의 계조별 색좌표 변동을 도시한 것이고, 도 19b는 실시예에 따른 청색 화소의 계조별 색좌표 변동을 도시한 것이다.
도 19a에서 알 수 있듯이, 비교예 1의 경우 191G에서 세로축(v') 값이 0.20으로 딥블루(deep blue)에서 벗어나 있고 계조(G)가 낮아질수록 그 벗어난 정도 심해져서 31G가 되면 세로축(v') 값이 0.30보다도 높아짐을 알 수 있다.
그에 반하여, 도 19b에서 알 수 있듯이, 실시예의 경우 191G에서 세로축(v') 값이 0.10로 딥블루(deep blue)에서 크게 벗어나지 않고 계조(G)가 낮아질수록 딥블루(deep blue)에서 벗어나지만 15G가 되어도 세로축(v') 값이 0.30보다도 낮음을 알 수 있다.
따라서, 실시예는 비교예 1에 비하여 청색 화소의 계조별 색좌표 변동이 줄어듬을 알 수 있다.
도 20은 비교예 1과2 및 실시예에 따른 위치별 휘도 변화를 도시한 그래프이다. 도 20에서 비교예 2는 도 1에 따른 구조에서 전하 차단층(750)이 구비되지 않고 그 대신에 제1 컬러 필터(910) 상에 차광층이 구비된 구조이다. 상기 차광층은 도 1의 전하 차단층(750)과 마찬가지로 제1 콘택 영역(CA1) 및 서로 인접하는 제1 서브 화소(SP1)들 사이의 경계 영역과 각각 중첩되도록 형성된다.
도 20에서 알 수 있듯이, 비교예 1의 경우에는 콘택 영역(CA) 및 서로 인접하는 화소들(P1, P2) 사이의 경계 영역에서의 휘도가 개별 화소(P1, P2)의 발광 영역에서의 휘도와 유사한 정도이다. 따라서, 비교예 1의 경우에는 콘택 영역(CA) 및 서로 인접하는 화소들(P1, P2) 사이의 경계 영역에서의 누설전류가 큼을 알 수 있다.
비교예 2의 경우에는 콘택 영역(CA) 및 서로 인접하는 화소들(P1, P2) 사이의 경계 영역에서의 휘도가 개별 화소(P1, P2)의 발광 영역에서의 휘도의 1/2 정도임을 알 수 있다.
그에 반하여, 실시예의 경우에는 콘택 영역(CA) 및 서로 인접하는 화소들(P1, P2) 사이의 경계 영역에서의 휘도가 0에 가까움을 알 수 있다.
따라서, 실시예의 경우가 비교예 1 및 2에 비해서 콘택 영역(CA) 및 서로 인접하는 화소들(P1, P2) 사이의 경계 영역에서의 누설전류가 감소함을 알 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 회로 소자층
250: 구동 박막 트랜지스터 310, 320, 330: 제1 전극
315, 325, 335: 제1, 제2, 제3 반사판
410, 420, 430: 제1, 제2, 제3 콘택 전극
510, 520, 530: 제1, 제2, 제3 절연층
600: 절연층 700: 발광층
710: 제1 스택 720: 전하 생성층
730: 제2 스택 750: 전하 차단층
800: 제2 전극 850: 봉지층
910, 920, 930: 제1, 제2, 제3 컬러 필터

Claims (20)

  1. 제1 색상의 광을 방출하는 제1 서브 화소, 제2 색상의 광을 방출하는 제2 서브 화소 및 제3 색상의 광을 방출하는 제3 서브 화소를 포함하여 이루어진 제1 화소;
    상기 제1 서브 화소에 구비된 제1 전극;
    상기 제1 전극 상에 구비된 발광층;
    상기 발광층 상에 구비된 제2 전극; 및
    상기 제2 전극의 아래에 구비되며, 상기 발광층에서의 발광을 방지하기 위한 제1 전하 차단층을 포함하여 이루어지고,
    상기 제1 전극은 상기 제1 서브 화소에 구비된 제1 콘택 영역에서 구동 박막 트랜지스터와 전기적으로 연결되고,
    상기 제1 전하 차단층은 상기 제1 콘택 영역과 중첩되는 전계 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1 전하 차단층은 상기 제1 서브 화소에 구비된 제1 발광 영역과 중첩되지 않는 전계 발광 표시 장치.
  3. 제1항에 있어서,
    상기 발광층은 제1 발광층을 포함한 제1 스택, 제2 발광층을 포함한 제2 스택, 및 상기 제1 스택과 제2 스택 사이에 구비된 전하 생성층을 포함하여 이루어지고,
    상기 제1 전하 차단층은 상기 제2 발광층과 상기 제2 전극 사이에 구비되어 있는 전계 발광 표시 장치.
  4. 제3항에 있어서,
    상기 제2 스택은 상기 제2 발광층 위에 구비된 전자 수송층 및 상기 전자 수송층 상에 구비된 전자 주입층을 포함하여 이루어지고,
    상기 제1 전하 차단층은 상기 제2 발광층과 상기 전자 수송층 사이, 상기 전자 수송층과 상기 전자 주입층 사이, 및 상기 전자 주입층과 상기 제2 전극 사이 중 적어도 하나에 구비되어 있는 전계 발광 표시 장치.
  5. 제1항에 있어서,
    상기 제1 전하 차단층은 상기 제2 전극에서 생성된 전자의 이동을 차단하는 물질을 포함하여 이루어진 전계 발광 표시 장치.
  6. 제5항에 있어서,
    상기 제1 전하 차단층은 폴리비닐 알코올을 포함하여 이루어진 전계 발광 표시 장치.
  7. 제1항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소를 포함하여 이루어지며 상기 제1 화소와 인접하게 배치된 제2 화소를 추가로 포함하고,
    상기 제1 전하 차단층은 상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소 사이의 경계 영역과 중첩되는 영역에 추가로 구비되어 있는 전계 발광 표시 장치.
  8. 제7항에 있어서,
    상기 제1 콘택 영역과 중첩되는 제1 전하 차단층의 제1 부분의 폭은 상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소 사이의 경계 영역과 중첩되는 제1 전하 차단층의 제2 부분의 폭과 동일한 전계 발광 표시 장치.
  9. 제7항에 있어서,
    상기 제1 콘택 영역과 중첩되는 제1 전하 차단층의 제1 부분의 폭은 상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소 사이의 경계 영역과 중첩되는 제1 전하 차단층의 제2 부분의 폭보다 작은 전계 발광 표시 장치.
  10. 제1항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소를 포함하여 이루어지며 상기 제1 화소와 인접하게 배치된 제2 화소; 및
    상기 제2 전극 아래에서 상기 제1 화소의 제2 서브 화소와 상기 제2 화소의 제2 서브 화소 사이의 경계 영역과 중첩되는 영역에 구비되어 있는 제2 전하 차단층을 추가로 포함하고,
    상기 제1 전하 차단층과 상기 제2 전하 차단층은 서로 연결되지 않고 이격되어 있는 전계 발광 표시 장치.
  11. 제1항에 있어서,
    상기 제1 콘택 영역은 서로 이격되어 있는 제1 영역 및 제2 영역을 포함하여 이루어지고, 상기 제1 영역 및 상기 제2 영역 각각에는 적어도 하나의 콘택홀이 구비되어 있고,
    상기 제1 전하 차단층은 상기 제1 영역과 제2 영역 사이의 경계 영역과 중첩되는 영역에 구비되어 있는 전계 발광 표시 장치.
  12. 제1항에 있어서,
    상기 제1 서브 화소와 제2 서브 화소 사이의 경계에 구비된 트렌치를 추가로 포함하고,
    상기 발광층은 제1 스택, 제2 스택, 및 상기 제1 스택과 제2 스택 사이에 구비된 전하 생성층을 포함하여 이루어지고,
    상기 제1 스택 및 상기 전하 생성층은 상기 트렌치 내에서 단절되어 있고,
    상기 제2 스택은 상기 제1 서브 화소와 상기 제2 서브 화소 사이에서 연결되어 있는 전계 발광 표시 장치.
  13. 제12항에 있어서,
    상기 트렌치 내에는 상기 발광층 아래에 공극이 구비되어 있으며, 상기 공극의 상단은 상기 전하 생성층 보다 높은 위치에 구비되어 있는 전계 발광 표시 장치.
  14. 제1 색상의 광을 방출하는 제1 서브 화소, 제2 색상의 광을 방출하는 제2 서브 화소 및 제3 색상의 광을 방출하는 제3 서브 화소를 각각 포함하여 이루어진 제1 화소 및 제2 화소;
    상기 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소에 각각 구비된 제1 전극;
    상기 제1 전극 상에 구비된 발광층;
    상기 발광층 상에 구비된 제2 전극; 및
    상기 제1 화소의 제1 서브 화소와 상기 제2 화소의 제1 서브 화소 사이의 경계 영역과 중첩되는 영역에 구비된 제1 전하 차단층, 상기 제1 화소의 제2 서브 화소와 상기 제2 화소의 제2 서브 화소 사이의 경계 영역과 중첩되는 영역에 구비된 제2 전하 차단층, 및 상기 제1 화소의 제3 서브 화소와 상기 제2 화소의 제3 서브 화소 사이의 경계 영역과 중첩되는 영역에 구비된 제3 전하 차단층을 포함하는 전하 차단층을 포함하여 이루어진 전계 발광 표시 장치.
  15. 제14항에 있어서,
    상기 제1 전하 차단층, 상기 제2 전하 차단층, 및 상기 제3 전하 차단층은 서로 접하지 않고 이격되어 있는 전계 발광 표시 장치.
  16. 제14항에 있어서,
    상기 제1 전하 차단층, 상기 제2 전하 차단층, 및 상기 제3 전하 차단층은 상기 제2 전극 아래에 구비되어 상기 제2 전극에서 생성된 전자가 상기 발광층으로 이동하는 것을 차단하는 전계 발광 표시 장치.
  17. 제14항에 있어서,
    상기 발광층은 제1 발광층을 포함한 제1 스택, 제2 발광층을 포함한 제2 스택, 및 상기 제1 스택과 제2 스택 사이에 구비된 전하 생성층을 포함하여 이루어지고,
    상기 제1 전하 차단층, 제2 전하 차단층, 및 제3 전하 차단층 각각은 상기 제2 발광층과 상기 제2 전극 사이에 구비되어 있는 전계 발광 표시 장치.
  18. 제14항에 있어서,
    상기 제1 전하 차단층은 상기 제2 화소의 제1 서브 화소의 제1 콘택 영역으로 연장되어 있고, 상기 제2 전하 차단층은 상기 제2 화소의 제2 서브 화소의 제2 콘택 영역으로 연장되어 있고, 상기 제3 전하 차단층은 상기 제2 화소의 제3 서브 화소의 제3 콘택 영역으로 연장되어 있는 전계 발광 표시 장치.
  19. 제14항에 있어서,
    상기 제1 전하 차단층은 상기 제2 화소의 제1 서브 화소의 제1 발광 영역과 중첩되지 않고, 상기 제2 전하 차단층은 상기 제2 화소의 제2 서브 화소의 제2 발광 영역과 중첩되지 않고, 상기 제3 전하 차단층은 상기 제2 화소의 제3 서브 화소의 제3 발광 영역과 중첩되지 않는 전계 발광 표시 장치.
  20. 제1항 또는 제14항에 있어서,
    상기 제2 전극 위에 구비된 렌즈 어레이 및 상기 렌즈 어레이를 수납하는 수납 케이스를 추가로 포함하여 이루어진 전계 발광 표시 장치.
KR1020190120492A 2019-09-30 2019-09-30 전계 발광 표시 장치 KR102565182B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190120492A KR102565182B1 (ko) 2019-09-30 2019-09-30 전계 발광 표시 장치
US17/019,115 US11659727B2 (en) 2019-09-30 2020-09-11 Electroluminescent display device
US18/134,525 US11903231B2 (en) 2019-09-30 2023-04-13 Electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190120492A KR102565182B1 (ko) 2019-09-30 2019-09-30 전계 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20210037949A true KR20210037949A (ko) 2021-04-07
KR102565182B1 KR102565182B1 (ko) 2023-08-08

Family

ID=75162205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190120492A KR102565182B1 (ko) 2019-09-30 2019-09-30 전계 발광 표시 장치

Country Status (2)

Country Link
US (2) US11659727B2 (ko)
KR (1) KR102565182B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459699B (zh) * 2019-08-30 2022-07-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20210028806A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시모듈

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001612A1 (en) * 2011-06-29 2013-01-03 Sung-Soo Lee Light Emitting Structure, Display Device Including a Light Emitting Structure and Method of Manufacturing a Display Device Including a Light Emitting Structure
US20160322444A1 (en) * 2015-04-30 2016-11-03 Samsung Display Co., Ltd. Organic light emitting diode display
KR20170070437A (ko) * 2015-12-14 2017-06-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180077718A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20190071213A (ko) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 전계 발광 표시장치
KR102043413B1 (ko) * 2018-07-31 2019-12-02 엘지디스플레이 주식회사 전계 발광 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182953B1 (ko) 2013-11-26 2020-11-25 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102363262B1 (ko) * 2017-03-23 2022-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
KR20200039866A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 표시 장치
KR102550520B1 (ko) * 2018-10-08 2023-07-04 삼성디스플레이 주식회사 표시 장치
KR20210016145A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210016129A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001612A1 (en) * 2011-06-29 2013-01-03 Sung-Soo Lee Light Emitting Structure, Display Device Including a Light Emitting Structure and Method of Manufacturing a Display Device Including a Light Emitting Structure
US20160322444A1 (en) * 2015-04-30 2016-11-03 Samsung Display Co., Ltd. Organic light emitting diode display
KR20170070437A (ko) * 2015-12-14 2017-06-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180077718A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20190071213A (ko) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 전계 발광 표시장치
KR102043413B1 (ko) * 2018-07-31 2019-12-02 엘지디스플레이 주식회사 전계 발광 표시 장치

Also Published As

Publication number Publication date
US20230255049A1 (en) 2023-08-10
US11903231B2 (en) 2024-02-13
US20210098733A1 (en) 2021-04-01
US11659727B2 (en) 2023-05-23
KR102565182B1 (ko) 2023-08-08

Similar Documents

Publication Publication Date Title
CN111146244B (zh) 电致发光显示装置
CN110783375B (zh) 电致发光显示装置
KR20210085248A (ko) 표시장치
US11903231B2 (en) Electroluminescent display device
KR102043413B1 (ko) 전계 발광 표시 장치
CN111106142B (zh) 电致发光显示装置
US20220199709A1 (en) Electroluminescent display device
KR20210043927A (ko) 전계 발광 표시 장치
KR102516722B1 (ko) 전계 발광 표시 장치
KR20210083715A (ko) 표시장치
KR20200072964A (ko) 전계 발광 표시 장치
KR20200048580A (ko) 전계 발광 표시 장치
KR20210037950A (ko) 전계 발광 표시 장치
KR20210045639A (ko) 전계 발광 표시 장치
KR20200014199A (ko) 전계 발광 표시 장치
KR20210001258A (ko) 전계 발광 표시 장치
KR20220036556A (ko) 표시장치
KR20220068547A (ko) 전계 발광 표시 장치
GB2577379A (en) Electroluminescent display apparatus
KR20220096855A (ko) 표시 장치
KR20220096851A (ko) 표시 장치
KR20210041892A (ko) 표시장치
KR20220049376A (ko) 표시장치
KR20220068560A (ko) 전계 발광 표시 장치
KR20200014176A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant