CN103698955A - 像素单元、阵列基板及其制造方法和显示装置 - Google Patents

像素单元、阵列基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN103698955A
CN103698955A CN201310684773.1A CN201310684773A CN103698955A CN 103698955 A CN103698955 A CN 103698955A CN 201310684773 A CN201310684773 A CN 201310684773A CN 103698955 A CN103698955 A CN 103698955A
Authority
CN
China
Prior art keywords
via hole
electrode
thin film
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310684773.1A
Other languages
English (en)
Inventor
孙建
雷东
安星俊
柳奉烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310684773.1A priority Critical patent/CN103698955A/zh
Publication of CN103698955A publication Critical patent/CN103698955A/zh
Priority to US14/422,414 priority patent/US9443983B2/en
Priority to PCT/CN2014/078505 priority patent/WO2015085719A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Abstract

本发明提供一种像素单元，该像素单元包括薄膜晶体管、像素电极和公共电极，所述公共电极与所述像素电极形成电容，其中，所述像素电极与所述薄膜晶体管的漏极形成为一体。本发明还提供一种包括所述像素单元的阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示装置。在本发明所提供的像素单元中，像素电极与所述薄膜晶体管的漏极形成为一体之后，无需设置过孔连接，因此在制造包括上述所述像素单元的阵列基板时，省去了制造连接所述薄膜晶体管的漏极与所述像素电极之间的过孔，因而至少减少了一次掩膜板的使用，从而降低了包括所述像素单元的阵列基板的制造成本。

Description

像素单元、阵列基板及其制造方法和显示装置
技术领域
本发明涉及显示器领域，具体地，涉及一种像素单元、一种包括该像素单元的阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示装置。
背景技术
随着薄膜晶体管显示技术的发展，基于低温多晶硅的显示技术逐渐成为主流。图1中所示的是一种典型的包括低温多晶硅薄膜晶体管的像素单元。形成图1中所示的像素单元包括以下步骤：在基板70形成缓冲层40的步骤；形成由低温多晶硅材料制成的有源层12的步骤；形成栅绝缘层50的步骤；形成栅极（包括第一栅极14和第二栅极15）的步骤；形成平坦化层60的步骤；形成源极过孔和漏极过孔的步骤；形成源极11、漏极13、填充源极过孔的源极过孔电极1和填充漏极过孔的漏极过孔电极2的步骤；形成钝化层80的步骤；形成平坦化层过孔的步骤；形成公共电极30和填充平坦化层过孔的平坦化层过孔电极3的步骤；形成钝化层80的步骤；形成钝化层过孔的步骤；形成像素电极20和填充所述钝化层过孔的钝化层过孔电极4的步骤。
由此可知，在形成图1中所示的像素单元需要9至10次掩膜板，工艺比较复杂。
因此，如何简化阵列基板的制造方法成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种像素单元、一种包括该像素单元的阵列基板和该阵列基板的制造方法和包括所述阵列基板的显示装置，包括所述像素单元的阵列基板制造方法相对简单。
为了实现上述目的，作为本发明的一个方面，提供一种像素单元，该像素单元包括薄膜晶体管、像素电极和公共电极，所述公共电极与所述像素电极形成电容，其中，所述像素电极与所述薄膜晶体管的漏极形成为一体。
优选地，制成所述薄膜晶体管的有源层的材料包括低温多晶硅，所述像素单元还包括缓冲层，所述缓冲层覆盖所述薄膜晶体管的源极、所述薄膜晶体管的漏极和所述像素电极，所述薄膜晶体管的有源层位于所述缓冲层上方，所述薄膜晶体管的源极通过第一过孔与所述薄膜晶体管的有源层相连，所述像素电极通过第二过孔与所述薄膜晶体管的有源层相连。
优选地，所述像素单元还包括栅绝缘层，所述栅绝缘层覆盖所述有源层，所述薄膜晶体管的栅极形成在所述栅绝缘层上。
优选地，所述薄膜晶体管的栅极包括间隔设置的第一栅极和第二栅极。
优选地，所述像素单元还包括位于所述栅极上方的平坦化层，所述公共电极设置在所述平坦化层上。
优选地，所述第一过孔包括第一左过孔和第一右过孔，所述第一左过孔位于所述薄膜晶体管的源极上方，且所述第一左过孔贯穿所述缓冲层、所述栅绝缘层和所述平坦化层，所述第一右过孔位于所述薄膜晶体管的有源层的上方，且所述第一右过孔贯穿所述栅绝缘层和所述平坦化层；所述像素单元还包括第一电极，所述第一电极的材料与所述公共电极的材料相同，所述第一电极包括填充在所述第一左过孔中的第一左电极、填充在所述第一右过孔中的第一右电极和连接所述第一左电极和所述第一右电极的第一连接电极，所述第一连接电极位于所述平坦化层上方。
优选地，所述第二过孔包括第二左过孔、第二右过孔，所述第二左过孔位于所述薄膜晶体管的有源层上方，且所述第二左过孔贯穿所述栅绝缘层和所述平坦化层，所述第二右过孔位于所述像素电极的上方，且所述第二右过孔贯穿所述缓冲层、所述栅绝缘层和所述平坦化层；所述像素单元还包括第二电极，所述第二电极的材料材料与所述公共电极的材料相同，所述第二电极包括填充在所述第二左过孔中的第二左电极、填充在所述第二右过孔中的第二右电极和连接所述第二左电极和所述第二右电极的第二连接电极，所述第二连接电极位于所述平坦化层上方。
作为本发明的另一个方面，提供一种阵列基板，该阵列基板的栅线和数据线互相交错将所述阵列基板划分为多个像素区域，每个所述像素区域中均设置有所述像素单元，其中，所述像素单元中为本发明所提供的上述像素单元，在每个所述像素区域中，所述薄膜晶体管的源极与对应的所述数据线电连接，所述薄膜晶体管的栅极与对应的所述栅线电连接。
优选地，在每个所述像素区域中，所述数据线的至少一部分形成为所述薄膜晶体管的源极，所述栅线的至少一部分形成为所述薄膜晶体管的栅极。
优选地，所述薄膜晶体管的有源层包括间隔设置的第一有源区和第二有源区，所述第一有源区和所述第二有源区均位于对应的所述栅线下方。
作为本发明的在一个方面，提供一种阵列基板的制造方法，其中，所述制造方法包括以下步骤：
形成包括多条数据线和薄膜晶体管的源极图形；
一体形成包括所述薄膜晶体管的漏极和像素电极的图形；
形成包括多条栅线和所述薄膜晶体管的栅极的图形，多条所述栅线与多条所述数据线互相交错，将所述阵列基板划分为多个像素区域；和
形成包括公共电极的图形。
优选地，制成所述薄膜晶体管的有源层的材料包括低温多晶硅，所述制造方法还包括：
在包括所述像素电极的图形和包括所述薄膜晶体管的源极的图形上方形成缓冲层，以使所述薄膜晶体管的有源层形成在所述缓冲层的上方；
形成第一过孔和第二过孔，所述第一过孔将所述薄膜晶体管的源极和所述薄膜晶体管的有源层相连，所述第二过孔将所述像素电极和所述薄膜晶体管的有源层相连。
优选地，所述制造方法包括在形成所述第一过孔和所述第二过孔的步骤与形成所述公共电极的步骤之间进行的：
在所述有源层上方形成栅绝缘层，以使所述薄膜晶体管的栅极形成在所述栅绝缘层上；和
在所述栅极上方形成平坦化层，以使所述公共电极形成在所述平坦化层上。
优选地，所述第一过孔包括第一左过孔、第一右过孔和第一连接部，所述第二过孔包括第二左过孔、第二右过孔和第二连接部，形成所述第一过孔和所述第二过孔的步骤包括：
形成贯穿所述缓冲层、所述栅绝缘层和所述平坦化层的第一左过孔以及第二右过孔，其中，所述第一左过孔位于所述薄膜晶体管的源极上方，所述第二右过孔位于所述像素电极的上方；
形成贯穿所述栅绝缘层和所述平坦化层的第一右过孔和第二左过孔，其中，所述第一右过孔和所述第二左过孔均位于所述薄膜晶体管的有源层上方；
在形成所述公共电极的同时，填充所述第一左过孔、所述第一右过孔、所述第二左过孔、所述第二右过孔，以形成位于所述第一左过孔中的第一左电极、位于所述第一右过孔中的第一右电极、连接所述第一左电极和所述第一右电极的第一连接电极、位于所述第二左过孔的第二左电极、位于所述第二右过孔中的第二右电极和连接所述第二左电极和所述第二右电极的第二连接电极。
作为本发明的还一个方面，提供一种显示装置，该显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
在本发明所提供的像素单元中，像素电极与所述薄膜晶体管的漏极形成为一体之后，无需设置过孔连接，因此在制造包括上述所述像素单元的阵列基板时，省去了制造连接所述薄膜晶体管的漏极与所述像素电极之间的过孔，因而至少减少了一次构图工艺。对应于传统的掩膜板构图工艺中，在制造包括本发明所提供的像素单元的阵列基板时，减少了一次掩膜板的使用，从而降低了包括所述像素单元的阵列基板的制造成本。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有的包括低温多晶硅薄膜晶体管的像素单元的示意图；
图2是本发明所提供的像素单元的一种实施方式的剖视示意图；
图3是本发明提供的阵列基板的一种实施方式的俯视示意图；
图4包括图2中所示的像素单元的阵列基板的制造流程图。
附图标记说明
11：源极              12：有源层
13：漏极              14：第一栅极
15：第二栅极          16：第一电极
17：第二电极          20：像素电极
30：公共电极          40：缓冲层
50：栅绝缘层          60：平坦化层
70：基板              80：钝化层
90：栅线              100：数据线
12a：第一有源区       12b：第二有源区
16a：第一左电极       16b：第一右电极
16c：第一连接电极     17a：第二左电极
17b：第二右电极       17c：第二连接电极
16a’：第一左过孔     16b’：第一右过孔
17a’：第二左过孔     17b’：第二右过孔
1：源极过孔电极       2：漏极过孔电极
3：平坦化层过孔电极   4：钝化层过孔电极
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图2和图3所示，作为本发明的一个方面，提供一种像素单元，该像素单元包括薄膜晶体管、像素电极20和公共电极30，该公共电极30与像素电极20形成电容，其中，像素电极20与所述薄膜晶体管的漏极形成为一体。
像素电极20与所述薄膜晶体管的漏极形成为一体之后，无需设置将像素电极与薄膜晶体管连接在一起的过孔，因此在制造包括上述所述像素单元的阵列基板时，省去了制造连接所述薄膜晶体管的漏极与所述像素电极之间的过孔，因而至少减少了一次构图工艺。对应于传统的掩膜板构图工艺中，在制造包括本发明所提供的像素单元的阵列基板时，减少了一次掩膜板的使用，从而降低了包括所述像素单元的阵列基板的制造成本。
本领域技术人员容易理解的是，利用透明电极材料（例如，ITO）形成所述像素电极。由于薄膜晶体管的源极的主要作用是接收阵列基板上数据线的电流信号，因此，可以利用导电性能良好的金属材料制造所述薄膜晶体管的源极。即，可以利用两步构图工艺分别形成像素电极和所述薄膜晶体管的源极。
在本发明中，对制成薄膜晶体管的有源层12的材料并没有特殊的限制，例如，制成所述薄膜晶体管的有源层12的材料可以包括低温多晶硅。在本发明中，还可以在低温多晶硅中进行轻微掺杂，以形成所述薄膜晶体管的有源层。为了防止金属离子扩散进入薄膜晶体管的有源层12中，优选地，所述像素单元还可以包括缓冲层40，该缓冲层40覆盖所述薄膜晶体管的源极11和像素电极20以及与该像素电极20形成为一体的薄膜晶体管的漏极。所述薄膜晶体管的有源层12位于所述缓冲层40的上方，在这种情况中，所述薄膜晶体管的源极11通过第一过孔与所述薄膜晶体管的有源层12相连，像素电极20通过第二过孔与所述薄膜晶体管的有源层12相连。应当理解的是，在包括所述像素单元的阵列基板中，缓冲层40可以覆盖整个阵列基板的基板。此处所述的“所述薄膜晶体管的源极11通过第一过孔与所述薄膜晶体管的有源层12相连”是指通过设置所述第一过孔形成了使得薄膜晶体管的源极与薄膜晶体管的有源层相连的条件，第一过孔中填充有金属或其他导电材料，通过填充在第一过孔中的金属或其他导电材料将源极11与有源层12导电连接。关于“像素电极20通过第二过孔与所述薄膜晶体管的有源层12相连”与上述第一过孔的解释类似，这里不再赘述。
在本实施方式中，将像素电极20和所述薄膜晶体管的源极11设置在缓冲层40的下方，该缓冲层40可以用作像素电极20的保护层。而且无需专门设置钝化层将像素电极20与公共电极30隔开，因此，与现有技术中的像素电极相比，本发明所提供的像素单元结构更加简单。
容易理解的是，如图2中所示，可以将所述薄膜晶体管的源极11、所述薄膜晶体管的漏极以及所述像素电极20直接形成在阵列基板的基板70上。当所述阵列基板结构适用于液晶显示装置时，基板70为透光材质，例如，基板70可以为玻璃基板或者塑胶透光基板；当所述阵列基板结构适用于OLED显示装置时，在顶发射模式下，基板70可以为不透光材质，在底发射模式下，基板70可以为透光材质，例如，基板70可以为玻璃基板或者塑胶透光基板。
为了将所述薄膜晶体管的有源层12与所述薄膜晶体管的栅极隔开，所述像素单元还包括栅绝缘层50，该栅绝缘层50覆盖所述有源层12，所述薄膜晶体管的栅极形成在栅绝缘层50上。形成栅绝缘层的材料是本领域所公知的，这里不再赘述。
为了减小薄膜晶体管的漏电流，如图1所示，所述薄膜晶体管的栅极可以包括间隔设置的第一栅极14和第二栅极15。还可以通过设置所述薄膜晶体管的有源层12的形状来形成所述第一栅极和所述第二栅极，具体将在下文中进行描述。
在本发明中，由于像素电极20直接形成在基板70上，因此，公共电极30应当位于像素电极20的上方，以与该像素电极20之间形成电容。为了便于设置公共电极30，所述像素单元还可以包括位于所述栅极上方的平坦化层60，公共电极30设置在平坦化层60上。应当理解的是，平坦化层60覆盖所述阵列基板的整个基板70。
如上文中所述，所述薄膜晶体管的源极11通过所述第一过孔与所述薄膜晶体管的有源层12相连，像素电极20通过所述第二过孔与所述薄膜晶体管的有源层12相连。在本发明中，对第一过孔和第二过孔的具体形式以及制作方法并没有特殊的限制。例如，可以在形成了缓冲层40之后，在缓冲层上形成第一过孔和第二过孔，随后在沉积填充第一过孔和第二过孔的导电材料，随后再通过构图工艺形成所述薄膜晶体管的有源层12。换言之，所述像素单元可以包括填充所述第一过孔的第一电极16和填充所述第二过孔的第二电极17。
为了减少形成包括所述像素单元的阵列基板的步骤，方便简单地形成第一过孔，优选地，填充第一过孔的材料（即，第一电极16的材料）与公共电极30的材料相同，即，在沉积公共电极30的膜层时，同时在第一过孔中沉积相同的材料。具体地，如图4中倒数第二张图所示，第一过孔可以包括第一左过孔16a’、第一右过孔16b’，第一左过孔16a’位于所述薄膜晶体管的源极11上方，且第一左过孔16a’贯穿缓冲层40、栅绝缘层50和平坦化层60，第一右过孔16b’位于所述薄膜晶体管的有源层12的上方，且第一右过孔16b’贯穿栅绝缘层50和平坦化层60，相应地，第一电极16可以包括填充在第一左过孔中的第一左电极16a、填充在第一右过孔中的第一右电极16b和连接第一左电极16a和第一右电极16b的第一连接电极16c，第一连接电极16c位于平坦化层60上方。
在形成平坦化层60之后，可以通过构图工艺形成第一左过孔16a’和第一右过孔16b’。随后沉积形成公共电极30的材料层，然后通过构图工艺形成包括公共电极30和第一电极16的图形。
应当理解的是，此处所用到的方位词“左、右”是指图2中的“左、右”方向，仅用于分别对第一过孔和第一电极的两个部分进行区分，而不是对第一过孔和第一电极进行限制。
所述第二过孔可以具有与所述第一过孔相似的结构，填充第二过孔的材料与公共电极30的材料相同（即，第二电极17的材料与公共电极30的材料相同）。因此，如图4中倒数第二张图所示，所述第二过孔包括第二左过孔17a’、第二右过孔17b’，且第二左过孔17a’位于薄膜晶体管的有源层上方，且第二左过孔17a’贯穿栅绝缘层50和平坦化层60，第二右过孔17b’位于像素电极20的上方，且第二右过孔17b’贯穿缓冲层40、栅绝缘层50和平坦化层60，第二左电极17a填充在所述第二左过孔中，第二右电极17b填充在所述第二右过孔中，第二连接电极17c位于平坦化层60上方，以连接第二左电极17a和第二右电极17b。
同样应当理解的是，此处所用到的方位词“左、右”是指图2中的“左、右”方向。可以在同一步构图工艺中形成第一过孔和第二过孔。
作为本发明的另一个方面，如图3所示，提供一种阵列基板，该阵列基板的栅线90和数据线100互相交错将所述阵列基板划分为多个像素区域，每个所述像素区域中均设置有所述像素单元，其中，所述像素单元为本发明所提供的上述像素单元，在每个所述像素区域中，所述薄膜晶体管的源极与对应的数据线100电连接，所述薄膜晶体管的栅极与对应的栅线90电连接。
由上文中可知，当所述阵列基板中的像素单元为本发明所提供的上述像素单元时，在制造阵列基板时，可以减少掩膜板的使用，从而可以降低生产成本。
例如，在制造包括图2中所示的像素单元的阵列基板时，需要用到6次掩膜板进行构图，与现有技术中的9次掩膜板构图相比制造工艺更为简单。
在本发明提供的上述像素单元中，所述薄膜晶体管可以包括第一栅极和第二栅极。可以通过在栅线90上设置所述第一栅极和所述第二栅极来实现上述结构。
为了简化掩膜板的结构，优选地，如图3所示，在每个所述像素区域中，数据线100的至少一部分形成为所述薄膜晶体管的源极，栅线90的至少一部分形成为所述薄膜晶体管的栅极。
当栅线90的至少一部分形成所述薄膜晶体管的栅极时，可以通过设置有源层12的形状来实现所述第一栅极和所述第二栅极。具体地，所述薄膜晶体管的有源层12可以包括间隔设置的第一有源区12a和第二有源区12b，第一有源区12a和第二有源区12b均位于对应的栅线90下方，阵列基板的栅线90上与第一有源区12a相对的部分形成为薄膜晶体管的第一栅极，阵列基板的栅线90上与第二有源区12b相对的部分形成为薄膜晶体管的第二栅极。
作为本发明的再一个方面，如图4所示，提供本发明所提供的阵列基板的制造方法，其中，所述制造方法包括以下步骤：
形成包括多条数据线和所述薄膜晶体管的源极11图形；
一体形成包括薄膜晶体管的漏极和像素电极20的图形；
形成包括多条栅线和所述薄膜晶体管的栅极的图形，多条所述栅线与多条所述数据线互相交错，将所述阵列基板划分为多个像素区域；和
形成包括公共电极30的图形。容易理解的是，在所述阵列基板中，公共电极30与像素电极20形成电容。
在形成多条数据线和所述薄膜晶体管的源极11图形时，可以通过传统的构图工艺进行，也可以通过打印、喷涂等工艺进行。
在利用传统掩膜板构图工艺形成多条数据线和所述薄膜晶体管的源极时，可以首先通过沉积、涂敷或溅射等多种方式在玻璃基板上形成金属薄膜，随后通过构图工艺形成包括所述多条栅线和所述薄膜晶体管的源极的图形。其中，构图工艺包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
形成所述像素电极、所述栅线和所述薄膜晶体管的栅极以及形成所述公共电极的步骤与形成所述数据线和所述薄膜晶体管的源极的步骤类似，这里不再一一赘述。
如上文中所述，由于像素电极20与所述薄膜晶体管的漏极形成为一体，无需通过过孔连接，因此，在制造所述阵列基板时省去了一次构图工艺，使阵列基板的制造过程更加简单。
容易理解的是，所述阵列基板包括基板70，因此，可以直接将所述薄膜晶体管的源极11直接形成在基板70上。
本发明中，对薄膜晶体管的类型并不做限定，当制成所述薄膜晶体管的有源层的材料包括低温多晶硅时，所述制造方法还包括：
在包括所述像素电极和包括所述薄膜晶体管的源极11的图形上方形成缓冲层40（应当理解的是，该缓冲层覆盖阵列基板的基板70），以使所述薄膜晶体管的有源层12形成在缓冲层40的上方；
形成第一过孔和第二过孔，所述第一过孔将所述薄膜晶体管的源极11和所述薄膜晶体管的有源层12相连，所述第二过孔将所述像素电极20与所述薄膜晶体管的有源层12相连。
如上文中所述，可以在形成了缓冲层40之后，在缓冲层上形成第一过孔和第二过孔，随后在沉积填充第一过孔和第二过孔的导电材料，随后再通过构图工艺形成所述薄膜晶体管的有源层12。
为了将薄膜晶体管的有源层12与所述薄膜晶体管的栅极隔开，所述制造方法包括在形成所述第一过孔和所述第二过孔的步骤与形成所述公共电极的步骤之间进行的：
在所述有源层上方形成栅绝缘层50，以使所述薄膜晶体管的栅极形成在栅绝缘层50上；和
在所述栅极上方形成平坦化层60，以使公共电极30形成在平坦化层60上。
为了简化制造工艺，并减少制造所述阵列基板时所使用的掩膜板的数量，优选地，第一过孔包括第一左过孔16a’和第一右过孔16b’，第二过孔包括第二左过孔17a’和第二右过孔17b’，形成第一过孔和所述第二过孔的步骤包括：
形成贯穿缓冲层40、栅绝缘层50和平坦化层60的第一左过孔16a’以及第二右过孔17b’，其中，第一左过孔16a’位于所述薄膜晶体管的源极11上方，第二右过孔17b’位于像素电极20的上方；
形成贯穿所述栅绝缘层和平坦化层的第一右过孔16b’和第二左过孔17a’，其中，所述第一右过孔16b’和所述第二左过孔17a’均位于所述薄膜晶体管的有源层上方。
在上述情况中，在形成所述公共电极的同时，填充所述第一左过孔、所述第一右过孔、所述第二左过孔、所述第二右过孔，以形成位于所述第一左过孔中的第一左电极16a、位于所述第一右过孔中的第一右电极16b、连接第一左电极16a和第一右电极16b的第一连接电极、位于所述第二左过孔的第二左电极17a、位于所述第二右过孔中的第二右电极17b和连接第二左电极17a和第二右电极17b的第二连接电极17c。
在同一步骤中形成第一过孔和第二过孔（即，在同一步骤中形成第一左过孔、第一右过孔、第二左过孔和第二右过孔）可以减少掩膜板的使用，并且在同一步骤中形成公共电极30、第一电极16和第二电极17可以进一步地减少掩膜板的使用，使阵列基板的制造工艺更加简单。
应当理解的是，通过控制选择刻蚀比或者掩膜板的结构可以实现使得第一左过孔16a’和第二右过孔17b’贯穿了缓冲层40、栅绝缘层50和平坦化层60，而使得第一右过孔16b’和第二左过孔17a’只贯穿了栅绝缘层50和平坦化层60。例如，可以将掩膜板设置为，与第一左过孔16a’和第二右过孔17b’对应的部分的透光率大于与第一右过孔16b’和第二左过孔17a’对应的部分的透光率。
或者，可以在一个步骤中形成第一左过孔和第二右过孔，在另一个步骤中形成第一右过孔和第二左过孔。在这种情况中，对该两个步骤的先后顺序并不做限定。
作为本发明的还一个方面，提供一种显示装置，该显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。本发明的显示装置可以用于手机、电脑显示器以及平板电脑中。
进一步地，所述显示装置还可以包括与所述阵列基板相对设置的彩膜基板。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种像素单元，该像素单元包括薄膜晶体管、像素电极和公共电极，所述公共电极与所述像素电极形成电容，其特征在于，所述像素电极与所述薄膜晶体管的漏极形成为一体。
2.根据权利要求1所述的像素单元，其特征在于，制成所述薄膜晶体管的有源层的材料包括低温多晶硅，所述像素单元还包括缓冲层，所述缓冲层覆盖所述薄膜晶体管的源极、所述薄膜晶体管的漏极和所述像素电极，所述薄膜晶体管的有源层位于所述缓冲层上方，所述薄膜晶体管的源极通过第一过孔与所述薄膜晶体管的有源层相连，所述像素电极通过第二过孔与所述薄膜晶体管的有源层相连。
3.根据权利要求2所述的像素单元，其特征在于，所述像素单元还包括栅绝缘层，所述栅绝缘层覆盖所述有源层，所述薄膜晶体管的栅极形成在所述栅绝缘层上。
4.根据权利要求3所述的像素单元，其特征在于，所述薄膜晶体管的栅极包括间隔设置的第一栅极和第二栅极。
5.根据权利要求3所述的像素单元，其特征在于，所述像素单元还包括位于所述栅极上方的平坦化层，所述公共电极设置在所述平坦化层上。
6.根据权利要求5所述的像素单元，其特征在于，所述第一过孔包括第一左过孔和第一右过孔，所述第一左过孔位于所述薄膜晶体管的源极上方，且所述第一左过孔贯穿所述缓冲层、所述栅绝缘层和所述平坦化层，所述第一右过孔位于所述薄膜晶体管的有源层的上方，且所述第一右过孔贯穿所述栅绝缘层和所述平坦化层；
所述像素单元还包括第一电极，所述第一电极的材料与所述公共电极的材料相同，所述第一电极包括填充在所述第一左过孔中的第一左电极、填充在所述第一右过孔中的第一右电极和连接所述第一左电极和所述第一右电极的第一连接电极，所述第一连接电极位于所述平坦化层上方。
7.根据权利要求5所述的像素单元，其特征在于，所述第二过孔包括第二左过孔、第二右过孔，所述第二左过孔位于所述薄膜晶体管的有源层上方，且所述第二左过孔贯穿所述栅绝缘层和所述平坦化层，所述第二右过孔位于所述像素电极的上方，且所述第二右过孔贯穿所述缓冲层、所述栅绝缘层和所述平坦化层；
所述像素单元还包括第二电极，所述第二电极的材料与所述公共电极的材料相同，所述第二电极包括填充在所述第二左过孔中的第二左电极、填充在所述第二右过孔中的第二右电极和连接所述第二左电极和所述第二右电极的第二连接电极，所述第二连接电极位于所述平坦化层上方。
8.一种阵列基板，所述阵列基板上的栅线和数据线互相交错将阵列基板划分为多个像素区域，每个所述像素区域中均设置有所述像素单元，其特征在于，所述像素单元中为权利要求1至7中任意一项所述的像素单元，在每个所述像素区域中，所述薄膜晶体管的源极与对应的所述数据线电连接，所述薄膜晶体管的栅极与对应的所述栅线电连接。
9.根据权利要求8所述的阵列基板，其特征在于，在每个所述像素区域中，所述数据线的至少一部分形成为所述薄膜晶体管的源极，所述栅线的至少一部分形成为所述薄膜晶体管的栅极。
10.根据权利要求9所述的阵列基板，其特征在于，所述薄膜晶体管的有源层包括间隔设置的第一有源区和第二有源区，所述第一有源区和所述第二有源区均位于对应的所述栅线下方。
11.一种阵列基板的制造方法，其特征在于，所述制造方法包括以下步骤：
形成包括多条数据线和薄膜晶体管的源极图形；
一体形成包括所述薄膜晶体管的漏极和像素电极的图形；
形成包括多条栅线和所述薄膜晶体管的栅极的图形，多条所述栅线与多条所述数据线互相交错，将所述阵列基板划分为多个像素区域；和
形成包括公共电极的图形。
12.根据权利要求11所述的制造方法，其特征在于，制成所述薄膜晶体管的有源层的材料包括低温多晶硅，所述制造方法还包括：
在包括所述像素电极的图形和包括所述薄膜晶体管的源极的图形上方形成缓冲层，以使所述薄膜晶体管的有源层形成在所述缓冲层的上方；
形成第一过孔和第二过孔，所述第一过孔将所述薄膜晶体管的源极和所述薄膜晶体管的有源层相连，所述第二过孔将所述像素电极和所述薄膜晶体管的有源层相连。
13.根据权利要求12所述的制造方法，其特征在于，所述制造方法包括在形成所述第一过孔和所述第二过孔的步骤与形成所述公共电极的步骤之间进行的：
在所述有源层上方形成栅绝缘层，以使所述薄膜晶体管的栅极形成在所述栅绝缘层上；和
在所述栅极上方形成平坦化层，以使所述公共电极形成在所述平坦化层上。
14.根据权利要求13所述的制造方法，其特征在于，所述第一过孔包括第一左过孔、第一右过孔和第一连接部，所述第二过孔包括第二左过孔、第二右过孔和第二连接部，形成所述第一过孔和所述第二过孔的步骤包括：
形成贯穿所述缓冲层、所述栅绝缘层和所述平坦化层的第一左过孔以及第二右过孔，其中，所述第一左过孔位于所述薄膜晶体管的源极上方，所述第二右过孔位于所述像素电极的上方；
形成贯穿所述栅绝缘层和所述平坦化层的第一右过孔和第二左过孔，其中，所述第一右过孔和所述第二左过孔均位于所述薄膜晶体管的有源层上方；
在形成所述公共电极的同时，填充所述第一左过孔、所述第一右过孔、所述第二左过孔、所述第二右过孔，以形成位于所述第一左过孔中的第一左电极、位于所述第一右过孔中的第一右电极、连接所述第一左电极和所述第一右电极的第一连接电极、位于所述第二左过孔的第二左电极、位于所述第二右过孔中的第二右电极和连接所述第二左电极和所述第二右电极的第二连接电极。
15.一种显示装置，所述显示装置包括阵列基板，其特征在于，所述阵列基板为权利要求8至10中任意一项所述的阵列基板。
CN201310684773.1A 2013-12-13 2013-12-13 像素单元、阵列基板及其制造方法和显示装置 Pending CN103698955A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310684773.1A CN103698955A (zh) 2013-12-13 2013-12-13 像素单元、阵列基板及其制造方法和显示装置
US14/422,414 US9443983B2 (en) 2013-12-13 2014-05-27 Pixel unit, array substrate and manufacturing method thereof, and display device
PCT/CN2014/078505 WO2015085719A1 (zh) 2013-12-13 2014-05-27 像素单元、阵列基板及其制造方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310684773.1A CN103698955A (zh) 2013-12-13 2013-12-13 像素单元、阵列基板及其制造方法和显示装置

Publications (1)

Publication Number Publication Date
CN103698955A true CN103698955A (zh) 2014-04-02

Family

ID=50360535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310684773.1A Pending CN103698955A (zh) 2013-12-13 2013-12-13 像素单元、阵列基板及其制造方法和显示装置

Country Status (3)

Country Link
US (1) US9443983B2 (zh)
CN (1) CN103698955A (zh)
WO (1) WO2015085719A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015085719A1 (zh) * 2013-12-13 2015-06-18 京东方科技集团股份有限公司 像素单元、阵列基板及其制造方法和显示装置
CN105870136A (zh) * 2016-06-27 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN106024781B (zh) * 2016-07-22 2019-06-04 京东方科技集团股份有限公司 静电放电器件、其制造方法及阵列基板、显示面板和装置
JP2018031976A (ja) * 2016-08-26 2018-03-01 株式会社ジャパンディスプレイ 表示装置
CN108400139B (zh) * 2017-02-08 2020-12-01 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
JP2019040026A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
TWI683152B (zh) * 2018-12-28 2020-01-21 友達光電股份有限公司 畫素結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075051A (zh) * 2006-05-16 2007-11-21 株式会社半导体能源研究所 液晶显示装置及半导体装置
US20080035920A1 (en) * 2006-08-09 2008-02-14 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560401B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
GB0408288D0 (en) * 2004-04-14 2004-05-19 Unilever Plc Antiperspirant compositions
KR101085139B1 (ko) * 2004-12-03 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
KR20110134685A (ko) * 2010-06-09 2011-12-15 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
US8456146B2 (en) * 2010-12-16 2013-06-04 Goodrich Corporation Systems and methods for switched mode power amplification
CN102709236A (zh) * 2011-12-15 2012-10-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103227147B (zh) 2013-01-17 2015-10-07 京东方科技集团股份有限公司 Tft-lcd阵列基板及其制造方法、液晶显示器
CN103698955A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 像素单元、阵列基板及其制造方法和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075051A (zh) * 2006-05-16 2007-11-21 株式会社半导体能源研究所 液晶显示装置及半导体装置
US20080035920A1 (en) * 2006-08-09 2008-02-14 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015085719A1 (zh) * 2013-12-13 2015-06-18 京东方科技集团股份有限公司 像素单元、阵列基板及其制造方法和显示装置
US9443983B2 (en) 2013-12-13 2016-09-13 Boe Technology Group Co., Ltd. Pixel unit, array substrate and manufacturing method thereof, and display device
CN105870136A (zh) * 2016-06-27 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US20160013326A1 (en) 2016-01-14
WO2015085719A1 (zh) 2015-06-18
US9443983B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
CN103698955A (zh) 像素单元、阵列基板及其制造方法和显示装置
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104393000B (zh) 一种阵列基板及其制作方法、显示装置
KR102068111B1 (ko) 액정 패널에 사용되는 어레이 기판 및 그 제조 방법
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN104914640A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN106098710A (zh) 一种阵列基板及其制备方法、显示装置
CN103915444A (zh) 一种阵列基板及其制备方法、液晶显示面板
CN103811499A (zh) 薄膜晶体管阵列面板及其制造方法
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN105185792A (zh) 液晶显示面板、阵列基板及其制造方法
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
CN103715135A (zh) 一种过孔及其制作方法、阵列基板
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN105097673B (zh) Tft基板结构的制作方法
CN100353244C (zh) 液晶显示器及其制作方法及其晶体管数组基板及制作方法
CN202126557U (zh) 一种阵列基板
CN105870136A (zh) 一种阵列基板及其制作方法、显示装置
CN108333845A (zh) 阵列基板、显示面板以及阵列基板的制作方法
CN108400139B (zh) 阵列基板及其制作方法以及显示装置
CN102645811A (zh) 电子纸有源基板及其制造方法和电子纸显示屏
CN104733478A (zh) 一种阵列基板及其制作方法、显示装置
CN110112160B (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140402