JP2018031976A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2018031976A
JP2018031976A JP2016165946A JP2016165946A JP2018031976A JP 2018031976 A JP2018031976 A JP 2018031976A JP 2016165946 A JP2016165946 A JP 2016165946A JP 2016165946 A JP2016165946 A JP 2016165946A JP 2018031976 A JP2018031976 A JP 2018031976A
Authority
JP
Japan
Prior art keywords
semiconductor layer
insulating film
electrode
display device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016165946A
Other languages
English (en)
Inventor
康克 觀田
Yasukatsu Kanda
康克 觀田
有親 石田
Arichika Ishida
有親 石田
正芳 淵
Masayoshi Fuchi
正芳 淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016165946A priority Critical patent/JP2018031976A/ja
Priority to US15/682,594 priority patent/US10276601B2/en
Priority to CN201710735341.7A priority patent/CN107785380B/zh
Publication of JP2018031976A publication Critical patent/JP2018031976A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】薄膜トランジスタの電気的特性を安定化することが可能な表示装置を提供する。
【解決手段】本実施形態によれば、絶縁基板と、絶縁基板の上方に設けられた第１半導体層、及び、第１半導体層の上方に設けられた第１電極を有する第１トランジスタと、第１半導体層の上方に設けられた第１絶縁膜と、第１絶縁膜の上方に設けられた第２半導体層、第２半導体層の上方に設けられた第２電極、及び、第２半導体層と絶縁基板との間に位置し第２半導体層と電気的に接続された導電層を有する第２トランジスタと、第１絶縁膜及び第２半導体層の上方に設けられた第２絶縁膜と、を具備し、第１半導体層は、シリコンによって形成され、第２半導体層は、酸化物半導体層によって形成され、第１電極は、少なくとも第１絶縁膜及び第２絶縁膜を貫通する第１貫通孔において第１半導体層と電気的に接続され、第２電極は、少なくとも第２絶縁膜を貫通する第２貫通孔において導電層と接触している表示装置が提供される。
【選択図】図２

Description

本実施形態は、表示装置に関する。
表示装置は、画像を表示するための複数の画素や、画素を駆動するための駆動回路などを備えている。画素や駆動回路は、スイッチング素子としての薄膜トランジスタを備えている。このような薄膜トランジスタは、例えば多結晶シリコンからなる多結晶半導体層、あるいは酸化物からなる酸化物半導体層を用いて構成される場合がある。例えば特許文献１、２では、半導体層として多結晶シリコンが用いられた薄膜トランジスタが開示されている。
近年、多結晶半導体層を有する薄膜トランジスタと、酸化物半導体層を有する薄膜トランジスタとの両方を備える表示装置が開発されている。多結晶半導体層を有する薄膜トランジスタにおいて、多結晶半導体層と電極とを接続するためのコンタクトホールを形成した際に、コンタクトホールにより露出された多結晶半導体層の表面に酸化膜が形成される場合がある。したがって、この酸化膜を除去するために、コンタクトホールを形成した後、例えばフッ化水素酸を用いた洗浄処理が行われる場合がある。
一方、酸化物半導体層は、フッ化水素酸に対する耐性が小さく、フッ化水素酸に曝露された酸化物半導体層はその少なくとも一部が消失する場合がある。したがって、同一基板上に、多結晶半導体層を有する薄膜トランジスタと、酸化物半導体層を有する薄膜トランジスタとの両方を形成する場合、例えばフッ化水素酸を用いた洗浄処理によって酸化物半導体層を有する薄膜トランジスタの電気的特性が劣化する場合があり、信頼性の確保が困難となる場合があった。
特開２００３−３３８６２８号公報 特開２００１−２９８１９６号公報
本実施形態の目的は、薄膜トランジスタの電気的特性を安定化することが可能な表示装置を提供することである。
一実施形態によれば、
絶縁基板と、前記絶縁基板の上方に設けられた第１半導体層、及び、前記第１半導体層の上方に設けられた第１電極を有する第１トランジスタと、前記第１半導体層の上方に設けられた第１絶縁膜と、前記第１絶縁膜の上方に設けられた第２半導体層、前記第２半導体層の上方に設けられた第２電極、及び、前記第２半導体層と前記絶縁基板との間に位置し前記第２半導体層と電気的に接続された導電層を有する第２トランジスタと、前記第１絶縁膜及び前記第２半導体層の上方に設けられた第２絶縁膜と、を具備し、前記第１半導体層は、シリコンによって形成され、前記第２半導体層は、酸化物半導体層によって形成され、前記第１電極は、少なくとも前記第１絶縁膜及び前記第２絶縁膜を貫通する第１貫通孔において前記第１半導体層と電気的に接続され、前記第２電極は、少なくとも前記第２絶縁膜を貫通する第２貫通孔において前記導電層と接触している表示装置が提供される。
図１は、第１実施形態に係る表示装置の構成及び等価回路を示す平面図である。 図２は、図１に示す表示装置のアレイ基板の一部を示す断面図である。 図３は、図１に示す表示装置の他の例を示す断面図である。 図４は、図１に示す表示装置の製造工程の一例を示す断面図である。 図５は、図４に続く製造工程を概略的に示す断面図である。 図６は、図５に続く製造工程を概略的に示す断面図である。 図７は、図６に続く製造工程を概略的に示す断面図である。 図８は、第２実施形態に係る表示装置のアレイ基板の一部を示す断面図である。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
［第１実施形態］
本実施形態の表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。
図１は、第１実施形態に係る表示装置の構成及び等価回路を示す図である。
図に示す第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、第１方向Ｘと第２方向Ｙとは、９０度以外の角度で交差していても良い。第１方向Ｘ及び第２方向Ｙは、表示装置１を構成する基板の主面と平行な方向に相当し、例えば、第１方向Ｘは表示装置１の短辺と平行であり、第２方向Ｙは表示装置１の長辺と平行である。第３方向Ｚは、表示装置１の厚さ方向に相当する。
以下の説明において、第３方向Ｚを上方（あるいは、単に上）と称し、第３方向Ｚと反対方向を下方（あるいは、単に下）と称する。「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。
図１では、第１方向Ｘと第２方向Ｙにより規定されるＸ−Ｙ平面と平行な平面を示す。
図１に示すように、表示装置１は、画像を表示する表示領域（アクティブエリア）ＤＡと、表示領域の外側の非表示領域（額縁領域）ＮＤＡと、を備えている。表示装置１は、アレイ基板ＡＲを用いて構成されている。アレイ基板ＡＲは、表示領域ＤＡにおいて、ｎ本の走査線Ｇ（Ｇ１〜Ｇｎ）、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）、及びｍ×ｎ個のマトリクス状の画素ＰＸを備えている。各画素ＰＸは、例えば、隣合う２本の走査線Ｇと隣合う２本の信号線Ｓとによって区画されている。
走査線Ｇは、第１方向Ｘに略平行に延出している。信号線Ｓは、第２方向Ｙに略平行に延出している。信号線Ｓは、走査線Ｇと交差し、例えば走査線Ｇと略直交している。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。走査線Ｇ及び信号線Ｓは、例えば、モリブデン、クロム、タングステン、アルミニウム、銅、チタン、ニッケル、タンタル、銀あるいはこれらの合金によって形成されているが、特に限定されるものではなく、その他の金属や合金、またはこれらの積層体で形成されていてもよい。
各走査線Ｇ及び各信号線Ｓは、表示領域ＤＡのみならず非表示領域ＮＤＡまで延出している。各走査線Ｇは、走査線駆動回路ＧＤに接続されている。各信号線Ｓは、信号線駆動回路ＳＤに接続されている。
各画素ＰＸは、薄膜トランジスタＴＲ、画素電極ＰＥなどを備えている。薄膜トランジスタＴＲは、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、薄膜トランジスタＴＲを介して信号線Ｓと電気的に接続されている。なお、各画素ＰＸは、２個以上の薄膜トランジスタＴＲを備えていてもよい。また、各画素ＰＸは、走査線Ｇ及び信号線Ｓ以外の配線を介して信号が与えられてもよい。
画素ＰＸの薄膜トランジスタＴＲは、走査線駆動回路ＧＤから走査線Ｇを経由して与えられる制御信号により、導通状態（オン）又は非導通状態（オフ）に切替えられる。信号線駆動回路ＳＤから出力される映像信号は、信号線Ｓ及び画素の導通状態の薄膜トランジスタＴＲを経由して対応する画素電極ＰＥに与えられる。
走査線駆動回路ＧＤ及び信号線駆動回路ＳＤは、非表示領域に形成されている。走査線駆動回路ＧＤ及び信号線駆動回路ＳＤは、それぞれ複数の薄膜トランジスタＴＲを備えている。
図２は、本実施形態に係る表示装置のアレイ基板ＡＲの一部を示す断面図であり、薄膜トランジスタＴＲを示す図である。ここでは、第１方向Ｘと第３方向Ｚにより規定されるＸ−Ｚ平面で切断した断面図を示している。なお、図２は、アレイ基板ＡＲのうち、説明に必要な主要部のみを図示している。図１に示した薄膜トランジスタＴＲは、それぞれ、図２に示す第１トランジスタＴＲ１及び第２トランジスタＴＲ２の何れか一方で形成されている。なお、各画素ＰＸ、走査線駆動回路ＧＤ及び信号線駆動回路ＳＤは、第１トランジスタＴＲ１及び第２トランジスタＴＲ２の双方を備えていても良い。
アレイ基板ＡＲは、例えばガラス、樹脂等の透明な絶縁材料からなる第１絶縁基板１０を用いて構成されている。アレイ基板ＡＲは、第１絶縁基板１０に、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、第６絶縁膜１６などを備えている。
第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、及び、第６絶縁膜１６は、この順で第１絶縁基板１０の上に積層されている。第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、及び、第５絶縁膜１５は、例えば酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）等の無機絶縁材料により形成されている。第６絶縁膜１６は、無機絶縁材料から形成されてもよく、有機絶縁材料から形成されてもよい。なお、第１絶縁膜１１は、省略されてもよい。
第１トランジスタＴＲ１は、トップゲート型の薄膜トランジスタである。第１トランジスタＴＲ１は、第１半導体層ＳＣ１、第１ゲート電極ＧＥ１、第１電極Ｅ１、及び、第２電極Ｅ２を備えている。
第１半導体層ＳＣ１は、第１絶縁膜１１の上に形成されている。第１半導体層ＳＣ１は、シリコン例えば多結晶シリコン等の多結晶半導体層により形成されている。第１トランジスタＴＲ１が形成された領域において、第２絶縁膜１２は、第１半導体層ＳＣ１を覆うとともに、第１絶縁膜１１の上にも形成されている。第１ゲート電極ＧＥ１は、第１半導体層ＳＣ１と重なる領域内で第２絶縁膜１２の上に形成されている。第３絶縁膜１３は、第１ゲート電極ＧＥ１を覆うとともに、第２絶縁膜１２の上にも形成されている。
第１電極Ｅ１及び第２電極Ｅ２は、第６絶縁膜１６の上に形成されている。第１電極Ｅ１及び第２電極Ｅ２は、第６絶縁膜１６、第５絶縁膜１５、第４絶縁膜１４、第３絶縁膜１３、及び、第２絶縁膜１２を第１半導体層ＳＣ１まで貫通するコンタクトホールＣＨ１及びＣＨ２を通って、第１半導体層ＳＣ１とそれぞれ接続されている。図示した例では、第１電極Ｅ１及び第２電極Ｅ２は、それぞれ第１半導体層ＳＣ１と直接接触している。
第２トランジスタＴＲ２は、トップゲート型の薄膜トランジスタである。第２トランジスタＴＲ２は、第２半導体層ＳＣ２、第２ゲート電極ＧＥ２、第３電極Ｅ３、第４電極Ｅ４、及び、中継電極ＲＥ１及びＲＥ２を備えている。
第２半導体層ＳＣ２は、第４絶縁膜１４の上に形成されている。第２半導体層ＳＣ２は、例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つの酸化物を含む酸化物半導体層により形成されている。第２半導体層ＳＣ２は、例えば透明アモルファス酸化物半導体（ＴＡＯＳ：transparent amorphous oxide semiconductor）により形成されている。
なお、第３絶縁膜１３が例えば窒化シリコン等の窒化物により形成さている場合、第４絶縁膜１４は、酸化シリコンより形成される。これにより、第３絶縁膜１３に含まれる水素が、酸化物半導体層からなる第２半導体層ＳＣ２へ拡散することを抑制することができる。すなわち、第２半導体層ＳＣ２が還元されることを抑制し、第２半導体層ＳＣ２の電気抵抗値の変動を抑制することができる。
中継電極（導電層）ＲＥ１及びＲＥ２は、第２半導体層ＳＣ２の下方、すなわち第２半導体層ＳＣ２と第１絶縁基板１０との間に形成されている。図示した例では、中継電極ＲＥ１及びＲＥ２は、第２絶縁膜１２の上に形成され、第１方向Ｘに沿って互いに離間している。中継電極ＲＥ１及びＲＥ２は、第２半導体層ＳＣ２が形成された領域の直下に位置する第１部分ＲＥ１ａ及びＲＥ２ａと、第２半導体層ＳＣ２が形成された領域の外側に延出した第２部分ＲＥ１ｂ及びＲＥ２ｂとを有している。具体的には、中継電極ＲＥ１の第１方向Ｘの一端側に位置する第１部分ＲＥ１ａは、第２半導体層ＳＣ２と重なっており、他端側に位置する第２部分ＲＥ１ｂは、第１方向Ｘと反対側に延出し、第２半導体層ＳＣ２とは重なっていない。中継電極ＲＥ２の第１方向Ｘの一端側に位置する第２部分ＲＥ２ｂは、第１方向Ｘに延出し、第２半導体層ＳＣ２と重なっていないが、他端側に位置する第１部分ＲＥ２ａは、第２半導体層ＳＣ２と重なっている。
中継電極ＲＥ１及びＲＥ２が第２絶縁膜１２と第３絶縁膜１３との間に形成される場合、中継電極ＲＥ１及びＲＥ２は、第１トランジスタＴＲ１の第１ゲート電極ＧＥ１と同時に形成することが可能である。すなわち、中継電極ＲＥ１及びＲＥ２は、第１ゲート電極ＧＥ１と同一材料によって形成されてもよい。
中継電極ＲＥ１及びＲＥ２と第２半導体層ＳＣ２との間には、第３絶縁膜１３及び第４絶縁膜１４が介在している。第３絶縁膜１３は、中継電極ＲＥ１及びＲＥ２を覆うとともに、第２絶縁膜１２の上にも形成されている。第４絶縁膜は、第３絶縁膜１３の上に形成されている。第２半導体層ＳＣ２と中継電極ＲＥ１の第１部分ＲＥ１ａとが重なる領域において、第４絶縁膜１４及び第３絶縁膜１３を中継電極ＲＥ１まで貫通するコンタクトホールＣＨ６が形成されている。第２半導体層ＳＣ２と中継電極ＲＥ２の第１部分ＲＥ２ａとが重なる領域において、第４絶縁膜１４及び第３絶縁膜１３を中継電極ＲＥ２まで貫通するコンタクトホールＣＨ７が形成されている。第２半導体層ＳＣ２は、コンタクトホールＣＨ６及びＣＨ７内にも形成され、中継電極ＲＥ１及びＲＥ２とそれぞれ接触している。
第５絶縁膜１５は、第２半導体層ＳＣ２を覆うとともに、第４絶縁膜１４の上にも形成されている。本実施形態において、第２半導体層ＳＣ２の上面ＳＣ２Ａ全体は、第５絶縁膜１５により覆われている。すなわち、第５絶縁膜１５のうち、第２半導体層ＳＣ２の上面ＳＣ２Ａと接触する領域には、貫通孔が形成されていない。なお、詳述しないが、第２半導体層ＳＣ２の側面も第５絶縁膜１５により覆われている。
第２ゲート電極ＧＥ２は、第２半導体層ＳＣ２と重なる領域内で第５絶縁膜１５の上に形成されている。第６絶縁膜１６は、第２ゲート電極ＧＥ２を覆うとともに、第５絶縁膜１５の上にも形成されている。図示した例では、第２ゲート電極ＧＥ２の直上の第６絶縁膜１６の上に、配線ＷＲが設けられている。配線ＷＲは、第６絶縁膜１６を第２ゲート電極ＧＥ２まで貫通するコンタクトホールＣＨ５を通って第２ゲート電極ＧＥ２と接触している。
第３電極Ｅ３及び第４電極Ｅ４は、第６絶縁膜１６の上に形成されている。第３電極Ｅ３及び第４電極Ｅ４は、第６絶縁膜１６、第５絶縁膜１５、第４絶縁膜１４、及び、第３絶縁膜１３を中継電極ＲＥ１及びＲＥ２まで貫通するコンタクトホールＣＨ３及びＣＨ４を通って、中継電極ＲＥ１の第２部分ＲＥ１ｂ及び中継電極ＲＥ２の第２部分ＲＥ２ｂと接触している。
第１トランジスタＴＲ１の第１ゲート電極ＧＥ１、及び第２トランジスタＴＲ２の第２ゲート電極ＧＥ２は、図１に示す走査線Ｇと同一材料で形成され、例えばモリブデン（Ｍｏ）、タングステン（Ｗ）などを含んでいる。第１電極Ｅ１、第２電極Ｅ２、第３電極Ｅ３、第４電極Ｅ４、及び、配線ＷＲは、図１に示す信号線Ｓと同一材料で形成され、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）がこの順で積層された層構造を有している。
図示した例では、第２半導体層ＳＣ２の下方に遮光層ＬＳが設けられている。遮光層ＬＳは、第２半導体層ＳＣ２と重なる領域のうち、少なくとも中継電極ＲＥ１と中継電極ＲＥ２との間の領域と重なるように配置される。図示した例では、遮光層ＬＳは、第１絶縁膜１１と第２絶縁膜１２との間に設けられているが、第１絶縁基板１０と第１絶縁膜１１との間に形成されていてもよい。このような遮光層ＬＳは、第１トランジスタＴＲ１の第１半導体層ＳＣ１と同時に形成することが可能である。すなわち、遮光層ＬＳは、第１半導体層ＳＣ１と同一材料によって形成されてもよい。
図３は、第１実施形態の他の例を示す断面図である。図３では、第２トランジスタＴＲ２のみを示している。
図３に示す例では、中継電極ＲＥ１及びＲＥ２は、第４絶縁膜１４の上に形成されている。第２半導体層ＳＣ２と中継電極ＲＥ１及びＲＥ２との間には、絶縁膜が介在していない。つまり、第２半導体層ＳＣ２は、中継電極ＲＥ１及びＲＥ２と直接接触している。第２半導体層ＳＣ２は、中継電極ＲＥ１の第１部分ＲＥ１ａ、及び中継電極ＲＥ２の第１部分ＲＥ２ａの上に形成されるとともに、中継電極ＲＥ１と中継電極ＲＥ２との間の第４絶縁膜１４の上にも形成されている。
第３電極Ｅ３及び第４電極Ｅ４は、第６絶縁膜１６及び第５絶縁膜１５を中継電極ＲＥ１及びＲＥ２まで貫通するコンタクトホールＣＨ３及びＣＨ４を通って、中継電極ＲＥ１の第２部分ＲＥ１ｂ、及び中継電極ＲＥ２の第２部分ＲＥ２ｂと接触している。
次に、図４乃至図７を参照して、図２に示したアレイ基板ＡＲを備える表示装置１の製造方法の一例について説明する。
図４に示すように、第１絶縁基板１０の上に第１絶縁膜１１が形成された後、例えば多結晶シリコンからなる多結晶半導体層が形成される。その後、フォトリソグラフィ及びエッチングにより多結晶半導体層をパターニングすることで、第１半導体層ＳＣ１及び遮光層ＬＳが形成される。次いで、第１半導体層ＳＣ１、遮光層ＬＳ、及び第１絶縁膜１１の上に第２絶縁膜１２が形成される。次いで、第２絶縁膜１２の上に、例えばモリブデンとタングステンとを含む金属材料からなる第１金属層が形成される。その後、フォトリソグラフィ及びエッチングにより第１金属層をパターニングすることで、第１ゲート電極ＧＥ１と、中継電極ＲＥ１及びＲＥ２とが形成される。
次いで、第１ゲート電極ＧＥ１、中継電極ＲＥ１及びＲＥ２、及び、第２絶縁膜１２の上に例えば窒化シリコンからなる第３絶縁膜１３が形成される。次いで、第３絶縁膜１３の上に例えば酸化シリコンからなる第４絶縁膜１４が形成される。次いで、第４絶縁膜１４の上にパターニングされた第１レジスト膜Ｒ１が形成される。その後、第１レジスト膜Ｒ１をマスクとしてエッチングすることにより、第４絶縁膜１４及び第３絶縁膜１３を中継電極ＲＥ１及びＲＥ２まで貫通するコンタクトホールＣＨ６及びＣＨ７が形成される。
次に、図５に示すように、第１レジスト膜Ｒ１が除去された後、第４絶縁膜１４の上に、酸化物半導体層が形成され、フォトリソグラフィ及びエッチングにより酸化物半導体層をパターニングすることで、第２半導体層ＳＣ２が形成される。このとき、酸化物半導体層は、コンタクトホールＣＨ６及びＣＨ７内にも形成されるため、第２半導体層ＳＣ２は、中継電極ＲＥ１及びＲＥ２と直接接触している。次いで、第２半導体層ＳＣ２及び第４絶縁膜１４の上に、第５絶縁膜１５が形成される。次いで、第５絶縁膜１５の上に、例えばモリブデンとタングステンとを含む金属材料からなる第２金属層が形成される。その後、フォトリソグラフィ及びエッチングにより第２金属層をパターニングすることで、第２ゲート電極ＧＥ２が形成される。次いで、第５絶縁膜１５及び第２ゲート電極ＧＥ２の上に、第６絶縁膜１６が形成される。
次に、図６に示すように、第６絶縁膜１６の上にパターニングされた第２レジスト膜Ｒ２を形成し、第２レジスト膜Ｒ２をマスクとしてエッチングすることにより、コンタクトホールＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、及び、ＣＨ５が形成される。すなわち、第１半導体層ＳＣ１が形成された領域では、第６絶縁膜１６、第５絶縁膜１５、第４絶縁膜１４、第３絶縁膜１３、及び、第２絶縁膜１２を第１半導体層ＳＣ１まで貫通するコンタクトホールＣＨ１及びＣＨ２が形成される。中継電極ＲＥ１及びＲＥ２が形成された領域では、第６絶縁膜１６、第５絶縁膜１５、第４絶縁膜１４、及び、第３絶縁膜１３を中継電極ＲＥ１及びＲＥ２まで貫通するコンタクトホールＣＨ３及びＣＨ４が形成される。第２ゲート電極ＧＥ２が形成された領域では、第６絶縁膜１６を第２ゲート電極ＧＥ２まで貫通するコンタクトホールＣＨ５が形成される。なお、このとき、第１半導体層ＳＣ１の表面には酸化膜が形成される場合がある。
次いで、例えばフッ化水素酸（ＨＦ）を用いた洗浄により、コンタクトホールＣＨ１及びＣＨ２により露出された第１半導体層ＳＣ１の表面が洗浄される。これにより、第１半導体層ＳＣ１の表面に形成された酸化膜が除去され、後の工程で接続される第１電極及び第２電極と第１半導体層ＳＣ１との間の電気抵抗の増加が抑制される。なお、洗浄の際にコンタクトホールＣＨ３及びＣＨ４により露出された中継電極ＲＥ１及びＲＥ２、及び、コンタクトホールＣＨ５により露出された第２ゲート電極ＧＥ２もフッ化水素酸に曝露されるが、これらは第２半導体層ＳＣ２と比較してフッ化水素酸に対する耐性が大きい金属材料によって形成されているため、電気抵抗への影響は小さい。
次に、図７に示すように、第２レジスト膜Ｒ２が除去された後、第６絶縁膜１６の上に、例えばチタン、アルミニウム、チタンの積層構造からなる第３金属層Ｍ３が形成される。これにより、コンタクトホールＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、及び、ＣＨ５が第３金属層Ｍ３によって埋め込まれる。その後、フォトリソグラフィ及びエッチングにより第３金属層Ｍ３をパターニングすることで、第１電極Ｅ１、第２電極Ｅ２、第３電極Ｅ３、第４電極Ｅ４、及び、配線ＷＲが形成され、図２に示す表示装置１が形成される。
本実施形態によれば、第２半導体層ＳＣ２の下方に中継電極ＲＥ１及びＲＥ２が設けられ、第２半導体層ＳＣ２の下面側が中継電極ＲＥ１及びＲＥ２のそれぞれと接触し、第３電極Ｅ３及び第４電極Ｅ４は、中継電極ＲＥ１及びＲＥ２にそれぞれ接続されている。つまり、第２半導体層ＳＣ２の上面ＳＣ２Ａの全体は、第５絶縁膜１５により覆われている。第３電極Ｅ３が通るコンタクトホールＣＨ３、及び第４電極Ｅ４が通るコンタクトホールＣＨ４は、第２半導体層ＳＣ２と比較してフッ化水素酸に対する耐性が大きい中継電極ＲＥ１及びＲＥ２が設けられた領域に形成されている。
したがって、同一の第１絶縁基板１０の上に、フッ化水素酸に対する耐性が大きい第１半導体層ＳＣ１と、フッ化水素酸に対する耐性が小さい第２半導体層ＳＣ２とが形成されている場合に、コンタクトホールＣＨ３及びＣＨ４をコンタクトホールＣＨ１及びＣＨ２と同時に形成し、フッ化水素酸を用いて第１半導体層ＳＣ１の洗浄処理を行ったとしても、第２半導体層ＳＣ２がフッ化水素酸に晒されることがなく、第２半導体層ＳＣ２へのダメージを回避することができる。これにより、第２半導体層ＳＣ２を備えた第２トランジスタＴＲ２の電気的特性を安定化させることができ、信頼性を確保することができる。
一方、第２半導体層ＳＣ２まで貫通したコンタクトホールＣＨＸを形成し、第３電極Ｅ３と第４電極Ｅ４とがそれぞれ第２半導体層ＳＣ２に接続される比較例においては、コンタクトホールＣＨＸは、コンタクトホールＣＨ１及びＣＨ２と同時に形成することはできず、フッ化水素酸を用いた洗浄処理が行われた後に形成される必要がある。したがって、本実施形態によれば、上記の比較例と比較して、コンタクトホールＣＨ１、ＣＨ２、ＣＨ３、及び、ＣＨ４を同時に形成することができるため製造工程数を削減することができる。また、これに伴って、製造コストを低減することもできる。
また、中継電極ＲＥ１及びＲＥ２は、第１トランジスタＴＲ１の第１ゲート電極ＧＥ１と同時に形成することができる。すなわち、中継電極ＲＥ１及びＲＥ２を形成するための新たな工程を必要としない。したがって、本実施形態によれば、製造工程数の増加を抑制することができる。
［第２実施形態］
図８は、第２実施形態に係る表示装置のアレイ基板ＡＲの一部を示す断面図である。第２実施形態は、第１トランジスタＴＲ１において、第１半導体層ＳＣ１と第１電極Ｅ１との間、及び第１半導体層ＳＣ１と第２電極Ｅ２との間に、導電部材Ｃ１及びＣ２が設けられている点で第１実施形態と相違している。
図示した例では、導電部材Ｃ１及びＣ２は、第４絶縁膜１４、第３絶縁膜１３、及び、第２絶縁膜１２を第１半導体層ＳＣ１まで貫通したコンタクトホールＣＨ８及びＣＨ９において、第１半導体層ＳＣ１とそれぞれ接触している。第１電極Ｅ１及び第２電極Ｅ２は、第６絶縁膜１６及び第５絶縁膜１５を導電部材Ｃ１及びＣ２まで貫通するコンタクトホールＣＨ１及びＣＨ２において、導電部材Ｃ１及びＣ２とそれぞれ接触している。
コンタクトホールＣＨ８及びＣＨ９は、第２トランジスタＴＲ２の第２半導体層ＳＣ２と中継電極ＲＥ１及びＲＥ２とを接続するためのコンタクトホールＣＨ６及びＣＨ７と同時に形成されてもよく、別の工程で形成されてもよい。また、コンタクトホールＣＨ８及びＣＨ９は、第５絶縁膜１５を貫通していてもよい。コンタクトホールＣＨ８及びＣＨ９が第５絶縁膜１５、第４絶縁膜１４、第３絶縁膜１３、及び、第２絶縁膜１２を貫通している場合、導電部材Ｃ１及びＣ２は、第２ゲート電極ＧＥ２と同時に形成することができる。すなわち、導電部材Ｃ１及びＣ２は、第２ゲート電極ＧＥ２と同一材料によって形成されてもよい。
本実施形態においても、第１実施形態と同様の効果を得ることができる。さらに、本実施形態によれば、第１電極Ｅ１及び第２電極Ｅ２が設けられるコンタクトホールＣＨ１及びＣＨ２の深さ（第３方向Ｚの大きさ）は、第１実施形態におけるコンタクトホールＣＨ１及びＣＨ２の深さよりも小さい。したがって、第１電極Ｅ１及び第２電極Ｅ２は、コンタクトホールＣＨ１及びＣＨ２において途切れにくくなる。これにより、第１トランジスタＴＲ１の電気的特性を安定化し、信頼性を確保することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…表示装置 ＰＸ…画素 ＧＤ…走査線駆動回路 ＳＤ…信号線駆動回路
ＴＲ…薄膜トランジスタ
ＴＲ１…第１薄膜トランジスタ ＴＲ２…第２薄膜トランジスタ
ＳＣ１…第１半導体層 ＳＣ２…第２半導体層 ＲＥ１、ＲＥ２…中継電極
ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ５、ＣＨ６、ＣＨ７、ＣＨ８、ＣＨ９…コンタクトホール
Ｅ１…第１電極 Ｅ２…第２電極 Ｅ３…第３電極 Ｅ４…第４電極
ＧＥ１…第１ゲート電極 ＧＥ２…第２ゲート電極
Ｃ１、Ｃ２…導電部材

Claims (9)

  1. 絶縁基板と、
    前記絶縁基板の上方に設けられた第１半導体層、及び、前記第１半導体層の上方に設けられた第１電極を有する第１トランジスタと、
    前記第１半導体層の上方に設けられた第１絶縁膜と、
    前記第１絶縁膜の上方に設けられた第２半導体層、前記第２半導体層の上方に設けられた第２電極、及び、前記第２半導体層と前記絶縁基板との間に位置し前記第２半導体層と電気的に接続された導電層を有する第２トランジスタと、
    前記第１絶縁膜及び前記第２半導体層の上方に設けられた第２絶縁膜と、
    を具備し、
    前記第１半導体層は、シリコンによって形成され、
    前記第２半導体層は、酸化物半導体層によって形成され、
    前記第１電極は、少なくとも前記第１絶縁膜及び前記第２絶縁膜を貫通する第１貫通孔において前記第１半導体層と電気的に接続され、
    前記第２電極は、少なくとも前記第２絶縁膜を貫通する第２貫通孔において前記導電層と接触している、表示装置。
  2. 前記第２トランジスタは、前記第２絶縁膜の上に設けられた第２ゲート電極を有している、請求項１に記載の表示装置。
  3. 前記第１トランジスタは、前記第１絶縁膜の上に設けられた第１ゲート電極を有し、前記導電層は、前記第１絶縁膜の上に形成され前記第１ゲート電極と同一材料で形成されている、請求項１又は２に記載の表示装置。
  4. 前記第２半導体層は、その上面全体が前記第２絶縁膜により覆われている、請求項１乃至３のいずれか１項に記載の表示装置。
  5. 前記導電層と前記第２半導体層との間に位置する第３絶縁膜を備え、前記第２半導体層は、前記第３絶縁膜を貫通する第３貫通孔において前記導電層と接触している、請求項１乃至４のいずれか１項に記載の表示装置。
  6. 前記第１電極と前記第１半導体層との間に位置し前記第１電極と前記第１半導体層とに接触される導電部材を備える、請求項１乃至５のいずれか１項に記載の表示装置。
  7. 前記第１電極と前記第１半導体層との間に位置し前記第１電極と前記第１半導体層とに接触される導電部材を備え、前記導電部材は、前記第２ゲート電極と同一材料で形成されている、請求項２に記載の表示装置。
  8. 前記導電層と前記絶縁基板との間で前記第２半導体層と重なる領域に遮光層を備える、請求項１乃至７のいずれか１項に記載の表示装置。
  9. 前記遮光層は、前記第１半導体層と同一材料で形成されている、請求項８に記載の表示装置。
JP2016165946A 2016-08-26 2016-08-26 表示装置 Pending JP2018031976A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016165946A JP2018031976A (ja) 2016-08-26 2016-08-26 表示装置
US15/682,594 US10276601B2 (en) 2016-08-26 2017-08-22 Display device
CN201710735341.7A CN107785380B (zh) 2016-08-26 2017-08-24 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016165946A JP2018031976A (ja) 2016-08-26 2016-08-26 表示装置

Publications (1)

Publication Number Publication Date
JP2018031976A true JP2018031976A (ja) 2018-03-01

Family

ID=61243453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016165946A Pending JP2018031976A (ja) 2016-08-26 2016-08-26 表示装置

Country Status (3)

Country Link
US (1) US10276601B2 (ja)
JP (1) JP2018031976A (ja)
CN (1) CN107785380B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021186285A1 (ja) * 2020-03-20 2021-09-23 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2021250782A1 (ja) * 2020-06-09 2021-12-16 シャープ株式会社 表示装置および表示装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432344B1 (ko) * 2017-09-22 2022-08-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN110190069B (zh) * 2019-05-22 2021-08-03 武汉华星光电技术有限公司 阵列基板及其制备方法
KR20220007756A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4151194B2 (ja) 2000-04-17 2008-09-17 セイコーエプソン株式会社 トランジスタアレイ基板および電気光学装置
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
JP2010511983A (ja) * 2006-12-07 2010-04-15 トムソン ライセンシング 上部給電用集積電極を備えた有機発光ダイオードからなるパネル
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103698955A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 像素单元、阵列基板及其制造方法和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021186285A1 (ja) * 2020-03-20 2021-09-23 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2021250782A1 (ja) * 2020-06-09 2021-12-16 シャープ株式会社 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
CN107785380B (zh) 2021-09-28
CN107785380A (zh) 2018-03-09
US10276601B2 (en) 2019-04-30
US20180061857A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US10861920B2 (en) Thin film transistor substrate, method of manufacturing the same, and display device including the same
KR102137392B1 (ko) 표시 장치 및 그 제조 방법
JP2018031976A (ja) 表示装置
JP5697737B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US10573694B2 (en) Backplane substrate and flexible display using the same
JP7064846B2 (ja) 表示装置及び表示装置の製造方法
US20190043939A1 (en) Display unit, method of manufacturing display unit, and electronic apparatus
JP6199056B2 (ja) 有機エレクトロルミネッセンス表示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
WO2019012769A1 (ja) 表示装置、および表示装置の製造方法
JP5253686B2 (ja) アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
JP6966331B2 (ja) 画素ユニット、アレイ基板、表示装置、およびその製造方法
CN108011049B (zh) 具有修复区的有机发光显示装置
JP6462035B2 (ja) バックプレーン基板及びそれを用いた有機発光表示装置
WO2017195699A1 (ja) アクティブマトリクス基板、その製造方法および表示装置
KR20210021218A (ko) 표시 장치
US11557643B2 (en) Display apparatus having a connecting electrode which crosses a bending area
US9117785B2 (en) Display device and method of manufacturing the same
KR102317835B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
JP2010218718A (ja) 表示装置および電子機器
US11094774B2 (en) Organic light emitting diode display device
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2021162639A (ja) アクティブマトリクス基板、及び、表示装置
JP2016134469A (ja) 薄膜トランジスタの製造方法