JP6521534B2 - 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 - Google Patents

薄膜トランジスタとその作製方法、アレイ基板及び表示装置 Download PDF

Info

Publication number
JP6521534B2
JP6521534B2 JP2016567745A JP2016567745A JP6521534B2 JP 6521534 B2 JP6521534 B2 JP 6521534B2 JP 2016567745 A JP2016567745 A JP 2016567745A JP 2016567745 A JP2016567745 A JP 2016567745A JP 6521534 B2 JP6521534 B2 JP 6521534B2
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
layer
thin film
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016567745A
Other languages
English (en)
Other versions
JP2018510490A (ja
Inventor
立 張
立 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2018510490A publication Critical patent/JP2018510490A/ja
Application granted granted Critical
Publication of JP6521534B2 publication Critical patent/JP6521534B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

本願は、２０１５年３月１８日に中国特許庁に提出された中国特許出願第２０１５１０１２１０６８．Ｘ号明細書の優先権を主張し、その全ての内容が援用により本願に取り込まれる。
本発明は、半導体デバイス製造の技術分野に関し、特に薄膜トランジスタとその作製方法、アレイ基板及び表示装置に関する。
薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；以下、ＴＦＴ-ＬＣＤと略称する）は、小体積、低消費電力、無放射、低製造コストといった特長を持ち、現在のフラットパネルディスプレイ市場において主導的なものである。
図１と図２に示すように、コープレーナー構造薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴと略称する）において、ソース電極３、ドレイン電極４及びゲート電極１が、共に活性層２の同一側に設置されている。活性層２に対するゲート電極１の位置によって、コープレーナー構造ＴＦＴは、トップゲート型のコープレーナー構造ＴＦＴ（図１）とボトムゲート型のコープレーナー構造ＴＦＴ（図２）に分けられる。
コープレーナー構造ＴＦＴをＴＦＴ-ＬＣＤに用いる場合、トップゲート型のコープレーナー構造ＴＦＴについて、図１に示すように、画素電極５は、パッシべーション層１０２とゲート絶縁層１０１のホールを貫通することによりドレイン電極４と電気的に接触する。ホールの深さが深すぎるため、登り難く、画素電極５の断線が生じやすく、電気的接触不良が生じる。ジャンパー接続の形態で画素電極５とドレイン電極４を電気的に接続すると、マスク数が増加し、生産コストが向上する。一方、ボトムゲート型のコープレーナー構造ＴＦＴについて、図２に示すように、活性層２がソース電極３とドレイン電極４にオーバーラップして接続され、ソース電極３とドレイン電極４を形成するエッチング工程により、ソース・ドレイン金属の側面が粗い。活性層２が薄肉であり、ソース電極３とドレイン電極４の側面が粗いため、活性層２がソース電極３とドレイン電極４にオーバーラップして接続すると、登り難い問題が生じてしまい、活性層２の断線が生じやすい。上述の場合に、活性層２の厚さが均一ではないため、電圧印加時に絶縁破壊や短絡が生じやすい。
本発明は、コープレーナー構造薄膜トランジスタ及びその応用に存在する上述した技術問題を解決する薄膜トランジスタ及びその作製方法提供する。
本発明は、上述の薄膜トランジスタを用いることにより、デバイスの歩留まりを高めるアレイ基板及び表示装置を更に提供する。
上述技術問題を解決するために、本発明の実施例における薄膜トランジスタは、全体が同一平面に位置する活性層と、活性層に位置し、上記活性層に接触するように設置されたソース電極と、ソース電極に位置し、第１ホールを含む第１絶縁層と、上記第１絶縁層に位置し、第１ホールを介して活性層に接触するドレイン電極とを含む。
本発明の実施例における薄膜トランジスタの作製方法において、全体が同一平面に位置する活性層を形成することと、上記活性層と接触するように設置されたソース電極を上記活性層に形成することと、上記ソース電極に第１絶縁層を形成し、上記第１絶縁層に第１ホールを形成することと、第１ホールを介して活性層に接触するドレイン電極を上記第１絶縁層に形成することを含む。
また、本発明の実施例におけるアレイ基板は、上述の薄膜トランジスタと、薄膜トランジスタのドレイン電極を被覆する第２絶縁層と、上記第２絶縁層に位置し、上記第２絶縁層の第３ホールを介して薄膜トランジスタのドレイン電極と電気接触する画素電極とを含む。
本発明の実施例における表示装置は、上述のアレイ基板を含む。
本発明の実施例におけるアレイ基板の作製方法において、全体が同一平面に位置する活性層を形成することと、上記活性層と接触するように設置されたソース電極を上記活性層に形成することと、上記ソース電極に第１絶縁層を形成し、上記第１絶縁層に第１ホールを形成することと、上記第１絶縁層にゲート金属層を形成し、上記ゲート金属層に対しパターニング工程を行うことにより、ゲート電極の第２部分と、第１絶縁層の第１ホールを介して活性層と接触するドレイン電極を形成することと、ドレイン電極を被覆する第２絶縁層を形成し、上記第２絶縁層に第２ホールと第３ホールを形成することと、ソース電極とドレイン電極の間の領域に対応する部分を有し、第２絶縁層の第２ホールを介してゲート電極の第２部分と電気接触するゲート電極の第１部分を上記第２絶縁層に形成することと、ゲート電極の第１部分の形成と同時に、第３ホールを介してドレイン電極と電気接触するアレイ基板の画素電極を形成することを含む。
本発明は、以下の利点を有する。薄膜トランジスタのソース電極とドレイン電極を活性層に位置するように設置することにより、活性層が同一平面に位置することを保証し、従来技術において登り難いことによる活性層の断線がしやすい問題を克服する。また、活性層の厚さが均一であるため、絶縁破壊や短絡現象が生じず、薄膜トランジスタの歩留まりが向上する。また、ソース電極とドレイン電極が異なる層に位置するように設置することにより、ソース電極とドレイン電極の距離を自由に調節することができ、狭いチャネルが実現されやすく、薄膜トランジスタの性能が向上する。
本発明の実施例や従来技術における技術案をより明確に説明するために、以下、実施例や従来技術の記載に必要とされる図面を簡単に説明する。明らかに、以下の記載に関する図面は、単に本発明の一部の実施例である。当業者にとって、創造性のある作業をしない前提で、これらの図面から他の図面を得ることもできる。
従来技術のトップゲート型のコープレーナー構造ＴＦＴアレイ基板の構造図である。 従来技術のボトムゲート型のコープレーナー構造ＴＦＴアレイ基板の構造図である。 本発明の実施例におけるコープレーナー構造ＴＦＴアレイ基板の構造図である。 本発明の実施例におけるコープレーナー構造ＴＦＴアレイ基板製作のフローチャートである。 本発明の実施例におけるコープレーナー構造ＴＦＴアレイ基板製作のフローチャートである。 本発明の実施例におけるコープレーナー構造ＴＦＴアレイ基板製作のフローチャートである。 本発明の実施例におけるコープレーナー構造ＴＦＴアレイ基板製作のフローチャートである。 本発明の実施例におけるコープレーナー構造ＴＦＴアレイ基板製作のフローチャートである。 本発明の実施例におけるコープレーナー構造ＴＦＴアレイ基板製作のフローチャートである。
別途に定義することを除き、ここで使用される技術用語や科学用語は、本発明の所属する分野の当業者が理解する通常の意味である。本発明の明細書及び特許請求の範囲に使用される「第１」、「第２」及び類似用語は、単に異なる構成部分を区別するためのものであり、順番、数量又は重要度をいっさい表さない。同様に、「１つ」又は「一」などその他の類似用語は、少なくとも１つ存在することを表し、数の限定ではない。「接続」などその他の類似用語は、物理や機械的接続に限定するのではなく、直接か間接かに関わらず、電気的接続も含む。「上」、「下」、「左」、「右」などは、相対的位置関係を表すものであり、記載対象の絶対位置が変わると、当該相対的位置関係も対応的に変わる。
本発明は、薄膜トランジスタを提供し、そのソース電極とドレイン電極が活性層に位置し、活性層全体が同一平面に位置することにより、登り難いことによる活性層の断線しやすい問題が存在しない。また、活性層の厚さが均一であるため、作動中に絶縁破壊や短絡現象が生じにくく、薄膜トランジスタの歩留まりが向上する。また、ソース電極とドレイン電極が異なる層に位置するように設置することにより、ソース電極とドレイン電極の距離を自由に調節することができ、狭いチャネルが実現されやすく、薄膜トランジスタの性能が向上する。
液晶表示デバイスについて、薄膜トランジスタのドレイン電極と電気的に接触するアレイ基板上の電極は、透明の画素電極であり、その材料が酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）であってもよい。有機発光ダイオード（ＯＬＥＤ）表示デバイスの場合、薄膜トランジスタを駆動するドレイン電極と電気的に接触するアレイ基板上のボトム電極は、ＯＬＥＤの陰極又は陽極であり、透明導電材料であってもよく、非透明導電材料（例えばＣｕ、Ａｌ）であってもよい。しかも、通常、ボトム電極は、画素電極とも呼ばれる（本発明では画素電極と呼ぶ）。
以下、図面と実施例とともに、本発明の具体的な実施形態を詳細に記載する。以下の実施例は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
図３と図８に示すように、本発明の実施例は、薄膜トランジスタを提供し、その活性層２の全体が同一平面に位置する。上記薄膜トランジスタのソース電極３とドレイン電極４は、活性層２に位置し、活性層２と接触するように設置されている。ソース電極３とドレイン電極４の間に第１絶縁層１３０が設置されている。ドレイン電極４は、第１絶縁層１３０に設置され、第１絶縁層１３０の第１ホール６を介して活性層２と接触する。
上記の技術案において、活性層２が同一平面に位置するため、登り難いことによる断線しやすい問題が存在せず、その厚さが均一であるため、作動中に絶縁破壊や短絡現象が生じにくく、従来技術におけるボトムゲート型のコープレーナー構造薄膜トランジスタに存在する技術問題を克服する。また、ソース電極３とドレイン電極４が異なる層に位置するため、狭いチャネルが実現されやすく、薄膜トランジスタの性能が向上する。
図３に示すように、本発明の実施例における薄膜トランジスタの作製方法は、全体が同一平面に位置する活性層２を形成することと、活性層２と接触するように設置されたソース電極３を活性層２に形成することと、ソース電極３に第１絶縁層１３０を形成し、第１絶縁層１３０に第１ホール６を形成することと、第１ホール６を介して活性層２に接触するドレイン電極４を第１絶縁層１３０に形成することを含む。
ここで、ソース電極３とドレイン電極４は、異なる層に位置し、それぞれ異なるフィルム層により形成される。
図３に示すように、ソース電極３は、薄膜トランジスタの活性層２が存在する領域に位置し、且つソース電極３全体が活性層２と接触するように設置されている。実際の作製工程において、一回のパターニング工程でソース電極３と活性層２を同時に形成することにより、作製工程を簡単化することができる。図４〜図７に示すように、ソース電極３と活性層２を形成するパターニング工程は、具体的に、活性層薄膜１１０を形成することと、図４に示すように、活性層薄膜１１０にソース金属層１２０を形成することと、図５に示すように、ソース金属層１２０にフォトレジストを塗布し、フォトレジストに対し露光、現像を行うことにより、薄膜トランジスタのソース電極が存在する領域に対応するフォトレジスト完全保留領域２００、薄膜トランジスタの活性層がソース電極の位置に対応しない領域に対応するフォトレジスト半分保留領域２０１、及び、他の領域に対応するフォトレジスト未保留領域２０２を形成することと、図６に示すように、フォトレジスト未保留領域２０２のソース金属層と活性層薄膜をエッチングして除去し、活性層２のパターンを形成することと、フォトレジスト半分保留領域２０１のフォトレジストを除去することと、フォトレジスト半分保留領域２０１のソース金属層をエッチングして除去することと、図７に示すように、残りのフォトレジストを剥離し、薄膜トランジスタの活性層２とソース電極３を形成することを含む。
上述のプロセスは、一回のパターニング工程により薄膜トランジスタの活性層２とソース電極３を同時に形成する。
従来技術のトップゲート型コープレーナー構造に比べ、一回のパターニング工程により薄膜トランジスタの活性層２とソース電極３を同時に形成することにより、ソース電極３の幅を効果的に小さくすることができる。また、ソース電極３とドレイン電極４が異なる層に位置し、それぞれ異なるフィルム層により形成されるため、薄膜トランジスタの投影幅が一定である場合に、ドレイン電極４の幅を適切に大きくすることができる（図１と図３の比較から分かる）。しかも、ドレイン電極４と画素電極５の間に第２絶縁層１４０を単一層のみを設置してもよい。すると、画素電極５が第２絶縁層１４０のホールを介してドレイン電極４と電気的に接触すると、ホールの深さが比較的小さく、断線が生じ難く、デバイスの歩留まりが向上する。
また、ゲート電極の一部とアレイ基板の画素電極５が同一層に位置するように設計し、ゲート電極と画素電極５との間の距離を十分に遠くすることにより、両者の間に形成される結合容量を十分に小さくすることができ、デバイスの性能に影響を与えない。
具体的に、本発明の１つの実施例において、トップゲート型のコープレーナー構造薄膜トランジスタのゲート電極は、第２絶縁層１４０に位置する第１部分１０を含み、該第１部分１０がソース電極３とドレイン電極４の間の領域に対応する部分を有する。また、好ましいのは、ゲート電極の第１部分１０とアレイ基板の画素電極５とが同一層に位置し、同一フィルム層により形成されるものである。具体的に、第２絶縁層１４０に導電層を形成し、上記導電層にパターニング工程を行うことにより、ソース電極３とドレイン電極４の間の領域に対応する部分を有するゲート電極の第１部分１０と画素電極５を形成する。
すると、薄膜トランジスタの作製方法は、ドレイン電極４を被覆する第２絶縁層１４０を形成することと、図３に示すように、ソース電極３とドレイン電極４の間の領域に対応する部分を有し第２絶縁層１４０に位置する第１部分１０を含むゲート電極を形成することを更に含む。
ここで、ゲート電極の第１部分１０とアレイ基板の画素電極５とが、同一層に位置し、同一の導電層により形成される。図３と図９に示すように、画素電極５は、第２絶縁層１４０の第３ホール８を介してドレイン電極４と電気的に接触する。画素電極５とドレイン電極４の間には単一層の第２絶縁層１４０のみを有するため、第３ホール８の深さが比較的浅く、登り難いことによる画素電極５の断線しやすい問題が存在せず、デバイスの歩留まりが向上する。
更に、上記ゲート電極は、ゲート電極の第１部分１０と電気的に接続する第２部分１１を更に含み、その材料がゲート金属である。しかも、信号を伝送する配線構造を変更しない前提では、相変わらずゲート線（ゲート金属により形成され、ゲート電極の第２部分１１と同一層に位置する）によって薄膜トランジスタのオン／オフ信号をゲート電極に伝送するので、作製工程は増えず、実現されやすい。ここで、ゲート電極の第２部分１１は、ドレイン電極４と同一層に位置し、同一のゲート金属層により形成されてもよい。しかも、第２絶縁層１４０は、ゲート電極の第２部分１１とドレイン電極４を被覆する。
１つの実施形態として、好ましいのは、アレイ基板がトップゲート型のコープレーナー構造薄膜トランジスタアレイ基板であり、薄膜トランジスタのゲート電極が第１部分１０と第２部分１１を含むものである。第１部分１０は、ソース電極３とドレイン電極４の間の領域に対応する部分を有し、アレイ基板の画素電極５と同一層に位置する。第２部分１１は、材料がゲート金属であり、ドレイン電極４と同一層に位置する。ソース電極３は、ソース金属層により形成される。ゲート電極の第１部分１０と第２部分１１との間に、第２絶縁層１４０を設置する。ゲート電極の第１部分１０と第２部分１１とが、第２絶縁層１４０の第２ホール７を介して電気的に接触する。対応して、アレイ基板の作製方法は、電気的に接触する薄膜トランジスタの活性層２とソース電極３を形成することと、ソース電極３に第１絶縁層１３０を形成し、第１絶縁層１３０に第１ホール６を形成することと、ゲート金属層を形成し、上記ゲート金属層にパターニング工程を行うことにより、ゲート電極の第２部分と、第１絶縁層１３０の第１ホール６を介して活性層２と接触するドレイン電極４を形成することと、ドレイン電極４を被覆する第２絶縁層１４０を形成することと、第２絶縁層１４０に導電層を形成し、上記導電層にパターニング工程を行うことにより、ソース電極３とドレイン電極４の間の領域に対応する部分を有し第２絶縁層１４０の第２ホール７を介して第２部分１１と電気接触するゲート電極の第１部分１０と、第２絶縁層１４０の第３ホール８を介してドレイン電極４と電気接触するアレイ基板の画素電極５を形成することを含む。
上記プロセスにおいて、好ましいのは、薄膜トランジスタの活性層２とソース電極３を一回のパターニング工程により形成し、作製工程を簡単化するものである。もちろん、二回のパターニング工程により活性層２とソース電極３をそれぞれ形成してもよい。
好ましいのは、トップゲート型のコープレーナー構造薄膜トランジスタの場合、材料がゲート金属でありドレイン電極４と同一層に位置する第２部分１１がゲート電極に含まれると、図３に示すように、第２部分１１とソース電極３、ドレイン電極４の間に形成される結合容量を小さくするように、ソース電極３のドレイン電極４から離れた側に第２部分１１を設置し、デバイスの表示品質を向上させるものである。
図３に示すように、本発明の実施例における薄膜トランジスタは、活性層２、活性層２に設置されたソース電極３、ソース電極３に設置された第１絶縁層１３０、第１絶縁層１３０に設置されたゲート電極の第２部分１１とドレイン電極４、ドレイン電極４に設置された第２絶縁層１４０、及び第２絶縁層１４０に設置されたゲート電極の第１部分１０を含む。活性層２全体が同一平面に位置する。ソース電極３は、活性層２が存在する領域に位置し、全体が活性層２に接触するように設置される。第１絶縁層１３０には第１ホールを含む。ドレイン電極４は、上記第１ホールを介して活性層２に接触するように設置される。ゲート電極の第２部分１１は、ドレイン電極４と同一層に位置し、材料がゲート金属である。該第２部分１１がソース電極３のドレイン電極４から離れた側に位置する。第２絶縁層１４０には第２ホール７と第３ホール８を有する。ゲート電極の第１部分１０は、上記第２ホール７を介して第２部分１１と電気接続する。
本発明の実施例におけるアレイ基板は、具体的に、上述の薄膜トランジスタと、薄膜トランジスタのドレイン電極４を被覆する第２絶縁層１４０と、画素電極５とを含む。該画素電極５が、第２絶縁層１４０に設置され、ゲート電極の第１部分１０と同一層に位置し、第２絶縁層１４０の第３ホールを介してドレイン電極４と電気接続する。
図３〜図９に示すように、本発明の実施例における薄膜トランジスタの作製方法は、具体的に以下のステップを含む。
ステップＳ１において、ガラス基板、石英基板、有機樹脂基板などの透明基板を底部基板１００として用意し、底部基板１００に活性層２とソース電極３を形成する。
ここで、活性層２の材料は、シリコン半導体であってもよく、金属酸化物半導体であってもよい。ソース電極３は、材料がＣｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗなどの金属及びこれらの金属の合金である。ソース電極３は、単一層構造或いは多層構造であってもよい。多層構造の場合例えばＣｕ／Ｍｏ、Ｔｉ／Ｃｕ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏなどである。
具体的に、底部基板１００に活性層２とソース電極３を形成することは、底部基板１００に活性層薄膜１１０とソース金属層１２０を順に形成することと、図５に示すように、ソース金属層１２０にフォトレジストを塗布し、フォトレジストに対し露光、現像を行うことにより、薄膜トランジスタのソース電極が存在する領域に対応するフォトレジスト完全保留領域２００、薄膜トランジスタの活性層がソース電極の位置に対応しない領域に対応するフォトレジスト半分保留領域２０１、及び、他の領域に対応するフォトレジスト未保留領域２０２を形成することと、図６に示すように、フォトレジスト未保留領域２０２のソース金属層と活性層薄膜をエッチングして除去し、活性層２のパターンを形成することと、フォトレジスト半分保留領域２０１のフォトレジストを除去することと、フォトレジスト半分保留領域２０１のソース金属層をエッチングして除去することと、図７に示すように、残りのフォトレジストを剥離し、薄膜トランジスタの活性層２とソース電極３を形成することを含む。
ステップＳ２において、図８に示すように、ステップＳ１を経た底部基板１００に第１絶縁層１３０を形成し、第１絶縁層１３０にパターニング工程を行うことにより第１ホール６を形成し、活性層２を露出させる。
第１絶縁層１３０は、ＳｉＮｘ、ＳｉＯｘ又はＳｉ（ＯＮ）ｘであってもよい。
ステップＳ３において、図８と図９に示すように、ステップＳ２を経た底部基板１００にゲート金属層（図示せず）を形成し、上記ゲート金属層にパターニング工程を行うことにより、ゲート線、ゲート線と電気的に接続するゲート電極の第２部分１１、第１ホール６を介して活性層２と電気的に接触するドレイン電極４を形成する。
ここで、ゲート金属層は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗなどの金属及びこれらの金属の合金であってもよい。また、ゲート金属層は、単一層構造であるか多層構造であってもよい。多層構造の場合例えばＣｕ／Ｍｏ、Ｔｉ／Ｃｕ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏなどである。
ステップＳ４において、図９に示すように、ステップＳ３を経た底部基板１００に第２絶縁層１４０を形成し、第２絶縁層１４０にパターニング工程を行うことにより第２ホール７と第３ホール８を形成する。
第２絶縁層１４０は、ＳｉＮｘ、ＳｉＯｘ又はＳｉ（ＯＮ）ｘであってもよい。
ステップＳ５において、図３と図９に示すように、ステップＳ４を経た底部基板１００に導電層を形成し、上記導電層にパターニング工程を行うことにより、ソース電極３とドレイン電極４の間の領域に対応する部分を有し第２ホール７を介して第２部分１１と電気接続するゲート電極の第１部分１０を形成する。
これをもって薄膜トランジスタの作製が完成する。
本発明の実施例におけるアレイ基板の作製方法は、具体的に、上述のステップＳ１〜Ｓ５により薄膜トランジスタを作製し、ステップＳ５におけるゲート電極の第１部分１０の形成と同時に、図３と図９に示すように、第３ホール８を介してドレイン電極４と電気接続するアレイ基板の画素電極５を形成する。
ここで、ゲート電極の第１部分１０と画素電極５の形成は、具体的に、ステップＳ４を経た底部基板１００に導電層を形成し、上記導電層パターニング工程を行うことにより、ゲート電極の第１部分１０と画素電極５を形成する。
本発明の実施例における表示装置は、上述のアレイ基板を含み、表示デバイスの歩留まりと表示品質を向上させる。
上記表示装置は、液晶表示装置であってもよく、有機発光ダイオード表示装置であってもよい。具体的に、上記表示装置は、液晶パネル、電子ペーパー、ＯＬＥＤパネル、携帯電話、タブレットパソコン、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータなど、表示機能を有する製品や部品である。
本発明は、薄膜トランジスタのソース電極とドレイン電極を活性層に位置するように設置することにより、活性層が同一平面に位置することを保証し、従来技術における登り難いことによる活性層の断線しやすい問題を克服することができる。また、活性層の厚さが均一であるため、絶縁破壊や短絡現象が生じず、薄膜トランジスタの歩留まりが向上する。ソース電極とドレイン電極とが異なる層に位置するように設置することにより、ソース電極とドレイン電極の距離を自由に調節することができ、狭いチャネルが実現されやすく、薄膜トランジスタの性能が向上する。
以上の記載は、本発明の好適な実施形態に過ぎない。なお、当業者にとって、本発明の技術原理を逸脱することなく、各種の改良や置換を行うことができ、これらの改良や置換も本発明の保護範囲として見なされるべきである。

Claims (13)

  1. 全体が同一平面に位置する活性層と、
    活性層上に位置し、上記活性層に接触するように設置されたソース電極と、
    ソース電極上に位置し、第１ホールを含む第１絶縁層と、
    上記第１絶縁層上に位置し、第１ホールを介して活性層に接触するドレイン電極と、
    ドレイン電極を被覆する第２絶縁層と、
    ソース電極とドレイン電極の間の領域に対応する部分を有し上記第２絶縁層上に位置する第１部分を含むゲート電極と
    を含み、
    上記ゲート電極は、ゲート電極の第１部分と電気接続する第２部分を更に含み、
    上記ドレイン電極と上記ゲート電極の第２部分とは同一層に位置し、
    上記第２絶縁層は、上記ゲート電極の第２部分とドレイン電極を被覆することを特徴とする薄膜トランジスタ。
  2. 上記ゲート電極の第２部分は、ソース電極のドレイン電極から離れた側に位置することを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 上記第２絶縁層は、第２ホールを含み、
    上記ゲート電極の第１部分は、上記第２ホールを介してゲート電極の第２部分と電気接触することを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 上記ゲート電極の第２部分とドレイン電極の材料は、ゲート金属であることを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 上記ゲート電極の第１部分は、透明導電材料であることを特徴とする請求項１に記載の薄膜トランジスタ。
  6. 上記ソース電極は、薄膜トランジスタの活性層が存在する領域上に位置し、且つ全体が上記活性層と接触するように設置されることを特徴とする請求項１〜５のいずれか一項に記載の薄膜トランジスタ。
  7. 全体が同一平面に位置する活性層を形成し、
    上記活性層と接触するように設置されたソース電極を上記活性層上に形成し、
    上記ソース電極上に第１絶縁層を形成し、上記第１絶縁層に第１ホールを形成し、
    第１ホールを介して活性層に接触するドレイン電極を上記第１絶縁層上に形成し、
    ドレイン電極を被覆する第２絶縁層を形成し、
    ソース電極とドレイン電極の間の領域に対応する部分を有し上記第２絶縁層上に位置する第１部分を含むゲート電極を形成し、
    上記第２絶縁層に第２ホールを形成することを含み、
    ゲート電極とドレイン電極の形成において、
    上記第１絶縁層上にゲート金属層を形成し、上記ゲート金属層にパターニング工程を行うことにより、ゲート電極の第２部分と、第１絶縁層の第１ホールを介して活性層に接触するドレイン電極とを形成し、
    上記第２絶縁層上に導電層を形成し、上記導電層にパターニング工程を行うことにより、ソース電極とドレイン電極の間の領域に対応する部分を有し第２絶縁層の第２ホールを介してゲート電極の第２部分と電気接触するゲート電極の第１部分を形成することを含むことを特徴とする薄膜トランジスタの作製方法。
  8. 活性層とソース電極の形成において、
    活性層薄膜を形成し、
    上記活性層薄膜上にソース金属層を形成し、
    上記ソース金属層上にフォトレジストを塗布し、フォトレジストに対して露光、現像を行うことにより、薄膜トランジスタのソース電極が存在する領域に対応するフォトレジスト完全保留領域と、薄膜トランジスタの活性層がソース電極の位置に対応しない領域に対応するフォトレジスト半分保留領域と、及び、他の領域に対応するフォトレジスト未保留領域とを形成し、
    フォトレジスト未保留領域のソース金属層と活性層薄膜をエッチングして除去し、活性層のパターンを形成し、
    フォトレジスト半分保留領域のフォトレジストを除去し、
    フォトレジスト半分保留領域のソース金属層をエッチングして除去し、
    残りのフォトレジストを剥離し、薄膜トランジスタの活性層とソース電極を形成することを含むことを特徴とする請求項７に記載の作製方法。
  9. 請求項１〜６のいずれか一項に記載の薄膜トランジスタと、
    薄膜トランジスタのドレイン電極を被覆し、第３ホールを有する第２絶縁層と、
    上記第２絶縁層上に位置し、上記第３ホールを介して薄膜トランジスタのドレイン電極と電気接触する画素電極と
    を含むことを特徴とするアレイ基板。
  10. 上記第２絶縁層上に位置する第１部分を含むゲート電極を更に含み、
    上記第１部分は、ソース電極とドレイン電極の間の領域に対応する部分を有し、画素電極と同一層に位置することを特徴とする請求項９に記載のアレイ基板。
  11. 請求項９又は１０に記載のアレイ基板を含む表示装置。
  12. 全体が同一平面に位置する活性層を形成し、
    上記活性層と接触するように設置されたソース電極を上記活性層上に形成し、
    上記ソース電極上に第１絶縁層を形成し、上記第１絶縁層に第１ホールを形成し、
    上記第１絶縁層上にゲート金属層を形成し、上記ゲート金属層にパターニング工程を行うことにより、ゲート電極の第２部分と、第１絶縁層の第１ホールを介して活性層と接触するドレイン電極とを形成し、
    ドレイン電極を被覆する第２絶縁層を形成し、上記第２絶縁層に第２ホールと第３ホールを形成し、
    ソース電極とドレイン電極の間の領域に対応する部分を有し、第２絶縁層の第２ホールを介してゲート電極の第２部分と電気接触するゲート電極の第１部分を上記第２絶縁層上に形成し、
    ゲート電極の第１部分の形成と同時に、第３ホールを介してドレイン電極と電気接触するアレイ基板の画素電極を形成することを含むことを特徴とするアレイ基板の作製方法。
  13. ゲート電極の第１部分と画素電極の形成において、
    上記第２絶縁層上に導電層を形成し、上記導電層にパターニング工程を行うことにより、ゲート電極の第１部分と画素電極を形成することを特徴とする請求項１２に記載の作製方法。
JP2016567745A 2015-03-18 2015-08-10 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 Active JP6521534B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510121068.XA CN104716196B (zh) 2015-03-18 2015-03-18 薄膜晶体管及其制作方法、阵列基板及显示装置
CN201510121068.X 2015-03-18
PCT/CN2015/086443 WO2016145769A1 (zh) 2015-03-18 2015-08-10 薄膜晶体管及其制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
JP2018510490A JP2018510490A (ja) 2018-04-12
JP6521534B2 true JP6521534B2 (ja) 2019-05-29

Family

ID=53415340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016567745A Active JP6521534B2 (ja) 2015-03-18 2015-08-10 薄膜トランジスタとその作製方法、アレイ基板及び表示装置

Country Status (6)

Country Link
US (1) US9882063B2 (ja)
EP (1) EP3273485B1 (ja)
JP (1) JP6521534B2 (ja)
KR (1) KR101863217B1 (ja)
CN (1) CN104716196B (ja)
WO (1) WO2016145769A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716196B (zh) 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105607366B (zh) * 2016-01-05 2019-03-05 京东方科技集团股份有限公司 防静电器件及其制造方法、基板
CN105826397B (zh) * 2016-05-31 2019-08-13 厦门天马微电子有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN107611181A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN109411545A (zh) * 2018-09-30 2019-03-01 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN109659238B (zh) * 2019-03-12 2019-05-31 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN111430380A (zh) * 2020-04-14 2020-07-17 Tcl华星光电技术有限公司 显示面板及其制作方法
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN115295609A (zh) * 2022-08-24 2022-11-04 惠科股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100816A (en) * 1990-07-20 1992-03-31 Texas Instruments Incorporated Method of forming a field effect transistor on the surface of a substrate
JP3615556B2 (ja) * 1992-11-04 2005-02-02 セイコーエプソン株式会社 アクティブマトリックス基板とその製造方法
WO2002095834A1 (en) * 2001-05-18 2002-11-28 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
KR100760939B1 (ko) * 2003-05-23 2007-09-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
KR100611147B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 유기전계발광표시장치
KR100966453B1 (ko) * 2005-12-30 2010-06-28 엘지디스플레이 주식회사 액정표시소자 제조방법
TWI267213B (en) * 2006-01-27 2006-11-21 Ind Tech Res Inst Organic light emitting device with integrated color filter and method of manufacturing the same
CN101154677A (zh) * 2006-09-27 2008-04-02 群康科技(深圳)有限公司 主动矩阵式有机电激发光显示器及其制造方法
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5567770B2 (ja) * 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR101406889B1 (ko) * 2007-12-24 2014-06-13 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조 방법
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
CN102576507B (zh) 2009-09-28 2015-08-05 凸版印刷株式会社 有源矩阵基板及其制造方法和图像显示装置
CN102054833B (zh) 2009-11-09 2013-03-06 京东方科技集团股份有限公司 薄膜晶体管基板及其制造方法
KR101600879B1 (ko) * 2010-03-16 2016-03-09 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
US9178165B2 (en) * 2010-07-13 2015-11-03 Sumitomo Chemical Company, Limited Organic semiconductor composition, organic thin film, and organic thin film transistor having same
CN102082179A (zh) * 2010-11-04 2011-06-01 友达光电股份有限公司 薄膜晶体管与具有此薄膜晶体管的像素结构
JP2013050509A (ja) * 2011-08-30 2013-03-14 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
CN102543886B (zh) * 2012-01-05 2014-09-03 复旦大学 一种栅控二极管半导体存储器器件的制造方法
CN102543723A (zh) * 2012-01-05 2012-07-04 复旦大学 一种栅控二极管半导体器件的制造方法
KR101884891B1 (ko) * 2012-02-08 2018-08-31 삼성디스플레이 주식회사 표시 장치
KR20130110490A (ko) * 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101924078B1 (ko) * 2012-03-30 2018-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR101980842B1 (ko) * 2012-09-06 2019-05-22 삼성디스플레이 주식회사 센싱 유닛, 플렉서블 장치 및 표시 장치
KR102046996B1 (ko) * 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
CN103117285B (zh) * 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103219392B (zh) * 2013-04-10 2017-04-12 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板、制备方法以及显示装置
TWI520347B (zh) * 2013-06-19 2016-02-01 中華映管股份有限公司 氧化物半導體薄膜電晶體及其製造方法
TWI520221B (zh) * 2013-07-25 2016-02-01 中華映管股份有限公司 薄膜電晶體及其製造方法
CN104347641B (zh) * 2013-08-05 2018-02-06 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
TWM491180U (zh) * 2014-05-08 2014-12-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及畫素結構
CN104022126B (zh) * 2014-05-28 2017-04-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104269379B (zh) 2014-10-17 2017-10-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Also Published As

Publication number Publication date
EP3273485A4 (en) 2019-04-03
CN104716196B (zh) 2017-08-08
KR101863217B1 (ko) 2018-05-31
JP2018510490A (ja) 2018-04-12
KR20160143833A (ko) 2016-12-14
WO2016145769A1 (zh) 2016-09-22
CN104716196A (zh) 2015-06-17
US20170040466A1 (en) 2017-02-09
EP3273485A1 (en) 2018-01-24
US9882063B2 (en) 2018-01-30
EP3273485B1 (en) 2022-04-13

Similar Documents

Publication Publication Date Title
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
US9711542B2 (en) Method for fabricating display panel
US20170045984A1 (en) Array substrate, fabricating method thereof and display device
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
US10964790B1 (en) TFT substrate and manufacturing method thereof
US20160233247A1 (en) Array Substrate and Manufacturing Method Thereof, and Display Device
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US20170153511A1 (en) Array substrate, manufacturing method thereof and display device
US10290822B2 (en) Thin film transistor including recessed gate insulation layer and its manufacturing method, array substrate, and display device
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
EP3236499B1 (en) Array substrate and manufacturing method therefor, and display device
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
US20160027797A1 (en) Array substrate, manufacturing method thereof, and display device
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2016169355A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
KR20160053262A (ko) 표시 기판 및 이의 제조 방법
TW200525649A (en) Method of fabricating display panel
WO2017049824A1 (zh) Tft阵列基板的制造方法、tft阵列基板及显示装置
US11094789B2 (en) Thin film transistor and method for manufacturing the same, array substrate, and display device
US9741861B2 (en) Display device and method for manufacturing the same
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN106449654B (zh) 一种基板及其制备方法、显示装置
US10585318B2 (en) Display device and manufacturing method thereof
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
WO2016192447A1 (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6521534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250