JP5567770B2 - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP5567770B2
JP5567770B2 JP2008216975A JP2008216975A JP5567770B2 JP 5567770 B2 JP5567770 B2 JP 5567770B2 JP 2008216975 A JP2008216975 A JP 2008216975A JP 2008216975 A JP2008216975 A JP 2008216975A JP 5567770 B2 JP5567770 B2 JP 5567770B2
Authority
JP
Japan
Prior art keywords
layer
gate electrode
film
light
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008216975A
Other languages
English (en)
Other versions
JP2009093154A5 (ja
JP2009093154A (ja
Inventor
ダラム パル ゴサイン
田中　　勉
真人 高徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008216975A priority Critical patent/JP5567770B2/ja
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to CN200880009062.1A priority patent/CN101636691B/zh
Priority to PCT/JP2008/066815 priority patent/WO2009038111A1/ja
Priority to KR1020097019412A priority patent/KR101471221B1/ko
Priority to US12/530,801 priority patent/US8619208B2/en
Priority to TW097136227A priority patent/TWI482134B/zh
Publication of JP2009093154A publication Critical patent/JP2009093154A/ja
Publication of JP2009093154A5 publication Critical patent/JP2009093154A5/ja
Application granted granted Critical
Publication of JP5567770B2 publication Critical patent/JP5567770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Description

本発明は、光センサを一体に有する表示装置とその製造方法に関する。
最近、a-Si:H（水素化アモルファスシリコン）ＴＦＴやPoly−Si（多結晶シリコン）ＴＦＴを用いた液晶表示装置には、光センサを利用した自動バックライト調整機能やタッチスクリーン機能が設けられている。この種の液晶表示装置においては、画素のスイッチング素子となる薄膜トランジスタ（ＴＦＴ）と同様の構造で光センサ素子を構成している（例えば、特許文献１を参照）。このため、小型化や薄型化などの特長を損なうことなく、光センサ付きの表示装置を安価に提供することが可能となっている。
特開２００７−０１８４５８号公報
従来においては、光センサ素子で光を感知して光電変換に寄与する層（以下、「光電変換層」と記す）が、画素のスイッチング素子となる薄膜トランジスタのチャネル層と同じ工程で形成されている。このため、光センサ素子の光電変換層と薄膜トランジスタのチャネル層とが、基板上に同じ厚みで形成されている。
しかしながら、一般にa-Si:HＴＦＴやPoly−SiＴＦＴを用いた液晶表示装置では、トランジスタの特性を良好に維持するために、チャネル層が非常に薄い膜で形成される。そうした場合、光電変換層はチャネル層と同様に非常に薄い膜で形成されることになる。そのため、従来の光センサ付きの表示装置では、外部から光センサ素子に入射した光の多くが光電変換層を透過してしまい、十分なセンサ感度が得られないという問題があった。
また、Poly−SiＴＦＴのチャネル層は、一般に５０ｎｍ〜１００ｎｍの厚さで形成されるが、仮に光電変換層をチャネル層と同等の５０ｎｍ前後の膜厚で形成したとすると、膜の部分がPoly−Si及びa-Siのいずれであっても、その部分を殆どの可視光が透過してしまう。こうして透過した光は、電子−正孔対の生成に貢献しないため、光センサ素子としての感度は低くなる。
図３５は、チャネル層及び光電変換層としてPoly−Siを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。また、図３６は、チャネル層及び光電変換層としてa-Si:Hを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。
図３５及び図３６から分かるように、光を効率よく吸収するためには、少なくとも１００ｎｍ以上の膜厚が必要となる。そこで、光センサの感度を上げるために、チャネル層及び光電変換層に相当する部分の膜厚を厚くすると、Poly−SiＴＦＴの場合は、例えばトランジスタのオフ電流が高くなる、光リークが増加する、エキシマレーザ等を用いたレーザーアニール処理による結晶化が困難になる、などの不具合を招く。また、a-Si:HＴＦＴの場合にも、例えばオフ電流が高くなる、Ｓ−Ｄ抵抗が増える、光リークが増加する、などの不具合を招く。
本発明は、上記課題を解決するためになされたもので、その目的とするところは、基板の下地層の上にスイッチング素子と光センサ素子を形成する場合に、スイッチング素子とは別個に光センサ素子の感度特性を制御することにより、スイッチング素子の特性に影響を与えることなく、光センサ素子の感度を向上させることができる表示装置及びその製造方法を提供することにある。
本発明に係る表示装置は、複数の画素がマトリクス状に配置される基板の上に、画素のスイッチング素子を構成する第１の素子形成部と光センサ素子を構成する第２の素子形成部とを有する。第１の素子形成部は、基板上に形成される第１のゲート電極と、第１のゲート電極上に積層される絶縁膜を挟んで第１のゲート電極に対向するように形成される第１の活性層と、を有し、第２の素子形成部は、基板上に形成される第２のゲート電極と、外光が入射する側と反対側の第２のゲート電極の表面に形成され、入射光を反射する光反射膜と、第１の活性層と異なる材料で形成され、光反射膜上に積層される絶縁膜を挟んで光反射膜に対向するとともに、層厚が第１の活性層よりも厚く形成される第２の活性層と、を有し、第２の活性層は、層厚及び材料に応じて、第１の活性層よりも高い光吸収率を備える。
また、本発明に係る表示装置の製造方法は、複数の画素がマトリクス状に配置される基板の上に、画素のスイッチング素子を構成する第１の素子形成部と、光センサ素子を構成する第２の素子形成部と、を有する表示装置の製造方法において、第１の素子形成部を形成する工程は、基板上に第１のゲート電極を形成し、第１のゲート電極上に積層する絶縁膜を挟んで第１のゲート電極に対向するように第１の活性層を形成する工程を有し、第２の素子形成部を形成する工程は、基板上に第２のゲート電極を形成し、外光が入射する側と反対側の第２のゲート電極の表面に、入射光を反射する光反射膜を形成し、第１の活性層と異なる材料により、光反射膜上に積層する絶縁膜を挟んで光反射膜に対向するとともに、層厚が第１の活性層よりも厚い第２の活性層を形成する工程を有し、第２の活性層は、層厚及び材料に応じて、第１の活性層よりも高い光吸収率を備えるように形成する。
ここで記述する「光吸収率」とは、活性層に光が入射したときに、当該活性層に吸収される、単位面積あたりの光の割合（入射光量を１００％としたときに活性層に吸収される光量の比率）をいう。例えば、単位面積を１平方μｍの大きさで規定すると、１平方μｍあたり活性層に入射する光量Ｑ１と当該活性層に吸収される光量Ｑ２の割合（Ｑ２÷Ｑ１）が光吸収率となる。
本発明に係る表示装置及びその製造方法においては、スイッチング素子を構成する第１の活性層に比較して、光センサ素子を構成する第２の活性層の光吸収率を高くすることにより、スイッチング素子とは別個に光センサ素子の感度特性を制御することが可能となる。このため、スイッチング素子の特性を変えることなく、光センサ素子の感度を高めることが可能となる。
また、スイッチング素子を構成する第１の活性層と異なる層の厚みや材料で第２の活性層を第１の活性層と同じ下地層の上に形成することにより、スイッチング素子とは別個に光センサ素子の感度特性を制御することが可能となる。
本発明によれば、光センサ付きの表示装置において、スイッチング素子の特性に影響を与えることなく、光センサ素子の感度を向上させることができる。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。
図１（Ａ）は液晶表示装置の構成例を示す平面図であり、図１（Ｂ）は同側面図、図１（Ｃ）は同要部断面図である。図示した液晶表示装置１は、駆動基板２と対向基板３とを貼り合わせた構造の表示パネルを備えている。表示パネルは、表示領域Ｅ１と、当該表示領域Ｅ１に隣接する周辺領域Ｅ２とに区分されている。周辺領域Ｅ２は表示領域Ｅ１の周辺に位置している。駆動基板２と対向基板３との間には、図示しないスペーサやシールを用いて液晶層４が封入されている。
駆動基板２は、透明なガラス基板（絶縁性の基板）５を用いて構成されている。ガラス基板５の一方の面には画素電極６が形成されている。ガラス基板５の他方の面には偏光板７が貼り付けられている。対向基板３は、透明なガラス基板（絶縁性の基板）８を用いて構成されている。ガラス基板８の一方の面には共通電極（対向電極）９が形成されている。ガラス基板８の他方の面には偏光板１０が貼り付けられている。駆動基板２と対向基板３は、液晶層４を介して画素電極６と共通電極９を対向させた状態で配置されている。
駆動基板２の表示領域Ｅ１には、図２に示すように、画像を表示するための複数の画素１１がマトリクス状に配置されている。駆動基板２の周辺領域Ｅ２には、走査線駆動回路１２と信号線駆動回路１３が配置されている。走査線駆動回路１２は、水平方向に配線された複数の走査線１４を選択的に駆動するものである。信号線駆動回路１３は、垂直方向に配線された複数の信号線１５を選択的に駆動するものである。画素１１は、駆動基板２の表示領域Ｅ１内で、走査線１４と信号線１５が交差する部分に１つずつ設けられている。各々の画素１１には上記画素電極６を含む画素回路が設けられている。
画素回路は、例えば画素電極６、薄膜トランジスタＴｒ及び保持容量Ｃｓを用いて構成されている。画素電極６は、薄膜トランジスタＴｒのドレイン電極に接続されている。薄膜トランジスタＴｒのゲート電極は走査線１４に接続されている。薄膜トランジスタＴｒのソース電極は信号線１５に接続されている。
上記構成の画素回路においては、走査線駆動回路１２と信号線駆動回路１３の駆動により、薄膜トランジスタＴｒを介して信号線１５から書き込まれた映像信号が保持容量Ｃｓに保持されるとともに、そこに保持された信号量に応じた電圧が画素電極６に供給され、この電圧に応じて上記液晶層４を構成する液晶分子が傾斜して表示光の透過が制御される仕組みになっている。
なお、上記のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けたりして画素回路を構成してもよい。また、周辺領域Ｅ２には、画素回路の変更に応じて必要な駆動回路や素子を追加してもよい。
図３は表示パネルの表示領域における回路構成を示す図である。図示のように、駆動基板２には、画素１１とセンサ部１００とが設けられている。画素１１とセンサ部１００は、それぞれ上記表示領域Ｅ１に複数設けられるものである。また、複数の画素１１は、表示領域Ｅ１全体に渡ってマトリクス状に配置され、複数のセンサ部１００も、表示領域Ｅ１全体に渡ってマトリクス状に配置されるものである。センサ部１００は、画素１１に対応付けて表示領域Ｅ１に設けられている。具体的には、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色成分に対応するサブ画素と１：１の対応関係でセンサ部１００を配置する場合が考えられる。また、ＲＧＢの３つのサブ画素を一つの組としたメイン画素と１：１の対応関係でセンサ部１１０を配置する場合も考えられる。また、複数個のメイン画素につき１個のセンサ部１００を対応付けて配置する場合も考えられる。また、センサ部１００に関しては、表示領域Ｅ１の全体ではなく、表示領域Ｅ１の一部（所定部位）に限定して設けてもよい。表示領域Ｅ１に画素１１とセンサ部１００の両方を設ける場合、画素１１は有効表示部に設け、センサ部１００は無効表示部に設けるようにする。有効表示部とは、液晶層４を用いて光の透過を制御することにより、画像の表示に寄与する部分をいう。無効表示部は、表示領域Ｅ１内で有効表示部を除く部分をいう。
センサ部１００は光センサ素子１０１を備えている。光センサ素子１０１は、上記薄膜トランジスタＴｒと並行した製造工程（詳細は後述）で駆動基板２に形成されるものである。光センサ素子１０１には、電源電圧ＶＤＤが供給されるようになっている。また、光センサ素子１０１には、リセット用のスイッチング素子１０２とコンデンサ（蓄積容量）１０３が接続されている。光センサ素子１０１は、光の入射（照射）によって電子正孔対を発生することにより、受光量に応じた光電流を生成するものである。この光電流は、光センサ素子１０１の受光信号としてセンサ外部に読み出される。また、光センサ素子１０１の受光信号（信号電荷）はコンデンサ１０３に蓄積される。スイッチング素子１０２は、コンデンサ１０３に蓄積された受光信号を所定のタイミングでリセットする。コンデンサ１０３に蓄積された受光信号は、読み出し用のスイッチング素子１０４がオンとなるタイミングで、バッファアンプ１０５を介して受光信号配線１０６に供給（読み出し）され、外部へ出力される。リセット用のスイッチング素子１０２のオン・オフ動作は、リセット制御線１０７により供給されるリセット信号により制御される。また、読み出し用のスイッチング素子１０４のオン・オフ動作は、読み出し制御線１０８により供給される読み出し信号により制御される。光センサ素子１０１の受光信号の読み出しは、例えば図４に示すように、表示パネルを構成する駆動基板２の周辺領域Ｅ２に設けられたセンサ読み出し用水平駆動回路１０９とセンサ読み出し用垂直駆動回路１１０によって行なわれる。
＜第１実施形態＞
図５は本発明の第１実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。図示のように、駆動基板２のベースとなるガラス基板５上には、画素１１のスイッチング素子（薄膜トランジスタＴｒ）を構成する第１の素子形成部２１と、センサ部１００の光センサ素子１０１を構成する第２の素子形成部２２が設けられている。上記図１に示す液晶層４側からガラス基板５を平面視すると、第１の素子形成部２１は上記画素１１とともに表示領域Ｅ１に配置され、第２の素子形成部２２は、上記センサ部１００とともに表示領域Ｅ１に配置されている。ただし、これに限らず、第１の素子形成部２１は、表示領域Ｅ１と周辺領域Ｅ２の両方に配置してもよい。また、第２の素子形成部２２は、周辺領域Ｅ２に配置してもよいし、表示領域Ｅ１と周辺領域Ｅ２の両方に配置してもよい。図５においては、説明の便宜上、第１の素子形成部２１と第２の素子形成部２２を隣り合わせに横並びで表示しているが、特に、この並びに限定されるものではない。
第１の素子形成部２１は、ガラス基板５上に形成されたゲート電極２３と、このゲート電極２３にゲート絶縁膜２４を介して対向するチャネル層２５と、このチャネル層２５の両側に位置するソース２６及びドレイン２７とを含むものである。ゲート電極２３は、例えばクロム、モリブデン等の高融点金属を用いて形成されるものである。ゲート絶縁膜２４は、高い光透過性を有する膜（透明な絶縁膜）であって、例えば、シリコン窒化膜とシリコン酸化膜の２層構造になっている。
チャネル層２５は、「第１の活性層」として第１の素子形成部２１に設けられたものであり、ゲート絶縁膜２４をその下地層として、ゲート絶縁膜２４上に積層するように形成されている。チャネル層２５は、上述した第１の素子形成部２１の配置に対応して、表示領域Ｅ及び周辺領域Ｅ２のうち、少なくとも表示領域Ｅ１に配置されるものである。すなわち、チャネル層２５は、表示領域Ｅ１のみ、又は表示領域Ｅ１と周辺領域Ｅ２の両方に配置されるものである。チャネル層２５は、トランジスタＯＮ時にゲート電極２３に面する側でソース２６−ドレイン２７間にｎ型のチャネルを形成するものである。チャネル層２５は、例えば多結晶シリコンによって形成されている。
ソース２６及びドレイン２７は、ｎ+型不純物の拡散領域となっている。ソース２６は高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌとを有し、ドレイン２７も高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌとを有している。ソース２６の低濃度不純物領域２６Ｌはチャネル層２５に隣接し、ドレイン２７の低濃度不純物領域２７Ｌもチャネル層２５に隣接している。このようにチャネル層２５の両側に低濃度の不純物拡散領域を設けた構造は、ＬＤＤ(Lightly Doped Drain)構造と呼ばれている。
ソース２６の高濃度不純物領域２６Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域２６Ｈにソース電極２８が接続されている。同様に、ドレイン２７の高濃度不純物領域２７Ｈはコンタクト用に低抵抗化された領域で、当該高濃度不純物領域２７Ｈにドレイン電極２９が接続されている。ソース電極２８及びドレイン電極２９は、それぞれ層間絶縁膜３０を貫通する状態で形成されている。層間絶縁膜３０は、高い光透過性を有する膜（透明な絶縁膜）であって、例えばシリコン酸化膜によって構成されている。
第２の素子形成部２２は、ガラス基板５上に形成されたゲート電極３３と、このゲート電極３３に上記ゲート絶縁膜２４を介して対向する光電変換層３５と、この光電変換層３５の両側に位置するソース３６及びドレイン３７とを含むものである。
光電変換層３５は、「第２の活性層」として第２の素子形成部２２に設けられたものである。光電変換層３５は、上述した第２の素子形成部２２の配置に対応して、表示領域Ｅ及び周辺領域Ｅ２のうち、少なくとも一方の領域に配置されるものである。すなわち、光電変換層３５は、表示領域Ｅ１のみ、周辺領域Ｅ２のみ、又はその両方の領域に配置されるものである。この光電変換層３５は、上記チャネル層２５と異なる材料でゲート絶縁膜２４上に形成されている。具体的には、例えば、非晶質シリコン（a-si）、非晶質ゲルマニウム（a-Ge）、非晶質シリコンゲルマニウム（a-SixGe1）、シリコンとゲルマニウムの積層層、又はそれらの結晶粒径をナノレベルまで微細化（微結晶化）した材料層などによって光電変換層３５が形成されている。また、場合によってカーボンを用いて光電変換層３５を形成していてもよい。
光電変換層３５は、ゲート電極３３の上方にソース３６及びドレイン３７の対向部分を一部被覆する状態で形成されている。光電変換層３５は、上記チャネル層２５よりも厚く形成されている。例えば、チャネル層２５の厚さをトランジスタのＯＦＦ電流や直列抵抗などの関係で５０ｎｍ以上、１００ｎｍ未満の範囲に設定するものとすると、光電変換層３５の厚さは、それよりも厚い１００ｎｍ以上に設定する。
ソース３６及びドレイン３７は、ｎ+型不純物の拡散領域となっている。ソース３６にはソース電極３８が接続され、ドレイン３７にはドレイン電極３９が接続されている。ソース電極３８及びドレイン電極３９は、それぞれ層間絶縁膜３０を貫通する状態で形成されている。
このように光電変換層３５をチャネル層２５と異なる材料で形成したり、光電変換層３５をチャネル層２５よりも厚く形成したりすることにより、光電変換層３５の光吸収率（特に、可視光や赤外光の吸収率）をチャネル層２５の光吸収率よりも高くしている。すなわち、チャネル層２５の形成材料よりも光吸収性の高い材料を用いて光電変換層３５を形成すれば、光電変換層３５の光吸収率がチャネル層２５の光吸収率よりも高くなる。また、仮に同じ形成材料であっても、光電変換層３５をチャネル層２５よりも厚く形成すれば、光電変換層３５の光吸収率がチャネル層２５の光吸収率よりも高くなる。つまり、光電変換層３５をチャネル層２５と同じ厚さ又はそれよりも薄く形成した場合は、光電変換層３５をチャネル層２５と異なる材料（光吸収性の高い材料）で形成することにより、光電変換層３５の光吸収率をチャネル層２５のそれよりも高くすることができる。また、光電変換層３５をチャネル層２５と同じ材料で形成した場合は、光電変換層３５の厚さをチャネル層２５の厚さよりも厚くすることにより、光電変換層３５の光吸収率をチャネル層２５のそれよりも高くすることができる。さらに、光電変換層３５をチャネル層２５よりも光吸収性の高い材料で形成し、かつ光電変換層３５をチャネル層２５よりも厚く形成することにより、チャネル層２５に比較して、光電変換層３５の光吸収率を、より一層高くすることができる。
これにより、第２の素子形成部２２を光センサ素子として機能させる場合に、光電変換層３５への光の入射によって発生する電子−正孔対の数が増加する。このため、第１の素子形成部２１と同じ材料及び厚さで光電変換層を形成する場合に比較して、より大きな光電流が得られる。その結果、画素１１のスイッチング素子となる薄膜トランジスタＴｒに影響を与えることなく、光センサ素子の感度を高めることができる。
図６及び図７は本発明の第１実施形態に係る液晶表示装置の製造方法を示す図である。まず、図６（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５上にゲート電極２３，３３及びゲート絶縁膜２４を形成した後、ゲート絶縁膜２４を覆う状態で非晶質シリコンからなる半導体膜３１を形成する。ゲート絶縁膜２４は、例えばＰＥＣＶＤ(plasma enhanced chemical vapor deposition)法などにより、ガラス基板５上にシリコン窒化膜とシリコン酸化膜を順に成膜することで形成する。半導体膜３１は、上記第１の素子形成部２１と第２の素子形成部２２にわたってガラス基板５上に形成する。
次に、図６（Ｂ）に示すように、レーザーアニールによって上記非晶質の半導体膜３１を多結晶化することにより、多結晶シリコンからなる半導体膜３２を得る。この段階でガラス基板５上に多結晶の半導体膜３２が形成された状態となる。
次に、図６（Ｃ）に示すように、多結晶の半導体膜３２に対して、ゲート電極２３上でチャネル層２５を構成する多結晶シリコン部分を除いた領域に、例えばイオン打ち込み、イオン注入又はプラズマ注入などで不純物を導入することにより、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、高濃度不純物領域３２Ｈと、低濃度不純物領域３２Ｌに区分する。
次に、図６（Ｄ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって半導体膜３２を島状に分離することにより、上記第１の素子形成部２１に含まれるゲート電極２３側にチャネル層２５とソース２６とドレイン２７を形成し、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。このとき、ソース２６は高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌに区分され、ドレイン２７も高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌに区分される。また、ゲート電極３３上では、活性層（光電変換層）に相当する部分（トランジスタの構造的にはチャネル層に相当する部分）の半導体膜３２を除去することにより、ソース３６とドレイン３７の間でゲート絶縁膜２４の表面を露出させる。
次に、図７（Ａ）に示すように、ゲート電極３３上で半導体膜３２を除去した部分（活性層相当部）に、例えばインクジェット成膜法等の印刷法、レーザＣＶＤ等の光ＣＶＤ法又はスタンピング法などの選択的膜形成法によって光電変換層３５を形成する。インクジェット成膜法や光ＣＶＤ法では、膜厚を任意に制御することができる。このため、ここでは上記半導体膜３２よりも膜厚を厚くして光電変換層３５を形成する。
次に、図７（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
次に、図７（Ｃ）に示すように、チャネル層２５の両側でソース２６の高濃度不純物領域２６Ｈに通じるコンタクトホールとドレイン２７の高濃度不純物領域２７Ｈに通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、これと並行して、光電変換層３５の両側でソース３６に通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
以上の製造方法により、チャネル層２５を含むスイッチング素子（薄膜トランジスタ）と光電変換層３５を含む光センサ素子を同一のガラス基板５上に形成することができる。また、第１の素子形成部２１で画素のスイッチング素子（薄膜トランジスタ）を構成するチャネル層２５と、第２の素子形成部２２で光センサ素子を構成する光電変換層３５を、それぞれ異なる材料及び厚さで形成することができる。
ちなみに、スイッチング素子を構成するチャネル層２５と光センサ素子を構成する光電変換層３５を、それぞれＰＥＣＶＤ法やスパッタ法などで別々に成膜した場合は、活性層相当部以外の不要な箇所にも成膜されるため、成膜後にエッチングなどで不要な部分を除去する必要がある。このため、工程が非常に複雑になる。また、エッチングで素子にダメージを与えたり、パーティクルが増えたりする恐れもある。これに対して、上述のように第２の素子形成部２２で活性層相当部に選択的膜形成法によって光電変換層３５を形成すれば、そうした問題を回避することができる。
＜第２実施形態＞
図８は本発明の第２実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。この第２実施形態においては、上記第１実施形態と比較して、特に、第２の素子形成部２２のゲート電極３３上に光反射膜４０を設けた点が異なる。光反射膜４０は、外光が入射する側と反対側で光電変換層３５に最も近接して対向配置されるゲート電極３３の表面に形成されている。また光反射膜４０は、少なくともゲート電極３３よりも光の反射率が高い材料、例えば銀などの金属材料を用いて形成されている。
このようにゲート電極３３を覆うように光反射膜４０を設けることにより、外部から入射して光電変換層３５を透過した光が、光反射膜４０で効率良く反射し、この反射光が戻り光となって再び光電変換層３５に入射するようになる。このため、外部からの光が光電変換層３５に入射する回数が増える。その結果、光電変換層３５で発生する電子−正孔対の数が増加し、光センサ素子としての感度が向上する。
図９〜図１１は本発明の第２実施形態に係る液晶表示装置の製造方法を示す図である。まず、図９（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５上にゲート電極２３，３３を形成する。その後、一方のゲート電極３３上に、当該ゲート電極３３を覆う状態で、例えばインクジェット成膜法により銀を選択的に成膜することにより、光反射膜４０を形成する。
次に、図９（Ｂ）に示すように、ゲート電極２３とゲート電極３３上の光反射膜４０を覆う状態で、例えばＰＥＣＶＤ(plasma enhanced chemical vapor deposition)法などにより、ガラス基板５上にシリコン窒化膜とシリコン酸化膜を順に成膜してゲート絶縁膜２４を形成する。
次に、図９（Ｃ）に示すように、ＰＥＣＶＤ法などにより、ゲート絶縁膜２４を覆う状態で非晶質シリコンからなる半導体膜３１を形成する。半導体膜３１は、上記第１の素子形成部２１と第２の素子形成部２２にわたってガラス基板５上に形成する。
次に、図１０（Ａ）に示すように、レーザーアニールによって上記非晶質の半導体膜３１を多結晶化することにより、多結晶シリコンからなる半導体膜３２を得る。この段階でガラス基板５上に多結晶の半導体膜３２が形成された状態となる。
次に、図１０（Ｂ）に示すように、多結晶の半導体膜３２に対して、ゲート電極２３上でチャネル層２５を構成する多結晶シリコン部分を除いた領域に、例えばイオン打ち込み、イオン注入又はプラズマ注入などで不純物を導入することにより、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、高濃度不純物領域３２Ｈと、低濃度不純物領域３２Ｌに区分する。このとき、イオン注入等を行なう前に、半導体層３２を保護する目的で酸化物などをスパッタ法で形成してもよい。
次に、図１０（Ｃ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって半導体膜３２を島状に分離することにより、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成し、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。このとき、ソース２６は高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌに区分され、ドレイン２７も高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌに区分される。また、ゲート電極３３（光反射膜４０）上では、活性層（光電変換層）に相当する部分の半導体膜３２を除去することにより、ソース３６とドレイン３７の間でゲート絶縁膜２４を露出させる。
次に、図１１（Ａ）に示すように、ゲート電極３３（光反射膜４０）上で半導体膜３２を除去した部分に、例えばインクジェット成膜法等の印刷法、レーザＣＶＤ等の光ＣＶＤ法又はスタンピング法などの選択的膜形成法によって光電変換層３５を形成する。インクジェット成膜法や光ＣＶＤ法では、膜厚を任意に制御することができる。このため、ここでは上記半導体膜３２よりも膜厚を厚くして光電変換層３５を形成する。
次に、図１１（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
次に、図１１（Ｃ）に示すように、チャネル層２５の両側でソース２６の高濃度不純物領域２６Ｈに通じるコンタクトホールとドレイン２７の高濃度不純物領域２７Ｈに通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６に通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
以上の製造方法により、チャネル層２５を含むスイッチング素子（薄膜トランジスタ）と光電変換層３５を含む光センサ素子を同一のガラス基板５上に形成することができる。また、第１の素子形成部２１で画素のスイッチング素子（薄膜トランジスタ）を構成するチャネル層２５と、第２の素子形成部２２で光センサ素子を構成する光電変換層３５を、それぞれ異なる材料及び厚さで形成することができる。さらに、第２の素子形成部２２では、ゲート電極３３上に光反射膜４０を設けることができる。
＜第３実施形態＞
図１２は本発明の第３実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。この第３実施形態においては、上記第１実施形態と比較して、特に、透明ＬＣＤ(Liquid Crystal Display)を実現するために、第１の素子形成部２１のゲート電極２３を透明電極とした点と、ソース２６，３６及びドレイン２７，３７をそれぞれ透明導電膜で形成した点と、ソース電極２８，３８及びドレイン電極２９，３９をそれぞれ透明電極とした点と、チャネル層２５を透明な半導体膜で形成した点と、ゲート電極３３を金属遮蔽電極とした点と、第２の素子形成部２２を周辺領域Ｅ２だけに配置する点が異なる。
ゲート電極２３は、例えばITOなどの透明導電材料を用いて形成されている。ソース２６，３６及びドレイン２７，３７の各々は、例えばＩＴＯ(Indium Tin Oxide)、ＺｎＯ（酸化亜鉛）、ＦＺＯ（フッ素含有ＺｎＯ）、ＧＺＯ（ガリウム含有ＺｎＯ）、ＦＧＺＯ（フッ素・ガリウム含有ＺｎＯ）、ＡＺＯ（アルミニウム含有ＺｎＯ）などの透明導電材料を用いて形成されている。
ソース電極２８，３８及びドレイン電極２９，３９の各々は、例えばTI/Al/TIを用いて形成されている。チャネル層２５は、例えばInGaZnO及びIZOを用いて形成されている。ゲート電極３３は、例えば銀を用いて形成されている。
このように第３実施形態に係る液晶表示装置１では、第１の素子形成部２１のチャネル層２５を透明な酸化物半導体で形成する一方、第２の素子形成部２２の光電変換層３５をそれよりも光吸収性の高い材料（非晶質シリコン等）で厚く形成することにより、光電変換層３５の光吸収率（特に、可視光や赤外光の吸収率）をチャネル層２５の光吸収率よりも高くしている。
これにより、第２の素子形成部２２を光センサ素子として機能させる場合に、光電変換層３５への光の入射によって発生する電子−正孔対の数が増加する。このため、第１の素子形成部２１と同じ材料及び厚さで光電変換層を形成する場合に比較して、より大きな光電流が得られる。その結果、画素１１のスイッチング素子となる薄膜トランジスタＴｒに影響を与えることなく、光センサ素子の感度を高めることができる。
また、ゲート電極３３を金属遮蔽電極で形成しているため、図示しないバックライトから入射する光（以下、「バックライト光」と記す）がゲート電極３３によって遮蔽される。このため、光電変換層３５に対するバックライト光の入射をゲート電極３３で防止することができる。また、ゲート電極３３を形成する銀は、高い光反射率を有するため、外部から入射して光電変換層３５を透過した光がゲート電極３３で反射し、この反射光が戻り光となって再び光電変換層３５に入射するようになる。このため、上記第２実施形態と同様の原理で、光センサ素子としての感度が向上する。
また、第３実施形態に係る液晶表示装置１においては、表示領域Ｅ１に配置される第１の素子形成部２１全体が光を透過するようになるため、非駆動時には表示領域Ｅ１を透明な状態とし、駆動時には表示領域Ｅ１に画像を表示させることができる。また、第２の素子形成部２２のゲート電極３３は光を遮蔽し、光電変換層３５は光の一部を吸収するものの、表示パネルの面内で第２の素子形成部２２を周辺領域Ｅ２の目立たない端の位置（例えば、表示パネルの四隅）に配置すれば、表示パネルの透明性を損なうことがない。
図１３及び図１４は本発明の第３実施形態に係る液晶表示装置の製造方法を示す図である。まず、図１３（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５上に透明なゲート電極２３を形成する。
次に、図１３（Ｂ）に示すように、ガラス基板５上に遮光性を有するゲート電極３３を形成する。このゲート電極３３は、例えば銀を成膜材料としたインクジェット成膜法により形成する。
次に、図１３（Ｃ）に示すように、ゲート電極２３，３３を覆う状態で、例えばＰＥＣＶＤ法、スパッタ法、塗布法などにより、ガラス基板５上にシリコン窒化膜とシリコン酸化膜とを順に成膜してゲート絶縁膜２４を形成する。
次に、図１３（Ｄ）に示すように、ゲート絶縁膜２４を覆う状態で、スパッタ法や塗布法などにより、ガラス基板５上に透明導電膜４１を形成する。透明導電膜４１は、上記第１の素子形成部２１と第２の素子形成部２２にわたってガラス基板５上に形成する。
次に、図１３（Ｅ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって透明導電膜４１を島状に分離することにより、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成するとともに、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。また、ゲート電極２３上では、活性層（チャネル層）に相当する部分の透明導電膜４１を除去することにより、ソース２６とドレイン２７の間でゲート絶縁膜２４の表面を露出させ、ゲート電極３３上では、活性層（光電変換層）に相当する部分の透明導電膜４１を除去することにより、ソース３６とドレイン３７の間でゲート絶縁膜２４の表面を露出させる。
次に、図１４（Ａ）に示すように、ゲート電極２３上で透明導電膜４１を除去した部分に、例えばＰＥＣＶＤ法、スパッタ法、蒸着法又は塗布法などで透明な半導体膜からなるチャネル層２５を形成する。透明な半導体膜は、例えば透明酸化物半導体又は有機物半導体によって形成する。また、その前に又はその後に、ゲート電極３３上で透明導電膜４１を除去した部分に、例えばインクジェット成膜法等の印刷法、レーザＣＶＤ等の光ＣＶＤ法又はスタンピング法などの選択的膜形成法によって光電変換層３５を形成する。光電変換層３５は、光の吸収作用を得るために非透明な半導体膜（例えば、シリコン膜）によって形成する。インクジェット成膜法や光ＣＶＤ法では、膜厚を任意に制御することができる。このため、ここではチャネル層２５よりも膜厚を厚くして光電変換層３５を形成する。
次に、図１４（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
次に、図１４（Ｃ）に示すように、チャネル層２５の両側でソース２６に通じるコンタクトホールとドレイン２７に通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６に通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成し、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
以上の製造方法により、チャネル層２５を含むスイッチング素子（薄膜トランジスタ）と光電変換層３５を含む光センサ素子を同一のガラス基板５上に形成することができる。また、第１の素子形成部２１で画素のスイッチング素子（薄膜トランジスタ）を構成するチャネル層２５と、第２の素子形成部２２で光センサ素子を構成する光電変換層３５を、それぞれ異なる材料及び厚さで形成することができる。
このため、光電変換層３５の形成材料を任意に選ぶことができる。また、画素のスイッチング素子を構成するチャネル層２５は、光を透過する、透明な半導体膜で形成し、光センサ素子を構成する光電変換層３５は、光を吸収する、非透明な半導体膜で形成することができる。さらに、第２の素子形成部２２では、バックライトからの光が光電変換層３５に入射しないように遮蔽する機能と、外部からの光を光電変換層３５に戻すように反射させる機能とを兼ね備えるゲート電極３３を形成することができる。
＜第４実施形態＞
図１５は本発明の第４実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。この第４実施形態においては、上記第１実施形態と比較して、特に、第２の素子形成部２２の構成が異なる。すなわち、第２の素子形成部２２において、光電変換層３５は、第１層３５Ａとその上に積層された第２層３５Ｂとを含む２層の積層構造になっている。第１層３５Ａ及び第２層３５Ｂは、それぞれ同一の元素（本形態例ではシリコン）を用いて形成されている。ここでは一例として、光電変換層３５を２層の積層構造としているが、これに限らず、３層以上の積層構造で光電変換層３５を形成してもよい。光電変換層３５の積層数は、成膜工程の工程数によって規定されるものとする。このため、例えば、２回の成膜工程によって光電変換層３５を形成した場合は、光電変換層３５の積層数が２層となる。第１の素子形成部２１には、チャネル層２３とソース／ドレイン２６，２７を覆う状態でマスク層５１が形成され、第２の素子形成部２２には、ソース／ドレイン３６，３７を覆う状態でマスク層５１が形成されている。マスク層５１は、後述する製造方法で光電変換層３５を積層構造とするために形成されるものである。さらに、第２の素子形成部２２において、ソース３６は、高濃度不純物領域３６Ｈと低濃度不純物領域３６Ｌとを有するＬＤＤ構造になっており、ドレイン３７は、ｐ+型不純物の拡散領域となっている。
図１６〜図１８は本発明の第４実施形態に係る液晶表示装置の製造方法を示す図である。まず、図１６（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５上にゲート電極２３，３３及びゲート絶縁膜２４を形成した後、ゲート絶縁膜２４を覆う状態で非晶質シリコンからなる半導体膜３１を形成する。ゲート絶縁膜２４は、例えばＰＥＣＶＤ(plasma enhanced chemical vapor deposition)法などにより、ガラス基板５上にシリコン窒化膜とシリコン酸化膜を順に成膜することで形成する。半導体膜３１は、「第１半導体膜」に相当するもので、上記第１の素子形成部２１と第２の素子形成部２２にわたってガラス基板５上に形成する。
次に、図１６（Ｂ）に示すように、レーザーアニールによって上記非晶質の半導体膜３１を多結晶化することにより、多結晶シリコンからなる半導体膜３２を得る。この段階でガラス基板５上に多結晶の半導体膜３２が形成された状態となる。
次に、図１６（Ｃ）に示すように、ガラス基板５上に半導体膜３２を覆う状態でマスク層５１を形成する。マスク層５１は、例えばシリコン酸化膜によって形成する。このマスク層５１により後工程におけるフォトレジストや水などから半導体層を保護すると共に、イオンの加速電圧を制御することでマスク層５１を介してイオン注入することができる。
次に、図１７（Ａ）に示すように、多結晶の半導体膜３２に対して、ゲート電極２３上でチャネル層２５を構成する多結晶シリコン部分とゲート電極３３上で光電変換層３５を構成する多結晶シリコン部分を除いた領域に、それぞれ不純物を導入する。不純物の導入は、例えばイオン打ち込み、イオン注入又はプラズマ注入などで行なう。これにより、第１の素子形成部２１において、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、ｎ+型の高濃度不純物領域３２Ｈと、ｎ+型の低濃度不純物領域３２Ｌに区分する。また、第２の素子形成部２２において、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、ｎ+型の高濃度不純物領域３２Ｈと、ｎ+型の低濃度不純物領域３２Ｌと、ｐ+型の高濃度不純物領域３２Ｍに区分する。
次に、図１７（Ｂ）に示すように、第２の素子形成部２２において、マスク層５１を部分的に除去することにより、多結晶シリコン領域３２Ｐの表面（上面）を露出させる。マスク層５１の除去は、例えばエッチングによって行なう。
次に、図１７（Ｃ）に示すように、第２の素子形成部２において、マスク層５１を除去した部分に、多結晶シリコン領域３２Ｐと同一の元素（本形態例ではシリコン）を用いて半導体膜５２を形成する。半導体膜５２は、「第２半導体膜」に相当するもので、例えば、多結晶シリコン、非晶質シリコン、結晶粒子径がナノオーダーのナノ−シリコン、結晶粒子径がミクロンオーダーのμ−シリコンなどによって形成される。半導体膜５２の形成は、例えば、熱ＣＶＤ法、反応性熱ＣＶＤ法、ＰＥＣＶＤ法、反応性ＰＥＣＶＤ法、スパッタ法、光ＣＶＤ法、ＰＬＤ(pulse laser deposition)法、溶剤印刷法などで行なう。この場合、半導体膜５２となるシリコン膜は、マスク層５１を除去した部分で露出している多結晶シリコン領域３２Ｐの表面で選択的に成長する。このため、シリコンによって形成されている多結晶シリコン領域３２Ｐの上に、それと同じシリコンによって半導体膜５２が形成されることになる。したがって、多結晶シリコン領域３２Ｐを構成している下地の多結晶シリコンが核になって、半導体膜５２を構成するシリコン膜が成長する。このため、核となる多結晶シリコンがないまま、シリコン膜を熱ＣＶＤ法等により形成する場合に比較して、膜の成長速度を速めることができる。また、プロセス条件等を適宜制御することにより、レーザーアニール等を行なわなくても、結晶性を有する良質のシリコン膜（マイクロクリスタルシリコン膜）を形成することが可能となる。
なお、半導体膜５２を形成する前に、結晶を高めるために、酸化処理によって多結晶シリコン領域３２Ｐ表面の自然酸化膜を除去した後、ニッケル、金などのcatalystsを、光が透過する程度に薄く成膜してもよい。
次に、図１８（Ａ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって半導体膜３２とこれを覆うマスク層５１を島状に分離する。これにより、上記第１の素子形成部２１にチャネル層２５を形成し、上記第２の素子形成部２２に光電変換層３５を形成する。また、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成し、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。このとき、第１の素子形成部２１において、多結晶シリコン領域３２Ｐはチャネル層２５となり、第２の素子形成部２２において、多結晶シリコン領域３２Ｐと半導体膜５２はそれぞれ第１層３５Ａと第２層３５Ｂとなり、それらの積層部分が光電変換層３５となる。また、第１の素子形成部２１において、ソース２６は、ｎ+型の高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌに区分され、ドレイン２７も、ｎ+型の高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌに区分される。また、第２の素子形成部２２において、ソース３６は、ｎ+型の高濃度不純物領域３６Ｈと低濃度不純物領域３６Ｌに区分され、ドレイ３７は、ｐ+型の高濃度不純物領域となる。
次に、図１８（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
次に、図１８（Ｃ）に示すように、チャネル層２５の両側でソース２６の高濃度不純物領域２６Ｈに通じるコンタクトホールとドレイン２７の高濃度不純物領域２７Ｈに通じるコンタクトホールを形成する。そして、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６の高濃度不純物領域３６Ｈに通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成する。そして、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
以上の製造方法により、チャネル層２５を含むスイッチング素子（薄膜トランジスタ）と光電変換層３５を含む光センサ素子を同一のガラス基板５上に形成することができる。また、光センサ素子の光電変換層３５を、それぞれ同一元素となるシリコンを含む第１層３５Ａと第２層３５Ｂの積層構造で形成することができる。また、光電変換層３５の第１層３５Ａは、チャネル層２５と同一工程で形成される層、つまりチャネル層２５と同じ厚さの層となる。このため、第１層３５Ａの上に第２層３５Ｂを積層することで、光電変換層３５をチャネル層２５よりも厚く形成することができる。
なお、上記第４実施形態においては、第２の素子形成部２２でソース３６をＬＤＤ構造とし、ドレイン３７をｐ+型の高濃度不純物領域としたが、これに限らず、ソース３６をｐ+型の高濃度不純物領域とし、ドレイン３７をＬＤＤ構造としてもよい。
＜第５実施形態＞
図１９は本発明の第５実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。この第５実施形態においては、上記第４実施形態と比較して、特に、第２の素子形成部２２のソース３６が、ＬＤＤ構造ではなく、ｐ+型不純物の拡散領域となっている点が異なる。
図２０〜図２２は本発明の第５実施形態に係る液晶表示装置の製造方法を示す図である。まず、図２０（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５上にゲート電極２３，３３及びゲート絶縁膜２４を形成した後、ゲート絶縁膜２４を覆う状態で非晶質シリコンからなる半導体膜３１を形成する。半導体膜３１は、上記第１の素子形成部２１と第２の素子形成部２２にわたってガラス基板５上に形成する。
次に、図２０（Ｂ）に示すように、レーザーアニールによって上記非晶質の半導体膜３１を多結晶化することにより、多結晶シリコンからなる半導体膜３２を得る。
次に、図２０（Ｃ）に示すように、ガラス基板５上に半導体膜３２を覆う状態でマスク層５１を形成する。ここまでの工程は、上記４実施形態の場合と同様である。
次に、図２１（Ａ）に示すように、多結晶の半導体膜３２に対して、ゲート電極２３上でチャネル層２５を構成する多結晶シリコン部分とゲート電極３３上で光電変換層３５を構成する多結晶シリコン部分を除いた領域に、それぞれ不純物を導入する。不純物の導入は、例えばイオン打ち込み、イオン注入又はプラズマ注入などで行なう。これにより、第１の素子形成部２１において、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、ｎ+型の高濃度不純物領域３２Ｈと、ｎ+型の低濃度不純物領域３２Ｌに区分する。また、第２の素子形成部２２において、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、ｎ+型の高濃度不純物領域３２Ｈ、ｐ+型の高濃度不純物領域３２Ｍに区分する。
次に、図２１（Ｂ）に示すように、第２の素子形成部２２において、マスク層５１を部分的に除去することにより、多結晶シリコン領域３２Ｐの表面（上面）を露出させる。
次に、図２１（Ｃ）に示すように、第２の素子形成部２において、マスク層５１を除去した部分に、多結晶シリコン領域３２Ｐと同一の元素（本形態例ではシリコン）を用いて半導体膜５２を形成する。半導体膜５２の形成手法に関しては、上記第４実施形態の場合と同様である。
次に、図２２（Ａ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって半導体膜３２とこれを覆うマスク層５１を島状に分離する。これにより、上記第１の素子形成部２１にチャネル層２５を形成し、上記第２の素子形成部２２に光電変換層３５を形成する。また、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成し、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。このとき、第１の素子形成部２１において、多結晶シリコン領域３２Ｐはチャネル層２５となり、第２の素子形成部２２において、多結晶シリコン領域３２Ｐと半導体膜５２はそれぞれ第１層３５Ａと第２層３５Ｂとなり、それらの積層部分が光電変換層３５となる。また、第１の素子形成部２１において、ソース２６は、ｎ+型の高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌに区分され、ドレイン２７も、ｎ+型の高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌに区分される。また、第２の素子形成部２２において、ソース３６は、ｎ+型の高濃度不純物領域となり、ドレイ３７は、ｐ+型の高度不純物領域となる。
次に、図２２（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
次に、図２２（Ｃ）に示すように、チャネル層２５の両側でソース２６の高濃度不純物領域２６Ｈに通じるコンタクトホールとドレイン２７の高濃度不純物領域２７Ｈに通じるコンタクトホールを形成する。そして、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６に通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成する。そして、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
以上の製造方法により、上記図１９に示す構成の駆動基板２が得られる。なお、第５実施形態においては、第２の素子形成部２２でソース３６をｎ+型の高濃度不純物領域とし、ドレイン３７をｐ+型の高濃度不純物領域としたが、これに限らない。すなわち、ソース３６をｐ+型の高濃度不純物領域とし、ドレイン３７をｎ+型の高濃度不純物領域としてもよい。
＜第６実施形態＞
図２３は本発明の第６実施形態に係る液晶表示装置１の駆動基板２の主要部を示す断面図である。この第６実施形態においては、上記第５実施形態と比較して、特に、第２の素子形成部２２のソース／ドレイン３６，３７が、共にｎ+型不純物の拡散領域となっている点が異なる。
図２４〜図２５は本発明の第１実施形態に係る液晶表示装置の製造方法を示す図である。まず、図２４（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５上にゲート電極２３，３３及びゲート絶縁膜２４を形成した後、ゲート絶縁膜２４を覆う状態で非晶質シリコンからなる半導体膜３１を形成する。半導体膜３１は、上記第１の素子形成部２１と第２の素子形成部２２にわたってガラス基板５上に形成する。
次に、図２４（Ｂ）に示すように、レーザーアニールによって上記非晶質の半導体膜３１を多結晶化することにより、多結晶シリコンからなる半導体膜３２を得る。
次に、図２４（Ｃ）に示すように、ガラス基板５上に半導体膜３２を覆う状態でマスク層５２を形成する。ここまでの工程は、上記４実施形態の場合と同様である。
次に、図２５（Ａ）に示すように、多結晶の半導体膜３２に対して、ゲート電極２３上でチャネル層２５を構成する多結晶シリコン部分とゲート電極３３上で光電変換層３５を構成する多結晶シリコン部分を除いた領域に、それぞれ不純物を導入する。不純物の導入は、例えばイオン打ち込み、イオン注入又はプラズマ注入などで行なう。これにより、第１の素子形成部２１において、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、ｎ+型の高濃度不純物領域３２Ｈと、ｎ+型の低濃度不純物領域３２Ｌに区分する。また、第２の素子形成部２２において、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、ｎ+型の高濃度不純物領域３２Ｈに区分する。
次に、図２５（Ｂ）に示すように、第２の素子形成部２２において、マスク層５１を部分的に除去することにより、多結晶シリコン領域３２Ｐの表面（上面）を露出させる。
次に、図２５（Ｃ）に示すように、第２の素子形成部２において、マスク層５１を除去した部分に、多結晶シリコン領域３２Ｐと同一の元素（本形態例ではシリコン元素）を用いて半導体膜５２を形成する。半導体膜５２の形成手法に関しては、上記第４実施形態の場合と同様である。
次に、図２６（Ａ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって半導体膜３２とこれを覆うマスク層５１を島状に分離する。これにより、上記第１の素子形成部２１にチャネル層２５を形成し、上記第２の素子形成部２２に光電変換層３５を形成する。また、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成し、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。このとき、第１の素子形成部２１において、多結晶シリコン領域３２Ｐはチャネル層２５となり、第２の素子形成部２２において、多結晶シリコン領域３２Ｐと半導体膜５２はそれぞれ第１層３５Ａと第２層３５Ｂとなり、それらの積層部分が光電変換層３５となる。また、第１の素子形成部２１において、ソース２６は、ｎ+型の高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌに区分され、ドレイン２７も、ｎ+型の高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌに区分される。また、第２の素子形成部２２において、ソース３６は、ｎ+型の高濃度不純物領域となり、ドレイ３７も、ｎ+型の高度不純物領域となる。
次に、図２６（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
次に、図２６（Ｃ）に示すように、チャネル層２５の両側でソース２６の高濃度不純物領域２６Ｈに通じるコンタクトホールとドレイン２７の高濃度不純物領域２７Ｈに通じるコンタクトホールを形成する。そして、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６に通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成する。そして、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
以上の製造方法により、上記図２３に示す構成の駆動基板２が得られる。なお、第６実施形態においては、第２の素子形成部２２でソース／ドレイン３６，３７を共にｎ+型の高濃度不純物領域としたが、これに限らず、ソース／ドレイン３６，３７を共にｐ+型の高濃度不純物領域としてもよい。
＜第７実施形態＞
本発明の第７実施形態においては、上記第４実施形態と比較して、特に、液晶表示装置の製造方法が異なる。
図２７〜図２９は本発明の第７実施形態に係る液晶表示装置の製造方法を示す図である。まず、図２７（Ａ）に示すように、上記複数の画素１１をマトリクス状に形成するためのガラス基板５上にゲート電極２３，３３及びゲート絶縁膜２４を形成した後、ゲート絶縁膜２４を覆う状態で非晶質シリコンからなる半導体膜３１を形成する。半導体膜３１は、上記第１の素子形成部２１と第２の素子形成部２２にわたってガラス基板５上に形成する。
次に、図２７（Ｂ）に示すように、レーザーアニールによって上記非晶質の半導体膜３１を多結晶化することにより、多結晶シリコンからなる半導体膜３２を得る。
次に、図２７（Ｃ）に示すように、ガラス基板５上に半導体膜３２を覆う状態でマスク層５１を形成する。ここまでの工程は、上記第４実施形態の場合と同様である。
次に、図２７（Ｄ）に示すように、多結晶の半導体膜３２に対して、ゲート電極２３上でチャネル層２５を構成する多結晶シリコン部分とゲート電極３３上で光電変換層３５を構成する多結晶シリコン部分を除いた領域に、それぞれ不純物を導入する。不純物の導入は、例えばイオン打ち込み、イオン注入又はプラズマ注入などで行なう。これにより、第１の素子形成部２１において、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、ｎ+型の高濃度不純物領域３２Ｈと、ｎ+型の低濃度不純物領域３２Ｌに区分する。また、第２の素子形成部２２において、上記半導体膜３２を、多結晶シリコン領域３２Ｐと、ｎ+型の高濃度不純物領域３２Ｈ、ｐ+型の高濃度不純物領域３２Ｍに区分する。
次に、図２８（Ａ）に示すように、第２の素子形成部２２において、マスク層５１を部分的に除去することにより、多結晶シリコン領域３２Ｐの表面（上面）を露出させる。
次に、図２８（Ｂ）に示すように、第２の素子形成部２において、マスク層５１を除去した部分を含めて、ガラス基板５上に、多結晶シリコン領域３２Ｐと同一の元素（本形態例ではシリコン元素）を用いて半導体膜５２を形成する。半導体膜５２の形成は、例えば、反応ＣＶＤ法、プラズマＣＶＤ法、または熱ＣＶＤ法などで行なう。
次に、図２８（Ｃ）に示すように、第２の素子形成部２において、マスク層５１を除去した部分だけに半導体膜５２が残るように、マスク層５１を覆っている半導体膜５２をエッチングによって除去する。このとき、マスク層５１は、エッチングストッパーとして機能する。
次に、図２９（Ａ）に示すように、上記第１の素子形成部２１と第２の素子形成部２２に対応する部分で、ウェットエッチング又はドライエッチングによって半導体膜３２とこれを覆うマスク層５１を島状に分離する。これにより、上記第１の素子形成部２１にチャネル層２５を形成し、上記第２の素子形成部２２に光電変換層３５を形成する。また、上記第１の素子形成部２１に含まれるゲート電極２３側にソース２６とドレイン２７を形成し、上記第２の素子形成部２２に含まれるゲート電極３３側にソース３６とドレイン３７を形成する。このとき、第１の素子形成部２１において、多結晶シリコン領域３２Ｐはチャネル層２５となり、第２の素子形成部２２において、多結晶シリコン領域３２Ｐと半導体膜５２はそれぞれ第１層３５Ａと第２層３５Ｂとなり、それらの積層部分が光電変換層３５となる。また、第１の素子形成部２１において、ソース２６は、ｎ+型の高濃度不純物領域２６Ｈと低濃度不純物領域２６Ｌに区分され、ドレイン２７も、ｎ+型の高濃度不純物領域２７Ｈと低濃度不純物領域２７Ｌに区分される。また、第２の素子形成部２２において、ソース３６は、ｎ+型の高濃度不純物領域３６Ｈと低濃度不純物領域３６Ｌに区分され、ドレイ３７は、ｐ+型の高度不純物領域となる。
次に、図２９（Ｂ）に示すように、チャネル層２５、ソース２６及びドレイン２７と、光電変換層３５、ソース３６及びドレイン３７とを覆う状態で、ガラス基板５上に層間絶縁膜３０を形成する。
次に、図２９（Ｃ）に示すように、チャネル層２５の両側でソース２６の高濃度不純物領域２６Ｈに通じるコンタクトホールとドレイン２７の高濃度不純物領域２７Ｈに通じるコンタクトホールを形成する。そして、これらのコンタクトホールを配線材料で埋め込む状態で層間絶縁膜３０にソース電極２８とドレイン電極２９を形成する。また、それと並行して、光電変換層３５の両側でソース３６の高濃度不純物領域３６Ｈに通じるコンタクトホールとドレイン３７に通じるコンタクトホールを形成する。そして、これらのコンタクトホールを配線材料で埋め込む状態でソース電極３８とドレイン電極３９を形成する。
以上の製造方法により、上記第４実施形態と同様の素子構造をもつ駆動基板２が得られる。かかる液晶表示装置の製造方法において、第２の素子形成部２２に光電変換層３５を形成する手法は、上記第４実施形態だけでなく、上記第５実施形態や上記第６実施形態にも同様に適用可能である。
なお、上記各実施形態においては、ボトムゲート型の薄膜トランジスタを例に挙げたが、薄膜トランジスタの構造としてトップゲート型であってもよい。
また、上記各実施形態においては、チャネル層を含む薄膜トランジスタと同様の構造で光センサ素子を構成しているが、これ以外にも、例えばｐｎ接合型又はｐｉｎ接合型のフォトダイオードで光センサ素子を構成してもよい。ｐｉｎ接合型のフォトダイオードでは、ｐ層とｎ層の間のｉ層で光電変換を行なうため、ｉ層が「第２の活性層」に相当するものとなる。また、ｐｎ接合型のフォトダイオードでは、ｐｎ接合部付近で光電変換を行なうため、基板厚み方向でｐ層に重なるｎ層、又はｎ層に重なるｐ層が、「第２の活性層」に相当するものとなる。
＜適用例＞
上記構成からなる液晶表示装置１は、図３０〜図３４に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器に適用可能である。
図３０は第１適用例となるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１１５やフィルターガラス１１６等から構成される映像表示画面部１１７を含み、その映像表示画面部１１７に上記の液晶表示装置１を適用可能である。
図３１は第２適用例となるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２に上記の液晶表示装置１を適用可能である。
図３２は第３適用例となるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３に上記の液晶表示装置１を適用可能である。
図３３は第４適用例となるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４に上記の液晶表示装置１を適用可能である。
図３４は第５適用例となる携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５に上記の液晶表示装置１を適用可能である。
液晶表示装置の構成例を示す図である。 液晶表示装置の駆動基板の構成を示す平面図である。 表示パネルの表示領域における回路構成を示す図である。 表示パネルの駆動回路の配置例を示す図である。 本発明の第１実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。 本発明の第１実施形態に係る液晶表示装置の製造方法を示す図（その１）である。 本発明の第１実施形態に係る液晶表示装置の製造方法を示す図（その２）である。 本発明の第２実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。 本発明の第２実施形態に係る液晶表示装置の製造方法を示す図（その１）である。 本発明の第２実施形態に係る液晶表示装置の製造方法を示す図（その２）である。 本発明の第２実施形態に係る液晶表示装置の製造方法を示す図（その３）である。 本発明の第３実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。 本発明の第３実施形態に係る液晶表示装置の製造方法を示す図（その１）である。 本発明の第３実施形態に係る液晶表示装置の製造方法を示す図（その２）である。 本発明の第４実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。 本発明の第４実施形態に係る液晶表示装置の製造方法を示す図（その１）である。 本発明の第４実施形態に係る液晶表示装置の製造方法を示す図（その２）である。 本発明の第４実施形態に係る液晶表示装置の製造方法を示す図（その３）である。 本発明の第５実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。 本発明の第５実施形態に係る液晶表示装置の製造方法を示す図（その１）である。 本発明の第５実施形態に係る液晶表示装置の製造方法を示す図（その２）である。 本発明の第５実施形態に係る液晶表示装置の製造方法を示す図（その３）である。 本発明の第６実施形態に係る液晶表示装置の駆動基板の主要部を示す断面図である。 本発明の第６実施形態に係る液晶表示装置の製造方法を示す図（その１）である。 本発明の第６実施形態に係る液晶表示装置の製造方法を示す図（その２）である。 本発明の第６実施形態に係る液晶表示装置の製造方法を示す図（その３）である。 本発明の第７実施形態に係る液晶表示装置の製造方法を示す図（その１）である。 本発明の第７実施形態に係る液晶表示装置の製造方法を示す図（その２）である。 本発明の第７実施形態に係る液晶表示装置の製造方法を示す図（その３）である。 本発明の第１適用例となるテレビを示す斜視図である。 本発明の第２適用例となるデジタルカメラを示す図である。 本発明の第３適用例となるノート型パーソナルコンピュータを示す斜視図である。 本発明の第４適用例となるビデオカメラを示す斜視図である。 本発明の第５適用例となる携帯端末装置を示す図である。 本発明のチャネル層及び光電変換層としてPoly−Siを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。 チャネル層及び光電変換層としてa-Si:Hを用いた場合に、光の波長（λ）を横軸、吸収係数（α）を左縦軸、光の強さ１／ｅになる膜厚を右縦軸にとったグラフである。
符号の説明
１…液晶表示装置、２…駆動基板、３…対向基板、４…液晶層、５，８…ガラス基板、６…画素電極、７，１０…偏光板、１１…画素、２１…第１の素子形成部、２２…第２の素子形成部、２３，３３…ゲート電極、２４…ゲート絶縁膜、２５…チャネル層、２６，３６…ソース、２７，３７…ドレイン、２８，３８…ソース電極、２９，３９…ドレイン電極、３０…層間絶縁膜、３１，３２…半導体膜、３５…光電変換層、４０…光反射膜、４１…透明導電膜、Ｅ１…表示領域、Ｅ２…周辺領域

Claims (4)

  1. 複数の画素がマトリクス状に配置される基板の上に、前記画素のスイッチング素子を構成する第１の素子形成部と光センサ素子を構成する第２の素子形成部とを有する表示装置において、
    前記第１の素子形成部は、前記基板上に形成される第１のゲート電極と、前記第１のゲート電極上に積層される絶縁膜を挟んで前記第１のゲート電極に対向するように形成される第１の活性層と、を有し、
    前記第２の素子形成部は、前記基板上に形成される第２のゲート電極と、外光が入射する側と反対側の前記第２のゲート電極の表面に形成され、入射光を反射する光反射膜と、
    前記第１の活性層と異なる材料で形成され、前記光反射膜上に積層される前記絶縁膜を挟んで前記光反射膜に対向するとともに、層厚が前記第１の活性層よりも厚く形成される第２の活性層と、を有し、
    前記第２の活性層は、前記層厚及び前記材料に応じて、前記第１の活性層よりも高い光吸収率を備える、表示装置。
  2. 前記基板は、前記複数の画素が配置される表示領域と、当該表示領域に隣接する周辺領域とを有し、
    前記第１の活性層は、前記表示領域及び前記周辺領域のうち、少なくとも前記表示領域に配置され、
    前記第２の活性層は、前記表示領域及び前記周辺領域のうち、少なくとも一方の領域に配置されている、請求項１に記載の表示装置。
  3. 前記基板は、前記複数の画素が配置される表示領域と、当該表示領域に隣接する周辺領域とを有し、
    前記第１の活性層は、透明な半導体膜によって形成されるとともに、前記表示領域に配置され、
    前記第２の活性層は、非透明な半導体膜によって形成されるとともに、前記周辺領域に配置されている、請求項１に記載の表示装置。
  4. 複数の画素がマトリクス状に配置される基板の上に、前記画素のスイッチング素子を構成する第１の素子形成部と、光センサ素子を構成する第２の素子形成部と、を有する表示装置の製造方法において、
    前記第１の素子形成部を形成する工程は、
    前記基板上に第１のゲート電極を形成し、
    前記第１のゲート電極上に積層する絶縁膜を挟んで前記第１のゲート電極に対向するように第１の活性層を形成する工程を有し、
    前記第２の素子形成部を形成する工程は、
    前記基板上に第２のゲート電極を形成し、
    外光が入射する側と反対側の前記第２のゲート電極の表面に、入射光を反射する光反射膜を形成し、
    前記第１の活性層と異なる材料により、前記光反射膜上に積層する前記絶縁膜を挟んで前記光反射膜に対向するとともに、層厚が前記第１の活性層よりも厚い第２の活性層を形成する工程を有し、
    前記第２の活性層は、前記層厚及び前記材料に応じて、前記第１の活性層よりも高い光吸収率を備えるように形成する、表示装置の製造方法。
JP2008216975A 2007-09-21 2008-08-26 表示装置及び表示装置の製造方法 Expired - Fee Related JP5567770B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008216975A JP5567770B2 (ja) 2007-09-21 2008-08-26 表示装置及び表示装置の製造方法
PCT/JP2008/066815 WO2009038111A1 (ja) 2007-09-21 2008-09-18 表示装置及び表示装置の製造方法
KR1020097019412A KR101471221B1 (ko) 2007-09-21 2008-09-18 표시 장치 및 표시 장치의 제조 방법
US12/530,801 US8619208B2 (en) 2007-09-21 2008-09-18 Display and method for manufacturing display
CN200880009062.1A CN101636691B (zh) 2007-09-21 2008-09-18 显示器和显示器制造方法
TW097136227A TWI482134B (zh) 2007-09-21 2008-09-19 Display device and display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007244880 2007-09-21
JP2007244880 2007-09-21
JP2008216975A JP5567770B2 (ja) 2007-09-21 2008-08-26 表示装置及び表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009093154A JP2009093154A (ja) 2009-04-30
JP2009093154A5 JP2009093154A5 (ja) 2011-08-11
JP5567770B2 true JP5567770B2 (ja) 2014-08-06

Family

ID=40665162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008216975A Expired - Fee Related JP5567770B2 (ja) 2007-09-21 2008-08-26 表示装置及び表示装置の製造方法

Country Status (5)

Country Link
US (1) US8619208B2 (ja)
JP (1) JP5567770B2 (ja)
KR (1) KR101471221B1 (ja)
CN (1) CN101636691B (ja)
TW (1) TWI482134B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US20120001190A1 (en) * 2009-05-12 2012-01-05 Sharp Kabushiki Kaisha Thin film transistor and method of fabricating same
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI498786B (zh) * 2009-08-24 2015-09-01 Semiconductor Energy Lab 觸控感應器及其驅動方法與顯示裝置
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US20120200546A1 (en) * 2009-10-16 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device, display device provided with same, and method for manufacturing semiconductor device
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TW201732525A (zh) * 2010-03-08 2017-09-16 半導體能源研究所股份有限公司 電子裝置及電子系統
KR101706291B1 (ko) * 2010-03-11 2017-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9111810B2 (en) * 2010-04-30 2015-08-18 Sharp Kabushiki Kaisha Circuit board and display device including first and second channel layers made of different semiconductor materials
CN102870220B (zh) * 2010-04-30 2014-05-07 夏普株式会社 电路基板和显示装置
TWI436137B (zh) * 2010-06-15 2014-05-01 Ind Tech Res Inst 主動式光感測畫素、主動式光感測陣列以及光感測方法
CN102376276B (zh) * 2010-08-05 2013-11-20 财团法人工业技术研究院 主动式光感测像素、主动式光感测阵列以及光感测方法
KR101822406B1 (ko) 2011-08-29 2018-01-29 삼성디스플레이 주식회사 터치 기판 및 이의 제조 방법
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP2014116429A (ja) * 2012-12-07 2014-06-26 Japan Display Inc 撮像装置及び撮像表示システム
KR102068275B1 (ko) 2012-12-20 2020-01-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102091444B1 (ko) * 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911195B1 (en) 2014-02-24 2020-05-27 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105244404B (zh) * 2015-10-19 2018-02-06 昆山龙腾光电有限公司 集成光电传感器
CN106326845B (zh) * 2016-08-15 2017-08-11 京东方科技集团股份有限公司 指纹识别单元及制作方法、阵列基板、显示装置及指纹识别方法
CN107946244B (zh) * 2017-11-22 2020-08-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
US10367017B2 (en) * 2017-11-22 2019-07-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN107978610B (zh) * 2017-11-30 2020-04-24 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制造方法
TWI721776B (zh) * 2020-02-06 2021-03-11 友達光電股份有限公司 主動元件基板及其製造方法
CN111522181B (zh) * 2020-04-27 2023-05-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板及其制备方法
KR20210148724A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 플래시 led 패키지
CN112599630B (zh) * 2020-12-07 2022-06-10 Tcl华星光电技术有限公司 光传感器和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1090655A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 表示装置
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
KR100643038B1 (ko) * 2000-08-31 2006-11-10 엘지.필립스 엘시디 주식회사 박막트랜지스터형 광센서 어레이 기판
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
JP2005043672A (ja) * 2003-07-22 2005-02-17 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
TWI255032B (en) * 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
ATE519663T1 (de) 2005-06-27 2011-08-15 Campagnolo Srl Schaltvorrichtung für eine fahrradgangschaltung

Also Published As

Publication number Publication date
KR101471221B1 (ko) 2014-12-09
TW200929119A (en) 2009-07-01
CN101636691A (zh) 2010-01-27
US20100171120A1 (en) 2010-07-08
KR20100057528A (ko) 2010-05-31
TWI482134B (zh) 2015-04-21
US8619208B2 (en) 2013-12-31
CN101636691B (zh) 2014-05-07
JP2009093154A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
JP5567770B2 (ja) 表示装置及び表示装置の製造方法
JP5143514B2 (ja) 表示装置及び表示装置の製造方法
TWI453805B (zh) 顯示器及其製作方法
JP4044187B2 (ja) アクティブマトリクス型表示装置およびその作製方法
JP4271268B2 (ja) イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP5351282B2 (ja) 半導体装置およびその製造方法
WO2010095401A1 (ja) 半導体装置および表示装置
WO2005104234A1 (ja) 撮影機能一体型表示装置
JP2009135188A (ja) 光センサーおよび表示装置
JP2008153427A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
JP4700659B2 (ja) 液晶表示装置
JP5025596B2 (ja) イメージセンサ
JP2009135186A (ja) 光センサーおよび表示装置
JP5604579B2 (ja) 表示装置
JP5138107B2 (ja) イメージセンサ、電子機器
JP2006186266A (ja) 光電変換素子及びこれを用いた表示装置
JP5622812B2 (ja) 表示装置
JP4999979B2 (ja) イメージセンサ及び電子機器
JP5100799B2 (ja) 液晶表示装置
JP2007188017A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091014

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110627

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140620

R150 Certificate of patent or registration of utility model

Ref document number: 5567770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees