JP5025596B2

JP5025596B2 - イメージセンサ

Info

Publication number: JP5025596B2
Application number: JP2008212007A
Authority: JP
Inventors: 宏勇張; 真之坂倉; 由里香佐藤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-08-20
Filing date: 2008-08-20
Publication date: 2012-09-12
Anticipated expiration: 2017-09-20
Also published as: JP2009016855A

Description

本発明は、光を電荷に変換する受光部と、受光画素を走査して、受光部で発生した電荷を信号として読み出す走査回路を有するイメージセンサに関するものであり、特に走査回路上に受光部を積層した積層型のイメージセンサに関するものである。

更に、他の発明は積層型のイメージセンサと表示マトリクスとを一体化したアクティブマトリクス型表示装置に関するものである。

光センサは、光を電気信号に変換するセンサとして広く用いられている。例えば、ファクシミリ、複写機、ビデオカメラ、デジタルスチルカメラ等のイメージセンサとして広く使用されている。

マルチメディアの要求に対応するため、イメージセンサの画素の高密度化が急激に進んでいる。例えば、デジタルスチルカメラの画素の規格はＶＧＡ（６４０×４８０＝３１万画素）から、ＳＶＧＡ、ＸＧＡへと高密度化され、更にＳＸＧＡ（１２８０×１０２４＝１３１万画素）へと高密度化が進んでいる。

また、デジタルスチルカメラ等のマルチメディアツールの小型化、低コスト化の要求から、光学系は２／３inchから１／２inch、１／３inch、１／４inchへと年々小型化されている。

このように、画素の高密度化、光学系の小型化を実現するうえで、小さな受光セルであって、変換効率の良いイメージセンサが要求される。この要求を満足するため、例えば開口率を向上するため、受光部で発生した電荷を信号として読み出す走査回路と、受光部（フォトダイオード部）とを積層した積層型イメージセンサが提案されている。

近年、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴする技術が鋭意研究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等の駆動回路を作製することが可能になり、表示マトリクスと、表示マトリクスを駆動する周辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネル実用化に至っている。そのため、液晶パネルが低コスト化、小型化、軽量化されたため、パーソナルコンピュータ、携帯電話、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表示部に用いられている。

現在、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報処理端末装置が実用化されており、その表示部にはアクティブマトリクス型液晶パネルが用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナーやデジタルカメラ等の周辺機器が必要である。そのため、情報処理端末装置の携帯性が損なわれてしまっている。また、使用者に周辺機器を購入するための経済的な負担をかけている。

また、アクティブマトリクス型表示装置は、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の表示部にも用いられている。これらシステムや、端末では、対話者や使用者の映像を撮影するカメラを備えているが、表示部とカメラ部は個別に製造されてモジュール化されている。

本発明では、積層型のイメージセンサにおいて、さらなる開口率の向上を図ることを課題とし、特に、受光部の光入射側の上部電極を定電位に固定するための取出し端子の構造に関する。

本発明の目的は、上述した問題点を解消し、表示マトリクス、周辺回路が形成される基板上に、イメージセンサを設けることにより、撮像機能と表示機能とを兼ね備えたインテリジェント化されたアクティブマトリクス型表示装置をすることにある。

上述の課題を解決するために本発明は、複数の受光画素が配置された受光画素領域に、光を電荷に変換する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出し部とが積層されたイメージセンサであって、前記受光部は、前記受光画素ごとに分離された複数の下部電極と、光電変換層と、前記受光画素に共通な上部電極とを有し、前記イメージセンサは、前記上部電極と異なる層に形成された取出し端子を有し、前記受光画素領域外部において、前記上部電極は前記取出し端子と光入射側で接続されていることを特徴とする。

更に、本発明は、複数の選択線と複数の信号線が格子状に配置され、複数の画素電極を有する表示マトリクスと、複数の受光画素が配置された受光画素領域に、光を電荷に変換する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出し部とが積層されたイメージセンサとを同一基板上に有するアクティブマトリクス型表示装置であって、
前記受光部は、前記受光画素ごとに分離された複数の下部電極と、光電変換層と、前記受光画素に共通な上部電極とを有し、前記上部電極は、光入射側で取出し端子に接続され、前記取出し端子は前記上部電極と異なる層に形成されていることを特徴とする。

更に、上記イメージセンサ一体型アクティブマトリクス型表示装置において、前記信号線及び前記選択線を少なくとも覆う電極層を形成し、かつ受光部の下部電極を前記電極層と同じ出発膜で形成することを特徴とする。

更に、イメージセンサ一体型アクティブマトリクス型表示装置において、前記画素マトリクスは、前記基板上に形成され、前記信号線及び前記選択線に接続された能動素子と、前記能動素子を覆う第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記信号線及び前記選択線とを少なくとも覆う電極層と、前記電極層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記能動素子に接続された画素電極とを有し、前記イメージセンサは、前記基板上に形成された前記信号読出し部と、前記信号読出し部を覆う前記第１の絶縁膜と、前記第１の絶縁膜上に形成され前記電極層と同じ出発膜でなり、前記受光画素ごとに分離された複数の下部電極と、前記下部電極上に形成された光電変換層と、前記光電変換層上に形成され、前記受光画素に共通な上部電極と、前記上部電極を覆う前記第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記上部電極に接続された取出し端子とを有し、前記上部電極は、前記画素電極と同じ出発膜で形成されていることを特徴とする。

本実施形態では、表示マトリクスと受光マトリクスを同一基板上に形成するために、成膜プロセス及びパターニングプロセスを各マトリクスとで共通化することで、製造コストを安価におさえることができる。

また本実施形態では、受光部の上部電極の電位を固定するための取出し端子を上部電極と一体的に形成しないことにより、受光部の上部電極と光電変換層とのパターニングを連続して行うことが可能になり、マスクずれによる開口率の低下を防止できる。さらにこの取出し端子を表示マトリクスの画素電極と同一出発膜で形成することにより、プロセスの簡略化が図れる。

図１を用いて、本実施形態の周辺回路一体型のアクティブマトリクス型表示装置において、素子基板にイメージセンサを一体的に設けた表示装置を説明する。

基板５００上には、受光マトリクス１１１と表示マトリクス１２１が形成されている。表示マトリクス１２１には、信号線３０７及び選択線３０２が格子状に配列され、この格子内に、信号線３０７及び選択線３０２接続されたＴＦＴでなる能動素子が表示画素ごとに配置されている。

表示マトリクス１２１には、ＴＦＴを覆う第２の絶縁膜５４０と、第２の絶縁膜５４０上に形成され、選択線３０２及び信号線３０７とを少なくとも覆う電極層３０８が配置されている。図１において、電極層３０８は分断されているように図示されているが、格子状に一体的に配置されている。

電極層３０８上には第３の絶縁膜５５０が形成され、第３の絶縁膜５５０上には画素電極３１２が形成されている。画素電極３１２は第１、第２の絶縁膜５４０、５５０に設けられたコンタクトホールを介して表示マトリクスのＴＦＴに接続されている。

電極層３０８は、表示マトリクス１２１に配置されている能動素子に光が入射するのを防止すると共に、有効表示領域からの光が表示に寄与して、表示特性が劣化するのを防いでいる。また電極層３０８の電位を固定することにより、選択線３０２、信号線３０６の電位の変動が、画素電極３１２の電位にフィードバックされることが防止できる。

他方、受光マトリクス１１１には、信号読取り部として、ＴＦＴをスイッチング素子として用い受光画素を走査するための走査回路が配置されている。信号読取り部は、表示部の能動素子と同様、第１の絶縁膜５４０に覆われている。第１の絶縁層５４０上には、受光部が形成されている。第２の絶縁ゲイト型半導体素子により、受光部で発生した電荷、もしくは受光部の電位の変化が信号として読み出される。

受光部は、受光画素ごとに分離された複数の下部電極２０８と、下部電極２０８上に形成された光電変換層２１０と、光電変換層２１０上に形成され、受光画素に共通な上部電極２１２とで構成されている。下部電極２１２は電極層３０８と同じ出発膜で形成されている。受光部は第２の絶縁膜５５０によってパッシベーションされている。

光電変換膜２１０は真性もしくは実質的に真性な非晶質シリコンや非晶質シリコンゲルマニューム等のシリコン系半導体を用いることができる。ｐｉｎ接合を有するシリコン系半導体膜を用いることもできる。また受光部をフォトコンダクタとする場合には、一般に固体撮像管に用いられてるＺｎＳｅ／ＺｎＣｄＴｅ膜や、Ｓｅ／Ｔｅ／Ａｓ等の積層膜を用いることができる。

なお、図１において、膜２０９、膜２１１は非晶質シリコンでなる光電変換層２１０を下部電極２０８、上部電極２１２にオーミック接合させるためのｎ型、ｐ型非晶質シリコン膜である。なお、ｎ型非晶質シリコン膜２０９の代わりに、非晶質シリコン膜２１０のバリア膜として機能する膜を設けても良い。この場合、リン等のｎ型不純物が添加された酸化珪素膜、窒化珪素膜、炭化珪素膜等を用いることができる。

上部電極２１２の電位を固定するために、前記受光マトリクス１１１外部において、受光部の上部電極２１２は、第３の絶縁膜５５０に設けられたコンタクトホールを介して、画素電極３１２と同じ出発膜でなる取出し配線６０６に接続されている。

更に、取出し配線６０６は、電極層３０８と同じ出発膜でなる取出し端子６０３に接続され、さらに取出し端子６０３は信号線３０７と同じ出発膜でなる取出し端子６０１に接続されている。取出し端子６０１は基板外部の配線との接続部となる外部端子に、直接もしくは他の配線を介して接続されている。取出し端子６０１を一定電位に固定することにより、上部電極２１２の電位が一定に固定できる。

積層型イメージセンサにおいて、開口部が全て上部電極２１２に覆われ、その電位が一定に固定されるため、光入射側から侵入する雑音を上部電極２１２にてシールドすることができる。さらに、本実施形態では、受光部の側面は、端子６０１、６０３、６０６で囲まれ、これら端子の電位は一定に固定されるため、受光部側面からの雑音が侵入することも抑制できる。よって、Ｓ／Ｎ比が向上でき、高性能、高信頼性のイメージセンサを提供できる

本実施形態では、表示マトリクス１２１と受光マトリクス１１１を同一基板上に形成するために、成膜プロセス及びパターニングプロセスを各マトリクス１１１、１２１とで共通化することを特徴とする。絶縁膜５４０、５５０を各マトリクス１１１、１２１で共有する。

更に電極層３０８と下部電極２０８、画素電極３１２と取出し端子６０６とを同一の成膜プロセス及びパターニングプロセスで形成する。これにより、追加工程を最小限にして、イメージセンサ一体型のアクティブマトリクス型表示装置を提供することが可能であり、製造コストを安価におさえることができる。

また本実施形態では、受光部の上部電極２１２の電位を固定するために、上部電極２１２を外部端子に接続するための取出し端子６０６を、上部電極２１２と一体的に形成しづらい点に特徴を有する。この取出し端子６０６を上部電極２１２と異なる層に形成し、かつ上部電極２１２の光入射側で接続することにある。

この取出し端子６０６を上部電極２１２と一体的に形成した場合には、上部電極２１２と光電変換層２１０とのパターンが異り、上部電極２１２のパターニング工程は光電変換層２１０と異なることとなる。このため、上部電極２１２のパターニングのマスクずれにより、開口率が低下するおそれがある。

他方、上部電極２１２と取出し端子とをそれぞれ異なる層に配置された導電膜で構成することにより、１つのレジストマスクを用いて、上部電極２１２と光電変換層２１０とのパターニングを連続して行うことが可能になり、マスクずれによる開口率の低下を防止するという効果を得る。更に光電変換層２１０をパターニングする際に、光電変換層２１０上には上部電極２１２が存在するため、光電変換層２１０のパターニングプロセス時のダメージを抑制することができる。

本実施形態では、上部電極２１２と取出し端子６０６とをそれぞれ異なる層に配置された導電膜で構成する。上部電極２１２と光電変換層２１０とを同じプロセスでパターニングするには、この導電膜は上部電極２１２よりも上部に形成することも重要であり、取出し端子６０６を上部電極２１２の光入射側で接続させる。またこの取出し端子６０６を画素電極３１２と同じプロセスによって形成することにより、アクティブ型表示装置の製造プロセスとの整合性をとる。

図１〜図１６を用いて、本発明の実施例を詳細に説明する。

本実施例は、イメージセンサと表示マトリクスとを同一基板上に備えた透過型液晶表示装置に関するものである。

図２は、本実施例の液晶表示装置の正面図である。図２に示すように基板１００上には、受光領域１１０と表示領域１２０とが共に設けられている。受光領域１１０には、複数の受光画素がマトリクス状に配置された受光マトリクス１１１と、受光マトリクス１１１に接続された周辺回路１１２と、周辺回路が接続されていない受光マトリクス１１１の周囲を囲むように、取出し端子が配置される端子部１１３とが形成されている。受光マトリクス１１１は、受光部（フォトダイオード）と、受光部で発生した電荷を信号として読み出すための半導体素子が積層した構造を有する。

他方、表示領域１２０は、画素電極と画素電極に接続された能動素子とが配置された表示マトリクス１２１と、表示マトリクス１２１配置された能動素子を駆動するための周辺駆動回路１２２とが設けられている。更に、基板１００上には、基板外部の電源線等の配線との接続部となる外部取出し端子部１３０が設けられている。

本実施例では、受光マトリクス１１１の絶縁ゲイト型半導体素子、表示マトリクス１２１の能動素子、及び周辺駆動回路１１２、１２２に配置される半導体素子を、ＣＭＯＳ技術を用いてＴＦＴ（薄膜トランジスタ）にて同時に作製する。以下に本実施例の液晶パネルの作製方法を説明する。

図３、図４には、受光マトリクス１１１、取出し端子部１１３及び表示マトリクス１２１の断面図を示す。また、図５〜図８には受光領域１２１の作製過程を示す正面図を示し、図９〜図１２には表示マトリクス１２１の作製過程を示す正面図を示し、図１３、図１４には周辺回路１１２、１２２に配置されるＣＭＯＳ−ＴＦＴの作製過程を示す正面図を示す。

まず図３（Ａ）に示すように、ガラス基板５００全面に、基板からの不純物の拡散を防止するための下地膜５１０を形成する。下地膜５１０として、プラズマＣＶＤ法によって、酸化珪素膜を２００ｎｍの厚さに形成する。

図３（Ａ）の受光マトリクス１１１、表示マトリクス１２１及びＣＭＯＳ−ＴＦＴの正面図が図５、図９、図１３に相当する。図５、図９において線Ａ−Ａ’、線Ｂ−Ｂ’に沿った断面図が図３（Ａ）に対応する。

本実施例では透過型液晶パネルを作製するため、基板５００は可視光を透過する基板であれば良く、ガラス基板５００の代わりに石英基板等も用いることができる。なお、本実施例では、ＴＦＴを多結晶シリコン膜で形成するため、基板５００は多結晶シリコン膜の形成プロセスに耐え得るものを選択する。多結晶シリコン膜は移動度が１０〜２００cm²／Ｖsec程度と非常に大きく、多結晶シリコンでＴＦＴのチャネル形成領域を構成することにより、高速応答させることができ、特に、受光マトリクス１１０のＴＦＴや、周辺駆動回路１１２、１２２のＣＭＯＳ−ＴＦＴに有効である。

次に、プラズマＣＶＤ法によって非晶質シリコン膜を５５ｎｍの厚さに成膜し、エキシマレーザ光を照射して、多結晶化する。非晶質珪素膜の結晶化方法として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとを併用する方法等を用いることができる。

次に、多結晶化されたシリコン膜を島状にパターニングして、ＴＦＴの活性層２０１、３０１、４０１、４０２を形成する。次に、これら活性層２０１、３０１、４０１、４０２を覆うゲイト絶縁膜５２０を形成する。ゲイト絶縁膜５２０はシラン（ＳｉＨ₄）とＮ₂Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０
ｎｍの厚さに形成する。

次に、Ａｌ、Ｃｒ、Ｍｏ等の金属や導電性ポリシリコン膜等の導電膜を成膜しパターニングして、選択線２０２、３０２、ゲイト電極４０３を形成する。これら配線・電極２０２、３０２、４０３をマスクにして、公知のＣＭＯＳ技術を用いて活性層２０１、３０１、４０１、４０２に導電性を付与する不純物をドーピングしてソース及びドレイン領域を形成する。

活性層２０１にリンをドープすることにより、Ｎ型のソース領域２０３、ドレイン領域２０４、チャネル形成領域２０５が自己整合的に形成され、活性層３０１にリンをドープすることにより、Ｎ型のソース領域３０３、ドレイン領域３０４、チャネル形成領域３０５が自己整合的に形成され、活性層４０１にリンをドープすることにより、Ｎ型のソース領域、ドレイン領域、チャネル形成領域が自己整合的に形成される。活性層２０１、３０１、４０１をレジストマスクで覆い、活性層４０２のみにボロンをドープして、Ｐ型のソース領域およびドレイン領域と、チャネル形成領域を自己整合的に形成する。ドーピング後、ドーピングされた不純物を活性化する。

なお、本実施例では活性層２０１、３０１、４０１が多結晶シリコンであるため、配線・電極２０２、３０２、４０３を形成する前に、少なくともＮチャネル型ＴＦＴのチャネル形成領域となる領域にボロン等のＰ型の不純物を添加して、しきい値を最適化するのが好ましい。

次に、図３（Ｂ）に示すように、基板５００全面を覆う第１の層間絶縁膜５３０を形成する。層間絶縁膜５３０に各ＴＦＴのソース領域およびドレイン領域に達するコンタクトホール及びＣＭＯＳ−ＴＦＴのゲイト電極４０３に達するコンタクトホールをそれぞれ形成する。しかる後、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成し、パターニングして、受光マトリクス１１１の信号線２０６、ソース電極２０７と、表示マトリクス１２１の信号線３０６、ドレイン電極３０７がそれぞれ形成される。

この状態の受光マトリクス１１１、表示マトリクス１２１の正面図が図６、図１０に相当する。図６、図１０において線Ａ−Ａ’、線Ｂ−Ｂ’に沿った断面図が図３（Ａ）に対応する。

更にＣＭＯＳ−ＴＦＴには、図１４に示すようにゲイト電極４０３に接続される入力配線４１１、ｎチャネル型ＴＦＴのソース領域に接続される配線４１２、ｐチャネル型ＴＦＴのドレイン領域に接続される配線４１３、Ｎチャネル型ＴＦＴのドレイン領域４０６とＰチャネル型ＴＦＴのソース領域４０８とを接続する配線４１４を形成する。

図６に示すように、受光マトリクス１１１において、選択線２０２は周辺回路１２２Ｈに接続され、周辺回路１２２Ｈから、受光部で発生した信号電荷を読み取る受光画素を指定する選択信号が入力される。また信号線２０６は周辺回路１１２Ｖに接続され、読み出された信号電荷は、信号線２０６を経て周辺回路１１２Ｖに出力され、周辺回路１１２Ｖから映像信号として外部に出力される。

さらに、取出し端子部１１３には、取出し端子６０１が形成される。図６に示すように、取出し端子６０１は、受光マトリクス１１１の周囲であって周辺駆動回路１１２が接続されていない周囲に沿って『Ｌ』字型に形成されている。更に取出し端子６０１は受光領域１１０外部に延在する部分を有し、この部分で外部取出し端子部１３０に形成された端子に接続されている。

更に、表示領域１２０内において、表示マトリクス１２１外部に後に形成される電極層３０８の電位を固定するための端子６０２も形成される。

以上のＣＭＯＳプロセスを経て、多結晶シリコンＴＦＴを用いた受光マトリクス１１１、表示マトリクス１２１及び駆動回路１１２、１２２に配置されるＣＭＯＳ−ＴＦＴが同時に完成する。ここでは、これらＴＦＴをトップゲイトのプラナ型としたが、逆スタガ等のボトムゲイト型としてもよい。この場合、活性層２０１、３０１、４０１、４０２と選択線２０２、３０２、ゲイト電極４０３の形成順序を逆にし、選択線２０２、３０２、ゲイト電極４０３を形成した後、ゲイト絶縁膜５２０を形成すればよい。また、ＬＤＤ領域やオフセット領域を設けてもよい。

次に、図３（Ｃ）に示すように、受光部ＴＦＴ２００と受光部とを絶縁分離するための第２の層間絶縁膜５４０を基板５００全面に形成する。第２の層間絶縁膜５４０には下層の凹凸を相殺して、平坦な表面が得られる樹脂膜が好適である。このような樹脂膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、第２の層間絶縁膜５４０の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第２の層間絶縁膜５４０としてポリイミド膜を１．５μｍの厚さに形成する。

次に、第２の層間絶縁膜５４０に、ソース電極２０７、ドレイン電極３０７、端子６０１、６０２に達するコンタクトホールをそれぞれ形成した後、受光部の下部電極、及び表示マトリクスの電極層を構成するＴｉ、Ｃｒ、Ｍｏ、Ａｌ等の導電膜１１を形成する。本実施例では導電膜として厚さ２００ｎｍのチタン膜１１をスッパタ法で成膜する。

次に、受光部の光電変換層と下部電極とをオーミック接合させるためのｎ型の非晶質シリコン膜１２を３０〜５０ｎｍの厚さに、ここでは３０ｎｍの厚さに基板全面に成膜する。チタン膜１１及びシリコン膜１２をパターニングするためのレジストマスク１３を形成する。

レジストマスク１３を用いて、図４（Ａ）に示すようにシリコン膜１２、チタン膜１１を順次パターニングする。ここでは、ドライエッチング法を用いる。シリコン膜１２のエッチングガスにはＣＦ₄を１〜１０％混合したＯ₂ガスを用いる。本実施例ではＣＦ₄の濃度を５％とする。またチタン膜１１のエッチングガスにはＣｌ₂／ＢＣｌ₃／ＳｉＣｌ₄を混合した塩素系ガスを用いる。なお、チタン膜１１は樹脂でなる絶縁膜５４０上に形成されるため、チタン膜１１のエッチングガス、エッチャントは樹脂を変質しないものを選択する必要がある。

チタン膜１１をパターニングすることにより、図４（Ａ）に示すように、受光マトリクス１１１には、受光部の下部電極２０８、表示マトリクス１２１の電極層３０８、画素電極との接続用電極３０９、および端子部１１３の端子６０３が形成される。これらチタンでなる電極２０８、３０８、３０９、６０３上には、チタン膜１１と概略同一形状にパターニングされたシリコン膜１１でなるｎ層２０９、３１０、３１１、６０４が形成される。

受光マトリクス以外のｎ層３１０、３１１、６０４は実質的な機能を有しないため、形成しなくともよい。この場合はチタン膜１１とシリコン膜１２のパターニングを別々に行えばよい。しかし、チタン膜１１とシリコン膜１２のパターニングを同時に行うことで、工程が簡略化できる。

なお、受光部のｎ層２０９として非晶質シリコンの代わりに微結晶シリコンを用いることもできる。また、リン等のｎ型不純物が添加された窒化珪素、酸化珪素、炭化珪素を用いることができる。

この状態の受光領域１１０および表示マトリクス１２０の上面図を図７（Ａ）、図１１にそれぞれ示す。なお、図７、図１１において、ｎ層２０９、３１０、３１１、６０４は省略されている。

図７（Ａ）に示すように、下部電極２０８は選択線２０２、信号線２０６で形成された格子内に、受光画素ごとに分離されて形成されている。また端子部１１３には、取出し端子６０１と接続される端子６０３が形成されている。端子６０３は端子６０１と同様に、周辺駆動回路１１２と接続されていない受光マトリクス１１１の周囲に沿って、『Ｌ』字型に形成されている。図７（Ａ）の線Ａ−Ａ’による断面図が図４（Ａ）に図示されている。

図７（Ｂ）に示すように、端子６０１と端子６０３とは絶縁膜５４０に形成された複数のコンタクトホールを介して上下間で接続されている。コンタクトが小さいほどアンテナ効果が緩和されるため、端子６０１と６０３は複数のコンタクトホール６０５により接続する。なお。図７（Ａ）の線Ｄ−Ｄ’による断面図が図７（Ｂ）に相当する。コンタクトホール６０５のピッチは例えば受光画素のピッチと同程度であれば、上部電極を等電位にするのに問題がない。

他方、表示マトリクス１２１には、図１１に示すように電極層３０８が、選択線３０２、信号線３０６および、電極３０７とのコンタクト部を除いた活性層３０１を覆うように格子状に一体的に形成されている。電極層３０８は受光部に光が入射するのを防ぐと共に、有効表示領域以外から光が漏れることを防止している。さらに、電極層３０８は表示マトリクス１２１外部において、取出し配線６０２に接続されている。取出し配線６０２はその電位が一定電位に固定されるため、電極層３０８の電位も一定電位に固定される。これにより、電極層３０８の下層の選択線３０２、信号線３０６の電位の変動によって、電極層３０８の上層の画素電極の電位が変動することを抑制できる。

次に、チタン膜１１、シリコン膜のパターニング終了後、図４（Ａ）に示すように、真性もしくは実質的に真性な非晶質シリコン膜１４を１〜２μｍ、ここでは１．５μｍの膜厚に形成し、連続してボロンを含んだｐ型の非晶質シリコン膜１５を３０〜１００ｎｍの厚さに、ここでは５０ｎｍの厚さに成膜する。さらに、受光部の上部電極を構成する透明導電膜、ここではＩＴＯ膜１６を１２０ｎｍの厚さに成膜する。そして、これら膜１４〜１６をパターニングするためのレジストマスク１７を形成する。

なお、非晶質シリコン膜１４が実質的に真性な状態とは、ボロン等のｐ型不純物を５×１０¹⁶〜１×１０¹⁹ｃｍ^-3程度添加し、そのフェルミ準位がバンドギャプの中央に位置した状態をいう。これは非晶質シリコンは成膜時にはフェルミ準位がバンドギャプの中央に必ずしも位置している訳ではなく、若干ｎ型になる方向にフェルミ準位がずれている。そのため、上記のようにｐ型不純物を添加することで、フェルミ準位をバンドギャプの中央にすることができる。この場合に不純物が添加されているが、フェルミ準位をバンドギャプの中央にある状態を実質的に真性な状態であるとしている。

なお、真性または実質的に真正な非晶質シリコン膜１４の代わりに非晶質シリコンゲルマニュームを用いることができる。また、ｐ型非晶質シリコン膜１５の代わりに微結晶シリコンを用いることもできる。

次に、レジストマスク１７を用いて、ＩＴＯ膜１６、シリコン膜１５、１４を順次パターニングして、図４（Ｂ）に示すように、上部電極２１２、ｐ層２１１、ｉ層２１０をそれぞれ形成する。ＩＴＯ膜１６、シリコン膜１５、１４をパターニングするには、ＣＦ₄／ＳＦ₆／Ｏ₂を混合したエッチングガスを用いたＲＩＥエッチングを用いる。なお、ＩＴＯ膜１６をパターニングした後は、シリコン膜のみをエッチングするガスを用いることにより、上部電極２１２をマスクにしてシリコン膜１５、１４をエッチング可能であるため、レジストマスク１７は不要になる。しかしシリコン膜１５、１４のエッチング時に、レジストマスク１７を残存させることで、ＲＩＥエッチングによって上部電極２１２が変質することを防止できる。

本実施例では、シリコン膜１５、１４とＩＴＯ膜１６とのパターニング工程を連続して行う、即ち、ＩＴＯ膜成膜前にシリコン膜１５、１４の成膜の間にパターニング工程を行わないことで、上部電極２１２と光電変換層２１０とのパターンずれによる開口率低下を回避することができる。

また上部電極２１２とｐ層２１１、ｉ層２１０を、受光マトリクス１１１内のみでなく、端子部１１３側に突出させて形成する。これは、後に、開口率を低下することなく、上部電極２１２を電極６０４に接続させるためであり、製造マージンや受光部の信頼性を考慮して、端子部１１３側に突出させる幅は、受光画素のピッチの２〜１０倍程度とすればよい。

また、受光部の信頼性の点から、ｉ層２１０において、受光マトリクス１１１の境界部を絶縁化して、受光マトリクス１１１外部のｉ層２１０で発生したフォトキャリアが受光マトリクス１１１内に漏れ込むことを防止すると良い。絶縁化の方法の１つとして、受光マトリクス１１１の境界部に沿ってｉ層２１０に溝部を形成し、この溝部に絶縁物を埋め込む方法が挙げられる。この溝部はｉ層２１０を完全に分断するように形成しても良い。なお、上記のように境界部を絶縁化する場合は、シリコン膜１４、１５のパターニング工程と、ＩＴＯ膜１６のパターニング工程を別々に行う必要がある。

次にレジストマスク１７を除去した後、図１に示すように、表示マトリクス１２１の画素電極３１２の下地となる第３の層間絶縁膜５５０を基板５００全面に形成する。絶縁膜５５０受光マトリクス１１１のパッシベーション膜としても機能する。第３の層間絶縁膜５５０を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂膜を形成して、平坦な表面を得るようにする。本実施例では、ポリイミド膜を形成し、受光マトリクス１１１での膜厚が、０．３〜１μｍ、ここでは０．５μｍとなる成膜にする。

次に層間絶縁膜５５０に、上部電極２１２、電極３０９および端子６０３に達するコンタクトホールを形成する。ここでは、エッチングガスにはＣＦ₄を１〜１０％混合したＯ₂ガスを用いたＲＩＥエッチング法を用いる。層間絶縁膜５５０は樹脂でなるためＯ₂ガスのみでエッチング可能であるが、ＣＦ₄混合することにより、電極３０９、６０４上のシリコン膜でなるｎ層３１０、６０４もエッチングされる。

コンタクトホールを開口後、１００〜３００ｎｍ厚さ、ここでは１２０ｎｍのＩＴＯ膜をスパッタ法にて成膜し、ＣＦ₄／ＳＦ₆／Ｏ₂を混合したエッチングガスを用いてパターニングして、電極３０９に接続された画素電極３１２、および上部電極２１２を端子６０３に接続するための取出し端子６０６が形成される。この状態の受光マトリクス１１１、表示マトリクス１２１の上面図をそれぞれ、図８（Ａ）、図１２に示す。

図８（Ａ）に示すように、取出し端子６０６は端子６０３同様、受光マトリクス１１１の駆動回路１２１が接続されていない周囲を囲むように、『Ｌ』字型に形成されている。そして、端子６０６は受光マトリクス１１１外部において上部電極２１２に接続され、端子部１１３において端子６０３に接続されている。この構造により、取出し端子６０１を一定電位に固定することにより、上部電極２１２は端子６０６、６０３を介して、その電位が一定電位に固定される。例えば、端子６０１を一定電位に固定するには、端子６０１を図１に示す取出し端子部１３０に形成される外部取出し端子に接続する。この場合、外部取出し端子を信号線２０６、３０６と同一の導電膜で形成して、外部取出し端子と取出し端子６０１を一体的に形成することも可能である。

なお、上部電極２１２の全体を一定電位にするためには、端子６０６を接続するためのコンタクトホール６０７は受光画素のピッチと同程度とすればよい。なお、図８（Ａ）の線Ｄ−Ｄ’による断面図を図８（Ｂ）に示す。また図８（Ａ）の線Ａ−Ａ’による断面図が図１に図示されている。

ここで、端子６０１、６０３、６０６は受光マトリクス１１１が駆動回路１２１と接続されていない周囲を囲むように形成したため、図１の断面構成からも明らかなように、受光部（フォトダイオード）側面が端子６０１、端子６０３、６０６で囲まれている。ここでは、端子６０１、端子６０３、６０６は電位が一定に固定されているため、受光部に対するシールドとして機能させることができる。よって、表示マトリクス１２１と受光マトリクス１１１を同一基板に設けても、受光部の信頼性を保つことができる。

さらに、選択線２０２、信号線３０２が周辺回路１１２Ｈ、１１２Ｖとの接続端の他端も端子６０１、６０３、６０６によって、電気的に保護できるため、受光マトリクス１１１に配置されるＴＦＴの静電破壊を抑制できる。

他方、表示マトリクス１２１においては、図１２に示すように、画素電極３１２は表示画素ごとに電気的に分離され、その周縁が電極層３０８と重なるように形成される。この構造により、絶縁膜５５０を誘電体とし、電極層３０８、画素電極３１２を対向電極とする補助容量が形成できる。なお、図１２において電極層３０８上のｎ層３０９は省略されている。

実施例において、受光マトリクス１１１をＴＦＴを作製した後、ＴＦＴ上に受光部（フォトダイオード）を形成する積層型としたので、従来のように受光部を非晶質シリコン膜で形成しても、受光ＴＦＴ２００を多結晶シリコンで構成することができる。よって、ガラス基板等の絶縁性基板上に、変換効率が良く、高速応答可能なイメージセンサが作製できる。

また、イメージセンサを積層構造とすることで、従来多結晶シリコンＴＦＴで構成されている液晶パネルの作製工程と整合性が保たれる。従って、イメージセンサと液晶パネルの各特性を損なうことなく同一基板上に集積化できる。

本実施例では、受光マトリクス１１１に受光画素を２次元に配列したが、受光画素を１次元に配列したラインセンサとしても良い。また、受光画素のフォーマットを表示部のフォーマットと同一にすると、受光画素と表示画素が１対１に対応するため、受光マトリクス１１１で検出された画像を表示マトリクス１２１に表示するための信号処理が簡単化、高速化できる。ラインセンサとした場合も、受光画素数は、列方向又は行方向の表示画素数と同じにすると良い。

画素フォーマットを一致させた場合には、例えば表示マトリクス１２１のフォーマットを６４０×４８０（ＶＧＡ規格）とし場合には、１つの受光画素ピッチを１０μｍ程度とすると、受光マトリクス１１１の占有面積は６．４ｍｍ×４．８ｍｍ程度となり、液晶パネルに集積化することは可能である。

本実施例では、受光部を抵抗型のフォトダイオードとしたため、下部電極２０８、上部電極とオーミック接合させるｎ層２０９、ｐ層２１１を設けたが、例えばショットキー型とする場合は、ｎ層２０９、ｐ層２１１を省略すればよい。

本実施例では、透過型液晶パネルとしたが、画素電極３１２を鏡面表面を有する反射型電極とし、直視型の液晶パネルとすることもできる。

本実施例では、受光マトリクス１１１において、受光部（フォトダイオード）と接続される信号読出し回路として、スイッチング素子として機能するＴＦＴを１つ設けたパッシブ型としたが、例えば、増幅機能を有するアクティブ型とし、複数のＴＦＴで構成することもできる。

本実施例は、受光領域１１１の端子部１１３の変形例である。本実施例を図１５を用いて説明する。

本実施例では、信号線３０６と同じ出発膜でなる端子６０１を省略する。この場合、最下層の配線７０１は電極層３０８と同一の出発膜でなる配線となる。配線７０１の形状は、実施例１の端子６０１と同様とし、受光マトリクス１１１外部へ延長して、外部取出し端子部１３０に形成される端子と接続するようにすればよい。

本実施例は、受光領域１１１の端子部１１３の変形例である。本実施例を図１６を用いて説明する。

本実施例では、端子６０１及び電極３０８を省略する。この場合、端子部１１３に配置される配線８０１は画素電極３１２と同一の出発膜でなる配線のみとなる。配線８０１の形状は、実施例１の端子６０１と同様とし、受光マトリクス１１１外部に延在して、外部取出し端子部１３０に形成される端子と接続するようにすればよい。

本実施例は、受光領域１１１の端子部１１３の変形例である。実施例１では端子部の最下層の端子６０１と信号線３０６と同じ出発膜で形成したが、選択線３０２と同じ出発膜で構成することも可能である。

本実施例の受光領域１１１の端子部１１３の変形例である。実施例１において電極層３０８と同じ出発膜でなる端子６０３を省略して、端子６０６と端子６０１を直接に接続する。また、この場合、実施例４で述べたように、端子６０１を選択線３０２と同じ出発膜で構成することも可能である。

本実施例は、実施例１で説明した、イメージセンサ一体型の液晶パネルの応用製品を説明する。図１７に本実施例の電子機器の模式的な外観図を示す。

実施例１の液晶パネルは撮像機能を有する受光領域と、表示領域が一体的に設けられているため、ＴＶ会議システム、ＴＶ電話、インターネット用端末やパーソナルコンビュータ等の通信機能を備えた表示部に好適である。例えば、表示部で対話者の端末から送信された映像を見ながら、受光マトリクスで自身の姿を撮影して、対話者の端末にその映像を転送することできるので、動画像を双方向通信することが可能である。

またこのような電子機器の１つとして、図１７（Ａ）に、液晶パネルを有するノート型パソコン２０００を示す。２００１が液晶パネルであり、２００２がイメージセンサ部である。

また他の電子機器として、図１７（Ｂ）に、テレビ電話２０１０を示す。２０１１が液晶パネルであり、２０１２がイメージセンサ部である。使用者は自身の姿を姿をイメージセンサ部２０１２で撮影しつつ、また液晶パネルにて２０１１通話相手の姿を見ながら通話することができる。

更に図１７（Ｃ）にはペン入力型の携帯型情報端末機器２０２０を示す。２０２１が液晶パネルであり、２０２１がエリアセンサ部である。エリアセンサ２０２１により、名紙等の文字・図画情報を取り込んで、液晶パネル２０２１に表示したり、携帯型情報端末機器内にこれらの情報を保存できるようになっている。

本発明では液晶パネルとセンサ部を同一基板に設けたため、小型、軽量でとすることができる。またセンサ部の駆動を液晶パネルと共有化することも可能であるため、省電力化が図れる。よって、図１７で示したような、バッテリー駆動型の電子機器に本発明は好適である。

実施例１の液晶パネルの断面図。実施例１の液晶パネルの正面図。実施例１の液晶パネルの作製工程を説明するための断面図。実施例１の液晶パネルの作製工程を説明するための断面図。実施例１の受光マトリクスの作製工程の説明するための正面図。実施例１の受光マトリクスの作製工程の説明するための正面図。。実施例１の受光マトリクスの作製工程の説明するための正面図及び断面図。実施例１の受光マトリクスの作製工程の説明するための正面図及び断面図。。実施例１の表示マトリクスの作製工程の説明するための正面図。実施例１の表示マトリクスの作製工程の説明するための正面図。実施例１の表示マトリクスの作製工程の説明するための正面図。実施例１の表示マトリクスの作製工程の説明するための正面図。実施例１の駆動回路の作製工程を説明するための正面図。実施例１の駆動回路の作製工程を説明するための正面図実施例２のの液晶パネルの断面図実施例３のの液晶パネルの断面図実施例６の液晶パネルの応用製品の模式的な外観図。

符号の説明

１１０受光領域
１１１受光マトリクス
１１２周辺駆動回路
１１３端子部
１２０画素領域
１２１表示マトリクス
１２２周辺駆動回路
２０１活性層
２０２選択線
２０６信号線
２０７ソース電極
２０８下部電極
２０９ｎ層
２１０ｉ層
２１１ｐ層
２１２上部電極
３０１活性層
３０２選択線
３０６信号線
３０７ドレイン電極
３０８電極層
３０９電極
３１２画素電極
６０１、６０３、６０６取出し端子

Claims

複数の受光画素を有し、
前記複数の受光画素は、光を電荷に変換する受光部と、前記受光部に電気的に接続されたスイッチング素子とを有し、
前記受光部は、前記複数の受光画素ごとに分離された複数の第１の導電層と、光電変換層と、前記複数の受光画素に共通な第２の導電層とを有し、
前記第２の導電層は、前記第２の導電層の上層に形成された取出し配線と電気的に接続され、
前記取出し配線は、前記第２の導電層の下層に形成された取出し端子と電気的に接続され、
前記取出し配線と前記取出し端子とは、複数のコンタクトホールによって電気的に接続され、
前記複数のコンタクトホールの間隔が、前記複数の受光画素の画素ピッチと等しくなるように配置されていることを特徴とするイメージセンサ。