JP4271268B2 - イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 - Google Patents

イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 Download PDF

Info

Publication number
JP4271268B2
JP4271268B2 JP27345897A JP27345897A JP4271268B2 JP 4271268 B2 JP4271268 B2 JP 4271268B2 JP 27345897 A JP27345897 A JP 27345897A JP 27345897 A JP27345897 A JP 27345897A JP 4271268 B2 JP4271268 B2 JP 4271268B2
Authority
JP
Japan
Prior art keywords
light receiving
image sensor
electrically connected
extraction
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27345897A
Other languages
English (en)
Other versions
JPH1197690A (ja
Inventor
宏勇 張
真之 坂倉
由里香 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP27345897A priority Critical patent/JP4271268B2/ja
Priority to US09/156,461 priority patent/US7046282B1/en
Publication of JPH1197690A publication Critical patent/JPH1197690A/ja
Priority to US11/418,279 priority patent/US7286173B2/en
Priority to US11/838,600 priority patent/US7791117B2/en
Application granted granted Critical
Publication of JP4271268B2 publication Critical patent/JP4271268B2/ja
Priority to US12/875,537 priority patent/US8564035B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

【０００１】
【発明の属する技術分野】
本発明は、光を電荷に変換する受光部と、受光画素を走査して、受光部で発生した電荷を信号として読み出す走査回路を有するイメージセンサに関するものであり、特に走査回路上に受光部を積層した積層型のイメージセンサに関するものである。
【０００２】
更に、他の発明は積層型のイメージセンサと表示マトリクスとを一体化したアクティブマトリクス型表示装置に関するものである。
【０００３】
【従来の技術】
光センサは、光を電気信号に変換するセンサとして広く用いられている。例えば、ファクシミリ、複写機、ビデオカメラ、デジタルスチルカメラ等のイメージセンサとして広く使用されている。
【０００４】
マルチメディアの要求に対応するため、イメージセンサの画素の高密度化が急激に進んでいる。例えば、デジタルスチルカメラの画素の規格はＶＧＡ（６４０×４８０＝３１万画素）から、ＳＶＧＡ、ＸＧＡへと高密度化され、更にＳＸＧＡ（１２８０×１０２４＝１３１万画素）へと高密度化が進んでいる。
【０００５】
また、デジタルスチルカメラ等のマルチメディアツールの小型化、低コスト化の要求から、光学系は２／３inchから１／２inch、１／３inch、１／４inchへと年々小型化されている。
【０００６】
このように、画素の高密度化、光学系の小型化を実現するうえで、小さな受光セルであって、変換効率の良いイメージセンサが要求される。この要求を満足するため、例えば開口率を向上するため、受光部で発生した電荷を信号として読み出す走査回路と、受光部（フォトダイオード部）とを積層した積層型イメージセンサが提案されている。
【０００７】
近年、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴする技術が鋭意研究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等の駆動回路を作製することが可能になり、表示マトリクスと、表示マトリクスを駆動する周辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネル実用化に至っている。そのため、液晶パネルが低コスト化、小型化、軽量化されたため、パーソナルコンピュータ、携帯電話、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表示部に用いられている。
【０００８】
現在、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報処理端末装置が実用化されており、その表示部にはアクティブマトリクス型液晶パネルが用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナーやデジタルカメラ等の周辺機器が必要である。そのため、情報処理端末装置の携帯性が損なわれてしまっている。また、使用者に周辺機器を購入するための経済的な負担をかけている。
【０００９】
また、アクティブマトリクス型表示装置は、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の表示部にも用いられている。これらシステムや、端末では、対話者や使用者の映像を撮影するカメラを備えているが、表示部とカメラ部は個別に製造されてモジュール化されている。
【００１０】
【発明が解決しようとする課題】
本発明では、積層型のイメージセンサにおいて、さらなる開口率の向上を図ることを課題とし、特に、受光部の光入射側の上部電極を定電位に固定するための取出し端子の構造に関する。
【００１１】
本発明の目的は、上述した問題点を解消し、表示マトリクス、周辺回路が形成される基板上に、イメージセンサを設けることにより、撮像機能と表示機能とを兼ね備えたインテリジェント化されたアクティブマトリクス型表示装置をすることにある。
【００１２】
【課題を解決するための手段】
上述の課題を解決するために本発明は、複数の受光画素が配置された受光画素領域に、光を電荷に変換する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出し部とが積層されたイメージセンサであって、
前記受光部は、前記受光画素ごとに分離された複数の下部電極と、光電変換層と、前記受光画素に共通な上部電極とを有し、
前記イメージセンサは、前記上部電極と異なる層に形成された取出し端子を有し、
前記受光画素領域外部において、前記上部電極は前記取出し端子と光入射側で接続されていることを特徴とする。
【００１３】
更に、本発明は、複数の選択線と複数の信号線が格子状に配置され、複数の画素電極を有する表示マトリクスと、複数の受光画素が配置された受光画素領域に、光を電荷に変換する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出し部とが積層されたイメージセンサとを同一基板上に有するアクティブマトリクス型表示装置であって、
前記受光部は、前記受光画素ごとに分離された複数の下部電極と、光電変換層と、前記受光画素に共通な上部電極とを有し、前記上部電極は、光入射側で取出し端子に接続され、前記取出し端子は前記上部電極と異なる層に形成されていることを特徴とする。
【００１４】
更に、上記イメージセンサ一体型アクティブマトリクス型表示装置において、前記信号線及び前記選択線を少なくとも覆う電極層を形成し、かつ受光部の下部電極を前記電極層と同じ出発膜で形成されすることを特徴とする。
【００１５】
更に、イメージセンサ一体型アクティブマトリクス型表示装置において、
前記画素マトリクスは、前記基板上に形成され、前記信号線及び前記選択線に接続された能動素子と、前記能動素子を覆う第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記信号線及び前記選択線とを少なくとも覆う電極層と、前記電極層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記能動素子に接続された画素電極とを有し、
前記イメージセンサは、前記基板上に形成された前記信号読出し部と、前記信号読出し部を覆う前記第１の絶縁膜と、前記第１の絶縁膜上に形成され前記電極層と同じ出発膜でなり、前記受光画素ごとに分離された複数の下部電極と、前記下部電極上に形成された光電変換層と、前記光電変換層上に形成され、前記受光画素に共通な上部電極と、前記上部電極を覆う前記第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記上部電極に接続された取出し端子とを有し、
前記上部電極は、前記画素電極と同じ出発膜で形成されていることを特徴とする。
【００１６】
【発明の実施形態】
図１を用いて、本実施形態の周辺回路一体型のアクティブマトリクス型表示装置において、素子基板にイメージセンサを一体的に設けた表示装置を説明する。
【００１７】
基板５００上には、受光マトリクス１１１と表示マトリクス１２１が形成されている。表示マトリクス１２１には、信号線３０７及び選択線３０２が格子状に配列され、この格子内に、信号線３０７及び選択線３０２接続されたＴＦＴでなる能動素子が表示画素ごとに配置されている。
【００１８】
表示マトリクス１２１には、ＴＦＴを覆う第２の絶縁膜５４０と、第２の絶縁膜５４０上に形成され、選択線３０２及び信号線３０７とを少なくとも覆う電極層３０８が配置されている。図１において、電極層３０８は分断されているように図示されているが、格子状に一体的に配置されている。
【００１９】
電極層３０８上には第３の絶縁膜５５０が形成され、第３の絶縁膜５５０上には画素電極３１２が形成されている。画素電極３１２は第１、第２の絶縁膜５４０、５５０に設けられたコンタクトホールを介して表示マトリクスのＴＦＴに接続されている。
【００２０】
電極層３０８は、表示マトリクス１２１に配置されている能動素子に光が入射するのを防止すると共に、有効表示領域からの光が表示に寄与して、表示特性が劣化するのを防いでいる。また電極層３０８の電位を固定することにより、選択線３０２、信号線３０６の電位の変動が、画素電極３１２の電位にフィードバックされることが防止できる。
【００２１】
他方、受光マトリクス１１１には、信号読取り部として、ＴＦＴをスイッチング素子として用い受光画素を走査するための走査回路が配置されている。信号読取り部は、表示部の能動素子と同様、第１の絶縁膜５４０に覆われている。第１の絶縁層５４０上には、受光部が形成されている。第２の絶縁ゲイト型半導体素子により、受光部で発生した電荷、もしくは受光部の電位の変化が信号として読み出される。
【００２２】
受光部は、受光画素ごとに分離された複数の下部電極２０８と、下部電極２０８上に形成された光電変換層２１０と、光電変換層２１０上に形成され、受光画素に共通な上部電極２１２とで構成されている。下部電極２１２は電極層３０８と同じ出発膜で形成されている。受光部は第２の絶縁膜５５０によってパッシベーションされている。
【００２３】
光電変換膜２１０は真性もしくは実質的に真性な非晶質シリコンや非晶質シリコンゲルマニューム等のシリコン系半導体を用いることができる。ｐｉｎ接合を有するシリコン系半導体膜を用いることもできる。また受光部をフォトコンダクタとする場合には、一般に固体撮像管に用いられてるＺｎＳｅ／ＺｎＣｄＴｅ膜や、Ｓｅ／Ｔｅ／Ａｓ等の積層膜を用いることができる。
【００２４】
なお、図１において、膜２０９、膜２１１は非晶質シリコンでなる光電変換層２１０を下部電極２０８、上部電極２１２にオーミック接合させるためのｎ型、ｐ型非晶質シリコン膜である。なお、ｎ型非晶質シリコン膜２０９の代わりに、非晶質シリコン膜２１０のバリア膜として機能する膜を設けても良い。この場合、リン等のｎ型不純物が添加された酸化珪素膜、窒化珪素膜、炭化珪素膜等を用いることができる。
【００２５】
上部電極２１２の電位を固定するために、前記受光マトリクス１１１外部において、受光部の上部電極２１２は、第２の絶縁膜５５０に設けられたコンタクトホールを介して、画素電極３１２と同じ出発膜でなる取出し配線６０６に接続されている。
【００２６】
更に、取出し配線６０６は、電極層３０８と同じ出発膜でなる取出し端子６０３に接続され、さらに取出し端子６０３は信号線３０７と同じ出発膜でなる取出し端子６０１に接続されている。取出し端子６０１は基板外部の配線との接続部となる外部端子に、直接もしくは他の配線を介して接続されている。取出し端子６０１を一定電位に固定することにより、上部電極２１２の電位が一定に固定できる。
【００２７】
積層型イメージセンサにおいて、開口部が全て上部電極２１２に覆われ、その電位が一定に固定されるため、光入射側から侵入する雑音を上部電極２１２にてシールドすることができる。さらに、本実施形態では、受光部の側面は、端子６０１、６０３、６０６で囲まれ、これら端子の電位は一定に固定されるため、受光部側面からの雑音が侵入することも抑制できる。よって、Ｓ／Ｎ比が向上でき、高性能、高信頼性のイメージセンサを提供できる
【００２８】
本実施形態では、表示マトリクス１２１と受光マトリクス１１１を同一基板上に形成するために、成膜プロセス及びパターニングプロセスを各マトリクス１１１、１２１とで共通化することを特徴とする。絶縁膜５４０、５５０を各マトリクス１１１、１２１で共有する。
【００２９】
更に電極層３０８と下部電極２０８、画素電極３１２と取出し端子６０６とを同一の成膜プロセス及びパターニングプロセスで形成する。これにより、追加工程を最小限にして、イメージセンサ一体型のアクティブマトリクス型表示装置を提供することが可能であり、製造コストを安価におさえることができる。
【００３０】
また本実施形態では、受光部の上部電極２１２の電位を固定するために、上部電極２１２を外部端子に接続するための取出し端子６０６を、上部電極２１２と一体的に形成せずい点に特徴を有する。この取出し端子６０６を上部電極２１２と異なる層に形成し、かつ上部電極２１２の光入射側で接続することにある。
【００３１】
この取出し端子６０６を上部電極２１２と一体的に形成した場合には、上部電極２１２と光電変換層２１０とのパターンが異り、上部電極２１２のパターニング工程は光電変換層２１０と異なることとなる。このため、上部電極２１２のパターニングのマスクずれにより、開口率が低下するおそれがある。
【００３２】
他方、上部電極２１２と取出し端子とをそれぞれ異なる層に配置された導電膜で構成することにより、１つのレジストマスクを用いて、上部電極２１２と光電変換層２１０とのパターニングを連続して行うことが可能になり、マスクずれによる開口率の低下を防止するという効果を得る。更に光電変換層２１０をパターニングする際に、光電変換層２１０上には上部電極２１２が存在するため、光電変換層２１０のパターニングプロセス時のダメージを抑制することができる。
【００３３】
本実施形態では、上部電極２１２と取出し端子６０６とをそれぞれ異なる層に配置された導電膜で構成する。上部電極２１２と光電変換層２１０とを同じプロセスでパターニングするには、この導電膜は上部電極２１２よりも上部に形成することも重要であり、取出し端子６０６を上部電極２１２の光入射側で接続させる。またこの取出し端子６０６を画素電極３１２と同じプロセスによって形成することにより、アクティブ型表示装置の製造プロセスとの整合性をとる。
【００３４】
【実施例】
図１〜図１６を用いて、本発明の実施例を詳細に説明する。
【００３５】
［実施例１］ 本実施例は、イメージセンサと表示マトリクスとを同一基板上に備えた透過型液晶表示装置に関するものである。
【００３６】
図２は、本実施例の液晶表示装置の正面図である。図２に示すように基板１００上には、受光領域１１０と表示領域１２０とが共に設けられている。受光領域１１０には、複数の受光画素がマトリクス状に配置された受光マトリクス１１１と、受光マトリクス１１１に接続された周辺回路１１２と、周辺回路が接続されていない受光マトリクス１１１の周囲を囲むように、取出し端子が配置される端子部１１３とが形成されている。受光マトリクス１１１は、受光部（フォトダイオード）と、受光部で発生した電荷を信号として読み出すための半導体素子が積層した構造を有する。
【００３７】
他方、表示領域１２０は、画素電極と画素電極に接続された能動素子とが配置された表示マトリクス１２１と、表示マトリクス１２１配置された能動素子を駆動するための周辺駆動回路１２２とが設けられている。更に、基板１００上には、基板外部の電源線等の配線との接続部となる外部取出し端子部１３０が設けられている。
【００３８】
本実施例では、受光マトリクス１１１の絶縁ゲイト型半導体素子、表示マトリクス１２１の能動素子、及び周辺駆動回路１１２、１２２に配置される半導体素子を、ＣＭＯＳ技術を用いてＴＦＴ（薄膜トランジスタ）にて同時に作製する。以下に本実施例の液晶パネルの作製方法を説明する。
【００３９】
図３、図４には、受光マトリクス１１１、取出し端子部１１３及び表示マトリクス１２１の断面図を示す。また、図５〜図８には受光領域１２１の作製過程を示す正面図を示し、図９〜図１２には表示マトリクス１２１の作製過程を示す正面図を示し、図１３、図１４には周辺回路１１２、１２２に配置されるＣＭＯＳ−ＴＦＴの作製過程を示す正面図を示す。
【００４０】
まず図３（Ａ）に示すように、ガラス基板５００全面に、基板からの不純物の拡散を防止するための下地膜５１０を形成する。下地膜５１０として、プラズマＣＶＤ法によって、酸化珪素膜を２００ｎｍの厚さに形成する。
【００４１】
図３（Ａ）の受光マトリクス１１１、表示マトリクス１２１及びＣＭＯＳ−ＴＦＴの正面図が図５、図９、図１３に相当する。図５、図９において線Ａ−Ａ’、線Ｂ−Ｂ’に沿った断面図が図３（Ａ）に対応する。
【００４２】
本実施例では透過型液晶パネルを作製するため、基板５００は可視光を透過する基板であれば良く、ガラス基板５００の代わりに石英基板等も用いることができる。なお、本実施例では、ＴＦＴを多結晶シリコン膜で形成するため、基板５００は多結晶シリコン膜の形成プロセスに耐え得るものを選択する。多結晶シリコン膜は移動度が１０〜２００cm2 ／Ｖsec程度と非常に大きく、多結晶シリコンでＴＦＴのチャネル形成領域を構成することにより、高速応答させることができ、特に、受光マトリクス１１０のＴＦＴや、周辺駆動回路１１２、１２２のＣＭＯＳ−ＴＦＴに有効である。
【００４３】
次に、プラズマＣＶＤ法によって非晶質シリコン膜を５５ｎｍの厚さに成膜し、エキシマレーザ光を照射して、多結晶化する。非晶質珪素膜の結晶化方法として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとを併用する方法等を用いることができる。
【００４４】
次に、多結晶化されたシリコン膜を島状にパターニングして、ＴＦＴの活性層２０１、３０１、４０１、４０２を形成する。次に、これら活性層２０１、３０１、４０１、４０２を覆うゲイト絶縁膜５２０を形成する。ゲイト絶縁膜５２０はシラン（ＳｉＨ4）とＮ2Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０ｎｍの厚さに形成する。
【００４５】
次に、Ａｌ、Ｃｒ、Ｍｏ等の金属や導電性ポリシリコン膜等の導電膜を成膜しパターニングして、選択線２０２、３０２、ゲイト電極４０３を形成する。これら配線・電極２０２、３０２、４０３をマスクにして、公知のＣＭＯＳ技術を用いて活性層２０１、３０１、４０１、４０２に導電性を付与する不純物をドーピングしてソース及びドレイン領域を形成する。
【００４６】
活性層２０１にリンをドープすることにより、 N 型のソース領域２０３、ドレイン領域２０４、チャネル形成領域２０５が自己整合的に形成され、活性層３０１にリンをドープすることにより、 N 型のソース領域３０３、ドレイン領域３０４、チャネル形成領域３０５が自己整合的に形成され、活性層４０１にリンをドープすることにより、 N 型のソース領域、ドレイン領域、チャネル形成領域が自己整合的に形成される。活性層２０１、３０１、４０１をレジストマスクで覆い、活性層４０２のみにボロンをドープして、Ｐ型のソース領域およびドレイン領域と、チャネル形成領域を自己整合的に形成する。ドーピング後、ドーピングされた不純物を活性化する。
【００４７】
なお、本実施例では活性層２０１、３０１、４０１が多結晶シリコンであるため、配線・電極２０２、３０２、４０３を形成する前に、少なくともＮチャネル型ＴＦＴのチャネル形成領域となる領域にボロン等のＰ型の不純物を添加して、しきい値を最適化するのが好ましい。
【００４８】
次に、図３（Ｂ）に示すように、基板５００全面を覆う第１の層間絶縁膜５３０を形成する。層間絶縁膜５３０に各ＴＦＴのソース領域およびドレイン領域に達するコンタクトホール及びＣＭＯＳ−ＴＦＴのゲイト電極４０３に達するコンタクトホールをそれぞれ形成する。しかる後、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成し、パターニングして、受光マトリクス１１１の信号線２０６、ソース電極２０７と、表示マトリクス１２１の信号線３０６、ドレイン電極３０７がそれぞれ形成される。
【００４９】
この状態の受光マトリクス１１１、表示マトリクス１２１の正面図が図６、図１０に相当する。図６、図１０において線Ａ−Ａ’、線Ｂ−Ｂ’に沿った断面図が図３（Ａ）に対応する。
【００５０】
更にＣＭＯＳ−ＴＦＴには、図１４に示すようにゲイト電極４０３に接続される入力配線４１１、ｎチャネル型ＴＦＴのソース領域に接続される配線４１２、ｐチャネル型ＴＦＴのドレイン領域に接続される配線４１３、ｎチャネル型ＴＦＴのドレイン領域４０６とｐチャネル型ＴＦＴのソース領域４０８とを接続する配線４１４を形成する。
【００５１】
図６に示すように、受光マトリクス１１１において、選択線２０２は周辺回路１２２Ｈに接続され、周辺回路１２２Ｈから、受光部で発生した信号電荷を読み取る受光画素を指定する選択信号が入力される。また信号線２０６は周辺回路１１２Ｖに接続され、読み出された信号電荷は、信号線２０６を経て周辺回路１１２Ｖに出力され、周辺回路１１２Ｖから映像信号として外部に出力される。
【００５２】
さらに、取出し端子部１１３には、取出し端子６０１が形成される。図６に示すように、取出し端子６０１は、受光マトリクス１１１の周囲であって周辺駆動回路１１２が接続されていない周囲に沿って『Ｌ』字型に形成されている。更に取出し端子６０１は受光領域１１０外部に延在する部分を有し、この部分で外部取出し端子部１３０に形成された端子に接続されている。
【００５３】
更に、表示領域１２０内において、表示マトリクス１２１外部に後に形成される電極層３０８の電位を固定するための端子６０２も形成される。
【００５４】
以上のＣＭＯＳプロセスを経て、多結晶シリコンＴＦＴを用いた受光マトリクス１１１、表示マトリクス１２１及び駆動回路１１２、１２２に配置されるＣＭＯＳ−ＴＦＴが同時に完成する。ここでは、これらＴＦＴをトップゲイトのプラナ型としたが、逆スタガ等のボトムゲイト型としてもよい。この場合、活性層２０１、３０１、４０１、４０２と選択線２０２、３０２、ゲイト電極４０３の形成順序を逆にし、選択線２０２、３０２、ゲイト電極４０３を形成した後、ゲイト絶縁膜５２０を形成すればよい。また、ＬＤＤ領域やオフセット領域を設けてもよい。
【００５５】
次に、図３（Ｃ）に示すように、受光部ＴＦＴ２００と受光部とを絶縁分離するための第２の層間絶縁膜５４０を基板５００全面に形成する。第２の層間絶縁膜５４０には下層の凹凸を相殺して、平坦な表面が得られる樹脂膜が好適である。このような樹脂膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、第２の層間絶縁膜５４０の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第２の層間絶縁膜５４０としてポリイミド膜を１．５μｍの厚さに形成する。
【００５６】
次に、第２の層間絶縁膜５４０に、ソース電極２０７、ドレイン電極３０７、端子６０１、６０２に達するコンタクトホールをそれぞれ形成した後、受光部の下部電極、及び表示マトリクスの電極層を構成するＴｉ、Ｃｒ、Ｍｏ、Ａｌ等の導電膜１１を形成する。本実施例では導電膜として厚さ２００ｎｍのチタン膜１１をスッパタ法で成膜する。
【００５７】
次に、受光部の光電変換層と下部電極とをオーミック接合させるためのｎ型の非晶質シリコン膜１２を３０〜５０ｎｍの厚さに、ここでは３０ｎｍの厚さに基板全面に成膜する。チタン膜１１及びシリコン膜１２をパターニングするためのレジストマスク１３を形成する。
【００５８】
レジストマスク１３を用いて、図４（Ａ）に示すようにシリコン膜１２、チタン膜１１を順次パターニングする。ここでは、ドライエッチング法を用いる。シリコン膜１２のエッチングガスにはＣＦ4を１〜１０％混合したＯ2ガスを用いる。本実施例ではＣＦ4の濃度を５％とする。またチタン膜１１のエッチングガスにはＣｌ2 ／ＢＣｌ3／ＳｉＣｌ4を混合した塩素系ガスを用いる。なお、チタン膜１１は樹脂でなる絶縁膜５４０上に形成されるため、チタン膜１１のエッチングガス、エッチャントは樹脂を変質しないものを選択する必要がある。
【００５９】
チタン膜１１をパターニングすることにより、図４（Ａ）に示すように、受光マトリクス１１１には、受光部の下部電極２０８、表示マトリクス１２１の電極層３０８、画素電極との接続用電極３０９、および端子部１１３の端子６０３が形成される。これらチタンでなる電極２０８、３０８、３０９、６０３上には、チタン膜１１と概略同一形状にパターニングされたシリコン膜１１でなるｎ層２０９、３１０、３１１、６０４が形成される。
【００６０】
受光マトリクス以外のｎ層３１０、３１１、６０４は実質的な機能を有しないため、形成しなくともよい。この場合はチタン膜１１とシリコン膜１２のパターニングを別々に行えばよい。しかし、チタン膜１１とシリコン膜１２のパターニングを同時に行うことで、工程が簡略化できる。
【００６１】
なお、受光部のｎ層２０９として非晶質シリコンの代わりに微結晶シリコンを用いることもできる。また、リン等のｎ型不純物が添加された窒化珪素、酸化珪素、炭化珪素を用いることができる。
【００６２】
この状態の受光領域１１０および表示マトリクス１２０の上面図を図７（Ａ）、図１１にそれぞれ示す。なお、図７、図１１において、ｎ層２０９、３１０、３１１、６０４は省略されている。
【００６３】
図７（Ａ）に示すように、下部電極２０８は選択線２０２、信号線２０６で形成された格子内に、受光画素ごとに分離されて形成されている。また端子部１１３には、取出し端子６０１と接続される端子６０３が形成されている。端子６０３は端子６０１と同様に、周辺駆動回路１１２と接続されていない受光マトリクス１１１の周囲に沿って、『Ｌ』字型に形成されている。図７（Ａ）の線Ａ−Ａ’による断面図が図４（Ａ）に図示されている。
【００６４】
図７（Ｂ）に示すように、端子６０１と端子６０３とは絶縁膜５４０に形成された複数のコンタクトホールを介して上下間で接続されている。コンタクトが小さいほどアンテナ効果が緩和されるため、端子６０１と６０３は複数のコンタクトホール６０５により接続する。なお。図７（Ａ）の線Ｄ−Ｄ’による断面図が図７（Ｂ）に相当する。コンタクトホール６０５のピッチは例えば受光画素のピッチと同程度であれば、上部電極を等電位にするのに問題がない。
【００６５】
他方、表示マトリクス１２１には、図１１に示すように電極層３０８が、選択線３０２、信号線３０６および、電極３０７とのコンタクト部を除いた活性層３０１を覆うように格子状に一体的に形成されている。電極層３０８は受光部に光が入射するのを防ぐと共に、有効表示領域以外から光が漏れることを防止している。さらに、電極層３０８は表示マトリクス１２１外部において、取出し配線６０２に接続されている。取出し配線６０２はその電位が一定電位に固定されるため、電極層３０８の電位も一定電位に固定される。これにより、電極層３０８の下層の選択線３０２、信号線３０６の電位の変動によって、電極層３０８の上層の画素電極の電位が変動することを抑制できる。
【００６６】
次に、チタン膜１１、シリコン膜のパターニング終了後、図４（Ａ）に示すように、真性もしくは実質的に真性な非晶質シリコン膜１４を１〜２μｍ、ここでは１．５μｍの膜厚に形成し、連続してボロンを含んだｐ型の非晶質シリコン膜１５を３０〜１００ｎｍの厚さに、ここでは５０ｎｍの厚さに成膜する。さらに、受光部の上部電極を構成する透明導電膜、ここではＩＴＯ膜１６を１２０ｎｍの厚さに成膜する。そして、これら膜１４〜１６をパターニングするためのレジストマスク１７を形成する。
【００６７】
なお、非晶質シリコン膜１４が実質的に真性な状態とは、ボロン等のｐ型不純物を５×１０16〜１×１０19ｃｍ-3程度添加し、そのフェルミ準位がバンドギャプの中央に位置した状態をいう。これは非晶質シリコンは成膜時にはフェルミ準位がバンドギャプの中央に必ずしも位置している訳ではなく、若干ｎ型になる方向にフェルミ準位がずれている。そのため、上記のようにｐ型不純物を添加することで、フェルミ準位をバンドギャプの中央にすることができる。この場合に不純物が添加されているが、フェルミ準位をバンドギャプの中央にある状態を実質的に真性な状態であるとしている。
【００６８】
なお、真性または実質的に真正な非晶質シリコン膜１４の代わりに非晶質シリコンゲルマニュームを用いることができる。また、ｐ型非晶質シリコン膜１５の代わりに微結晶シリコンを用いることもできる。
【００６９】
次に、レジストマスク１７を用いて、ＩＴＯ膜１６、シリコン膜１５、１４を順次パターニングして、図４（Ｂ）に示すように、上部電極２１２、ｐ層２１１、ｉ層２１０をそれぞれ形成する。ＩＴＯ膜１６、シリコン膜１５、１４をパターニングするには、ＣＦ4／ＳＦ6／Ｏ2を混合したエッチングガスを用いたＲ
ＩＥエッチングを用いる。なお、ＩＴＯ膜１６をパターニングした後は、シリコン膜のみをエッチングするガスを用いることにより、上部電極２１２をマスクにしてシリコン膜１５、１４をエッチング可能であるため、レジストマスク１７は不要になる。しかしシリコン膜１５、１４のエッチング時に、レジストマスク１７を残存させることで、ＲＩＥエッチングによって上部電極２１２が変質することを防止できる。
【００７０】
本実施例では、シリコン膜１５、１４とＩＴＯ膜１６とのパターニング工程を連続して行う、即ち、ＩＴＯ膜成膜前にシリコン膜１５、１４の成膜の間にパターニング工程を行わないことで、上部電極２１２と光電変換層２１０とのパターンずれによる開口率低下を回避することができる。
【００７１】
また上部電極２１２とｐ層２１１、ｉ層２１０を、受光マトリクス１１１内のみでなく、端子部１１３側に突出させて形成する。これは、後に、開口率を低下することなく、上部電極２１２を電極６０４に接続させるためであり、製造マージンや受光部の信頼性を考慮して、端子部１１３側に突出させる幅は、受光画素のピッチの２〜１０倍程度とすればよい。
【００７２】
また、受光部の信頼性の点から、ｉ層２１０において、受光マトリクス１１１の境界部を絶縁化して、受光マトリクス１１１外部のｉ層２１０で発生したフォトキャリアが受光マトリクス１１１内に漏れ込むことを防止すると良い。絶縁化の方法の１つとして、受光マトリクス１１１の境界部に沿ってｉ層２１０に溝部を形成し、この溝部に絶縁物を埋め込む方法が挙げられる。この溝部はｉ層２１０を完全に分断するように形成しても良い。なお、上記のように境界部を絶縁化する場合は、シリコン膜１４、１５のパターニング工程と、ＩＴＯ膜１６のパターニング工程を別々に行う必要がある。
【００７３】
次にレジストマスク１７を除去した後、図１に示すように、表示マトリクス１２１の画素電極３１２の下地となる第３の層間絶縁膜５５０を基板５００全面に形成する。絶縁膜５５０受光マトリクス１１１のパッシベーション膜としても機能する。第３の層間絶縁膜５５０を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂膜を形成して、平坦な表面を得るようにする。本実施例では、ポリイミド膜を形成し、受光マトリクス１１１での膜厚が、０．３〜１μｍ、ここでは０．５μｍとなる成膜にする。
【００７４】
次に層間絶縁膜５５０に、上部電極２１２、電極３０９および端子６０３に達するコンタクトホールを形成する。ここでは、エッチングガスにはＣＦ4を１〜１０％混合したＯ2ガスを用いたＲＩＥエッチング法を用いる。層間絶縁膜５５０は樹脂でなるためＯ2ガスのみでエッチング可能であるが、ＣＦ4混合することにより、電極３０９、６０４上のシリコン膜でなるｎ層３１０、６０４もエッチングされる。
【００７５】
コンタクトホールを開口後、１００〜３００ｎｍ厚さ、ここでは１２０ｎｍのＩＴＯ膜をスパッタ法にて成膜し、ＣＦ4／ＳＦ6／Ｏ2を混合したエッチングガスを用いてパターニングして、電極３０９に接続された画素電極３１２、および上部電極２１２を端子６０３に接続するための取出し端子６０６が形成される。この状態の受光マトリクス１１１、表示マトリクス１２１の上面図をそれぞれ、図８（Ａ）、図１２に示す。
【００７６】
図８（Ａ）に示すように、取出し端子６０６は端子６０３同様、受光マトリクス１１１の駆動回路１２１が接続されていない周囲を囲むように、『Ｌ』字型に形成されている。そして、端子６０６は受光マトリクス１１１外部において上部電極２１２に接続され、端子部１１３において端子６０３に接続されている。この構造により、取出し端子６０１を一定電位に固定することにより、上部電極２１２は端子６０６、６０３を介して、その電位が一定電位に固定される。例えば、端子６０１を一定電位に固定するには、端子６０１を図１に示す取出し端子部１３０に形成される外部取出し端子に接続する。この場合、外部取出し端子を信号線２０６、３０６と同一の導電膜で形成して、外部取出し端子と取出し端子６０１を一体的に形成することも可能である。
【００７７】
なお、上部電極２１２の全体を一定電位にするためには、端子６０６を接続するためのコンタクトホール６０７は受光画素のピッチと同程度とすればよい。なお、図８（Ａ）の線Ｄ−Ｄ’による断面図を図８（Ｂ）に示す。また図８（Ａ）の線Ａ−Ａ’による断面図が図１に図示されている。
【００７８】
ここで、端子６０１、６０３、６０６は受光マトリクス１１１が駆動回路１２１と接続されていない周囲を囲むように形成したため、図１の断面構成からも明らかなように、受光部（フォトダイオード）側面が端子６０１、端子６０３、６０６で囲まれている。ここでは、端子６０１、端子６０３、６０６は電位が一定に固定されているため、受光部に対するシールドとして機能させることができる。よって、表示マトリクス１２１と受光マトリクス１１１を同一基板に設けても、受光部の信頼性を保つことができる。
【００７９】
さらに、選択線２０２、信号線３０２が周辺回路１１２Ｈ、１１２Ｖとの接続端の他端も端子６０１、６０３、６０６によって、電気的に保護できるため、受光マトリクス１１１に配置されるＴＦＴの静電破壊を抑制できる。
【００８０】
他方、表示マトリクス１２１においては、図１２に示すように、画素電極３１２は表示画素ごとに電気的に分離され、その周縁が電極層３０８と重なるように形成される。この構造により、絶縁膜５５０を誘電体とし、電極層３０８、画素電極３１２を対向電極とする補助容量が形成できる。なお、図１２において電極層３０８上のｎ層３０９は省略されている。
【００８１】
実施例において、受光マトリクス１１１をＴＦＴを作製した後、ＴＦＴ上に受光部（フォトダイオード）を形成する積層型としたので、従来のように受光部を非晶質シリコン膜で形成しても、受光ＴＦＴ２００を多結晶シリコンで構成することができる。よって、ガラス基板等の絶縁性基板上に、変換効率が良く、高速応答可能なイメージセンサが作製できる。
【００８２】
また、イメージセンサを積層構造とすることで、従来多結晶シリコンＴＦＴで構成されている液晶パネルの作製工程と整合性が保たれる。従って、イメージセンサと液晶パネルの各特性を損なうことなく同一基板上に集積化できる。
【００８３】
本実施例では、受光マトリクス１１１に受光画素を２次元に配列したが、受光画素を１次元に配列したラインセンサとしても良い。また、受光画素のフォーマットを表示部のフォーマットと同一にすると、受光画素と表示画素が１対１に対応するため、受光マトリクス１１１で検出された画像を表示マトリクス１２１に表示するための信号処理が簡単化、高速化できる。ラインセンサとした場合も、受光画素数は、列方向又は行方向の表示画素数と同じにすると良い。
【００８４】
画素フォーマットを一致させた場合には、例えば表示マトリクス１２１のフォーマットを６４０×４８０（ＶＧＡ規格）とし場合には、１つの受光画素ピッチを１０μｍ程度とすると、受光マトリクス１１１の占有面積は６．４ｍｍ×４．８ｍｍ程度となり、液晶パネルに集積化することは可能である。
【００８５】
本実施例では、受光部を抵抗型のフォトダイオードとしたため、下部電極２０８、上部電極とオーミック接合させるｎ層２０９、ｐ層２１１を設けたが、例えばショットキー型とする場合は、ｎ層２０９、ｐ層２１１を省略すればよい。
【００８６】
本実施例では、透過型液晶パネルとしたが、画素電極３１２を鏡面表面を有する反射型電極とし、直視型の液晶パネルとすることもできる。
【００８７】
本実施例では、受光マトリクス１１１において、受光部（フォトダイオード）と接続される信号読出し回路として、スイッチング素子として機能するＴＦＴを１つ設けたパッシブ型としたが、例えば、増幅機能を有するアクティブ型とし、複数のＴＦＴで構成することもできる。
【００８８】
［実施例２］ 本実施例は、受光領域１１１の端子部１１３の変形例である。本実施例を図１５を用いて説明する。
【００８９】
本実施例では、信号線３０６と同じ出発膜でなる端子６０１を省略する。この場合、最下層の配線７０１は電極層３０８と同一の出発膜でなる配線となる。配線７０１の形状は、実施例１の端子６０１と同様とし、受光マトリクス１１１外部へ延長して、外部取出し端子部１３０に形成される端子と接続するようにすればよい。
［実施例３］ 本実施例は、受光領域１１１の端子部１１３の変形例である。本実施例を図１６を用いて説明する。
【００９０】
本実施例では、端子６０１及び電極３０８を省略する。この場合、端子部１１３に配置される配線８０１は画素電極３１２と同一の出発膜でなる配線のみとなる。配線８０１の形状は、実施例１の端子６０１と同様とし、受光マトリクス１１１外部に延在して、外部取出し端子部１３０に形成される端子と接続するようにすればよい。
［実施例４］ 本実施例は、受光領域１１１の端子部１１３の変形例である。実施例１では端子部の最下層の端子６０１と信号線３０６と同じ出発膜で形成したが、選択線３０２と同じ出発膜で構成することも可能である。
【００９１】
［実施例５］ 本実施例の受光領域１１１の端子部１１３の変形例である。実施例１において電極層３０８と同じ出発膜でなる端子６０３を省略して、端子６０６と端子６０１を直接に接続する。また、この場合、実施例４で述べたように、端子６０１を選択線３０２と同じ出発膜で構成することも可能である。
【００９２】
［実施例６］ 本実施例は、実施例１で説明した、イメージセンサ一体型の液晶パネルの応用製品を説明する。図１７に本実施例の電子機器の模式的な外観図を示す。
【００９３】
実施例１の液晶パネルは撮像機能を有する受光領域と、表示領域が一体的に設けられているため、ＴＶ会議システム、ＴＶ電話、インターネット用端末やパーソナルコンビュータ等の通信機能を備えた表示部に好適である。例えば、表示部で対話者の端末から送信された映像を見ながら、受光マトリクスで自身の姿を撮影して、対話者の端末にその映像を転送することできるので、動画像を双方向通信することが可能である。
【００９４】
またこのような電子機器の１つとして、図１７（Ａ）に、液晶パネルを有するノート型パソコン２０００を示す。２００１が液晶パネルであり、２００２がイメージセンサ部である。
【００９５】
また他の電子機器として、図１７（Ｂ）に、テレビ電話２０１０を示す。２０１１が液晶パネルであり、２０１２がイメージセンサ部である。使用者は自身の姿を姿をイメージセンサ部２０１２で撮影しつつ、また液晶パネルにて２０１１通話相手の姿を見ながら通話することができる。
【００９６】
更に図１７（Ｃ）にはペン入力型の携帯型情報端末機器２０２０を示す。２０２１が液晶パネルであり、２０２１がエリアセンサ部である。エリアセンサ２０２１により、名紙等の文字・図画情報を取り込んで、液晶パネル２０２１に表示したり、携帯型情報端末機器内にこれらの情報を保存できるようになっている。
【００９７】
本発明では液晶パネルとセンサ部を同一基板に設けたため、小型、軽量でとすることができる。またセンサ部の駆動を液晶パネルと共有化することも可能であるため、省電力化が図れる。よって、図１７で示したような、バッテリー駆動型の電子機器に本発明は好適である。
【００９８】
【発明の効果】
本実施形態では、表示マトリクスと受光マトリクスを同一基板上に形成するために、成膜プロセス及びパターニングプロセスを各マトリクスとで共通化することで、製造コストを安価におさえることができる。
【００９９】
また本実施形態では、受光部の上部電極の電位を固定するための取出し端子を上部電極と一体的に形成しないことにより、受光部の上部電極と光電変換層とのパターニングを連続して行うことが可能になり、マスクずれによる開口率の低下を防止できる。さらにこの取出し端子を表示マトリクスの画素電極と同一出発膜で形成することにより、プロセスの簡略化が図れる。
【図面の簡単な説明】
【図１】 実施例１の液晶パネルの断面図。
【図２】 実施例１の液晶パネルの正面図。
【図３】 実施例１の液晶パネルの作製工程を説明するための断面図。
【図４】 実施例１の液晶パネルの作製工程を説明するための断面図。
【図５】 実施例１の受光マトリクスの作製工程の説明するための正面図。
【図６】 実施例１の受光マトリクスの作製工程の説明するための正面図。。
【図７】 実施例１の受光マトリクスの作製工程の説明するための正面図及び断面図。
【図８】 実施例１の受光マトリクスの作製工程の説明するための正面図及び断面図。。
【図９】 実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１０】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１１】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１２】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１３】実施例１の駆動回路の作製工程を説明するための正面図。
【図１４】実施例１の駆動回路の作製工程を説明するための正面図
【図１５】実施例２のの液晶パネルの断面図
【図１６】実施例３のの液晶パネルの断面図
【図１７】実施例６の液晶パネルの応用製品の模式的な外観図。
【符号の説明】
１１０ 受光領域
１１１ 受光マトリクス
１１２ 周辺駆動回路
１１３ 端子部
１２０ 画素領域
１２１ 表示マトリクス
１２２ 周辺駆動回路
２０１ 活性層
２０２ 選択線
２０６ 信号線
２０７ ソース電極
２０８ 下部電極
２０９ ｎ層
２１０ ｉ層
２１１ ｐ層
２１２ 上部電極
３０１ 活性層
３０２ 選択線
３０６ 信号線
３０７ ドレイン電極
３０８ 電極層
３０９ 電極
３１２ 画素電極
６０１、６０３、６０６ 取出し端子

Claims (22)

  1. 複数の受光画素が配置された矩形状の受光画素領域に、光を電荷に変換する受光部と、前記受光部に電気的に接続されたスイッチング素子とを有し、
    前記受光部は、前記複数の受光画素ごとに分離された複数の下部電極と、光電変換層と、前記複数の受光画素に共通な上部電極とを有し、
    前記上部電極は、前記上部電極の上層に形成された取出し配線と電気的に接続され、
    前記取出し配線は、前記取出し配線の下に形成された取出し端子と電気的に接続され、
    前記取出し配線は、前記受光画素領域の隣り合う２辺に沿ったＬ字型の領域を有し、
    前記取出し端子は、前記受光画素領域の隣り合う２辺に沿ったＬ字型の領域を有することを特徴とするイメージセンサ。
  2. 複数の受光画素が配置された矩形状の受光画素領域に、光を電荷に変換する受光部と、前記受光部に電気的に接続されたスイッチング素子とを有し、
    前記受光部は、前記複数の受光画素ごとに分離された複数の下部電極と、光電変換層と、前記複数の受光画素に共通な上部電極とを有し、
    前記上部電極は、前記上部電極の上層に形成された取出し配線と電気的に接続され、
    前記取出し配線は、前記取出し配線の下に形成された第１の取出し端子と電気的に接続され、
    前記第１の取出し端子は、前記第１の取出し端子の下層に形成された第２の取出し端子と電気的に接続され、
    前記取出し配線は、前記受光画素領域の隣り合う２辺に沿ったＬ字型の領域を有し、
    前記第１の取出し端子は、前記受光画素領域の隣り合う２辺に沿ったＬ字型の領域を有し、
    前記第２の取出し端子は、前記受光画素領域の隣り合う２辺に沿ったＬ字型の領域を有することを特徴とするイメージセンサ。
  3. 請求項１において、
    前記取出し端子は前記複数の下部電極と同じ出発膜で形成されていることを特徴とするイメージセンサ。
  4. 請求項２において、
    前記第１の取出し端子は前記複数の下部電極と同じ出発膜で形成されていることを特徴とするイメージセンサ。
  5. 請求項１において、
    前記スイッチング素子は、信号を読み出す受光画素を選択するための信号が入力される選択線と電気的に接続され、
    前記取出し端子は前記選択線と同じ出発膜で形成されていることを特徴とするイメージセンサ。
  6. 請求項２または請求項４において、
    前記スイッチング素子は、信号を読み出す受光画素を選択するための信号が入力される選択線と電気的に接続され、
    前記第２の取出し端子は前記選択線と同じ出発膜で形成されていることを特徴とするイメージセンサ。
  7. 請求項１において、
    前記スイッチング素子は、受光画素から読み出した信号を出力するための信号線と電気的に接続され、
    前記取出し端子は前記信号線と同じ出発膜で形成されていることを特徴とするイメージセンサ。
  8. 請求項２または請求項４において、
    前記スイッチング素子は、受光画素から読み出した信号を出力するための信号線と電気的に接続され、
    前記第２の取出し端子は前記信号線と同じ出発膜で形成されていることを特徴とするイメージセンサ。
  9. 請求項１、請求項３、請求項５、請求項７のいずれか一において、
    前記取出し配線と前記取出し端子とは、複数のコンタクトホールによって電気的に接続されていることを特徴とするイメージセンサ。
  10. 請求項２、請求項４、請求項６、請求項８のいずれか一において、
    前記取出し配線と前記第１の取出し端子とは、複数のコンタクトホールによって電気的に接続されていることを特徴とするイメージセンサ。
  11. 請求項２、請求項４、請求項６、請求項８、請求項１０のいずれか一において、
    前記第１の取出し端子と前記第２の取出し端子とは、複数のコンタクトホールによって電気的に接続されていることを特徴とするイメージセンサ。
  12. 請求項９乃至請求項１１のいずれか一において、
    前記複数のコンタクトホールの間隔は、前記複数の受光画素の画素ピッチと等しいことを特徴とするイメージセンサ。
  13. 請求項１乃至請求項１２のいずれか一において、
    前記取出し配線には一定の電位が与えられることを特徴とするイメージセンサ。
  14. 請求項１乃至請求項１３のいずれか一において、
    前記受光画素領域の隣り合う２辺とは異なる２辺において、前記スイッチング素子と電気的に接続された駆動回路を有することを特徴とするイメージセンサ。
  15. 請求項１乃至請求項１４のいずれか一において、
    前記スイッチング素子は薄膜トランジスタであることを特徴とするイメージセンサ。
  16. 請求項１乃至請求項１５のいずれか一に記載のイメージセンサを用いることを特徴とする電子機器。
  17. 請求項１乃至請求項１５のいずれか一に記載のイメージセンサが形成された基板と同一基板上に表示マトリクスを有し、
    前記表示マトリクスは、能動素子と、前記能動素子に電気的に接続された複数の画素電極とを有することを特徴とするイメージセンサ一体型アクティブマトリクス型表示装置。
  18. 請求項１乃至請求項１５のいずれか一に記載のイメージセンサが形成された基板と同一基板上に表示マトリクスを有し、
    前記表示マトリクスは、能動素子と、前記能動素子を覆う電極層と、前記能動素子に電気的に接続された複数の画素電極とを有することを特徴とするイメージセンサ一体型アクティブマトリクス型表示装置。
  19. 請求項１８において、
    前記複数の下部電極は、前記電極層と同じ出発膜で形成されていることを特徴とするイメージセンサ一体型アクティブマトリクス型表示装置。
  20. 請求項１８または請求項１９において、
    前記表示マトリクスにおいて、
    前記能動素子は第１の絶縁膜に覆われ、
    前記電極層は前記第１の絶縁膜上に形成され、
    前記画素電極は前記電極層を覆う第２の絶縁膜上に形成され、
    前記イメージセンサにおいて、
    前記スイッチング素子は前記第１の絶縁膜に覆われ、
    前記複数の下部電極は前記第１の絶縁膜上に形成され、
    前記上部電極は前記第２の絶縁膜に覆われていることを特徴とするイメージセンサ一体型アクティブマトリクス型表示装置。
  21. 請求項１７乃至請求項２０のいずれか一において、
    前記能動素子は薄膜トランジスタであることを特徴とするイメージセンサ一体型アクティブマトリクス型表示装置。
  22. 請求項１７乃至請求項２１のいずれか一に記載のイメージセンサ一体型アクティブマトリクス型表示装置を用いることを特徴とする電子機器。
JP27345897A 1997-09-20 1997-09-20 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 Expired - Lifetime JP4271268B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP27345897A JP4271268B2 (ja) 1997-09-20 1997-09-20 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
US09/156,461 US7046282B1 (en) 1997-09-20 1998-09-18 Image sensor and image sensor integrated type active matrix type display device
US11/418,279 US7286173B2 (en) 1997-09-20 2006-05-04 Image sensor and image sensor integrated type active matrix type display device
US11/838,600 US7791117B2 (en) 1997-09-20 2007-08-14 Image sensor and image sensor integrated type active matrix type display device
US12/875,537 US8564035B2 (en) 1997-09-20 2010-09-03 Image sensor and image sensor integrated type active matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27345897A JP4271268B2 (ja) 1997-09-20 1997-09-20 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008212007A Division JP5025596B2 (ja) 2008-08-20 2008-08-20 イメージセンサ

Publications (2)

Publication Number Publication Date
JPH1197690A JPH1197690A (ja) 1999-04-09
JP4271268B2 true JP4271268B2 (ja) 2009-06-03

Family

ID=17528204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27345897A Expired - Lifetime JP4271268B2 (ja) 1997-09-20 1997-09-20 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置

Country Status (2)

Country Link
US (4) US7046282B1 (ja)
JP (1) JP4271268B2 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US7289083B1 (en) * 2000-11-30 2007-10-30 Palm, Inc. Multi-sided display for portable computer
US7348964B1 (en) * 2001-05-22 2008-03-25 Palm, Inc. Single-piece top surface display layer and integrated front cover for an electronic device
US8384674B1 (en) 2001-01-30 2013-02-26 Hewlett-Packard Development Company, L.P. Integrated enclosure/touch screen assembly
JP4485087B2 (ja) 2001-03-01 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP4896302B2 (ja) * 2001-04-09 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
US6992659B2 (en) 2001-05-22 2006-01-31 Palmone, Inc. High transparency integrated enclosure touch screen assembly for a portable hand held device
US7142195B2 (en) 2001-06-04 2006-11-28 Palm, Inc. Interface for interaction with display visible from both sides
US7852430B1 (en) 2001-11-29 2010-12-14 Palm, Inc. Light guide spacers for backlighting a reflective display
KR100869737B1 (ko) * 2001-12-29 2008-11-21 엘지디스플레이 주식회사 표시소자 및 그 제조방법
JP4401066B2 (ja) * 2002-11-19 2010-01-20 三洋電機株式会社 半導体集積装置及びその製造方法
US7253391B2 (en) * 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
JP4827396B2 (ja) * 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP2006030889A (ja) * 2004-07-21 2006-02-02 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4831456B2 (ja) * 2004-09-16 2011-12-07 カシオ計算機株式会社 画像読取装置
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4905762B2 (ja) * 2005-08-23 2012-03-28 富士フイルム株式会社 光電変換素子、撮像素子、および該光電変換素子の製造方法
KR100736086B1 (ko) * 2005-09-06 2007-07-06 삼성전자주식회사 엔트로피 코딩의 성능 향상 방법 및 장치, 상기 방법을이용한 비디오 코딩 방법 및 장치
TW200804900A (en) * 2006-07-07 2008-01-16 Innolux Display Corp Liquid crystal display device
JP2008122659A (ja) * 2006-11-13 2008-05-29 Seiko Epson Corp 液晶表示装置及び液晶表示装置の製造方法並びに電子機器
US8749483B2 (en) * 2007-02-15 2014-06-10 Pixart Imaging Inc. Control device and control method for image display
JP4793281B2 (ja) * 2007-02-21 2011-10-12 ソニー株式会社 撮像装置および表示装置
EP1986238A3 (en) * 2007-04-27 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Resin molded optical semiconductor device and corresponding fabrication method
US20100045642A1 (en) * 2007-05-18 2010-02-25 Masakazu Satoh Display device
WO2008143211A1 (ja) * 2007-05-18 2008-11-27 Sharp Kabushiki Kaisha 表示装置
US8309901B2 (en) * 2007-05-18 2012-11-13 Sharp Kabushiki Kaisha Display device adjusting luminance of display based at least on detections by ambient light sensors
JP5298461B2 (ja) * 2007-05-29 2013-09-25 セイコーエプソン株式会社 液晶装置及び電子機器
JP2009065160A (ja) * 2007-09-06 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
KR100954927B1 (ko) * 2007-12-14 2010-04-27 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR100856948B1 (ko) * 2007-12-27 2008-09-04 주식회사 동부하이텍 이미지 센서 제조방법
JP5185013B2 (ja) * 2008-01-29 2013-04-17 富士フイルム株式会社 電磁波検出素子
JP5461719B2 (ja) * 2008-01-29 2014-04-02 富士フイルム株式会社 電磁波検出素子
JP5136112B2 (ja) * 2008-02-19 2013-02-06 セイコーエプソン株式会社 光電変換装置及び電気光学装置
US9367998B2 (en) * 2008-02-21 2016-06-14 Bally Gaming, Inc. Gaming system having displays with integrated image capture capabilities
JP5185014B2 (ja) * 2008-02-29 2013-04-17 富士フイルム株式会社 電磁波検出素子
JP2009252835A (ja) * 2008-04-02 2009-10-29 Fujifilm Corp 電磁波検出素子
US7955890B2 (en) * 2008-06-24 2011-06-07 Applied Materials, Inc. Methods for forming an amorphous silicon film in display devices
JP2010087332A (ja) * 2008-10-01 2010-04-15 Seiko Epson Corp 光電変換素子、光電変換装置、及びイメージセンサ
TWI373853B (en) * 2009-03-16 2012-10-01 Au Optronics Corp Active device array substrate and method for fabricating thereof
JP2010225618A (ja) * 2009-03-19 2010-10-07 Seiko Epson Corp センシング装置および電子機器
US8456586B2 (en) 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
JP4811502B2 (ja) * 2009-07-01 2011-11-09 カシオ計算機株式会社 液晶表示パネル及びタッチパネル
TWI547845B (zh) * 2009-07-02 2016-09-01 半導體能源研究所股份有限公司 觸控面板及其驅動方法
KR101610846B1 (ko) * 2009-09-08 2016-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8408780B2 (en) * 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
DE112011100842T5 (de) * 2010-03-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
KR101048918B1 (ko) * 2010-04-28 2011-07-12 삼성모바일디스플레이주식회사 터치 스크린 패널 및 이를 구비한 영상표시장치
KR101343293B1 (ko) * 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
JP5530839B2 (ja) * 2010-07-09 2014-06-25 パナソニック株式会社 固体撮像装置
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
US8446514B2 (en) * 2011-05-09 2013-05-21 Intellectual Ventures Fund 83 Llc Capturing images using a switchable imaging apparatus
JP5978577B2 (ja) * 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
JP5876265B2 (ja) * 2011-10-11 2016-03-02 富士フイルム株式会社 有機撮像素子
US9158113B2 (en) * 2012-03-14 2015-10-13 Google Inc. Integrated display and photosensor
JP5737358B2 (ja) * 2013-10-22 2015-06-17 セイコーエプソン株式会社 光電変換装置
KR20150073539A (ko) * 2013-12-23 2015-07-01 삼성전자주식회사 전자장치의 입력 감지장치 및 방법
CN103941452A (zh) * 2014-03-17 2014-07-23 京东方科技集团股份有限公司 阵列基板及显示装置
WO2015141777A1 (ja) * 2014-03-20 2015-09-24 シャープ株式会社 光検出装置
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
KR20150120730A (ko) * 2014-04-18 2015-10-28 삼성전자주식회사 물리적 버튼과 이미지 센서를 내장한 디스플레이 모듈과 이의 제조 방법
US9638950B2 (en) 2014-05-15 2017-05-02 Apple Inc. Display with opaque border resistant to electrostatic discharge
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
KR20220100106A (ko) 2014-06-09 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6545541B2 (ja) 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
TW202243228A (zh) 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
JP6389685B2 (ja) * 2014-07-30 2018-09-12 キヤノン株式会社 撮像装置、および、撮像システム
JP6555956B2 (ja) 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102509203B1 (ko) 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6552336B2 (ja) 2014-08-29 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
KR102545592B1 (ko) 2014-09-02 2023-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
WO2016046685A1 (en) * 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2016170442A1 (en) * 2015-04-22 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
JP6777421B2 (ja) 2015-05-04 2020-10-28 株式会社半導体エネルギー研究所 半導体装置
US11728356B2 (en) 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9754980B2 (en) 2015-06-30 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
CN107534553B (zh) * 2015-09-24 2021-02-26 锡克拜控股有限公司 证件的重新认证
JP6796461B2 (ja) 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
CN110100311B (zh) * 2016-12-27 2023-06-27 夏普株式会社 摄像面板及其制造方法
CN106527004B (zh) * 2016-12-29 2019-07-05 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板制造方法
TWI622844B (zh) * 2017-03-29 2018-05-01 友達光電股份有限公司 畫素單元與其製造方法
US11503143B2 (en) 2019-12-03 2022-11-15 Apple Inc. Handheld electronic device
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
CN112713161B (zh) * 2020-12-30 2023-10-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5722251A (en) 1980-06-02 1982-02-05 Xerox Corp Electrostatic developing method and device
JPS5722251U (ja) * 1980-07-11 1982-02-04
US4517733A (en) 1981-01-06 1985-05-21 Fuji Xerox Co., Ltd. Process for fabricating thin film image pick-up element
US5650637A (en) 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
JPS59115668A (ja) 1982-12-22 1984-07-04 Fuji Xerox Co Ltd 読取印字複写装置
JPS60213062A (ja) 1984-04-09 1985-10-25 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
JPS6255961A (ja) 1985-09-05 1987-03-11 Mitsubishi Electric Corp 固体撮像装置
JPS6286855A (ja) * 1985-10-14 1987-04-21 Fuji Photo Film Co Ltd 放射線用固体撮像素子
JPH069242B2 (ja) * 1985-10-14 1994-02-02 富士写真フイルム株式会社 固体撮像素子およびその製造方法
JPS62125329A (ja) 1985-11-27 1987-06-06 Hosiden Electronics Co Ltd 透過形表示装置
JPH01220862A (ja) * 1988-02-29 1989-09-04 Seiko Epson Corp 固体撮像素子
JPH0229623A (ja) 1988-07-19 1990-01-31 Semiconductor Energy Lab Co Ltd 液晶表示装置
JPH02128468A (ja) 1988-11-08 1990-05-16 Fujitsu Ltd 固体撮像装置及びその製造方法
JPH02262369A (ja) * 1989-03-31 1990-10-25 Toshiba Corp 固体撮像装置及びその製造方法
JPH02265274A (ja) * 1989-04-06 1990-10-30 Toshiba Corp 固体撮像装置
JPH02280374A (ja) * 1989-04-21 1990-11-16 Toshiba Corp 固体撮像装置の電極接続方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JPH03187267A (ja) 1989-12-15 1991-08-15 Mitsubishi Electric Corp 固体撮像装置
JPH0423470A (ja) * 1990-05-18 1992-01-27 Fuji Xerox Co Ltd イメージセンサ
US5273910A (en) * 1990-08-08 1993-12-28 Minnesota Mining And Manufacturing Company Method of making a solid state electromagnetic radiation detector
US5182624A (en) * 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
US5589847A (en) 1991-09-23 1996-12-31 Xerox Corporation Switched capacitor analog circuits using polysilicon thin film technology
US5313055A (en) * 1991-09-30 1994-05-17 Fuji Xerox Co., Ltd. Two-dimensional image read/display device
KR0125454B1 (ko) 1992-02-03 1997-12-26 쯔지 하루오 광투과율 조정 장치
GB9202693D0 (en) 1992-02-08 1992-03-25 Philips Electronics Uk Ltd A method of manufacturing a large area active matrix array
US5424244A (en) 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
TW223178B (en) 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
GB9209734D0 (en) 1992-05-06 1992-06-17 Philips Electronics Uk Ltd An image sensor
JP3223383B2 (ja) 1992-06-30 2001-10-29 カシオ計算機株式会社 液晶表示装置およびそれを用いた機器
JPH0618845A (ja) 1992-07-03 1994-01-28 Casio Comput Co Ltd 液晶表示装置およびそれを用いた機器
US5491566A (en) * 1992-11-27 1996-02-13 Goldstar Co., Ltd. Integrated input-output device having a reading and a printing section on a single substrate
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JPH06342146A (ja) 1992-12-11 1994-12-13 Canon Inc 画像表示装置、半導体装置及び光学機器
JP3382300B2 (ja) 1993-05-21 2003-03-04 キヤノン株式会社 画像表示装置
DE69330709T2 (de) 1992-12-28 2002-07-11 Canon Kk Blickrichtungsdetektor und Kamera mit diesem Detektor
JP3347423B2 (ja) * 1993-08-31 2002-11-20 キヤノン株式会社 液晶表示装置
DE69430687T2 (de) 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
JPH06334920A (ja) 1993-03-23 1994-12-02 Nippon Hoso Kyokai <Nhk> 固体撮像素子とその駆動方法
JPH0762865B2 (ja) 1993-05-13 1995-07-05 日本電気株式会社 指紋画像入力装置
GB9311129D0 (en) 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
KR100294026B1 (ko) 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3715996B2 (ja) 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
JP3565453B2 (ja) * 1994-08-23 2004-09-15 キヤノン株式会社 画像入出力装置
US5812109A (en) * 1994-08-23 1998-09-22 Canon Kabushiki Kaisha Image input/output apparatus
JP2953321B2 (ja) 1994-08-31 1999-09-27 日本電気株式会社 原稿読取装置における密着型イメージセンサ
JPH08186241A (ja) * 1995-01-06 1996-07-16 Canon Inc 撮像素子と固体撮像装置
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US5760760A (en) 1995-07-17 1998-06-02 Dell Usa, L.P. Intelligent LCD brightness control system
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
US6091382A (en) 1995-12-30 2000-07-18 Casio Computer Co., Ltd. Display device for performing display operation in accordance with signal light and driving method therefor
US5831699A (en) 1996-04-29 1998-11-03 Motorola, Inc. Display with inactive portions and active portions, and having drivers in the inactive portions
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3708637B2 (ja) 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JP3473658B2 (ja) 1996-07-18 2003-12-08 アルプス電気株式会社 指紋読取り装置
US5831258A (en) 1996-08-20 1998-11-03 Xerox Corporation Pixel circuit with integrated amplifer
US6233027B1 (en) 1997-01-07 2001-05-15 Canon Kabushiki Kaisha Liquid crystal device and process for production thereof
JP4027465B2 (ja) 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3838393B2 (ja) 1997-09-02 2006-10-25 株式会社半導体エネルギー研究所 イメージセンサを内蔵した表示装置
US6031655A (en) 1997-09-12 2000-02-29 Canon Kabushiki Kaisha Spatial light modulator and picture-forming apparatus including same
JP4294745B2 (ja) 1997-09-26 2009-07-15 株式会社半導体エネルギー研究所 光電変換装置の作製方法
JP4044187B2 (ja) 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US6028581A (en) 1997-10-21 2000-02-22 Sony Corporation Method and apparatus for a liquid crystal display (LCD) having an input function
JPH11326954A (ja) 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor

Also Published As

Publication number Publication date
US20060227232A1 (en) 2006-10-12
US7791117B2 (en) 2010-09-07
US8564035B2 (en) 2013-10-22
US20100321357A1 (en) 2010-12-23
US7046282B1 (en) 2006-05-16
US20070290246A1 (en) 2007-12-20
JPH1197690A (ja) 1999-04-09
US7286173B2 (en) 2007-10-23

Similar Documents

Publication Publication Date Title
JP4271268B2 (ja) イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4044187B2 (ja) アクティブマトリクス型表示装置およびその作製方法
JP4027465B2 (ja) アクティブマトリクス型表示装置およびその製造方法
JP4255527B2 (ja) 半導体装置
JPH1197664A (ja) 電子機器およびその作製方法
JP4183784B2 (ja) 液晶パネルの作製方法
JP5025596B2 (ja) イメージセンサ
JP4700659B2 (ja) 液晶表示装置
JP5138107B2 (ja) イメージセンサ、電子機器
JP4986923B2 (ja) イメージセンサの作製方法
JP5312442B2 (ja) 半導体装置、イメージセンサ及び撮影機器
JP4163156B2 (ja) 表示装置
JP5100799B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term