JP5138107B2 - イメージセンサ、電子機器 - Google Patents
イメージセンサ、電子機器 Download PDFInfo
- Publication number
- JP5138107B2 JP5138107B2 JP2012062919A JP2012062919A JP5138107B2 JP 5138107 B2 JP5138107 B2 JP 5138107B2 JP 2012062919 A JP2012062919 A JP 2012062919A JP 2012062919 A JP2012062919 A JP 2012062919A JP 5138107 B2 JP5138107 B2 JP 5138107B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- film
- electrode
- matrix
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
を信号として読み出す走査回路を有するイメージセンサに関するものであり、特に走査回
路上に受光部を積層した積層型のイメージセンサに関するものである。
マトリクス型表示装置に関するものである。
クシミリ、複写機、ビデオカメラ、デジタルスチルカメラ等のイメージセンサとして広く
使用されている。
でいる。例えば、デジタルスチルカメラの画素の規格はVGA(640×480=31万
画素)から、SVGA、XGAへと高密度化され、更にSXGA(1280×1024=
131万画素)へと高密度化が進んでいる。
ら、光学系は2/3inchから1/2inch、1/3inch、1/4inchへと年々小型化されて
いる。
って、変換効率の良いイメージセンサが要求される。この要求を満足するため、例えば開
口率を向上するため、受光部で発生した電荷を信号として読み出す走査回路と、受光部(
フォトダイオード部)とを積層した積層型イメージセンサが提案されている。
究されている。その成果として、ポリシリコンTFTによって、シフトレジスタ回路等の
駆動回路を作製することが可能になり、表示マトリクスと、表示マトリクスを駆動する周
辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネル実用化に至っ
ている。そのため、液晶パネルが低コスト化、小型化、軽量化されたため、パーソナルコ
ンピュータ、携帯電話、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表
示部に用いられている。
処理端末装置が実用化されており、その表示部にはアクティブマトリクス型液晶パネルが
用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入
力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナ
ーやデジタルカメラ等の周辺機器が必要である。そのため、情報処理端末装置の携帯性が
損なわれてしまっている。また、使用者に周辺機器を購入するための経済的な負担をかけ
ている。
ット用端末等の表示部にも用いられている。これらシステムや、端末では、対話者や使用
者の映像を撮影するカメラを備えているが、表示部とカメラ部は個別に製造されてモジュ
ール化されている。
題とし、特に、受光部の光入射側の上部電極を定電位に固定するための取出し端子の構造
に関する。
板上に、イメージセンサを設けることにより、撮像機能と表示機能とを兼ね備えたインテ
リジェント化されたアクティブマトリクス型表示装置をすることにある。
光を電荷に変換する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出
し部とが積層されたイメージセンサであって、前記受光部は、前記受光画素ごとに分離さ
れた複数の下部電極と、光電変換層と、前記受光画素に共通な上部電極とを有し、前記イ
メージセンサは、前記上部電極と異なる層に形成された取出し端子を有し、前記受光画素
領域外部において、前記上部電極は前記取出し端子と光入射側で接続されていることを特
徴とする。
有する表示マトリクスと、複数の受光画素が配置された受光画素領域に、光を電荷に変換
する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出し部とが積層さ
れたイメージセンサとを同一基板上に有するアクティブマトリクス型表示装置であって、
前記受光部は、前記受光画素ごとに分離された複数の下部電極と、光電変換層と、前記
受光画素に共通な上部電極とを有し、前記上部電極は、光入射側で取出し端子に接続され
、前記取出し端子は前記上部電極と異なる層に形成されていることを特徴とする。
線及び前記選択線を少なくとも覆う電極層を形成し、かつ受光部の下部電極を前記電極層
と同じ出発膜で形成することを特徴とする。
リクスは、前記基板上に形成され、前記信号線及び前記選択線に接続された能動素子と、
前記能動素子を覆う第1の絶縁膜と、前記第1の絶縁膜上に形成され、前記信号線及び前
記選択線とを少なくとも覆う電極層と、前記電極層上に形成された第2の絶縁膜と、前記
第2の絶縁膜上に形成され、前記能動素子に接続された画素電極とを有し、前記イメージ
センサは、前記基板上に形成された前記信号読出し部と、前記信号読出し部を覆う前記第
1の絶縁膜と、前記第1の絶縁膜上に形成され前記電極層と同じ出発膜でなり、前記受光
画素ごとに分離された複数の下部電極と、前記下部電極上に形成された光電変換層と、前
記光電変換層上に形成され、前記受光画素に共通な上部電極と、前記上部電極を覆う前記
第2の絶縁膜と、前記第2の絶縁膜上に形成され、前記上部電極に接続された取出し端子
とを有し、前記上部電極は、前記画素電極と同じ出発膜で形成されていることを特徴とす
る。
膜プロセス及びパターニングプロセスを各マトリクスとで共通化することで、製造コスト
を安価におさえることができる。
と一体的に形成しないことにより、受光部の上部電極と光電変換層とのパターニングを連
続して行うことが可能になり、マスクずれによる開口率の低下を防止できる。さらにこの
取出し端子を表示マトリクスの画素電極と同一出発膜で形成することにより、プロセスの
簡略化が図れる。
て、素子基板にイメージセンサを一体的に設けた表示装置を説明する。
表示マトリクス121には、信号線307及び選択線302が格子状に配列され、この格
子内に、信号線307及び選択線302接続されたTFTでなる能動素子が表示画素ごと
に配置されている。
上に形成され、選択線302及び信号線307とを少なくとも覆う電極層308が配置さ
れている。図1において、電極層308は分断されているように図示されているが、格子
状に一体的に配置されている。
極312が形成されている。画素電極312は第1、第2の絶縁膜540、550に設け
られたコンタクトホールを介して表示マトリクスのTFTに接続されている。
防止すると共に、有効表示領域からの光が表示に寄与して、表示特性が劣化するのを防い
でいる。また電極層308の電位を固定することにより、選択線302、信号線306の
電位の変動が、画素電極312の電位にフィードバックされることが防止できる。
して用い受光画素を走査するための走査回路が配置されている。信号読取り部は、表示部
の能動素子と同様、第1の絶縁膜540に覆われている。第1の絶縁層540上には、受
光部が形成されている。第2の絶縁ゲイト型半導体素子により、受光部で発生した電荷、
もしくは受光部の電位の変化が信号として読み出される。
成された光電変換層210と、光電変換層210上に形成され、受光画素に共通な上部電
極212とで構成されている。下部電極212は電極層308と同じ出発膜で形成されて
いる。受光部は第2の絶縁膜550によってパッシベーションされている。
マニューム等のシリコン系半導体を用いることができる。pin接合を有するシリコン系
半導体膜を用いることもできる。また受光部をフォトコンダクタとする場合には、一般に
固体撮像管に用いられてるZnSe/ZnCdTe膜や、Se/Te/As等の積層膜を
用いることができる。
下部電極208、上部電極212にオーミック接合させるためのn型、p型非晶質シリコ
ン膜である。なお、n型非晶質シリコン膜209の代わりに、非晶質シリコン膜210の
バリア膜として機能する膜を設けても良い。この場合、リン等のn型不純物が添加された
酸化珪素膜、窒化珪素膜、炭化珪素膜等を用いることができる。
光部の上部電極212は、第3の絶縁膜550に設けられたコンタクトホールを介して、
画素電極312と同じ出発膜でなる取出し配線606に接続されている。
され、さらに取出し端子603は信号線307と同じ出発膜でなる取出し端子601に接
続されている。取出し端子601は基板外部の配線との接続部となる外部端子に、直接も
しくは他の配線を介して接続されている。取出し端子601を一定電位に固定することに
より、上部電極212の電位が一定に固定できる。
定に固定されるため、光入射側から侵入する雑音を上部電極212にてシールドすること
ができる。さらに、本実施形態では、受光部の側面は、端子601、603、606で囲
まれ、これら端子の電位は一定に固定されるため、受光部側面からの雑音が侵入すること
も抑制できる。よって、S/N比が向上でき、高性能、高信頼性のイメージセンサを提供
できる
るために、成膜プロセス及びパターニングプロセスを各マトリクス111、121とで共
通化することを特徴とする。絶縁膜540、550を各マトリクス111、121で共有
する。
膜プロセス及びパターニングプロセスで形成する。これにより、追加工程を最小限にして
、イメージセンサ一体型のアクティブマトリクス型表示装置を提供することが可能であり
、製造コストを安価におさえることができる。
2を外部端子に接続するための取出し端子606を、上部電極212と一体的に形成しづ
らい点に特徴を有する。この取出し端子606を上部電極212と異なる層に形成し、か
つ上部電極212の光入射側で接続することにある。
と光電変換層210とのパターンが異り、上部電極212のパターニング工程は光電変換
層210と異なることとなる。このため、上部電極212のパターニングのマスクずれに
より、開口率が低下するおそれがある。
ることにより、1つのレジストマスクを用いて、上部電極212と光電変換層210との
パターニングを連続して行うことが可能になり、マスクずれによる開口率の低下を防止す
るという効果を得る。更に光電変換層210をパターニングする際に、光電変換層210
上には上部電極212が存在するため、光電変換層210のパターニングプロセス時のダ
メージを抑制することができる。
た導電膜で構成する。上部電極212と光電変換層210とを同じプロセスでパターニン
グするには、この導電膜は上部電極212よりも上部に形成することも重要であり、取出
し端子606を上部電極212の光入射側で接続させる。またこの取出し端子606を画
素電極312と同じプロセスによって形成することにより、アクティブ型表示装置の製造
プロセスとの整合性をとる。
装置に関するものである。
、受光領域110と表示領域120とが共に設けられている。受光領域110には、複数
の受光画素がマトリクス状に配置された受光マトリクス111と、受光マトリクス111
に接続された周辺回路112と、周辺回路が接続されていない受光マトリクス111の周
囲を囲むように、取出し端子が配置される端子部113とが形成されている。受光マトリ
クス111は、受光部(フォトダイオード)と、受光部で発生した電荷を信号として読み
出すための半導体素子が積層した構造を有する。
示マトリクス121と、表示マトリクス121配置された能動素子を駆動するための周辺
駆動回路122とが設けられている。更に、基板100上には、基板外部の電源線等の配
線との接続部となる外部取出し端子部130が設けられている。
1の能動素子、及び周辺駆動回路112、122に配置される半導体素子を、CMOS技
術を用いてTFT(薄膜トランジスタ)にて同時に作製する。以下に本実施例の液晶パネ
ルの作製方法を説明する。
1の断面図を示す。また、図5〜図8には受光領域121の作製過程を示す正面図を示し
、図9〜図12には表示マトリクス121の作製過程を示す正面図を示し、図13、図1
4には周辺回路112、122に配置されるCMOS−TFTの作製過程を示す正面図を
示す。
止するための下地膜510を形成する。下地膜510として、プラズマCVD法によって
、酸化珪素膜を200nmの厚さに形成する。
面図が図5、図9、図13に相当する。図5、図9において線A−A’、線B−B’に沿
った断面図が図3(A)に対応する。
あれば良く、ガラス基板500の代わりに石英基板等も用いることができる。なお、本実
施例では、TFTを多結晶シリコン膜で形成するため、基板500は多結晶シリコン膜の
形成プロセスに耐え得るものを選択する。多結晶シリコン膜は移動度が10〜200cm2
/Vsec程度と非常に大きく、多結晶シリコンでTFTのチャネル形成領域を構成するこ
とにより、高速応答させることができ、特に、受光マトリクス110のTFTや、周辺駆
動回路112、122のCMOS−TFTに有効である。
マレーザ光を照射して、多結晶化する。非晶質珪素膜の結晶化方法として、SPCと呼ば
れる熱結晶化法、赤外線を照射するRTA法、熱結晶化とレーザアニールとを併用する方
法等を用いることができる。
301、401、402を形成する。次に、これら活性層201、301、401、40
2を覆うゲイト絶縁膜520を形成する。ゲイト絶縁膜520はシラン(SiH4)とN2
Oを原料ガスに用いて、プラズマCVD法で120
nmの厚さに形成する。
ングして、選択線202、302、ゲイト電極403を形成する。これら配線・電極20
2、302、403をマスクにして、公知のCMOS技術を用いて活性層201、301
、401、402に導電性を付与する不純物をドーピングしてソース及びドレイン領域を
形成する。
204、チャネル形成領域205が自己整合的に形成され、活性層301にリンをドープ
することにより、N型のソース領域303、ドレイン領域304、チャネル形成領域30
5が自己整合的に形成され、活性層401にリンをドープすることにより、N型のソース
領域、ドレイン領域、チャネル形成領域が自己整合的に形成される。活性層201、30
1、401をレジストマスクで覆い、活性層402のみにボロンをドープして、P型のソ
ース領域およびドレイン領域と、チャネル形成領域を自己整合的に形成する。ドーピング
後、ドーピングされた不純物を活性化する。
・電極202、302、403を形成する前に、少なくともNチャネル型TFTのチャネ
ル形成領域となる領域にボロン等のP型の不純物を添加して、しきい値を最適化するのが
好ましい。
する。層間絶縁膜530に各TFTのソース領域およびドレイン領域に達するコンタクト
ホール及びCMOS−TFTのゲイト電極403に達するコンタクトホールをそれぞれ形
成する。しかる後、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成し、パター
ニングして、受光マトリクス111の信号線206、ソース電極207と、表示マトリク
ス121の信号線306、ドレイン電極307がそれぞれ形成される。
当する。図6、図10において線A−A’、線B−B’に沿った断面図が図3(A)に対
応する。
線411、nチャネル型TFTのソース領域に接続される配線412、pチャネル型TF
Tのドレイン領域に接続される配線413、Nチャネル型TFTのドレイン領域406と
Pチャネル型TFTのソース領域408とを接続する配線414を形成する。
に接続され、周辺回路122Hから、受光部で発生した信号電荷を読み取る受光画素を指
定する選択信号が入力される。また信号線206は周辺回路112Vに接続され、読み出
された信号電荷は、信号線206を経て周辺回路112Vに出力され、周辺回路112V
から映像信号として外部に出力される。
、取出し端子601は、受光マトリクス111の周囲であって周辺駆動回路112が接続
されていない周囲に沿って『L』字型に形成されている。更に取出し端子601は受光領
域110外部に延在する部分を有し、この部分で外部取出し端子部130に形成された端
子に接続されている。
308の電位を固定するための端子602も形成される。
、表示マトリクス121及び駆動回路112、122に配置されるCMOS−TFTが同
時に完成する。ここでは、これらTFTをトップゲイトのプラナ型としたが、逆スタガ等
のボトムゲイト型としてもよい。この場合、活性層201、301、401、402と選
択線202、302、ゲイト電極403の形成順序を逆にし、選択線202、302、ゲ
イト電極403を形成した後、ゲイト絶縁膜520を形成すればよい。また、LDD領域
やオフセット領域を設けてもよい。
第2の層間絶縁膜540を基板500全面に形成する。第2の層間絶縁膜540には下層
の凹凸を相殺して、平坦な表面が得られる樹脂膜が好適である。このような樹脂膜として
、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、
第2の層間絶縁膜540の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、
窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第
2の層間絶縁膜540としてポリイミド膜を1.5μmの厚さに形成する。
1、602に達するコンタクトホールをそれぞれ形成した後、受光部の下部電極、及び表
示マトリクスの電極層を構成するTi、Cr、Mo、Al等の導電膜11を形成する。本
実施例では導電膜として厚さ200nmのチタン膜11をスッパタ法で成膜する。
リコン膜12を30〜50nmの厚さに、ここでは30nmの厚さに基板全面に成膜する
。チタン膜11及びシリコン膜12をパターニングするためのレジストマスク13を形成
する。
を順次パターニングする。ここでは、ドライエッチング法を用いる。シリコン膜12のエ
ッチングガスにはCF4を1〜10%混合したO2ガスを用いる。本実施例ではCF4の濃
度を5%とする。またチタン膜11のエッチングガスにはCl2 /BCl3/SiCl4を
混合した塩素系ガスを用いる。なお、チタン膜11は樹脂でなる絶縁膜540上に形成さ
れるため、チタン膜11のエッチングガス、エッチャントは樹脂を変質しないものを選択
する必要がある。
ス111には、受光部の下部電極208、表示マトリクス121の電極層308、画素電
極との接続用電極309、および端子部113の端子603が形成される。これらチタン
でなる電極208、308、309、603上には、チタン膜11と概略同一形状にパタ
ーニングされたシリコン膜11でなるn層209、310、311、604が形成される
。
成しなくともよい。この場合はチタン膜11とシリコン膜12のパターニングを別々に行
えばよい。しかし、チタン膜11とシリコン膜12のパターニングを同時に行うことで、
工程が簡略化できる。
ともできる。また、リン等のn型不純物が添加された窒化珪素、酸化珪素、炭化珪素を用
いることができる。
にそれぞれ示す。なお、図7、図11において、n層209、310、311、604は
省略されている。
格子内に、受光画素ごとに分離されて形成されている。また端子部113には、取出し端
子601と接続される端子603が形成されている。端子603は端子601と同様に、
周辺駆動回路112と接続されていない受光マトリクス111の周囲に沿って、『L』字
型に形成されている。図7(A)の線A−A’による断面図が図4(A)に図示されてい
る。
のコンタクトホールを介して上下間で接続されている。コンタクトが小さいほどアンテナ
効果が緩和されるため、端子601と603は複数のコンタクトホール605により接続
する。なお。図7(A)の線D−D’による断面図が図7(B)に相当する。コンタクト
ホール605のピッチは例えば受光画素のピッチと同程度であれば、上部電極を等電位に
するのに問題がない。
、信号線306および、電極307とのコンタクト部を除いた活性層301を覆うように
格子状に一体的に形成されている。電極層308は受光部に光が入射するのを防ぐと共に
、有効表示領域以外から光が漏れることを防止している。さらに、電極層308は表示マ
トリクス121外部において、取出し配線602に接続されている。取出し配線602は
その電位が一定電位に固定されるため、電極層308の電位も一定電位に固定される。こ
れにより、電極層308の下層の選択線302、信号線306の電位の変動によって、電
極層308の上層の画素電極の電位が変動することを抑制できる。
性もしくは実質的に真性な非晶質シリコン膜14を1〜2μm、ここでは1.5μmの膜
厚に形成し、連続してボロンを含んだp型の非晶質シリコン膜15を30〜100nmの
厚さに、ここでは50nmの厚さに成膜する。さらに、受光部の上部電極を構成する透明
導電膜、ここではITO膜16を120nmの厚さに成膜する。そして、これら膜14〜
16をパターニングするためのレジストマスク17を形成する。
1016〜1×1019cm-3程度添加し、そのフェルミ準位がバンドギャプの中央に位置し
た状態をいう。これは非晶質シリコンは成膜時にはフェルミ準位がバンドギャプの中央に
必ずしも位置している訳ではなく、若干n型になる方向にフェルミ準位がずれている。そ
のため、上記のようにp型不純物を添加することで、フェルミ準位をバンドギャプの中央
にすることができる。この場合に不純物が添加されているが、フェルミ準位をバンドギャ
プの中央にある状態を実質的に真性な状態であるとしている。
マニュームを用いることができる。また、p型非晶質シリコン膜15の代わりに微結晶シ
リコンを用いることもできる。
ーニングして、図4(B)に示すように、上部電極212、p層211、i層210をそ
れぞれ形成する。ITO膜16、シリコン膜15、14をパターニングするには、CF4
/SF6/O2を混合したエッチングガスを用いたRIEエッチングを用いる。なお、IT
O膜16をパターニングした後は、シリコン膜のみをエッチングするガスを用いることに
より、上部電極212をマスクにしてシリコン膜15、14をエッチング可能であるため
、レジストマスク17は不要になる。しかしシリコン膜15、14のエッチング時に、レ
ジストマスク17を残存させることで、RIEエッチングによって上部電極212が変質
することを防止できる。
行う、即ち、ITO膜成膜前にシリコン膜15、14の成膜の間にパターニング工程を行
わないことで、上部電極212と光電変換層210とのパターンずれによる開口率低下を
回避することができる。
、端子部113側に突出させて形成する。これは、後に、開口率を低下することなく、上
部電極212を電極604に接続させるためであり、製造マージンや受光部の信頼性を考
慮して、端子部113側に突出させる幅は、受光画素のピッチの2〜10倍程度とすれば
よい。
を絶縁化して、受光マトリクス111外部のi層210で発生したフォトキャリアが受光
マトリクス111内に漏れ込むことを防止すると良い。絶縁化の方法の1つとして、受光
マトリクス111の境界部に沿ってi層210に溝部を形成し、この溝部に絶縁物を埋め
込む方法が挙げられる。この溝部はi層210を完全に分断するように形成しても良い。
なお、上記のように境界部を絶縁化する場合は、シリコン膜14、15のパターニング工
程と、ITO膜16のパターニング工程を別々に行う必要がある。
素電極312の下地となる第3の層間絶縁膜550を基板500全面に形成する。絶縁膜
550受光マトリクス111のパッシベーション膜としても機能する。第3の層間絶縁膜
550を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリ
ル等の樹脂膜を形成して、平坦な表面を得るようにする。本実施例では、ポリイミド膜を
形成し、受光マトリクス111での膜厚が、0.3〜1μm、ここでは0.5μmとなる
成膜にする。
タクトホールを形成する。ここでは、エッチングガスにはCF4を1〜10%混合したO2
ガスを用いたRIEエッチング法を用いる。層間絶縁膜550は樹脂でなるためO2ガス
のみでエッチング可能であるが、CF4混合することにより、電極309、604上のシ
リコン膜でなるn層310、604もエッチングされる。
をスパッタ法にて成膜し、CF4/SF6/O2を混合したエッチングガスを用いてパター
ニングして、電極309に接続された画素電極312、および上部電極212を端子60
3に接続するための取出し端子606が形成される。この状態の受光マトリクス111、
表示マトリクス121の上面図をそれぞれ、図8(A)、図12に示す。
の駆動回路121が接続されていない周囲を囲むように、『L』字型に形成されている。
そして、端子606は受光マトリクス111外部において上部電極212に接続され、端
子部113において端子603に接続されている。この構造により、取出し端子601を
一定電位に固定することにより、上部電極212は端子606、603を介して、その電
位が一定電位に固定される。例えば、端子601を一定電位に固定するには、端子601
を図1に示す取出し端子部130に形成される外部取出し端子に接続する。この場合、外
部取出し端子を信号線206、306と同一の導電膜で形成して、外部取出し端子と取出
し端子601を一体的に形成することも可能である。
コンタクトホール607は受光画素のピッチと同程度とすればよい。なお、図8(A)の
線D−D’による断面図を図8(B)に示す。また図8(A)の線A−A’による断面図
が図1に図示されている。
されていない周囲を囲むように形成したため、図1の断面構成からも明らかなように、受
光部(フォトダイオード)側面が端子601、端子603、606で囲まれている。ここ
では、端子601、端子603、606は電位が一定に固定されているため、受光部に対
するシールドとして機能させることができる。よって、表示マトリクス121と受光マト
リクス111を同一基板に設けても、受光部の信頼性を保つことができる。
も端子601、603、606によって、電気的に保護できるため、受光マトリクス11
1に配置されるTFTの静電破壊を抑制できる。
画素ごとに電気的に分離され、その周縁が電極層308と重なるように形成される。この
構造により、絶縁膜550を誘電体とし、電極層308、画素電極312を対向電極とす
る補助容量が形成できる。なお、図12において電極層308上のn層309は省略され
ている。
ォトダイオード)を形成する積層型としたので、従来のように受光部を非晶質シリコン膜
で形成しても、受光TFT200を多結晶シリコンで構成することができる。よって、ガ
ラス基板等の絶縁性基板上に、変換効率が良く、高速応答可能なイメージセンサが作製で
きる。
ている液晶パネルの作製工程と整合性が保たれる。従って、イメージセンサと液晶パネル
の各特性を損なうことなく同一基板上に集積化できる。
次元に配列したラインセンサとしても良い。また、受光画素のフォーマットを表示部のフ
ォーマットと同一にすると、受光画素と表示画素が1対1に対応するため、受光マトリク
ス111で検出された画像を表示マトリクス121に表示するための信号処理が簡単化、
高速化できる。ラインセンサとした場合も、受光画素数は、列方向又は行方向の表示画素
数と同じにすると良い。
を640×480(VGA規格)とし場合には、1つの受光画素ピッチを10μm程度と
すると、受光マトリクス111の占有面積は6.4mm×4.8mm程度となり、液晶パ
ネルに集積化することは可能である。
電極とオーミック接合させるn層209、p層211を設けたが、例えばショットキー型
とする場合は、n層209、p層211を省略すればよい。
電極とし、直視型の液晶パネルとすることもできる。
れる信号読出し回路として、スイッチング素子として機能するTFTを1つ設けたパッシ
ブ型としたが、例えば、増幅機能を有するアクティブ型とし、複数のTFTで構成するこ
ともできる。
て説明する。
下層の配線701は電極層308と同一の出発膜でなる配線となる。配線701の形状は
、実施例1の端子601と同様とし、受光マトリクス111外部へ延長して、外部取出し
端子部130に形成される端子と接続するようにすればよい。
て説明する。
される配線801は画素電極312と同一の出発膜でなる配線のみとなる。配線801の
形状は、実施例1の端子601と同様とし、受光マトリクス111外部に延在して、外部
取出し端子部130に形成される端子と接続するようにすればよい。
下層の端子601と信号線306と同じ出発膜で形成したが、選択線302と同じ出発膜
で構成することも可能である。
08と同じ出発膜でなる端子603を省略して、端子606と端子601を直接に接続す
る。また、この場合、実施例4で述べたように、端子601を選択線302と同じ出発膜
で構成することも可能である。
明する。図17に本実施例の電子機器の模式的な外観図を示す。
いるため、TV会議システム、TV電話、インターネット用端末やパーソナルコンビュー
タ等の通信機能を備えた表示部に好適である。例えば、表示部で対話者の端末から送信さ
れた映像を見ながら、受光マトリクスで自身の姿を撮影して、対話者の端末にその映像を
転送することできるので、動画像を双方向通信することが可能である。
パソコン2000を示す。2001が液晶パネルであり、2002がイメージセンサ部で
ある。
晶パネルであり、2012がイメージセンサ部である。使用者は自身の姿を姿をイメージ
センサ部2012で撮影しつつ、また液晶パネルにて2011通話相手の姿を見ながら通
話することができる。
晶パネルであり、2021がエリアセンサ部である。エリアセンサ2021により、名紙
等の文字・図画情報を取り込んで、液晶パネル2021に表示したり、携帯型情報端末機
器内にこれらの情報を保存できるようになっている。
できる。またセンサ部の駆動を液晶パネルと共有化することも可能であるため、省電力化
が図れる。よって、図17で示したような、バッテリー駆動型の電子機器に本発明は好適
である。
111 受光マトリクス
112 周辺駆動回路
113 端子部
120 画素領域
121 表示マトリクス
122 周辺駆動回路
201 活性層
202 選択線
206 信号線
207 ソース電極
208 下部電極
209 n層
210 i層
211 p層
212 上部電極
301 活性層
302 選択線
306 信号線
307 ドレイン電極
308 電極層
309 電極
312 画素電極
601、603、606 取出し端子
Claims (4)
- フォトダイオードと、
前記フォトダイオードに電気的に接続されたトランジスタと、を受光画素領域に有し、
前記フォトダイオードの少なくとも一部と、前記トランジスタの少なくとも一部と、が重なるイメージセンサであって、
前記フォトダイオード上に絶縁膜を有し、
前記絶縁膜上に、前記フォトダイオードと電気的に接続する配線を有し、
前記絶縁膜下に、電極を有し、
前記配線は、前記電極と電気的に接続されており、
前記電極は、前記受光画素領域の隣り合う2辺に沿うように配置されたL字型の領域を有することを特徴とするイメージセンサ。 - フォトダイオードと、
前記フォトダイオードに電気的に接続されたトランジスタと、を受光画素領域に有し、
前記フォトダイオードの少なくとも一部と、前記トランジスタの少なくとも一部と、が重なるイメージセンサであって、
前記フォトダイオード上に絶縁膜を有し、
前記絶縁膜上に、前記フォトダイオードと電気的に接続する配線を有し、
前記絶縁膜下に、電極を有し、
前記配線は、前記電極と電気的に接続されており、
前記配線は、前記受光画素領域の隣り合う2辺に沿うように配置された第1のL字型の領域を有し、
前記電極は、前記受光画素領域の隣り合う2辺に沿うように配置された第2のL字型の領域を有することを特徴とするイメージセンサ。 - 請求項1又は請求項2において、
前記フォトダイオードは、第1のn型シリコンを有し、
前記電極に接する第2のn型シリコンを有することを特徴とするイメージセンサ。 - 請求項1乃至請求項3のいずれか一に記載のイメージセンサを有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062919A JP5138107B2 (ja) | 2012-03-20 | 2012-03-20 | イメージセンサ、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062919A JP5138107B2 (ja) | 2012-03-20 | 2012-03-20 | イメージセンサ、電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008212007A Division JP5025596B2 (ja) | 2008-08-20 | 2008-08-20 | イメージセンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012160743A JP2012160743A (ja) | 2012-08-23 |
JP5138107B2 true JP5138107B2 (ja) | 2013-02-06 |
Family
ID=46840971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012062919A Expired - Fee Related JP5138107B2 (ja) | 2012-03-20 | 2012-03-20 | イメージセンサ、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5138107B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6963873B2 (ja) | 2017-05-26 | 2021-11-10 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、固体撮像素子の製造方法および電子機器 |
US11073712B2 (en) * | 2018-04-10 | 2021-07-27 | Apple Inc. | Electronic device display for through-display imaging |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5722251U (ja) * | 1980-07-11 | 1982-02-04 | ||
JPS6255961A (ja) * | 1985-09-05 | 1987-03-11 | Mitsubishi Electric Corp | 固体撮像装置 |
JPH069242B2 (ja) * | 1985-10-14 | 1994-02-02 | 富士写真フイルム株式会社 | 固体撮像素子およびその製造方法 |
JPS6286855A (ja) * | 1985-10-14 | 1987-04-21 | Fuji Photo Film Co Ltd | 放射線用固体撮像素子 |
JPH01220862A (ja) * | 1988-02-29 | 1989-09-04 | Seiko Epson Corp | 固体撮像素子 |
JPH02262369A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 固体撮像装置及びその製造方法 |
JPH02265274A (ja) * | 1989-04-06 | 1990-10-30 | Toshiba Corp | 固体撮像装置 |
JPH02280374A (ja) * | 1989-04-21 | 1990-11-16 | Toshiba Corp | 固体撮像装置の電極接続方法 |
-
2012
- 2012-03-20 JP JP2012062919A patent/JP5138107B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012160743A (ja) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271268B2 (ja) | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 | |
JP4044187B2 (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
JP4027465B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
JP4255527B2 (ja) | 半導体装置 | |
JP2007241314A (ja) | センサ付き表示装置及び電子機器 | |
JP2009093154A (ja) | 表示装置及び表示装置の製造方法 | |
JPH1197664A (ja) | 電子機器およびその作製方法 | |
JP5004892B2 (ja) | 半導体装置 | |
JP4183784B2 (ja) | 液晶パネルの作製方法 | |
JP5025596B2 (ja) | イメージセンサ | |
JP4700659B2 (ja) | 液晶表示装置 | |
JP5138107B2 (ja) | イメージセンサ、電子機器 | |
JP2007306011A (ja) | 装置及び電気機器 | |
JP5312442B2 (ja) | 半導体装置、イメージセンサ及び撮影機器 | |
JP4986923B2 (ja) | イメージセンサの作製方法 | |
JP5604579B2 (ja) | 表示装置 | |
JP5622812B2 (ja) | 表示装置 | |
JP4999979B2 (ja) | イメージセンサ及び電子機器 | |
JP4163156B2 (ja) | 表示装置 | |
JP5100799B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |