JP2014116429A - 撮像装置及び撮像表示システム - Google Patents

Abstract

【課題】光の検出感度の低下及び撮像装置の信頼性の低下を抑制することが可能な撮像装置及び撮像表示システムを提供すること。
【解決手段】撮像装置１は、フォトダイオード１１１Ａを有し、同一面に配置される複数の画素Ｐと、フォトダイオード１１１Ａの表面に設けられた上部電極１２６と、１個のフォトダイオード１１１Ａに対応する上部電極１２６の複数箇所と電気的に接続され、かつそれぞれのフォトダイオード１１１Ａに対応する上部電極１２６にそれぞれ複数設けられる第１導体１３１と、隣接する画素Ｐの間に設けられて第１導体１３１同士を電気的に接続し、かつ隣接する画素Ｐの間においても第１導体１３１同士を電気的に接続する第２導体１３２と、を含む。
【選択図】図２

Description

本開示は、光電変換素子を内蔵する撮像装置及びそのような撮像装置を備えた撮像表示システムに関する。

各画素（撮像画素）に光電変換素子（例えば、フォトダイオード）を内蔵する撮像装置として、種々のものが提案されている。光電変換素子を内蔵した撮像装置は、撮像時に、光電変換素子に所定の基準電位をバイアス電位として与える。このため、光電変換素子の電極に所定の基準電位を与えるための配線が接続される。この配線が断線すると、撮像装置が撮像した画像に欠陥が生じる可能性がある。このため、光電変換素子の電極に所定の基準電位を与えるための配線の断線を防止する技術が提案されている（例えば、特許文献１）。

特開２０１１−９６７９４号公報

特許文献１の技術は、光電変換素子の電極に所定の基準電位を与えるための配線が光電変換素子の受光面を横断してしまう。このため、特許文献１の技術は、光電変換素子の受光面積が低下し、光の検出感度が低下する可能性がある。

本開示は、光の検出感度の低下及び撮像装置の信頼性の低下を抑制することが可能な撮像装置及び撮像表示システムを提供することを目的とする。

本開示の撮像装置は、光電変換素子を有し、同一面に配置される複数の画素と、前記光電変換素子の表面に設けられた透明電極と、１個の前記光電変換素子に対応する前記透明電極の複数箇所と電気的に接続され、かつそれぞれの前記光電変換素子に対応する前記透明電極にそれぞれ複数設けられる第１導体と、隣接する前記画素の間に設けられて前記第１導体同士を電気的に接続し、かつ隣接する前記画素間においても前記第１導体同士を電気的に接続する第２導体と、を含む。

また、本開示の撮像表示システムは、本開示の撮像装置と、前記撮像装置の入光面側に設けられた波長変換部材と、前記撮像装置が出力した撮像信号に基づく画像を表示する表示装置と、を含む。

本開示は、第１導体及び第２導体を、光電変換素子の電極（透明電極）に所定の基準電位を与えるための配線として用いる。そして、複数の第１導体を、１個の画素に対応する透明電極の複数箇所と電気的に接続し、隣接する画素間に配置された第２導体で複数の第１導体を電気的に接続する。このように、１個の画素に対応する透明電極の複数箇所で、光電変換素子に所定の基準電位を与える配線としての第１導体が電気的に接続している。このため、一箇所の接続箇所において第１導体が断線しても、他の断線が発生していない第１導体により光電変換素子に所定の基準電位を与える配線の機能が確保される。その結果、光電変換素子に所定の基準電位を与える配線の冗長性が向上するので、撮像装置及び撮像表示システムの信頼性の低下を抑制できる。また、光電変換素子に所定の基準電位を与える配線としての第２導体は、隣接する画素間に配置されるので、光電変換素子の受光面を避けて配置される。その結果、光電変換素子が光を検出する際の感度の低下を抑制して、撮像装置の性能の低下を抑制することができる。

本開示は、光の検出感度の低下及び撮像装置の信頼性の低下を抑制することが可能な撮像装置及び撮像表示システムを提供することができる。

本開示によれば、光の検出感度の低下及び撮像装置の信頼性の低下を抑制することが可能な撮像装置及び撮像表示システムを提供することができる。

図１は、本実施形態に係る撮像装置を、機能ブロックを用いて示した図である。 図２は、撮像装置が有する画素の平面図である。 図３は、図２のＡ−Ａ断面図である。 図４は、図２のＢ−Ｂ断面図である。 図５は、本実施形態に係る撮像装置が備える配線の平面図である。 図６は、比較例に係る画素及び配線を示す平面図である。 図７は、配線が有する第１導体を拡大して示す平面図である。 図８は、本実施形態に係る配線の配置の変形例を示す平面図である。 図９は、撮像装置の製造方法を工程順に表した断面図である。 図１０は、撮像装置の製造方法を工程順に表した断面図である。 図１１は、撮像装置の製造方法を工程順に表した断面図である。 図１２は、撮像装置の製造方法を工程順に表した断面図である。 図１３は、撮像装置の製造方法を工程順に表した断面図である。 図１４は、撮像装置の製造方法を工程順に表した断面図である。 図１５は、第１変形例に係る撮像装置を示す図である。 図１６は、第２変形例に係る撮像装置を示す図である。 図１７は、第１導体と画素の透明電極との接続部分を拡大した図である。 図１８は、第３変形例に係る撮像装置を示す図である。 図１９は、第４変形例に係る撮像装置を示す図である。 図２０は、第１導体と画素の透明電極との接続部分を拡大した図である。 図２１は、第５変形例に係る撮像装置を示す図である。 図２２は、適用例に係る撮像表示システムの概略構成例を示した図である。 図２３は、他の適用例に係る撮像表示システムの概略構成例を示した図である。

本開示の実施形態につき、図面を参照しつつ、次に示す順序で詳細に説明する。
１．撮像装置
１−１．全体構成
１−２．画素の断面構造
１−３．配線
１−４．撮像装置の動作
１−５．撮像装置の製造方法
２．変形例
２−１．第１変形例
２−２．第２変形例
２−３．第３変形例
２−４．第４変形例
２−５．第５変形例
３．適用例
４．本開示の構成

［１．撮像装置］
＜１−１．全体構成＞
図１は、本実施形態に係る撮像装置を、機能ブロックを用いて示した図である。図２は、撮像装置が有する画素の平面図である。撮像装置１は、波長変換されたα線、β線、γ線及びＸ線に代表される放射線を光として受光し、放射線に基づく画像情報を読み取ることにより、被写体を撮像する装置である。撮像装置１は、医療用を始めとして、手荷物検査等の非破壊検査用のＸ線撮像装置として好適に用いられる。

撮像装置１は、基板１１の表面に、撮像領域（撮像部）としての画素部１２と、行走査部１３、水平選択部１４、列走査部１５及びシステム制御部１６を含む周辺回路とを有している。周辺回路は、画素部１２を駆動する駆動回路としての機能を有している。周辺回路が備える行走査部１３、水平選択部１４、列走査部１５及びシステム制御部１６は、画素部１２の周辺領域に配置されている。

（画素部１２）
画素部１２は、例えば、行列状に２次元配置された単位画素Ｐ（以下、適宜画素Ｐともいう）を有している。本実施形態において、行列状に配置された複数の画素Ｐの行方向をＸ方向、列方向をＹ方向とする。Ｘ方向及びＹ方向は、２次元における直交座標系における一方の座標軸と、これに直交する他方の座標軸とに相当する。このため、本実施形態において、複数の画素Ｐは、Ｘ−Ｙ平面を同一面（同一平面）として配置されている。なお、Ｘ方向及びＹ方向に直交する方向は、Ｚ方向である。

画素部１２は、駆動線としての画素駆動線１７と、信号線としての垂直信号線１８とをそれぞれ複数有している。それぞれの画素駆動線１７は、行方向、すなわちＸ方向に延在し、かつ列方向、すなわちＹ方向に向かって配列されている。それぞれの垂直信号線１８は、列方向、すなわちＹ方向に延在し、かつ行方向、すなわちＸ方向に向かって配列されている。画素駆動線１７と垂直信号線１８とは、互いに交差しており、本実施形態では直交している。

画素駆動線１７は、例えば、画素Ｐの行を選択したり、リセットを制御したり、画素Ｐから信号を読み出したりする際に用いる信号を送信するための配線である。画素駆動線１７は、それぞれの画素Ｐが有する駆動素子としての薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１１１Ｂ（図２参照）の半導体層１２２のゲート電極１２０と電気的に接続されている。このため、画素駆動線１７は、ゲート線ともいう。垂直信号線１８は、それぞれの画素Ｐから出力された信号を送信するための配線である。垂直信号線１８は、図２に示すように、それぞれの画素Ｐが有する薄膜トランジスタ１１１Ｂの半導体層１２２のソース電極１２３Ｓと電気的に接続されている。このため、画素駆動線１７は、ソース線ともいう。さらに、図２に示すように、画素Ｐは、薄膜トランジスタ１１１Ｂの半導体層１２２のドレイン電極１２３Ｄがフォトダイオード１１１Ａにおける下部電極１２４と電気的に接続されている。

画素部１２が有する画素Ｐは、図２に示すように、光電変換素子としてのフォトダイオード１１１Ａと、駆動素子としての薄膜トランジスタ１１１Ｂとを有している。複数の画素Ｐは、同一面に配置されるので、それぞれの画素Ｐが有するフォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂも同一面に配置される。本実施形態においては、基板１１の表面にフォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂが形成される。このため、基板１１の表面を同一平面として、複数のフォトダイオード１１１Ａ及び複数の薄膜トランジスタ１１１Ｂ並びにこれらを有する画素Ｐが配置される。

画素Ｐは、図２に示すように、平行に配置された２本の画素駆動線１７と、平行に配置され、かつ画素駆動線１７と直交する２本の垂直信号線１８とによって囲まれた矩形（本実施形態では正方形）領域に配置されている。画素Ｐは、矩形領域の角部がコンタクトホール又は薄膜トランジスタ１１１Ｂ等で占有されて、図２に示すように、隅部が階段状になっている。このため、画素Ｐは、実際には、平面視において矩形に近い形状（本実施形態では正方形に近い形状）である。このような、矩形領域の角部がコンタクトホール又は薄膜トランジスタ１１１Ｂ等で占有された結果、角部の一部が欠けて例えば階段状になった形状を、略矩形（本実施形態では略正方形）又は多角形（本実施形態では正方形）というものとする。画素Ｐは、フォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂを含んでいる。フォトダイオード１１１Ａは、保護層としての保護膜１１４の中央部が矩形（本実施形態では正方形）に取り除かれて、透明電極としての上部電極１２６が見えている。なお、画素Ｐは、後述するように、上部電極１２６及び保護膜１１４の表面に第２平坦化膜が配置されるが、説明の便宜上、図２に示す例においては第２平坦化膜を省略している。

画素Ｐは、フォトダイオード１１１Ａの一端（例えば、上部電極１２６）に所定の基準電位（バイアス電位）が印加される。この基準電位を印加するための第１導体１３１が、画素Ｐが有する光電変換素子としてのフォトダイオード１１１Ａの上部電極１２６と電気的に接続している。第１導体１３１は、矩形形状の画素Ｐの四隅（矩形領域の四隅）にそれぞれ配置されて、１個の画素Ｐに対して４箇所で上部電極１２６と電気的に接続されている。行方向に隣接する第１導体１３１同士は、それぞれ第２導体１３２で電気的に接続されている。第２導体１３２は、隣接する画素Ｐの間の隙間に配置されている。本実施形態において、第１導体１３１及び第２導体１３２は、一体で形成される。これらを、適宜配線１３０というものとする。

第１導体１３１は、隣接する画素Ｐの保護膜１１４及び上部電極１２６の表面に形成される。そして、第１導体１３１は、隣接する画素Ｐの上部電極１２６と電気的に接続する。このように、本実施形態において、１個の第１導体１３１は、４個の画素Ｐの上部電極１２６と電気的に接続される。また、１個の画素Ｐは、上部電極１２６に４個の第１導体１３１が電気的に接続される。

本実施形態において、配線１３０は、行方向に隣接する第１導体１３１同士が第２導体１３２によって電気的に接続される。このため、配線１３０は、行方向に向かって延在することになる。画素駆動線１７も、隣接する画素Ｐ同士に配置され、かつ行方向に向かって延在する。このため、本実施形態において、配線１３０は、平面視において、画素駆動線１７と重なって配置されることになる。次に、撮像装置１が備える周辺回路について説明する。

（周辺回路）
図１に示す行走査部１３は、シフトレジスタ及びアドレスデコーダ等を備えている。行走査部１３は、画素部１２の各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３によって選択走査された画素行の各画素Ｐから出力される信号（撮像信号）は、それぞれの垂直信号線１８の各々を通って水平選択部１４に入力される。水平選択部１４は、垂直信号線１８毎に設けられたアンプ及び水平選択スイッチ等を備えている。

列走査部１５は、シフトレジスタ及びアドレスデコーダ等を備えている。列走査部１５は、水平選択部１４の各水平選択スイッチを走査しつつ、これらを順番に駆動するものである。列走査部１５が選択走査をすることにより、垂直信号線１８の各々を通して伝送された各画素Ｐの信号が順番に水平信号線１９に出力される。各画素Ｐの信号は、水平信号線１９を通して基板１１の外部へ伝送される。

なお、これらの行走査部１３、水平選択部１４、列走査部１５及び水平信号線１９を含む回路部分は、基板１１の表面に直接形成されていてもよい。また、前述した回路部分は、外部制御ＩＣ（Integrated Circuit）に配設されたものであってもよい。また、前述した回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。

システム制御部１６は、基板１１の外部から与えられるクロック及び動作モードを指令するデータ等が入力される。また、システム制御部１６は、撮像装置１の内部情報等のデータを出力する。システム制御部１６は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有している。システム制御部１６は、前述したタイミングジェネレータで生成された各種のタイミング信号を基に、行走査部１３、水平選択部１４及び列走査部１５等の周辺回路を駆動し、制御する。次に、画素Ｐの断面構造を説明する。

＜１−２．画素の断面構造＞
図３は、図２のＡ−Ａ断面図である。図４は、図２のＢ−Ｂ断面図である。図４に示した断面の構造は、図３に示した断面の構造と同様であるが、基板１１に、薄膜トランジスタ１１１Ｂの代わりに垂直信号線１８が形成されている。具体的には、ゲート絶縁膜１２１と第１層間絶縁膜１１２Ａとの間の選択的な領域において、図３では薄膜トランジスタ１１１Ｂの形成領域が示されているが、図４では垂直信号線１８が示されている。

撮像装置１は、基板１１に、複数のフォトダイオード１１１Ａ（光電変換素子）と、フォトダイオード１１１Ａの駆動素子としての薄膜トランジスタ１１１Ｂとを含む画素回路が形成されている。これらを、適宜センサー基板１０という。画素Ｐは、フォトダイオード１１１Ａと薄膜トランジスタ１１１Ｂとを、それぞれ１個ずつ有している。

図３、図４には、センサー基板１０の表面側に、波長変換部材２０が配設されている。センサー基板１０と波長変換部材２０とは、例えば、別々のモジュールとして作製されたものである。波長変換部材２０については後述する。

本実施形態において、フォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂは、例えば、ガラス等で製造された基板１１に形成されている。フォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂは、これらの一部（本実施形態では、後述するゲート絶縁膜１２１、第１層間絶縁膜１１２Ａ及び第２層間絶縁膜１１２Ｂ）が互いに共通の層となっている。

ゲート絶縁膜１２１は、基板１１上に設けられている。ゲート絶縁膜１２１は、例えば、酸化シリコン（ＳｉＯ_２）膜、酸窒化シリコン（ＳｉＯＮ）膜及び窒化シリコン膜（ＳｉＮ）のうちの１種で形成された単層膜又はこれらのうちの２種以上で形成された積層膜である。

第１層間絶縁膜１１２Ａは、ゲート絶縁膜１２１の表面に設けられている。第１層間絶縁膜１１２Ａは、例えば、酸化シリコン膜又は窒化シリコン膜等の絶縁膜である。この第１層間絶縁膜１１２Ａは、また、後述する薄膜トランジスタ１１１Ｂを覆う保護膜１１３（パッシベーション膜）としても機能する。

（フォトダイオード１１１Ａ）
フォトダイオード１１１Ａは、入射光の光量（受光量）に応じた電荷量の電荷（光電荷）を発生して内部に蓄積する光電変換素子である。フォトダイオード１１１Ａは、例えば、ＰＩＮ（Positive Intrinsic Negative Diode）型のフォトダイオードである。フォトダイオード１１１Ａは、その感度域が、例えば可視光領域となっている（受光波長帯域が可視光領域である）。フォトダイオード１１１Ａは、例えば、基板１１の表面側における選択的な領域に、ゲート絶縁膜１２１及び第１層間絶縁膜１１２Ａを介して配設されている。

具体的には、フォトダイオード１１１Ａは、第１層間絶縁膜１１２Ａの表面に、下部電極１２４、ｎ型半導体層１２５Ｎ、ｉ型半導体層１２５Ｉ、ｐ型半導体層１２５Ｐ及び上部電極１２６がこの順に積層されている。これらのうち、ｎ型半導体層１２５Ｎ、ｉ型半導体層１２５Ｉ及びｐ型半導体層１２５Ｐは、本開示における光電変換層の一具体例に対応する。なお、本実施形態では、基板１１側（下部側）にｎ型半導体層１２５Ｎ、基板１１からより離れた側（上部側）にｐ型半導体層１２５Ｐをそれぞれ設けた例を挙げたが、このような構造に限定されるものではない。例えば、この構造とは反対の構造、すなわち下部側（基板側）をｐ型半導体層、上部側をｎ型半導体層とした構造であってもよい。

下部電極１２４は、光電変換層（ｎ型半導体層１２５Ｎ、ｉ型半導体層１２５Ｉ及びｐ型半導体層１２５Ｐ）から信号電荷を読み出すための電極である。本実施形態において、下部電極１２４は、薄膜トランジスタ１１１Ｂにおける後述するドレイン電極１２３Ｄと電気的に接続されている。下部電極１２４は、例えば、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）とモリブデンとが積層された３層構造（Ｍｏ／Ａｌ／Ｍｏ）となっている。

ｎ型半導体層１２５Ｎは、例えば、非晶質シリコン（アモルファスシリコン：ａ−Ｓｉ）であり、ｎ＋領域を形成する。ｎ型半導体層１２５Ｎの厚みは、例えば１０ｎｍ〜５０ｎｍ程度である。

ｉ型半導体層１２５Ｉは、ｎ型半導体層１２５Ｎ及びｐ型半導体層１２５Ｐよりも導電性の低い半導体層、例えばノンドープの真性半導体層である。ｉ型半導体層１２５Ｉは、例えば非晶質シリコン（ａ−Ｓｉ）である。このｉ型半導体層１２５Ｉの厚みは、例えば、４００ｎｍ〜１０００ｎｍ程度であるが、厚みが大きい程、光感度を高めることができる。

ｐ型半導体層１２５Ｐは、例えば、非晶質シリコン（ａ−Ｓｉ）で形成されており、ｐ＋領域を形成する。ｐ型半導体層１２５Ｐの厚みは、例えば、４０ｎｍ〜５０ｎｍ程度である。

上部電極１２６は、例えば、光電変換の際の基準電位（バイアス電位）を、前述した光電変換層へ供給するための電極である。上述したように、上部電極１２６は、基準電位供給用の電源配線である配線１３０、より具体的には配線１３０の第１導体１３１と電気的に接続されている。上部電極１２６は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜である。

（薄膜トランジスタ１１１Ｂ）
薄膜トランジスタ１１１Ｂは、フォトダイオード１１１Ａが蓄積した電荷を取り出すための素子である。本実施形態において、薄膜トランジスタ１１１Ｂは、例えば、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である。この薄膜トランジスタ１１１Ｂは、基板１１の表面に、例えば、チタン（Ｔｉ）、Ａｌ、Ｍｏ、タングステン（Ｗ）、クロム（Ｃｒ）等を含むゲート電極１２０が形成されている。ゲート電極１２０の表面には、上述したゲート絶縁膜１２１が形成されている。

ゲート絶縁膜１２１の表面には、半導体層１２２が形成されている。半導体層１２２は、チャネル領域を有している。半導体層１２２は、例えば多結晶シリコン、微結晶シリコン又は非晶質シリコンを用いて形成されている。なお、半導体層１２２は、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）又は酸化亜鉛（ＺｎＯ）等の酸化物半導体を用いて形成されてもよい。

半導体層１２２の表面には、読み出し用の信号線及び各種の配線に接続された、ソース電極１２３Ｓ及びドレイン電極１２３Ｄが形成されている。具体的には、ドレイン電極１２３Ｄがフォトダイオード１１１Ａにおける下部電極１２４と電気的に接続され、ソース電極１２３Ｓが後述する垂直信号線１８（ソース線）と電気的に接続されている。これらのソース電極１２３Ｓ及びドレイン電極１２３Ｄは、それぞれ、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等により形成されている。

センサー基板１０は、フォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂの上層（基板１１の表面からより離れた層）に、第２層間絶縁膜１１２Ｂ、第１平坦化膜１１３Ａ、保護膜１１４、配線１３０及び第２平坦化膜１１３Ｂがこの順に設けられている。

（第２層間絶縁膜１１２Ｂ）
第２層間絶縁膜１１２Ｂは、薄膜トランジスタ１１１Ｂと、フォトダイオード１１１Ａにおける側面及び上面（上部電極１２６の表面）の端部とを覆うように設けられている。第２層間絶縁膜１１２Ｂは、例えば、酸化シリコン膜又は窒化シリコン膜等の絶縁膜で形成される。なお、この第２層間絶縁膜１１２Ｂは、本開示における層間絶縁膜の一具体例に対応する。

（第１平坦化膜１１３Ａ）
第１平坦化膜１１３Ａは、フォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂの上層側、すなわち、基板１１からより離れた位置に配設されている。本実施形態において、第１平坦化膜１１３Ａは、黒色膜によって形成されている。具体的には、黒色膜は、例えば黒色化樹脂（次に列挙する遮光性粒子を含むことで黒色化した樹脂）で形成される。詳細には、黒色化樹脂は、例えば、アクリル等の透明樹脂中に、カーボン（Ｃ）及びチタン（Ｔｉ）等の粒子（遮光性粒子）のうち少なくとも一方が、上述した遮光性粒子として分散されている。このような構造により、第１平坦化膜１１３Ａは、ある程度の導電性を示す場合がある。このため、第１平坦化膜１１３Ａは、できる限り高抵抗となる、すなわち、導電性が低くなるようにするのが望ましい。

第１平坦化膜１１３Ａの厚みは、フォトダイオード１１１Ａの形成領域を除いた部分（平坦部）において、例えば２．１μｍ程度以下であることが望ましい。後述する迷光（隣接画素からの入射光）の入射を抑止する作用と、平坦化作用（断線の防止作用）とを両立させるためである。この第１平坦化膜１１３Ａには、フォトダイオード１１１Ａの形成領域付近に対応して、開口部Ｈ１が形成されている。本実施形態において、開口部Ｈ１の側面はテーパ状となっている。開口部Ｈ１の側面は、フォトダイオード１１１Ａの上部電極１２６の表面に配置されている。この第１平坦化膜１１３Ａが、本開示における平坦化膜の一具体例に対応する。

第１平坦化膜１１３Ａを上述したような黒色膜とすることにより、外部からフォトダイオード１１１Ａへ入射する入射光が第１平坦化膜１１３Ａを透過しなくなる。つまり、入射光が薄膜トランジスタ１１１Ｂへ入射する、すなわち、薄膜トランジスタ１１１Ｂへの光照射がなされてしまうことが回避されるので、薄膜トランジスタ１１１Ｂにおける光リークが抑制される。その結果、薄膜トランジスタ１１１Ｂは、入射光に起因した特性（読み出し特性）の劣化が抑制される。

また、隣接する画素Ｐ等からの迷光が、第１平坦化膜１１３Ａを介してフォトダイオード１１１Ａへと入射してしまうことも抑制される。その結果、フォトダイオード１１１Ａから得られる撮像信号におけるノイズ成分、より具体的には、迷光に起因したノイズ成分が低減される。

このように、第１平坦化膜１１３Ａは、光リークに起因した薄膜トランジスタ１１１Ｂの特性劣化を抑えることができ、また、迷光の入射に起因した撮像信号におけるノイズ成分を低減することができる。その結果、第１平坦化膜１１３Ａは、撮像画像の画質を向上させることが可能となる。また、撮像装置１は、例えば、上記した入射光及び迷光の入射を防止するための部材（遮光膜等）を別途設ける必要がないため、製造コストが抑制され、かつ画質の向上が図られる。

保護膜１１４は、上部電極１２６の一部及び第１平坦化膜１１３Ａの全面に設けられている。保護膜１１４は、例えば酸化シリコン膜又は窒化シリコン膜等の絶縁膜である。本実施形態において、配線１３０は、保護膜１１４の表面の一部に設けられる。配線１３０は、上部電極１２６の表面の一部と電気的に接続されている。第２平坦化膜１１３Ｂは、保護膜１１４及び配線１３０の全面に設けられている。第２平坦化膜１１３Ｂは、例えばポリイミド等の透明樹脂材料である。

本実施形態において、第１平坦化膜１１３Ａは黒色膜としたが、第１平坦化膜１１３Ａは黒色膜に限定されるものではない。例えば、第１平坦化膜１１３Ａは、透明樹脂であってもよい。第１平坦化膜１１３Ａが透明樹脂である場合、保護膜１１４は不要である。

（波長変換部材２０）
本実施形態において、波長変換部材２０は、上述したように、センサー基板１０とは異なるモジュールである。波長変換部材２０は、例えばシンチレータプレート（シンチレータパネル）等を含む。つまり、この波長変換部材２０は、平板状（プレート状）の部材であり、例えばガラス等の透明な基板上にシンチレータ層（波長変換層）が設けられたものである。このシンチレータ層の表面には、防湿性を有する保護膜がさらに形成されていてもよい。また、前述した保護膜は、シンチレータ層及びセンサー基板１０の全体を覆うように設けられていてもよい。

このような波長変換部材２０としては、例えば、放射線（Ｘ線）を可視光に変換するシンチレータ（蛍光体）が用いられる。すなわち、波長変換部材２０は、外部から入射した放射線（Ｘ線）を、光電変換素子としてのフォトダイオード１１１Ａの感度域（可視光領域）に波長変換する機能を有している。このような蛍光体としては、例えば、ヨウ化セシウム（ＣｓＩ）にタリウム（Ｔｌ）を添加したもの（ＣｓＩ；Ｔｌ）、酸化硫黄カドミウム（Ｇｄ_２Ｏ_２Ｓ）にテルビウム（Ｔｂ）を添加したもの、ＢａＦｘ（ｘはＣｌ、Ｂｒ、Ｉ等）等が挙げられる。

シンチレータ層の厚みは、１００μｍ〜６００μｍであることが望ましい。例えば、蛍光体材料としてＣｓＩ；Ｔｌを用いた場合には、厚みは、例えば６００μｍ程度である。なお、シンチレータ層は、透明基板の表面に、例えば、真空蒸着法を用いて成膜することができる。本実施形態では、波長変換部材２０として上述したようなシンチレータプレートを例示したが、波長変換部材２０は、放射線をフォトダイオード１１１Ａの感度域に波長変換可能な波長変換部材であればよい。したがって、波長変換部材２０に用いられる蛍光体は、上述した材料には限定されない。次に、配線１３０についてより具体的に説明する。

＜１−３．配線＞
図５は、本実施形態に係る撮像装置が備える配線の平面図である。上述したように、配線１３０の複数の第１導体１３１は、１個の画素Ｐが有する１個の光電変換素子としてのフォトダイオード１１１Ａに対応する上部電極１２６の複数箇所と電気的に接続される。そして、第１導体１３１は、それぞれの画素Ｐが有するフォトダイオード１１１Ａに対応する上部電極１２６に、それぞれ複数設けられる。本実施形態において、第１導体１３１は、平面視が矩形（正方形を含む）であるが、第１導体１３１の平面視における形状はこれに限定されるものではない。図５に示す例において、それぞれの画素Ｐのフォトダイオード１１１Ａは、４個の第１導体１３１が接続されている。第１導体１３１と上部電極１２６とが接続する箇所を、適宜接続部ＣＰという。図５に示す例において、上部電極１２６は、４個の接続部ＣＰを有する。

上述したように、第２導体１３２は、隣接する画素Ｐの間に設けられて、１個の画素Ｐが有するフォトダイオード１１１Ａの上部電極１２６と電気的に接続されている第１導体１３１同士を電気的に接続する。この例において、第２導体１３２は、行方向、すなわちＸ方向に隣接する第１導体１３１同士を電気的に接続する。さらに、第２導体１３２は、隣接する画素Ｐの間、より具体的には、行方向に隣接する画素Ｐの間においても第１導体１３１同士を電気的に接続する。

図６は、比較例に係る画素及び配線を示す平面図である。図６の比較例のように、配線２３０が１個の画素Ｐのフォトダイオードを横断して、複数の画素のフォトダイオードが有する上部電極１２６を電気的に接続するものがある。このような配線２３０と上部電極１２６との接続構造は、保護膜１１４と上部電極１２６との段差の部分で配線２３０の断線が発生する可能性がある。配線２３０が断線すると、断線した箇所よりも図１に示す行走査部１３から離れた位置に存在する画素Ｐが有する上部電極１２６に、所定の基準電位が印加されない。その結果として、図１に示す撮像装置１が撮像した画像は、欠陥を有する可能性がある。また、配線２３０がフォトダイオードの表面を横断することにより、フォトダイオードの受光面積を低下させる可能性もある。

図５に示す撮像装置１は、フォトダイオード１１１Ａの上部電極１２６と保護膜１１４との間に段差が発生するため、第１導体１３１が断線する可能性を完全には排除できない。しかし、撮像装置１は、複数の第１導体１３１が、１個のフォトダイオード１１１Ａに対応する上部電極１２６の複数箇所と電気的に接続される。そして、１個のフォトダイオード１１１Ａの上部電極１２６に接続された複数の第１導体１３１のうち、隣接する第１導体１３１同士は、隣接する画素Ｐ同士の間に配置された第２導体１３２によって電気的に接続される。

このように、配線１３０は、複数の第１導体１３１が１個のフォトダイオード１１１Ａの上部電極１２６と複数箇所で電気的に接続しているので、仮に一箇所の第１導体１３１が断線しても、断線していない他の第１導体１３１で配線１３０の機能を維持できる。その結果、配線１３０は、第１導体１３１が断線した場合、断線した箇所よりも行走査部１３から離れた位置に存在する画素Ｐの上部電極１２６に所定の基準電位を印加することができる。また、配線１３０は、上部電極１２６と電気的に接続する第１導体１３１とは異なる導電経路として第２導体１３２を有している。このため、第１導体１３１が保護膜１１４と上部電極１２６との間で断線しても、第２導体１３２によって配線１３０が延在する方向（本実施形態では行方向）における導通が維持される。その結果、配線１３０は、第１導体１３１が断線した箇所よりも行走査部１３から離れた位置に存在する画素Ｐの上部電極１２６に給電することができる。これらの作用により、配線１３０は、撮像装置１の信頼性の低下を抑制させることができる。

また、第１導体１３１同士を電気的に接続する第２導体１３２が配置される、隣接する画素Ｐの間は、保護膜１１４と上部電極１２６との段差が存在しない。このため、第２導体１３２は、画素Ｐ中の段差に起因した断線の可能性を低減できる。その結果、配線１３０は、撮像装置１の信頼性の低下をさらに抑制することができる。

さらに、複数の第１導体１３１は、平面視が矩形形状の画素Ｐの四隅において、フォトダイオード１１１Ａの上部電極１２６と電気的に接続されている。このため、配線１３０は、フォトダイオード１１１Ａの表面を横断しないので、フォトダイオード１１１Ａの受光面積の低下を抑制することができ、フォトダイオード１１１Ａが出力する信号の値の低下を抑制することができる。その結果、撮像装置１は、光又は放射線の検出感度の低下が抑制される。

本実施形態において、第２導体１３２は、フォトダイオード１１１Ａの表面と直交する方向から見たとき（平面視）に、薄膜トランジスタ１１１Ｂを駆動するための信号（駆動信号）を薄膜トランジスタ１１１Ｂに与えるための画素駆動線１７と重なる位置に設けられる。このような配線１３０の配置構造とすることで、第２導体１３２は、平面視において、薄膜トランジスタ１１１Ｂの垂直信号線１８と重なる領域が低減する。その結果、第２導体１３２と垂直信号線１８との間の静電容量が低減されるので、前述した静電容量がフォトダイオード１１１Ａの出力に与える影響を低減することができる。また、垂直信号線１８からのノイズも低減できる。その結果、本実施形態に係る配線１３０の配置構造は、光又は放射線の検出精度の低下が抑制される。

図５に示すように、本実施形態において、第１導体１３１は、画素Ｐの四隅にそれぞれ設けられ、かつ隣接する画素Ｐの対向する隅（矩形領域の隅）の位置に存在する上部電極１２６同士を電気的に接続する。図５に示す例では、１個の第１導体１３１は、列方向（Ｙ方向）に隣接する画素Ｐの対向する隅の位置Ｐｃｐに存在する上部電極１２６同士を電気的に接続している。また、図５に示す例では、第１導体１３１は、４個の画素Ｐで囲まれる位置に配置されており、４個の画素Ｐに対応する上部電極１２６を電気的に接続する。このため、撮像装置１は、１個の第１導体１３１によって、複数の画素Ｐのフォトダイオード１１１Ａが有する上部電極１２６を電気的に接続することができる。

図７は、配線が有する第１導体を拡大して示す平面図である。本実施形態において、１個のフォトダイオード１１１Ａに対応する上部電極１２６と電気的に接続される少なくとも１個、好ましくはすべての第１導体１３１は、行方向隙間１３５と列方向隙間１３６とを通って電気的に接続されている。行方向隙間１３５は、列方向（Ｙ方向）に隣接する画素Ｐの間に形成される行方向（Ｘ方向）に向かう隙間であり、列方向隙間１３６は、行方向（Ｘ方向）に隣接する画素Ｐの間に形成される列方向（Ｙ方向）に向かう隙間である。本実施形態において、１個の第１導体１３１は、４個の画素Ｐで囲まれる部分、すなわち行方向隙間１３５と列方向隙間１３６とが交差する部分を含んで、それぞれの画素Ｐに対応する上部電極１２６を電気的に接続している。

このため、第１導体１３１は、列方向に隣接する画素Ｐの間における第１部分１３１Ａと、行方向に隣接する画素Ｐの間における第２部分１３１Ｂとが、行方向隙間１３５と列方向隙間１３６とが交差する部分である第１導体１３１の中央部分１３１Ｃを通って電気的に接続される。このような構造により、第１導体１３１が上部電極１２６の行方向側又は列方向側の一方で断線しても、断線していない他方側で第１導体１３１と上部電極１２６との導通が確保できる。その結果、配線１３０の全域にわたって上部電極１２６への給電が確保できるので、撮像装置１の信頼性が向上する。

（配線１３０の配置の変形例）
図８は、本実施形態に係る配線の配置の変形例を示す平面図である。この撮像装置１Ａは、画素行１３７ａと画素行１３７ｂとの間及び画素行１３７ｃと画素行１３７ｄとの間に、第１導体１３１と第２導体１３２とを含む配線１３０が配置されている。そして、撮像装置１Ａは、画素行１３７ｂと画素行１３７ｃとの間及び画素行１３７ｄと画素行１３７ｅとの間に配線１３０は配置されていない。

このように、撮像装置１Ａは、列方向、すなわちＹ方向に向かって、行方向、すなわちＸ方向に配列された画素Ｐの画素行１３７ａ〜１３７ｅの二行に１個の割合で配線１３０が配置されている。このようにすることで、配線１３０と画素駆動線１７とが重なる数を低減することができるので、上述した撮像装置１と比較して、両者の間に発生する静電容量の影響を低減することができる。次に、撮像装置１、１Ａの動作を説明する。

＜１−４．撮像装置の動作＞
撮像装置１、１Ａは、例えば、図示しない放射線源（例えばＸ線源）から照射され、被写体（検出体）を透過した放射線が入射すると、入射した放射線が波長変換後に光電変換され、被写体の画像を電気信号（撮像信号）として生成する。詳細には、撮像装置１に入射した放射線は、まず、波長変換部材２０によって、フォトダイオード１１１Ａの感度域（ここでは可視光領域）の波長に変換される。すなわち、放射線が入射した波長変換部材２０は、可視光を発光する。このようにして、波長変換部材２０が発生した可視光は、センサー基板１０へ入射する。

センサー基板１０は、フォトダイオード１１１Ａの一端（例えば、上部電極１２６）に、配線１３０（第１導体１３１及び第２導体１３２）を介して所定の基準電位（バイアス電位）が印加されると、上部電極１２６の側から入射した光は、その受光量に応じた電荷量の信号電荷に変換される。すなわち、センサー基板１０は、光電変換する。この光電変換によって発生した信号電荷は、フォトダイオード１１１Ａの他端（例えば、下部電極１２４）側から光電流として取り出される。

詳細には、フォトダイオード１１１Ａにおける光電変換によって発生した電荷は、光電流として読み出され、薄膜トランジスタ１１１Ｂから撮像信号として出力される。このようにして出力された撮像信号は、行走査部１３から画素駆動線１７を介して伝送される行走査信号にしたがって、垂直信号線１８に出力される。垂直信号線１８に出力された撮像信号は、垂直信号線１８を通じて画素列毎に、水平選択部１４へ出力される。そして、列走査部１５が選択走査することにより、垂直信号線１８の各々を通して伝送される各画素の撮像信号が順番に水平信号線１９に出力される。撮像信号は、水平信号線１９を通して基板１１の外部へ伝送される。すなわち、出力データＤｏｕｔが撮像装置１、１Ａの外部へ出力される。このようにして、撮像装置１、１Ａは、放射線を用いた撮像画像を生成する。次に、撮像装置１、１Ａの製造方法を説明する。

＜１−５．撮像装置の製造方法＞
図９から図１４は、撮像装置の製造方法を工程順に表した断面図である。撮像装置１、１Ａを製造するにあたって、まず、センサー基板１０を作製する。具体的には、図９に示すように、例えば、ガラス製の基板１１の表面に、薄膜トランジスタ１１１Ｂを薄膜プロセスにより形成する。続いて、この薄膜トランジスタ１１１Ｂの表面に、前述した材料を含む第１層間絶縁膜１１２Ａを、例えば、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法及びフォトリソグラフィ法を用いて形成する。その後、前述した材料を含む下部電極１２４を、薄膜トランジスタ１１１Ｂのドレイン電極１２３Ｄと電気的に接続するように、例えば、スパッタ法及びフォトリソグラフィ法を用いて形成する。

次に、図１０に示すように、第１層間絶縁膜１１２Ａの表面の全面に、前述した材料を含むｎ型半導体層１２５Ｎ、ｉ型半導体層１２５Ｉ及びｐ型半導体層１２５Ｐをこの順に、例えばＣＶＤ法により成膜する。その後、ｐ型半導体層１２５Ｐの表面のフォトダイオード１１１Ａが形成される予定の領域に、前述した材料を含む上部電極１２６を、例えばスパッタ法及びフォトリソグラフィ法を用いて形成する。

続いて、図１１に示すように、形成されたｎ型半導体層１２５Ｎ、ｉ型半導体層１２５Ｉ及びｐ型半導体層１２５Ｐの積層構造を、例えば、ドライエッチング法を用いて、所定の形状にパターニングする。この処理によって、基板１１にフォトダイオード１１１Ａが形成される。

次に、図１２に示すように、前述した材料を含む第２層間絶縁膜１１２Ｂを、例えばＣＶＤ法及びフォトリソグラフィ法を用いて、薄膜トランジスタ１１１Ｂの表面と、フォトダイオード１１１Ａにおける側面及び表面（上部電極１２６の表面）の端部とを覆うように形成する。その後、第２層間絶縁膜１１２Ｂの表面（フォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂの上層側）の全面に、前述した材料（透明樹脂中に遮光性粒子が分散されたもの）を含む第１平坦化膜１１３Ａを、例えばＣＶＤ法を用いて成膜する。その後、第１平坦化膜１１３Ａの表面に、前述した材料を含む保護膜１１４を、例えばＣＶＤ法を用いて成膜する。

次に、例えばフォトリソグラフィ法を用いてエッチング（ドライエッチング等）を行うことにより、第１平坦化膜１１３Ａ及び保護膜１１４におけるフォトダイオード１１１Ａの形成領域に対応して開口部Ｈ１を形成する。このような処理により、前述した黒色膜を有する第１平坦化膜１１３Ａが形成される。

次に、図１３に示すように、保護膜１１４の表面に、例えばＡｌ、Ｃｕ等を含む配線１３０を、例えばスパッタ法及びフォトリソグラフィ法を用いて形成する。そして、例えばフォトリソグラフィ法を用いてエッチング（ドライエッチング等）を行うことにより、配線１３０におけるフォトダイオード１１１Ａの形成領域に対応して開口部Ｈ１を形成する。

続いて、図１４に示すように、上部電極１２６及び配線１３０の全面に、前述した材料を含む第２平坦化膜１１３Ｂを、例えばＣＶＤ法を用いて成膜する。このようにして、図３、図４に示すセンサー基板１０が完成する。

最後に、前述した製法によって別途作製した波長変換部材２０を、センサー基板１０の表面、より具体的には、第２平坦化膜１１３Ｂの表面に貼り合わせる。これは、例えば、画素部１２の周辺領域と波長変換部材２０とをシール材等により接着したり、画素部１２の周辺又はパネル全面を固定部材によって押さえて固定したりすることによって実現される。このようにして、撮像装置１、１Ａが完成する。

［２．変形例］
＜２−１．第１変形例＞
図１５は、第１変形例に係る撮像装置を示す図である。図１５は、撮像装置１Ｂが有する複数の画素Ｐ及び配線１３０ｂを拡大して示している。以下の変形例を示す図も同様である。撮像装置１Ｂが有する配線１３０ｂは、隣接する画素Ｐの間に第２導体１３２ｂが設けられ、第２導体１３２ｂと一方の画素Ｐとが対向する位置に、第２導体１３２ｂと一方の画素Ｐに対応する上部電極１２６とを電気的に接続する複数の第１導体１３１ｂが設けられる。

配線１３０ｂの第２導体１３２ｂは、行方向、すなわちＸ方向に延在している。第２導体１３２ｂは、隣接する画素行の間に配置されている。第１導体１３１ｂは、第２導体１３２ｂから列方向、すなわちＹ方向に向かって延在する。そして、第１導体１３１ｂは、第２導体１３２ｂと隣接し、かつ対向する一方の画素Ｐの上部電極１２６と電気的に接続している。本変形例において、配線１３０ｂは、１つの画素Ｐに対応する上部電極１２６に対して複数（本例では６個）の第１導体１３１ｂを有している。このようにすることで、１個の画素Ｐに対応する上部電極１２６と配線１３０ｂとの接続箇所が増加する。その結果、第１導体１３１ｂの断線が発生しても、断線が発生していない他の第１導体１３１ｂによって配線１３０ｂの導通が維持されるので、撮像装置１Ｂの信頼性が向上する。

配線１３０ｂは、矩形の画素Ｐの１辺と第２導体１３２ｂとが対向する位置で、複数の第１導体１３１ｂと上部電極１２６とを電気的に接続する。このため、第１導体１３１ｂの数を増加しやすい構造となっている。本変形例では、配線１３０ｂは、第２導体１３２ｂの長手方向と直交する方向における一方に複数の第１導体１３１ｂを設けている。しかし、このような形態に限定されるものではなく、例えば、配線１３０ｂは、第２導体１３２ｂの長手方向と直交する方向における両方に複数の第１導体１３１ｂを設けてもよい。そして、配線１３０ｂは、第２導体１３２ｂの両側に延在した複数の第１導体１３１ｂと、第２導体１３２ｂに隣接する両側の画素Ｐに対応する上部電極１２６とを電気的に接続してもよい。このようにすることで、配線１３０ｂと画素Ｐの上部電極１２６との接続箇所を多く確保することができるので、撮像装置１Ｂの信頼性はより向上する。

＜２−２．第２変形例＞
図１６は、第２変形例に係る撮像装置を示す図である。図１７は、第１導体と画素の透明電極との接続部分を拡大した図である。撮像装置１Ｃが有する配線１３０ｃは、第１導体１３１ｃが、平面視が矩形形状である画素Ｐの四隅のうち、少なくとも三隅（矩形領域の三隅）に存在する上部電極１２６と電気的に接続している。本変形例では、第１導体１３１ｃは、画素Ｐの四隅に存在する上部電極１２６と電気的に接続している。

撮像装置１Ｃの配線１３０ｃは、第１導体１３１ｃと、第２導体１３２ｃｘ、１３２ｃｙ、１３２ｃｃとを有する。配線１３０ｃは、１個の画素Ｐにおいて、４個の第１導体１３１ｃ、２個の第２導体１３２ｃｘ及び２個の１３２ｃｙを有する。第１導体１３１ｃは、Ｘ方向及びＹ方向に対して所定の角度（本変形例では４５度）傾斜している。２個の第２導体１３２ｃｙは、列方向、すなわちＹ方向に延在し、かつ平行に配置される。また、残りの２個の第２導体１３２ｃｘが、行方向、すなわちＸ方向に延在し、かつ平行に配置される。隣接する第１導体１３１ｃ同士は第２導体１３２ｃｘ、１３２ｃｙによって電気的に接続される。このような構造により、第１導体１３１ｃ及び第２導体１３２ｃｘ、１１３２ｃｙは、１個の画素Ｐの周囲を囲むように配置される。

Ｘ方向において隣接する画素Ｐ同士を見ると、列方向に延在し、かつＸ方向において隣接する第２導体１３２ｃｙ同士は、Ｘ方向に延在する第２導体１３２ｃｃによって電気的に接続される。このような構造により、配線１３０ｃの第２導体１３２ｃｘ、１３２ｃｙ、１３２ｃｃは、それぞれの画素Ｐの上部電極１２６と電気的に接続する第１導体１３１ｃを、行方向に向かって電気的に接続する。

配線１３０ｃは、複数の第１導体１３１ｃが１個の画素Ｐに対応する上部電極１２６と電気的に接続する。このため、１個の画素Ｐに対応する上部電極１２６と配線１３０ｃとの接続箇所が増加する。その結果、第１導体１３１ｃに断線が発生しても、断線が発生しない第１導体１３１ｃによって配線１３０ｃの導通が維持されるので、撮像装置１Ｃの信頼性が向上する。

図１７に示すように、第１導体１３１ｃは、上部電極１２６の角部をすべて含むようになっている。このようにすることで、第１導体１３１ｃが上部電極１２６の行方向側又は列方向側の一方で断線しても、断線していない他方側で第１導体１３１ｃと上部電極１２６との導通が確保できる。その結果、配線１３０ｃの全域にわたって上部電極１２６への給電が確保できるので、撮像装置１Ｃの信頼性はより向上する。

本変形例においては、行方向に隣接する画素Ｐの間に存在し、かつ行方向に延在する第２導体１３２ｃｃを設けなくてもよい。この場合、列方向に延在し、かつ行方向に隣接する２個の第２導体１３２ｃｙを１個の第２導体１３２ｃｙで共用する。そして、隣接する両方の画素Ｐの上部電極１２６と電気的に接続している計４個の第１導体１３１ｃを、共用した１個の第２導体１３２ｃｙと電気的に接続する。このようにすれば、行方向に延在する第２導体１３２ｃｃが不要になるので、配線１３０ｃの構造を簡単にでき、かつ画素Ｐの間の間隔を小さくすることもできる。

また、本変形例においては、列方向に隣接する画素Ｐの間に存在する第２導体１３２ｃｘ同士を電気的に接続してもよい。この場合、列方向に延在する第２導体で列方向に隣接する画素Ｐの間に存在する第２導体１３２ｃｘ同士を導体で電気的に接続してもよい。また、行方向に延在し、かつ列方向に隣接する２個の第２導体１３２ｃｘを１個の第２導体１３２ｃｘで共用する。そして、隣接する両方の画素Ｐの上部電極１２６と電気的に接続しているそれぞれの画素Ｐ側で２個ずつ、計４個の第１導体１３１ｃを、共用した１個の第２導体１３２ｃｘと電気的に接続してもよい。このように、列方向において配線１３０ｃ同士を電気的に接続することで、行方向に並ぶ複数の画素Ｐを接続する配線１３０ｃが断線した場合でも、他の画素行の断線していない配線１３０ｃにより導通が確保できるので、撮像装置１Ｃの信頼性がより向上する。

＜２−３．第３変形例＞
図１８は、第３変形例に係る撮像装置を示す図である。第３変形例は、第２変形例と同様であるが、第２変形例の配線１３０ｃが有していた行方向、すなわちＸ方向に延在し、列方向、すなわちＹ方向に配列される２個の第２導体１３２ｃｘのうち一方を設けない点が異なる。

撮像装置１Ｄの配線１３０ｄは、４個の第１導体１３１ｄと、隣接する第１導体１３１ｄ同士を電気的に接続する第２導体１３２ｄｘ、１３２ｄｙと、隣接する画素Ｐの間において、列方向に延在する第２導体１３２ｄｙ同士を電気的に接続する第２導体１３２ｄｃとを有している。

配線１３０ｄは、複数の第１導体１３１ｄが１個の画素Ｐに対応する上部電極１２６と電気的に接続する。このため、１個の画素Ｐに対応する上部電極１２６と配線１３０ｄとの接続箇所が増加する。その結果、第１導体１３１ｄの断線が発生しても、断線が発生しない第１導体１３１ｄによって配線１３０ｄの導通が維持されるので、撮像装置１Ｄの信頼性が向上する。

＜２−４．第４変形例＞
図１９は、第４変形例に係る撮像装置を示す図である。図２０は、第１導体と画素の透明電極との接続部分を拡大した図である。撮像装置１Ｅの配線１３０ｅは、第１導体１３１ｅと、第２導体１３２ｅｘ、１３２ｅｙ、１３２ｅｃを有する。２個の第１導体１３１ｅは、平面視が矩形形状の画素Ｐの二隅（矩形領域の二隅）に対応する位置の上部電極１２６と、それぞれの隅で電気的に接続している。２個の第１導体１３１ｅは、いずれもＸ方向及びＹ方向に対して所定の角度（本変形例では４５度）だけ傾斜している。

第１導体１３１ｅの一端部は、行方向、すなわちＸ方向に延在する第２導体１３２ｅｘと電気的に接続している。第１導体１３１ｅの他端部は、列方向、すなわちＹ方向に延在する第２導体１３２ｅｙと電気的に接続している。列方向に延在する第２導体１３２ｅｙの第１導体１３１ｅに接続していない端部は、行方向に延在する第２導体１３２ｅｘと電気的に接続している。このような構造により、画素Ｐの角部において、第１導体１３１ｅと第２導体１３２ｅｘ、１３２ｅｙとは、三角形を形成している。この三角形の一辺、すなわち第１導体１３１ｅが、画素Ｐの上部電極１２６と電気的に接続している。配線１３０ｅの第１導体１３１ｅは、１個の画素Ｐについて２箇所で上部電極１２６と電気的に接続している。隣接する画素Ｐの間においては、対向して配置された、列方向に延在する第２導体１３２ｅｙ同士を、行方向に延在する第２導体１３２ｅｃが電気的に接続している。

配線１３０ｅは、複数（本変形例では２個）の第１導体１３１ｅが１個の画素Ｐに対応する上部電極１２６と電気的に接続する。このため、１個の画素Ｐに対応する上部電極１２６と配線１３０ｅとの接続箇所が増加する。その結果、第１導体１３１ｅの断線が発生しても、断線が発生しない第１導体１３１ｅによって配線１３０ｅの導通が維持されるので、撮像装置１Ｅの信頼性が向上する。

第１導体１３１ｅは、図２０に示すように、画素Ｐの隅の部分を横断し、かつ上部電極１２６の角部が第１導体１３１ｅ内に収まるようにすることが好ましい。このようにすることで、第１導体１３１ｅが上部電極１２６の行方向側又は列方向側の一方で断線しても、断線していない他方側で第１導体１３１ｅと上部電極１２６との導通が確保できる。その結果、配線１３０ｅの全域にわたって上部電極１２６への給電が確保できるので、撮像装置１Ｅの信頼性はより向上する。

＜２−５．第５変形例＞
図２１は、第５変形例に係る撮像装置を示す図である。撮像装置１Ｆの配線１３０ｆは、平面視が略三角形の第１導体１３１ｆと、１個の画素Ｐにおいて隣接する第１導体１３１ｆ同士を電気的に接続する第２導体１３２ｆａと、隣接する画素Ｐの間において隣接し、かつ対向して配置される第１導体１３１ｆ同士を電気的に接続する第２導体１３２ｆｂとを含む。第１導体１３１ｆは、平面視が矩形形状の画素Ｐの二隅に対応する位置の上部電極１２６と電気的に接続している。第１導体１３１ｆは、１個の画素Ｐに２個設けられている。第２導体１３２ｆａ、１３２ｆｂは、いずれも行方向、すなわちＸ方向に延在している。

第１導体１３１ｆは、平面視が略三角形なので、画素Ｐの隅に対応する位置の上部電極１２６の全体を覆っている。このようにすることで、第１導体１３１ｆが上部電極１２６の行方向側又は列方向側の一方で断線しても、断線していない他方側で第１導体１３１ｆと上部電極１２６との導通が確保できる。その結果、配線１３０ｆの全域にわたって上部電極１２６への給電が確保できるので、撮像装置１Ｆの信頼性はより向上する。

［３．適用例］
上述した実施形態又は変形例に係る撮像装置１（１Ａ〜１Ｆ）を、撮像表示システムへ適用した例について説明する。

図２２は、適用例に係る撮像表示システムの概略構成例を示した図である。撮像表示システム５は、上述した実施形態又は変形例に係る撮像装置１（１Ａ〜１Ｆ）と、画像処理部５２と、表示装置４とを備えた、放射線を用いたシステム（放射線撮像表示システム）である。撮像装置１（１Ａ〜１Ｆ）は、画素部１２を有している。

画像処理部５２は、撮像装置１（１Ａ〜１Ｆ）から出力される出力データＤｏｕｔ（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成する。表示装置４は、画像処理部５２が生成した画像データＤ１に基づく画像を、所定のモニタ画面４０上で表示する。

撮像装置１（１Ａ〜１Ｆ）は、光源（ここではＸ線源等の放射線源５１）から被写体５０に向けて照射された照射光（ここでは放射線）に基づき、被写体５０の画像データとして出力Ｄｏｕｔを生成し、画像処理部５２へ出力する。画像処理部５２は、入力された出力Ｄｏｕｔに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。

このように、撮像表示システム５は、撮像装置１（１Ａ〜１Ｆ）が被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによってモニタ等の表示装置に画像を表示することができる。すなわち、撮像表示システム５によれば、放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影及び動画表示にも対応することが可能となる。

図２３は、他の適用例に係る撮像表示システムの概略構成例を示した図である。上述した例は、撮像装置１（１Ａ〜１Ｆ）が放射線撮像装置である場合を説明した。本開示はこれに限定されず、放射線撮像装置以外の撮像装置及び放射線撮像表示システム以外の撮像表示システムにも適用することが可能である。具体的には、例えば、図２３に示した撮像装置３は、上述した実施形態で説明した撮像装置１から波長変換部材２０を除き、センサー基板１０のみを備えている。なお、撮像装置３は、上述した変形例の撮像装置１Ａ〜１Ｆから波長変換部材２０を除いたものであってもよい。このような撮像装置３であっても、センサー基板１０内に上述した実施形態等で説明した配線１３０等及び配線１３０等を用いた配線構造が設けられていることにより、撮像装置１等と同様の作用、効果を得ることが可能である。

以上、本開示について説明したが、上述した内容により本開示が限定されるものではない。また、上述した本開示の構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述した構成要素は適宜組み合わせることが可能である。また、本開示の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。

例えば、上述した実施形態等では、フォトダイオード１１１Ａ及び薄膜トランジスタ１１１Ｂにおける半導体層が、主に非晶質半導体（非晶質シリコン等）により形成されている場合を例に挙げて説明したが、これには限られない。すなわち、上記した半導体層は、例えば、多結晶半導体（多結晶シリコン等）又は微結晶半導体（微結晶シリコン等）によって形成されてもよい。

［４．本開示の構成］
本開示は、次のような構成を採ることができる。
（１）光電変換素子を有し、同一面に配置される複数の画素と、
前記光電変換素子の表面に設けられた透明電極と、
１個の前記光電変換素子に対応する前記透明電極の複数箇所と電気的に接続され、かつそれぞれの前記光電変換素子に対応する前記透明電極にそれぞれ複数設けられる第１導体と、
隣接する前記画素の間に設けられて前記第１導体同士を電気的に接続し、かつ隣接する前記画素間においても前記第１導体同士を電気的に接続する第２導体と、
を含む撮像装置。
（２）それぞれの前記画素は、前記光電変換素子が蓄積した電荷を取り出すための駆動素子を備え、
前記第２導体は、前記画素の表面と直交する方向から見たときに、前記駆動素子を駆動するための信号を前記駆動素子に与えるための駆動線と重なる位置に設けられる、前記（１）に記載の撮像装置。
（３）前記複数の画素は行列状に配列されており、
１個の前記光電変換素子に対応する前記透明電極と電気的に接続される少なくとも１個の前記第１導体は、隣接する前記画素の間に形成される行方向に向かう隙間と列方向に向かう隙間とを通って電気的に接続されている、前記（１）又は前記（２）に記載の撮像装置。
（４）それぞれの前記画素は、平面視が略矩形であり、
前記第１導体は、前記画素の四隅にそれぞれ設けられ、かつ隣接する前記画素の対向する隅の位置に存在する前記透明電極同士を電気的に接続する、前記（１）から前記（３）のいずれか１つに記載の撮像装置。
（５）前記画素は平面視が略矩形であり、
隣接する前記画素の間に前記第２導体が設けられ、前記第２導体と一方の前記画素とが対向する位置に、前記第２導体と一方の前記画素に対応する前記透明電極とを電気的に接続する複数の前記第１導体が設けられる、前記（１）から前記（３）のいずれか１つに記載の撮像装置。
（６）前記画素は平面視が略矩形であり、
前記第１導体は、前記画素の四隅のうち、少なくとも３隅に存在する前記透明電極と電気的に接続される、前記（１）から前記（３）のいずれか１つに記載の撮像装置。
（７）前記（１）から前記（６）のいずれか１つに記載の撮像装置と、
前記撮像装置の入光面側に設けられた波長変換部材と、
前記撮像装置が出力した撮像信号に基づく画像を表示する表示装置と、
を含む撮像表示システム。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、３ 撮像装置
４ 表示装置
５ 撮像表示システム
１０ センサー基板
１１ 基板
１２ 画素部
１３ 行走査部
１４ 水平選択部
１５ 列走査部
１６ システム制御部
１７ 画素駆動線
１８ 垂直信号線
１９ 水平信号線
２０ 波長変換部材
４０ モニタ画面
５０ 被写体
５１ 放射線源
５２ 画像処理部
１１１Ａ フォトダイオード
１１１Ｂ 薄膜トランジスタ
１１２Ａ 第１層間絶縁膜
１１２Ｂ 第２層間絶縁膜
１１３Ａ 第１平坦化膜
１１３Ｂ 第２平坦化膜
１１４ 保護膜
１２０ ゲート電極
１２１ ゲート絶縁膜
１２２ 半導体層
１２３Ｓ ソース電極
１２３Ｄ ドレイン電極
１２４ 下部電極
１２５Ｎ ｎ型半導体層
１２５Ｉ ｉ型半導体層
１２５Ｐ ｐ型半導体層
１２６ 上部電極
１３０、１３０ｂ、１３０ｃ、１３０ｄ、１３０ｅ、１３０ｆ、２３０ 配線
１３１、１３１ｂ、１３１ｃ、１３１ｄ、１３１ｅ、１３１ｆ 第１導体
１３２、１３２ｂ、１３２ｃｃ、１３２ｃｘ、１３２ｃｙ、１３２ｄｘ、１３２ｄｙ、１３２ｄｃ、１３２ｅｘ、１３２ｅｙ、１３２ｅｃ、１３２ｆａ、１３２ｆｂ 第２導体
１３５ 行方向隙間
１３６ 列方向隙間
１３７ａ、１３７ｂ、１３７ｃ、１３７ｄ、１３７ｅ 画素行
ＣＰ 接続部
Ｈ１ 開口部
Ｐ 単位画素（画素）

Claims (7)

1. 光電変換素子を有し、同一面に配置される複数の画素と、
   前記光電変換素子の表面に設けられた透明電極と、
   １個の前記光電変換素子に対応する前記透明電極の複数箇所と電気的に接続され、かつそれぞれの前記光電変換素子に対応する前記透明電極にそれぞれ複数設けられる第１導体と、
   隣接する前記画素の間に設けられて前記第１導体同士を電気的に接続し、かつ隣接する前記画素間においても前記第１導体同士を電気的に接続する第２導体と、
   を含む撮像装置。
2. それぞれの前記画素は、前記光電変換素子が蓄積した電荷を取り出すための駆動素子を備え、
   前記第２導体は、前記画素の表面と直交する方向から見たときに、前記駆動素子を駆動するための信号を前記駆動素子に与えるための駆動線と重なる位置に設けられる、請求項１に記載の撮像装置。
3. 前記複数の画素は行列状に配列されており、
   １個の前記光電変換素子に対応する前記透明電極と電気的に接続される少なくとも１個の前記第１導体は、隣接する前記画素の間に形成される行方向に向かう隙間と列方向に向かう隙間とを通って電気的に接続されている、請求項１又は２に記載の撮像装置。
4. それぞれの前記画素は、平面視が略矩形であり、
   前記第１導体は、前記画素の四隅にそれぞれ設けられ、かつ隣接する前記画素の対向する隅の位置に存在する前記透明電極同士を電気的に接続する、請求項１から３のいずれか１項に記載の撮像装置。
5. 前記画素は平面視が略矩形であり、
   隣接する前記画素の間に前記第２導体が設けられ、前記第２導体と一方の前記画素とが対向する位置に、前記第２導体と一方の前記画素に対応する前記透明電極とを電気的に接続する複数の前記第１導体が設けられる、請求項１から３のいずれか１項に記載の撮像装置。
6. 前記画素は平面視が略矩形であり、
   前記第１導体は、前記画素の四隅のうち、少なくとも３隅に存在する前記透明電極と電気的に接続される、請求項１から３のいずれか１項に記載の撮像装置。
7. 請求項１から６のいずれか１項に記載の撮像装置と、
   前記撮像装置の入光面側に設けられた波長変換部材と、
   前記撮像装置が出力した撮像信号に基づく画像を表示する表示装置と、
   を含む撮像表示システム。
   

Images