JP2007165737A - 固体撮像装置 - Google Patents

Abstract

【課題】 本発明は、その表面が十分な平坦性を備えるとともに光電変換部の開口率を高くすることのできる固体撮像装置を提供することを目的とする。
【解決手段】 ガラス基板５０の表面に、全画素のフォトダイオード３０を形成し、ガラス基板５０の裏面に、全画素のＴＦＴ３１、駆動線８、及び信号読出線９を形成する。各画素において、フォトダイオード３０の受光部電極５１に対向する位置に、ＴＦＴ３１を形成することで、ＴＦＴ３１に対する遮光を行う。
【選択図】 図３

Description

本発明は、入射光を電気信号に変換する固体撮像装置に関するもので、特に、放射線像撮像装置に使用される固体撮像装置などのように大面積で且つ開口率の求められる固体撮像装置に関する。

近年、デジタル技術及び半導体製造技術の発展により、画像データを取得する方法として、ＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサなどの固体撮像装置が広く普及されている。この固体撮像装置は、半導体シリコンの結晶基板上に形成されて製造されることが一般的である。

又、医療、検査関連分野においても、フィルムレス化とネットワーク化に伴い、医療画像診断や非破壊検査等における取得画像のデジタル化が急速に進められている。それに伴い、Ｘ線などの放射線を用いて画像取得するための固体撮像装置が必要とされているが、放射線に対する縮小光学系の実現が難しいことから、等倍での撮像が必要とされ、大面積となる固体撮像装置が要求されている。この固体撮像装置は、ガラスなどの基板に対して半導体膜を堆積させるなどして製造される。

この従来の固体撮像装置の構成について、図１０及び図１１による単一画素の上面図及び断面図を参照して説明する。固体撮像装置の各画素では、図１０の構造模式図のように、入射光に応じた電気信号を発生するフォトダイオードによる光電変換部１０１の１隅に切り欠きを設けて、この切り欠き部分に、薄膜トランジスタによるスイッチング素子１０２が設置される。更に、光電変換部１０１の表面には、光電変換部１０１に電源電圧を与えるための電力供給線１０３が設置され、コンタクト１０４によって光電変換部１０１と電気的に接続される。

又、スイッチング素子１０２のゲート領域に制御信号を与えるための駆動線１０６が、光電変換部１０１及びスイッチング素子１０２と重ならない位置に、電力供給線１０３と平行になるように設置される。そして、スイッチング素子１０２が駆動したときに光電変換部１０１で蓄積された電荷による電気信号が出力される信号読出線１０５が、スイッチング素子１０２のソース領域と接続されるとともに、光電変換部１０１及びスイッチング素子１０２と重ならない位置に、電力供給線１０３と垂直になるように設置される。

この画素構成の詳細について、図１１の断面構造の模式図により更に説明する。光電変換部１０１、スイッチング素子１０２、電力供給線１０３、及び、信号読出線１０５それぞれが、ガラス基板１５０の表面に形成される絶縁膜１５１上に堆積され、又、駆動線１０６が、ガラス基板１５０と絶縁膜１５１との間の層に堆積される。まず、光電変換部１０１は、絶縁膜１５１の上に積層された受光部電極１５２と、この受光部電極１５２の上面に積層された受光層１５３と、受光層１５３の上面に積層された透明電極１５４とによって構成される。

又、スイッチング素子１０２は、駆動線１０６によるゲート電極１６１の設置位置における絶縁膜１５１を覆うように積層されたチャネル層１５５と、チャネル層１５５の上面を覆うチャネルストップ層１５６と、光電変換部１０１に近い側のチャネルストップ層１５６よりチャネル層１５５を覆うコンタクト層１５７と、光電変換部１０１から遠い側のチャネルストップ層１５６の端部よりチャネル層１５５を覆うコンタクト層１５８と、によって構成される。そして、コンタクト層１５７の上面に受光部電極１５２が積層されて、ドレイン電極として機能するとともに、コンタクト層１５８の上面に信号読出線１０５と接続された信号読出電極１５９が積層されて、ソース電極として機能する。又、ゲート電極１６１が、スイッチング素子１０２におけるゲート電極として機能する。

更に、このように構成される光電変換部１０１及びスイッチング素子１０２を保護するために、光電変換部１０１及びスイッチング素子１０２を覆うようにして、パッシベーション膜１６０が積層される。このパッシベーション膜１６０の上面に電力供給線１０３が形成され、パッシベーション膜１６０の一部を貫通するように設けられたコンタクト１０４によって電力供給線１０３が透明電極１５４と電気的に接続される。

しかしながら、このように構成される固体撮像装置においては、ガラス基板１５０の同一面に、光電変換部１０１、スイッチング素子１０２、電力供給線１０３、及び、信号読出線１０５それぞれが形成される。そのため、各画素における光電変換部１０１の設置面積は、スイッチング素子１０２、電力供給線１０３、及び、信号読出線１０５の設置面積分だけ、制限されてしまう。

これにより、光電変換部１０１の設置面積制限に最も影響を与えるスイッチング素子１０２を小さくした場合、スイッチング素子１０２で処理可能な電流量が減少するため、装置特性が劣化してしまい、スイッチング素子１０２の小型化にも限界がある。このため、解像度向上のために画素サイズを小さくすると、それに伴って、光電変換部１０１に対するスイッチング素子１０２の面積比率が大きくなり、光電変換部１０１の感度低下を招くこととなる。

それに対して、図１２の断面模式図による固体撮像装置のように、スイッチング素子１０２を絶縁膜となる平坦化膜１１０で覆い、この平坦化膜１１０の上面に光電変換部１０１を設置する構成とすることで、光電変換部１０１の設置面積を大きくして、各画素の感度を高くすることができる。この図１２の画素構成においては、設置されたスイッチング素子１０２が設置されたガラス基板１５０表面上に平坦化膜１１０を堆積し、平坦化膜１１０の表面に受光部電極１５２ａが形成される。

又、スイッチング素子１０２では、ドレイン電極１５２ｂが、コンタクト層１５７の上面からガラス基板１５０表面に形成された絶縁膜１５１に延びるように形成され、平坦化膜１１０を貫通するコンタクト１５２ｃによって受光部電極１５２ａと電気的に接続される。そして、受光部電極１５２ａの上面に受光層１５３が堆積されて光電変換部１０１が形成され、又、受光層１５３の表面に透明電極１５４が形成される。

このように、平坦化膜１１０を堆積した上に受光層１５３を堆積して、受光層１５３の面積を広くし、各画素の感度を良くすることができるが、放射線画像を撮像する固体撮像装置においては、この受光層１５３の表面上に更に、放射線を可視光に変換するシンチレータ膜を堆積する。このシンチレータ膜は十分に平坦であることが望ましいが、平坦化膜１１０を設けても、スイッチング素子１０２が形成された位置に凹凸が残ってしまい、十分な平坦性を得ることが難しい。

それに対して、近年、積層後のウェハ表面を平坦化する工程として、ＣＭＰ（Chemical Mechanical Polishing）法を用いた工程がある。このＣＭＰ法を用いた工程では、研磨液をウェハ表面に流しながら、回転させた研磨パッドに接触させて研磨することで、ウェハ表面の段差をなくして平坦化させることができる。又、シリコン基板をエッチングにより除去して現れたエッチング停止層に受光層となるアモルファスセレン膜を堆積させて作製される固体撮像装置が提案されている（特許文献１参照）。この固体撮像装置を作製する際、シリコン基板に堆積したｐ型半導体層となるエッチング停止層に画素電極を形成するとともに、この画素電極を覆う絶縁膜上にＴＦＴ（Thin Film Transistor）を形成した後に、シリコン基板のエッチングが行われる。
特開平７−３０７４４９号公報

しかしながら、上述のＣＭＰ法による工程では、十分な平坦性を得ることができるが、その処理方法が煩雑であり、又、大面積ウェハへの適用が困難であるという問題がある。又、特許文献１に記載の固体撮像装置では、シリコン基板のエッチングを行うための工程が必要であり、このエッチングの処理工程により固体撮像装置の製造工程が煩雑となる。更に、シリコン基板のエッチングを行った際、エッチャントが浸透に接触しない部分はエッチングされずに残るため、シリコン基板全面に受光層を形成することができない。

このような問題を鑑みて、本発明は、その表面が十分な平坦性を備えるとともに光電変換部の開口率を高くすることのできる固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明は、入射光量に応じた電気信号を発生する光電変換部と、該光電変換部からの電気信号を出力する信号出力部と、を備えた複数の画素と、前記複数の画素における前記信号出力部を駆動するための制御信号を与える制御信号線と、前記複数の画素の前記信号出力部から出力される電気信号が与えられる信号読出線と、前記複数の画素、前記制御信号線、及び前記信号読出線が設置される基板と、を備える固体撮像装置において、前記各画素の前記光電変換部が、前記基板の第１表面に形成され、前記各画素の前記信号出力部と前記制御信号線と前記信号読出線とが、前記基板における第１面と反対側の第２面に形成されることを特徴とする。

このような固体撮像装置において、前記基板を貫通するとともに、前記光電変換部と前記信号出力部とを電気的に接続する貫通電極を備えることで、前記光電変換部で発生した電気信号が前記貫通電極を通じて前記信号出力部に与えられる。

又、前記信号出力部が、前記光電変換部をリセットするリセット素子、前記光電変換部からの電気信号を増幅する増幅素子、前記光電変換部からの電気信号を前記信号読出線に出力する際に前記信号読出線との電気的な接離を行うスイッチング素子を備えるものとしても構わない。そして、前記信号出力部が、薄膜トランジスタによって構成されるものであっても構わない。

前記光電変換部が、前記基板の第１表面に前記画素毎に形成された受光部電極と、前記該受光部電極の上面に形成されて前記全画素の前記受光部電極を覆うとともに、光電変換を行う半導体層で構成される受光層と、該受光層の上面に形成され、光を透過する透明電極と、を備えるものとする。このとき、前記光電変換部を、ｐｎ型フォトダイオードとしても構わないし、ｐｉｎ型フォトダイオードとしても構わない。

前記受光部電極と前記信号出力部とが、前記基板を介して対向する位置に形成されるものとして、前記受光部電極によって前記信号出力部に対する遮光が成されるものとしても構わない。又、前記基板を、電気的に絶縁性を有するものとする。

本発明によると、基板の一方の面にのみ光電変換部を形成するため、形成された光電変換部の表面における平坦性を良好なものとすることができるとともに、画素に対する光電変換部の面積比率を略１００％として開口率を高くすることができ、その感度を向上させることができる。又、光電変換部と異なる基板の面に信号出力部を設置するため、信号出力部を構成する面積を広くとることができ、信号出力部を構成する素子を大きくすることができる。このとき、信号出力部を構成する素子として薄膜トランジスタを構成した場合、薄膜トランジスタを大きくして、そのチャネル抵抗を減少させることができるため、読出速度の向上を図ることができる。又、受光部電極と対向するように信号出力部を形成することで、受光部電極で信号出力部を遮光し、信号出力部において、光入射による誤作動を防ぐことができる。

本発明の実施の形態について、図面を参照して説明する。図１は、本実施形態における固体撮像装置の構成を示すブロック図である。

図１に示す固体撮像装置は、フォトダイオード３０（図２参照）と薄膜トランジスタ３１（図２参照）とを備える画素Ｇ11〜Ｇmnを有するセンサ部１と、データ出力時にセンサ部１の各画素Ｇ11〜Ｇmnを垂直方向に走査する垂直走査回路２と、センサ部１の各画素Ｇ11〜Ｇmnから出力される電気信号を行毎に保持する出力回路３−１〜３−ｎと、出力回路３−１〜３−ｎで保持された電気信号を列毎のシリアルな電気信号に変換するマルチプレクサ４と、マルチプレクサ４から与えられる電気信号をデジタルデータとなる画像データに変換するＡ／Ｄ変換回路５と、垂直走査回路２、出力回路３−１〜３−ｎ、マルチプレクサ４、及びＡ／Ｄ変換回路５それぞれの動作タイミングを指定するタイミングジェネレータ６と、を備える。

この固体撮像装置は、画素Ｇ11〜Ｇmnそれぞれに直流電圧ＶDDを印加する電力供給線７と、垂直走査回路２から各行毎に与える信号φＶ１〜φＶｍをセンサ部１における各行の画素に与えるために行毎に設けられた駆動線８−１〜８−ｍと、センサ部１における画素からの電気信号を列毎に出力回路３−１〜３−ｎに出力するために列毎に設けられた信号読出線９−１〜９−ｎと、タイミングジェネレータ６よりセンサ部１の出力回路３−１〜３−ｎをリセットするリセット信号φＲＳＴを出力回路３−１〜３−ｎに与えるリセット線１０と、を備える。尚、タイミングジェネレータ６と、垂直走査回路２、マルチプレクサ４、及びＡ／Ｄ変換回路５との間や、マルチプレクサ４とＡ／Ｄ変換回路５との間にも、信号をやりとりするための信号線が接続されるが、その詳細な説明は省略する。

又、出力回路３−１〜３−ｎは、各列の信号読出線９−１〜９−ｎと接続される。この出力回路３−１〜３−ｎ及び画素Ｇ11〜Ｇmnの構成について、図面を参照して詳細に説明する。尚、以下では、ａ行ｂ列の画素Ｇabを代表して、その構成について説明する。即ち、図２には、画素Ｇabと出力回路３−ｂの回路構成を示す。

（画素及び出力回路の回路構成及び動作）
画素Ｇabは、図２に示すように、電力供給線７と接続されて直流電圧ＶDDがカソードに印加されるフォトダイオード３０と、フォトダイオード３０のアノードにドレイン電極が接続されるとともに信号読出線９−ｂにソース電極が接続されたＴＦＴ３１と、を備える。そして、ＴＦＴ３１のゲート電極は、駆動線８−ａが接続され、垂直走査回路２からの信号φＶａが与えられる。

出力回路３−ｂは、オペアンプとキャパシタとにより構成されるいわゆるチャージセンシングアンプを備えている。詳しくは、信号読出線９−ｂに反転入力端子が接続されるとともに非反転入力端子に基準電圧ＶREFが印加されるオペアンプ３２と、オペアンプ３２の反転入力端子と出力端子との間に並列に接続されたキャパシタ３３及びスイッチ３４と、を備える。そして、オペアンプ３２の出力端子がマルチプレクサ４の入力側に接続されるとともに、タイミングジェネレータ６からリセット線１０を通じて与えられる信号φＲＳＴによって、スイッチ３４のＯＮ／ＯＦＦが制御される。このように構成されるチャージセンシングアンプは、電気信号をキャパシタ３３に保持することで積分機能を具備した読み出し回路であり、キャパシタ３３がリセットされない限り、電気信号を読み出しても電気信号は保持されるという特性を備える。

このように、画素Ｇ11〜Ｇmn及び出力回路３−１〜３−ｎが構成されるとき、画素Ｇ11〜Ｇmn及び出力回路３−１〜３−ｎのリセット動作を行う場合、タイミングジェネレータ６からハイとなる信号φＲＳＴが与えられて、出力回路３−１〜３−ｎそれぞれのスイッチ３４がＯＮとされると同時に、垂直走査回路２から信号φＶ１〜φＶｍが与えられて、画素Ｇ11〜ＧmnそれぞれのＴＦＴ３１がＯＮとされる。

このとき、スイッチ３４がＯＮとなるため、オペアンプ３２の出力端子と反転入力端子とが接続されて、キャパシタ３３に蓄積された電荷が放電される。又、ＴＦＴ３１がＯＮとなるため、フォトダイオード３０のアノードが、ＴＦＴ３１とスイッチ３４を介してオペアンプ３４の出力端子と電気的に接続され、フォトダイオード３０のアノードに蓄積された電荷が放電される。よって、フォトダイオード３０のアノード及びキャパシタ３３がリセットされる。

そして、撮像動作が行われるとき、信号φＲＳＴがローとされて、スイッチ３４がＯＦＦとされるとともに、画素Ｇabにおいて、信号φＶａがローとされて、ＴＦＴ３１がＯＦＦとされる。これにより、フォトダイオード３０が光電変換されて得られた光電荷がフォトダイオード３０のアノードに蓄積されることとなる。そして、画素Ｇabの信号読み出し時において、信号φＶａがハイとされてＴＦＴ３１がＯＮとされることで、フォトダイオード３０のアノードに蓄積された電荷がキャパシタ３３に蓄積され、オペアンプ３２の出力端子の電圧値が変更し、このオペアンプ３２の出力端子の電圧値がマルチプレクサ４に与えられる。

（画素の素子構造）
又、画素Ｇabは、図３の断面図と図４の上面図に示されるような構成とされる。この画素Ｇabにおいて、図３の断面図のように、フォトダイオード３０がガラス基板５０の表面に形成され、又、ＴＦＴ３１が基板５０の裏面に形成される。即ち、ガラス基板５０の表面には、まず、画素Ｇab位置に形成される受光部電極５１が形成され、この受光部電極５１を覆うように、ｐ型アモルファスシリコン層５２とｎ型アモルファスシリコン層５３とが順番に積層されてＰＮ型となるフォトダイオード３０が形成される。

そして、このフォトダイオード３０のｎ型アモルファスシリコン層５３に上面に、インジウム−スズ酸化物で構成されるＩＴＯ膜のような透明電極膜５４が形成される。この透明電極膜５４が、図１における電力供給線７として機能する。更に、ガラス基板５０には貫通穴が設けられ、この貫通穴に受光部電極５１と接続された貫通電極５５が形成される。

又、ガラス基板５０の裏面には、ＴＦＴ３１のゲート電極５６が形成され、貫通電極５５の設置位置以外において、ガラス基板５０の裏面及びゲート電極５６を覆うように絶縁膜５７が積層される。そして、絶縁膜５７の下面のゲート電極５６の設置位置に相当する部分を覆うようにチャネル層５８が積層され、又、チャネル層５８の下面中央位置にチャネルストップ層５９が積層される。

このチャネルストップ層５９の両端それぞれからチャネル層５８の両端それぞれを覆うように、ドレイン領域及びソース領域となるコンタクト層６０，６１が積層される。更に、コンタクト層６０の下面から貫通電極５５に至る位置までにドレイン電極６２が形成され、コンタクト層６１の下面から信号読出線９（図１の信号読出線９−１〜９−ｎに相当する）に至る位置までにソース電極６３が形成される。そして、このようにＴＦＴ３１が形成されたガラス基板５０の裏面全体に対して、ＴＦＴ３１を含む回路構造を保護するための絶縁膜となるパッシベーション膜６４が積層される。

このように構成されるフォトダイオード３０及びＴＦＴ３１の配置関係について、図４の上面図を参照して説明する。尚、図４の上面図は、ガラス基板５０の裏面側から見た構成を示すものである。図４に示すように、ガラス基板５０の裏面側には、信号読出線９が縦に配線されるとともに、図１の駆動線８−１〜８−ｍに相当する駆動線８が横に配線される。そして、点線で表されるように、ガラス基板５０の表面側には、画素毎に矩形状に形成された受光部電極５１が設置され、この受光部電極５１の上面にあるｐ型アモルファスシリコン層５２とｎ型アモルファスシリコン層５３と透明電極膜５４によって、１画素分のフォトダイオード３０が形成される。

又、ガラス基板５０の裏面では、受光部電極５１の下側において、駆動線８と信号読出線９とが交差する位置の近傍に、１つのＴＦＴ３１が形成される。即ち、受光部電極５１とＴＦＴ３１とが対向した位置に設置される。そして、ソース領域となるコンタクト層６１上に積層されたソース電極６３が信号読出線９に接続されるとともに、ガラス基板５０の裏面上におけるチャネルストップ層５９と重なる位置に設置されたゲート電極５６が駆動線８と接続される。又、ドレイン領域となるコンタクト層６０上に積層されたドレイン電極６２が、ガラス基板５０表面に形成された受光部電極５１と接続された貫通電極５５と接続される。

（固体撮像装置の製造工程）
図３及び図４に示す素子構造の画素を備えた固体撮像装置の製造工程について、図５〜図８のウェハ断面図を参照して説明する。尚、図５〜図８の断面図では、１画素分の構成を示す。又、以下の製造工程において、金属膜や絶縁膜や半導体膜の堆積する手法として、一般的に使用されるＣＶＤ（Chemical Vapor Deposition）法やスパッタリング法などが用いられるとともに、パターニングのためのエッチングとしては、一般的に使用されるＲＩＥ（Reactive Ion Etching）やウェットエッチングが用いられる。

最初に、ガラス基板５０の裏面を上側に配置して、ＴＦＴ３１が形成されるまでの製造工程が行われる。尚、以下では、ガラス基板５０の表面から裏面側に向かう方向を「上」として説明する。まず、ガラス基板５０に対して貫通電極５５を設置する位置以外の表面をマスキングした後、Ｄ−ＲＩＥ（Deep - RIE）などのエッチングを行うことで、厚さが１００μｍ〜数ｍｍとなるガラス基板５０に貫通穴を形成する。そして、メッキ法などを利用することによって、貫通穴が形成されたガラス基板５０に銅などの電極材料による金属層を堆積することで、貫通穴に貫通電極５５を形成し、この貫通穴以外のマスキング上に堆積された金属層をマスキングと共に除去することで、図５（ａ）のように、各画素位置に貫通電極５５が設けられたガラス基板５０を構成することができる。

この各画素位置に貫通電極５５が設けられたガラス基板５０の表面に、各画素位置に対して矩形状となる穴が設けられたパターンのマスキングを行い、このマスキングの穴部分に現れるガラス基板５０表面に電極材料となる金属を貫通電極５５を覆うように蒸着させる。そして、マスキングを除去することで、マスキング上に蒸着された金属を除去し、図５（ｂ）のように、ガラス基板５０表面に、各画素位置に対して矩形状となるとともに貫通電極５５と接続された受光部電極５１を形成する。尚、矩形状となる穴が設けられたパターンのマスキングを用いて受光部電極５１を形成するものとしたが、金属膜をガラス基板５０表面全面に堆積させ、受光部電極５１の部分をマスキングした後、エッチングにより受光部電極５１以外の金属膜を除去して、受光部電極５１を形成するものとしても構わない。

そして、ガラス基板５０の裏面に対しても同様に、マスキング及び金属蒸着及びマスキング除去を行うことで、金属膜のパターニングが行われて、図５（ｃ）のように、ゲート電極５６及び駆動線８（不図示）が形成される。このゲート電極５６及び駆動線８が形成されたガラス基板５０裏面側の全面に対して、図５（ｄ）のように、絶縁膜５７を堆積させる。その後、絶縁膜５７のゲート電極５６を覆う位置以外の下面に対してマスキングを行って積層した後にマスキング除去することで、図６（ａ）のように、絶縁膜５７のゲート電極５６を覆う位置の上面にチャネル層５８を堆積する。

絶縁膜５７及びチャネル層５８がガラス基板５０の裏面側に設けられると、図６（ｂ）のように、この絶縁膜５７及びチャネル層５８それぞれを覆うように、電流漏れを防ぐためのチャネルストップ層５９を構成する半導体層５９ａが堆積される。そして、ゲート電極５６の真上位置以外をマスキングしてエッチングすることで、図６（ｃ）のように、ゲート電極５６の真上位置に、チャネルストップ層５９を形成する。更に、コンタクト層６０，６１を構成する半導体層６０ａが堆積され、この半導体層６０ａによって、図６（ｄ）に示すように、ガラス基板５０の裏面に形成された絶縁膜５７及びチャネル層５８及びチャネルストップ層５９それぞれが覆われる。

このガラス基板５０の裏面全面に積層された半導体層６０ａに対して、チャネルストップ層５９の両端それぞれからチャネル層５８の両側面を覆う部分をマスキングして、エッチングを行う。これにより、マスキングを除去すると、図７（ａ）のように、貫通電極５５の近い側のチャネルストップ層５９の端部からチャネル層５８の側面を覆うドレイン領域となるコンタクト層６０が形成され、貫通電極５５の遠い側のチャネルストップ層５９の端部からチャネル層５８の側面を覆うソース領域となるコンタクト層６１が形成される。更に、貫通電極５５の上面部分以外の絶縁膜５７をマスキングしてエッチングすることで、図７（ａ）のように、貫通電極５５の上面の絶縁膜５７を除去して、貫通電極５５を露出させる。

そして、図７（ｂ）のように、このコンタクト層６０，６１が形成されたガラス基板５０の裏面全面に金属膜６２ａを蒸着させる。そして、信号読出線９を形成する部分、コンタクト層６０から貫通電極５５に至る部分、及び、コンタクト層６１から信号読出線９に至る部分それぞれに形成された金属膜６２ａ上面に対して、マスキングを施す。このようにマスキングされたガラス基板５０の裏面をエッチングすることで、図７（ｃ）のように、信号読出線９、コンタクト層６０と貫通電極５５とを接続するドレイン電極６２、コンタクト層６１と信号読出線９とを接続するソース電極６３それぞれを形成する。

このようにして、ＴＦＴ３１がガラス基板５０の裏面に形成されると、このＴＦＴ３１を保護するとともに、図７（ｄ）のように、各画素間の絶縁を行うためパッシベーション膜６４が堆積される。そして、次に、フォトダイオード３０をガラス基板５０の表面に形成するために、図８（ａ）のように、ガラス基板５０の表面を上側に配置して、以下の処理が行われる。尚、以下では、ガラス基板５０の裏面から表面側に向かう方向を「上」として説明する。

そして、ガラス基板５０の表面全面に対して、図８（ｂ）のように、ｐ型アモルファスシリコン層５２とｎ型アモルファスシリコン層５３とを順番に積層して、ｐｎ型フォトダイオードとなるフォトダイオード３０を形成する。更に、このフォトダイオード３０のｎ型アモルファスシリコン層５３の上面に対して、図８（ｃ）のように、光を透過させるとともに低抵抗となる透明電極５４を積層させる。

この図５〜図８に示す製造工程に従って、ガラス基板５０の表面及び裏面それぞれに各相を堆積させることで、フォトダイオード３０及びＴＦＴ３１それぞれがガラス基板５０の表面及び裏面に形成され、図３及び図４に示す構造の固体撮像装置が生成される。尚、入射される放射線を電気信号に変換するフラットパネルディテクター（Flat Panel Detector: FPD）として構成されるとき、透明電極５４の表面上に例えばヨウ化セシウム（ＣｓＩ）が蒸着されてシンチレータ層が形成される。又、このとき、シンチレータ層と透明電極５４との間に、スピンコート技術を用いて感光性のポリイミドやアクリル系樹脂等を塗布することで保護膜層を形成するものとしても構わない。

又、本実施形態では、固体撮像装置を形成するための基板としてガラス基板を用いたが、絶縁性を備えるものであればサファイヤ基板などの他の基板であっても構わない。更に、フォトダイオード３０として、ｐｎ型フォトダイオードによるものとしたが、ｐ型アモルファスシリコン層５２とｎ型アモルファスシリコン層５３との間に、不純物濃度の低いｉ型アモルファスシリコン層を挟み込んだ構成となるｐｉｎ型フォトダイオードとしても構わない。

このように、本実施形態の固体撮像装置によると、画素毎に配置された受光部電極５１の設置位置におけるガラス基板５０の裏面にＴＦＴ３１が形成されることとなる。これにより、各画素の受光部電極５１がＴＦＴ３１に対して遮光することとなり、ＴＦＴ３１における光入射による誤作動を防ぐことができる。

そして、基板表面に形成される光電変換部の設置面積が、スイッチング素子の設置により制限されることなく、その開口率を高くすることができる。又、基板裏面にスイッチング素子が形成されることにより、スイッチング素子を設置する領域をも広くとることができる。よって、本実施形態のように１つのＴＦＴ３１によって各画素の信号出力部を形成するのではなく、複数のトランジスタを組み合わせた信号出力部を基板裏面に備えるものとしても構わない。即ち、例えば、その表面にフォトダイオードが形成された基板裏面において、各画素に対して３つのＴＦＴを配置して増幅回路を備えるものとしても構わない。この３つのＴＦＴを各画素に備えた固体撮像装置の回路構成について、図９の回路図を参照して説明する。

（固体撮像装置の別の回路構成例）
図９に示すように、画素Ｇabには、光電変換部となるフォトダイオード３０と、フォトダイオード３０のアノードにソース電極が接続されるとともにドレイン電極に直流電圧ＶRBが印加されるＴＦＴ３１ａと、フォトダイオード３０のアノードにゲート電極が接続されるとともにドレイン電極に直流電圧ＶSFが印加されるＴＦＴ３１ｂと、ＴＦＴ３１ｂのソース電極にドレイン電極が接続されるとともにソース電極に信号読出線９−ｂが接続されるＴＦＴ３１ｃと、を備える。又、ＴＦＴ３１ａのゲート電極にリセット線２０−ａが接続され、ＴＦＴ３１ｃのゲート電極に駆動線８−ａが接続される。更に、出力回路３−ｂを、信号読出線９−ｂに入力側が接続されたバッファ２１及び定電流源２２によって構成する。

このように構成される固体撮像装置では、フォトダイオード３０が、基板表面に設置され、ＴＦＴ３１ａ〜３１ｃそれぞれが基板裏面に設置されることとなる。そして、ＴＦＴ３１ａをＯＮとすることによって、フォトダイオード３０に蓄積された電荷がＴＦＴ３１１ａを通して電源線ＶRBに排出されることでリセットされ、ＴＦＴ３１ａをＯＦＦとすることで、撮像動作を開始する。撮像動作が開始されると、入射光量に応じた光電荷がフォトダイオード３０に発生し、ＴＦＴ３１ｂのゲート電極における電位が変化する。そして、ＴＦＴ３１ｃをＯＮとしたとき、ＴＦＴ３１ｂのゲート電極における電位に応じた電圧が、信号読出線９−ｂに現れる。

このような構成及び動作となる画素Ｇ11〜Ｇmnをセンサ部１として備える固体撮像装置においても、光電変換部となるフォトダイオード３０のみを基板の表面に設置するため、その開口率を高いものとすることができる。これにより、固体撮像装置における感度を向上することができる。又、このフォトダイオード３０については、基板表面に直接積層されて構成されるため、その表面の平坦性を高くすることができる。又、図９のような回路構成とすることにより、配線間の寄生容量が出力信号に与える影響を低減することができ、ノイズの少ない良好な画像信号を取得することができる。

尚、本例では、３つのＴＦＴを備えた信号出力部が各画素に設けられるものとしたが、図９のような構成以外の回路構成となる信号出力部が各画素に設けられるものとしても構わない。更に、本実施形態において、各画素に備えられる信号出力部として、図２のようなＴＦＴ３１のみによる構成、又は、図９のようなＴＦＴ３１ａ〜ＴＦＴ３１ｃの構成のように、各素子をＴＦＴによるものとしたが、各素子についてはＴＦＴに限らず、同様の特性を備えたスイッチング素子であればよい。

本発明の固体撮像装置は、開口率が高く大面積の固体撮像装置として利用可能であるとともに、平坦性が要求される放射線撮影を行う固体撮像装置として利用可能である。又、放射線撮影を行う固体撮像装置として使用される場合は、医療診断機器、非破壊検査機器等の画像分析装置に好適に利用され得る。

は、本発明の実施形態における固体撮像装置の内部構成を示す概略ブロック図である。 は、図１の固体撮像装置における画素や出力回路の構成を示す回路図である。 は、図１の固体撮像装置における画素構成を示す断面図である。 は、図１の固体撮像装置における画素構成を示す上面図である。 は、図１の固体撮像装置の製造工程を説明するためのウェハ断面図である。 は、図１の固体撮像装置の製造工程を説明するためのウェハ断面図である。 は、図１の固体撮像装置の製造工程を説明するためのウェハ断面図である。 は、図１の固体撮像装置の製造工程を説明するためのウェハ断面図である。 は、図２の固体撮像装置における画素や出力回路の別の構成を示す回路図である。 は、従来の固体撮像装置における画素構成を示す上面図である。 は、従来の固体撮像装置における画素構成を示す断面図である。 は、従来の固体撮像装置における別の画素構成を示す断面図である。

符号の説明

１ センサ部
２ 垂直走査回路
３−１〜３−ｎ 出力回路
４ マルチプレクサ
５ Ａ／Ｄ変換回路
６ タイミングジェネレータ
７ 電力供給線
８−１〜８−ｍ 駆動線
９−１〜９−ｎ 信号読出線
１０ リセット線

Claims (9)

1. 入射光量に応じた電気信号を発生する光電変換部と、該光電変換部からの電気信号を出力する信号出力部と、を備えた複数の画素と、前記複数の画素における前記信号出力部を駆動するための制御信号を与える制御信号線と、前記複数の画素の前記信号出力部から出力される電気信号が与えられる信号読出線と、前記複数の画素、前記制御信号線、及び前記信号読出線が設置される基板と、を備える固体撮像装置において、
   前記各画素の前記光電変換部が、前記基板の第１表面に形成され、
   前記各画素の前記信号出力部と前記制御信号線と前記信号読出線とが、前記基板における第１面と反対側の第２面に形成されることを特徴とする固体撮像装置。
2. 前記基板を貫通するとともに、前記光電変換部と前記信号出力部とを電気的に接続する貫通電極を備えることを特徴とする請求項１に記載の固体撮像装置。
3. 前記信号出力部が、前記光電変換部をリセットするリセット素子を備えることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
4. 前記信号出力部が、前記光電変換部からの電気信号を増幅する増幅素子を備えることを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像装置。
5. 前記信号出力部が、前記光電変換部からの電気信号を前記信号読出線に出力する際に、前記信号読出線との電気的な接離を行うスイッチング素子を備えることを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。
6. 前記信号出力部が、薄膜トランジスタによって構成されることを特徴とする請求項３〜請求項５のいずれかに記載の固体撮像装置。
7. 前記光電変換部が、
   前記基板の第１表面に前記画素毎に形成された受光部電極と、
   前記該受光部電極の上面に形成されて前記全画素の前記受光部電極を覆うとともに、光電変換を行う半導体層で構成される受光層と、
   該受光層の上面に形成され、光を透過する透明電極と、
   を備えることを特徴とする請求項１〜請求項６のいずれかに記載の固体撮像装置。
8. 前記受光部電極と前記信号出力部とが、前記基板を介して対向する位置に形成されることを特徴とする請求項１〜請求項７のいずれかに記載の固体撮像装置。
9. 前記基板が電気的に絶縁性を有することを特徴とする請求項１〜請求項８のいずれかに記載の固体撮像装置。

Images