JP2013235935A - 検出装置の製造方法、その検出装置及び検出システム - Google Patents

Abstract

【課題】 応答特性の低下を抑制して好適な応答特性を有する検出装置を提供する。
【解決手段】 第１電極１２２と第２電極１２６との間に配置された半導体層１２４と第２電極１２６との間に配置された不純物半導体層１２５を含む変換素子１２が、基板１００の上に複数配置された検出装置の製造方法であって、半導体膜１２４’と不純物半導体膜１２３’と導電膜と、をこの順に成膜する成膜工程と、第１電極１２２の上に導電膜の一部が除去された導電層１２６’を形成する第１工程と、複数の導電層１２６’の間を介して第１電極１２２の上に半導体膜１２４’の一部が除去された半導体層１２４と不純物半導体膜１２３’の一部が除去された不純物半導体層１２５とを形成する第２工程と、第２工程により形成された不純物半導体層１２５の端部よりも変換素子１２の外側に位置する導電層１２６’の一部を除去して第２電極１２６を形成する第３除去と、を有する。
【選択図】 図３

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置の製造方法、その検出装置、及び、検出システムに関するものである。

近年、薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と、フォトダイオード等の放射線又は光を電荷に変換する変換素子と、を組み合わせた画素のアレイ（画素アレイ）を有する検出装置にも利用されている。
特許文献１及び２に示す従来の検出装置の画素は、基板の上に配置された第１電極と、第１電極上に設けられた第２電極と、第１電極と第２電極の間に配置された半導体層と、第２電極と半導体層との間に配置された不純物半導体層と、を有する変換素子を有する。第１電極、第２電極、半導体層、及び、不純物半導体層は、それぞれ変換素子毎に分離されており、第２電極は、不純物半導体層が配置された領域よりも内側に配置されている。

特開２００４−２９６６５４号公報 特開２００７−０５９８８７号公報

しかしながら、特許文献１及び２の構成では、不純物半導体層に、特に第２電極の周囲の不純物半導体層に、第２電極で被覆されてない未被覆領域が存在することとなる。不純物半導体層は第２電極に比べて比抵抗が非常に高いため、不純物半導体層の全面に第２電極が配置される場合と比べると、不純物半導体層の未被覆領域と接する半導体層の領域に電界が印加されにくくなる。また、半導体層の当該領域に電界が十分に印加されたとしても、半導体層の当該領域で発生した電荷を第２電極に収集するに際して、上記領域で発生した電荷が不純物半導体層を移動する距離が第２電極の直下の領域で発生した電荷に比べて長くなる。それにより、電荷の収集にかかる時間が長くなって電荷の収集速度が低下する。これらにより、不純物半導体層の全面に第２電極が配置される場合と比べると、検出装置の感度や動作速度といった応答特性が低下するおそれがあった。
本発明は、このような従来の構成が有していた問題を解決しようとするものであり、応答特性の低下を抑制して好適な応答特性を有する検出装置を提供することを目的とする。

本発明の検出装置の製造方法は、基板の上に配置された第１電極と、前記第１電極の上に配置された第２電極と、前記第１電極と前記第２電極の間に配置された半導体層と、前記半導体層と前記第２電極との間に配置された不純物半導体層と、を含む変換素子が、前記基板の上に複数配置された検出装置の製造方法であって、複数の前記第１電極の上に、前記半導体層となる半導体膜と、前記不純物半導体層となる不純物半導体膜と、前記第２電極となる導電膜と、をこの順に成膜する成膜工程と、複数の前記第１電極の各々の上に前記導電膜の一部が除去された導電層を形成する第１除去工程と、前記導電膜の反応が前記不純物半導体膜の反応及び前記半導体膜の反応に比べて遅いエッチャントを用いて複数の前記導電層の間を介して前記不純物半導体膜の一部と前記半導体膜の一部とをエッチングにより除去することによって、複数の前記第１電極の各々の上に前記半導体層と前記不純物半導体層とを形成する第２除去工程と、前記第２除去工程により形成された前記不純物半導体層の端部よりも前記変換素子の外側に位置する前記導電層の一部を除去して、前記第２電極を形成する第３除去工程と、を有する。

本発明により、応答特性の低下を抑えることができ、好適な応答特性を有する検出装置を提供できる。

第１の実施形態に係る検出装置の１画素あたりの平面模式図及び断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 検出装置の模式的等価回路図である。 第２の実施形態に係る検出装置の１画素あたりの断面模式図である。 第２の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 本発明の検出装置を用いた放射線検出システムの概念図である。

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。

（第１の実施形態）
先ず、図１（ａ）〜（ｃ）を用いて本発明の第１の実施形態に係る検出装置の一画素の構成について説明する。図１（ａ）は１画素あたりの平面模式図である。なお、図１（ａ）では、簡便化の為、各絶縁層と変換素子の半導体層を省略している。図１（ｂ）は図１（ａ）のＡ−Ａ’での断面図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ’での断面図である。なお、図１（ｂ）及び図１（ｃ）では、図１（ａ）で省略した各絶縁層と変換素子の半導体層も記載する。

本発明の検出装置における１つの画素１１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を転送するスイッチ素子であるＴＦＴ（薄膜トランジスタ）１３とを含む。変換素子１２しては、光電変換素子と、放射線を光電変換素子が感知可能な波長帯域の光に変換する波長変換体と、を備えた間接型の変換素子や、放射線を直接電荷に変換する直接型の変換素子が好適に用いられる。なお、本実施形態では、光電変換素子の一種であるフォトダイオードとして、アモルファスシリコンを主材料とするＰＩＮ型のフォトダイオードを用いている。変換素子１２は、ガラス基板等の絶縁性の基板１００の上に設けられたＴＦＴ１３の上にパッシベーション層１３７及び第１層間絶縁層１２０を挟んで積層されて配置されている。

ＴＦＴ１３は、基板１００の上に、基板側から順に、制御電極１３１と、ゲート絶縁層１３２と、半導体層１３３と、半導体層１３３よりも不純物濃度の高い不純物半導体層１３４と、第１主電極１３５及び第２主電極１３６と、を含む。制御電極１３１はＴＦＴのゲート電極であり、第１主電極１３５はＴＦＴのソース電極及びドレイン電極の一方であり、第２主電極１３６はＴＦＴのソース電極及びドレイン電極の他方である。不純物半導体層１３４はその一部領域で第１主電極１３５及び第２主電極１３６と接しており、その一部領域と接する半導体層１３３の領域の間の領域が、ＴＦＴのチャネル領域となる。制御電極１３１は制御配線１５と電気的に接続されており、第１主電極１３５は信号配線１６と電気的に接続されており、第２主電極１３６は変換素子１２の第１電極１２２と電気的に接続されている。なお、本実施形態では第１主電極１３５と信号配線１６とは、同じ導電層で一体的に構成されており、第１主電極１３５が信号配線１６の一部をなしている。また、本実施形態では、制御電極１３１は制御配線１５と同じ導電層で一体的に構成されており、制御電極１３１が制御配線１５の一部をなしている。パッシベーション層１３７は、酸化シリコンや窒化シリコンなどの無機絶縁材料が用いられ、ＴＦＴ１３、制御配線１５、及び信号配線１６を覆うように設けられている。本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層１３３及び不純物半導体層１３４を用いた逆スタガ型のＴＦＴを用いたが、本発明はそれに限定されるものではない。例えば、多結晶シリコンを主材料としたスタガ型のＴＦＴを用いたり、有機ＴＦＴ、酸化物ＴＦＴ等を用いたりすることができる。

第１層間絶縁層１２０は、複数のＴＦＴ１３を覆うように、基板１００と後述する複数の第１電極１２２との間に配置されており、コンタクトホールを有している。変換素子１２の第１電極１２２とＴＦＴ１３の第２主電極１３６とが、第１層間絶縁層１２０に設けられたコンタクトホールにおいて、電気的に接続される。第１層間絶縁層１２０には、変換素子１２と、ＴＦＴ１３、制御配線１５、及び、信号配線１６との間の寄生容量を低減させるために、厚く形成可能な有機絶縁材料が好適に用いられる。

変換素子１２は、第１層間絶縁層１２０の上に、層間絶縁層側から順に、第１電極１２２と、第１導電型の不純物半導体層１２３と、半導体層１２４と、第２導電型の不純物半導体層１２５と、第２電極１２６と、を含む。ここで、第１電極１２２と第２電極１２６の間に配置された半導体層１２４は、真性半導体であることが望ましい。第１電極１２２と半導体層１２４との間に配置された第１導電型の不純物半導体層１２３は、第１導電型の極性を示し、半導体層１２４及び第２導電型の不純物半導体層１２５よりも第１導電型の不純物の濃度が高いものである。また、半導体層１２４と第２電極１２６との間に配置された第２導電型の不純物半導体層１２５は、第１導電型と逆の第２導電型の極性を示し、第１導電型の不純物半導体層１２３及び半導体層１２４よりも第２導電型の不純物の濃度が高いものである。第１導電型と第２導電型とは互いに異なる極性の導電型であり、例えば第１導電型がｎ型であれば第２導電型はｐ型である。変換素子１２の第２電極１２６には後述する電極配線１４が電気的に接続される。変換素子１２の第１電極１２２は第１層間絶縁層１２０に設けられたコンタクトホールにおいて、ＴＦＴ１３の第２主電極１３６と電気的に接続される。なお、本実施形態では、非晶質シリコンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いた、放射線を直接電荷に変換する素子も用いることができる。変換素子として第１電極１２２及び第２電極１２６には、光透過性のＩＴＯ等の透明導電性酸化物が用いられる。ただし、第１電極には金属材料を用いてもよい。特に、変換素子１２が、光電変換素子と波長変換体とを備えた間接型の変換素子である場合には、波長変換体側の電極である第２電極１２６には光透過性のＩＴＯ等の透明導電性酸化物が用いられる。一方、第２電極１２６よりも波長変換体から遠い第１電極１２２には、Ａｌからなる光透過性の低い導電体を用いてもよい。本発明では、第２導電型の不純物半導体層１２５の端部と第２電極１２６の端部とが、それらの表面と直交する方向において直線をなすように、第２導電型の不純物半導体層１２５及び第２電極１２６が配置されている。

第１層間絶縁層１２０の上の複数の第１電極１２２の間には、無機絶縁材料からなる絶縁層１２１が第１層間絶縁層１２０に接して配置されている。そして、第１電極１２２と絶縁部材１２１とが、第１層間絶縁層１２０を覆うように第１層間絶縁層１２０の上に配置されている。そのため、不純物半導体層１２３となる不純物半導体膜を成膜する際に、第１層間絶縁層１２０が表面に露出されることが無く、不純物半導体層１２３への有機絶縁材料の混入が低減できる。また、本実施形態では、不純物半導体層１２３、半導体層１２４、及び不純物半導体層１２５が、絶縁部材１２１の上で画素ごとに分離されている。その分離のためのドライエッチング工程の際、絶縁部材１２１がエッチングストッパー層として働く為、第１層間絶縁層１２０がドライエッチングのスピーシーズに晒されることなく、有機絶縁材料による各層への汚染を防止することが可能となる。

そして、変換素子１２を覆うように、パッシベーション層１２７と第２層間絶縁層１２８が設けられている。パッシベーション層１２７は、酸化シリコンや窒化シリコンなどの無機絶縁材料が用いられ、変換素子１２及び絶縁層１２１を覆うように設けられている。第２層間絶縁層１２８は、パッシベーション層１２７を覆うように、第２電極１２６と電極配線１４の間に配置されている。パッシベーション層１２７と第２層間絶縁層１２８は、コンタクトホールを有している。変換素子１２の第２電極１２６と電極配線１４とが、パッシベーション層１２７と第２層間絶縁層１２８に設けられたコンタクトホールにおいて、電気的に接続される。第２層間絶縁層１２８には、変換素子１２と、電極配線１４との間の寄生容量を低減させるために、厚く形成可能な有機絶縁材料が好適に用いられる。

電極配線１４は、第２層間絶縁層１２８の上に配置された透明導電性酸化物からなる第１導電層１４１と、第１導電層１４１の上に配置された金属材料からなる第２導電層１４２と、を含む。第１導電層１４１は、パッシベーション層１２７と第２層間絶縁層１２８に設けられたコンタクトホールにおいて変換素子１２の第２電極１２６と接続される。第２導電層１４２は、その正射影が隣接する２つの変換素子１２の２つの第１電極１２２の間に位置するように、第１導電層１４１の上に配置される。

そして、電極配線１４を覆うように、酸化シリコンや窒化シリコンなどの無機絶縁材料のパッシベーション層１４３が設けられている。

次に、図２〜図４を用いて、本発明の第１の実施形態における検出装置の製造方法について説明する。特に第１層間絶縁層１２０にコンタクトホールを形成する工程からは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図２の（ａ），（ｃ），（ｅ）、図３の（ａ）、図４の（ａ），（ｄ），（ｇ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図２の（ｂ），（ｄ），（ｆ）、図３の（ｂ）〜（ｄ）、図４の（ｂ），（ｅ），（ｈ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。また、図４の（ｃ），（ｆ），（ｉ）は、それぞれ図１（ａ）のＢ−Ｂ’に対応する位置の各工程における断面模式図である。

まず、絶縁性の基板１００の上に、複数のＴＦＴ１３が設けられており、複数のＴＦＴ１３を覆うように保護層１３７が設けられている。保護層１３７には、第２主電極１３６上のフォトダイオードと電気的に接続する部分において、エッチングにより、コンタクトホールが設けられている。そして、図２（ｂ）に示す工程では、ＴＦＴ１３及び保護層１３７を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機絶縁材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機絶縁材料としては、他にもポリイミド樹脂等が使用可能である。そして、図２（ａ）に示すマスクを用いて、露光、現像処理により、第２主電極１３６の上にコンタクトホールを有する第１層間絶縁層１２０を形成する。

次に、図２（ｄ）に示す工程では、第２主電極１３６及び第１層間絶縁層１２０を覆うように、スパッタリング法によりＩＴＯからなる非晶質な透明導電性酸化物膜等の導電膜を成膜する。そして、図２（ｃ）に示すマスクを用いて、透明導電性酸化物膜の一部をウエットエッチングにより除去し、アニール処理により多結晶化して、変換素子の第１電極１２２を形成する。

次に、図２（ｆ）に示す工程では、第１層間絶縁層１２０及び第１電極１２２を覆うように、窒化シリコン膜等の無機絶縁材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図２（ｅ）に示すマスクを用いて絶縁膜をエッチングして、画素間に絶縁部材１２１を形成する。この際、第１層間絶縁層１２０は、絶縁部材１２１と第１電極１２２によって、表面が覆われることとなる。

次に、図３（ｂ）に示す工程では、絶縁部材１２１及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第２導電型の不純物半導体膜１２５’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。次いで、第２導電型の不純物半導体膜１２５’を覆うように、スパッタリング法により透明導電性酸化物膜等の導電膜を成膜する。この第１導電型の不純物半導体膜１２３’から導電膜を成膜する工程を、成膜工程と称する。

次に、図３（ａ）に示すマスクを用いて透明導電性酸化物の上にレジスト２００を形成し、レジスト２００を用いて透明導電性酸化物の一部をウエットエッチングにより除去して、導電層１２６’を形成する。なお、透明導電性酸化物のウエットエッチングでは、例えば、塩酸と硝酸の混合液をエッチャントとして使用することができる。また、透明導電酸化物をドライエッチングする場合には、例えば、エッチャントとしてヨウ化水素ガスを用いることができる。この工程を第１除去工程と称する。

そして、図３（ｃ）に示す工程では、レジスト２００を除去せずに用いて、複数の導電層１２６’の間を介して、第２導電型の不純物半導体膜１２５’と半導体膜１２４’と第１導電型の不純物半導体膜１２３’とをドライエッチングにより一部を除去する。このことにより、１画素ごとに変換素子１２を素子分離する。これにより、複数の第１電極１２２の各々の上に、不純物半導体層１２５、半導体層１２４、不純物半導体層１２３、及び、導電層１２６’が連続して形成される。ここで、不純物半導体層１２５は不純物半導体膜１２５’の一部が除去されたものであり、半導体層１２４は半導体膜１２４’の一部が除去されたものであり、不純物半導体層１２３は不純物半導体膜１２３’の一部が除去されたものである。そして、導電層１２６’は導電膜の一部が除去されたものである。この工程を第２除去工程と称する。このドライエッチングによる素子分離は、絶縁部材１２１の上で行われる。その為、絶縁部材１２１がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに第１層間絶縁層１２０が晒されることなく、有機絶縁材料による各層への汚染を防止することが可能となる。ここで、ドライエッチングのエッチャントとしては、フッ素ガスと塩素ガスの混合ガスを用いる。それにより、第１導電型の不純物半導体膜１２３’等と絶縁部材１２１とを高い選択比でエッチングできる。また、このようなエッチャントに対する導電層１２６’の反応は、シリコン系の膜の反応に比べて極めて遅く、導電層１２６’はシリコン系の膜に比べて除去されにくい。なお、本実施形態では、シリコン系の膜に対してはドライエッチングにより除去を行っているが、本発明はそれに限定されるものではなく、例えば、フッ酸と硝酸を混ぜたフッ硝酸を酢酸で希釈したエッチャントを用いたウエットエッチングで行ってもよい。この場合でも、このようなエッチャントに対する導電層１２６’の反応は、シリコン系の膜の反応に比べて極めて遅く、導電層１２６’はシリコン系の膜に比べて除去されにくい。ただし、ドライエッチングの方がウエットエッチングに比べて異方性が高いため、ドライエッチングを用いる方がより好ましい。この際、ドライエッチングであっても、不純物半導体層１２５及び半導体層１２４の端部がレジスト２００の端部よりも後退してしまうため、不純物半導体層１２５の端部が導電層１２６’の端部よりも内側に位置してしまう。このような構成のままでは、後に形成するパッシベーション層１２７で不純物半導体層１２５及び半導体層１２４の端部を覆えない箇所が存在するおそれがあり、変換素子１２への不純物や水分の侵入に対する耐性が低下するおそれがある。また、不純物半導体層１２５の端部が導電層１２６’の端部よりも変換素子１２の内側に位置することを避けるために、第２電極１２６の形成と不純物半導体層１２５の形成を別のマスクを用いて別々に行うことも考えられる。しかしながら、マスクのアライメントマージンを鑑みると、第２電極１２６の形成に使用するマスクによって形成されるレジストの端部を、不純物半導体層１２５の形成に使用するマスクによってレジストの端部よりも内側に設定せざるを得ない。そのような場合、特許文献１及び２に示す構成となってしまう。

そこで、図３（ｄ）に示す工程では、図３（ｂ）に示す工程で使用されたレジスト２００を使用し、不純物半導体層１２５の端部に一致するように、アッシング処理によりレジスト２００の一部のみを除去してレジスト２００’とする。アッシング処理は、レジストを気相中でオゾンやプラズマにより灰化（Ａｓｈｉｎｇ）することにより除去するものであり、条件によってその除去量（後退量）を予め設定することができる。また、不純物半導体層１２５が後退してしまう量である不純物半導体層１２５の後退量も、不純物半導体層１２５と半導体層１２４と不純物半導体層１２３の材質や厚さ、エッチャントや処理時間や温度によって予め設定できる。そのため、不純物半導体層１２５の後退量にあうようにアッシング処理の条件を設定してレジスト２００の端部をアッシング処理して後退させる。ここで、不純物半導体層１２５の後退量にあうようにレジストの除去量を設定するためのアッシング処理の条件としては、典型的には、アッシング処理時の温度及び／又はアッシング処理時間が挙げられる。また、オゾンアッシングを用いる場合であれば、上記条件に加えて、オゾン濃度を挙げることができる。一方で、プラズマアッシングを用いる場合であれば、上記条件に加えて、プラズマ生成のための各種条件を挙げることができる。このことにより、レジスト２００’ の端部と不純物半導体層１２５の端部とが、不純物半導体層１２５の表面と直交する方向伸びる同一の直線上に位置するように、レジスト２００’を形成することが可能となる。そして、レジスト２００’を用いて、不純物半導体層１２５の端部よりも変換素子１２の外側に位置する導電層１２６’の一部を再度ウエットエッチングにより除去して、第２電極１２６を形成する。このように第２電極１２６を２度のウエットエッチングにより形成することにより、不純物半導体層１２５の端部に一致するように、第２電極１２６の端部を形成することが可能となる。つまり、不純物半導体層１２５の端部と第２電極１２６の端部とが、それらの表面と直交する方向に延びる同一の直線上に位置するように、第２電極１２６を形成することが可能となる。なお、本実施形態では、ウエットエッチングによる除去により第２電極１２６の端部を形成する工程について説明したが、本発明はそれに限定されるものではない。例えば、エッチャントとしてヨウ化水素ガスを用いたドライエッチングによって第２電極１２６の端部を形成する工程を行ってもよい。この工程を第３除去工程と称する。

ただし、プロセスマージンを鑑みると、不純物半導体層１２５の端部と第２電極１２６の端部を一致させることは必ずしも容易ではなく、多少ずれてしまうことも起こり得る。そのような場合、本工程により形成された第２電極１２６の端部が、不純物半導体層１２５の端部より変換素子１２の内側に位置する方が、外側に位置するよりも好ましい。ただし、そのような場合には、以下に示す式を満たすものであれば許容される。第２電極１２６の端部と不純物半導体層１２５の端部との間隔をＤ（μｍ）、変換素子１２の幅をＰ（μｍ）、不純物半導体層１２５のシート抵抗をＲｓ（Ω）、ＴＦＴ１３のオン抵抗をＲｏｎ（Ω）とする。

４×Ｒｓ（Ｄ／Ｐ）≦ Ｒｏｎ
なお、本実施形態では、レジスト２００を除去せずに導電膜と不純物半導体１２５’等をエッチングする方法を用いて説明したが、本発明はそれに限定されるものではない。例えば、図３（ｂ）の後レジスト２００を除去し、導電層１２６’をマスクとして、フッ素ガスと塩素ガスの混合ガスを用いたドライエッチングにより不純物半導体１２５’等をエッチングする。そして、図３（ｂ）に示すように再度レジスト２００を形成して、図３（ｃ）に示す工程を行ってもよい。ただし、再度レジスト２００を形成する際のプロセスマージンを鑑みると、レジスト２００を除去せずに行う方が好ましい。

次に、図４（ｂ）及び図４（ｃ）に示す工程では、変換素子１２及び絶縁層１２１を覆うように、窒化シリコン膜等の無機絶縁材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。次に、絶縁膜を覆うように、感光性を有する有機絶縁材料であるアクリル樹脂を層間絶縁膜として成膜する。そして、図４（ａ）に示すマスクを用いて、図４（ｃ）に示す第２電極１２６の上にコンタクトホールを有する第２層間絶縁層１２８及びパッシベーション層１２７を形成する。

次に、図４（ｅ）及び図４（ｆ）に示す工程では、第２層間絶縁層１２８及び第２電極１２６を覆うようにスパッタリング法により透明導電性酸化物を成膜する。次に、図４（ｄ）に示すマスクを用いて透明導電性酸化物をウエットエッチングして、第１導電層１４１を形成する。

次に、図４（ｈ）及び図４（ｉ）に示す工程では、第１導電層１４１及び第２層間絶縁層１２８を覆うようにスパッタリング法によりＡｌ等の金属膜を成膜する。そして、図４（ｇ）に示すマスクを用いて金属膜をウエットエッチングして、第１導電層１４１の一部の上に第２導電層１４１を形成する。この工程により、第２導電層１４２と変換素子１２の第２電極１２６が第１導電層１４１によって、電気的に接続される。この際、第１導電層１４１を透明導電性酸化物によって形成することにより、開口率の低下を抑制ことができる。これにより、図４（ｈ）及び図４（ｉ）に示すように、第１導電層１４１と第２導電層１４２とからなる電極配線１４が形成される。そして、電極配線１４第２層間絶縁層１２８を覆うように、パッシベーション層１４３を形成し、図１（ｂ）及び図１（ｃ）に示す構成が得られる。

次に、図５を用いて本発明の第１の実施形態に係る検出装置の概略的等価回路を説明する。なお、図５では説明の簡便化のため３行３列の等価回路図を用いたが、本発明はそれに限定されるものではなく、検出装置はｎ行ｍ列（ｎ，ｍはいずれも２以上の自然数）の画素アレイを有する。本実施形態における検出装置は、基板１００の表面上に、画素１が行方向及び列方向に複数配置された変換部３が設けられている。各画素１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するＴＦＴ１３と、を含む。本実施形態では、ＰＩＮ型のフォトダイオードを変換素子１２として用いているため、変換素子の第２電極１２６側の表面に、放射線を可視光に波長変換するシンチレータ（不図示）が配置されてもよい。電極配線１４は、複数の変換素子１２の第２電極１２６に共通に接続される。制御配線１５は、行方向に配列された複数のＴＦＴ１３の制御電極１３１に共通に接続され、駆動回路２に電気的に接続される。駆動回路２が列方向に複数配列された制御配線１５に駆動パルスを順次に又は同時に供給することにより、行単位で画素からの電気信号が、行方向に配列された複数の信号配線１６に並列に出力される。信号配線１６は、列方向に配列された複数のＴＦＴ１３の第１主電極１３５に共通に接続され、読出回路４に電気的に接続される。読出回路４は、信号配線１６毎に、信号配線１６からの電気信号を積分して増幅する積分増幅器５と、積分増幅器５で増幅して出力された電気信号をサンプルホールドするサンプルホールド回路６を備える。読出回路４は更に、複数のサンプルホールド回路６から並列に出力される電気信号を直列の電気信号に変換するマルチプレクサ７と、出力された電気信号をデジタルデータに変換するＡ／Ｄ変換器８を含む。積分増幅器５の非反転入力端子には電源回路９から基準電位Ｖｒｅｆが供給される。電源回路９は更に、格子状に配置された電極配線１４に電気的に接続されており、変換素子１２の第２電極１２６にバイアス電位Ｖｓを供給する。

以下に、本実施形態の検出装置の動作について説明する。変換素子１２の第１電極１２２にはＴＦＴ１３を介して基準電位Ｖｒｅｆを与え、第２電極１２５には、放射線又は可視光によって発生した電子正孔対分離に必要なバイアス電位Ｖｓを与える。この状態で、被検体を透過した放射線又はそれに応じた可視光が変換素子１２に入射し、電荷に変換され変換素子１２に蓄積される。この電荷に応じた電気信号は、駆動回路２から制御配線１５に印加される駆動パルスによりＴＦＴ１３が導通状態となることで、信号配線１６に出力され、読出回路４によりデジタルデータとして外部に読み出される。

（第２の実施形態）
次に、図６（ａ）〜（ｂ）を用いて本発明の第２の実施形態に係る検出装置の一画素の構成について説明する。図６（ａ）は図１（ａ）のＡ−Ａ’での断面図であり、図６（ｂ）は図１（ａ）のＢ−Ｂ’での断面図である。

本実施形態では、変換素子１２として、第１の実施形態のＰＩＮ型のフォトダイオードに替えて、ＭＩＳ型の光電変換素子を用いている。具体的には、変換素子１２は、第１層間絶縁層１２０の上に、層間絶縁層側から順に、第１電極１２２と、絶縁層１２９と、半導体層１２４と、第１導電型の不純物半導体層１３０と、第２電極１２６と、を含む。ここで、第１電極１２２と半導体層１２４との間に配置された絶縁層１２９は、変換素子１２毎に分離されておらず、複数の変換素子１２に跨って設けられている。そのため、第１の実施形態の絶縁層１２１を用いていない。

次に、図７（ａ）及び図７（ｂ）を用いて、第２の実施形態における検出装置の製造方法について説明する。なお、ここでは、第１の実施形態と同じ工程については、説明を省略する。具体的には、図２（ｂ）に示す工程と、図２（ｄ）に示す工程と、図４に示す工程とが、第１の実施形態と共通する工程である。

図２（ｄ）に示す工程に次いで、図７（ａ）に示す工程では、第１層間絶縁層１２０及び第１電極１２２を覆うように、窒化シリコン膜からなる絶縁層１２９をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第１導電型の不純物半導体膜１３０’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。次いで、第２導電型の不純物半導体膜１３０’を覆うように、スパッタリング法により透明導電性酸化物膜等の導電膜を成膜する。この絶縁膜から導電膜を成膜する工程も、成膜工程に相当する。次に、図３（ａ）に示すマスクを用いてレジスト２００を形成し、レジスト２００を用いて透明導電性酸化物の一部を第１の実施形態と同様のエッチャントを使用したウエットエッチングにより除去して、導電層１２６’を形成する。この工程も第１除去工程に相当する。

そして、図７（ｂ）に示す工程では、レジスト２００を除去せずに用いて、複数の導電層１２６’の間を介して、第１導電型の不純物半導体膜１３０’と半導体膜１２４’をドライエッチングにより一部を除去する。このことにより、１画素ごとに変換素子１２を素子分離する。素子分離された変換素子１２には、半導体層１２４、不純物半導体層１３０が形成される。この際、絶縁層１２９はすべてが除去されず、絶縁層１２９を残存させる。これにより、複数の第１電極１２２の各々の上に、半導体層１２４、不純物半導体層１３０、及び、導電層１２６’が形成される。ここで、不純物半導体層１３０は不純物半導体膜１３０’の一部が除去されたものである。この工程も第２除去工程に相当する。このドライエッチングによる画素分離は、絶縁層１２９の上で行われる。その為、絶縁層１２９がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに第１層間絶縁層１２０が晒されることなく、有機絶縁材料による各層への汚染を防止することが可能となる。ここで、ドライエッチングのエッチャントとしては、第１の実施形態と同様のエッチャントを使用する。この際、ドライエッチングにより不純物半導体層１３０及び半導体層１２４の端部がレジスト２００の端部よりも後退してしまうため、不純物半導体層１３０の端部が導電層１２６’の端部よりも内側に位置してしまう。

次に、図７（ｃ）に示す工程では、図７（ａ）に示す工程で使用されたレジスト２００を使用し、不純物半導体層１３０の端部に一致するように、アッシング処理によりレジスト２００の一部のみを除去してレジスト２００’とする。不純物半導体層１３０が後退してしまう量である不純物半導体層１３０の後退量も、不純物半導体層１３０と半導体層１２４の材質や厚さ、エッチャントや処理時間や温度によって予め設定できる。そのため、第１の実施形態と同様に、不純物半導体層１３０の後退量にあうようにアッシング処理の条件を設定してレジスト２００の端部をアッシング処理して後退させる。このことにより、レジスト２００’ の端部と不純物半導体層１３０の端部とが、不純物半導体層１３０の表面と直交する方向伸びる同一の直線上に位置するように、レジスト２００’を形成することが可能となる。そして、レジスト２００’を用いて導電層１２６’の一部を再度ウエットエッチングにより除去して、第２電極１２６を形成する。このように第２電極１２６を２度のウエットエッチングにより形成することにより、不純物半導体層１３０の端部に一致するように、第２電極１２６の端部を形成することが可能となる。つまり、不純物半導体層１３０の端部と第２電極１２６の端部とが、それらの表面と直交する方向に延びる同一の直線上に位置するように、第２電極１２６を形成することが可能となる。この工程も第３除去工程に相当する。ただし、プロセスマージンを鑑みると、不純物半導体層１２５の端部と第２電極１２６の端部を一致させることは容易ではなく、多少ずれてしまうことも起こり得る。そのような場合、本工程により形成された第２電極１２６の端部が、不純物半導体層１３０の端部より変換素子１２の内側に位置する方が、外側に位置するよりも好ましい。ただし、そのような場合には、第１の実施形態で説明した式を満たすものであれば許容される。その後、図４に示す工程が行われ、図７（ａ）及び図７（ｂ）に示す構成が得られる。

（応用実施形態）
次に、図８を用いて、本発明の検出装置を用いた放射線検出システムを説明する。

放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、放射線検出装置６０４０に含まれる変換部３の各変換素子１２に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して変換部３で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。

また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。

１１ 画素
１２ 変換素子
１３ スイッチ素子
１４ 電極配線
１５ 制御配線
１６ 信号配線
１００ 基板
１２０ 層間絶縁層
１２２ 第１電極
１２３，１３０ 第１導電型の不純物半導体層
１２３’、１３０’ 第１導電型の不純物半導体膜
１２４ 半導体層
１２４’ 半導体膜
１２５ 第２導電型の不純物半導体層
１２５’ 第２導電型の不純物半導体膜
１２６ 第２電極
１２６’ 導電層
１２７，１４３ パッシベーション層
１２８ 層間絶縁層
１２９ 絶縁層
２００，２００’ レジスト

Claims (11)

1. 基板の上に配置された第１電極と、前記第１電極の上に配置された第２電極と、前記第１電極と前記第２電極の間に配置された半導体層と、前記半導体層と前記第２電極との間に配置された不純物半導体層と、を含む変換素子が、前記基板の上に複数配置された検出装置の製造方法であって、
   複数の前記第１電極の上に、前記半導体層となる半導体膜と、前記不純物半導体層となる不純物半導体膜と、前記第２電極となる導電膜と、をこの順に成膜する成膜工程と、
   複数の前記第１電極の各々の上に前記導電膜の一部が除去された導電層を形成する第１除去工程と、
   前記導電膜の反応が前記不純物半導体膜の反応及び前記半導体膜の反応に比べて遅いエッチャントを用いて複数の前記導電層の間を介して前記不純物半導体膜の一部と前記半導体膜の一部とをエッチングにより除去することによって、複数の前記第１電極の各々の上に前記半導体層と前記不純物半導体層とを形成する第２除去工程と、
   前記第２除去工程により形成された前記不純物半導体層の端部よりも前記変換素子の外側に位置する前記導電層の一部を除去して、前記第２電極を形成する第３除去工程と、
   を有する検出装置の製造方法。
2. 前記第３除去工程は、前記不純物半導体層の端部と前記第２電極の端部とが同一の直線上に位置するように、前記導電層の一部を除去して前記第２電極を形成することを特徴とする請求項１に記載の検出装置の製造方法。
3. 前記第２除去工程は、前記導電膜の上に設けられたレジストを用いて、前記導電膜に対するエッチングと、前記不純物半導体膜及び前記半導体膜に対するエッチングと、によって行われ、
   前記第３除去工程は、前記レジストの端部が前記不純物半導体層の端部と同一の直線上に位置するように、前記レジストの一部を除去した前記レジストを用いて、前記導電層の一部をエッチングすることによって行われることを特徴とする請求項２に記載の検出装置の製造方法。
4. 前記第３除去工程は、前記レジストの一部をアッシング処理により除去した前記レジストを用いて、前記導電層の一部をエッチングすることによって行われることを特徴とする請求項３に記載の検出装置の製造方法。
5. 前記検出装置は、前記変換素子と、前記第１電極に接続された薄膜トランジスタと、を含む画素が、前記基板の上に複数配置されており、
   前記基板の上に配置された前記薄膜トランジスタを覆うように成膜された層間絶縁膜の前記薄膜トランジスタの上にコンタクトホールを設けて第１層間絶縁層を形成する工程と、
   薄膜トランジスタ及び前記第１層間絶縁層を覆うように成膜された導電膜の一部を除去して複数の前記第１電極を形成する工程と、
   を更に有することを特徴とする請求項４に記載の検出装置の製造方法。
6. 前記不純物半導体層は、前記第１電極と前記半導体層との間に配置された第１導電型の不純物半導体層とは逆の極性の第２導電型の不純物半導体層であり、
   前記第１電極を形成する工程と前記成膜工程との間に、有機絶縁材料からなる前記第１層間絶縁層及び前記第１電極を覆うように成膜された無機絶縁材料からなる絶縁膜の一部を除去して絶縁部材を形成し、前記第１層間絶縁層の表面を前記絶縁部材と前記第１電極とで覆う工程を更に有し、
   前記第２除去工程は、前記絶縁部材の上で行われることを特徴とする請求項５に記載の検出装置の製造方法。
7. 前記変換素子は、前記第１電極と前記半導体層との間に配置された絶縁層を更に含み、
   前記成膜工程は、複数の前記第１電極の上に、前記絶縁層と、前記半導体層となる半導体膜と、前記不純物半導体層となる不純物半導体膜と、前記第２電極となる導電膜と、をこの順に成膜し、
   前記第２除去工程は、前記導電膜の一部と前記不純物半導体膜の一部と前記半導体膜の一部とを除去し且つ前記絶縁層を残存させ、複数の前記第１電極の各々に前記半導体層と前記不純物半導体層と導電層とを形成することを特徴とする請求項５に記載の検出装置の製造方法。
8. 前記第３除去工程において、前記第２電極の端部が前記不純物半導体層の端部よりも前記変換素子の内側に位置するように前記第２電極が形成された場合に許容される第２電極１２６の端部と不純物半導体層１２５の端部との間隔をＤ、前記変換素子の幅をＰ、前記不純物半導体層のシート抵抗をＲｓ、前記薄膜トランジスタのオン抵抗をＲｏｎとすると、
   ４×Ｒｓ（Ｄ／Ｐ）≦ Ｒｏｎ
   を満たすことを特徴とする請求項４から７のいずれか１項に記載の検出装置の製造方法。
9. 前記変換素子を覆うように成膜された層間絶縁膜の前記第２電極の上にコンタクトホールを設けて第２層間絶縁層を形成する工程と、
   前記層間絶縁層及び前記第２電極を覆うように成膜された透明導電性酸化物の一部を除去して第１導電層を形成する工程と、
   前記第１導電層及び前記第２層間絶縁層を覆うように成膜された金属膜の一部を除去して、前記第１導電層の上に第２導電層を形成する工程と、
   を更に有し、
   前記第２導電層は、その正射影が隣接する２つの前記第１電極の間に位置するように、形成されることを特徴とする請求項４から８のいずれか１項に記載の検出装置の製造方法。
10. 請求項１から８のいずれか１項に記載の製造方法によって製造されたことを特徴とする検出装置。
11. 請求項１０に記載の検出装置と、
    前記検出装置からの信号を処理する信号処理手段と、
    前記信号処理手段からの信号を表示するための表示手段と、
    前記信号処理手段からの信号を伝送するための伝送処理手段と、
    を具備する検出システム。

Images