JP5709810B2 - 検出装置の製造方法、その検出装置及び検出システム - Google Patents

検出装置の製造方法、その検出装置及び検出システム Download PDF

Info

Publication number
JP5709810B2
JP5709810B2 JP2012220385A JP2012220385A JP5709810B2 JP 5709810 B2 JP5709810 B2 JP 5709810B2 JP 2012220385 A JP2012220385 A JP 2012220385A JP 2012220385 A JP2012220385 A JP 2012220385A JP 5709810 B2 JP5709810 B2 JP 5709810B2
Authority
JP
Japan
Prior art keywords
layer
electrode
interlayer insulating
impurity semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012220385A
Other languages
English (en)
Other versions
JP2014075377A5 (ja
JP2014075377A (ja
Inventor
健太郎 藤吉
健太郎 藤吉
渡辺　実
実 渡辺
啓吾 横山
啓吾 横山
将人 大藤
将人 大藤
潤 川鍋
潤 川鍋
弘 和山
弘 和山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012220385A priority Critical patent/JP5709810B2/ja
Priority to CN201310460126.2A priority patent/CN103715212B/zh
Priority to US14/041,070 priority patent/US9331119B2/en
Publication of JP2014075377A publication Critical patent/JP2014075377A/ja
Publication of JP2014075377A5 publication Critical patent/JP2014075377A5/ja
Application granted granted Critical
Publication of JP5709810B2 publication Critical patent/JP5709810B2/ja
Priority to US15/080,342 priority patent/US9887224B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus for radiation diagnosis, e.g. combined with radiation therapy equipment
    • A61B6/46—Apparatus for radiation diagnosis, e.g. combined with radiation therapy equipment with special arrangements for interfacing with the operator or the patient
    • A61B6/461—Displaying means of special interest
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus for radiation diagnosis, e.g. combined with radiation therapy equipment
    • A61B6/56—Details of data transmission or power supply, e.g. use of slip rings
    • A61B6/563—Details of data transmission or power supply, e.g. use of slip rings involving image data transmission via a network
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置の製造方法、その検出装置、及び、検出システムに関するものである。
近年、薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と、フォトダイオード等の放射線又は光を電荷に変換する変換素子と、を組み合わせた画素のアレイ（画素アレイ）を有する検出装置にも利用されている。特許文献１に示す従来の検出装置は、基板の上に配置された透明導電性酸化物からなる画素毎に分離された電極上に設けられた変換素子を有する。また、従来の検出装置は、基板と電極との間に配置された有機材料からなる層間絶縁層に設けられたコンタクトホールを介して電極と接続されたスイッチ素子、を有する。そして、従来の検出装置の変換素子は、層間絶縁層の上でその不純物半導体層や半導体層が除去されており、画素毎に分離されている。
特開２００７‐０３５７７３号公報
しかしながら、特許文献１の構成を製造しようとすると、変換素子の不純物半導体層となる不純物半導体膜や半導体層となる半導体膜を成膜する際に、また、層間絶縁層の上で不純物半導体膜や半導体膜を除去する際に、層間絶縁層が露出している工程が存在する。特に、基板の上には、複数の画素が配置される領域（画素アレイ領域）の外側には、画素が配置されない領域（画素アレイ外領域）が存在する。層間絶縁層を画素アレイ領域内で均一な膜厚にするために、層間絶縁層は画素アレイ領域だけではなく、画素アレイ外領域にもはみ出した形で配置される。そのため、変換素子を形成する際に、画素アレイ外領域における層間絶縁層の露出面積は、画素アレイ領域に比べて大きい。有機材料からなる層間絶縁層が、ＣＶＤ法やエッチング法などを用いて変換素子を形成する際に露出していると、変換素子に有機材料が混入する、有機汚染が発生し得る。層間絶縁層の露出面積が大きく異なると、有機汚染の度合いが大きく異なるため、画素アレイ領域の端に位置する変換素子と、画素アレイ領域の中央に位置する変換素子とでは、有機汚染の度合いが大きく異なり得る。その為、有機汚染の度合いの差により、画素アレイ領域の端に位置する変換素子と画素アレイ領域の中央に位置する変換素子とでは変換特性が大きく異なり、画像アーチファクトを引き起こすという問題が起こり得る。
本発明は、このような問題を解決しようとするものであり、変換素子の不純物半導体層や半導体層への画素アレイ外領域の層間絶縁層に起因する有機材料の混入を低減し、画像アーチファクトを抑制した検出装置を提供することを目的とする。
本発明の検出装置の製造方法は、基板の上に複数の画素が配置された画素アレイ領域と、前記画素アレイ領域の外側に配置された画素アレイ外領域と、を有し、前記複数の画素の各々が、スイッチ素子と電気的に接続された電極と、前記電極の上に配置された不純物半導体層と、前記不純物半導体層の上に配置された半導体層と、を含む変換素子を有し、前記スイッチ素子を覆うように形成された有機材料からなる層間絶縁層を有する検出装置の製造方法であって、前記層間絶縁層の表面のうち前記画素アレイ領域の上に複数の前記電極を形成し、且つ、前記層間絶縁層の表面のうち前記画素アレイ外領域の上に無機材料からなる被覆層を形成する第１工程と、前記第１工程の後に前記不純物半導体層を前記電極の上に形成する第２工程と、を有することを特徴とする。
また、本発明の検出装置は、基板の上に複数の画素が配置された画素アレイ領域と、前記画素アレイ領域の外側に配置された画素アレイ外領域と、を有し、前記複数の画素の各々が、スイッチ素子と電気的に接続された電極と、前記電極の上に配置された不純物半導体層と、前記不純物半導体層の上に配置された半導体層と、を含む変換素子と、前記スイッチ素子を覆うように配置された有機材料からなる層間絶縁層を有し、複数の前記電極が、前記層間絶縁層の表面のうち前記画素アレイ領域の上に配置された検出装置であって、無機材料からなる被覆層を有し、前記被覆層が、前記層間絶縁層の表面のうち前記画素アレイ外領域の上に配置され、前記不純物半導体層の端部が、前記被覆層の上に重なるように配置されていることを特徴とする。
本発明により、変換素子の不純物半導体層や半導体層への画素アレイ外領域の層間絶縁層からの有機材料の混入を低減し、画像アーチファクトを抑制した検出装置を提供することが可能となる。
第１の実施形態に係る検出装置の平面模式図である。 第１の実施形態に係る検出装置の断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 本発明の検出装置の等価回路図である。 第２の実施形態に係る検出装置の断面模式図である。 第３の実施形態に係る検出装置の断面模式図である。 第３の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第３の実施形態に係る検出装置の他の製造方法の例を説明するためのマスクパターン及び断面模式図である。 第４の実施形態に係る検出装置の断面模式図である。 第４の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 本発明の検出装置を用いた放射線検出システムの概念図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射性崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。
（第１の実施形態）
先ず、図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）を用いて本発明の第１の実施形態に係る検出装置の平面構成について説明する。図１（ａ）は検出装置を構成する基板の平面模式図であり、図１（ｂ）は図１（ａ）の領域Ａを拡大した平面模式図である。図１（ｃ）は図１（ｂ）の領域Ｂにおける１画素あたりの平面図である。なお、図１（ｃ）では、簡便化の為、変換素子については第１電極のみを示している。
本発明の検出装置は、図１（ａ）に示すように、基板１００の上に配置された複数の画素１１を含む。基板１００には、複数の画素１１が配置された領域である画素アレイ領域２０）が存在する。また、基板１００には、画素アレイ領域２０よりも外側に位置する領域である画素アレイ外領域２１が存在する。この画素アレイ外領域２１には、複数の画素は配置されない。本発明の検出装置における１つの画素１１は、図１（ｃ）に示すように、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するスイッチ素子であるＴＦＴ（薄膜トランジスタ）１３とを含む。変換素子１２は、ＰＩＮ型のフォトダイオードを用いている。変換素子１２は、ガラス基板等の絶縁性の基板１００の上に設けられたＴＦＴ１３の上に、有機材料からなる層間絶縁層１２０を挟んで積層されて配置されている。層間絶縁層１２０は、複数のスイッチ素子である複数のＴＦＴ１３を覆うように配置されている。なお、本実施形態では、層間絶縁層１２０は、基板１００の表面のうち、複数のＴＦＴ１３が配置された領域よりも広い領域を覆うように配置されている。そして、図１（ｂ）に示すように、層間絶縁層１２０の表面のうち、画素アレイ領域２０に位置する第１領域の上には、複数の第１電極１２２が配置されて、複数の変換素子１２を含む複数の画素１１が配置されている。一方、層間絶縁層１２０の表面のうち、第１領域の外側であって画素アレイ外領域２１に位置する第２領域の上には、無機材料からなる被覆層１５０が配置されている。なお、本実施形態では、層間絶縁層１２０の表面の第２領域を覆うように、無機材料からなる被覆層１５０が配置されている。なお、第１電極１２２が本発明の変換素子の電極に相当する。
次に、図１（ｃ）、図２（ａ）〜（ｃ）を用いて本発明の第１の実施形態に係る検出装置の断面構成について説明する。図２（ａ）は図１（ｃ）のＡ−Ａ’での断面模式図であり、図２（ｂ）は図２（ａ）の領域Ｃを拡大した断面模式図であり、図２（ｃ）は図１（ｃ）のＢ−Ｂ’での断面模式図である。なお、図２（ａ）〜（ｃ）では、図１（ｃ）で省略した各絶縁層と変換素子を構成する各層も記載する。
ＴＦＴ１３は、基板１００の上に、基板側から順に、制御電極１３１と、絶縁層１３２と、半導体層１３３と、半導体層１３３よりも不純物濃度の高い不純物半導体層１３４と、第１主電極１３５と、第２主電極１３６と、を含む。不純物半導体層１３４はその一部領域で第１主電極１３５及び第２主電極１３６と接しており、その一部領域と接する半導体層１３３の領域の間の領域が、ＴＦＴのチャネル領域となる。制御電極１３１は制御配線１５と電気的に接続されており、第１主電極１３５は信号配線１６と電気的に接続されており、第２主電極１３６は変換素子１２の第１電極１２２と電気的に接続されている。なお、本実施形態では第１主電極１３５と第２主電極１３６と信号配線１６とは、同じ導電層で一体的に構成されており、第１主電極１３５が信号配線１６の一部をなしている。保護層１３７はＴＦＴ１３、制御配線１５、及び信号配線１６を覆うように設けられている。本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層１３３及び不純物半導体層１３４を用いた逆スタガ型のＴＦＴを用いたが、本発明はそれに限定されるものではない。例えば、多結晶シリコンを主材料としたスタガ型のＴＦＴを用いたり、有機ＴＦＴ、酸化物ＴＦＴ等を用いたりすることができる。
層間絶縁層１２０は、複数のＴＦＴ１３を覆うように、基板１００と後述する複数の第１電極１２２との間に配置されており、コンタクトホールを有している。変換素子１２の第１電極１２２とＴＦＴ１３の第２主電極１３６とが、層間絶縁層１２０に設けられたコンタクトホールにおいて、電気的に接続される。
変換素子１２は、層間絶縁層１２０の上に、層間絶縁層側から順に、第１電極１２２と、第１導電型の不純物半導体層１２３と、半導体層１２４と、第２導電型の不純物半導体層１２５と、第２電極１２６と、を含む。ここで、第１導電型の不純物半導体層１２３は、第１導電型の極性を示し、半導体層１２４及び第２導電型の不純物半導体層１２５よりも第１導電型の不純物の濃度が高いものである。また、第２導電型の不純物半導体層１２５は、第２導電型の極性を示し、第１導電型の不純物半導体層１２３及び半導体層１２４よりも第２導電型の不純物の濃度が高いものである。第１導電型と第２導電型とは互いに異なる極性の導電型であり、例えば第１導電型がｎ型であれば第２導電型はｐ型である。変換素子１２の第２電極１２６には電極配線１４が電気的に接続される。変換素子１２の第１電極１２２は層間絶縁層１２０に設けられたコンタクトホールにおいて、ＴＦＴ１３の第２主電極１３６と電気的に接続される。なお、本実施形態では、非晶質シリコンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いた、放射線を直接電荷に変換する素子も用いることができる。なお、第２電極１２６が、本発明の変換素子の他の電極に相当する。
図２（ａ）〜（ｃ）に示すように、層間絶縁層１２０の表面のうち、画素アレイ領域２０に位置する第１領域の上には、複数の第１電極１２２が配置されて、複数の変換素子１２を含む複数の画素１１が配置されている。一方、層間絶縁層１２０の表面のうち、第１領域の外側であって画素アレイ外領域２１に位置する第２領域の上には、無機材料からなる被覆層１５０が層間絶縁層１２０に接して配置されている。なお、本実施形態では、層間絶縁層１２０の表面のうち、画素アレイ領域２０に位置する第１領域の上にあって、複数の第１電極１２２の間には、無機材料からなる被覆部材１２１が層間絶縁層１２０に接して配置されている。そして、第１電極１２２と被覆部材１２１、被覆層１５０とが、層間絶縁層１２０の表面を覆うように、層間絶縁層１２０の上に配置されている。そのため、不純物半導体層１２３となる不純物半導体膜をＣＶＤ法、蒸着法、スパッタリング法等により成膜する際に、層間絶縁層１２０の表面の露出が抑制される。そのため、画素アレイ領域２０の端の画素の変換素子の不純物半導体層への有機材料の混入が低減できる。その為、画素アレイ領域２０の中央に位置する画素と画素アレイ領域２０の端に位置する画素の出力差による画像アーチファクトが発生を防ぐことができる。また、本実施形態では、不純物半導体層１２３、半導体層１２４、及び不純物半導体層１２５が、被覆部材１２１の上で画素ごとに分離されている。また、画素アレイ外領域２１では、不純物半導体層１２３、半導体層１２４、及び、不純物半導体層１２５が、ドライエッチング等によって除去されている。その分離、及び、除去の際、被覆部材１２１及び被覆層１５０がエッチングストッパー層として働くこととなる。そのため、層間絶縁層１２０がドライエッチングのスピーシーズに晒されることなく、有機材料による変換素子の各層への汚染を抑制することが可能となる。
そして、変換素子１２を覆うように、絶縁層１２７及び層間絶縁層１２８が配置されている。変換素子１２の第２電極１２６と配線１４とが、絶縁層１２７及び層間絶縁層１２８に設けられたコンタクトホールにおいて、導電層１２９を介して電気的に接続される。そして、電極配線１４、導電層１２９、層間絶縁層１２８を覆うように、パッシベーション層１５５が設けられている。
次に、図３〜４を用いて、本発明の第１の実施形態における検出装置の製造方法について説明する。特に層間絶縁層１２０にコンタクトホールを形成する工程からは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図３（ａ），図３（ｃ），図３（ｅ），図３（ｇ），図３（ｉ），図４（ａ），図４（ｃ），図４（ｅ），図４（ｇ）は、それぞれ、図１（ｃ）の画素において、各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図３（ｂ），図３（ｄ），図３（ｆ），図３（ｈ），図３（ｊ），図４（ｂ），図４（ｄ），図４（ｆ），図４（ｈ）は、それぞれ図１（ｃ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。
まず、絶縁性の基板１００の上に、複数のＴＦＴ１３が設けられており、複数のＴＦＴ１３を覆うように保護層１３７が設けられている。保護層１３７には、第２主電極１３６上のフォトダイオードと電気的に接続する部分において、エッチングにより、コンタクトホールが設けられている。そして、図３（ｂ）に示す工程では、ＴＦＴ１３及び保護層１３７を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、図３（ａ）に示すマスクを用いて、露光、現像処理によりコンタクトホールを有する層間絶縁層１２０を形成する。
次に、図３（ｄ）に示す工程では、層間絶縁層１２０を覆うように、導電膜を成膜する。そして、図３（ｃ）に示すマスクを用いて導電膜をエッチングして、変換素子の第１電極１２２を形成する。なお、本実施形態では、導電膜としてＩＴＯからなる非晶質な透明導電性酸化物膜を用いており、図２（ｅ）に示すマスクを用いて透明導電性酸化物膜をウエットエッチングし、アニール処理により多結晶化して、変換素子の第１電極１２２を形成している。ただし、導電膜として金属材料を用いてもよい。
次に、図３（ｆ）に示す工程では、層間絶縁層１２０を覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図３（ｅ）に示すマスクを用いて絶縁膜をエッチングして、層間絶縁層１２０の表面のうち第１領域の上の複数の第１電極１２２の間に被覆部材１２１を、層間絶縁層１２０の表面のうち第２領域の上に被覆層１５０を、それぞれ形成する。これにより、層間絶縁層１２０は、複数の被覆部材１２１と複数の第１電極１２２、被覆層１５０によって、表面が覆われることとなる。本実施形態では、図３（ｄ）に示す工程と図３（ｆ）に示す工程とが、本発明の第１工程に相当する。なお、本実施形態では、被覆層１５０の材料として、被覆部材１２１と同じ無機絶縁材料を用いて、被覆層１５０と被覆部材１２１とを一括で形成する例を示したが、本発明はそれに限定されるものではない。例えば、被覆部材１２１と被覆層１５０とを異なる工程で形成してもよい。また、無機絶縁材料に限らず、表面を覆うことができる無機膜であればよい。例えば、被覆層１５０のうち、第１電極１２２及び不純物半導体層１２３と接する領域を無機絶縁材料で形成し、その他の領域をＩＴＯ、Ａｌ、Ｃｕ等の無機導電材料で形成してもよい。
次に、図３（ｈ）に示す工程では、絶縁層１２１及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第２導電型の不純物半導体膜１２５’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法等によりこの順に成膜する。不純物半導体膜１２３’の成膜に際して、層間絶縁層１２０、被覆層１５０、及び、第１電極１２２によって覆われていない場合、層間絶縁層１２０がプラズマに晒されてしまう。有機材料からなる層間絶縁層１２０がこのプラズマに晒されると、有機材料が飛散して不純物半導体膜１２３’に混入し第１電極１２２と、不純物半導体１２３との接合部が汚染される場合がある。特に、画素アレイ外領域２１における層間絶縁層１２０の露出面積が画素アレイ領域２０における露出面積よりも大きい。そのため、画素アレイ領域２０の端に位置する画素１１の変換素子１２にあっては、画素アレイ領域２０の中央に位置する画素１１に比べて有機汚染の度合いがひどくなる。そこで、本実施形態では、画素アレイ領域２０では層間絶縁層１２０の表面を被覆部材１２１と第１主電極１２２と被覆層１５０で覆い、第１導電型の不純物半導体層１２３となる不純物半導体膜１２３’の成膜時に層間絶縁層１２０の表面が露出しない構造としている。それにより、不純物半導体層１２３となる不純物半導体膜１２３’を成膜する際に、有機材料の飛散による不純物半導体膜１２３’への混入が抑制され、画像アーチファクトを抑制することができる。次に、不純物半導体膜１２５’を覆うように、スパッタリング法により透明導電性酸化物膜を成膜する。次に、図３（ｇ）に示すマスクを用いて透明導電性酸化物膜をウエットエッチングして、変換素子１２の第２電極１２６を形成する。なお、本実施形態では、第２電極１２６の材料として透明導電性酸化物を用いたが、本発明はそれに限定されるものではなく、導電膜であればよい。例えば、変換素子として放射線を直接電荷に変換する素子を用いる場合には、Ａｌ等の放射線を透過しやすい導電膜を用いることができる。
次に、図３（ｊ）に示す工程では、図３（ｉ）に示すマスクを用いて、不純物半導体膜１２５’と半導体膜１２４’と不純物半導体膜１２３’とをドライエッチングにより除去する。これにより、１画素ごとに変換素子１２を素子分離し、且つ画素アレイ外領域２１の不純物半導体膜１２５’と半導体膜１２４’と不純物半導体膜１２３’とを除去する。素子分離された変換素子１２には、不純物半導体層１２５、半導体層１２４、不純物半導体層１２３が形成される。
次に、図４（ｂ）に示す工程では、変換素子１２及び、絶縁層１２１を覆うように、窒化シリコン膜等の無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。この絶縁膜の成膜時においても、被覆層１５０により層間絶縁層１２０の露出が抑制された構造となっているので、有機材料による各層への汚染することを抑制することができる。そして、図４（ａ）に示すマスクを用いて、絶縁膜をドライエッチングして、コンタクトホールを有する絶縁層１２７を形成する。
次に、図４（ｄ）に示す工程では、電極１２６及び、絶縁層１２７を覆うように、感光性を有する有機材料であるアクリル樹脂を層間絶縁層として成膜する。そして、図４（ｃ）に示すマスクを用いてコンタクトホールを有する層間絶縁層１２８を形成する。
次に、図４（ｆ）に示す工程では、スパッタリング法により透明導電性酸化物を成膜する。次に、図４（ｅ）に示すマスクを用いて透明導電性酸化物をウエットエッチして、導電層１２９を形成する。
次に、図４（ｈ）に示す工程では、スパッタリング法により電極配線１４となるＡｌ等の導電膜を成膜する。そして、図４（ｇ）に示すマスクを用いて導電膜をウエットエッチングして、電極配線１４を形成する。この工程により、電極配線１４と変換素子１２の第２電極１２６が、導電層１２９によって電気的に接続される。この際、導電層１２９を透明導電性酸化物によって形成することにより、開口率の低下を抑制ことができる。
そして、電極配線１４、導電層１２９、及び、層間絶縁層１２８を覆うように、パッシベーション層１５５を形成し、図２（ａ）に示す構成が得られる。このパッシベーション層１５５の形成時においても、層間絶縁層１２０が画素エリア外において、露出しない構造となっているので、有機材料による各層への汚染することを抑制することができる。本実施形態では、図３（ｈ）に示す工程以降の工程が、本発明の第２工程に相当する。
次に、図５を用いて本発明の第１の実施形態に係る検出装置の概略的等価回路を説明する。なお、図５では説明の簡便化のため３行３列の等価回路図を用いたが、本発明はそれに限定されるものではなく、検出装置はｎ行ｍ列（ｎ，ｍはいずれも２以上の自然数）の画素アレイを有する。本実施形態における検出装置は、基板１００の表面上に、行方向及び列方向に配列された複数の画素１を含む変換部３が設けられている。各画素１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するＴＦＴ１３と、を含む。変換素子の第２電極１２６側の表面に、放射線を可視光に波長変換するシンチレータ（不図示）が配置されてもよい。電極配線１４は、変換素子１２の第２電極１２６に共通に接続される。制御配線１５は、行方向に配列された複数のＴＦＴ１３の制御電極１３１に共通に接続され、駆動回路２に電気的に接続される。駆動回路２が列方向に複数配列された制御配線１５に駆動パルスを順次に又は同時に供給することにより、行単位で画素からの電気信号が、行方向に配列された複数の信号配線１６に並列に出力される。信号配線１６は、列方向に配列された複数のＴＦＴ１３の第１主電極１３５に共通に接続され、読出回路４に電気的に接続される。読出回路４は、信号配線１６毎に、信号配線１６からの電気信号を積分して増幅する積分増幅器５と、積分増幅器５で増幅して出力された電気信号をサンプルホールドするサンプルホールド回路６を備える。読出回路４は更に、複数のサンプルホールド回路６から並列に出力される電気信号を直列の電気信号に変換するマルチプレクサ７と、出力された電気信号をデジタルデータに変換するＡ／Ｄ変換器８を含む。積分増幅器５の非反転入力端子には電源回路９から基準電位Ｖｒｅｆが供給される。電源回路９は更に、行方向に配列された複数の電極配線１４に電気的に接続されており、変換素子１２の第２電極１２６にバイアス電位Ｖｓを供給する。
以下に、本実施形態の検出装置の動作について説明する。変換素子１２の第１電極１２２にはＴＦＴ１３を介して基準電位Ｖｒｅｆを与え、第２電極１２６には、放射線又は可視光によって発生した電子正孔対分離に必要なバイアス電位Ｖｓを与える。この状態で、被検体を透過した放射線又はそれに応じた可視光が変換素子１２に入射し、電荷に変換され変換素子１２に蓄積される。この電荷に応じた電気信号は、駆動回路２から制御配線１５に印加される駆動パルスによりＴＦＴ１３が導通状態となることで、信号配線１６に出力され、読出回路４によりデジタルデータとして外部に読み出される。
（第２の実施形態）
次に、図６（ａ）〜（ｄ）を用いて本発明の第２の実施形態に係る検出装置の一画素の構成について説明する。図６（ａ）〜（ｄ）はそれぞれ、図１（ｃ）のＡ−Ａ’での断面模式図である。
本実施形態は、第１の実施形態と比べて、以下の点で相違する。すなわち、スイッチ素子１２と変換素子１１を接続するコンタクトホールにおいて、保護層１３７の段差及び層間絶縁層１２０の段差に対応して、第２主電極１３６及び保護層１３７を保護するための保護部材１６０が配置されている。
図３（ｆ）に示す工程では、被覆部材１２１や被覆層１５０を形成する際のエッチングにおいて、第１電極１２２によって、第２主電極１３６及び保護層１３７を保護する必要がある。しかし、第１電極１２２の結晶性や膜厚によっては、第２主電極１３６及び保護層１３７を保護できない場合がある。特に、層間絶縁層１２０のコンタクトホールにおいて、保護膜１３７の段差や層間絶縁層１２０の段差が形成されている部分に第１電極１２２となる導電膜を成膜すると、段差の部分では第１電極１２２の結晶性が弱くなる。その部分はエッチングが浸透しやすくなるため、被覆部材１２１や被覆層１５０を形成する際に、第１電極１２２では第２主電極１３６や保護層１３７を保護できず、第２主電極１３６や保護層１３７がエッチングに晒されてしまう場合がある。
そのため、本実施形態の構成では、層間絶縁層１２０のコンタクトホールにおいて、保護層１３７の段差及び層間絶縁層１２０の段差に対応して、第２主電極１３６及び保護層１３７を保護するための保護部材１６０が配置されている。この為、図３（ｆ）に示す工程で、第２主電極１３６や保護層１３７がエッチングに晒されることを抑制し、第２主電極１３６や保護層１３７を保護することが可能となる。
図６（ａ）に示す構成は、層間絶縁層１２０のコンタクトホールにおいて、保護層１３７の段差及び層間絶縁層１２０の段差を覆うように、保護部材１６０が配置されている。図６（ａ）に示す構成の製造方法に関して、以下に説明する。本実施形態は、第１の実施形態の図３（ｆ）に示す工程において、被覆部材１２１、及び、被覆層１５０を形成すると同時に、同じ材料で保護部材１６０を形成することで、図６（ａ）に示す構成が得られる。なお、図６（ａ）では、保護部材１６０が保護層１３７の段差及び層間絶縁層１２０の段差のみを覆う構造を示したが、本発明は、それに限られることではない。
例えば、図６（ｂ）のように、保護層１３７の段差及び層間絶縁層１２０の段差に加えて、コンタクトホールの底面に位置する保護膜１３７の表面も覆うように、保護部材１６０が配置される構成としてもよい。このような構成とすることで、図６（ａ）の構成に比べてより確実に保護層１３７を保護することが可能となる。
また、図６（ｃ）のように、層間絶縁層１２０のコンタクトホールの底面全体を覆うように、保護部材１６０が配置される構成としてもよい。このような構成とすることで、図６（ｂ）の構成に比べてより確実に第２主電極１３６を保護することが可能となる。
なお、図６（ａ）〜（ｃ）に示す保護部材１６０は、層間絶縁層１２０のコンタクトホールホールの外側に位置する第１電極１２２の表面まで形成すると、第１電極１２２のコンタクトホールに起因する段差を全て被覆することができる。保護部材１６０を無機絶縁層で形成してその面積が大きくなった場合でも、保護部材１６０の上には、不純物半導体層１２３が全面に配置される為、問題なく電荷を収集できる。
なお、図６（ａ）〜（ｃ）では、保護部材１６０を被覆部材１２１や被覆層１５０を形成すると同時に形成する方法を示したが、本発明はそれに限られることではない。図３（ｆ）に示す工程の前に、保護部材１６０をあらかじめ形成してもよい。その場合、保護部材１６０としては、導電性を有して、且つ、被覆部材１２１や被覆層１５０のエッチングに耐えうる材料を用いる必要がある。例えば、被覆部材１２１及び被覆層１５０が窒化シリコンからなり、フッ酸等のウエットエッチングによって形成する場合は、保護部材１６０の材料は以下に示す材料が好ましい。耐フッ酸性のあるＭｏ、Ｃｒ、Ｐｔ、Ａｕ等の金属材料、ＭｏＣｒ等の合金材料、及び、酸化チタン、窒化チタン等の半導体材料、が挙げられる。また、被覆部材１２１及び被覆層１５０が窒化シリコンからなり、ドライエッチングよって形成する場合は、ドライエッチング耐性のあるＭｏＣｒ、ＭｏＷ等の合金材料や、ＷＮ等の導電材料を用いる必要がある。保護部材１６０をあらかじめ形成する場合、図６（ｄ）のように、層間絶縁層１２０のコンタクトホールの下において、第２主電極１３６と第１電極１２２との間に、保護部材１６０が配置される構成となる。
（第３の実施形態）
次に、図７（ａ）〜図７（ｃ）を用いて本発明の第３の実施形態に係る検出装置の一画素の構成について説明する。図７（ａ）は図１（ｃ）のＡ−Ａ’での断面模式図であり、図７（ｂ）は図７（ａ）の領域Ｄを拡大した断面模式図であり、図７（ｃ）は図１（ｃ）のＢ−Ｂ’での断面模式図である。また、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第１の実施形態では、第１電極１２２の端部は被覆層１５０の下に配置されている。一方、本実施形態では、第１電極１２２の端部が被覆層１５０と不純物半導体層１２３との間に配置されている。
次に、図８（ａ）〜（ｄ）を用いて、本発明の第３の実施形態における検出装置の製造方法を説明する。なお、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。なお、図８の（ａ），（ｃ）は、それぞれ、図１（ｃ）の画素において、各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図８の（ｂ），（ｄ）は、それぞれ図１（ｃ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。なお、層間絶縁層１２０にコンタクトホールを形成する工程までは、第１の実施形態で説明したものと同様であるため、詳細な説明は割愛する。
まず、図８（ｂ）に示す工程では、層間絶縁層１２０を覆うように、窒化シリコン膜や酸化シリコン膜等の一般的な無機材料からなる絶縁膜をＣＶＤ法により成膜する。そして、図８（ａ）に示すマスクを用いて、被覆部材１２１と被覆層１５０とを形成する。
次に、図８（ｄ）に示す工程では、層間絶縁層１２０、被覆部材１２１、及び、被覆層１５０を覆うように、ＡｌやＩＴＯ等の導電膜を成膜する。そして、図８（ｃ）に示すマスクを用いて、導電膜をエッチングして、変換素子の第１電極１２２を形成する。この際、層間絶縁層１２０は、被覆部材１２１と第１電極１２２、被覆層１５０によって、表面が覆われることとなる。そのため、続く工程で不純物半導体層１２３となる不純物半導体膜をＣＶＤ法により成膜する際に、有機材料の飛散による第１導電型の不純物半導体膜への混入が抑制され、画像アーチファクトを抑制することができる。本実施形態では、図８（ｂ）に示す工程と図８（ｄ）に示す工程とが、本発明の第１工程に相当する。
不純物半導体膜を成膜する第２工程以降は、第１の実施形態で説明した例と同様なので、割愛する。なお、本実施形態では、被覆層１５０の材料として、被覆部材１２１と同じ無機絶縁膜を用いて、一括で形成する例を示したが、本発明はそれに限定されるものではない。第１の実施形態で説明したものと同様に、本実施形態でも、他の構成及び方法を適用することが可能である。
また、本実施形態は、図８（ａ）に示すマスクに替えて、図９（ａ）に示すマスクを用いて、保護層１３７のコンタクトホールの内側のみをエッチングする構成でもよい。その場合、図９（ｂ）に示すような構造となる。
また、本実施形態は、保護層１３７にあらかじめコンタクトホールを設けずに、図８（ａ）にマスクに替えて、図９（ｃ）に示すマスクを用いて、コンタクトホール部の保護膜１３７’及び無機絶縁膜１２１’を一括でエッチングを行い、保護層１３６、被覆部材１２１、及び、被覆層１５０を一括で形成してもよい。その場合は、図９（ｄ）に示すような構造となる。
図９（ｂ）及び図９（ｄの構成であっても、図８（ｂ）に示す構成と同様に、有機材料の飛散による第１導電型の不純物半導体膜への混入が抑制され、画像アーチファクトを抑制することができる。
（第４の実施形態）
次に、図１０を用いて本発明の第４の実施形態に係る検出装置の一画素の構成について説明する。図１０は図１（ｃ）のＡ−Ａ’での断面図である。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第１の実施形態では、半導体層１２４、不純物半導体層１２５、及び第２電極１２６が画素毎に分離されている。それに対し、本実施形態では、図１０のように、半導体層１２４ａ、不純物半導体層１２５ａ、及び第２電極１２６ａが画素毎に分離されていない。一方、第１電極１２２及び不純物半導体層１２３は画素毎に分離されているため、変換素子１２は第１電極１２２毎に個別化されることとなる。そのため、本実施形態の構成では、第１の実施形態の構成に比べて開口率を大きくすることが可能となる。また、第２電極１２６ａが画素毎に分離されていないため、開口率を低下させる電極配線１４は設けなくてもよい。ただし、第２電極１２６ａだけでは抵抗が高い場合には、電極配線１４を設ける方がより好ましい。その場合、半導体層１２４ａや第２電極１２６ａを画素毎に分離していないため、電極配線１４の正射影が不純物半導体層１２３と重ならない位置を含むように配置することができ、開口率を低下させることなく電極配線１４を設けることができる。また、本実施形態では、被覆部材１２１を設けていない。被覆部材１２１がなくても、変換素子１１ごとに有機汚染の度合いに大きな差異がないため、画像アーチファクトは問題とはならない。このことは、本発明の他の実施形態においても同様である。
次に、図１１（ａ）〜（ｈ）を用いて、本発明の第５の実施形態における検出装置の製造方法を説明する。なお、図１１の（ａ），（ｃ），（ｅ），（ｇ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図１１の（ｂ），（ｄ），（ｆ），（ｈ）は、それぞれ図１（ｃ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。なお、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。特に、第１電極１２２を形成する工程までは、図３（ａ）〜（ｄ）を用いて説明したものと同様であるため、それ以降の工程について説明する。
まず、図１１（ｂ）に示す工程では、層間絶縁層１２０及び第１電極１２２を覆う様に、窒化シリコンや酸化シリコン膜等の一般的な無機材料からなる膜を成膜する。そして、図９（ａ）に示すマスクを用いて、画素アレイ外領域２１に被覆層１５０を形成する。この際、層間絶縁層１２０の露出は大きくても複数の第１電極１２２の間のみとなる。第１電極１２２の間の露出面積は大きくても１画素あたりの総面積の２０％以内であり、画素アレイ外領域２１における層間絶縁層１２０の面積に比べてはるかに小さいものであるため、画像アーチファクトに起因するような有機汚染を引き起こす要因とはならない。なお、被覆層１５０は、画素アレイ外領域２１の層間絶縁層１２０の表面を完全に被覆していてもよいし、画素アレイ領域２０の層間絶縁層１２０の表面の露出と同程度であれば、完全に被覆しなくてもよい。このことは、本発明の他の実施形態においても同様である。本実施形態では、図１１（ｂ）に示す工程が、本発明の第１工程に相当する。
次に、図１１（ｄ）に示す工程では、被覆層１５０及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法等により成膜する。そして、図１１（ｃ）に示すマスクを用いて、不純物半導体膜１２３’をドライエッチングにより一部を除去することにより、不純物半導体層１２３を形成する。
次に、図１１（ｆ）に示す工程では、被覆膜１５０及び不純物半導体層１２３を覆うように、半導体膜１２４’となる非晶質シリコン膜をプラズマＣＶＤ法等により成膜する。次いで、第２導電型の不純物半導体膜１２５’となるボロン等の３価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法等により成膜する。
次に、不純物半導体膜１２５’を覆うように、スパッタリング法により透明導電性酸化物膜１２６’を成膜する。そして、図１１（ｅ）に示すマスクを用いて、透明導電性酸化物膜をウエットエッチングして、第２電極１２６ａを形成する。
次に、図１１（ｈ）に示す工程では、図１１（ｇ）に示すマスクを用いて、画素アレイ外領域２１の不純物半導体膜１２５’及び半導体膜１２４’をドライエッチングして、不純物半導体層１２５ａ及び半導体層１２４ａを形成する。
次に、第２電極１２６ａ及び被覆層１５０を覆うように、パッシベーション層１５５を形成し、図１０に示す構成が得られる。本実施形態では、図１１（ｄ）に示す工程と図１１（ｆ）に示す工程と図１１（ｈ）に示す工程とが、本発明の第２工程に相当する。
なお、本実施形態においても、第１電極１２２の間に被覆部材１２１を配置してもよい。
また、本実施形態においても、第２の実施形態で示したように、層間絶縁層１２０のコンタクトホールに保護部材１６０を配置してもよい。また、本実施形態においても、第３の実施形態のように、被覆膜１５０と不純物半導体層１２３との間に、第１電極１２２の端が配置されている形でもよい。
（応用実施形態）
次に、図１２を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、放射線検出装置６０４０に含まれる各変換素子に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して変換部３で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
１１ 画素
１２ 変換素子
１３ スイッチ素子
１４ 電極配線
１５ 制御配線
１６ 信号配線
２０ 画素アレイ領域
２１ 画素アレイ外領域
１００ 基板
１２０ 層間絶縁層
１２１ 被覆部材
１２２ 第１電極
１２３ 第１導電型の不純物半導体層
１２４ 半導体層
１２５ 第２導電型の不純物半導体層
１２６ 第２電極
１５０ 被覆層
１５５ 保護層
１６０ 保護部材

Claims (16)

  1. 基板の上に複数の画素が配置された画素アレイ領域と、前記画素アレイ領域の外側に配置された画素アレイ外領域と、を有し、前記複数の画素の各々が、スイッチ素子と電気的に接続された電極と、前記電極の上に配置された不純物半導体層と、前記不純物半導体層の上に配置された半導体層と、を含む変換素子を有し、前記スイッチ素子を覆うように形成された有機材料からなる層間絶縁層を有する検出装置の製造方法であって、
    前記層間絶縁層の表面のうち前記画素アレイ領域の上に複数の前記電極を形成し、且つ、前記層間絶縁層の表面のうち前記画素アレイ外領域の上に無機材料からなる被覆層を形成する第１工程と、
    前記第１工程の後に前記不純物半導体層を前記電極の上に形成する第２工程と、
    を有することを特徴とする検出装置の製造方法。
  2. 前記第１工程は、前記層間絶縁層を覆うように導電膜を成膜し、前記導電膜の一部を除去して前記複数の電極を形成する工程と、前記層間絶縁層及び前記複数の電極を覆うように無機材料からなる膜を成膜し、前記膜の一部を除去して前記被覆層を形成する工程と、を有する請求項１に記載の検出装置の製造方法。
  3. 前記第１工程は、前記層間絶縁層を覆うように無機材料からなる膜を成膜し、前記膜の一部を除去して前記被覆層を形成する工程と、前記層間絶縁層及び前記被覆層を覆うように導電膜を成膜し、前記導電膜の一部を除去して前記複数の電極を形成する工程と、を有する請求項１に記載の検出装置の製造方法。
  4. 前記第２工程は、前記不純物半導体層となる不純物半導体膜を成膜する工程と、前記被覆層の上において前記不純物半導体膜の一部を除去して不純物半導体層を形成する工程と、前記不純物半導体層を覆うように前記半導体層となる半導体膜を成膜する工程と、を有する請求項１から３のいずれか１項に記載の検出装置の製造方法。
  5. 前記第２工程は、前記不純物半導体層となる不純物半導体膜を成膜する工程と、前記不純物半導体膜を覆うように前記半導体層となる半導体膜を成膜する工程と、前記被覆層の上において前記不純物半導体膜の一部と前記半導体膜の一部とを除去して、前記不純物半導体膜から前記不純物半導体層を、前記半導体膜から前記変換素子の半導体層を、それぞれ形成する工程と、を有する請求項１から３のいずれか１項に記載の検出装置の製造方法。
  6. 前記第２工程は、前記半導体膜を覆うように前記不純物半導体膜とは異なる導電型の不純物半導体膜を成膜する工程と、前記異なる導電型の不純物半導体膜を覆うように前記電極とは異なる前記変換素子の他の電極となる他の導電膜を成膜する工程と、前記他の導電膜と接合する電極配線の正射影が前記被覆層と重なるように前記電極配線を形成する工程と、を更に有する請求項４又は５に記載の製造方法。
  7. 前記第１工程は、前記画素アレイ領域の前記複数の電極のうち隣りあう２つの電極の間において前記層間絶縁層を覆うように配置された無機材料からなる被覆部材を形成する工程を更に有する請求項１から６のいずれか１項に記載の製造方法。
  8. 前記被覆層と前記被覆部材は同じ膜から形成されることを特徴とする請求項７に記載の製造方法。
  9. 前記スイッチ素子は、基板上に配置された薄膜トランジスタであり、
    前記層間絶縁層は、前記薄膜トランジスタの主電極と前記電極とを電気的に接続するためのコンタクトホールを有しており、
    前記第１工程は、前記コンタクトホールにおいて前記主電極を保護するための保護部材を形成する工程を更に有することを特徴とする請求項１から８のいずれか１項に記載の製造方法。
  10. 前記無機材料は、無機絶縁材料であることを特徴とする請求項１から９のいずれか１項に記載の製造方法。
  11. 基板の上に複数の画素が配置された画素アレイ領域と、前記画素アレイ領域の外側に配置された画素アレイ外領域と、を有し、前記複数の画素の各々が、スイッチ素子と電気的に接続された電極と、前記電極の上に配置された不純物半導体層と、前記不純物半導体層の上に配置された半導体層と、を含む変換素子を有し、前記スイッチ素子を覆うように配置された有機材料からなる層間絶縁層を有し、複数の前記電極が、前記層間絶縁層の表面のうち前記画素アレイ領域の上に配置された検出装置であって、
    無機材料からなる被覆層を有し、
    前記被覆層が、前記層間絶縁層の表面のうち前記画素アレイ外領域の上に配置され、
    前記不純物半導体層の端部が、前記被覆層の上に重なるように配置されていることを特徴とする検出装置。
  12. 前記電極の端部は、前記被覆層と前記不純物半導体層との間に配置されていることを特徴とする請求項１１に記載の検出装置。
  13. 前記電極の端部は、前記層間絶縁層と前記被覆層との間に配置されていることを特徴とする請求項１１に記載の検出装置。
  14. 複数の前記電極の間において前記層間絶縁層を覆うように配置された無機材料からなる被覆部材を更に有する請求項１１から１３のいずれか１項に記載の検出装置。
  15. 前記スイッチ素子は、基板上に配置された薄膜トランジスタであり、
    前記層間絶縁層は、前記薄膜トランジスタの主電極と前記電極とを電気的に接続するためのコンタクトホールを有しており、
    前記コンタクトホールにおいて前記主電極を保護するための保護部材を更に有することを特徴とする請求項１１から１４のいずれか１項に記載の検出装置。
  16. 請求項１１から１５のいずれか１項に記載の検出装置と、
    前記検出装置からの信号を処理する信号処理手段と、
    前記信号処理手段からの信号を記録するための記録手段と、
    前記信号処理手段からの信号を表示するための表示手段と、
    前記信号処理手段からの信号を伝送するための伝送処理手段と、
    を具備する検出システム。
JP2012220385A 2012-10-02 2012-10-02 検出装置の製造方法、その検出装置及び検出システム Active JP5709810B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012220385A JP5709810B2 (ja) 2012-10-02 2012-10-02 検出装置の製造方法、その検出装置及び検出システム
CN201310460126.2A CN103715212B (zh) 2012-10-02 2013-09-30 检测设备、检测系统和用于生产检测设备的方法
US14/041,070 US9331119B2 (en) 2012-10-02 2013-09-30 Detection apparatus having interlayer insulating layer composed of organic material and covering layer composed of inorganic material, detection system, and method for producing detection apparatus
US15/080,342 US9887224B2 (en) 2012-10-02 2016-03-24 Detection apparatus having covering layer disposed on interlayer insulating layer in a pixel-array outside region, and detection system including detection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012220385A JP5709810B2 (ja) 2012-10-02 2012-10-02 検出装置の製造方法、その検出装置及び検出システム

Publications (3)

Publication Number Publication Date
JP2014075377A JP2014075377A (ja) 2014-04-24
JP2014075377A5 JP2014075377A5 (ja) 2014-10-30
JP5709810B2 true JP5709810B2 (ja) 2015-04-30

Family

ID=50384283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012220385A Active JP5709810B2 (ja) 2012-10-02 2012-10-02 検出装置の製造方法、その検出装置及び検出システム

Country Status (3)

Country Link
US (2) US9331119B2 (ja)
JP (1) JP5709810B2 (ja)
CN (1) CN103715212B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304897B2 (en) * 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
JP2017045933A (ja) * 2015-08-28 2017-03-02 株式会社半導体エネルギー研究所 光電変換素子の製造方法
US20170179201A1 (en) * 2015-12-16 2017-06-22 General Electric Company Processes for fabricating organic photodetectors and related photodetectors and systems
WO2018025820A1 (ja) * 2016-08-03 2018-02-08 シャープ株式会社 撮像パネル及びその製造方法
CN109716526A (zh) * 2016-09-21 2019-05-03 夏普株式会社 摄像面板及其制造方法
CN109804468B (zh) * 2016-10-11 2023-06-30 夏普株式会社 摄像面板及其制造方法
US10868082B2 (en) * 2016-12-27 2020-12-15 Sharp Kabushiki Kaisha Imaging panel and method for producing same
JP6915044B2 (ja) * 2017-03-16 2021-08-04 シャープ株式会社 撮像装置およびｘ線撮像装置
JP2019145595A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法
CN110797357A (zh) * 2018-08-02 2020-02-14 夏普株式会社 摄像面板及其制造方法
KR20200043792A (ko) * 2018-10-18 2020-04-28 엘지디스플레이 주식회사 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기
JP6929267B2 (ja) 2018-12-26 2021-09-01 キヤノン株式会社 撮像装置及び撮像システム
CN109742126B (zh) * 2019-01-11 2022-02-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板、显示装置
JP7441033B2 (ja) 2019-11-12 2024-02-29 キヤノン株式会社 放射線撮像装置および放射線撮像システム
CN114388538A (zh) * 2020-10-22 2022-04-22 北京京东方传感技术有限公司 一种探测基板、平板探测器

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP4323827B2 (ja) * 2003-02-14 2009-09-02 キヤノン株式会社 固体撮像装置及び放射線撮像装置
US7955907B2 (en) * 2004-01-26 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, television set, and method for manufacturing the same
US7557355B2 (en) * 2004-09-30 2009-07-07 Canon Kabushiki Kaisha Image pickup apparatus and radiation image pickup apparatus
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4908947B2 (ja) * 2005-07-11 2012-04-04 キヤノン株式会社 変換装置、放射線検出装置、及び放射線検出システム
JP5207583B2 (ja) 2005-07-25 2013-06-12 キヤノン株式会社 放射線検出装置および放射線検出システム
JP5043380B2 (ja) * 2005-07-25 2012-10-10 キヤノン株式会社 放射線検出装置および放射線検出システム
JP4773768B2 (ja) * 2005-08-16 2011-09-14 キヤノン株式会社 放射線撮像装置、その制御方法及び放射線撮像システム
JP5159065B2 (ja) * 2005-08-31 2013-03-06 キヤノン株式会社 放射線検出装置、放射線撮像装置および放射線撮像システム
KR20070039433A (ko) * 2005-10-08 2007-04-12 삼성전자주식회사 표시장치
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
KR101447044B1 (ko) * 2006-10-31 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2008075615A1 (en) * 2006-12-21 2008-06-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and light-emitting device
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
JP2008185624A (ja) * 2007-01-26 2008-08-14 Sony Corp 駆動装置および駆動方法、並びに表示装置
JP5328169B2 (ja) * 2007-02-28 2013-10-30 キヤノン株式会社 撮像装置及び放射線撮像システム
IL182518A0 (en) 2007-04-12 2007-09-20 Grois Dan Pay per relevance (ppr) advertising method and system
US8716850B2 (en) * 2007-05-18 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8207010B2 (en) * 2007-06-05 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2009141439A (ja) * 2007-12-03 2009-06-25 Canon Inc 放射線撮像装置、その駆動方法及びプログラム
JP5185013B2 (ja) * 2008-01-29 2013-04-17 富士フイルム株式会社 電磁波検出素子
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7888167B2 (en) * 2008-04-25 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
KR101469042B1 (ko) * 2008-08-29 2014-12-05 삼성디스플레이 주식회사 엑스레이 검출 패널 및 엑스레이 검출기
US8129810B2 (en) * 2009-06-19 2012-03-06 Carestream Health, Inc. Continuous large area imaging and display arrays using readout arrays fabricated in silicon-on-glass substrates
JP5609875B2 (ja) * 2009-07-31 2014-10-22 旭硝子株式会社 半導体デバイス用封着ガラス、封着材料、封着材料ペースト、および半導体デバイスとその製造方法
KR101773992B1 (ko) * 2010-03-12 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102009126B1 (ko) * 2010-03-19 2019-08-08 인비사지 테크놀로지스, 인크. 감지성 반도체 다이오드를 채용한 이미지 센서
JP2011238897A (ja) * 2010-04-13 2011-11-24 Canon Inc 検出装置及びその製造方法並びに検出システム
JP5502685B2 (ja) * 2010-09-29 2014-05-28 富士フイルム株式会社 放射線検出素子
JP5709709B2 (ja) * 2011-05-31 2015-04-30 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
JP6095276B2 (ja) * 2011-05-31 2017-03-15 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US9331119B2 (en) 2016-05-03
CN103715212A (zh) 2014-04-09
US20160211286A1 (en) 2016-07-21
US20140091203A1 (en) 2014-04-03
CN103715212B (zh) 2017-04-12
US9887224B2 (en) 2018-02-06
JP2014075377A (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
JP5709810B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
JP5709709B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
JP6095276B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
JP2013235934A (ja) 検出装置、検出システム、及び、検出装置の製造方法
JP5196739B2 (ja) 放射線撮像装置及び放射線撮像システム
JP2013235935A (ja) 検出装置の製造方法、その検出装置及び検出システム
JP5700973B2 (ja) 検出装置及び放射線検出システム
JP6053379B2 (ja) 検出装置の製造方法、検出装置及び検出システム
JP6017542B2 (ja) Ｘ線平面検出器の製造方法、ｘ線平面検出器用ｔｆｔアレイ基板、およびｘ線平面検出器
JP2014236162A (ja) 検出装置、その製造方法及び放射線検出システム
JP2012079860A (ja) 検出装置及び放射線検出システム
JP2004179645A (ja) 撮像装置、放射線撮像装置及び放射線撮像システム
JP2014225527A (ja) 検出装置、及び、検出システム
JP2012079820A (ja) 検出装置及び放射線検出システム
JP2012227263A (ja) 検出装置の製造方法、その製造方法で製造された検出装置を用いた放射線検出装置、及び、検出システム
JP5996019B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
JP5789223B2 (ja) 放射線撮像装置及び放射線撮像システム
JP6164924B2 (ja) 検出装置、及び、検出システム
JP2014225526A (ja) 検出装置、及び、検出システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140912

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140912

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150303

R151 Written notification of patent or utility model registration

Ref document number: 5709810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151