JP2013235934A - 検出装置、検出システム、及び、検出装置の製造方法 - Google Patents

Abstract

【課題】 応答特性の低下を抑制して好適な応答特性を有する検出装置を提供する。
【解決手段】 基板の上に配置された第１電極１２２と、第１電極１２２の上に配置された半導体層１２４と、各々が半導体層１２４の上に配置された第１領域１２５ａと第２領域１２５ｂとを少なくとも含む不純物半導体層１２５と、不純物半導体層１２５の第１領域１２５ａの上に不純物半導体層１２５と接して配置された第２電極１２６と、を含む変換素子１２を有する検出装置であって、第２電極１２６と接しない位置に配置された第２領域１２５ｂのシート抵抗は、前記第１領域１２５ａのシート抵抗よりも低い。
【選択図】 図１

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置、検出システム、及び、検出装置の製造方法に関するものである。

近年、薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と、フォトダイオード等の放射線又は光を電荷に変換する変換素子と、を組み合わせた画素のアレイ（画素アレイ）を有する検出装置にも利用されている。
特許文献１及び２に示す従来の検出装置の画素は、基板の上に配置された第１電極と、第１電極上に設けられた第２電極と、第１電極と第２電極の間に配置された半導体層と、第２電極と半導体層との間に配置された不純物半導体層と、を有する変換素子を有する。第１電極、第２電極、半導体層、及び、不純物半導体層は、それぞれ変換素子毎に分離されており、第２電極は、不純物半導体層が配置された領域よりも内側に配置されている。

特開２００４−２９６６５４号公報 特開２００７−０５９８８７号公報

しかしながら、特許文献１及び２の構成では、不純物半導体層に、特に第２電極の周囲の不純物半導体層に、第２電極で被覆されてない未被覆領域が存在することとなる。不純物半導体層は第２電極に比べて比抵抗が非常に高いため、不純物半導体層の全面に第２電極が配置される場合と比べると、不純物半導体層の未被覆領域と接する半導体層の領域に電界が印加されにくくなる。また、半導体層の当該領域に電界が十分に印加されたとしても、半導体層の当該領域で発生した電荷を第２電極に収集するに際して、上記領域で発生した電荷が不純物半導体層を移動する距離が第２電極の直下の領域で発生した電荷に比べて長くなる。それにより、上記領域で発生した電荷の収集にかかる時間が長くなって電荷の収集速度が低下する。これらにより、不純物半導体層の全面に第２電極が配置される場合と比べると、検出装置の感度や動作速度といった応答特性が低下するおそれがあった。
本発明は、このような従来の構成が有していた問題を解決しようとするものであり、応答特性の低下を抑制して好適な応答特性を有する検出装置を提供することを目的とする。

本発明の検出装置は、基板の上に配置された第１電極と、前記第１電極の上に配置された半導体層と、各々が前記半導体層の上に配置された第１領域と第２領域とを少なくとも含む不純物半導体層と、前記不純物半導体層の前記第１領域の上に前記不純物半導体層と接して配置された第２電極と、を含む変換素子を有する検出装置であって、前記第２電極と接しない位置に配置された前記第２領域のシート抵抗は、前記第１領域のシート抵抗よりも低いことを特徴とする。
また、本発明の検出装置の製造方法は、基板の上に配置された第１電極と、前記第１電極の上に配置された半導体層と、前記半導体層の上に配置された不純物半導体層と、前記不純物半導体層の上に前記不純物半導体層と接して配置された第２電極と、を含む変換素子を有する検出装置の製造方法であって、前記第１電極の上に、前記半導体層となる半導体膜と、第１領域と前記第１領域とは別の領域である第２領域とを含み前記不純物半導体層となる不純物半導体膜と、をこの順に成膜する工程と、前記不純物半導体膜の上に前記第２電極となる導電膜を成膜し、前記導電膜の前記第２領域と接する領域の少なくとも一部を除去して第２電極を形成する工程と、前記第２領域のシート抵抗を前記第１領域のシート抵抗よりも低くする工程と、を有する。

本発明により、応答特性の低下を抑えることができ、好適な応答特性を有する検出装置を提供できる。

第１の実施形態に係る検出装置の１画素あたりの平面模式図及び断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 検出装置の模式的等価回路図である。 第２の実施形態に係る検出装置の１画素あたりの断面模式図である。 第２の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第３の実施形態に係る検出装置の１画素あたりの断面模式図である。 第３の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第４の実施形態に係る検出装置の１画素あたりの断面模式図である。 第４の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面模式図である。 第５の実施形態に係る検出装置の１画素あたりの断面模式図である。 第５の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 本発明の検出装置を用いた放射線検出システムの概念図である。

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。

（第１の実施形態）
先ず、図１（ａ）〜（ｃ）を用いて本発明の第１の実施形態に係る検出装置の一画素の構成について説明する。図１（ａ）は１画素あたりの平面模式図である。なお、図１（ａ）では、簡便化の為、各絶縁層と変換素子の半導体層を省略している。図１（ｂ）は図１（ａ）のＡ−Ａ’での断面図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ’での断面図である。なお、図１（ｂ）及び図１（ｃ）では、図１（ａ）で省略した各絶縁層と変換素子の半導体層も記載する。

本発明の検出装置における１つの画素１１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を転送するスイッチ素子であるＴＦＴ（薄膜トランジスタ）１３とを含む。変換素子１２しては、光電変換素子と、放射線を光電変換素子が感知可能な波長帯域の光に変換する波長変換体と、を備えた間接型の変換素子や、放射線を直接電荷に変換する直接型の変換素子が好適に用いられる。なお、本実施形態では、光電変換素子の一種であるフォトダイオードとして、アモルファスシリコンを主材料とするＰＩＮ型のフォトダイオードを用いている。変換素子１２は、ガラス基板等の絶縁性の基板１００の上に設けられたＴＦＴ１３の上にパッシベーション層１３７及び第１層間絶縁層１２０を挟んで積層されて配置されている。

ＴＦＴ１３は、基板１００の上に、基板側から順に、制御電極１３１と、ゲート絶縁層１３２と、半導体層１３３と、半導体層１３３よりも不純物濃度の高い不純物半導体層１３４と、第１主電極１３５及び第２主電極１３６と、を含む。制御電極１３１はＴＦＴのゲート電極であり、第１主電極１３５はＴＦＴのソース電極及びドレイン電極の一方であり、第２主電極１３６はＴＦＴのソース電極及びドレイン電極の他方である。不純物半導体層１３４はその一部領域で第１主電極１３５及び第２主電極１３６と接しており、その一部領域と接する半導体層１３３の領域の間の領域が、ＴＦＴのチャネル領域となる。制御電極１３１は制御配線１５と電気的に接続されており、第１主電極１３５は信号配線１６と電気的に接続されており、第２主電極１３６は変換素子１２の第１電極１２２と電気的に接続されている。なお、本実施形態では第１主電極１３５と信号配線１６とは、同じ導電層で一体的に構成されており、第１主電極１３５が信号配線１６の一部をなしている。また、本実施形態では、制御電極１３１は制御配線１５と同じ導電層で一体的に構成されており、制御電極１３１が制御配線１５の一部をなしている。パッシベーション層１３７は、酸化シリコンや窒化シリコンなどの無機絶縁材料が用いられ、ＴＦＴ１３、制御配線１５、及び信号配線１６を覆うように設けられている。本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層１３３及び不純物半導体層１３４を用いた逆スタガ型のＴＦＴを用いたが、本発明はそれに限定されるものではない。例えば、多結晶シリコンを主材料としたスタガ型のＴＦＴを用いたり、有機ＴＦＴ、酸化物ＴＦＴ等を用いたりすることができる。

第１層間絶縁層１２０は、複数のＴＦＴ１３を覆うように、基板１００と後述する複数の第１電極１２２との間に配置されており、コンタクトホールを有している。変換素子１２の第１電極１２２とＴＦＴ１３の第２主電極１３６とが、第１層間絶縁層１２０に設けられたコンタクトホールにおいて、電気的に接続される。第１層間絶縁層１２０には、変換素子１２と、ＴＦＴ１３、制御配線１５、及び、信号配線１６との間の寄生容量を低減させるために、厚く形成可能な有機絶縁材料が好適に用いられる。

変換素子１２は、第１層間絶縁層１２０の上に、層間絶縁層側から順に、第１電極１２２と、第１導電型の不純物半導体層１２３と、半導体層１２４と、第２導電型の不純物半導体層１２５と、第２電極１２６と、を含む。ここで、第１電極１２２の上で第１電極１２２と第２電極１２６の間に配置された半導体層１２４は、真性半導体であることが望ましい。第１電極１２２の上であって第１電極１２２と半導体層１２４との間に配置された第１導電型の不純物半導体層１２３は、第１導電型の極性を示し、半導体層１２４及び第２導電型の不純物半導体層１２５よりも第１導電型の不純物の濃度が高いものである。また、半導体層１２４の上で半導体層１２４と第２電極１２６との間に配置された第２導電型の不純物半導体層１２５は、第１導電型と逆の第２導電型の極性を示し、第１導電型の不純物半導体層１２３及び半導体層１２４よりも第２導電型の不純物の濃度が高い。第１導電型と第２導電型とは互いに異なる極性の導電型であり、例えば第１導電型がｎ型であれば第２導電型はｐ型である。第２導電型の不純物半導体層１２５の上に不純物半導体層１２５と接して配置された第２電極１２６には、後述する電極配線１４が電気的に接続される。第１電極１２２は第１層間絶縁層１２０に設けられたコンタクトホールにおいて、ＴＦＴ１３の第２主電極１３６と電気的に接続される。なお、本実施形態では、非晶質シリコンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いた、放射線を直接電荷に変換する素子も用いることができる。変換素子として第１電極１２２及び第２電極１２６には、光透過性のＩＴＯ等の透明導電性酸化物が用いられる。ただし、第１電極には金属材料を用いてもよい。特に、変換素子１２が、光電変換素子と波長変換体とを備えた間接型の変換素子である場合には、波長変換体側の電極である第２電極１２６には光透過性のＩＴＯ等の透明導電性酸化物が用いられる。一方、第２電極１２６よりも波長変換体から遠い第１電極１２２には、Ａｌからなる光透過性の低い導電体を用いてもよい。

本発明において、第２導電型の不純物半導体層１２５は、第１領域１２５ａと、第１領域１２５ａとは別の領域である第２領域１２５ｂと、を有しており、第２領域１２５ｂは第２電極１２６と接しない位置に配置されている。言い換えると、第２領域１２５ｂは、第２電極１２６で被覆されてない領域であり、第１領域の周囲に位置する領域である。そして、第２領域１２５ｂのシート抵抗である第２シート抵抗は、第１領域１２５ａのシート抵抗である第１シート抵抗よりも低くされている。一般的に、不純物半導体層のシート抵抗は、不純物の濃度や厚さによって設定されるが、先に説明した間接型の変換素子に用いられる光電変換素子では、シート抵抗が低くなるほど不純物半導体層の光透過性は低下する。そのため、そのような光電変換素子において、不純物半導体層１２５のうちの第２電極１２６と接する領域では、いたずらに低抵抗化することはできない。そのため、本発明のように、第２電極１２６と接しない位置に設けられた第２領域１２５ｂのシート抵抗を、第１電極と接する位置に設けられた第１領域１２５ａのシート抵抗より低くする。それにより、先に説明した間接型の変換素子に用いられる光電変換素子では、第１領域１２５ａの光透過性を低下させることが抑制でき、感度の低下が抑制される。さらに、第２領域１２５ｂに接する半導体層１２３の領域で発生した電荷が第２電極に接した第１領域１２５ａまで速く移動することが可能となり、応答特性の低下を抑制することが可能となる。なお、図１（ｂ）及び図１（ｃ）に示す本実施形態では、第２シート抵抗が第１シート抵抗よりも低くなるように、第２領域１２５ｂの厚さが、第１領域１２５ａの厚さよりも厚くされている。ここで、本実施形態では、プロセスマージンを鑑みて、第２電極１２５は厚さが薄い不純物半導体層１２５の領域のみならず、厚い不純物半導体層１２５の領域の一部にまで接して配置されている。ただし、精度よく第２電極１２５を形成できる場合には、第２電極１２５は厚さが薄い不純物半導体層１２５の領域のみに接するように設けられていればよい。

ここで、不純物半導体層１２５の第２領域１２５ｂのシート抵抗は、以下に示す式を満たすものであることが好ましい。不純物半導体層１２５の第２領域１２５ｂの幅をＤ（μｍ）、変換素子１２の幅をＰ（μｍ）、第２領域１２５ｂのシート抵抗である第２シート抵抗をＲｓ（Ω）、ＴＦＴ１３のオン抵抗をＲｏｎ（Ω）とする。

４×Ｒｓ（Ｄ／Ｐ）≦ Ｒｏｎ
なお、本実施形態では、第２領域１２５ｂは不純物半導体層１２５のうちの第２電極１２６の正射影の外側に位置しているが、本発明はそれに限定されるものではない。例えば、第２電極１２６が櫛歯形状で、第２領域１２５ｂが櫛歯形状の第２電極１２６の正射影と重ならない不純物半導体層１２５の領域に位置していてもよい。

第１層間絶縁層１２０の上の複数の第１電極１２２の間には、無機絶縁材料からなる絶縁層１２１が第１層間絶縁層１２０に接して配置されている。そして、第１電極１２２と絶縁部材１２１とが、第１層間絶縁層１２０を覆うように第１層間絶縁層１２０の上に配置されている。そのため、不純物半導体層１２３となる不純物半導体膜を成膜する際に、第１層間絶縁層１２０が表面に露出されることが無く、不純物半導体層１２３への有機絶縁材料の混入が低減できる。また、本実施形態では、不純物半導体層１２３、半導体層１２４、及び不純物半導体層１２５が、絶縁部材１２１の上で画素ごとに分離されている。その分離のためのドライエッチング工程の際、絶縁部材１２１がエッチングストッパー層として働く為、第１層間絶縁層１２０がドライエッチングのスピーシーズに晒されることなく、有機絶縁材料による各層への汚染を防止することが可能となる。

そして、変換素子１２を覆うように、パッシベーション層１２７と第２層間絶縁層１２８が設けられている。パッシベーション層１２７は、酸化シリコンや窒化シリコンなどの無機絶縁材料が用いられ、変換素子１２及び絶縁層１２１を覆うように設けられている。第２層間絶縁層１２８は、パッシベーション層１２７を覆うように、第２電極１２６と電極配線１４の間に配置されている。パッシベーション層１２７と第２層間絶縁層１２８は、コンタクトホールを有している。変換素子１２の第２電極１２６と電極配線１４とが、パッシベーション層１２７と第２層間絶縁層１２８に設けられたコンタクトホールにおいて、電気的に接続される。第２層間絶縁層１２８には、変換素子１２と、電極配線１４との間の寄生容量を低減させるために、厚く形成可能な有機絶縁材料が好適に用いられる。

電極配線１４は、第２層間絶縁層１２８の上に配置された透明導電性酸化物からなる第１導電層１４１と、第１導電層１４１の上に配置された金属材料からなる第２導電層１４２と、を含む。第１導電層１４１は、パッシベーション層１２７と第２層間絶縁層１２８に設けられたコンタクトホールにおいて変換素子１２の第２電極１２６と接続される。第２導電層１４２は、その正射影が隣接する２つの変換素子１２の２つの第１電極１２２の間に位置するように、第１導電層１４１の上に配置される。

そして、電極配線１４を覆うように、酸化シリコンや窒化シリコンなどの無機絶縁材料のパッシベーション層１４３が設けられている。

次に、図２〜図４を用いて、本発明の第１の実施形態における検出装置の製造方法について説明する。特に第１層間絶縁層１２０にコンタクトホールを形成する工程からは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図２の（ａ），（ｃ），（ｅ）、図３の（ａ），（ｃ），（ｅ）、図４の（ａ），（ｄ），（ｇ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図２の（ｂ），（ｄ），（ｆ）、図３の（ｂ），（ｄ），（ｆ）、図４の（ｂ），（ｅ），（ｈ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。また、図４の（ｃ），（ｆ），（ｉ）は、それぞれ図１（ａ）のＢ−Ｂ’に対応する位置の各工程における断面模式図である。

まず、絶縁性の基板１００の上に、複数のＴＦＴ１３が設けられており、複数のＴＦＴ１３を覆うように保護層１３７が設けられている。保護層１３７には、第２主電極１３６上のフォトダイオードと電気的に接続する部分において、エッチングにより、コンタクトホールが設けられている。そして、図２（ｂ）に示す工程では、ＴＦＴ１３及び保護層１３７を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機絶縁材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機絶縁材料としては、他にもポリイミド樹脂等が使用可能である。そして、図２（ａ）に示すマスクを用いて、露光、現像処理により、第２主電極１３６の上にコンタクトホールを有する第１層間絶縁層１２０を形成する。

次に、図２（ｄ）に示す工程では、第２主電極１３６及び第１層間絶縁層１２０を覆うように、スパッタリング法によりＩＴＯからなる非晶質な透明導電性酸化物膜等の導電膜を成膜する。そして、図２（ｃ）に示すマスクを用いて、透明導電性酸化物膜の一部をウエットエッチングにより除去し、アニール処理により多結晶化して、変換素子の第１電極１２２を形成する。

次に、図２（ｆ）に示す工程では、第１層間絶縁層１２０及び第１電極１２２を覆うように、窒化シリコン膜等の無機絶縁材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図２（ｅ）に示すマスクを用いて絶縁膜をエッチングして、画素間に絶縁部材１２１を形成する。この際、第１層間絶縁層１２０は、絶縁部材１２１と第１電極１２２によって、表面が覆われることとなる。

次に、図３（ｂ）に示す工程では、絶縁部材１２１及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第２導電型の不純物半導体膜１２５’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。ここで、第２導電型の不純物半導体膜１２５’は、図１（ｂ）の第２領域１２５ｂの厚さで成膜する。ここまでの工程を成膜工程と称する。ここで、不純物半導体膜１２５’は、その全域が同じ条件で成膜されているため、不純物半導体膜１２５’の不純物の濃度は、全域に渡って均一な濃度とみなされる。次に、図３（ａ）に示すマスクを用いて第２導電型の不純物半導体膜１２５’の第１領域となる領域を、図１（ｂ）の第１領域１２５ａの厚さとなるように一部除去して薄くする。この工程を、薄膜化工程と称する。この薄膜化工程により、不純物半導体層１２５となる不純物半導体膜１２５’に、第１領域と、第１領域の厚さよりも厚く第１領域のシート抵抗よりも低いシート抵抗を有する第２領域と、を設けることができる。

次に、図３（ｄ）に示す工程では、第２導電型の不純物半導体膜１２５’を覆うように、スパッタリング法により透明導電性酸化物膜等の導電膜を成膜する。次に、図３（ｃ）に示すマスクを用いて透明導電性酸化物をウエットエッチングにより除去して、第２電極１２６を形成する。この工程を第２電極形成工程と称する。なお、第２電極１２６は、薄膜化工程によって薄くされた領域の不純物半導体膜１２５’のみに形成されていればよい。ただし、本実施形態では、プロセスマージンを鑑みて、薄膜化工程によって薄くされなかった領域の一部の不純物半導体膜１２５’にも接するように形成されている。

次に、図３（ｆ）に示す工程では、図３（ｅ）に示すマスクを用いて、第２導電型の不純物半導体膜１２５’と半導体膜１２４’と第１導電型の不純物半導体膜１２３’とをドライエッチングにより一部を除去する。これにより、１画素ごとに変換素子１２を素子分離する。これにより、複数の第１電極１２２の各々に、不純物半導体層１２５、半導体層１２４、不純物半導体層１２３、及び、第２電極１２６が形成される。このドライエッチングによる画素分離は、絶縁部材１２１の上で行われる。その為、絶縁部材１２１がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに第１層間絶縁層１２０が晒されることなく、有機絶縁材料による各層への汚染を防止することが可能となる。なお、本実施形態では、図３（ｆ）に示す工程は第２電極形成工程とは別のマスクを用いて行われている。第２電極形成工程で用いたマスクをそのまま使って図３（ｆ）の工程を行うと、不純物半導体層１２５の端部が第２電極１２６の端部よりも内側に位置してしまう。そのような場合、後述するパッシベーション層１２７が不純物半導体層１２５の端部を覆うように形成できなくなる恐れがある。そのため、図３（ｆ）に示す工程は第２電極形成工程とは別のマスクを用いて行われている。

次に、図４（ｂ）及び図４（ｃ）に示す工程では、変換素子１２及び絶縁層１２１を覆うように、窒化シリコン膜等の無機絶縁材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。次に、絶縁膜を覆うように、感光性を有する有機絶縁材料であるアクリル樹脂を層間絶縁膜として成膜する。そして、図４（ａ）に示すマスクを用いて、図４（ｃ）に示す第２電極１２６の上にコンタクトホールを有する第２層間絶縁層１２８及びパッシベーション層１２７を形成する。

次に、図４（ｅ）及び図４（ｆ）に示す工程では、第２層間絶縁層１２８及び第２電極１２６を覆うようにスパッタリング法により透明導電性酸化物を成膜する。次に、図４（ｄ）に示すマスクを用いて透明導電性酸化物をウエットエッチングして、第１導電層１４１を形成する。

次に、図４（ｈ）及び図４（ｉ）に示す工程では、第１導電層１４１及び第２層間絶縁層１２８を覆うようにスパッタリング法によりＡｌ等の金属膜を成膜する。そして、図４（ｇ）に示すマスクを用いて金属膜をウエットエッチングして、第１導電層１４１の一部の上に第２導電層１４１を形成する。この工程により、第２導電層１４２と変換素子１２の第２電極１２６が第１導電層１４１によって、電気的に接続される。この際、第１導電層１４１を透明導電性酸化物によって形成することにより、開口率の低下を抑制ことができる。これにより、図４（ｈ）及び図４（ｉ）に示すように、第１導電層１４１と第２導電層１４２とからなる電極配線１４が形成される。そして、電極配線１４第２層間絶縁層１２８を覆うように、パッシベーション層１４３を形成し、図１（ｂ）及び図１（ｃ）に示す構成が得られる。

次に、図５を用いて本発明の第１の実施形態に係る検出装置の概略的等価回路を説明する。なお、図５では説明の簡便化のため３行３列の等価回路図を用いたが、本発明はそれに限定されるものではなく、検出装置はｎ行ｍ列（ｎ，ｍはいずれも２以上の自然数）の画素アレイを有する。本実施形態における検出装置は、基板１００の表面上に、画素１が行方向及び列方向に複数配置された変換部３が設けられている。各画素１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するＴＦＴ１３と、を含む。本実施形態では、ＰＩＮ型のフォトダイオードを変換素子１２として用いているため、変換素子の第２電極１２６側の表面に、放射線を可視光に波長変換するシンチレータ（不図示）が配置されてもよい。電極配線１４は、複数の変換素子１２の第２電極１２６に共通に接続される。制御配線１５は、行方向に配列された複数のＴＦＴ１３の制御電極１３１に共通に接続され、駆動回路２に電気的に接続される。駆動回路２が列方向に複数配列された制御配線１５に駆動パルスを順次に又は同時に供給することにより、行単位で画素からの電気信号が、行方向に配列された複数の信号配線１６に並列に出力される。信号配線１６は、列方向に配列された複数のＴＦＴ１３の第１主電極１３５に共通に接続され、読出回路４に電気的に接続される。読出回路４は、信号配線１６毎に、信号配線１６からの電気信号を積分して増幅する積分増幅器５と、積分増幅器５で増幅して出力された電気信号をサンプルホールドするサンプルホールド回路６を備える。読出回路４は更に、複数のサンプルホールド回路６から並列に出力される電気信号を直列の電気信号に変換するマルチプレクサ７と、出力された電気信号をデジタルデータに変換するＡ／Ｄ変換器８を含む。積分増幅器５の非反転入力端子には電源回路９から基準電位Ｖｒｅｆが供給される。電源回路９は更に、格子状に配置された電極配線１４に電気的に接続されており、変換素子１２の第２電極１２６にバイアス電位Ｖｓを供給する。

以下に、本実施形態の検出装置の動作について説明する。変換素子１２の第１電極１２２にはＴＦＴ１３を介して基準電位Ｖｒｅｆを与え、第２電極１２５には、放射線又は可視光によって発生した電子正孔対分離に必要なバイアス電位Ｖｓを与える。この状態で、被検体を透過した放射線又はそれに応じた可視光が変換素子１２に入射し、電荷に変換され変換素子１２に蓄積される。この電荷に応じた電気信号は、駆動回路２から制御配線１５に印加される駆動パルスによりＴＦＴ１３が導通状態となることで、信号配線１６に出力され、読出回路４によりデジタルデータとして外部に読み出される。

（第２の実施形態）
次に、図６（ａ）〜（ｂ）を用いて本発明の第２の実施形態に係る検出装置の一画素の構成について説明する。図６（ａ）は図１（ａ）のＡ−Ａ’での断面図であり、図６（ｂ）は図１（ａ）のＢ−Ｂ’での断面図である。

図６（ａ）及び図６（ｂ）に示すように、本実施形態では、第１不純物半導体層である不純物半導体層１２５と第２不純物半導体層である不純物半導体層１２９とで不純物半導体層の第２領域１２５ｂを構成している。つまり、第２領域を複数の不純物半導体層を積層することにより構成している。これにより、不純物半導体層の第２領域１２５ｂの厚さを第１領域１２５ａの厚さよりも厚くしている。不純物半導体層１２９は、第２導電型の不純物半導体層１２５と同じ導電型の第２導電型の不純物半導体層である。また、不純物半導体層１２９は、そして、不純物半導体層１２５と不純物半導体層１２９とで第２電極１２６を挟むように、第２電極１２６の上に配置されている。

次に、図７（ａ）〜（ｆ）を用いて、本発明の第２の実施形態における検出装置の製造方法について説明する。ここでは、第１の実施形態と同じ工程については、説明を省略する。具体的には、図２に示す工程と、図４に示す工程とが、第１の実施形態と共通する工程である。なお、図７の（ａ），（ｃ），（ｅ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図７の（ｂ），（ｄ），（ｆ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。

図２（ｆ）に示す工程に次いで、図７（ｂ）に示す工程では、絶縁部材１２１及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第２導電型の不純物半導体膜１２５’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。ここで、不純物半導体膜１２５’は第１不純物半導体膜に相当し、ここまでの工程を成膜工程と称する。この際、不純物半導体膜１２５’は、図６（ａ）に示す第１領域１２５ａの厚さで成膜される。次いで、第２導電型の不純物半導体膜１２５’を覆うように、スパッタリング法により透明導電性酸化物膜等の導電膜を成膜する。次に、図７（ａ）に示すマスクを用いて透明導電性酸化物をウエットエッチングにより除去して、第２電極１２６を形成する。この工程を第２電極形成工程と称する。

次に、図７（ｄ）に示す工程では、第２導電型の不純物半導体膜１２５’及び第２電極１２６を覆うように、第２導電型の不純物半導体膜１２９’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法により成膜する。ここで、不純物半導体膜１２９’ は第２不純物半導体膜に相当し、ここまでの工程を厚膜化工程と称する。この厚膜化工程により、不純物半導体層の第１領域を不純物半導体膜１２５’で構成し、第２領域を不純物半導体膜１２５’と不純物半導体膜１２９’とで厚く構成することができる。この際、不純物半導体膜１２９’は、不純物半導体膜１２５’との合計の厚さが、図６（ａ）に示す第２領域１２５ｂの厚さとなる厚さで成膜される。次に、光透過性の低下を抑制するために、図７（ｃ）に示すマスクを用いて不要な不純物半導体膜１２９’を除去する。なお、ここでは、不要な不純物半導体膜１２９’を除去しているが、光透過性の低下が問題なければ除去する必要はない。また、本実施形態では、プロセスマージンを鑑みて第２電極１２６の上で不純物半導体膜１２９’を除去しているが、第２電極１２６の端部と揃えるように不純物半導体膜１２９’を除去してもよい。

次に、図７（ｆ）に示す工程では、図７（ｅ）に示すマスクを用いてに用いて、第２導電型の不純物半導体膜１２９’及び不純物半導体膜１２５’と半導体膜１２４’と第１導電型の不純物半導体膜１２３’とをドライエッチングにより一部を除去する。これにより、１画素ごとに変換素子１２を素子分離する。これにより、複数の第１電極１２２の各々に、不純物半導体層１２９及び不純物半導体層１２５、半導体層１２４、不純物半導体層１２３、及び、第２電極１２６が形成される。

（第３の実施形態）
次に、図８（ａ）〜（ｂ）を用いて本発明の第３の実施形態に係る検出装置の一画素の構成について説明する。図８（ａ）は図１（ａ）のＡ−Ａ’での断面図であり、図８（ｂ）は図１（ａ）のＢ−Ｂ’での断面図である。

本実施形態では、変換素子１２として、第１の実施形態のＰＩＮ型のフォトダイオードに替えて、ＭＩＳ型の光電変換素子を用いている。具体的には、変換素子１２は、第１層間絶縁層１２０の上に、層間絶縁層側から順に、第１電極１２２と、絶縁層１５０と、半導体層１２４と、第１導電型の不純物半導体層１５１と、第２電極１２６と、を含む。不純物半導体層１５１は、第１の実施形態の不純物半導体層１２５と同様に、第２領域１５１ｂの厚さが、第１領域１５１ａの厚さよりも厚くされている。ここで、第１電極１２２と半導体層１２４との間に配置された絶縁層１５０は、変換素子１２毎に分離されておらず、複数の変換素子１２に跨って設けられている。そのため、第１の実施形態の絶縁層１２１を用いていない。

次に、図９（ａ）〜（ｆ）を用いて、第３の実施形態における検出装置の製造方法について説明する。ここでは、第１の実施形態と同じ工程については、説明を省略する。具体的には、図２（ｂ）に示す工程と、図２（ｄ）に示す工程と、図４に示す工程とが、第１の実施形態と共通する工程である。なお、図９の（ａ），（ｃ），（ｅ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図９の（ｂ），（ｄ），（ｆ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。

図２（ｄ）に示す工程に次いで、図９（ｂ）に示す工程では、第１層間絶縁層１２０及び第１電極１２２を覆うように、窒化シリコン膜からなる絶縁層１５０をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第１導電型の不純物半導体膜１５１’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。ここで、第１導電型の不純物半導体膜１５１’は、図８（ａ）に示す第２領域１５１ｂの厚さで成膜する。ここまでの工程を成膜工程と称する。次に、図９（ａ）に示すマスクを用いて第１導電型の不純物半導体膜１５１’の第１領域となる領域を、図８（ａ）に示す第１領域１５１ａの厚さとなるように一部除去して薄くする。この工程を、薄膜化工程と称する。この薄膜化工程により、不純物半導体層１５１となる不純物半導体膜１５１’に、第１領域と、第１領域の厚さよりも厚く第１領域のシート抵抗よりも低いシート抵抗を有する第２領域と、を設けることができる。

次に、図９（ｄ）に示す工程では、第１導電型の不純物半導体膜１５１’を覆うように、スパッタリング法により透明導電性酸化物膜等の導電膜を成膜する。次に、図９（ｃ）に示すマスクを用いて透明導電性酸化物をウエットエッチングにより除去して、第２電極１２６を形成する。この工程を第２電極形成工程と称する。

次に、図９（ｆ）に示す工程では、図９（ｅ）に示すマスクを用いて、第２導電型の不純物半導体膜１５１’と半導体膜１２４’とをドライエッチングにより一部を除去する。これにより、１画素ごとに変換素子１２を素子分離する。これにより、複数の第１電極１２２の各々に、絶縁層１５０、半導体層１２４、不純物半導体層１５１、及び、第２電極１２６が形成される。この際、絶縁層１５０はすべてが除去されず、絶縁層１５０を残存させる。このドライエッチングによる画素分離は、絶縁層１５０の上で行われる。その為、絶縁層１５０がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに第１層間絶縁層１２０が晒されることなく、有機絶縁材料による各層への汚染を防止することが可能となる。

（第４の実施形態）
次に、図１０（ａ）〜（ｂ）を用いて本発明の第４の実施形態に係る検出装置の一画素の構成について説明する。図１０（ａ）は図１（ａ）のＡ−Ａ’での断面図であり、図１０（ｂ）は図１（ａ）のＢ−Ｂ’での断面図である。

本実施形態では、変換素子１２として、第２の実施形態のＰＩＮ型のフォトダイオードに替えて、ＭＩＳ型の光電変換素子を用いている。具体的には、変換素子１２は、第１層間絶縁層１２０の上に、層間絶縁層側から順に、第１電極１２２と、絶縁層１５０と、半導体層１２４と、第１導電型の不純物半導体層１５１と、第２電極１２６と、を含む。不純物半導体層の第２領域１５１ｂの厚さを第１領域１５１ａの厚さよりも厚くするために、第２領域１５１ｂを不純物半導体層１５１と不純物半導体層１５２とで構成している。不純物半導体層１５２は、第１導電型の不純物半導体層１５１と同じ導電型の第１導電型の不純物半導体層である。また、不純物半導体層１５２は、そして、不純物半導体層１５２と不純物半導体層１５１とで第２電極１２６を挟むように、第２電極１２６の上に配置されている。ここで、第１電極１２２と半導体層１２４との間に配置された絶縁層１５０は、変換素子１２毎に分離されておらず、複数の変換素子１２に跨って設けられている。そのため、第２の実施形態の絶縁層１２１を用いていない。

次に、図１１（ａ）〜（ｆ）を用いて、本発明の第４の実施形態における検出装置の製造方法について説明する。ここでは、第１の実施形態と同じ工程については、説明を省略する。具体的には、図２（ｂ）に示す工程と、図２（ｄ）に示す工程と、図４に示す工程とが、第１の実施形態と共通する工程である。なお、図１１の（ａ），（ｃ），（ｅ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図１１の（ｂ），（ｄ），（ｆ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。

図２（ｄ）に示す工程に次いで、図１１（ｂ）に示す工程では、第１層間絶縁層１２０及び第１電極１２２を覆うように、窒化シリコン膜からなる絶縁層１５０をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第１導電型の不純物半導体膜１５１’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。ここで、不純物半導体膜１５１’は第１不純物半導体膜に相当し、ここまでの工程を成膜工程と称する。この際、不純物半導体膜１５１’ は、図１０（ａ）に示す第１領域１５１ａの厚さで成膜される。次いで、第２導電型の不純物半導体膜１５１’を覆うように、スパッタリング法により透明導電性酸化物膜等の導電膜を成膜する。次に、図７（ａ）に示すマスクを用いて透明導電性酸化物をウエットエッチングにより除去して、第２電極１２６を形成する。この工程を第２電極形成工程と称する。

次に、図１１（ｄ）に示す工程では、第１導電型の不純物半導体膜１５１’及び第２電極１２６を覆うように、第１導電型の不純物半導体膜１５２’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法により成膜する。ここで、不純物半導体膜１５２’ は第２不純物半導体膜に相当し、ここまでの工程を厚膜化工程と称する。この厚膜化工程により、不純物半導体層の第１領域を不純物半導体膜１５１’で構成し、第２領域を不純物半導体膜１５１’と不純物半導体膜１５２’とで厚く構成することができる。この際、不純物半導体膜１５２’は、不純物半導体膜１５１’との合計の厚さが、図１０（ａ）に示す第２領域１５１ｂの厚さとなる厚さで成膜される。次に、図１１（ｃ）に示すマスクを用いて不要な不純物半導体膜１５２’を除去し、第２導電型の不純物半導体層１５２を形成する。

次に、図１１（ｆ）に示す工程では、図１１（ｅ）に示すマスクを用いてに用いて、第１導電型の不純物半導体膜１５２’及び不純物半導体膜１５１’と半導体膜１２４’とをドライエッチングにより一部を除去する。この際、絶縁層１５０はすべてが除去されず、絶縁層１５０を残存させる。これにより、１画素ごとに変換素子１２を素子分離する。これにより、複数の第１電極１２２の各々に、不純物半導体層１５１及び不純物半導体層１５２、半導体層１２４、絶縁層１５０、及び、第２電極１２６が形成される。このドライエッチングによる画素分離は、絶縁層１５０の上で行われる。その為、絶縁層１５０がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに第１層間絶縁層１２０が晒されることなく、有機絶縁材料による各層への汚染を防止することが可能となる。

（第５の実施形態）
次に、図１２（ａ）〜（ｂ）を用いて本発明の第４の実施形態に係る検出装置の一画素の構成について説明する。図１２（ａ）は図１（ａ）のＡ−Ａ’での断面図であり、図１２（ｂ）は図１（ａ）のＢ−Ｂ’での断面図である。

図１２（ａ）及び図１２（ｂ）に示すように、本実施形態では、不純物半導体層の第２領域１２５ｂのシート抵抗を第１領域１２５ａのシート抵抗よりも低くするために、第２領域１２５ｂの不純物の濃度が第１領域１２５ａの不純物の濃度に比べて高くなっている。なお、本実施形態では、ＰＩＮ型のフォトダイオードの第２導電型の不純物半導体層を用いて説明したが、第３及び第４実施形態で説明したＭＩＳ型の光電変換素子の第１導電型の不純物半導体層１５１にも適用できる。

次に、図１３（ａ）〜（ｂ）を用いて、本発明の第５の実施形態における検出装置の製造方法について説明する。ここでは、第２の実施形態と同じ工程については、説明を省略する。具体的には、図２に示す工程と、図７（ｂ）に示す工程と、図４に示す工程とが、第２の実施形態と共通する工程である。なお、図１３の（ａ），（ｂ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。

図７（ｂ）に示す工程に次いで、図１３（ａ）に示す工程では、第２電極１２６をマスクにしてボロン等の３価の元素を不純物として不純物半導体膜１２５’に注入する。それにより、不純物半導体膜１２５’のうち第１領域１２６ａ’には不純物が更に注入されずに、第２電極１２６と接しない第２領域１２５ｂ’には不純物が更に注入されることとなる。その後、レーザーアニールなどにより第２領域１２５ｂ’を活性化することにより、第２領域１２５ｂ’の不純物の濃度が第１領域１２５ａ’の不純物の濃度に比べて高くなる。この工程を、高不純物濃度領域形成工程と称する。

次に、図１３（ｂ）に示す工程では、図７（ｅ）に示すマスクを用いてに用いて、第２導電型の不純物半導体膜１２５’と半導体膜１２４’と第１導電型の不純物半導体膜１２３’とをドライエッチングにより一部を除去する。これにより、１画素ごとに変換素子１２を素子分離する。これにより、複数の第１電極１２２の各々に、第１領域１２５ａよりも不純物濃度の高い第２領域１２５ｂを有する不純物半導体層、半導体層１２４、不純物半導体層１２３、及び、第２電極１２６が形成される。

なお、本実施形態では、第１領域１２５ａと第２領域１２５ｂとが同じ厚さとなっているが、本発明はそれに限定されるものではない。第２の実施形態で示すように、複数の不純物半導体層が積層されることによって第２領域１２５ｂの厚さが第１領域１２５ａの厚さよりも厚いものに適用してもよい。

（応用実施形態）
次に、図８を用いて、本発明の検出装置を用いた放射線検出システムを説明する。

放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、放射線検出装置６０４０に含まれる変換部３の各変換素子１２に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して変換部３で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。

また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。

１１ 画素
１２ 変換素子
１３ スイッチ素子
１４ 電極配線
１５ 制御配線
１６ 信号配線
１００ 基板
１２０ 層間絶縁層
１２２ 第１電極
１２３，１５１ 第１導電型の不純物半導体層
１２４ 半導体層
１２５，１２９ 第２導電型の不純物半導体層
１２６ 第２電極
１２７，１４３ パッシベーション層
１２８ 層間絶縁層
１５０ 絶縁層

Claims (19)

1. 基板の上に配置された第１電極と、前記第１電極の上に配置された半導体層と、各々が前記半導体層の上に配置された第１領域と第２領域とを少なくとも含む不純物半導体層と、前記不純物半導体層の前記第１領域の上に前記不純物半導体層と接して配置された第２電極と、を含む変換素子を有する検出装置であって、
   前記第２電極と接しない位置に配置された前記第２領域のシート抵抗は、前記第１領域のシート抵抗よりも低いことを特徴とする検出装置。
2. 前記第２領域の厚さが、前記第１領域の厚さよりも厚いことを特徴とする請求項１に記載の検出装置。
3. 前記第２領域は、積層された複数の不純物半導体層によって構成されることを特徴とする請求項２に記載の検出装置。
4. 前記第２領域の不純物の濃度が、前記第１領域の不純物の濃度よりも高いことを特徴とする請求項１又は２に記載の検出装置。
5. 前記変換素子と、前記第１電極に接続された薄膜トランジスタと、を含む画素が、前記基板の上に複数配置されており、
   前記薄膜トランジスタの上にコンタクトホールを設けて前記薄膜トランジスタを覆うように配置された第１層間絶縁層を更に有し、
   前記第１電極は前記第１層間絶縁層の上で且つ前記コンタクトホールにおいて前記薄膜トランジスタと接続するように配置されることを特徴とする請求項１から４のいずれか１項に記載の検出装置。
6. 前記不純物半導体層は、前記第１電極と前記半導体層との間に配置された第１導電型の不純物半導体層とは逆の極性の第２導電型の不純物半導体層であることを特徴とする請求項５に記載の検出装置。
7. 前記第１層間絶縁層の上に配置された無機絶縁材料からなる絶縁部材を更に有し、
   前記絶縁部材と前記第１電極とで前記第１層間絶縁層の表面を覆うことを特徴とする請求項６に記載の検出装置。
8. 前記変換素子は、前記第１電極と前記半導体層との間に配置され、前記第１電極と前記層間絶縁層の表面を覆う絶縁層を更に含むことを特徴とする請求項５に記載の検出装置。
9. 前記第２領域の幅をＤ、前記変換素子の幅をＰ、前記第２領域のシート抵抗をＲｓ、前記薄膜トランジスタのオン抵抗をＲｏｎとすると、
   ４×Ｒｓ（Ｄ／Ｐ）≦ Ｒｏｎ
   を満たすことを特徴とする請求項５から８のいずれか１項に記載の検出装置。
10. 請求項１から９のいずれか１項に記載の検出装置と、
    前記検出装置からの信号を処理する信号処理手段と、
    前記信号処理手段からの信号を表示するための表示手段と、
    前記信号処理手段からの信号を伝送するための伝送処理手段と、
    を具備する検出システム。
11. 基板の上に配置された第１電極と、前記第１電極の上に配置された半導体層と、前記半導体層の上に配置された不純物半導体層と、前記不純物半導体層の上に前記不純物半導体層と接して配置された第２電極と、を含む変換素子を有する検出装置の製造方法であって、
    前記第１電極の上に、前記半導体層となる半導体膜と、第１領域と前記第１領域とは別の領域である第２領域とを含み前記不純物半導体層となる不純物半導体膜とをこの順に成膜する工程と、
    前記不純物半導体膜の上に前記第２電極となる導電膜を成膜し、前記導電膜の前記第２領域と接する領域の少なくとも一部を除去して第２電極を形成する工程と、
    前記第２領域のシート抵抗を前記第１領域のシート抵抗よりも低くする工程と、
    を有する検出装置の製造方法。
12. 前記成膜する工程は、前記不純物半導体膜を前記第２領域の厚さで成膜し、
    前記低くする工程は、前記第１領域の厚さを前記第２領域の厚さよりも薄くすることを特徴とする請求項１１に記載の検出装置の製造方法。
13. 前記成膜する工程は、前記不純物半導体膜に含まれる第１不純物半導体膜を前記第１領域の厚さで成膜し、
    前記低くする工程は、前記不純物半導体膜に含まれる第２不純物半導体膜を前記第１不純物半導体膜のうちの前記第２電極と接しない領域の上に成膜することにより、前記第２領域の厚さを前記第１領域の厚さよりも厚くすることを特徴とする請求項１１に記載の検出装置の製造方法。
14. 前記低くする工程は、第２領域に前記第２の不純物の濃度を、前記第１領域の不純物の濃度よりも高くすることを特徴とする請求項１１に記載の検出装置の製造方法。
15. 前記第１電極は、前記基板の上に複数配置されており、
    複数の前記第１電極の各々に前記半導体層と前記不純物半導体層と導電層とを形成するために、前記不純物半導体膜の一部と前記半導体膜の一部とを除去する工程を更に有することを特徴とする請求項１１〜１４のいずれか１項に記載の検出装置の製造方法。
16. 前記検出装置は、前記変換素子と、前記第１電極に接続された薄膜トランジスタと、を含む画素が、前記基板の上に複数配置されており、
    前記基板の上に配置された前記薄膜トランジスタを覆うように成膜された層間絶縁膜の前記薄膜トランジスタの上にコンタクトホールを設けて第１層間絶縁層を形成する工程と、
    薄膜トランジスタ及び前記第１層間絶縁層を覆うように成膜された導電膜の一部を除去して複数の前記第１電極を形成する工程と、
    を更に有することを特徴とする請求項１５に記載の検出装置の製造方法。
17. 前記不純物半導体層は、前記第１電極と前記半導体層との間に配置された第１導電型の不純物半導体層とは逆の極性の第２導電型の不純物半導体層であり、前記第１電極を形成する工程と前記成膜する工程との間に、有機絶縁材料からなる前記第１層間絶縁層及び前記第１電極を覆うように成膜された無機絶縁材料からなる絶縁膜の一部を除去して絶縁部材を形成し、前記第１層間絶縁層の表面を前記絶縁部材と前記第１電極とで覆う工程を更に有し、
    前記除去する工程は、前記絶縁部材の上で行われることを特徴とする請求項１６に記載の検出装置の製造方法。
18. 前記変換素子は、前記第１電極と前記半導体層との間に配置された絶縁層を更に含み、
    前記成膜する工程は、複数の前記第１電極の上に、前記絶縁層と、前記半導体層となる半導体膜と、前記不純物半導体層となる不純物半導体膜と、前記第２電極となる導電膜と、をこの順に成膜し、前記除去する工程は、前記導電膜の一部と前記不純物半導体膜の一部と前記半導体膜の一部とを除去し且つ前記絶縁層を残存させ、複数の前記第１電極の各々に前記半導体層と前記不純物半導体層と導電層とを形成することを特徴とする請求項１６に記載の検出装置の製造方法。
19. 前記変換素子を覆うように成膜された層間絶縁膜の前記第２電極の上にコンタクトホールを設けて第２層間絶縁層を形成する工程と、
    前記層間絶縁層及び前記第２電極を覆うように成膜された透明導電性酸化物の一部を除去して第１導電層を形成する工程と、
    前記第１導電層及び前記第２層間絶縁層を覆うように成膜された金属膜の一部を除去して、前記第１導電層の上に第２導電層を形成する工程と、
    を更に有し、
    前記第２導電層は、その正射影が隣接する２つの前記第１電極の間に位置するように、形成されることを特徴とする請求項１６から１８のいずれか１項に記載の検出装置の製造方法。

Images