JP6053379B2 - 検出装置の製造方法、検出装置及び検出システム - Google Patents

検出装置の製造方法、検出装置及び検出システム Download PDF

Info

Publication number
JP6053379B2
JP6053379B2 JP2012173961A JP2012173961A JP6053379B2 JP 6053379 B2 JP6053379 B2 JP 6053379B2 JP 2012173961 A JP2012173961 A JP 2012173961A JP 2012173961 A JP2012173961 A JP 2012173961A JP 6053379 B2 JP6053379 B2 JP 6053379B2
Authority
JP
Japan
Prior art keywords
electrode
constant potential
potential wiring
connection member
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012173961A
Other languages
English (en)
Other versions
JP2014033138A (ja
Inventor
健太郎 藤吉
健太郎 藤吉
望月　千織
千織 望月
渡辺　実
実 渡辺
啓吾 横山
啓吾 横山
将人 大藤
将人 大藤
潤 川鍋
潤 川鍋
弘 和山
弘 和山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012173961A priority Critical patent/JP6053379B2/ja
Priority to US13/958,270 priority patent/US9293506B2/en
Priority to CN201310335357.0A priority patent/CN103579271A/zh
Publication of JP2014033138A publication Critical patent/JP2014033138A/ja
Application granted granted Critical
Publication of JP6053379B2 publication Critical patent/JP6053379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Radiation (AREA)

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置の製造方法、その検出装置、及び、検出システムに関するものである。
近年、薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と光電変換素子等の変換素子とを組み合わせた検出装置や放射線検出装置に利用されている。また、構造についても、変換素子の開口率を向上させて検出装置の感度を向上させるため、特許文献１に示すようなスイッチ素子の上方に変換素子を配置する積層構造の画素が提案されている。特許文献１では更に、スイッチ素子に電気的に接続される変換素子の電極（以下、個別電極と称する）が画素ごとに分割され、変換素子の半導体層が複数の画素に跨って分離されることなく配置された積層構造の画素が提案されている。
一方、薄膜半導体製造技術を用いた検出装置の製造工程では、異物の混入やプロセスの不具合により、変換素子やＴＦＴに欠陥を有する、欠陥画素がある確率で発生し得る。そこで、特許文献２に示すように、欠陥が生じた画素と信号配線を電気的に分断するため、ＴＦＴのドレイン電極又はソース電極と信号配線との接続を切断する、所謂リペアの技術が提案されている。特許文献２では、特にレーザーによりＴＦＴのドレイン電極又はソース電極と信号配線との接続を切断する、所謂レーザーリペアの技術が提案されている。
米国特許公報第５６１９０３３号 特開２００４−１７９６４５号公報
しかしながら、半導体層が画素毎に分離されていない変換素子を有する検出装置に対してリペアを行うと、欠陥画素に隣接する正常な画素と欠陥画素とが半導体層でつながっていため、半導体層を介したキャリアの移動により正常画素に不具合が発生し得る。
そこで、本発明は、上記問題を解決するものであり、半導体層が画素毎に分離されていない変換素子を有する検出装置においてリペアを行っても正常画素に不具合が発生することを抑制することが可能な検出装置及びその製造方法を提供することを目的とする。
本発明の検出装置の製造方法は、基板の上に、複数の信号配線と、前記複数の信号配線に電気的に接続された複数のスイッチ素子と、定電位が供給される定電位配線と、を形成する第１工程と、前記複数のスイッチ素子に電気的に接続され、前記複数のスイッチ素子の上に形成された複数の第１電極と、前記複数の第１電極の上に跨って形成された半導体層と、を含む複数の変換素子を形成し、各々が前記複数のスイッチ素子のうちの１つのスイッチ素子と前記複数の変換素子のうちの１つの変換素子とを含む複数の画素を形成する第２工程と、前記複数の画素のうちの欠陥を有する画素の変換素子の第１電極と前記定電位配線とを電気的に接続する第３工程と、を有する。
本発明の検出装置は、基板の上に配置された複数の画素と複数の信号配線とを含み、前記複数の画素はそれぞれ、前記基板の上に配置されたスイッチ素子と、前記スイッチ素子の上に配置された変換素子と、を含み、前記変換素子は、前記スイッチ素子の上に配置され前記スイッチ素子に電気的に接続された第１電極と、複数の前記第１電極の上に跨って配置された半導体層と、を含み、複数の前記スイッチ素子は、前記複数の信号配線と電気的に接続されている検出装置であって、定電位が供給される定電位配線を更に含み、前記複数の画素のうちの欠陥を有する画素において、前記第１電極と前記定電位配線とが電気的に接続されている。
本発明により、半導体層が画素毎に分離されていない変換素子を有する検出装置においてリペアを行っても正常画素に不具合が発生することを抑制することが可能な検出装置及びその製造方法を提供することができる。
第１の実施形態に係る検出装置の概略的等価回路図、及び、画素の平面模式図である。 第１の実施形態に係る検出装置の１画素の断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 第１の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 第２の実施形態に係る検出装置の模式的等価回路図、及び、画素の平面模式図である。 第２の実施形態に係る検出装置の１画素の断面模式図である。 第２の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 第３の実施形態に係る検出装置の画素の平面模式図である。 第３の実施形態に係る検出装置の１画素の断面模式図である。 第３の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 第３の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 第４の実施形態に係る検出装置の画素の平面模式図である。 第４の実施形態に係る検出装置の１画素の断面模式図である。 第４の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 第４の実施形態に係る検出装置の製造方法を説明するための断面模式図である。 第５の実施形態に係る検出装置の画素の平面模式図である。 第５の実施形態に係る検出装置の１画素の断面模式図である。 検出装置の検出システムへの応用例を示す概略図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
まず、図１（ａ）、図１（ｂ）、図２（ａ）、及び、図２（ｂ）を用いて、本発明の第１の実施形態に係る検出装置を説明する。図１（ａ）は、第１の実施形態に係る検出装置の概略的等価回路図である。なお、図１（ａ）では説明の簡便化のため３行３列の等価回路図を用いたが、本発明はそれに限定されるものではなく、検出装置はｎ行ｍ列（ｎ，ｍはいずれも２以上の自然数）の画素アレイである変換部３を有する。図１（ｂ）は、１画素の平面模式図であり、簡便化のため、各絶縁層と変換素子の半導体層を省略し変換素子については第１電極１２２のみを示している。図２（ａ）は図１（ｂ）の正常な画素のＡ−Ａ’での断面模式図であり、図２（ｂ）は図１（ｂ）の欠陥画素のＢ−Ｂ’での断面模式図である。なお、図２（ａ）及び図２（ｂ）では、図１（ｂ）で省略した各絶縁層と変換素子の半導体層も記載する。
本実施形態における検出装置は、基板１００の表面上に、行方向及び列方向に配列された複数の画素１を含む変換部３が設けられている。各画素１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するスイッチ素子であるＴＦＴ（薄膜トランジスタ）１３と、を含む。変換素子の第２電極１２６側の表面に、放射線を可視光に波長変換するシンチレータ（不図示）が配置されてもよい。電極配線１４は、列方向に配列された複数の変換素子１２の第２電極１２６に共通に電気的に接続する。なお、電極配線１４は便宜的に記載しているが、本発明は配線構造を用いた構成に限定されるものではない。配線構造を使用せずに画素アレイ全面に配置された第２電極１２６のみで電気的な接続を行ってもよい。変換素子１２の第１電極１２２は、後述するＴＦＴ１３の第２主電極１３６が電気的に接続する。制御配線１５は、行方向に沿って配置された複数のＴＦＴ１３の制御電極１３１に共通に電気的に接続し、駆動回路２に電気的に接続する。駆動回路２が列方向に並んで複数配置された制御配線１５に駆動パルスを順次に又は同時に供給することにより、行単位で画素からの電気信号が、行方向に並んで配置された複数の信号配線１６に並列に出力される。信号配線１６は、列方向に配列された複数のＴＦＴ１３の第１主電極１３５に共通に電気的に接続し、読出回路４に電気的に接続する。読出回路４は、信号配線１６毎に、信号配線１６からの電気信号を積分して増幅する積分増幅器５と、積分増幅器５で増幅して出力された電気信号をサンプルホールドするサンプルホールド回路６を備える。読出回路４は更に、複数のサンプルホールド回路６から並列に出力される電気信号を直列の電気信号に変換するマルチプレクサ７と、出力された電気信号をデジタルデータに変換するＡ／Ｄ変換器８を含む。積分増幅器５の非反転入力端子には電源回路９から基準電位Ｖｒｅｆが供給される。電源回路９は更に、行方向に配列された複数の電極配線１４に電気的に接続されており、変換素子１２の第２電極１２６にバイアス電位Ｖｓを供給する。また、所定の定電位が供給される定電位配線１７が列方向に沿って配置されている。ここでは、定電位配線１７は信号配線１６と平行に配置されている。欠陥画素が生じ、変換素子の第１電極１２２に意図しない電位が印加されてしまう場合に、第１電極１２２と定電位配線１７とを電気的に接続する処理を行うことにより、第１電極１２２を定電位配線１７とに供給される定電位に固定することができる。なお、ＴＦＴ１３の制御電極はゲート電極であり、第１主電極１３５はソース電極及びドレイン電極の一方であり、第２主電極１３６はソース電極及びドレイン電極の他方である。
次に、図１（ｂ）及び図２（ａ）を用いて正常な画素の構成について説明する。本実施形態の検出装置の１つの画素１１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するスイッチ素子であるＴＦＴ１３とを含む。変換素子１２は、ＰＩＮ型のフォトダイオードを用いている。変換素子１２は、ガラス基板等の絶縁性の基板１００の上に設けられたＴＦＴ１３の上に層間絶縁層１３８を挟んで積層されて配置されている。
ＴＦＴ１３は、基板１００の上に、基板側から順に、制御電極１３１と、絶縁層１３２と、半導体層１３３と、半導体層１３３よりも不純物濃度の高い不純物半導体層１３４と、第１主電極１３５と、第２主電極１３６と、を含む。不純物半導体層１３４はその一部領域で第１主電極１３５及び第２主電極１３６と接しており、その一部領域と接する半導体層１３３の領域の間の領域が、ＴＦＴのチャネルとなる。制御電極１３１は制御配線１５と電気的に接続しており、第１主電極１３５は信号配線１６と電気的に接続しており、第２主電極１３６は変換素子１２の第１電極１２２と電気的に接続している。また、基板１００の上に、定電位配線１７及び接続部材１８が配置されている。なお、本実施形態では、後述するように、制御電極１３１、制御配線１５、接続部材１８は、同じ導電膜から形成されており、制御電極１３１が制御配線１５の一部をなしている。また、本実施形態では、後述するように、第１主電極１３５、第２主電極１３６、信号配線１６、及び、定電位配線１７は、同じ導電膜から形成されており、第１主電極１３５が信号配線１６の一部をなしている。また、図１（ｄ）のように、接続部材１８と定電位配線１７は、絶縁層１３２を介して少なくとも一部が重なるように配置されている。本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層１３３及び不純物半導体層１３４を用いた逆スタガ型のＴＦＴを用いたが、本発明はそれに限定されるものではない。例えば、多結晶シリコンを主材料としたスタガ型のＴＦＴを用いたり、有機ＴＦＴ、酸化物ＴＦＴ等を用いたりすることができる。
保護層１３７はＴＦＴ１３、制御配線１５、信号配線１６、及び、定電位配線１７を覆うように配置されている。層間絶縁層１３８は、複数のＴＦＴ１３を覆うように、基板１００と後述する複数の第１電極１２２との間に配置されている。保護層１３７と層間絶縁層１３８は、コンタクトホールを有している。
変換素子１２は、層間絶縁層１３８の上に、層間絶縁層１３８側から順に、第１電極１２２と、第１導電型の不純物半導体層１２３と、半導体層１２４と、第２導電型の不純物半導体層１２５と、第２電極１２６と、を含む。ここで、第１電極１２２と第２電極１２６の間に配置された半導体層１２４は、真性半導体であることが望ましい。第１電極１２２と半導体層１２４との間に配置された第１導電型の不純物半導体層１２３は、第１導電型の極性を示し、半導体層１２４及び第２導電型の不純物半導体層１２５よりも第１導電型の不純物の濃度が高いものである。また、半導体層１２４と第２電極１２６との間に配置された第２導電型の不純物半導体層１２５は、第１導電型と逆の第２導電型の極性を示し、第１導電型の不純物半導体層１２３及び半導体層１２４よりも第２導電型の不純物の濃度が高いものである。第１導電型と第２導電型とは互いに異なる極性の導電型であり、例えば第１導電型がｎ型であれば第２導電型はｐ型である。変換素子１２の第１電極１２２は、ＴＦＴ１３の第２主電極１３６と保護層１３７及び層間絶縁層１３８に設けられた第１コンタクトホールＣＨ１において電気的に接続している。また、変換素子１２の第１電極１２２は、接続部材１８と保護層１３７及び層間絶縁層１３８に設けられた第２コンタクトホールＣＨ２において電気的に接続している。第２電極１２６は後述する電極配線１４と電気的に接続している。なお、本実施形態では、非晶質シリコンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いた、放射線を直接電荷に変換する素子も用いることができる。変換素子として第１電極１２２及び第２電極１２６には、光透過性のＩＴＯ等の透明導電性酸化物が用いられる。ただし、第１電極１２２には金属材料を用いてもよい。特に、変換素子１２が、光電変換素子と波長変換体とを備えた間接型の変換素子である場合には、波長変換体側の電極である第２電極１２６には光透過性のＩＴＯ等の透明導電性酸化物が用いられる。一方、第２電極１２６よりも波長変換体から遠い第１電極１２２には、Ａｌからなる光透過性の低い導電体を用いてもよい。
層間絶縁層１３８の上の複数の第１電極１２２の間には、無機絶縁材料からなる絶縁部材１２１が層間絶縁層１３８に接して配置されている。そして、第１電極１２２と絶縁部材１２１とが、層間絶縁層１３８を覆うように層間絶縁層１３８の上に配置されている。そのため、不純物半導体層１２３となる不純物半導体膜を成膜する際に、層間絶縁層１３８が表面に露出されることが無く、不純物半導体層１２３への有機絶縁材料の混入が低減できる。また、本実施形態では、不純物半導体層１２３が、絶縁部材１２１の上で画素ごとに分離されている。その分離のためのドライエッチング工程の際、絶縁部材１２１がエッチングストッパー層として働く為、層間絶縁層１３８がドライエッチングのスピーシーズに晒されることなく、有機絶縁材料による各層への汚染を防止することが可能となる。
そして、変換素子１２を覆うように、パッシベーション層１２７と層間絶縁層１２８が設けられている。パッシベーション層１２７は、酸化シリコンや窒化シリコンなどの無機絶縁材料が用いられ、変換素子１２及び絶縁層１２１を覆うように設けられている。層間絶縁層１２８は、パッシベーション層１２７を覆うように、第２電極１２６と電極配線１４の間に配置されている。パッシベーション層１２７と層間絶縁層１２８は、コンタクトホールを有している。変換素子１２の第２電極１２６と電極配線１４とが、パッシベーション層１２７と層間絶縁層１２８に設けられたコンタクトホールにおいて、電気的に接続される。層間絶縁層１２８には、変換素子１２と、電極配線１４との間の寄生容量を低減させるために、厚く形成可能な有機絶縁材料が好適に用いられる。
電極配線１４は、層間絶縁層１２８の上に配置された透明導電性酸化物からなる第１導電層１４１と、第１導電層１４１の上に配置された金属材料からなる第２導電層１４２と、を含む。第１導電層１４１は、パッシベーション層１２７と層間絶縁層１２８に設けられたコンタクトホールにおいて変換素子１２の第２電極１２６と接続される。第２導電層１４２は、その正射影が隣接する２つの変換素子１２の２つの第１電極１２２の間に位置するように、第１導電層１４１の上に配置される。
そして、電極配線１４を覆うように、酸化シリコンや窒化シリコンなどの無機絶縁材料のパッシベーション層１４３が設けられている。そして、パッシベーション層１４３を覆うように、有機絶縁材料の平坦化層１４４が配置され、平坦化層１４４の上に、放射線を光電変換素子が感知可能な光に変換するシンチレータ２００が配置され得る。
次に、図１（ｂ）及び図２（ｂ）を用いて欠陥画素の構成について説明する。なお、ここでは欠陥画素として、変換素子１２に異物２０が混入したものを例として示す。ただし、本発明の欠陥画素はこれに限定されるものではなく、欠陥画素としてはＴＦＴ１３の電極間のショートや特性異常に起因するものも挙げられる。
図１（ｂ）及び図２（ｂ）に示すように、欠陥画素においては、第１主電極１３５と信号配線１６との接続を切断するために、第１主電極１３５が切断領域２１を有する。切断領域２１により、信号配線１６を介して読出回路４に欠陥画素で発生した電気信号が伝わらないようにすることが可能となる。また、切断領域２１により、第１電極１２２は信号配線１６と電気的に分離される。ここで、切断領域２１は、後述するように、第１主電極１３５の一部がレーザーの照射によって溶融及び蒸散された領域である。更に、制御電極１３１と制御配線１５との接続を切断するために、制御電極１３１が切断領域２２を有する。ここで、切断領域２２は、制御電極１３１の一部がレーザーの照射によって溶融及び蒸散された領域である。また、切断領域２２により、制御配線１５に供給される駆動パルスが欠陥画素で発生した電気信号による影響を受けることを抑制することが可能となる。
更に、欠陥画素においては、第１電極１２２と定電位配線１７とを電気的に接続するための接続領域２３を有する。本実施形態では、接続領域２３は、絶縁層１３２を介して接続部材１８の上に一部が重なるように配置された定電位配線１７の接続部材１８と重なる領域と接続部材１８とがレーザーの照射によって溶着した領域である。これにより、第１電極１２２は、接続領域２３を介して接続部材１８と定電位配線１７が電気的に接続することにより、定電位配線１７と電気的に接続することとなる。定電位配線１７と接続部材１８の材料はＡｌなどの低融点金属が好ましい。また、溶融する導電材料が増えるため、定電位配線１７は絶縁層１３２のよりも厚いことが好ましい。レーザーの照射は基板１００の上側からでも下側からでも照射することが可能である。図２（ｂ）は基板１００の上側からレーザー光を照射した例を示す。
ここで、第１電極１２２と定電位配線１７とが電気的に接続されていない場合に発生し得る問題を以下に説明する。通常、変換素子には放射線又は光を電荷に変換するための電圧が第１電極１２２と第２電極１２６の間に与えられる。そのために第１電極１２２には信号配線１６及びＴＦＴ１３を介して所定の電位が供給され、第２電極１２６には電極配線１４を介して所定の電位とは異なる電位が供給される。一方、欠陥画素では、第１電極１２２は、信号配線１６とも電気的に切断されているため、電気的にフローティング状態となり、徐々に第２電極１２６に供給される電位と同じ電位となる。そのため、正常な画素の第１電極１２２と欠陥画素の第１電極１２２との間で、大きい電位勾配差が生じる。このような状態で、制御配線１５に供給される駆動パルスにより、欠陥画素の第１電極１２２の電位が揺られて意図しない電位となってしまった場合、多量の電荷が電位勾配に従って半導体層１２４を介して隣接する正常な画素に流れ込むおそれがある。それにより、欠陥画素に隣接する正常な画素から得られる電気信号に、流れ込んだ電荷の影響による電気信号が付加され、正常な電気信号が得られなくなるおそれがある。
上記問題を解決するために、第１電極１２２と定電位配線１７とが電気的に接続されることにより、第１電極１２２は所望の定電位に固定される。ここで、定電位配線に供給される定電位は、ＰＩＮ型フォトダイオードに順方向バイアスがかからないようにする必要がある。例えば、第１導電型の不純物半導体層１２３がｎ型、第２導電型の不純物半導体層がｐ型であれば、定電位配線１７に供給される定電位を第２電極１２６に供給するバイアス電位Ｖｓ以上の電位に設定する必要がある。また、逆方向バイアスがかかりすぎても、隣接画素との第１電極間の電位差が増加していき、欠陥画素部で電位が不均衡な状態となる。その為、定電位配線に供給される定電位は大きくとも、正常画素において、通常時のダーク電流の１０倍以下のダーク電流が流れる電位までに固定するのが望ましい。更には、正常画素の変換素子１２の第１電極１２２の電位変動範囲内にするのが望ましく、正常画素の変換素子に飽和線量の放射線が当たった際の第１電極１２２の電位から、放射線が当らない際の第１電極１２２の電位範囲の中に設定するのが望ましい。好ましくは、正常な画素の第１電極１２２に供給される電位と等しい電位である基準電位Ｖｒｅｆに設定する。また、第１導電型の不純物半導体層１２３がｐ型、第２導電型の不純物半導体層がｎ型であれば、前記の電位の大小関係が逆となる。例えば、フォトダイオードに逆方向バイアスがかからないようにするには、固定電位配線電位をＶｓ電位以下に設定する。また本実施形態では、ＰＩＮ型のフォトダイオードを用いたが、第１電極、絶縁層、半導体層、不純物半導体層、第２電極が順に設けられたＭＩＳ型の光電変換素子で半導体層が画素毎に分離されていない構成でも同様の効果を得ることができる。
また、図２（ｂ）に示すように、変換素子１２に異物２０が混入したことによる欠陥が生じた場合、異物２０の周囲に切断領域２４を設けることが望ましい。異物２０によって第１電極１２２と第２電極１２６とがショートした状態となっているが、異物２０によるショートは不安定である。変換素子１２の安定化のため、第２電極１２６の異物２０と接する領域をフローティングとして、第１電極１２２が定電位配線１７に接続することが望ましい。ここで、切断領域２４は、後述するように、第２電極１２６の一部がレーザーの照射によって溶融及び蒸散された領域である。
次に、図３〜図４を用いて、第１の実施形態に係る検出装置の製造方法を説明する。なお、図３（ａ）〜（ｆ）、図４（ａ）〜（ｂ）は、図１（ｂ）の正常な画素のＡ−Ａ’での製造工程における断面模式図であり、図４（ｃ）は、図１（ｂ）の欠陥画素のＢ−Ｂ’での断面模式図である。
まず、図３（ａ）に示す工程では、絶縁性の基板１００の上に、スパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、制御配線１５（不図示）、制御電極１３１、及び、接続部材１８を形成する。
次に、図３（ｂ）に示す工程では、制御配線１５、制御電極１３１、及び、接続部材１８を覆うように、窒化シリコン膜からなる絶縁膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜と、第１導電型の不純物半導体膜としてリンを不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜し、ドライエッチングにより半導体層１３３と不純物半導体層１３４を形成する。そして、不純物半導体層１３４を覆うようにスパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、信号配線１６、第１主電極１３５、第２主電極１３６、及び、定電位配線１７を形成する。次に、信号配線１６、第１主電極１３５、第２主電極１３６、及び、定電位配線１７を覆うように、窒化シリコン膜からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、ドライエッチングにより、接続部材１８の上の一部領域と、第２主電極１３６の上の一部領域の絶縁膜が除去され、絶縁層１３２と保護層１３６を形成する。図３（ａ）及び図３（ｂ）に示す工程により、基板１００の上に、複数のＴＦＴ１３と、制御配線１５と、信号配線１６と、定電位配線１７と、接続部材１８とが形成される。なお、本実施形態では、図３（ａ）及び図３（ｂ）に示す工程が本発明の第１工程に相当する。
次に、図３（ｃ）に示す工程では、ＴＦＴ１３と接続部材１８と保護層１３６とを覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、所望のマスクを用いて、露光及び現像処理により、接続部材１８の上の一部領域と、第２主電極１３６の上の一部領域の層間絶縁膜を除去し、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２を有する層間絶縁層１３８を形成する。
次に、図３（ｄ）に示す工程では、ＴＦＴ１３と接続部材１８と層間絶縁層１３８とを覆うように、スパッタリング法によりＩＴＯからなる非晶質な透明導電性酸化物膜を成膜する。そして、所望のマスクを用いて透明導電性酸化物膜をウエットエッチングし、アニール処理により多結晶化して、第１電極１２２を形成する。なお、ここでは透明導電性酸化物として、ＩＴＯを用いたが、その他、ＺｎＯ、ＳｎＯ２、ＡＴＯ、ＡＺＯや、ＣｄＩｎ２Ｏ４、ＭｇＩｎ２Ｏ４、ＺｎＧａ２Ｏ４、ＩｎＧａＺｎＯ４も好適に用いられる。また、ＣｕＡｌＯ２等のＣｕを含むデラフォサイト型などの非晶質状態をとり得る透明導電性酸化物も好適に用いられる。この工程により、第１電極１２２は所定の接続部材１８と電気的に接続されるが、定電位配線１７には電気的に接続されていない。なお、所定の接続部材１８は、複数の第１電極１２２のそれぞれに、１対１で対応して設けられた接続部材１８である。
次に、図３（ｅ）に示す工程では、層間絶縁層１３８及び第１電極１２２を覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、所望のマスクを用いて絶縁膜をエッチングして、第１電極１２２とで層間絶縁層１３８の表面を覆うように、絶縁部材１２１を形成する。
次に、図３（ｆ）に示す工程では、絶縁部材１２１及び第１電極１２２を覆うように、第１導電型の不純物半導体膜としてリンを不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。そして、所望のマスクを用いて絶縁部材１２１の上の不純物半導体膜の一部をドライエッチングにより除去することにより、第１電極１２２毎に分離された第１導電型の不純物半導体層１２３を形成する。このドライエッチングによる除去は、絶縁部材１２１の上で行われる。そのため、絶縁部材１２１がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに層間絶縁層１３８が晒されることなく、有機材料による第１導電型の不純物半導体層１２３への汚染を防止することが可能となる。
次に、図４（ａ）に示す工程では、絶縁部材１２１及び第１導電型の不純物半導体層１２３を覆うように、非晶質シリコン膜からなる半導体層１２４をプラズマＣＶＤ法により成膜する。次に、半導体層１２４を覆うようにボロンを不純物として混入した非晶質シリコン膜からなる第２導電型の不純物半導体層１２５をプラズマＣＶＤ法により成膜する。次に、第２導電型の不純物半導体層１２５を覆うように、スパッタリング法により透明導電性酸化物膜等の導電膜を成膜して、第２電極１２６を形成する。次に、第２電極１２６を覆うように、窒化シリコン膜等の無機絶縁材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。次に、絶縁膜を覆うように、感光性を有する有機絶縁材料であるアクリル樹脂を層間絶縁膜として成膜する。そして、所望のマスクを用いて、第２電極１２６の上にコンタクトホールを有する層間絶縁層１２８及びパッシベーション層１２７を形成する。なお、本実施形態では、図３（ｃ）〜図４（ａ）に示す工程が本発明の第２工程に相当する。
次に、図４（ｂ）に示す工程では、層間絶縁層１２８及び第２電極１２６を覆うようにスパッタリング法により透明導電性酸化物を成膜する。そして所望のマスクを用いて透明導電性酸化物をウエットエッチングして、第１導電層１４１を形成する。次に、第１導電層１４１及び層間絶縁層１２８を覆うようにスパッタリング法によりＡｌ等の金属膜を成膜する。そして、所望のマスクを用いて金属膜をウエットエッチングして、第１導電層１４１の一部の上に第２導電層１４１を形成する。この工程により、第２導電層１４２と変換素子１２の第２電極１２６が第１導電層１４１によって、電気的に接続される。この際、第１導電層１４１を透明導電性酸化物によって形成することにより、開口率の低下を抑制ことができる。これにより、第１導電層１４１と第２導電層１４２とからなる電極配線１４が形成される。そして、電極配線１４第２層間絶縁層１２８を覆うように、パッシベーション層１４３を形成する。
次に、図４（ｃ）に示す工程では、制御電極１３１の一部の領域に対して、基板１００の上側から第１の強度（パワー）でレーザーを照射する。それにより、制御電極１３１の一部の領域とその上方の構成物を溶融及び蒸散した開口を形成することによって、切断領域２２を形成する。ここで、レーザーの強度（パワー）は、レーザーの単位面積当たりのエネルギー（エネルギー密度）とレーザーの照射面積とレーザーの照射時間との積により決定するものである。また、第１主電極１３５の一部の領域に対して、基板１００の上側から第１の強度より弱い第２の強度でレーザーを照射し、第１主電極１３５の一部の領域とその上方の構成物とを溶融及び蒸散した開口を形成することによって、切断領域２１を形成する。更に、絶縁層１３２を介して接続部材１８の上に一部が重なるように配置された定電位配線１７の、接続部材１８と重なる領域に対して、基板１００の上側から第１の強度より弱い第３の強度でレーザーを照射する。これにより、定電位配線１７の上方の構成物を蒸散した開口を形成し、絶縁層１３２を蒸散して定電位配線１７と接続部材１８とを溶着させて接続領域２３が形成され、第１電極１２２が定電位配線１７と電気的に接続する。また、第２電極１２６の異物２０の周囲の一部領域に対して、基板１００の上側から第２の強度よりも弱い第４の強度でレーザーを照射し、第２電極１２６の一部の領域とその上方の構成物とを溶融及び蒸散した開口を形成することによって、切断領域２４を形成する。その後、各開口を埋めて且つパッシベーション層１４３を覆うように、有機絶縁材料の平坦化層１４４を形成し、平坦化層１４４の上にシンチレータ２００を形成する。それにより、図２（ａ）及び図２（ｂ）に示す装置が得られる。なお、本実施形態では、図４（ｃ）に示す工程が本発明の第３工程に相当する。
（第２の実施形態）
次に、図５（ａ）を用いて第２の実施形態に係る検出装置の概略的等価回路を説明する。なお、第１の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
図１（ａ）に示す第１の実施形態では、定電位配線１７は、信号配線１６と平行に、列方向に沿って配置されている。一方、図５（ａ）に示す第２の実施形態では、定電位配線１７は、制御配線１５と平行に、行方向に沿って配置されている。それ以外の構成は第１の実施形態と同じであるため、詳細な説明は割愛する。
次に、図５（ｂ）、図６（ａ）、及び、図６（ｂ）を用いて、第２の実施形態に係る検出装置の構成を説明する。図５（ｂ）は、１画素の平面模式図であり、簡便化のため、各絶縁層と変換素子の半導体層を省略し変換素子については第１電極１２２のみを示している。図６（ａ）は図５（ｂ）の正常な画素のＡ−Ａ’での断面模式図であり、図６（ｂ）は図５（ｂ）の欠陥画素のＢ−Ｂ’での断面模式図である。なお、図６（ａ）及び図６（ｂ）では、図５（ｂ）で省略した各絶縁層と変換素子の半導体層も記載する。なお、第１の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第１の実施形態では、制御電極１３１、制御配線１５、接続部材１８は、同じ導電膜から形成されており、第１主電極１３５、第２主電極１３６、信号配線１６、及び、定電位配線１７は、同じ導電膜から形成されている。また、定電位配線１７は、絶縁層１３２を介して接続部材１８に少なくとも一部が重なるように、接続部材１８の上に配置されている。そして、欠陥画素は、定電位配線１７の接続部材１８と重なる領域がレーザーの照射によって接続部材１８と溶着した領域である接続領域２３を有している。一方、第２の実施形態では、制御電極１３１、制御配線１５、定電位配線１７は、同じ導電膜から形成されており、第１主電極１３５、第２主電極１３６、信号配線１６、及び、接続部材１８は、同じ導電膜から形成されている。そして、接続部材１８は、絶縁層１３２を介して定電位配線１７に少なくとも一部が重なるように、定電位配線１７の上に配置されている。そして、欠陥画素は、接続部材１８の定電位配線１７と重なる領域がレーザーの照射によって定電位配線１７と溶着した領域である接続領域２３を有している。それ以外の構成は第１の実施形態と同じであるため、詳細な説明は割愛する。
次に、図７（ａ）〜（ｃ）を用いて、第２の実施形態に係る検出装置の製造方法を説明する。なお、以下では第１の実施形態で説明した製造方法と相違する工程についてのみ説明し、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。
まず、図７（ａ）に示す工程では、絶縁性の基板１００の上に、スパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、制御配線１５（不図示）、制御電極１３１、及び、定電位配線１７を形成する。
次に、図７（ｂ）に示す工程では、制御配線１５、制御電極１３１、及び、定電位配線１７を覆うように、窒化シリコン膜からなる絶縁膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜と、第１導電型の不純物半導体膜としてリンを不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜し、ドライエッチングにより半導体層１３３と不純物半導体層１３４を形成する。そして、不純物半導体層１３４を覆うようにスパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、信号配線１６、第１主電極１３５、第２主電極１３６、及び、接続部材１８を形成する。次に、信号配線１６、第１主電極１３５、第２主電極１３６、及び、接続部材１８を覆うように、窒化シリコン膜からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、ドライエッチングにより、接続部材１８の上の一部領域と、第２主電極１３６の上の一部領域の絶縁膜が除去され、絶縁層１３２と保護層１３６を形成する。図７（ａ）及び図７（ｂ）に示す工程により、基板１００の上に、複数のＴＦＴ１３と、制御配線１５と、信号配線１６と、定電位配線１７と、接続部材１８とが形成される。なお、本実施形態では、図７（ａ）及び図７（ｂ）に示す工程が本発明の第１工程に相当する。
次に、図７（ｃ）に示す工程では、ＴＦＴ１３と接続部材１８と保護層１３６とを覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。そして、所望のマスクを用いて、露光及び現像処理により、接続部材１８の上の一部領域と、第２主電極１３６の上の一部領域の層間絶縁膜を除去し、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２を有する層間絶縁層１３８を形成する。以降の工程は、第１の実施形態で説明した工程と同じであるため、詳細な説明は割愛する。
（第３の実施形態）
次に、図８、図９（ａ）、及び、図９（ｂ）を用いて、第３の実施形態に係る検出装置の構成を説明する。図８は、１画素の平面模式図であり、簡便化のため、各絶縁層と変換素子の半導体層を省略し変換素子については第１電極１２２のみを示している。図９（ａ）は図８の正常な画素のＡ−Ａ’での断面模式図であり、図９（ｂ）は図８の欠陥画素のＢ−Ｂ’での断面模式図である。なお、図９（ａ）及び図９（ｂ）では、図８で省略した各絶縁層と変換素子の半導体層も記載する。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第３の実施形態では、第１主電極１３５、第２主電極１３６、信号配線１６、定電位配線１７、及び接続部材１８は、同じ導電膜から形成されている。そして、欠陥画素は、第１電極１２２の下に位置する接続部材１８と定電位配線１７とが露出するように設けられた開口と、開口に配置された、接続部材１８と定電位配線１７とを接続するための導電層２５を更に有している。なお、本実施形態では定電位配線１７と接続部材１８を同じ導電膜から形成したが、本発明はそれに限定されるものではない。第１の実施形態又は第２の実施形態と同様に、定電位配線１７又は接続部材１８は、制御電極１３１と同じ導電膜から形成され得る。
次に、図１０〜図１１を用いて、第３の実施形態に係る検出装置の製造方法を説明する。なお、図１０（ａ）〜（ｄ）は、図８の正常な画素のＡ−Ａ’での製造工程における断面模式図であり、図１１（ａ）及び図１１（ｂ）は、図８の欠陥画素のＢ−Ｂ’での断面模式図である。なお、以下では第１の実施形態で説明した製造方法と相違する工程についてのみ説明し、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。
まず、図１０（ａ）に示す工程では、絶縁性の基板１００の上に、スパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、制御配線１５（不図示）及び制御電極１３１を形成する。次に、制御配線１５、制御電極１３１、及び、定電位配線１７を覆うように、窒化シリコン膜からなる絶縁膜をプラズマＣＶＤ法により成膜し、絶縁層１３２を形成する。次いで、非晶質シリコン膜からなる半導体膜と、第１導電型の不純物半導体膜としてリンを不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜し、ドライエッチングにより半導体層１３３と不純物半導体層１３４を形成する。そして、不純物半導体層１３４を覆うようにスパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、信号配線１６、第１主電極１３５、第２主電極１３６、定電位配線１７、及び、接続部材１８を形成する。
次に、図１０（ｂ）に示す工程では、信号配線１６、第１主電極１３５、第２主電極１３６、定電位配線１７、及び、接続部材１８を覆うように、窒化シリコン膜からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、ドライエッチングにより、接続部材１８の上の一部領域と、第２主電極１３６の上の一部領域の絶縁膜が除去され、保護層１３６を形成する。図１０（ａ）及び図１０（ｂ）に示す工程により、基板１００の上に、複数のＴＦＴ１３と、制御配線１５と、信号配線１６と、定電位配線１７と、接続部材１８とが形成される。なお、本実施形態では、図１０（ａ）及び図１０（ｂ）に示す工程が本発明の第１工程に相当する。
次に、図１０（ｃ）に示す工程では、ＴＦＴ１３と接続部材１８と保護層１３６とを覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。そして、所望のマスクを用いて、露光及び現像処理により、接続部材１８の上の一部領域と、第２主電極１３６の上の一部領域の層間絶縁膜を除去し、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２を有する層間絶縁層１３８を形成する。
次に、図１０（ｄ）に示す工程では、ＴＦＴ１３と接続部材１８と層間絶縁層１３８とを覆うように、スパッタリング法によりＩＴＯからなる非晶質な透明導電性酸化物膜を成膜する。そして、所望のマスクを用いて透明導電性酸化物膜をウエットエッチングし、アニール処理により多結晶化して、第１電極１２２を形成する。この工程により、第１電極１２２は所定の接続部材１８と電気的に接続されるが、定電位配線１７には電気的に接続されていない。以降の工程は、第１の実施形態で説明した工程と同じであるため、詳細な説明は割愛する。
次に、図１１（ａ）及び図１１（ｂ）を用いて、欠陥画素における切断領域と接続領域の形成について説明する。なお、以下では第１の実施形態で説明した製造方法と相違する工程についてのみ説明し、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。
まず、図１１（ａ）に示す工程では、接続部材１８の上の一部の領域と定電位配線１７の上の一部の領域に対して、基板１００の上側から第２強度より弱い第３強度でレーザーを照射する。これにより、接続部材１８の上の一部の領域と定電位配線１７の上の一部の領域の上方の構成物が蒸散し、接続部材１８と定電位配線１７とが露出する開口を形成する。切断領域２１、切断領域２２、及び、切断領域２４の形成については、第１の実施形態で説明した方法と同じであるため、詳細な説明は割愛する。
次に、図１１（ｂ）に示す工程では、接続部材１８の上の一部の領域と定電位配線１７の上の一部の領域の上方の開口に、接続部材１８と定電位配線とを電気的に接続するための導電層２５を形成する。本実施形態では、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて化合物半導体材料を堆積して、化合物半導体材料からなる導電層２５を形成する。ただし、本発明はそれに限定されるものではなく、導電性ペーストを使用して導電層２５を形成してもよい。なお、本実施形態では、図１１（ａ）及び図１１（ｂ）に示す工程が本発明の第３工程に相当する。以降の工程は、第１の実施形態で説明した工程と同じであるため、詳細な説明は割愛する。
（第４の実施形態）
次に、図１２、図１３（ａ）、及び、図１３（ｂ）を用いて、第３の実施形態に係る検出装置の構成を説明する。図１２は、１画素の平面模式図であり、簡便化のため、各絶縁層と変換素子の半導体層を省略し変換素子については第１電極１２２のみを示している。図１３（ａ）は図１２の正常な画素のＡ−Ａ’での断面模式図であり、図１３（ｂ）は図１２の欠陥画素のＢ−Ｂ’での断面模式図である。なお、図１３（ａ）及び図１３（ｂ）では、図１２で省略した各絶縁層と変換素子の半導体層も記載する。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第４の実施形態では、基板１００及びＴＦＴ１３と第１電極１２２の間に、複数の層間絶縁層である第１層間絶縁層１３８ａと第２層間絶縁層１３８ｂとが配置されている。また、接続部材１８は定電位配線１７の一部として形成されており、定電位配線１７と接続部材１８とが第１層間絶縁層１３８ａと第２層間絶縁層１３８ｂの間に配置されている。また、定電位が供給される接続部材１８の一部がＴＦＴ１３の半導体層１３３と第１電極１２２との間に配置されて、第１電極１２２に対しての半導体層１３３のシールドとして機能している。更に、第２主電極１３６と第１電極１２２との間に、定電位配線１７及び接続部材１８と同じ導電膜から形成された、第２主電極１３６と第１電極１２２とを電気的に接続するための中間層１９が配置されている。中間層１９により第２主電極１３６と第１電極１２２との間の接続抵抗を低減することが可能となる。そして、欠陥画素は、接続部材１８の一部の領域の上に位置する第１電極１２２の一部の領域がレーザーの照射によって接続部材１８と溶着した領域である接続領域２３を有している。それ以外の構成は第１の実施形態と同じであるため、詳細な説明は割愛する。
次に、図１４（ａ）〜（ｄ）、図１５を用いて、第４の実施形態に係る検出装置の製造方法を説明する。なお、以下では第１の実施形態で説明した製造方法と相違する工程についてのみ説明し、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。
まず、図１４（ａ）に示す工程では、絶縁性の基板１００の上に、スパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、制御配線１５（不図示）及び制御電極１３１を形成する。次に、制御配線１５、制御電極１３１、及び、定電位配線１７を覆うように、窒化シリコン膜からなる絶縁膜をプラズマＣＶＤ法により成膜し、絶縁層１３２を形成する。次いで、非晶質シリコン膜からなる半導体膜と、第１導電型の不純物半導体膜としてリンを不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜し、ドライエッチングにより半導体層１３３と不純物半導体層１３４を形成する。そして、不純物半導体層１３４を覆うようにスパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、信号配線１６、第１主電極１３５、及び、第２主電極１３６を形成する。次に、信号配線１６、第１主電極１３５、及び、第２主電極１３６を覆うように、窒化シリコン膜からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、ドライエッチングにより、第２主電極１３６の上の一部領域の絶縁膜が除去され、保護層１３６を形成する。これにより、基板１００の上に、複数のＴＦＴ１３と、制御配線１５と、信号配線１６とが形成される。次に、ＴＦＴ１３と保護層１３６とを覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。そして、所望のマスクを用いて、露光及び現像処理により、第２主電極１３６の上の一部領域の層間絶縁膜を除去し、第１コンタクトホールＣＨ１を有する第１層間絶縁層１３８ａを形成する。
次に、図１４（ｂ）に示す工程では、第２主電極１３６及び第１層間絶縁層１３８ａを覆うように、スパッタリング法によりＡｌからなる導電膜を成膜し、導電膜をウエットエッチングして、定電位配線１７、接続部材１８、及び、中間層１９を形成する。
次に、図１４（ｃ）に示す工程では、第１層間絶縁層１３８ａ、定電位配線１７、接続部材１８、及び、中間層１９を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。そして、所望のマスクを用いて、露光及び現像処理により、中間層１９の上の一部領域の層間絶縁膜を除去し、第１コンタクトホールＣＨ１を有する第２層間絶縁層１３８ｂを形成する。なお、本実施形態では、図１４（ａ）〜（ｃ）に示す工程が本発明の第１工程に相当する。
次に、図１４（ｄ）に示す工程では、中間層１９と第２層間絶縁層１３８ｂとを覆うように、スパッタリング法によりＩＴＯからなる非晶質な透明導電性酸化物膜を成膜する。そして、所望のマスクを用いて透明導電性酸化物膜をウエットエッチングし、アニール処理により多結晶化して、第１電極１２２を形成する。この工程により、第１電極１２２は第２主電極１３６と電気的に接続されるが、定電位配線１７には電気的に接続されていない。以降の工程は、第１の実施形態で説明した工程と同じであるため、詳細な説明は割愛する。
次に、図１５を用いて、欠陥画素における切断領域と接続領域の形成について説明する。なお、以下では第１の実施形態で説明した製造方法と相違する工程についてのみ説明し、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。
接続部材１８の一部の領域の上に位置する第１電極１２２の一部の領域に対して、基板１００の上側から第２の強度より弱い第３の強度でレーザーを照射する。これにより、接続部材１８の上方の第２層間絶縁層１３８ｂを蒸散し、第１電極１２２と接続部材１８とを溶着させて接続領域２３が形成され、第１電極１２２が定電位配線１７と電気的に接続することとなる。
（第５の実施形態）
次に、図１６、図１７（ａ）、及び、図１７（ｂ）を用いて、第５の実施形態に係る検出装置の構成を説明する。図１６は、１画素の平面模式図であり、簡便化のため、各絶縁層と変換素子の半導体層を省略し変換素子については第１電極１２２と第１導電層１４１と第２導電層１４２のみを示している。図１７（ａ）は図１６の正常な画素のＡ−Ａ’での断面模式図であり、図１７（ｂ）は図１６の欠陥画素のＢ−Ｂ’での断面模式図である。なお、図１７（ａ）及び図１７（ｂ）では、図１６で省略した各絶縁層と変換素子の半導体層も記載する。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第５の実施形態では、電極配線１４となる第１導電層１４１及び第２導電層１４２を、定電位配線１７及び接続部材１８として使用している。そして、欠陥画素は、第２電極１２６と接続する領域を含む電極配線１４の一部の領域、当該領域の下方に位置する、第２電極１２６、第２導電型の不純物半導体層１２５、半導体層１２４、及び、第１導電型の不純物半導体層１２３が開口を有している。この開口は、第３の実施形態と同様に、レーザーの照射によって形成されたものである。また、欠陥画素は、その開口に配置された、電極配線１４と第１電極１２２とを接続するための導電層２５を更に有している。この導電層２５は、第３の実施形態で説明した方法と同様の方法で形成されたものである。ただし、本実施形態では、導電層２５は必須ではなく、電極配線１４と第１電極１２２とを溶着させることによって、第１電極１２２と電極配線１４とを電気的に接続してもよい。それ以外の構成は第１の実施形態と同じであるため、詳細な説明は割愛する。
なお、上記各実施形態では、パッシベーション層１２７と層間絶縁層１２８の上に第１導電層１４１及び第２導電層１４２からなる電極配線１４を設けたが、本発明はこれに限定されるものではない。パッシベーション層１２７と層間絶縁層１２８を設けずに、第２導電層１４２を第２電極１２６の一部の上に直接設ける形態でもよい。
（応用実施形態）
次に、図１８を用いて、検出装置を用いた放射線検出システムを説明する。
放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、検出装置６０４０に含まれる変換部３の各変換素子１２に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して変換部３で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
１ 画素
２ 駆動回路
３ 変換部
４ 読出回路
１２ 変換素子
１３ スイッチ素子
１４ 電極配線
１５ 制御配線
１６ 信号配線
１７ 定電位配線
１８ 接続部材
１００ 基板
１２２ 第１電極
１２３ 第１導電型の不純物半導体層
１２４ 半導体層
１２５ 第２導電型の不純物半導体層
１２６ 第２電極

Claims (15)

  1. 検出装置の製造方法であって、
    基板の上に、複数の信号配線と、前記複数の信号配線に電気的に接続された複数のスイッチ素子と、定電位が供給される定電位配線と、を形成する第１工程と、
    前記定電位配線に電気的に接続されずに前記複数のスイッチ素子に電気的に接続され、前記複数のスイッチ素子の上に形成された複数の第１電極と、前記複数の第１電極の上に跨って形成された半導体層と、を含む複数の変換素子を形成し、各々が前記複数のスイッチ素子のうちの１つのスイッチ素子と前記複数の変換素子のうちの１つの変換素子とを含む複数の画素を形成する第２工程と、
    前記複数の画素のうちの欠陥を有する画素の変換素子の第１電極と前記定電位配線とを電気的に接続する第３工程と、
    を有する検出装置の製造方法。
  2. 前記第３工程において、前記複数の信号配線のうち前記欠陥を有する画素のスイッチ素子に接続された信号配線と前記欠陥を有する画素のスイッチ素子との間の接続を、レーザーを照射することによって切断することを特徴とする請求項１に記載の検出装置の製造方法。
  3. 前記第１工程において、更に、前記欠陥を有する画素の変換素子の第１電極と前記定電位配線とを電気的に接続するための複数の接続部材を、絶縁層を介して前記定電位配線と少なくとも一部が重なるように形成し、
    前記第２工程において、前記複数の第１電極はそれぞれ前記複数の接続部材のうちの所定の接続部材の上に形成され、且つ、前記所定の接続部材と電気的に接続されており、
    前記第３の工程において、前記複数の接続部材のうち前記欠陥を有する画素の変換素子の第１電極の下に位置する接続部材と前記定電位配線とが重なる位置にレーザーを照射することによって前記絶縁層を蒸散し、前記欠陥を有する画素の変換素子の第１電極と前記定電位配線とを電気的に接続することを特徴とする請求項２に記載の検出装置の製造方法。
  4. 前記第１工程において、前記欠陥を有する画素の変換素子の第１電極と前記定電位配線とを電気的に接続するための複数の接続部材を更に形成し、
    前記第２工程において、前記複数の第１電極はそれぞれ前記複数の接続部材のうちの所定の接続部材の上に形成され、且つ、前記接続部材と電気的に接続されており、
    前記第３工程において、前記複数の接続部材のうち前記欠陥を有する画素の変換素子の第１電極の下に位置する接続部材と前記定電位配線とが露出するように開口を設け、前記開口に前記接続部材と前記定電位配線とを電気的に接続するための導電層を形成することを特徴とする請求項２に記載の検出装置の製造方法。
  5. 前記第１工程において、前記複数の信号配線と前記複数のスイッチ素子を覆う第１層間絶縁層を形成し、前記第１層間絶縁層の上に前記定電位配線と接続された前記複数の接続部材と前記定電位配線とを形成し、前記定電位配線と前記複数の接続部材とを覆う第２層間絶縁層を形成し、
    前記第２工程において、前記複数の第１電極を前記第２層間絶縁層の上に形成し、
    前記第３工程において、前記複数の接続部材のうち前記欠陥を有する画素の変換素子の第１電極の下に位置する接続部材の上からレーザーを照射することによって前記第２層間絶縁層を蒸散し、前記欠陥を有する画素の変換素子の第１電極と前記定電位配線とを電気的に接続することを特徴とする請求項２に記載の検出装置の製造方法。
  6. 前記スイッチ素子は、ゲート電極とソースとドレインとチャネルとを有する薄膜トランジスタであり、前記ソースと前記ドレインのうちの一方は前記第１電極と電気的に接続され、前記ソースと前記ドレインのうちの他方は前記信号配線に接続され、
    前記複数の接続部材のうちの１つの接続部材は、前記１つの接続部材の上に形成された第１電極に電気的に接続された薄膜トランジスタのチャネルの上に形成されることを特徴とする請求項５に記載の検出装置の製造方法。
  7. 前記第３工程の後に、前記欠陥を有する画素の変換素子を含む前記複数の変換素子を覆うパッシベーション層を形成する第４工程を更に有することを特徴とする請求項１から６のいずれか１項に記載の検出装置の製造方法。
  8. 前記変換素子は光電変換素子であり、
    前記第４工程の後に、放射線を前記光電変換素子が感知可能な光に変換するシンチレータを、前記パッシベーション層の上に形成する第５工程を更に有することを特徴とする請求項７に記載の検出装置の製造方法。
  9. 基板の上に配置された複数の画素と複数の信号配線とを含み、
    前記複数の画素はそれぞれ、前記基板の上に配置されたスイッチ素子と、前記スイッチ素子の上に配置された変換素子と、を含み、
    前記変換素子は、前記スイッチ素子の上に配置され前記スイッチ素子に電気的に接続された第１電極と、複数の前記第１電極の上に跨って配置された半導体層と、を含み、
    複数の前記スイッチ素子は、前記複数の信号配線と電気的に接続されている検出装置であって、
    定電位が供給される定電位配線を更に含み、
    前記複数の画素のうちの欠陥を有する画素において、前記第１電極と前記定電位配線とが電気的に接続されていることを特徴とする検出装置。
  10. 前記欠陥を有する画素のスイッチ素子と、前記複数の信号配線のうち前記欠陥を有する画素のスイッチ素子と電気的に接続された信号配線と、の間の接続が切断されていることを特徴とする請求項９に記載の検出装置。
  11. 前記欠陥を有する画素の変換素子の第１電極と前記定電位配線とを電気的に接続するための複数の接続部材を更に有し、
    前記複数の接続部材は、絶縁層を介して前記定電位配線と少なくとも一部が重なるように配置され、且つ、前記複数の接続部材のうちの所定の接続部材は複数の前記第１電極のうちの所定の第１電極と電気的に接続されており、
    前記複数の接続部材のうち前記欠陥を有する画素の変換素子の第１電極の下に位置する接続部材と前記定電位配線とが重なる位置において、前記接続部材と前記定電位配線とが電気的に接続していることを特徴とする請求項１０に記載の検出装置。
  12. 前記複数の第１電極はそれぞれ前記複数の接続部材のうちの所定の接続部材の上に形成され、且つ、前記所定の接続部材と電気的に接続されており、
    前記複数の接続部材のうち前記欠陥を有する画素の変換素子の第１電極の下に位置する接続部材と前記定電位配線とを露出するように設けられた開口を更に有し、
    前記接続部材と前記定電位配線を接続するための導電層が前記開口に配置されていることを特徴とする請求項１０に記載の検出装置。
  13. 前記複数の信号配線と前記複数のスイッチ素子の上に配置された第１層間絶縁層と、前記第１層間絶縁層の上に配置された第２層間絶縁層と、を更に有し、
    前記定電位配線に接続された前記複数の接続部材及び前記定電位配線は、前記第１層間絶縁層と前記第２層間絶縁層との間に配置されており、
    複数の前記第１電極は、前記第２層間絶縁層の上に配置されており、
    前記欠陥を有する画素において、前記接続部材の上に位置する領域を介して前記接続部材と前記第１電極とが電気的に接続されていることを特徴とする請求項１０に記載の検出装置。
  14. 前記スイッチ素子は、ゲート電極とソースとドレインとチャネルとを有する薄膜トランジスタであり、前記ソースと前記ドレインのうちの一方は前記第１電極と電気的に接続され、前記ソースと前記ドレインのうちの他方は前記信号配線に接続され、
    前記複数の接続部材のうちの１つの接続部材は、前記１つの接続部材の上に配置された第１電極に電気的に接続されたトランジスタのチャネルの上に形成されることを特徴とする請求項１３に記載の検出装置。
  15. 請求項９から１４のいずれか１項に記載の検出装置と、
    前記検出装置からの信号を処理する信号処理手段と、
    前記信号処理手段からの信号を表示するための表示手段と、
    前記信号処理手段からの信号を伝送するための伝送処理手段と、
    を具備する検出システム。
JP2012173961A 2012-08-06 2012-08-06 検出装置の製造方法、検出装置及び検出システム Active JP6053379B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012173961A JP6053379B2 (ja) 2012-08-06 2012-08-06 検出装置の製造方法、検出装置及び検出システム
US13/958,270 US9293506B2 (en) 2012-08-06 2013-08-02 Detection apparatus, detection system, and method for manufacturing detection apparatus
CN201310335357.0A CN103579271A (zh) 2012-08-06 2013-08-05 检测装置、检测系统和检测装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012173961A JP6053379B2 (ja) 2012-08-06 2012-08-06 検出装置の製造方法、検出装置及び検出システム

Publications (2)

Publication Number Publication Date
JP2014033138A JP2014033138A (ja) 2014-02-20
JP6053379B2 true JP6053379B2 (ja) 2016-12-27

Family

ID=50024621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012173961A Active JP6053379B2 (ja) 2012-08-06 2012-08-06 検出装置の製造方法、検出装置及び検出システム

Country Status (3)

Country Link
US (1) US9293506B2 (ja)
JP (1) JP6053379B2 (ja)
CN (1) CN103579271A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9674470B2 (en) 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
KR102022819B1 (ko) 2016-05-31 2019-09-18 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
KR102508784B1 (ko) * 2018-06-14 2023-03-09 엘지디스플레이 주식회사 디지털 엑스레이 검출기 및 그 제조 방법
CN109087925B (zh) * 2018-08-09 2020-11-13 京东方科技集团股份有限公司 阵列基板、x射线平板探测器及x射线探测方法
US11843022B2 (en) * 2020-12-03 2023-12-12 Sharp Kabushiki Kaisha X-ray imaging panel and method of manufacturing X-ray imaging panel
US11916094B2 (en) * 2021-08-02 2024-02-27 Sharp Display Technology Corporation Photoelectric conversion panel and method for manufacturing photoelectric conversion panel
JP7449264B2 (ja) * 2021-08-18 2024-03-13 株式会社東芝 放射線検出器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619033A (en) 1995-06-07 1997-04-08 Xerox Corporation Layered solid state photodiode sensor array
JP2001015514A (ja) * 1999-06-30 2001-01-19 Canon Inc 半導体装置の製造方法
JP3469143B2 (ja) * 1999-11-02 2003-11-25 シャープ株式会社 アクティブマトリクス基板及びそれを備えた二次元画像検出器
JP2002009272A (ja) * 2000-06-26 2002-01-11 Canon Inc 光電変換装置及びそのリペア方法
JP2003332541A (ja) * 2002-05-08 2003-11-21 Canon Inc 撮像装置の製造方法
JP4938961B2 (ja) * 2002-11-13 2012-05-23 キヤノン株式会社 撮像装置、放射線撮像装置及び放射線撮像システム
DE60336291D1 (de) 2002-11-13 2011-04-21 Canon Kk Bildaufnahmevorrichtung, Strahlungsbildaufnahmevorrichtung und Strahlungsbildaufnahmesystem
JP2007104219A (ja) 2005-10-03 2007-04-19 Canon Inc 放射線撮影装置及びその制御方法、放射線撮影システム
JP4498283B2 (ja) 2006-01-30 2010-07-07 キヤノン株式会社 撮像装置、放射線撮像装置及びこれらの製造方法
JP2009141439A (ja) 2007-12-03 2009-06-25 Canon Inc 放射線撮像装置、その駆動方法及びプログラム
JP5398564B2 (ja) * 2010-01-29 2014-01-29 富士フイルム株式会社 放射線検出素子
US9231133B2 (en) * 2010-09-10 2016-01-05 International Business Machines Corporation Nanowires formed by employing solder nanodots
JP2012114166A (ja) * 2010-11-22 2012-06-14 Canon Inc 検出装置及び放射線検出システム

Also Published As

Publication number Publication date
CN103579271A (zh) 2014-02-12
US9293506B2 (en) 2016-03-22
US20140035006A1 (en) 2014-02-06
JP2014033138A (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
JP6053379B2 (ja) 検出装置の製造方法、検出装置及び検出システム
JP6463136B2 (ja) 放射線検出装置及び放射線検出システム
JP5709709B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
JP5280671B2 (ja) 画像検出器および放射線検出システム
JP5978625B2 (ja) 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
US9401382B2 (en) Image sensor and manufacturing method thereof
JP5709810B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
US8586399B2 (en) Detection device manufacturing method using impurity semiconductor layer in arrayed pixels
US20130299711A1 (en) Detection device, detection system, and method of manufacturing detection device
US20130264485A1 (en) Method of manufacturing radiation detection apparatus, radiation detection apparatus, and radiation imaging system
JP2013235935A (ja) 検出装置の製造方法、その検出装置及び検出システム
JP2014110352A (ja) 検出装置の製造方法
JP2014236162A (ja) 検出装置、その製造方法及び放射線検出システム
JP2004179645A (ja) 撮像装置、放射線撮像装置及び放射線撮像システム
JP2011159744A (ja) 放射線検出素子
JP2014225527A (ja) 検出装置、及び、検出システム
US9165957B2 (en) Detecting device, detecting system, and manufacturing method of detecting device
JP2013157347A (ja) 撮像装置およびその製造方法ならびに撮像表示システム
US20140339431A1 (en) Detecting apparatus and detecting system
JP2011176274A (ja) 放射線検出素子
JP5996019B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
JP6164924B2 (ja) 検出装置、及び、検出システム
JP2004085383A (ja) 放射線検出装置及びその製造方法
JP2014225526A (ja) 検出装置、及び、検出システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161129

R151 Written notification of patent or utility model registration

Ref document number: 6053379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151