JP5280671B2 - 画像検出器および放射線検出システム - Google Patents

Description

本発明は、薄膜トランジスタを有する多数の画素が２次元状に配列された画像検出器に関するものであり、特にその画素の構造に関するものである。

近年、ＴＦＴアクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（ｆｌａｔ ｐａｎｅｌ ｄｅｔｅｃｔｏｒ）が実用化されている。従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。

まず、図２０を用いて、ＦＰＤを用いた放射線画像検出器について説明する。

放射線画像検出器は、電荷収集電極１１をアレイ状に配置したアクティブマトリックス基板１０上に、電磁波導電性を有する半導体膜６が形成され、その上にバイアス電極７が順次形成されている。上部電極７は高圧電源に接続されている。

そして、半導体膜６は、セレンを主成分とする膜厚１００〜１０００μｍの非晶質ａ−Ｓｅ膜で、Ｘ線が照射されると膜の内部に電荷を発生する。アクティブマトリックス基板１０上にアレイ状に配置された電荷収集電極１１の近傍には、ＴＦＴスイッチ４と電荷蓄積容量５とが設けられており、ＴＦＴスイッチ４のドレイン電極と電荷蓄積容量５の一方の電極とが接続されている。そして、電荷蓄積容量５の他方の電極は蓄積容量配線１０２に接続されている。ＴＦＴスイッチ４のゲート電極にはスキャン配線１０１が接続されており、ソース電極にはデータ配線３が接続されており、データ配線３の終端には信号検出器（アンプ）１０５が接続されている（たとえば、特許文献１、特許文献２参照）。

次に、上記構造の放射線画像検出器の動作原理について説明する。

図２０の上方よりＸ線が照射されると半導体膜６は内部に電荷を発生する。その発生した電荷のうち正孔はバイアス電極７と電荷収集電極１１との間の電位差により電荷収集電極１１に集められ、電荷収集電極１１に電気的に接続された電荷蓄積容量５に蓄積される。半導体膜６はＸ線量に応じて異なる電荷量を発生するため、Ｘ線が担持した画像情報に応じた電荷が各画素の電荷蓄積容量に蓄積される。その後、スキャン配線１０１を介してＴＦＴスイッチ４をＯＮ状態にする信号を順次加え、データ配線３を介して各電荷蓄積容量５に蓄積された電荷を取り出す。さらに信号検出器１０５で各画素の電荷量を検出することにより画像情報を読み取ることができる。

次に、一般的な液晶パネル等の製造技術を用いてＴＦＴアクティブマトリックス基板の製造した場合の画素の構造について説明する。図２１は、放射線画像検出器の１画素単位の構造を示す断面図、図２２はその平面図である。図２１は、図２２の２１−２１線断面図である。

放射線画像検出器は、図２１および図２２に示すように、ガラス基板１上に、ゲート電極２、スキャン配線１０１、蓄積容量下部電極１４および蓄積容量配線１０２が設けられている。そして、ゲート電極２、スキャン配線１０１、蓄積容量下部電極１４および蓄積容量配線１０２の上方には、ゲート絶縁膜１５が設けられている。ゲート電極２の上方には、ゲート絶縁膜１５を介して、半導体層８が形成されている。そして、半導体層８上には、ソース電極９とドレイン電極１３とが形成されている。蓄積容量上部電極１８は、電荷蓄積容量５を構成する層の上方に積層されている。そして、ソース電極９、ドレイン電極１３および蓄積容量上部電極１８と同じ金属層に、データ配線３が設けられている。そして、データ配線、蓄積容量上部電極１８、ソース電極９およびドレイン電極１３の上方に絶縁保護膜１７が配されている。

そして、絶縁保護膜１７の上方には、層間絶縁膜１２が設けられている。層間絶縁膜１２の上層、すなわちアクティブマトリックス基板１０の最上層には電荷収集電極１１が設けられている。電荷収集電極１１とＴＦＴスイッチ４とは蓄積容量上部電極１８およびドレイン電極１３を介して接続されている。また、データ配線３とスキャン配線１０１および蓄積容量配線１０２とは、ゲート絶縁膜１５を介して交差している。そして、アクティブマトリックス基板１０上に半導体膜６およびバイアス電極７が形成されている。
特開平１１−１９０７７４号公報 特開２００１−１３５８０９号公報

上記のような構成の放射線画像検出器において、ＴＦＴアレイの製造歩留り低下と検出画像の画質劣化の２つの解決すべき重要課題が存在する。

まず、ＴＦＴアレイの製造歩留りの課題について説明する。

ＴＦＴアレイ製造時における不良は、大きく分けると、ライン欠陥不良と点欠陥不良が存在する。このうち、点欠陥不良は、画像検出器では、画像処理によって補正処理が可能なため、あまり大きな問題とはならない。一方、ライン欠陥不良、なかでも蓄積容量配線とスキャン配線あるいはデータ配線とのリーク不良は、ＴＦＴアレイ工程におけるレーザーリペア等の物理的修正や、画像補正による修正も困難であるため、致命的な欠陥となり、ＴＦＴアレイの製造コストを上昇させる原因である。

図２１において、スキャン配線、ゲート電極および蓄積容量配線は、同層の金属層（ゲートレイヤ）に形成されている。このため、ゲートレイヤ形成時にパターンニング不良が発生し、スキャン配線あるいはゲート電極と蓄積容量配線間に導電材料が残った場合、スキャン配線と蓄積容量配線間でリーク不良を発生する。

この不良は、画像検出器の解像度が狭くなるほど、発生頻度が高くなる。

次に、検出画像の画質の課題について説明する。

上記のような構成の放射線画像検出器において、検出画像の画質を向上させるためには、当然ながら放射線画像検出器の電子ノイズの低減が重要である。一般的に、上記のような構成のアクティブマトリックス基板を用いた放射線画像検出器においては、電子ノイズは、データ配線の配線容量による影響が大きい。したがって、検出画像の画質を向上させるためには、データ配線の配線容量の低減が最大の課題となっている。

このデータ配線の配線容量は、例えば、１本のデータ配線の配線容量をＣｄ＿ｌｉｎｅとすると、下式のように表現できる。
Ｃｄ＿ｌｉｎｅ＝Ｎｇａｔｅ × （Ｃｄｇｘ ＋ Ｃｄｃｓｘ ＋ Ｃｔｆｔ ＋ Ｃｄｐ）
＋Ｃｃｏｍ
ただし、Ｎｇａｔｅはデータ配線に交差するスキャン配線数、Ｃｄｇｘはデータ配線とスキャン配線の交差部容量、Ｃｄｃｓｘはデータ配線と蓄積容量配線の交差部容量、Ｃｔｆｔはデータ配線とＴＦＴスイッチとの間のＴＦＴ部容量、Ｃｄｐはデータ配線と電荷収集電極との間のカップリング容量、Ｃｃｏｍはバイアス電極とデータ配線との間の容量である。

通常、ＣｏｍとＣｄｐは小さいので省略でき、下式のように表現できる。

Ｃｄ＿ｌｉｎｅ＝Ｎｇａｔｅ × （Ｃｄｇｘ ＋ Ｃｄｃｓｘ ＋ Ｃｔｆｔ）
ここで、ゲート絶縁膜１５として、膜厚３００ｎｍ、比誘電率７．５の膜を使用した場合について考える。スキャン配線１０１および蓄積容量配線１０２の幅は１０μｍ、データ配線３の幅は１０μｍである。ＴＦＴ部容量は、チャネル幅とチャネル長によって決定するが０．０１ｐＦとする。データ配線に交差するスキャン配線数は１５００本である。そうすると、Ｃｄｇｘ＝０．０２５６ｐＦ、Ｃｄｃｓｘ＝０．０２５６ｐＦ、Ｃｔｆｔ＝０．０１ｐＦ、Ｎｇｅｔｅ＝１５００であるため、Ｃｄ＿ｌｉｎｅ＝９１．８ｐＦとなる。

ゲート絶縁膜１５を厚くすることにより上記の交差部容量を低減することも可能であるが、その場合、ＴＦＴスイッチ４の駆動能力は反比例して低下する。このため、ＴＦＴスイッチ４のサイズを拡大する必要があり、面積が大きくなってしまう。

本発明は、上記の事情に鑑み、ＴＦＴアレイの製造歩留りを向上させ、また、電子ノイズを低減させて検出画像の画質を向上させることができる画像検出器を提供することを目的とする。

本発明の画像検出器は、基板上に、電磁波が照射されると電荷を発生する半導体膜と、並列配置された複数のスキャン配線と、該スキャン配線と交差して設けられた複数のデータ配線と、前記スキャン配線と前記データ配線とに接続された薄膜トランジスタ、該半導体膜で発生した電荷を収集する電荷収集電極、および該薄膜トランジスタに接続され、かつ該電荷収集電極で収集された電荷を蓄積する蓄積容量を各々含む、２次元状に設けられた複数の画素と、前記蓄積容量に対して共通にバイアス電圧を印加する複数の共通配線と、を備え、該基板上に、前記スキャン配線および前記薄膜トランジスタのゲート電極を形成する第１金属層と、単層または複層の第１絶縁膜と、前記薄膜トランジスタのソース電極、ドレイン電極、前記蓄積容量を構成する蓄積容量下部電極、および前記共通配線を形成する第２金属層と、単層または複層の第２絶縁膜と、前記第２絶縁膜に形成されたコンタクト部を介して前記ソース電極と接続された前記データ配線、および前記蓄積容量を構成しかつ前記ドレイン電極に接続された蓄積容量上部電極を形成する第３金属層と、がこの順に積層された直接変換型の画像検出器である。

また、上記画像検出器においては、前記ドレイン電極と前記蓄積容量上部電極とは、前記第２絶縁膜に形成されたコンタクト部を介して接続されていることが好ましい。
また、上記画像検出器においては、前記第３金属層上に積層された単層または複層の第３絶縁膜と、前記電荷収集電極を形成する第４金属層と、前記半導体膜と、前記半導体膜に対してバイアス電圧を印加するバイアス電極とがこの順に積層されていることが好ましい。
また、上記画像検出器においては、前記共通配線を、前記データ配線に並行に配置することが好ましい。

また、データ配線とスキャン配線との交差部に、記スキャン配線、第１絶縁膜、半導体層、第２絶縁膜、およびデータ配線がこの順に積層するようにすることができる。

また、蓄積容量上部電極を、第２絶縁膜を介して薄膜トランジスタの上部に配置するようにすることができる。

また、データ配線を、薄膜トランジスタの上部まで延伸するようにすることができる。

また、第２絶縁膜の膜厚を、第１絶縁膜よりも厚くすることができる。

また、第２絶縁膜の誘電率を、第１絶縁膜の誘電率よりも低誘電率にすることができる。

本発明の放射線検出システムは、上記画像検出器と、画像検出器から出力された信号を処理する信号処理手段と、信号処理手段から出力された処理済信号を記憶する記憶手段と、信号処理手段から出力された処理済信号に基づいて画像を表示する表示手段と、画像検出器に向けて放射線を射出する放射線源とを備えるようにすることができる。

本発明の画像検出器は、スキャン配線、データ配線および共通配線のそれぞれが絶縁膜を介して設けられた互いに異なる金属層により形成しているので、ＴＦＴアレイの製造歩留りを向上させることができる。また、検出画像の画質が向上する。

以下、図面を参照して本発明の画像検出器の一実施形態を適用した放射線画像検出器について説明する。

図１は、第１の実施形態の放射線画像検出器の等価回路である。

第１の実施形態の放射線画像検出器は、後述するバイアス電極と半導体膜と電荷収集電極とから構成される画像センサ部１０３と、画像センサ部１０３で検出された電荷信号を蓄積する電荷蓄積容量５と、電荷蓄積容量５に蓄積された電荷を読み出すための薄膜トランジスタ（以下「ＴＦＴスイッチ」という。）４とから構成される画素が２次元状に多数配列されたものである。そして、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための多数のスキャン配線１０１と上記電荷蓄積容量に蓄積された電荷が読み出される多数のデータ配線３とが設けられている。また、電荷蓄積容量５の一方の電極には、蓄積容量配線１０２が接続されている。

そして、各データ配線３には、各データ配線に流れ出した電荷を電気信号として検出する信号検出器１０５が接続され、各スキャン配線１０１には、各スキャン配線にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。そして、各信号検出器１０５およびスキャン信号制御装置１０４には、各信号検出器１０５において検出された電気信号に所定の処理を施すとともに、各信号検出器１０５およびスキャン信号制御装置１０４に信号検出のタイミングを示す制御信号やスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。

ここで、まず、第１の実施形態の放射線画像検出器１００についてより詳細に説明する。図２は、第１の実施形態の放射線画像検出器１００の１画素単位の構造を示す断面図、図３はその平面図である。図２は、図３の２−２線断面図である。

図２に示すように、第１の実施形態の放射線画像検出器１００は、アクティブマトリックス基板１０上に、電磁波導電性を有する半導体膜６、及び、図示しない高圧電源に接続されたバイアス電極７が順次形成されている。半導体膜６は、Ｘ線などの電磁波が照射されることにより、内部に電荷（電子−正孔）を発生するものである。つまり、半導体膜６は電磁波導電性を有し、Ｘ線による画像情報を電荷情報に変換するためのものである。また、半導体膜６は、例えば、セレンを主成分とする非晶質のａ−Ｓｅ（アモルファスセレン）からなる。ここで、主成分とは、５０％以上の含有率を有するということである。

以下に、アクティブマトリックス基板１０について詳しく説明する。

アクティブマトリックス基板１０は、ガラス基板１、ゲート電極２、蓄積容量下部電極１４、ゲート絶縁膜１５、半導体層８、ソース電極９、ドレイン電極１３、蓄積容量上部電極１８、絶縁保護膜１７、データ配線３、層間絶縁膜１２、および電荷収集電極１１を有している。なお、図２においては図示していないが、ゲート電極２には、図３に示すように、スキャン配線１０１が接続されており、ゲート電極２とスキャン配線１０１とは同じ金属層により形成されている。また、蓄積容量下部電極１４には、図３に示すように、蓄積容量配線１０２が接続されており、蓄積容量下部電極１４と蓄積容量配線１０２とは同じ金属層により形成されている。

また、ゲート電極２やゲート絶縁膜１５、ソース電極９、ドレイン電極１３、半導体層８等によりＴＦＴスイッチ４が構成されており、蓄積容量下部電極１４やゲート絶縁膜１５、蓄積容量上部電極１８等により電荷蓄積容量５が構成されている。

ガラス基板１は支持基板であり、ガラス基板１としては、例えば、無アルカリガラス基板（例えば、コーニング社製＃１７３７等）を用いることができる。スキャン配線１０１及びデータ配線３は、図３に示すように、格子状に配列された電極配線であり、その交点にはＴＦＴスイッチ４が形成されている。ＴＦＴスイッチ４はスイッチング素子であり、そのソース電極９は、コンタクトホールを介して各々データ配線３に接続され、ドレイン電極１３は蓄積容量上部電極１８に接続されている。

ゲート絶縁膜１５は、ＳｉＮ_Ｘ や、ＳｉＯ_Ｘ 等からなっている。ゲート絶縁膜１５は、ゲート電極２、スキャン配線１０１、蓄積容量下部電極１４および蓄積容量配線１０２を覆うように設けられており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用し、蓄積容量下部電極１４上に位置する部位は電荷蓄積容量５における誘電体層として作用する。つまり、電荷蓄積容量５は、ゲート電極２と同一層に形成された蓄積容量下部電極１４と蓄積容量上部電極１８との重畳領域によって形成されている。

また、半導体層８はＴＦＴスイッチ４のチャネル部であり、データ配線３に接続されたソース電極９と蓄積容量上部電極１８に接続されたドレイン電極１３とを結ぶ電流の通路である。

絶縁保護膜１７は、ガラス基板１上に、ほぼ全面（ほぼ全領域）にわたって形成されている。これにより、ドレイン電極１３とソース電極９とを保護すると共に、電気的な絶縁分離を図っている。また、絶縁保護膜１７は、蓄積容量下部電極１４と対向している部分上に位置する部位に、コンタクトホール１６を有している。

電荷収集電極１１は、非晶質透明導電酸化膜からなっている。電荷収集電極１１は、コンタクトホール１６を埋めるようにして形成されており、ソース電極９およびドレイン電極１３上、蓄積容量上部電極１８上に積層されている。電荷収集電極１１と半導体膜６とは電気的に導通しており、半導体膜６で発生した電荷を電荷収集電極１１で収集できるようになっている。

層間絶縁膜１２は、感光性を有するアクリル樹脂からなり、ＴＦＴスイッチ４の電気的な絶縁分離を図っている。層間絶縁膜１２には、コンタクトホール１６が貫通しており、電荷収集電極１１はコンタクトホール１６を介して蓄積容量上部電極１８に接続されている。

ガラス基板１上には、ゲート電極２、スキャン配線１０１、蓄積容量下部電極１４および蓄積容量配線１０２が設けられている。ゲート電極２の上方には、ゲート絶縁膜１５を介して、半導体層８が形成されている。半導体層８上には、ソース電極９とドレイン電極１３とが形成されている。蓄積容量上部電極１８は、電荷蓄積容量５を構成する層の上方に積層されている。また、蓄積容量上部電極１８とソース電極９およびドレイン電極１３の上方には絶縁保護膜１７が配されている。

絶縁保護膜１７の上方には、データ配線３が配されている。そして、絶縁保護膜１７およびデータ配線３の上方には、層間絶縁膜１２が設けられている。層間絶縁膜１２の上層、すなわちアクティブマトリックス基板１０の最上層には電荷収集電極１１が設けられている。電荷収集電極１１とＴＦＴスイッチ４とは蓄積容量上部電極１８およびドレイン電極１３を介して接続されている。

バイアス電極７と蓄積容量下部電極１４との間には、図示しない高圧電源が接続されている。

以下に、第１の実施形態の放射線画像検出器の製造工程の一例を、図４を用いて説明する。

まず、ガラス基板１上に、ゲート配線層として、ゲート電極２、スキャン配線１０１、蓄積容量下部電極１４、蓄積容量配線１０２を形成する（図４（Ａ））。ゲート配線層は、ＡｌもしくはＡｌ合金等の低抵抗金属、又は低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなる。膜厚は１００−３００ｎｍ前後でスパッタリング法にてガラス基板上に堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去し、ゲート配線層が完成する。

次に、ゲート配線層上に、ゲート絶縁膜１５、半導体層（アモルファスシリコン層）８、不純物添加半導体層（不図示）を順次堆積する（図４（Ｂ））。ゲート絶縁膜はＳｉＮｘからなり膜厚は２００−６００ｎｍ、半導体層８はアモルファスシリコン層からなり膜厚２０−１００ｎｍ前後、不純物添加半導体層は不純物添加アモルファスシリコン層からなり膜厚１０−５０ｎｍ前後で、Ｐ−ＣＶＤ法にて堆積する。その後、ゲート配線層と同様に、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体層８と不純物添加半導体層をゲート絶縁膜に対し選択的にドライエッチングすることにより半導体活性領域を形成する。

次に、ソース電極９、ドレイン電極１３、蓄積容量上部電極１８を形成する（図４（Ｃ））。ゲート絶縁膜１５および半導体層８の上層に、ソース配線層を堆積する。ソース配線層もゲート配線層と同じく金属膜からなり、ＡｌもしくはＡｌ合金等の低抵抗金属、又は低抵抗金属とバリアメタル層との積層膜、又はＭｏ等の金属膜単層からなる。膜厚は、１００−３００ｎｍ前後である。ゲート配線層と同様にフォトリソグラフィー技術にてパターンニングを行い、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その際、選択的にエッチング法を採用することによりゲート絶縁膜は除去されない。その後、ドライエッチ法にて、不純物添加半導体層と半導体層８の一部を除去しチャネル領域を形成する。

次に、上記のようにして形成された層の上層に、絶縁保護膜１７を堆積する（図４（Ｄ））。絶縁保護膜１７は、ＳｉＮｘ、ＳｉＯ_２等の無機材料からなり、Ｐ−ＣＶＤ法により堆積される。膜厚は２００−６００ｎｍ前後である。ゲート配線層と同様に、フォトリソグラフィー技術にてコンタクトホールのパターンニングを行い、ドライエッチ法にて選択的にパターンニングする。

次に、データ配線３を形成する（図４（Ｅ））。絶縁保護膜１７の上層に、ゲート配線層と同じく金属膜からなり、ＡｌもしくはＡｌ合金等の低抵抗金属、又は低抵抗金属とバリアメタル層との積層膜を形成する。膜厚は１００−４００ｎｍ前後である。ゲート配線層と同様に、フォトリソグラフィー技術にてパターンニングを行い、Ａｌ用のエッチャント等によるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その際、選択的にエッチング法を採用することにより、絶縁保護膜１７は除去されない。

次に、上記のように形成された層の上層に、層間絶縁膜１２を堆積する（図４（Ｆ））。層間絶縁膜はＳｉＮｘ、ＳｉＯ_２等の無機材料か、もしくはＳＯＧ、感光性アクリル材料等の有機絶縁膜材料からなる。一般的に有機絶縁膜材料の方が誘電率が低く、また厚膜化が容易なためデータ配線−電荷収集電極間の容量提言に効果があり好ましい。感光性有機絶縁膜材料の場合には、材料を１〜３μｍ前後の膜厚でスピン塗布後、フォトリソグラフィー技術にてコンタクトホール１６のパターンニングを行い、専用エッチャントにてパターンニングし、焼成することにより完成する。感光性材料でない場合には他のレイヤーと同様にフォトリソグラフィー後にドライエッチなどを行いコンタクトホールの形成を行う。なお、コンタクトホール１６の大きさは、１０μｍ角よりも小さいことが望ましい。コンタクトホール１６が大きい場合、半導体膜６を製膜後に段差部により結晶化が生じるからである。

次に、電荷収集電極１１を形成する（図４（Ｇ））。上記のようにして形成された層の上層に、ＩＴＯ等の透明電極材料をスパッタリング法により堆積する。膜厚は２０−２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、ＩＴＯ用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングする。その際、選択的にエッチングを採用することにより、下層の層間絶縁膜はダメージを受けない。

次に、半導体膜６およびバイアス電極７を形成する（図４（Ｈ））。上記のように形成された層の上層に、ａ−Ｓｅからなり電磁波導電性を有する半導体膜６を真空蒸着法により膜厚が約０．５ｍｍ〜１．５ｍｍになるように成膜する。そして、最後に、半導体膜６の略全面にＡｕ、Ａｌなどからなるバイアス電極７を真空蒸着法により約１００ｎｍの厚さで形成する。

次に、上記構造の放射線画像検出器の動作原理について説明する。バイアス電極７と蓄積容量下部電極１４との間に電圧を印加した状態で、半導体膜６にＸ線が照射されると、半導体膜６内に電荷（電子−正孔対）が発生する。そして、半導体膜６と電荷蓄積容量５とは電気的に直列に接続された構造となっているので、半導体膜６内に発生した電子は＋電極側に、正孔は−電極側に移動し、その結果、電荷蓄積容量５に電荷が蓄積される。

電荷蓄積容量５に蓄積された電荷は、スキャン配線１０１への入力信号によってＴＦＴスイッチ４をＯＮ状態にすることによりデータ配線３を介して外部に取り出すことが可能となる。

そして、スキャン配線１０１とデータ配線３、ＴＦＴスイッチ４及び電荷蓄積容量５は、すべてＸＹマトリクス状に設けられているため、スキャン配線１０１に入力する信号を順次走査し、データ配線３からの信号をデータ配線３毎に検知することにより、二次元的にＸ線の画像情報を得ることが可能となる。

第１の実施形態の放射線画像検出器１００においては、図２に示すように、データ配線３が絶縁保護膜１７を介しソース電極９およびドレイン電極１３の上層に形成されている。このため、データ配線３とスキャン配線１０１との交差部、データ配線３と蓄積容量配線１０２との交差部には、ゲート絶縁膜１５および絶縁保護膜１７が存在している。したがって、データ配線３の配線容量を小さくすることができる。一方、電荷蓄積容量５やＴＦＴスイッチ４には、ゲート絶縁膜１５しか存在しないため蓄積容量電極面積の肥大化や、ＴＦＴ駆動能力の低下を防ぐことができる。

また、ＴＦＴスイッチの製造工程において、静電破壊に起因し、ゲート配線層とソース配線層との間のリーク不良が多発することが問題となっている。第１の実施形態の放射線画像検出器の構造を採用した場合、ＴＦＴスイッチのソース電極−ゲート電極間の方がデータ配線とスキャン配線の交差部よりも絶縁膜が薄いため耐電圧が低く設定されている。これにより、静電気によりリーク不良が発生した場合にも、高い確率でＴＦＴスイッチのリーク不良となる。配線間のリーク不良の場合には、ライン欠陥不良となるが、ＴＦＴスイッチでのリーク不良の場合には、ＴＦＴスイッチを切り離せば単一画素の不良とすることができる。通常、放射線画像検出器では、周辺画素のデータから欠陥画素の情報を生成し、画像補正することにより良品化することができる。一方、ライン欠陥の場合、画像補間による修正は困難な場合が多い。したがって、上記のようにライン欠陥を回避するようにすることによって製造歩留まりを向上することができる。

また、データ配線は低抵抗化することが必要なため、厚膜化することが好ましい。つまり、データ配線の金属層は、ソース電極とドレイン電極の金属層よりも厚くすることが望ましい。しかし、ソース電極とドレイン電極と同層に形成した場合には、金属膜を厚膜化した場合、パターンニングの精度が落ちるため、膜厚に制限があった。これに対し、第１の実施形態の放射線画像検出器によれば、データ配線を、ソース電極およびドレイン電極とは異なる層に形成するようにしたので、データ配線を厚膜化して低抵抗なデータ配線を実現することができ、データ配線ノイズを低減できる。また、ソース電極およびドレイン電極の金属層を薄くすることができるのでプロセスを削減することができる。

次に、具体的な数値を用いて、第１の実施形態の放射線画像検出器のデータ配線の配線容量について説明する。

上述したようにデータ配線の配線容量Ｃｄ＿ｌｉｎｅは下式で表現できる。

Ｃｄ＿ｌｉｎｅ ≒ Ｎｇａｔｅ×（Ｃｄｇｘ ＋ Ｃｄｃｓｘ ＋Ｃｔｆｔ）
ここでは、ゲート絶縁膜１５としてＳｉＮを用い、膜厚は３００ｎｍ、比誘電率は７．５である。一方、絶縁保護層１７もＳｉＮを用い、膜厚は５００ｎｍ、比誘電率は７．５である。スキャン配線１０１、蓄積容量配線１０２の配線幅は１０μｍ、データ配線３の配線幅は１０μｍである。ＴＦＴ容量は、チャネル幅Ｗ、チャネル長Ｌによって決定するが、今回は０．０１ｐＦのものを採用した。ゲートライン数は１５００本である。従来の構造の場合には、Ｃｄｇｘ＝０．０２５６ｐＦ、Ｃｄｃｓｘ＝０．０２５６ｐＦ、Ｃｔｆｔ＝０．０１ｐＦ、Ｎｇａｔｅ＝１５００であるため、Ｃｄ＿ｌｉｎｅ＝９１．８ｐＦとなる。一方、第１の実施形態の放射線画像検出器の構造では、Ｃｄｇｘ＝０．００９６ｐＦ、Ｃｄｃｓｘ＝０．００９６ｐＦとなり、Ｃｄ＿ｌｉｎｅ＝４３．８ｐＦとなる。したがって、データ配線の配線容量を４８％に低減でき、これにより電子ノイズが低減する。

なお、第１の実施形態の放射線画像検出器においては、図３に示すように、データ配線３とスキャン配線１０１との交差部のゲート絶縁膜１５と絶縁保護膜１７との間に半導体層１９を設けるようにしてもよい。このように構成することによりさらにデータ配線３とスキャン配線１０１の交差部の容量を低減することができる。また、半導体層１９を設けるようにすることにより、半導体層のエッチング、ソース電極層のエッチングによるゲート絶縁膜１５の膜減りを防ぐことができるため、ゲート絶縁膜１５の残膜量も厚く、低容量が実現でき、電子ノイズを削減することができる。

次に、第２の実施形態の放射線画像検出器２００についてより詳細に説明する。図２３は、第２の実施形態の放射線画像検出器の等価回路である。図５は、第２の実施形態の放射線画像検出器２００の１画素単位の構造を示す断面図、図６はその平面図である。図５は、図６の５−５線断面図である。

第２の実施形態の放射線画像検出器２００は、第１の実施形態の放射線画像検出器とは、蓄積容量下部電極１４および蓄積容量配線１０２と、蓄積容量上部電極１８の位置が異なる。そして、第２の実施形態の放射線画像検出器２００の蓄積容量配線１０２は、図２３及び図６に示すようにデータ配線３に並行配置されている。この蓄積容量配線１０２は、所定本数毎に、画像センサ部１０３が設けられたセンサアレイ部の領域外で配線１０７に接続されており、この配線１０７がそれぞれ信号検出器１０５に接続されている。各蓄積容量配線１０２には、信号検出器１０５より配線１０７を介して所定電圧Ｖｃｏｍが印加されている。なお、図２３では、各蓄積容量配線１０２が１本の配線１０７に接続されており、簡略化して示している。その他の構成要素については、第１の実施形態と同様である。

図５に示すように、第２の実施形態の放射線画像検出器２００のガラス基板１上には、ゲート電極２、スキャン配線１０１が設けられている。ゲート電極２およびスキャン配線の上方には、ゲート絶縁膜１５が設けられ、そのゲート絶縁膜１５を介して、半導体層８が形成されている。半導体層８上には、ソース電極９とドレイン電極１３とが形成されている。そして、ソース電極９とドレイン電極１３と同じ金属層に蓄積容量下部電極１４および蓄積容量配線１０２が形成されている。そして、ソース電極、ドレイン電極１３、蓄積容量下部電極１４および蓄積容量配線１０２の上方には、絶縁保護膜１７が形成されている。

そして、絶縁保護膜１７の上方には、データ配線３が配されており、そのデータ配線３と同じ金属層に蓄積容量上部電極１８が形成されている。そして、データ配線３および蓄積容量上部電極１８の上方には層間絶縁膜１２が設けられている。層間絶縁膜１２の上層には電荷収集電極１１が設けられている。電荷収集電極１１とＴＦＴスイッチ４とは蓄積容量上部電極１８およびドレイン電極１３を介して接続されている。

また、電荷収集電極１１と蓄積容量上部電極１８とは、層間絶縁膜１２を貫通するコンタクトホール１６によって接続されている。なお、コンタクトホール１６の大きさは、１０μｍ角よりも小さいことが望ましい。コンタクトホール１６が大きい場合、半導体膜６を製膜後に段差部により結晶化が生じるからである。

また、蓄積容量上部電極１８とドレイン電極１３もコンタクトホールによって接続されている。

以下に、第２の実施形態の放射線画像検出器の製造工程の一例を、図７を用いて説明する。なお、製造工程の詳細および材料などについては、第１の実施形態の放射線画像検出器と同様である。

まず、ガラス基板１上に、ゲート配線層として、ゲート電極２、スキャン配線１０１を形成する（図７（Ａ））。次に、ゲート配線層上に、ゲート絶縁膜１５、半導体層８、不純物添加半導体層（不図示）を順次堆積する（図７（Ｂ））。次に、ソース電極９、ドレイン電極１３、蓄積容量下部電極１４および蓄積容量配線１０２を形成する（図７（Ｃ））。次に、上記のようにして形成された層の上層に、絶縁保護膜１７を堆積する（図７（Ｄ））。次に、データ配線３および蓄積容量上部電極１８を形成する（図７（Ｅ））。次に、上記のように形成された層の上層に、層間絶縁膜１２を堆積する（図７（Ｆ））。次に、電荷収集電極１１を形成する（図７（Ｇ））。次に、半導体膜６およびバイアス電極７を形成する（図７（Ｈ））。

第２の実施形態の放射線画像検出器２００においては、第１の実施形態の放射線画像検出器１００と同様に、データ配線３が絶縁保護膜１７を介しソース電極９およびドレイン電極１３の上層に形成されている。このため、データ配線３とスキャン配線１０１との交差部、データ配線３と蓄積容量配線１０２との交差部には、ゲート絶縁膜１５および絶縁保護膜１７が存在している。したがって、データ配線３の配線容量を小さくすることができる。一方、電荷蓄積容量５やＴＦＴスイッチ４には、ゲート絶縁膜１５しか存在しないため蓄積容量電極面積の肥大化や、ＴＦＴ駆動能力の低下を防ぐことができる。

また、第１の実施形態の放射線画像検出器１００と同様に、ＴＦＴスイッチのソース電極−ゲート電極間の方がデータ配線とスキャン配線の交差部よりも絶縁膜が薄いため耐電圧が低く設定されている。これにより、静電気によりリーク不良が発生した場合にも、高い確率でＴＦＴスイッチのリーク不良となる。配線間のリーク不良の場合には、ライン欠陥不良となるが、ＴＦＴスイッチでのリーク不良の場合には、ＴＦＴスイッチを切り離せば単一画素の不良とすることができる。通常、放射線画像検出器では、周辺画素のデータから欠陥画素の情報を生成し、画像補正することにより良品化することができる。一方、ライン欠陥の場合、画像補間による修正は困難な場合が多い。したがって、上記のようにライン欠陥を回避するようにすることによって製造歩留まりを向上することができる。

また、蓄積容量配線１０２は、スキャン配線１０１とゲート絶縁膜１５を介して別層の金属材料で形成されており、データ配線３と絶縁保護膜１７を介して別層の金属材料で形成されている。これにより、蓄積容量配線１０２層形成時にパターンニング不良が発生し、導電材料の膜が残った場合であっても、スキャン配線１０１、データ配線３とのリーク不良を生じない。これにより、画像検出器用のＴＦＴアレイの製造歩留りを大きく改善するため、特に高精細（画素ピッチ＜２００μｍ）の画像検出器用ＴＦＴアレイを製造する場合に有効である。例えば、画素ピッチ２００μｍ、データ配線３の配線幅１０μｍ、蓄積容量配線１０２の幅１０μｍの時、配線間のギャップが９０μｍしかない（さらに、例えば、電荷蓄積容量５の蓄積容量上部電極１８もしくは蓄積容量下部電極１４と同層に形成した場合、この蓄積容量上部電極１８もしくは蓄積容量下部電極１４の幅が１１０μｍとすると、配線間ギャップは４０μｍしかない）。一方で、蓄積容量配線１０２とスキャン配線１０１とデータ配線３とを別層に形成することで、配線形成時のパターンニング不良が発生して導電材料膜の残りが発生しても、蓄積容量配線１０２とデータ配線３間のリーク不良も発生しない。

また、蓄積容量配線１０２は半導体膜６よりも下層に形成されている。これにより、半導体膜６を形成するよりも前の工程ステップで、蓄積容量配線１０２の配線層が形成されるため、放射線画像検出器１００の製造ラインの生産効率を改善することができる。

すなわち、放射線画像検出器１００において、半導体膜６は十分な検出感度を維持するためアクティブマトリックス基板１０に形成される他の層よりも厚い膜を必要とする。例えば、本実施形態では半導体膜６として０．５ｍｍ〜１．５ｍｍのa−Ｓｅを蒸着している。この半導体膜６の堆積工程は、処理時間は長く、高い製造コストが必要である。そこで、半導体膜６よりも下層の主要な配線層の形成を完了し、各工程の画像検査、導通検査等を行なって良品とされたアクティブマトリックス基板１０にのみ半導体膜６を形成する。これにより、もっとも製造効率が低い半導体膜６層の堆積工程の処理枚数を減らすことができ、製造効率が改善する。

また、第１の実施形態の放射線画像検出器１００と同様に、データ配線３を厚膜化して、低抵抗なデータ配線を実現し、データ配線ノイズを低減できる。つまり、データ配線の金属層は、ソース電極とドレイン電極の金属層よりも厚くすることが望ましい。

また、蓄積容量配線１０２をデータ配線３に並行に配置した結果、蓄積容量配線１０２とデータ配線３との交差部がなくなるので、蓄積容量配線１０２とデータ配線３との交差部容量を低減することができ、さらに電子ノイズを削減できる。

また、電荷蓄積容量５を蓄積容量下部電極１４と絶縁保護膜１７と蓄積容量上部電極１８とから構成するようにしたので、ＴＦＴスイッチ４を構成するゲート絶縁膜１５とは異なる絶縁膜で電荷蓄積容量５を構成することができる。ゲート絶縁膜１５で電荷蓄積容量５を構成するようにした場合、ＴＦＴスイッチのＯＮ電流をアップするためにゲート絶縁膜１５を薄くすると、電荷蓄積容量５の蓄積容量も比例して増える。一方、第２の実施形態の放射線画像検出器によれば、ゲート絶縁膜１５を薄くしても電荷蓄積容量５の蓄積容量が増加しないため、画素の電荷転送時間を短縮できる。その結果、理想的なセンサ素子の設計ができるようになり、電子ノイズを削減できる。

次に、具体的な数値を用いて、第２の実施形態の放射線画像検出器のデータ配線の配線容量について説明する。

上述したようにデータ配線の配線容量Ｃｄ＿ｌｉｎｅは下式で表現できる。

Ｃｄ＿ｌｉｎｅ ≒ Ｎｇａｔｅ×（Ｃｄｇｘ ＋ Ｃｄｃｓｘ ＋Ｃｔｆｔ）
ここでは、ゲート絶縁膜１５としてＳｉＮｘを用い、膜厚は３００ｎｍ、比誘電率は７．５である。一方、絶縁保護層１７もＳｉＮｘを用い、膜厚は５００ｎｍ、比誘電率は７．５である。スキャン配線１０１、蓄積容量配線１０２の配線幅は１０μｍ、データ配線３の配線幅は１０μｍである。ＴＦＴ容量は、チャネル幅Ｗ、チャネル長Ｌによって決定するが、今回は０．０１ｐＦのものを採用した。ゲートライン数は１５００本である。従来の構造の場合には、Ｃｄｇｘ＝０．０２５６ｐＦ、Ｃｄｃｓｘ＝０．０２５６ｐＦ、Ｃｔｆｔ＝０．０１ｐＦ、Ｎｇａｔｅ＝１５００であるため、Ｃｄ＿ｌｉｎｅ＝９１．８ｐＦとなる。一方、第２の実施形態の放射線画像検出器の構造では、Ｃｄｇｘ＝０．００９６ｐＦ、Ｃｄｃｓｘ＝０ｐＦ（データ配線と蓄積容量配線との交差部がないため）となり、Ｃｄ＿ｌｉｎｅ＝２９．４ｐＦとなる。したがって、データ配線の配線容量を３２％に低減でき、これにより電子ノイズが低減する。

なお、第２の実施形態の放射線画像検出器においても、図６に示すように、データ配線３とスキャン配線１０１との交差部のゲート絶縁膜１５と絶縁保護膜１７との間に半導体層１９を設けるようにしてもよい。このように構成することによりさらにデータ配線３とスキャン配線１０１の交差部の容量を低減することができる。

また、第２の実施形態の放射線画像検出器において、図８に示すように、蓄積容量上部電極１８を延伸して、絶縁保護膜１７を介してＴＦＴスイッチ４の上部に配置するようにしてもよい。図９に図８の９−９線断面図を示す。たとえば、放射線画像検出器のバイアス電極への印加が正バイアスの場合、電荷蓄積容量５に蓄積される電荷は正となるが、電荷収集電極１１と接続する蓄積容量上部電極１８を図８および図９に示すようにＴＦＴスイッチ４上に延伸することにより、蓄積電荷が大きくなった場合には、ＴＦＴスイッチ４が自動的にＯＮする構造を実現できる。これにより蓄積電荷が大きくなることによって画素が破壊されるのを回避することができる。

また、第２の実施形態の放射線画像検出器において、図１０に示すように、ＴＦＴスイッチ４の上方の層間絶縁膜を除去するようにしてもよい。上記のような構成にすることにより、画素の蓄積電荷が大きくなった場合にＴＦＴスイッチ４が自動的にＯＮする閾値電圧を低くすることができ、より効果的に画素が破壊されるのを回避することができる。

また、第２の実施形態の放射線画像検出器において、図１１に示すように、データ配線３をＴＦＴスイッチ４の上方まで延伸して設けるようにしてもよい。図１２に図１１の１２−１２線断面図を示す。上記のように構成することにより電荷収集電極１１の電位に対するシールド構造を実現することができる。たとえば、電荷収集電極１１に１００Ｖが印加されたとしても、データ配線３の電位が０ＶならばＴＦＴスイッチ４のバックチャネルに電界は印加されない。

また、上記第２の実施形態の放射線画像検出器においては、蓄積容量配線１０２をデータ配線３に並行になるように配置するようにしたが、図１３に示すように、蓄積容量配線１０２をスキャン配線１０１に並行になるように設けてもよい。なお、層構成および製造工程については、上記第２の実施形態の放射線画像検出器と同様である。

次に、第３の実施形態の放射線画像検出器３００についてより詳細に説明する。図１４は、第３の実施形態の放射線画像検出器３００の１画素単位の構造を示す断面図、図１５はその平面図である。図１４は、図１５の１４−１４線断面図である。

第３の実施形態の放射線画像検出器２００は、第２の実施形態の放射線画像検出器とは、蓄積容量配線１０２の位置が異なり、また、電荷収集電極１１が蓄積容量下部電極１４に接続されている。その他の構成要素については、第２の実施形態と同様である。

第３の実施形態の放射線画像検出器３００のガラス基板１上には、ゲート電極２、スキャン配線１０１が設けられている。そして、ゲート電極２およびスキャン配線の上方には、ゲート絶縁膜１５が設けられ、そのゲート絶縁膜１５を介して、半導体層８が形成されている。半導体層８上には、ソース電極９とドレイン電極１３とが形成されている。そして、ソース電極９とドレイン電極１３と同じ金属層に蓄積容量下部電極１４が形成されている。そして、ソース電極、ドレイン電極１３、蓄積容量下部電極１４の上方には、絶縁保護膜１７が形成されている。

そして、絶縁保護膜１７の上方には、データ配線３が配されており、そのデータ配線３と同じ金属層に蓄積容量上部電極１８および蓄積容量配線１０２が形成されている。そして、データ配線３、蓄積容量上部電極１８および蓄積容量配線１０２の上方には層間絶縁膜１２が設けられている。層間絶縁膜１２の上層には電荷収集電極１１が設けられている。電荷収集電極１１とＴＦＴスイッチ４とは蓄積容量下部電極１４およびドレイン電極１３を介して接続されている。

また、電荷収集電極１１と蓄積容量下部電極１４とは、層間絶縁膜１２および絶縁保護膜１７を貫通するコンタクトホール１６によって接続されている。なお、コンタクトホール１６の大きさは、１０μｍ角よりも小さいことが望ましい。コンタクトホール１６が大きい場合、半導体膜６を製膜後に段差部により結晶化が生じるからである。

以下に、第３の実施形態の放射線画像検出器の製造工程の一例を、図１６を用いて説明する。なお、製造工程の詳細および材料などについては、第１の実施形態の放射線画像検出器と同様である。

まず、ガラス基板１上に、ゲート配線層として、ゲート電極２、スキャン配線１０１を形成する（図１６（Ａ））。次に、ゲート配線層上に、ゲート絶縁膜１５、半導体層８、不純物添加半導体層（不図示）を順次堆積する（図１６（Ｂ））。次に、ソース電極９、ドレイン電極１３、蓄積容量下部電極１４を形成する（図１６（Ｃ））。次に、上記のようにして形成された層の上層に、絶縁保護膜１７を堆積する（図１６（Ｄ））。次に、データ配線３、蓄積容量上部電極１８および蓄積容量配線１０２を形成する（図１６（Ｅ））。次に、上記のように形成された層の上層に、層間絶縁膜１２を堆積する（図１６（Ｆ））。次に、電荷収集電極１１を形成する（図１６（Ｇ））。次に、半導体膜６およびバイアス電極７を形成する（図１６（Ｈ））。

第３の実施形態の放射線画像検出器３００においても、基本的には、第２の実施形態の放射線画像検出器２００と同様の効果を得ることができる。

また、第３の実施形態の放射線画像検出器は、蓄積容量配線１０２とスキャン配線１０１との交差部にもゲート絶縁膜１５と絶縁保護膜１７が配置されていることである。これにより、蓄積容量配線１０２およびスキャン配線１０１の配線容量を低減することができる。

また、電荷蓄積容量５は、蓄積容量下部電極１４−蓄積容量上部電極１８間と、電荷収集電極１１−蓄積容量上部電極１８間の上下２層で構成される。このため、単位面積あたりの容量を大きくすることができ、蓄積容量上部電極１８の面積を小さくすることができる。蓄積容量上部電極１８の面積が小さい場合には、データ配線３−蓄積容量上部電極１８間の距離を広くとることができ、リーク不良を低減することができる。

また、電荷蓄積容量５を蓄積容量下部電極１４と絶縁保護膜１７と蓄積容量上部電極１８とから構成するようにしたので、ＴＦＴスイッチ４を構成するゲート絶縁膜１５とは異なる絶縁膜で電荷蓄積容量５を構成することができる。ゲート絶縁膜１５で電荷蓄積容量５を構成するようにした場合、ＴＦＴスイッチのＯＮ電流をアップするためにゲート絶縁膜１５を薄くすると、電荷蓄積容量５の蓄積容量も比例して増える。一方、第２の実施形態の放射線画像検出器によれば、ゲート絶縁膜１５を薄くしても電荷蓄積容量５の蓄積容量が増加しないため、画素の電荷転送時間を短縮できる。その結果、理想的なセンサ素子の設計ができるようになり、電子ノイズを削減できる。

なお、第２及び第３の実施形態の放射線画像検出器では、共通配線として、各電荷蓄積容量５の蓄積容量下部電極１４に対して共通にバイアス電圧を印加するための蓄積容量配線１０２をデータ配線３と並行に配置した場合について説明し、また、第２の実施形態の放射線画像検出器では、スキャン配線１０１、データ配線３及び蓄積容量配線１０２をそれぞれが絶縁膜を介して設けられた互いに異なる金属層により形成した場合について説明したが、本発明はこれに限定されるものではない。例えば、各画像センサ部１０３に対応して個別にバイアス電極７を形成して、半導体膜６に対して各バイアス電極７からバイアス電圧を印加するように構成した場合、共通配線として、各バイアス電極７にバイアス電圧を印加するためのバイアス配線をデータ配線３と並行に配置し、また、当該バイアス配線、スキャン配線１０１、データ配線３を絶縁膜を介して互いに異なる金属層により形成するようにしてもよい。

また、第１〜第３の実施形態の放射線画像検出器では、半導体膜６において放射線を直接電荷に変換する、いわゆる直接変換型の放射線画像検出器に適用した場合について説明したが、本発明はこれに限定されるものではない。例えば、放射線が衝突することにより電磁波（例えば、光）を発する物質、いわゆるシンチレータにより発生した光を光電変換し、得られる電荷を各光電変換素子に付随する容量（補助容量をさらに付設する場合もある）に蓄積する、いわゆる間接変換型の放射線画像検出器において、各光電変換素子の電極にバイアス電圧を印加するためのバイアス配線を同様の構成としてもよい。

また、第３の実施形態の放射線画像検出器においても、図１５に示すように、データ配線３とスキャン配線１０１との交差部のゲート絶縁膜１５と絶縁保護膜１７との間に半導体層１９を設けるようにしてもよい。このように構成することによりさらにデータ配線３とスキャン配線１０１の交差部の容量を低減することができる。

また、第３の実施形態の放射線画像検出器において、図１７に示すように、蓄積容量上部電極１８を延伸して、絶縁保護膜１７を介してＴＦＴスイッチ４の上部に配置するようにしてもよい。図１８に図１７の１８−１８線断面図を示す。上記のように構成することにより電荷収集電極１１の電位に対するシールド構造を実現することができる。たとえば、電荷収集電極１１に１００Ｖが印加されたとしても、データ配線３の電位が０ＶならばＴＦＴスイッチ４のバックチャネルに電界は印加されない。

また、上記第１から第３の実施形態の放射線画像検出器においては、絶縁保護膜１７の厚さはゲート絶縁膜１５の厚さよりも厚くすることが望ましい。表１に、ゲート絶縁膜１５および絶縁保護膜１７の材料、ゲート絶縁膜１５および絶縁保護膜１７の厚さおよび誘電率の適切な範囲、より好ましい範囲および理想値を示す。ゲート絶縁膜１５はＴＦＴスイッチ４の駆動能力を高くするために薄くすることが望ましく、絶縁保護膜１７はデータ配線の配線容量を低減するために厚くすることが望ましい。

また、上記第１から第３の実施形態の放射線画像検出器においては、絶縁保護膜１７の誘電率はゲート絶縁膜１５の誘電率よりも低誘電率とすることが望ましい。表２に、ゲート絶縁膜１５と絶縁保護膜１７の材料、ゲート絶縁膜１５および絶縁保護膜１７の厚さおよび誘電率の適切な範囲、より好ましい範囲および理想値を示す。

また、上記第１から第３の実施形態の放射線画像検出器は、たとえば、人体を透過したＸ線像を画像化するＸ線撮像装置等に使用され、Ｘ線等の画像を検出できるイメージセンサである。

すなわち、例えば、図１９に示すように、Ｘ線管球９１から出射されるＸ線による被検体９２の透過Ｘ線像が、本実施形態の放射線画像検出器１００、２００、３００により画像信号に変換されるようになっている。

この放射線画像検出器１００、２００、３００から出力されたアナログ信号は、Ａ／Ｄ変換器９３によりディジタル画像信号に変換され、画像処理装置９４に取り込まれる。画像処理装置９４は、種々の画像処理を行うとともに、保存が必要な画像を画像記憶装置９６に記憶させる。また、画像処理装置９４から出力されるディジタル画像信号は、Ｄ／Ａ変換器９５によりアナログ信号に変換されて、画像モニタ装置９７の画面に表示することができるものとなっている。

また、上記第１から第３の実施形態の放射線画像検出器においては、半導体膜６は、ａ−Ｓｅ、ａ−ＳｅにＬｉ、Ｎａ、Ｋ、Ｃｓ、Ｒｂ等のアルカリ金属を０．００１ｐｐｍから２０ｐｐｍまでの間で微量にドープしたもの、ａ−ＳｅにＬｉＦ、ＮａＦ、ＫＦ、ＣｓＦ、ＲｂＦ等のフッ化物を１０ｐｐｍから１００００ｐｐｍまでの間で微量にドープしたもの、ａ−ＳｅにＰ、Ａｓ、Ｓｂ、Ｇｅを５０ｐｐｍから０．５％までの間添加したもの、またはａ−ＳｅにＡｓを５０ｐｐｍから０．５％までの間添加し、さらにＣｌ、Ｂｒ，Ｉを１ｐｐｍから１００ｐｐｍの間で微量にドープしたもの等から形成することができる。また、ａ−ＳｅにＢｉ_１２ＭＯ_２０（Ｍ：Ｔｉ、Ｓｉ、Ｇｅ）、Ｂｉ_４Ｍ_３Ｏ_１２（Ｍ：Ｔｉ、Ｓｉ、Ｇｅ）、Ｂｉ_２Ｏ_３、ＢｉＭＯ_４（Ｍ：Ｎｂ、Ｔａ、Ｖ）、Ｂｉ_２ＷＯ_６、Ｂｉ_２４Ｂ_２Ｏ_３９、ＺｎＯ、ＺｎＳ、ＺｎＴｅ、ＭＮｂＯ_３（Ｍ：Ｌｉ、Ｎａ、Ｋ）、ＰｂＯ、ＨｇＩ_２、ＰｂＩ_２、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＢｉＩ_３、またはＧａＡｓ等のうち少なくとも１つを主成分とする光導電性物質を含有させたものを利用することができる。

また、半導体膜６が、Ｘ線を直接受けて電荷を発生する場合には、厚みは１００μｍから２ｍｍの範囲内がよい。

特にマンモグラフィ用途では１５０〜２５０μｍ、一般撮影用途においては５００μｍから１．５ｍｍの範囲がよい。

また、半導体膜６として酸化ビスマス複合酸化物を用いてもよい。たとえば、特開２００５−２７４２５７号公報に記載されている。

半導体膜６としてａ−Ｓｅを主成分とするアモルファス半導体を用いる場合は、その結晶化を防止するために半導体膜６とバイアス電極７との間に上部電極界面層を、半導体膜６と電荷収集電極１１との間に下部電極界面層を結晶化を防止するために設けるようにしてもよい。上記電極界面層としては、ａ−ＳｅにＡｓを１％から２０％の範囲で添加したもの、ａ−ＳｅにＳ、Ｔｅ、Ｐ、Ｓｂ、Ｇｅを１％から１０％の範囲で添加したもの、ａ−Ｓｅに上記の元素と他の元素を組み合わせて添加したものなどを用いることができる。または、より結晶化温度の高いＡｓ_２Ｓ_３やＡｓ_２Ｓｅ_３を用いてもよい。

さらに、バイアス電極７または電荷収集電極１１からの電荷注入を防止する目的で、上記添加元素に加えて、特に正孔注入を防止するためにＬｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ等のアルカリ金属や、ＬｉＦ、ＮａＦ、ＫＦ、ＲｂＦ、ＣｓＦ、ＬｉＣｌ、ＮａＣｌ、ＫＣｌ、ＲｂＣＬ、ＣｓＣｌ、ＣｓＢｒ等の分子を１０ｐｐｍ−５０００ｐｐｍの範囲でドープするようにしてもよい。逆に電子注入を防止するためには、Ｃｌ、Ｉ、Ｂｒ等のハロゲン元素や、Ｉｎ_２Ｏ_３等の分子を１０ｐｐｍ−５０００ｐｐｍの範囲でドープするようにしてもよい。また、上部電極界面層および下部電極界面層の厚さは、上記目的を十分果たすように０．０５μｍから１μｍの間に設定するようにすればよい。

また、上記の下部電極界面層、半導体膜、上部電極界面層は、真空度１０^−３から１０^−７Ｔｏｒｒの間の真空槽内において、基板を常温から７０℃の間に保持し、上記各合金を入れたボート、あるいは坩堝を抵抗加熱あるいは電子ビームにより昇温し、合金、化合物を蒸発または昇華させることにより基板上に積層される。

合金、化合物の蒸発温度が大きく異なる場合には、複数の蒸発源に対応した複数のボートを同時に加熱し、個々に制御することで添加濃度、ドープ濃度を制御してもよい。たとえば、Ａｓ_２Ｓｅ_３、ａ−Ｓｅ、ＬｉＦをそれぞれボートに入れ、Ａｓ_２Ｓｅ_３のボートを３４０℃、ａ−Ｓｅのボートを２４０℃、ＬｉＦのボートを８００℃として各ボートのシャッターを開閉することで、ａ−ＳｅＡｓ１０％：ＬｉＦ５００ｐｐｍ／ａ−Ｓｅ／ａ−ＳｅＡｓ１０％という層構成を実現できる。

また、バイアス電極７は金属薄膜であり、材料としては、Ａｕ、Ｎｉ、Ｃｒ、Ｐｔ，Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ、Ａｇ、Ｍｇ、ＭｇＡｇ３−２０％合金、Ｍｇ−Ａｇ系金属間化合物、ＭｇＣｕ３−２０％合金、Ｍｇ−Ｃｕ系金属間化合物などの金属から形成するようにすればよい。たとえば、Ａｕを用いた場合、厚さは１５ｎｍから２００ｎｍ程度であることが望ましい。たとえば、ＭｇＡｇ３−２０％合金を用い、厚さを１００ｎｍから４００ｎｍ程度とすることがより好ましい。

バイアス電極７は、半導体膜６の上面に蒸着により形成されるものである。たとえば、抵抗加熱方式によりボート内で金属塊が融解後にシャッターを開け、１５秒間蒸着し一旦冷却する。そして、抵抗値が十分低くなるまで複数回繰り返すことで形成される。

なお、上記第１から第３の実施形態の放射線画像検出器は、放射線の照射を直接受けて電荷を発生する、いわゆる直接変換型の放射線画像検出器であるが、本発明の画像検出器は、直接変換型の放射線画像検出器に限らず、放射線を蛍光体により一旦光に変換し、その光の照射を受けて電荷を発生する、いわゆる間接変換型の放射線画像検出器にも適用可能である。

間接変換型の放射線画像検出器では、半導体膜６上に蛍光体による層を形成し、一旦Ｘ線を蛍光体に吸収させ、その際に蛍光体から生じる光を受けて半導体膜６が電荷を発生することになるが、半導体膜６としては１μｍから２０μｍ程度の厚さでよい。これにより、画素毎の電荷収集電極１１の静電容量が大きくなるので、直接変換型のように電荷蓄積容量５を別途形成しない場合も多い。

間接変換型の放射線画像検出器では、直接変換型の放射線画像検出器のように半導体膜６を連続的に形成しても良いが、画素毎に区切られた半導体層６を有する光検出素子アレイが用いられることが多い。その場合、バイアス電極７は共通配線によって接続される。

間接変換型の放射線画像検出器では、半導体膜６としてＸ線吸収が大きい素材を用いる必要がないので、アモルファスシリコン（ａ−Ｓｉ）や、電荷発生層と電荷輸送層の積層構造にした有機化合物、などを用いることができる。たとえば、気相成長法、スピンコーティング法やディップコーティング法によって半導体膜６を連続的に形成することによりＴＦＴスイッチ４上に半導体膜６を積層することができる。電荷発生層としては、ベンジミダゾールペリレン（benzimidazoleperylene）、ヒドロキシガリウムフタロシアニン（hydroxygallium phthalocyanine）、チタニルフタロシアニン（titanyl phthalocyanine）、電荷輸送層としてはテトラフェニルジアミン（tetraphenyldiamine）などを用いることができる。

また、間接変換型の放射線画像検出器では、バイアス電極７としてはＸ線を吸収した蛍光体から生じる光を透過する必要があるので、ＩＴＯやＩＺＯなどの光透過性電極が用いられる。

本発明の第１の実施形態の画像検出器の等価回路図 本発明の第１の実施形態の放射線画像検出器の１画素単位の構造を示す断面図 本発明の第１の実施形態の放射線画像検出器の１画素単位の構造を示す平面図 本発明の第１の実施形態の放射線画像検出器の製造工程を説明するための図 本発明の第２の実施形態の放射線画像検出器の１画素単位の構造を示す断面図 本発明の第２の実施形態の放射線画像検出器の１画素単位の構造を示す平面図 本発明の第２の実施形態の放射線画像検出器の製造工程を説明するための図 本発明の第２の実施形態の放射線画像検出器の変形例の１画素単位の構造を示す平面図 本発明の第２の実施形態の放射線画像検出器の変形例の１画素単位の構造を示す断面図 本発明の第２の実施形態の放射線画像検出器の変形例の１画素単位の構造を示す断面図 本発明の第２の実施形態の放射線画像検出器の変形例の１画素単位の構造を示す平面図 本発明の第２の実施形態の放射線画像検出器の変形例の１画素単位の構造を示す断面図 本発明の第２の実施形態の放射線画像検出器の変形例の１画素単位の構造を示す平面図 本発明の第３実施形態の放射線画像検出器の１画素単位の構造を示す断面図 本発明の第３実施形態の放射線画像検出器の１画素単位の構造を示す平面図 本発明の第３の実施形態の放射線画像検出器の製造工程を説明するための図 本発明の第３の実施形態の放射線画像検出器の変形例の１画素単位の構造を示す平面図 本発明の第３の実施形態の放射線画像検出器の変形例の１画素単位の構造を示す断面図 本発明の放射線検出システムの概略構成図 従来の放射線画像検出器の概略構成図 従来の放射線画像検出器の１画素単位の構造を示す断面図 従来の放射線画像検出器の１画素単位の構造を示す平面図 本発明の第２及び第３の実施形態の画像検出器の等価回路図

符号の説明

１ ガラス基板
２ ゲート電極
３ データ配線
４ ＴＦＴスイッチ
５ 電荷蓄積容量
６ 半導体膜
７ バイアス電極
８ 半導体層
９ ソース電極
１０ アクティブマトリックス基板
１１ 電荷収集電極
１２ 層間絶縁膜
１３ ドレイン電極
１４ 蓄積容量下部電極
１５ ゲート絶縁膜
１６ コンタクトホール １７ 絶縁保護膜
１８ 蓄積容量上部電極
１９ 半導体層
１００，２００，３００ 放射線画像検出器
１０１ スキャン配線
１０２ 蓄積容量配線（共通配線）
１０２ 信号検出器
１０３ スキャン信号制御装置
１０４ スキャン信号制御装置
１０５ 信号検出器
１０６ 信号処理装置

Claims (10)

1. 基板上に、
   電磁波が照射されると電荷を発生する半導体膜と、
   並列配置された複数のスキャン配線と、
   該スキャン配線と交差して設けられた複数のデータ配線と、
   前記スキャン配線と前記データ配線とに接続された薄膜トランジスタ、該半導体膜で発生した電荷を収集する電荷収集電極、および該薄膜トランジスタに接続され、かつ該電荷収集電極で収集された電荷を蓄積する蓄積容量を各々含む、２次元状に設けられた複数の画素と、
   前記蓄積容量に対して共通にバイアス電圧を印加する複数の共通配線と、
   を備え、
   該基板上に、
   前記スキャン配線および前記薄膜トランジスタのゲート電極を形成する第１金属層と、
   単層または複層の第１絶縁膜と、
   前記薄膜トランジスタのソース電極、ドレイン電極、前記蓄積容量を構成する蓄積容量下部電極、および前記共通配線を形成する第２金属層と、
   単層または複層の第２絶縁膜と、
   前記第２絶縁膜に形成されたコンタクト部を介して前記ソース電極と接続された前記データ配線、および前記蓄積容量を構成しかつ前記ドレイン電極に接続された蓄積容量上部電極を形成する第３金属層と、
   がこの順に積層されたことを特徴とする直接変換型の画像検出器。
2. 前記ドレイン電極と前記蓄積容量上部電極とは、前記第２絶縁膜に形成されたコンタクト部を介して接続されていることを特徴とする請求項１に記載の画像検出器。
3. 前記第３金属層上に積層された単層または複層の第３絶縁膜と、
   前記電荷収集電極を形成する第４金属層と、
   前記半導体膜と、
   前記半導体膜に対してバイアス電圧を印加するバイアス電極とがこの順に積層されたことを特徴とする請求項１又は請求項２記載の画像検出器。
4. 前記共通配線は、前記データ配線に並行に配置されていることを特徴とする請求項１から請求項３いずれか１項記載の画像検出器。
5. 前記データ配線と前記スキャン配線との交差部に、前記スキャン配線、前記第１絶縁膜、半導体層、前記第２絶縁膜、および前記データ配線がこの順に積層されていることを特徴とする請求項１から請求項４いずれか１項記載の画像検出器。
6. 前記蓄積容量上部電極が、前記第２絶縁膜を介して前記薄膜トランジスタの上部に配置されていることを特徴とする請求項１から請求項５いずれか１項記載の画像検出器。
7. 前記データ配線が、前記薄膜トランジスタの上部まで延伸されていることを特徴とする請求項１から請求項５いずれか１項記載の画像検出器。
8. 前記第２絶縁膜の膜厚が、前記第１絶縁膜よりも厚いことを特徴とする請求項１から請求項７いずれか１項記載の画像検出器。
9. 前記第２絶縁膜の誘電率が、前記第１絶縁膜の誘電率よりも低誘電率であることを特徴とする請求項１から請求項８いずれか１項記載の画像検出器。
10. 請求項１から請求項９いずれか１項記載の画像検出器と、
    前記画像検出器から出力された信号を処理する信号処理手段と、
    前記信号処理手段から出力された処理済信号を記憶する記憶手段と、
    前記信号処理手段から出力された処理済信号に基づいて画像を表示する表示手段と、
    前記画像検出器に向けて放射線を射出する放射線源とを備えたことを特徴とする放射線検出システム。

Images