JP3144091B2 - 2次元イメージセンサ - Google Patents

2次元イメージセンサ

Info

Publication number
JP3144091B2
JP3144091B2 JP04283514A JP28351492A JP3144091B2 JP 3144091 B2 JP3144091 B2 JP 3144091B2 JP 04283514 A JP04283514 A JP 04283514A JP 28351492 A JP28351492 A JP 28351492A JP 3144091 B2 JP3144091 B2 JP 3144091B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
line
conversion element
capacitance
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04283514A
Other languages
English (en)
Other versions
JPH06120475A (ja
Inventor
健一 小林
嘉秀 佐藤
聖吾 蒔田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP04283514A priority Critical patent/JP3144091B2/ja
Publication of JPH06120475A publication Critical patent/JPH06120475A/ja
Application granted granted Critical
Publication of JP3144091B2 publication Critical patent/JP3144091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ファクシミリ、スキャ
ナー、光学式文字読取装置等の画像入力装置に用いられ
る2次元イメージセンサに係り、特にスイッチング素子
として用いられる薄膜トランジスタの特性を向上させ、
小形化を図った2次元イメージセンサに関する。
【0002】
【従来の技術】従来の光学系を用いないイメージセンサ
としては、光電変換素子を有するセンサ部を2次元のマ
トリックス状に配列させて2次元センサ部エリアを形成
し、原稿と密着して用いられる2次元イメージセンサが
ある。この2次元イメージセンサに関する先行技術とし
ては、特開昭57−115880号公報、特開昭64−
62980号公報及び「"Radiation Imaging with 2D a
-Si Sensor Arrays,"I.Fujieda,et al.,Presentedat th
e IEEE Nuclear Science Symposium, 1991 」の文献等
がある。
【0003】ここで、光学系を用いない2次元イメージ
センサの構成及び動作原理について、2次元イメージセ
ンサの全体の等価回路図である図7及び1画素分の等価
回路図である図8、イメージセンサの1画素の平面説明
図である図9、図9のA−A′部分の断面説明図である
図10を使って、具体的に説明する。
【0004】図7に示すように、2次元イメージセンサ
は、複数の光電変換素子11と、それぞれの光電変換素
子11に接続する薄膜トランジスタ12がマトリックス
状に2次元に配列され、水平方向に設けられたライン選
択用のゲ−ト線13と、垂直方向に設けられた画像信号
出力用のデータ線14及び光電変換素子にバイアス電圧
VB を印加するバイアス線17とから構成されている。
【0005】具体的に説明すると、上記2次元イメージ
センサは、行方向にn個、列方向にk個の光電変換素子
11がn×kのマトリックス状に配置され、光電変換素
子を構成するフォトダイオードPDi,j (i=1〜k, j=1〜
n)とその寄生容量CDi,j (i=1〜k, j=1〜n)とにより等
価的に表すことができる。そして、各光電変換素子11
が各薄膜トランジスタTFTi,j (i=1〜k, j=1〜n)のド
レイン電極にそれぞれ接続され、薄膜トランジスタTF
Ti,j のソース電極は各列の光電変換素子を共通とする
ようにn本のデータ線14にそれぞれ接続され、各デー
タ線14には負荷容量CLi (i=1〜n)が設けられ、更に
データ線14は駆動用IC15に接続されている。ま
た、各フォトダイオードPDi,j にはバイアス電圧VB
が列方向のバイアス線17により印加され、各薄膜トラ
ンジスタTFTi,j のゲ−ト電極は、行毎に導通するよ
うにゲ−ト線13を介してゲ−トパルス発生回路16に
接続されている。
【0006】そして、従来の2次元イメージセンサの動
作について説明すると、各光電変換素子で発生する光電
荷は寄生容量CDi,j 等に一定時間蓄積された後、薄膜
トランジスタTFTi,j を電荷転送用スイッチとして用
いて一行毎に順次負荷容量CLi に転送貯蔵される。す
なわち、ゲ−トパルス発生回路16からゲ−ト線13を
介して送出されたゲ−トパルスφG1 により、第1行の
薄膜トランジスタTFT1,1 〜TFT1,n がオンとな
り、第1行の各光電変換素子PD1,1 〜PD1,nで発生
蓄積された電荷が各負荷容量CLi に転送貯蔵される。
そして、各負荷容量CLi に貯蔵された電荷により各デ
ータ線14の電位が変化し、この電圧値を駆動用IC1
5内のアナログスイッチを順次オンして時系列的に出力
線Tout に抽出する。そして、ゲ−トパルスφG2 から
φGk により第2行から第k行の薄膜トランジスタTF
T2,1 〜TFT2,n からTFTk,1 〜TFTk,n がそれ
ぞれオンすることにより各行毎に光電変換素子側の電荷
が転送され、駆動用IC15で順次読み出すことにより
原稿全体の画像信号を得るものである。
【0007】次に、その具体的動作について図8の1画
素分の等価回路図を使って説明する。光電変換素子を構
成するフォトダイオードPDには逆バイアス電圧(V
B)が印加された状態となっており、初期状態としてリ
セットスイッチRSを閉じると、データ線の電位VLは
0Vにリセットされる。そして、光電変換素子上に配置
された原稿に光源からの光が照射されると、その反射光
がフォトダイオードPDに照射し、原稿の濃淡に応じた
光の明暗信号に基づいて生じた光電流IPによる光電荷
が発生し、この電荷が光電変換素子の寄生容量CD及び
薄膜トランジスタTFTのゲート電極とドレイン電極間
のオーバーラップ容量Cgdに貯蔵される。
【0008】次に、ゲ−トパルス発生回路からのゲート
パルスφGにより薄膜トランジスタTFTがオン状態に
なると、フォトダイオードPDとデータ線側を導通させ
て前記電荷を転送して負荷容量CLに貯蔵する。駆動用
IC内のマルチプレクサの信号入力は電位検出方式によ
りハイインピーダンスとしているため、電荷は全て回路
中の容量に保存される。従って、電荷転送とはフォトダ
イオード側の容量(CD、Cgd)とデータ線側容量(C
L、Cgs)との間での電荷の再配分を意味している。続
いて、転送完了後のデータ線の電位VLを検出した後、
次の行のビット信号を転送するために、共通信号線はR
Sによりリセットされる。
【0009】そして、1画素のセンサ部は、図9の平面
説明図に示すように、透光性基板31上に形成された光
電変換を行う光電変換素子(フォトダイオード)32
と、スイッチング素子である薄膜トランジスタ(TF
T)33及び原稿照射用窓34とから構成されている。
また、水平方向(行方向)に設けられたライン選択用の
ゲ−ト線35と、垂直方向(列方向)に設けられたデー
タ線36及び光電変換素子のバイアス線37とから構成
されている。
【0010】そして、図10の断面説明図に示すよう
に、上記構成のセンサ部において、透光性基板31の裏
側から原稿照射用窓34を通って入射した照射光は原稿
45の面で反射され、その反射光が光電変換素子32の
受光部に達し、ここで原稿の明暗に応じた反射光によっ
て光電流が発生し、薄膜トランジスタ33のオン/オフ
により電気信号として読み出されるようになっている。
【0011】
【発明が解決しようとする課題】しかしながら、上記従
来の2次元イメージセンサでは、光電変換素子で発生し
た電荷は光電変換素子の寄生容量CD及び薄膜トランジ
スタTFTのゲ−ト電極とドレイン電極間のオーバーラ
ップ容量Cgdに貯蔵されるものであり、ここにおいて薄
膜トランジスタのスイッチング特性の向上を図るために
はオーバーラップ容量Cgdを小さくする必要があり、ま
た、光電変換素子の寄生容量CDも解像度を高くするた
めには面積を小さくする必要があるが、寄生容量CDと
オーバーラップ容量Cgdの容量を小さくすると、光電変
換素子で発生した電荷を貯蔵するための十分な容量を確
保することが困難となるという問題点があった。
【0012】更に、寄生容量CDは半導体が誘電体とな
る構造となっているので、電圧の印加や露光量により誘
電率が変化し容量値が安定しないという問題点もあっ
た。
【0013】また、データ線側に形成される負荷容量C
Lは2次元イメージセンサのセンサエリアの外側に付加
するように形成していたため、2次元イメージセンサが
大形化するという問題点があった。
【0014】また、上記従来の2次元イメージセンサで
は、垂直方向に設けられた光電変換素子のバイアス線と
水平方向に設けられたゲ−ト線が交差する構造になって
いるため、この交差部で層間絶縁膜を介して容量が形成
されることになる。この容量が形成される交差部は1画
素に対して必ず1か所以上存在し、2次元イメージセン
サの場合は、各薄膜トランジスタTFTi,j のゲ−ト電
極が一行毎に導通するようにゲ−ト線を介してゲ−トパ
ルス発生回路に接続されているため、交差部はゲ−ト線
当たりn箇所以上存在することになる。すると、1本の
ゲ−ト線の配線容量が大きくなり、ゲ−トパルス発生回
路からのゲ−トパルスφGの伝播遅延を引き起こすこと
があった。
【0015】すなわち、同じゲ−ト線に接続された薄膜
トランジスタでもゲ−トパルス発生回路に近い薄膜トラ
ンジスタとゲ−トパルス発生回路から遠い薄膜トランジ
スタとでは、ゲートパルスの伝播遅延により薄膜トラン
ジスタがオン/オフとなるタイミングが徐々に遅れるこ
とになり、光電変換素子で発生蓄積された電荷の負荷容
量CLへの転送不良や転送終了後のデータ線の電位のば
らつき等を引き起こすという問題点があった。
【0016】本発明は上記実情に鑑みて為されたもの
で、薄膜トランジスタのスイッチング特性や光電変換素
子の解像度を損なうことなく、またゲート線におけるゲ
ートパルスφGの伝播遅延を防止して、装置の小形化を
図り、高性能の2次元イメージセンサを提供することを
目的とする。
【0017】
【課題を解決するための手段】上記目的を達成するため
請求項1に記載の発明は、透光性基板上に、受光量に応
じて電荷を発生させる複数の光電変換素子と、前記光電
変換素子にそれぞれ接続するスイッチング素子とがマト
リックス状に2次元に配列され、水平方向に設けられ、
前記スイッチング素子を水平方向のライン毎に選択する
ライン選択用のゲート線と、垂直方向に設けられ、前記
光電変換素子に発生した電荷が転送されるデータ線と、
前記垂直方向に設けられ、前記光電変換素子にバイアス
電圧を印加するバイアス線とを有する2次元イメージセ
ンサにおいて、前記光電変換素子と交差する下層に一定
電位の配線を前記水平方向に形成し、絶縁層を介して前
記一定電位の配線を前記データ線に交差させて前記デー
タ線側の容量とすることを特徴としている。
【0018】請求項2に記載の発明は、透光性基板上
に、受光量に応じて電荷を発生させる複数の光電変換素
子と、前記光電変換素子にそれぞれ接続するスイッチン
グ素子とがマトリックス状に2次元に配列され、水平方
向に設けられ、前記スイッチング素子を水平方向のライ
ン毎に選択するライン選択用のゲート線と、垂直方向に
設けられ、前記光電変換素子に発生した電荷が転送され
るデータ線と、前記垂直方向に設けられ、前記光電変換
素子にバイアス電圧を印加するバイアス線とを有する2
次元イメージセンサにおいて、前記光電変換素子と交差
する下層に一定電位の配線を前記水平方向に形成し、絶
縁層を介して前記一定電位の配線を前記光電変換素子と
前記スイッチング素子とを接続する接続配線に交差させ
前記光電変換素子側の容量とすることを特徴としてい
る。
【0019】請求項3に記載の発明は、透光性基板上
に、受光量に応じて電荷を発生させる複数の光電変換素
子と、前記光電変換素子にそれぞれ接続するスイッチン
グ素子とがマトリックス状に2次元に配列され、水平方
向に設けられ、前記スイッチング素子を水平方向のライ
ン毎に選択するライン選択用のゲート線と、垂直方向に
設けられ、前記光電変換素子に発生した電荷が転送され
るデータ線とを有する2次元イメージセンサにおいて、
前記水平方向に前記光電変換素子にバイアス電圧を印加
するバイアス線を配列し、絶縁層を介して前記バイアス
線を前記データ線に交差させて前記データ線側の容量と
することを特徴としている。
【0020】
【作用】請求項1記載の発明によれば、光電変換素子と
スイッチング素子とがマトリックス状に2次元に配列さ
れ、水平方向にゲート線が配列され、垂直方向にデータ
線とバイアス線が配列された2次元イメージセンサにお
いて、前記光電変換素子と交差する下層に一定電位の配
線を前記水平方向に形成し、絶縁層を介して前記一定電
位の配線を前記データ線に交差させて前記データ線側の
容量としているので、データ線側の容量について光電変
換素子等を形成する薄膜プロセスで同時に形成すること
できる。また、画素内にデータ線側の容量を形成する
ので、2次元に配置された光電変換素子の外側に配置し
ていたデータ線側の容量を小さくすることができる。
【0021】請求項2記載の発明によれば、光電変換素
子とスイッチング素子とがマトリックス状に2次元に配
列され、水平方向にゲート線が配列され、垂直方向にデ
ータ線とバイアス線が配列された2次元イメージセンサ
において、前記光電変換素子と交差する下層に一定電位
の配線を前記水平方向に形成し、絶縁層を介して前記一
定電位の配線を前記光電変換素子と前記スイッチング素
子とを接続する接続配線に交差させて前記光電変換素子
側の容量としたので、光電変換素子側の寄生容量及びス
イッチング素子におけるオーバーラップ容量に更に光電
変換素子側の容量が付加されたことになるため、光電変
換素子に発生した電荷を蓄積するのに十分な容量を確保
することができる。
【0022】請求項3記載の発明によれば、光電変換素
子とスイッチング素子とがマトリックス状に2次元に配
列され、水平方向にゲート線が配列され、垂直方向にデ
ータ線とバイアス線が配列された2次元イメージセンサ
において、前記水平方向にバイアス線を配列して、絶縁
層を介して前記バイアス線を前記データ線に交差させて
データ線側の容量としているので、データ線側の容量
ついて光電変換素子等を形成する薄膜プロセスで同時に
形成することができる。また、画素内にデータ線側の容
量を形成できるために、2次元に配置された光電変換素
子の外側に配置していたデータ線側の容量を小さくする
ことができる。更にゲート線とバイアス線が水平方向に
並行に配列されているため、ゲート線とバイアス線が交
差することがなく、ゲート線の配線容量を大幅に小さく
してゲートパルスの伝播遅延を抑えることができる。
【0023】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図1は、本発明の一実施例に係る2次元イ
メージセンサの1画素の平面説明図であり、図2は、図
1のX−X′部分の断面説明図であり、図3は、図1の
Y−Y′部分の断面説明図である。尚、図9及び図10
と同様の構成をとる部分については同一の符号を付して
説明する。
【0024】本実施例(第1の実施例)の2次元イメー
ジセンサの1画素のセンサ部は、透光性基板31上に光
電変換素子32であるフォトダイオードと、画素選択用
のスイッチング素子である薄膜トランジスタ(TFT)
33と、原稿を照射する原稿照射用窓34とから構成さ
れ、更に水平(行)方向に設けられたライン選択用のゲ
ート線35と、垂直(列)方向に設けられた画像信号を
送出するデータ線36及び光電変換素子32にバイアス
電圧VB を印加するバイアス線37とから構成されてい
る。
【0025】そして、第1の実施例の特徴部分として、
図1及び図3に示すように、基板1上にクロム(Cr1
)等で水平方向にグランド(GND)線38が形成さ
れ、このGND線38に薄膜トランジスタ33のチャネ
ル部分の遮光用配線39がスルーホールを介して接続
し、またデータ線36とGND線38とが交差部aで交
差し、また光電変換素子32の上部透明電極と薄膜トラ
ンジスタ33のドレイン電極とを接続する接続配線40
とGND線38とが交差部bで交差する構成となってい
る。
【0026】第1の実施例の各部について具体的に説明
すると、光電変換素子のフォトダイオードは、ガラス等
の透光性基板31上にクロム(Cr2 )から成る共通電
極となる下部電極と、i形の水素化アモルファスシリコ
ン(i−a−Si:H)の半導体から成る光電変換層
と、酸化インジウム・スズ(ITO)から成る透明電極
とを順次積層したサンドイッチ構造となっている。尚、
下部電極は垂直方向に共通電極となるよう形成され、バ
イアス電圧VB が印加されるバイアス線37にもなって
いる。そして、光電変換素子の受光部には原稿照射用窓
34が設けられている。
【0027】また、薄膜トランジスタTFT33は、基
板31上にクロム(Cr1 )から成るゲート電極と、窒
化シリコン(SiNx )から成るゲート絶縁層と、水素
化アモルファスシリコン(a−Si:H)から成る半導
体活性層と、SiNx から成るチャネル保護膜とが順次
積層され、チャネル保護膜を挟んで半導体活性層上に形
成されるn+ 水素化アモルファスシリコン(n+ a−S
i:H)から成るオーミックコンタクト層と、その上部
のCr2 から成るソース・ドレイン電極と、全体を覆う
ように形成されたポリイミドの層間絶縁層と、その上部
に形成されたアルミニウム(Al)の配線層等から構成
される逆スタガ型のトランジスタとなっている。
【0028】そして、GND線38は、図1及び図3に
示すように、基板31上に水平方向にCr1 で形成さ
れ、光電変換素子32の下部電極の下部を通過する部分
についてはGND線38の線幅が細くしている。これ
は、光電変換素子のバイアス線37となる下部電極とG
ND線38との間におけるショートを少なくするためで
あり。引いては歩留まり向上を図るためである。
【0029】次に、第1の実施例において、新たに付加
された容量について説明する。水平方向にCr1 で形成
されたGND線38と層間絶縁層を介して垂直方向にA
lで形成されたデータ線36との交差部aには負荷容量
CL′が形成され、薄膜トランジスタ33をオンするこ
とで光電変換素子32のフォトダイオードに発生した電
荷が転送貯蔵される負荷容量の一部を形成している。つ
まり、データ線36側の容量を付加したものである。
【0030】従って、従来のデータ線36側の容量CL
に更に交差部aにおける負荷容量CL′が形成されたこ
とになるので、2次元イメージセンサのセンサ部エリア
の外側に設けていた負荷容量CLを小さくすることがで
き、更に交差部aにおける交差面積を大きくして負荷容
量CL′を大きくしてセンサ部エリアの外側に設けてい
た負荷容量CLの代わりにすれば、画素内に形成された
負荷容量CL′だけで容量が足りることになり、イメー
ジセンサの小形化を図ることができる効果がある。つま
り、2次元イメージセンサにおいて、1本のデータ線3
6に対してGND線38の交差部aがk個あるとする
と、負荷容量CL′を大きくすることで、データ線36
毎のトータルの負荷容量がCL′×kとなるものであ
る。また、薄膜トランジスタと負荷容量CL′を同じ薄
膜プロセスで製造することができるため、製造工程を容
易にできる効果がある。
【0031】また、水平方向にCr1 で形成されたGN
D線38と層間絶縁層を介して垂直方向にAlで形成さ
れた光電変換素子32と薄膜トランジスタ33を接続す
る接続配線40との交差部bには付加容量CD′が形成
され、光電変換素子32に発生した電荷を一時的に貯蔵
する容量の一部を形成している。つまり、フォトダイオ
ード側の容量を付加したものである。
【0032】従って、従来のフォトダイオード側の寄生
容量CD及びオーバーラップ容量Cgdに更に交差部bに
おける付加容量CD′が付加されたことになるので、光
電変換素子32に発生した電荷を蓄積するのに十分の容
量を確保することができ、薄膜トランジスタ33のスイ
ッチング特性を向上させることができる効果があり、ま
たセンサの高解像度化を図ることができる効果がある。
【0033】尚、交差部a,bで形成された容量は、い
ずれも一定電位のGND線38を一方の電極とし、ポリ
イミドの層間絶縁層を挟んで形成しているので、電圧の
変化及び露光量によって誘電率が変化することがなく、
安定した容量値を持つ容量とすることができる効果があ
る。
【0034】また、第1の実施例において、水平方向に
設けられたGND線38は、垂直方向に設けられた光電
変換素子32のバイアス線37と交差する部分で細くな
るよう構成されている。これにより、GND線38とバ
イアス線37の上下電極間でのショートを少なくでき、
歩留まりを向上できる効果がある。
【0035】次に、別の実施例(第2の実施例)の2次
元イメージセンサについて図4〜図6を使って説明す
る。図4は、第2の実施例の2次元イメージセンサの1
画素の平面説明図であり、図5は、図4のX−X′部分
の断面説明図であり、図6は、図4のY−Y′部分の断
面説明図である。尚、図1〜図3と同様の構成をとる部
分については同一の符号を付して説明する。
【0036】第2の実施例の2次元イメージセンサの1
画素は、透光性基板31上に光電変換素子32であるフ
ォトダイオードと、画素選択用のスイッチング素子であ
る薄膜トランジスタ(TFT)33と、原稿照射用窓3
4とで構成され、更にライン選択用のゲ−ト線35と光
電変換素子32にバイアス電圧VB を印加するバイアス
線37とが水平方向に設けられて、各々ゲートパルス発
生回路及びバイアス電源に接続され、また、データ線3
6は垂直方向に設けられて、駆動用ICに接続される構
成となっている。
【0037】そして、第2の実施例の特徴部分は、図6
に示すように、水平方向にクロム(Cr2 )で形成され
た光電変換素子32のバイアス線37と垂直方向にアル
ミニウム(Al)で形成されたデータ線36とがポリイ
ミド等の層間絶縁層を介して交差している点である。こ
のバイアス線37とデータ線36とが交差した交差部c
には負荷容量CL″が形成され、薄膜トランジスタ33
をオンすることで光電変換素子32のフォトダイオード
に発生した電荷が転送貯蔵される負荷容量の一部を形成
している。つまり、データ線36側の容量を付加したも
のである。
【0038】従って、従来のデータ線36側の容量CL
に交差部cにおける負荷容量CL″を付加できるので、
2次元イメージセンサのセンサ部エリアの外側に設けて
いた負荷容量CLを小さくでき、更に従来のデータ線3
6側の容量CLの代わりに交差部cにおける負荷容量C
L″を交差面積を大きくする等で大きな容量に形成する
と、センサ部エリアの外側に設けていた負荷容量を画素
内に形成することができ、イメージセンサの小形化を図
ることができる効果がある。更に薄膜トランジスタと負
荷容量を同じ薄膜プロセスで製造することができるた
め、製造工程を容易にできる効果がある。
【0039】更に、交差部cで形成された負荷容量C
L″は、一定電位のバイアス線37を一方の電極とし、
ポリイミド等の層間絶縁層を挟んで形成しているので、
電圧の変化及び露光量によって誘電率が変化することが
なく、安定した容量値を持つ容量とすることができる効
果がある。
【0040】また、第2の実施例の2次元イメージセン
サでは、バイアス線37をゲート線35と並行に水平方
向に配置した構成としているので、バイアス線37とゲ
ート線35とが交差することがなく、従ってゲート線3
5の配線容量を大幅に小さくすることができ、ゲートパ
ルス発生回路16から送出されるゲートパルスφGの伝
播遅延を抑えることができる効果がある。
【0041】次に、第1及び第2の実施例における2次
元イメージセンサの製造方法について以下説明する。ガ
ラス等の透光性基板31上にCr1 をスパッタ法により
500〜1000オングストローム程度着膜し、所定の
形状にパターニングする。これで薄膜トランジスタ(T
FT)33のゲ−ト電極、ゲ−ト線及び第1の実施例に
おけるGND線38が形成される。
【0042】続いて、プラズマCVD法によりSiNx
,a−Si:H,SiNx を各々、数千オングストロ
ーム程度、500〜1000オングストローム程度、数
千オングストローム程度順次積層し、上部SiNx をフ
ォトリソエッチングにより所望のパターンにパターニン
グしてチャネル保護膜を形成した後、上記a−Si:H
とオ−ミックコンタクトをとるためプラズマCVD法に
よりn+ a−Si:Hを数千オングストローム程度着膜
し、更にTFTのソース・ドレイン電極及びフォトダイ
オードの下部電極となるCr2 をスパッタ法により、数
千オングストローム程度着膜する。
【0043】更にフォトダイオードの光電変換層を形成
する為にプラズマCVD法により、SiH4 ガスを用い
てi−a−Si:H層を数百〜数千オングストローム程
度形成し、次にスパッタ法によりフォトダイオードの透
明電極としてITOを数百オングストローム程度形成し
た後、フォトリソエッチングにより、ITO,i−a−
Si:Hを所望のパターンに形成する。次にフォトリソ
エッチングによりCr2 ,n+ a−Si:Hを連続でエ
ッチングして所望のパターンを形成する。このCr2 の
エッチングによりフォトダイオードの下部電極及びバイ
アス線37が形成される。ここで、光電変換素子がPI
Nフォトダイオードであっても構わない。尚、第1の実
施例のバイアス線37は垂直方向に配列され、第2の実
施例のバイアス線37は水平方向に配列されるものであ
る。
【0044】次に、TFTのゲ−ト絶縁層となるSiN
x をフォトリソエッチングによりパターニングし、層間
絶縁層となるポリイミドを所望のパターンに形成した
後、データ線36、接続配線40及びTFTのチャネル
部分を遮光する遮光用配線39をA1でスパッタ法によ
り数μm着膜し、フォトリソエッチングにより所望の形
状の配線パターンに形成する。尚、第1の実施例の接続
配線40はGND線38を交差するよう形成されるもの
である。
【0045】これにより、第1の実施例では、GND線
38とデータ線36及び接続配線40との交差部a,b
に負荷容量CL′及び付加容量CD′が形成されること
になり、また第2の実施例では、バイアス線37とデー
タ線36との交差部cに負荷容量CL″が形成されるこ
とになる。この上に透明保護膜を形成するか、或いは薄
板ガラスを貼り合わせることによって、第1及び第2の
実施例の2次元イメージセンサのセンサ部エリアが形成
される。
【0046】次に、同一基板上、或いは別基板上にアナ
ログマルチプレクサを有する駆動用IC15及びシフト
レジスタから成るゲートパルス発生回路16等を実装し
て、駆動回路を作製して、第1及び第2の実施例である
2次元イメージセンサが完成する。
【0047】
【発明の効果】請求項1記載の発明によれば、光電変換
素子とスイッチング素子とがマトリックス状に2次元に
配列され、水平方向にゲート線が配列され、垂直方向に
データ線とバイアス線が配列された2次元イメージセン
サにおいて、前記光電変換素子と交差する下層に一定電
位の配線を前記水平方向に形成し、絶縁層を介して前記
一定電位の配線を前記データ線に交差させて前記データ
線側の容量としているので、データ線側の容量について
光電変換素子等を形成する薄膜プロセスで同時に形成す
ることができ、また画素内にデータ線側の容量を形成で
きるために、2次元に配置された光電変換素子の外側に
配置していたデータ線側の容量を小さくして2次元イメ
ージセンサを小型化できる効果がある。
【0048】請求項2記載の発明によれば、光電変換素
子とスイッチング素子とがマトリックス状に2次元に配
列され、水平方向にゲート線が配列され、垂直方向にデ
ータ線とバイアス線が配列された2次元イメージセンサ
において、前記光電変換素子と交差する下層に一定電位
の配線を前記水平方向に形成し、絶縁層を介して前記一
定電位の配線を前記光電変換素子と前記スイッチング素
子とを接続する接続配線に交差させて前記光電変換素子
側の容量としているので、光電変換素子側の寄生容量及
びスイッチング素子におけるオーバーラップ容量に更に
光電変換素子側の容量が付加されたことになるため、光
電変換素子に発生した電荷を蓄積するのに十分な容量を
確保することができ、スイッチング素子のスイッチング
特性を向上させることができ、またセンサの高解像度化
を図ることができる効果がある。
【0049】請求項3記載の発明によれば、光電変換素
子とスイッチング素子とがマトリックス状に2次元に配
列され、水平方向にゲート線が配列され、垂直方向にデ
ータ線とバイアス線が配列された2次元イメージセンサ
において、前記水平方向にバイアス線を配列して、絶縁
層を介して前記バイアス線を前記データ線に交差させて
データ線側の容量としているので、データ線側の容量
ついて光電変換素子等を形成する薄膜プロセスで同時に
形成することができ、また画素内にデータ線側の容量を
形成できるために、2次元に配置された光電変換素子の
外側に配置していたデータ線側の容量を小さくして2次
元イメージセンサを小型化できる。更にゲート線とバイ
アス線が水平方向に並行に配列されているため、ゲート
線とバイアス線が交差することがなく、ゲート線の配線
容量を大幅に小さくしてゲートパルスの伝播遅延を抑え
ることができる効果がある。
【図面の簡単な説明】
【図1】 本発明の一実施例(第1の実施例)に係る2
次元イメージセンサの1画素の平面説明図である。
【図2】 図1のX−X′部分の断面説明図である。
【図3】 図1のY−Y′部分の断面説明図である。
【図4】 第2の実施例の2次元イメージセンサの1画
素の平面説明図である。
【図5】 図4のX−X′部分の断面説明図である。
【図6】 図4のY−Y′部分の断面説明図である。
【図7】 従来の2次元イメージセンサの全体の等価回
路図である。
【図8】 従来の2次元イメージセンサの1画素分の等
価回路図である。
【図9】 従来の2次元イメージセンサの1画素の平面
説明図である。
【図10】 図9のA−A′部分の断面説明図である。
【符号の説明】
11,32…光電変換素子、 12,33…薄膜トラン
ジスタ、 13,35…ゲ−ト線、 14,36…デー
タ線、 15…駆動用IC、 16…ケートパルス発生
回路、 17,37…バイアス線、 31…透光性基
板、 34…原稿照射用窓、 38…GND線、 39
…遮光用配線、 40…接続配線、 45…原稿、 C
D…寄生容量、 CD′…付加容量、 CL,CL′,
CL″…負荷容量、 φG…ゲートパルス、 Cgd…ゲ
−ト電極とドレイン電極間のオーバーラップ容量
フロントページの続き (56)参考文献 特開 平4−23470(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/146 H04N 1/028 H04N 5/335

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 透光性基板上に、受光量に応じて電荷を
    発生させる複数の光電変換素子と、前記光電変換素子に
    それぞれ接続するスイッチング素子とがマトリックス状
    に2次元に配列され、水平方向に設けられ、前記スイッ
    チング素子を水平方向のライン毎に選択するライン選択
    用のゲート線と、垂直方向に設けられ、前記光電変換素
    子に発生した電荷が転送されるデータ線と、前記垂直方
    向に設けられ、前記光電変換素子にバイアス電圧を印加
    するバイアス線とを有する2次元イメージセンサにおい
    て、前記光電変換素子と交差する下層に一定電位の配線を前
    記水平方向に形成し、絶縁層を介して前記一定電位の配
    線を前記データ線に交差させて 前記データ線側の容量と
    することを特徴とする2次元イメージセンサ。
  2. 【請求項2】 透光性基板上に、受光量に応じて電荷を
    発生させる複数の光電変換素子と、前記光電変換素子に
    それぞれ接続するスイッチング素子とがマトリックス状
    に2次元に配列され、水平方向に設けられ、前記スイッ
    チング素子を水平方向のライン毎に選択するライン選択
    用のゲート線と、垂直方向に設けられ、前記光電変換素
    子に発生した電荷が転送されるデータ線と、前記垂直方
    向に設けられ、前記光電変換素子にバイアス電圧を印加
    するバイアス線とを有する2次元イメージセンサにおい
    て、前記光電変換素子と交差する下層に一定電位の配線を前
    記水平方向に形成し、絶縁層を介して前記一定電位の配
    線を前記光電変換素子と前記スイッチング素子とを接続
    する接続配線に交差させて 前記光電変換素子側の容量と
    することを特徴とする2次元イメージセンサ。
  3. 【請求項3】 透光性基板上に、受光量に応じて電荷を
    発生させる複数の光電変換素子と、前記光電変換素子に
    それぞれ接続するスイッチング素子とがマトリックス状
    に2次元に配列され、水平方向に設けられ、前記スイッ
    チング素子を水平方向のライン毎に選択するライン選択
    用のゲート線と、垂直方向に設けられ、前記光電変換素
    子に発生した電荷が転送されるデータ線とを有する2次
    元イメージセンサにおいて、 前記水平方向に前記光電変換素子にバイアス電圧を印加
    するバイアス線を配列し、絶縁層を介して前記バイアス
    線を前記データ線に交差させて前記データ線側の容量と
    することを特徴とする2次元イメージセンサ。
JP04283514A 1992-09-30 1992-09-30 2次元イメージセンサ Expired - Fee Related JP3144091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04283514A JP3144091B2 (ja) 1992-09-30 1992-09-30 2次元イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04283514A JP3144091B2 (ja) 1992-09-30 1992-09-30 2次元イメージセンサ

Publications (2)

Publication Number Publication Date
JPH06120475A JPH06120475A (ja) 1994-04-28
JP3144091B2 true JP3144091B2 (ja) 2001-03-07

Family

ID=17666528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04283514A Expired - Fee Related JP3144091B2 (ja) 1992-09-30 1992-09-30 2次元イメージセンサ

Country Status (1)

Country Link
JP (1) JP3144091B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497562B2 (en) 2008-04-23 2013-07-30 Epson Imaging Devices Corporation Solid-state image pickup device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
JP2015188263A (ja) * 2015-07-09 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN106935601B (zh) * 2017-03-13 2019-08-23 京东方科技集团股份有限公司 半导体器件、阵列基板和半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497562B2 (en) 2008-04-23 2013-07-30 Epson Imaging Devices Corporation Solid-state image pickup device

Also Published As

Publication number Publication date
JPH06120475A (ja) 1994-04-28

Similar Documents

Publication Publication Date Title
US5525813A (en) Image sensor having TFT gate electrode surrounding the photoelectric conversion element
TWI230458B (en) Thin film phototransistor, active matrix substrate using the phototransistor, and image scanning device using the substrate
US5329112A (en) Multi-capacitance photodiode image sensor
JPH05183141A (ja) カラーイメージセンサ
JPH0734467B2 (ja) イメージセンサ製造方法
JP2000058808A (ja) 二次元画像検出器
JP3006216B2 (ja) 2次元密着型イメージセンサ及びその駆動方法
JP3144091B2 (ja) 2次元イメージセンサ
KR100560347B1 (ko) 지문인식장치의 tft 지문입력기 제조방법
JPH0730084A (ja) 2次元密着型イメージセンサ
TW202105714A (zh) 包含薄膜電晶體和有機光二極體的影像感測器矩陣陣列裝置
JP4217443B2 (ja) 放射線画像撮影装置及びその製造方法並びに撮像回路基板
JPH05121715A (ja) 密着型2次元ホトセンサおよびその製造方法
JPH0748786B2 (ja) イメージセンサ
JP2998410B2 (ja) 2次元密着型イメージセンサ及びその駆動方法
JP3146509B2 (ja) 2次元密着型イメージセンサ
JPH04373172A (ja) イメージセンサ
JP2939505B2 (ja) 画像読取装置
JPH0693749B2 (ja) イメージセンサのクロストーク補正方法
JPH06164924A (ja) イメージセンサ
JPH0758769B2 (ja) イメージセンサ
JPH065834A (ja) イメージセンサ
JPH0775256B2 (ja) イメージセンサの製造方法
JPH04162671A (ja) イメージセンサ及びその製造方法
JP2864693B2 (ja) イメージセンサ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees