JP3437461B2

JP3437461B2 - 二次元画像検出器

Info

Publication number: JP3437461B2
Application number: JP26532598A
Authority: JP
Inventors: 良弘和泉; 修寺沼
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-09-18
Filing date: 1998-09-18
Publication date: 2003-08-18
Anticipated expiration: 2018-09-18
Also published as: JP2000097771A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｘ線等の放射線、
可視光、および赤外光等の画像を検出できる二次元画像
検出器に関するものである。

【０００２】

【従来の技術】従来より、放射線の二次元画像検出器と
して、Ｘ線を感知して電荷（電子−正孔）を発生する半
導体センサを二次元状に配置し、これらのセンサにそれ
ぞれ電気スイッチを設けて、各行毎に電気スイッチを順
次オンにして各列毎にセンサの電荷を読み出すものが知
られている。このような二次元画像検出器は、例えば、
文献「D.L.Lee,et al.，“A New Digital Detector for
Projection Ragiography",SPIE,2432,pp.237-249,195
5」、「L.S.Jeromin,et al.，“Application of a-Si A
ctive-Matrix Technology in a X-Ray Detector Pane
l",SID 97 DIGEST,pp.91-94,1997 」、および特開平６
−３４２０９８号公報等に具体的な構造や原理が記載さ
れている。

【０００３】以下、上記従来の放射線二次元画像検出器
の構成と原理について説明する。図１０は、上記放射線
二次元画像検出器の構造を模式的に示した図である。ま
た図１１は、１画素当たりの構成断面を模式的に示した
図である。

【０００４】上記放射線二次元画像検出器は、図１０お
よび図１１に示すように、ガラス基板５１上にＸＹマト
リクス状の電極配線（ゲート電極５２およびソース電極
５３）、ＴＦＴ（薄膜トランジスタ）５４、電荷蓄積容
量（Ｃｓ）５５等が形成されたアクティブマトリクス基
板を備えている。また、上記アクティブマトリクス基板
上には、そのほぼ全面に、光導電膜５６、誘電体層５７
および上部電極５８が形成されている。

【０００５】上記電荷蓄積容量５５は、Ｃｓ電極５９
と、上記ＴＦＴ５４のドレイン電極に接続された画素電
極６０とが、絶縁膜６１を介して対向している構成であ
る。

【０００６】上記光導電膜５６は、Ｘ線等の放射線が照
射されることで電荷が発生する半導体材料が用いられる
が、上記文献によれば、暗抵抗が高く、Ｘ線照射に対し
て良好な光導電特性を示すアモルファスセレニウム（ａ
−Ｓｅ）が用いられている。上記光導電膜５６は、真空
蒸着法によって３００〜６００μｍの厚みで形成されて
いる。

【０００７】また、上記アクティブマトリクス基板は、
液晶表示装置を製造する過程で形成されるアクティブマ
トリクス基板を流用することが可能である。例えば、ア
クティブマトリクス型液晶表示装置（ＡＭＬＣＤ）に用
いられるアクティブマトリクス基板は、アモルファスシ
リコン（ａ−Ｓｉ）やポリシリコン（Ｐ−Ｓｉ）によっ
て形成されたＴＦＴや、ＸＹマトリクス電極、電荷蓄積
容量を備えた構造になっている。したがって、若干の設
計変更を行うだけで、放射線二次元画像検出器用のアク
ティブマトリクス基板として利用することが容易であ
る。

【０００８】次に、上記構造の放射線二次元画像検出器
の動作原理について説明する。

【０００９】上記光導電膜５６に放射線が照射される
と、光導電膜５６内に電荷が発生する。図１０、図１１
に示すように、光導電膜５６と電荷蓄積容量５５は電気
的に直列に接続された構造になっているので、上部電極
５８とＣｓ電極５９との間に電圧を印加しておくと、光
導電膜５６で発生した電荷がそれぞれ＋電極側と−電極
側に移動し、その結果、電荷蓄積容量５５に電荷が蓄積
される。尚、光導電膜５６と電荷蓄積容量５５との間に
は、薄い絶縁層からなる電子阻止層６２が形成されてお
り、これが一方側からの電荷の注入を阻止する阻止型フ
ォトダイオードの役割を果たしている。

【００１０】上記の作用で、電荷蓄積容量５５に蓄積さ
れた電荷は、ゲート電極Ｇ１、Ｇ２、Ｇ３、…、Ｇｎの
入力信号によってＴＦＴ５４をオープン状態にすること
でソース電極Ｓ１、Ｓ２、Ｓ３、…、Ｓｎより外部に取
り出すことが可能である。ゲート電極５２およびソース
電極５３、ＴＦＴ５４、および電荷蓄積容量５５等は、
すべてＸＹマトリクス状に設けられているため、ゲート
電極Ｇ１、Ｇ２、Ｇ３、…、Ｇｎに入力する信号を線順
次に走査することで、二次元的にＸ線の画像情報を得る
ことが可能となる。

【００１１】尚、上記二次元画像検出器は、使用する光
導電膜５６がＸ線等の放射線に対する光導電性だけでな
く、可視光や赤外光に対しても光導電性を示す場合は、
可視光や赤外光の二次元画像検出器としても作用する。

【００１２】上記二次元画像検出器では、ａ−Ｓｅが蒸
着法によってアクティブマトリクス基板上に光導電膜５
６として直接成膜された構造になっている。このような
構造の場合、以下のような問題が生じる。

【００１３】１．光導電膜５６として用いられているａ
−Ｓｅは、Ｘ線に対する感度（Ｓ／Ｎ比）が十分でない
ため、長時間Ｘ線を照射して電荷蓄積容量５５を十分に
充電してからでないと情報を読み出すことができない。
そこで、ａ−Ｓｅの代わりに他の半導体材料を光導電膜
５６に使用しようとしても、アクティブマトリクス基板
の耐熱性の問題で使用できる半導体材料が制限される。
例えば、ａ−Ｓｅに比べてＸ線に対する感度向上が期待
できるＣｄＴｅやＣｄＺｎＴｅの多結晶膜は、大面積成
膜に適したＭＯＣＶＤ法で成膜すると、４００℃以上の
成膜温度が必要になる。これに対して、一般にアクティ
ブマトリクス基板にスイッチング素子として形成される
ＴＦＴ５４は、半導体層に約３００℃程度で成膜された
ａ−Ｓｉを用いているため、耐熱温度も約３００℃とな
る。したがって、アクティブマトリクス基板上にＣｄＴ
ｅやＣｄＺｎＴｅの多結晶膜を直接成膜することは困難
である。

【００１４】２．一般にアクティブマトリクス基板は、
半導体の微細加工プロセス（フォトリソグラフィ）を繰
り返し用いることによって製造されており、当然ながら
プロセスが長くなるほど歩留まりが悪化する。上記構造
の場合、アクティブマトリクス基板上に、更に電子阻止
層６２、光導電膜５６、誘電体層５７、および上部電極
５８などを追加形成しているため、この追加プロセスで
不良が発生すると、トータルでの歩留まりが急激に悪化
する。

【００１５】そこで、上記２点の問題を解決する手段と
して、アクティブマトリクス基板と、光導電膜を含む対
向基板とを予め別に形成した後、両基板を異方導電材料
で貼り合せて接続する方法が考えられる。尚、この時、
接続材料に異方導電材料を用いることで、アクティブマ
トリクス基板上に多数配置されている画素が、接続面に
対して法線方向にのみ導通を得ることができるため、接
続面内での隣接画素同士の電気的クロストークを防ぐこ
とができる。

【００１６】上記の異方導電材料としては、接着剤（バ
インダー樹脂）に導電粒子を分散させたいわゆる異方導
電性接着剤が適当である。異方導電性接着剤に用いる導
電粒子としては、Ｎｉなどの金属粒子、Ｎｉなどの金属
にＡｕメッキを施した金属粒子、カーボン粒子、プラス
チック粒子にＡｕ／Ｎｉメッキを施した金属膜被覆プラ
スチック粒子、ＩＴＯ（Indium Tin Oxide）などの透明
導電粒子、Ｎｉ粒子をポリウレタンに混合させた導電粒
子複合プラスチック等が使用でき、接着剤としては、熱
硬化型や、光硬化型、熱可塑型のものが使用できる。

【００１７】図１２（ａ）ないし（ｃ）に、異方導電性
接着剤で接着される両基板の導電原理を示す。先ず、図
１２（ａ）に示すように、貼り合わせられる両基板の一
方（ここでは、アクティブマトリクス基板６３）に異方
導電性接着剤６４を塗布し、図１２（ｂ）に示すよう
に、これに他方の基板（ここでは、対向基板６５）を貼
り合わせて加圧および加熱して両基板を接着する。この
時、上記両基板に一方または両方に、突起形状を有する
電極（突起電極６６）を形成しておき、図１２（ｃ）に
示すように、突起電極６６の領域に存在する導電粒子６
７のみ上下の電極に接触するようにする。これにより、
上下の基板における電極の導通を得ることができる。ま
た、突起電極６６の存在しない領域（すなわち凹部に相
当する領域）は、両基板を貼り合せる際にまき込んだ気
泡や、基板間のギャップを導電粒子６７の径以下に狭め
た際に発生する余分な異方導電性接着剤６４の逃げ場と
して作用する。

【００１８】すなわち、異方導電性接着剤６４を用いて
歩留まり良く両基板を接続しようとした場合、少なくと
も一方の基板に突起電極６６を形成しておくことが望ま
しい。

【００１９】ところで、上記二次元画像検出器の場合、
貼り合わされる両基板（すなわち、アクティブマトリク
ス基板６３、および光導電膜５６を具備した対向基板６
５）のどちらか一方に突起電極６６を形成しようとした
場合、対向基板６５側に突起電極６６を形成するほうが
現実的である。なぜなら、アクティブマトリクス基板６
３は、前述したように、それ自身が微細加工プロセスの
繰り返しによって形成されたものであり、その基板上に
更に突起電極形成プロセスを付加することは、歩留まり
の観点でリスクが大きくなるためである。

【００２０】これに対し、対向基板６５は、アクティブ
マトリクス基板６３に比べ、構造が簡単で加工プロセス
も単純であるため、突起電極形成プロセスを付加して
も、そのリスクは小さい。対向基板６５側に突起電極６
６を形成する方法としては、メッキ法や、スタッドバン
プ法、エッチング法、サンドブラスト法等があり、それ
ぞれ突起電極６６の材料に応じて適当な方法を用いると
よい。

【００２１】

【発明が解決しようとする課題】ところが、上述のよう
な突起電極６６が形成された対向基板６５と、電極配線
が具備されたアクティブマトリクス基板６３とを異方導
電性接着剤６４で貼り合せた構造の二次元画像検出器で
は、対向基板６５に形成する突起電極６６が、アクティ
ブマトリクス基板６３上に形成されているマトリクス上
の電極配線に重畳した場合、該電極配線を流れる電気信
号に悪影響を与えるという問題が生じる。

【００２２】図１３は、対向基板６５側の突起電極６６
と、アクティブマトリクス基板６３側の電極配線（例え
ば、ゲート電極やソース電極）６８とが一部で重なった
場合を示す模式図である。尚、アクティブマトリクス基
板６３は、対向基板６５側と導通を得るための画素電極
以外は、通常、絶縁保護膜６９に覆われており、電極配
線６８も上記絶縁保護膜６９に覆われた形になってい
る。

【００２３】この突起電極６６と電極配線６８との重畳
領域のなかに導電粒子６７が存在する場合、導電粒子６
７は突起電極６６と同電位になり、その結果、図１４に
示すように、突起電極６６と電極配線６８との間に絶縁
保護膜６９を容量とする寄生容量Ｃが発生する。上記寄
生容量Ｃの値は非常に小さいものであるが、二次元画像
検出器の場合、受像面積が比較的広く、電極配線６８の
長さも数十ｃｍと長いため、電極配線６８の１本当りに
発生する寄生容量Ｃの合計は無視できない程度になる場
合がある。

【００２４】上記寄生容量Ｃは、電極配線６８を流れる
電気信号（走査信号やデータ信号）を遅延させると共
に、特に、電極配線６８が各画素の電荷蓄積容量５５の
電荷を読み出すデータラインの場合、上記寄生容量Ｃは
データ信号に対するノイズの原因となりうる。

【００２５】本発明は、上記の問題点を解決するために
なされたもので、その目的は、突起電極が形成された対
向基板と、電極配線が具備されたアクティブマトリクス
基板とを異方導電性接着剤で貼り合わせた構造の二次元
画像検出器において、突起電極と電極配線との間におけ
る寄生容量の発生を抑制することができる二次元画像検
出器を提供することにある。

【００２６】

【課題を解決するための手段】請求項１の二次元画像検
出器は、上記の課題を解決するために、格子状に配列さ
れた電極配線と、各格子点毎に設けられた複数のスイッ
チング素子と、該スイッチング素子を介して上記電極配
線に接続される画素電極を含む電荷蓄積容量とからなる
画素配列層と、上記画素配列層のほぼ全面に対向して形
成される電極部と、上記画素配列層および電極部の間に
形成され、光導電性を有する半導体層とを備えている二
次元画像検出器において、上記画素配列層を含むアクテ
ィブマトリクス基板と、上記電極部および半導体層を含
む対向基板とを備えており、上記アクティブマトリクス
基板の画素配列層と、上記対向基板の半導体層とが対向
するように両基板が配置され、上記両基板は、絶縁性の
接着剤中に導電粒子が分散されてなり画素配列層および
半導体層の対向面の法線方向にのみ導電性を有する異方
導電性接着剤によって接続されていると共に、上記対向
基板には、上記アクティブマトリクス基板との対向面上
に上記アクティブマトリクス基板上の各画素電極と対向
して突起電極が形成され、上記突起電極は、アクティブ
マトリクス基板上の電極配線と重ならない領域に形成さ
れることを特徴としている。

【００２７】請求項２の二次元画像検出器は、上記の課
題を解決するために、格子状に配列された電極配線と、
各格子点毎に設けられた複数のスイッチング素子と、該
スイッチング素子を介して上記電極配線に接続される画
素電極を含む電荷蓄積容量とからなる画素配列層と、上
記画素配列層のほぼ全面に対向して形成される電極部
と、上記画素配列層および電極部の間に形成され、光導
電性を有する半導体層とを備えている二次元画像検出器
において、上記画素配列層を含むアクティブマトリクス
基板と、上記電極部および半導体層を含む対向基板とを
備えており、上記アクティブマトリクス基板の画素配列
層と、上記対向基板の半導体層とが対向するように両基
板が配置され、上記両基板は、絶縁性の接着剤中に導電
粒子が分散されてなり画素配列層および半導体層の対向
面の法線方向にのみ導電性を有する異方導電性接着剤に
よって接続されていると共に、上記対向基板には、上記
アクティブマトリクス基板との対向面上に上記アクティ
ブマトリクス基板上の各画素電極と対向して突起電極が
形成され、上記突起電極は、アクティブマトリクス基板
上のスイッチング素子と重ならない領域に形成されるこ
とを特徴としている。

【００２８】上記請求項１および２の構成によれば、貼
り合わせた両基板の基板間に突起電極が存在しない領域
では、異方導電性接着剤に分散されている導電粒子には
外圧がかからず絶縁性接着剤に覆われた状態のままとな
る。

【００２９】したがって、上記構成では、電極配線また
はスイッチング素子を覆う絶縁保護膜上に導電粒子が密
着する確率が低減され、このため、絶縁保護膜を介して
導電粒子と電極配線（またはスイッチング素子）との間
に発生する寄生容量を低減することが可能となる。この
結果、導電粒子が含有された異方導電性接着剤を用いて
アクティブマトリクス基板と対向基板とを貼り合わす構
造の二次元画像検出器において、走査電極やデータ電極
の電気信号の遅延を最小限に留めることができると共
に、データ電極から読み出される電気信号に対するノイ
ズを最小限に留めることが可能となる。

【００３０】また、突起電極がスイッチング素子にも重
畳しないことにより、スイッチング素子においても、ス
イッチング性能のバラツキや、データ電極から読み出さ
れる電気信号に対するノイズを最小限に留めることが可
能となる。

【００３１】請求項３の二次元画像検出器は、請求項１
または２の構成に加えて、上記突起電極が存在しない領
域におけるアクティブマトリクスと対向基板との基板間
ギャップは、上記異方導電性接着剤に含まれる導電粒子
の直径よりも大きいことを特徴としている。

【００３２】上記の構成によれば、突起電極が存在しな
い領域に存在する導電粒子が、対向基板とアクティブマ
トリクス基板との両方に同時に接触することを防止でき
る。これにより、上記導電粒子と電極配線（またはスイ
ッチング素子）との間の寄生容量の発生を防止できる。

【００３３】請求項４の二次元画像検出器は、請求項１
ないし３の何れかの構成に加えて、上記突起電極は、ア
クティブマトリクス基板の一つの画素電極に対し、複数
に分割されて形成されていることを特徴としている。

【００３４】上記の構成によれば、異方導電性接着剤の
余分な接着剤の逃げ場を、画素内においても形成するこ
とができ、両基板の貼り合わせ接続の歩留りを向上させ
ることができる。

【００３５】請求項５の二次元画像検出器は、請求項１
または２の構成に加えて、上記電荷蓄積容量は、Ｃｓ電
極と画素電極とが絶縁膜を介して対向している構成であ
り、上記突起電極は、上記Ｃｓ電極と重ならない領域に
形成されていることを特徴としている。

【００３６】請求項６の二次元画像検出器は、請求項１
または２の構成に加えて、上記半導体層と突起電極との
間に電子阻止層が形成されているとともに、上記電子阻
止層は画素毎に分割して形成されていることを特徴とし
ている。

【００３７】上記の構成によれば、電子阻止層の電気抵
抗が比較的低い場合に、電子阻止層を対向基板の全面に
形成することにより電子阻止層を伝わって隣接画素同士
で電気的なクロストークが発生することを防止できる。

【００３８】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図９に基づいて説明すれば、以下の通りであ
る。

【００３９】本実施の形態に係る二次元画像検出器は、
図１に示すように、電荷蓄積容量（Ｃｓ）４とスイッチ
ング素子としてのＴＦＴ（薄膜トランジスタ）５とが形
成されたアクティブマトリクス基板１と、突起電極６が
形成された対向基板２とが、異方導電性材料である異方
導電性接着剤３により貼り合わされて構成されている。
尚、ここでの異方導電性材料とは、導電特性に異方性を
有する材料の総称であり、本実施の形態に係る異方導電
性接着剤３は、絶縁性接着剤７に導電粒子８が混合され
てなる。また、上記二次元画像検出器の受像面積を４０
ｃｍ×５０ｃｍとし、アクティブマトリクス基板１上に
形成される画素のピッチは１５０μｍであるとする。

【００４０】上記アクティブマトリクス基板１は、図２
および図３に示すように、ガラス基板９上にゲート電極
（走査電極）１０およびソース電極（データ電極）１１
からなるＸＹマトリクス状の電極配線や、電荷蓄積容量
４およびＴＦＴ５等が形成された構成である。上記電荷
蓄積容量４は、ＴＦＴ５のドレイン電極に接続される画
素電極１２と、Ｃｓ電極１３とによって形成される。上
記Ｃｓ電極１３は、ゲート電極１０と並行に配置され、
上記画素電極１２と共に電荷蓄積容量４を形成するため
に画素電極１２と対向する部分において幅広となってい
る。また、上記電極配線、電荷蓄積容量４、およびＴＦ
Ｔ５により、特許請求の範囲に記載の画素配列層が構成
される。

【００４１】上記ガラス基板９には、無アルカリガラス
基板（例えばコーニング社製＃７０５９や＃１７３７）
を用い、その上にＴａ等の金属膜からなるゲート電極１
０を形成する。ゲート電極１０は、Ｔａ等をスパッタ蒸
着で約３０００Å成膜した後、所望の形状にパターニン
グして得られる。この時、同時にＣｓ電極１３が形成さ
れる。次に、ＳｉＮ_xやＳｉＯ_xからなる絶縁膜１４
を、ＣＶＤ法で約３５００Å成膜して形成する。上記絶
縁膜１４は、上記ＴＦＴ５のゲート絶縁膜、および電荷
蓄積容量４の電極間の誘電層として作用する。尚、絶縁
膜１４としてＳｉＮ_xやＳｉＯ_xだけでなく、ゲート電
極１０とＣｓ電極１３とを陽極酸化した陽極酸化膜を併
用してもよい。

【００４２】次に、ＴＦＴ５のチャネル部となるａ−Ｓ
ｉ膜（ｉ層）１５と、ソース・ドレイン電極とのコンタ
クトを図るａ−Ｓｉ膜（ｎ⁺層）１６とを、ＣＶＤ法で
各々約１０００Å、約４００Å成膜した後、所望の形状
にパターニングする。次に、ＴａやＡｌ等の金属膜から
なるソース電極１１とドレイン電極（画素電極１２にも
兼用）とを形成する。上記ソース電極１１および画素電
極１２は、上記金属膜をスパッタ蒸着で約３０００Å成
膜した後、所望の形状にパターニングすることで得られ
る。

【００４３】その後、画素電極１２の開口部以外の領域
を絶縁保護する目的で、絶縁保護膜１７を形成する。上
記絶縁保護膜１７は、ＳｉＮ_xやＳｉＯ_xの絶縁膜をＣ
ＶＤ法で約６０００Å成膜した後、所望の形状にパター
ニングすることで得られる。上記絶縁保護膜１７には、
無機の絶縁膜の他に、アクリルやポリイミド等の有機膜
を使用することも可能である。このようにして、アクテ
ィブマトリクス基板１が形成される。

【００４４】尚、上記例では、Ｃｓ電極１３はゲート電
極１０と並行になるように形成されているが、ソース電
極１１と並行になるように形成してもよい。また、画素
電極１２はＴＦＴ５のドレイン電極を兼用するように形
成されているが、画素電極１２とＴＦＴ５のドレイン電
極とを別々に形成してもよい。

【００４５】さらに、ここでは、上記アクティブマトリ
クス基板１のＴＦＴ素子として、ａ−Ｓｉを用いた逆ス
タガ構造のＴＦＴ５を用いたが、これに限定されるもの
ではなく、ｐ−Ｓｉを用いてもよいし、スタガ構造にし
てもよい。また、上記アクティブマトリクス基板１は、
液晶表示装置を製造する過程で形成されるアクティブマ
トリクス基板と同じプロセスで形成することが可能であ
る。

【００４６】一方、対向基板２は、ガラスやセラミック
等、Ｘ線に対して透過性を有する材料からなる支持基板
上に、上部電極１９、光導電性を有する半導体層２０、
電子阻止層２１、および突起電極６などが形成された構
造である。ここでは、支持基板として、Ｘ線および可視
光の両者に対して透過性の優れた、厚みが０．７〜１．
１ｍｍのガラス基板１８を用いている。このような基板
であれば、４０〜１００ｋｅＶのＸ線をほとんど透過す
る。

【００４７】上記ガラス基板１８には、その一方の面の
ほぼ全面に、Ａｕ等の金属によって上部電極（電極部）
１９が形成される。但し、可視光に対する画像検出器に
用いる場合は、可視光に対して透明なＩＴＯを用いて上
部電極１９を形成するとよい。次に、この上部電極１９
上に光導電性を有する半導体層２０を形成する。具体的
には、ＭＯＣＶＤ法を用いてＣｄＴｅやＣｄＺｎＴｅの
多結晶膜を約０．５ｍｍの厚みで形成する。ＭＯＣＶＤ
法は、大面積基板への成膜に適した方法であり、原料で
ある有機カドミウム（ジメチルカドミウム［ＤＭＣ
ｄ］）、有機テルル（ジエチルテルル［ＤＥＴｅ］、ジ
イソプロピルテルル［ＤｉＰＴｅ］）、有機亜鉛（ジエ
チル亜鉛［ＤＥＺｎ］、ジイソプロピル亜鉛［ＤｉＰＺ
ｎ］、ジメチル亜鉛〔ＤＭＺｎ］）を用いて４００〜５
００℃の成膜温度で成膜が可能である。尚、ＭＯＣＶＤ
法の他には、近接昇華法、ペースト焼成法等を用いて、
ＣｄＴｅ、ＣｄＺｎＴｅの多結晶膜を形成することが可
能である。

【００４８】さらにその上に、ＡｌＯｘの薄い絶縁層か
らなる電子阻止層２１をほぼ全面に形成した後、メッキ
法、スタッドバンプ法、エッチング法、サンドブラスト
法等を用いて、Ａｕ、Ｃｕ、Ｉｎ、ハンダ等の金属、あ
るいはそれら金属を積層してなる突起電極６を数μｍか
ら数十μｍの高さを有するように形成する。また、Ｃｄ
ＴｅやＣｄＺｎＴｅからなる半導体層２０の表面側の接
続部分に対し、エッチング法、サンドブラスト法によっ
て数μｍから数十μｍの溝を形成し、該溝部に対応する
凸部を突起電極６としてもよい。

【００４９】上述のプロセスによって形成されたアクテ
ィブマトリクス基板１および対向基板２の両基板を、画
素電極１２と突起電極６とが各々対向するように向かい
合わせ、その間隙に異方導電性材料を充填し、圧着する
ことで本実施の形態に係る二次元画像検出器が形成され
る。具体的には、アクティブマトリクス基板１上に、異
方導電性接着剤３を塗布又は転写し、気泡をできるだけ
巻き込まないようにして両基板（アクティブマトリクス
基板１と対向基板２）貼り合せる。その後、約２０ｋｇ
ｆ／ｃｍ²の力で全面をプレスしながら約１５０℃の温
度で数分の加熱を行うことで、接着が完了する。

【００５０】上記異方導電性接着剤３としては、絶縁性
接着剤（バインダー）７に導電粒子８を分散させたもの
を用いる。使用できる導電粒子８としては、Ｎｉなどの
金属粒子、Ｎｉなどの金属にＡｕメッキを施した金属粒
子、カーボン粒子、プラスチック粒子にＡｕ／Ｎｉメッ
キを施した金属膜被覆プラスチック粒子、ＩＴＯなどの
透明導電粒子、Ｎｉ粒子をポリウレタンに混合させた導
電粒子複合プラスチック等がある。また、使用できる絶
縁性接着剤７としては、熱硬化型、熱可塑型、光硬化型
のものがある。本実施の形態においては、導電粒子８に
直径１０μｍの金属膜被覆プラスチック粒子を用い、絶
縁性接着剤７に１０¹⁴Ωｃｍ以上の比抵抗を有するエポ
キシ系の熱硬化型接着剤を用いた。

【００５１】上記二次元画像検出器の１画素当たりの等
価回路図を図５に示し、図４および図５を参照して、上
記二次元画像検出器の動作原理を説明する。

【００５２】ＣｄＴｅやＣｄＺｎＴｅからなる半導体層
２０にＸ線が入射すると、光導電効果により該半導体層
２０に電荷（電子−正孔）が発生する。この時、電荷蓄
積容量４と半導体層２０とは、画素電極１２／異方導電
性接着剤３／突起電極６を介して直列に接続された構造
になっているので、上部電極１９とＣｓ電極１３との間
に電圧を印加しておくと、半導体層２０内で発生した電
荷がそれぞれ＋電極側と−電極側に移動し、その結果、
電荷蓄積容量４に電荷が蓄積される。

【００５３】尚、半導体層２０と突起電極６との間に
は、薄い絶縁層からなる電子阻止層２１が形成されてお
り、これが一方側からの電荷の注入を阻止するＭＩＳ
（Metal-Insulator-Semiconductor)構造の阻止型フォト
ダイオードの役割を果たす。これにより、Ｘ線が入射し
ない時の暗電流の低減に寄与している。すなわち、上部
電極１９側に正電圧を印加した場合、電子阻止層２１は
突起電極６から半導体層２０への電子の注入を阻止する
働きをする。また、半導体層２０と上部電極１９との間
にも絶縁層を設け、上部電極１９から半導体層２０への
正孔の注入も阻止し、更なる暗電流低減を図る場合もあ
る。

【００５４】上記の作用により、電荷蓄積容量４に蓄積
された電荷は、ゲート電極１０の入力信号によってＴＦ
Ｔ５をオープン状態にすることでソース電極１１より外
部に取り出すことが可能である。ここで、電極配線（ゲ
ート電極１０およびソース電極１１）、ＴＦＴ５、電荷
蓄積容量４等は、従来例の図１０にも示すように、すべ
てＸＹマトリクス状に設けられているため、ゲート電極
Ｇ１、Ｇ２、Ｇ３、…、Ｇｎに入力する信号を線順次に
走査することで、二次元的にＸ線の画像情報を得ること
ができる。このように、基本的な動作原理は、従来例に
示した画像検出器と同様である。

【００５５】本実施の形態に斯かる二次元画像検出器で
は、図６に示すように、対向基板２側に形成される突起
電極６の形成領域（図中、斜線ハッチングで示す）が、
アクティブマトリクス基板１側に形成されている電極配
線およびＴＦＴ５に重畳しないように設計されている。

【００５６】このため、アクティブマトリクス基板１と
対向基板２との貼り合わせ時において、図４に示すよう
に、突起電極６が存在しない領域では、異方導電性接着
剤３に分散されている導電粒子８には外圧がかからず絶
縁性接着剤７に覆われた状態のままであるのに対し、突
起電極６が存在する領域では、導電粒子８が突起電極６
と画素電極１２に挟まれて偏平し上下の電極（突起電極
６および画素電極１２）を短絡させる。

【００５７】したがって、上記二次元画像検出器では、
電極配線上において絶縁保護膜１７上に導電粒子８が密
着する確率が低減される。このため、絶縁保護膜１７を
介して導電粒子８と電極配線間に発生する寄生容量を低
減することが可能となり、対向基板２の電位の影響を低
減することが可能になる。この結果、導電粒子８が含有
された異方導電性接着剤３を用いてアクティブマトリク
ス基板１と対向基板２とを貼り合わす構造の二次元画像
検出器において、ゲート電極１０やソース電極１１の電
気信号の遅延を最小限に留めることができると共に、ソ
ース電極１１から読み出される電気信号に対するノイズ
を最小限に留めることが可能となる。

【００５８】また、上記二次元画像検出器では、突起電
極６は、電極配線だけでなくＴＦＴ５（スイッチング素
子）にも重畳しない。したがって、ＴＦＴ５において
も、対向基板２の電位の影響を低減でき、スイッチング
性能のバラツキや、ソース電極１１から読み出される電
気信号に対するノイズを最小限に留めることが可能とな
る。

【００５９】さらに、上記二次元画像検出器では、Ｃｓ
電極１３の上に突起電極６が重畳して形成されている。
これは、上記Ｃｓ電極１３と突起電極６との間には画素
電極１２が存在しており、Ｃｓ電極１３上に導電粒子８
が存在しても該Ｃｓ電極１３と導電粒子８との間には寄
生容量が発生しないためである。しかしながら、上記Ｃ
ｓ電極１３の段差（凸部）によって、画素電極１２と突
起電極６との間の接続性（導通性）が低下する場合に
は、上記突起電極６をＣｓ電極１３と重ならない領域に
形成してもよい。

【００６０】尚、上述の効果を得るためには、突起電極
６が存在しない領域の基板ギャップｇ（アクティブマト
リクス基板１と対向基板２の間隙）が前記異方導電性接
着剤３に含まれる導電粒子８の直径より大きくなるよう
に、上記突起電極６の段差（高さ）を設計する必要があ
る、例えば、１０μｍ径の導電粒子８を用いる場合、突
起電極６と画素電極１２とに挟まれて導電粒子８が偏平
している部分（導通部分）において、異方導電性接着剤
３の厚みを６μｍとすると、突起電極６の段差（高さ）
は４μｍより大きく設計される必要がある。

【００６１】本実施の形態では、突起電極６の段差を２
０μｍとし、突起電極６が存在しない領域の基板ギャッ
プｇが２６μｍとなるように設定したところ、突起電極
６が存在しない領域では導電粒子８の偏平は見られず、
導電粒子８による寄生容量の増加も見られなかった。ま
た、導電粒子８を介しての隣接画素同士の絶縁不良も見
られなかった。

【００６２】上記図４に示した構造の二次元画像検出器
では、ＡｌＯｘ等の薄い絶縁層によって電子阻止層２１
を形成し、上部電極１９、電子阻止層２１、および半導
体層２０によって阻止型フォトダイオードを形成してい
る例を示したが、電子阻止層としては、絶縁層以外に、
ｐ型やｎ型のドーピング層、ショットキー電極、または
ワイドギャップ半導体などを用いることもできる。これ
らの電子阻止層は、それぞれｐｉｎ接合型、ショットキ
ー接合型、またはヘテロ接合型のフォトダイオードを形
成することができるため、逆バイアス印加時に上部電極
１９から半導体層２０への電荷注入を阻止することがで
き、暗電流を低減することができる。

【００６３】但し、これらの電子阻止層は、絶縁層から
なる電子阻止層２１と異なり、電気抵抗が比較的低い場
合が多い。したがって、このような電子阻止層を対向基
板２の全面に形成してしまうと、電子阻止層を伝わって
隣接画素同士で電気的なクロストークが発生しやすくな
る。したがってこの場合は、必要に応じて電子阻止層を
画素毎に分割し、図７に示すような電子阻止層２２とし
て形成するとよい。

【００６４】尚、この場合、分割された電子阻止層２２
は、アクティブマトリクス基板１側の電極配線やＴＦＴ
５と重畳しても構わないが、その上に形成される突起電
極６は、図４に示す二次元画像検出器と同様に、電極配
線やＴＦＴ５と重畳しないようにする必要がある。

【００６５】また、上部電極１９に負電圧を印加して駆
動する場合は、電子阻止層２１（または２２）の代わり
に正孔阻止層を設けるとよい。すなわち、印加電圧の極
性に応じて電子／正孔阻止層を使い分けるとよい。

【００６６】また、上記図４に示した二次元画像検出器
では、アクティブマトリクス基板１上でゲート電極１０
とＣｓ電極１３とを別々に形成しているが、図８に示す
ように、ゲート電極２３にＣｓ電極の役割を兼用させて
もよい。

【００６７】また、上記図４に示した二次元画像検出器
では、１つの画素電極１２に対応して１つの突起電極６
が設けられているが、アクティブマトリクス基板１と対
向基板２との貼り合わせ時において、図９に示すよう
に、１つの画素電極１２に対して分割された複数の突起
電極２４を設けてもよい。すなわち、異方導電性接着剤
３の塗布量が多過ぎる場合、余分な接着剤の存在により
両基板の近接が妨げられ、導電粒子８と電極（画素電極
１２または突起電極６）との接触を妨げる虞があるが、
画素内で突起電極６を分割し意図的に溝部を形成するこ
とによって、異方導電性接着剤３の逃げ部をより多く確
保でき接続性の向上が図れる。これにより、上記アクテ
ィブマトリクス基板１および対向基板２の両基板の貼り
合わせ時における歩留りを向上させることが可能とな
る。

【００６８】さらに、本実施の形態に係る二次元画像検
出器では、アクティブマトリクス基板１で用いられるス
イッチング素子としてＴＦＴ５を使用しているが、これ
以外にも、ＭＩＭ(Metal-Insulator-Metal) 、バリスタ
等の二端子素子や、ダイオードリング、バックツーバッ
クダイオード等のダイオードを組み合わせたスイッチン
グ素子等を使用することができる。

【００６９】また、本実施の形態に係る二次元画像検出
器では、半導体層（光導電膜）２０としてＸ線の感度に
優れているＣｄＴｅやＣｄＺｎＴｅの多結晶膜を用いた
構造の例を示したが、本発明はこれに限定されるもので
は無い。例えば、ａ−Ｓｅやａ−Ｓｉ等、他の半導体材
料を光導電膜として使用することも可能である。また対
向基板２は、ＣｄＴｅやＣｄＺｎＴｅの単結晶基板や多
結晶基板を支持基板として用い、支持基板と光導電膜と
を兼用させた構造であっても構わない。更に対向基板２
側において、半導体層２０に代えて、Ｘ線を可視光に変
化する変換層（例えばＣｓＩ）と可視光フォトセンサー
とを組み合わせた構造としてもよい。

【００７０】また、本実施の形態に係る二次元画像検出
器では、主にＸ線（放射線）に対する二次元画像検出器
の場合について説明してきたが、使用する半導体材料が
Ｘ線等の放射線だけでなく、可視光や赤外光に対しても
光導電性を有する場合は、可視光や赤外光の二次元画像
検出器として使用することも可能である。ただし、この
場合、半導体層２０から見て光の入射側に配置される上
部電極１９として、ＩＴＯ等からなる可視光や赤外光を
透過する透明電極を用いる。また、半導体層２０の厚み
も、可視光、赤外光の吸収効率に応じて最適化すること
が望ましい。

【００７１】

【発明の効果】請求項１の発明の二次元画像検出器は、
以上のように、上記画素配列層を含むアクティブマトリ
クス基板と、上記電極部および半導体層を含む対向基板
とを備えており、上記アクティブマトリクス基板の画素
配列層と、上記対向基板の半導体層とが対向するように
両基板が配置され、上記両基板は、絶縁性の接着剤中に
導電粒子が分散されてなり画素配列層および半導体層の
対向面の法線方向にのみ導電性を有する異方導電性接着
剤によって接続されていると共に、上記対向基板には、
上記アクティブマトリクス基板との対向面上に上記アク
ティブマトリクス基板上の各画素電極と対向して突起電
極が形成され、上記突起電極は、アクティブマトリクス
基板上の電極配線と重ならない領域に形成される構成で
ある。

【００７２】請求項２の発明の二次元画像検出器は、以
上のように、上記画素配列層を含むアクティブマトリク
ス基板と、上記電極部および半導体層を含む対向基板と
を備えており、上記アクティブマトリクス基板の画素配
列層と、上記対向基板の半導体層とが対向するように両
基板が配置され、上記両基板は、絶縁性の接着剤中に導
電粒子が分散されてなり画素配列層および半導体層の対
向面の法線方向にのみ導電性を有する異方導電性接着剤
によって接続されていると共に、上記対向基板には、上
記アクティブマトリクス基板との対向面上に上記アクテ
ィブマトリクス基板上の各画素電極と対向して突起電極
が形成され、上記突起電極は、アクティブマトリクス基
板上のスイッチング素子と重ならない領域に形成される
構成である。

【００７３】それゆえ、導電粒子が含有された異方導電
性接着剤を用いてアクティブマトリクス基板と対向基板
とを貼り合わす構造の二次元画像検出器において、電極
配線の電気信号の遅延を最小限に留めることができると
共に、データ電極から読み出される電気信号に対するノ
イズを最小限に留めることができるという効果を奏す
る。

【００７４】また、スイッチング素子においても、スイ
ッチング性能のバラツキや、データ電極から読み出され
る電気信号に対するノイズを最小限に留めることができ
るという効果を奏する。

【００７５】請求項３の発明の二次元画像検出器は、以
上のように、請求項１または２の構成に加えて、上記突
起電極が存在しない領域におけるアクティブマトリクス
と対向基板との基板間ギャップは、上記異方導電性接着
剤に含まれる導電粒子の直径よりも大きい構成である。

【００７６】それゆえ、請求項１または２の構成による
効果に加えて、突起電極が存在しない領域に存在する導
電粒子が、対向基板とアクティブマトリクス基板との両
方に同時に接触することを防止でき、上記導電粒子と電
極配線（またはスイッチング素子）との間の寄生容量の
発生を防止することができるという効果を奏する。

【００７７】請求項４の発明の二次元画像検出器は、以
上のように、請求項１ないし３の何れかの構成に加え
て、上記突起電極は、アクティブマトリクス基板の一つ
の画素電極に対し、複数に分割されて形成されている構
成である。

【００７８】それゆえ、請求項１ないし３の何れかの構
成による効果に加えて、異方導電性接着剤の余分な接着
剤の逃げ場を、画素内においても形成することができ、
両基板の貼り合わせ接続の歩留りを向上させることがで
きるという効果を奏する。

【００７９】請求項５の二次元画像検出器は、以上のよ
うに、請求項１または２の構成に加えて、上記電荷蓄積
容量は、Ｃｓ電極と画素電極とが絶縁膜を介して対向し
ている構成であり、上記突起電極は、上記Ｃｓ電極と重
ならない領域に形成されている構成である。

【００８０】請求項６の二次元画像検出器は、以上のよ
うに、請求項１または２の構成に加えて、上記半導体層
と突起電極との間に電子阻止層が形成されているととも
に、上記電子阻止層は画素毎に分割して形成されている
構成である。

【００８１】それゆえ、電子阻止層の電気抵抗が比較的
低い場合に、電子阻止層を対向基板の全面に形成するこ
とにより電子阻止層を伝わって隣接画素同士で電気的な
クロストークが発生することを防止できるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、二次元
画像検出器の概略構成を示す断面図である。

【図２】上記二次元画像検出器に用いられるアクティブ
マトリクス基板の平面図である。

【図３】上記アクティブマトリクス基板上に形成されて
いるスイッチング素子（ＴＦＴ）の構成を示す断面図で
ある。

【図４】図６に示すアクティブマトリクス基板のＡ−Ａ
断面図である。

【図５】図１に示す二次元画像検出器の１画素当たりの
等価回路を示す回路図である。

【図６】図２に示すアクティブマトリクス基板側の電極
配線（ゲート電極及びデータ電極）と、対向基板側の突
起電極との位置関係を示す平面図である。

【図７】本発明に係る二次元画像検出器の他の構造例を
示すものであり、対向基板の電子阻止層と突起電極との
組み合わせの一例を示す断面図である。

【図８】本発明に係る二次元画像検出器の他の構造例を
示すものであり、アクティブマトリクス基板の電極配線
と突起電極との位置関係の一例を示す平面図である。

【図９】本発明に係る二次元画像検出器の他の構造例を
示すものであり、アクティブマトリクス基板の画素電極
と突起電極との位置関係の一例を示す平面図である。

【図１０】従来の二次元画像検出器の構成を示す斜視図
である。

【図１１】従来の二次元画像検出器の１画素当たりの構
成を示す断面図である。

【図１２】図１２（ａ）ないし（ｃ）は、異方導電性接
着剤を用いた基板の貼り合わせ工程、および上記異方導
電性接着剤の異方導電原理を示す説明図である。

【図１３】アクティブマトリクス基板および対向基板を
異方導電性接着剤で貼り合わせた構成の二次元画像検出
器において、対向基板側の突起電極とアクティブマトリ
クス基板側の電極配線とが重なった状態を示す断面図で
ある。

【図１４】図１３に示す二次元画像検出器において、対
向基板側の突起電極とアクティブマトリクス基板側の電
極配線との重畳部分の拡大図である。

【符号の説明】

１アクティブマトリクス基板２対向基板３異方導電性接着剤４電荷蓄積容量５ＴＦＴ（スイッチング素子）６・２４突起電極７絶縁性接着剤８導電粒子１０・２３ゲート電極（電極配線）１１ソース電極（電極配線）１２画素電極１３Ｃｓ電極１９上部電極（電極部）２０半導体層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01J 1/00 - 1/60 H01L 27/146 H01L 29/78

Claims

(57)【特許請求の範囲】

【請求項１】格子状に配列された電極配線と、各格子点
毎に設けられた複数のスイッチング素子と、該スイッチ
ング素子を介して上記電極配線に接続される画素電極を
含む電荷蓄積容量とからなる画素配列層と、上記画素配列層のほぼ全面に対向して形成される電極部
と、上記画素配列層および電極部の間に形成され、光導電性
を有する半導体層とを備えている二次元画像検出器にお
いて、上記画素配列層を含むアクティブマトリクス基板と、上記電極部および半導体層を含む対向基板とを備えてお
り、上記アクティブマトリクス基板の画素配列層と、上記対
向基板の半導体層とが対向するように両基板が配置さ
れ、上記両基板は、絶縁性の接着剤中に導電粒子が分散
されてなり画素配列層および半導体層の対向面の法線方
向にのみ導電性を有する異方導電性接着剤によって接続
されていると共に、上記対向基板には、上記アクティブマトリクス基板との
対向面上に上記アクティブマトリクス基板上の各画素電
極と対向して突起電極が形成され、上記突起電極は、ア
クティブマトリクス基板上の電極配線と重ならない領域
に形成されることを特徴とする二次元画像検出器。
【請求項２】格子状に配列された電極配線と、各格子点
毎に設けられた複数のスイッチング素子と、該スイッチ
ング素子を介して上記電極配線に接続される画素電極を
含む電荷蓄積容量とからなる画素配列層と、上記画素配列層のほぼ全面に対向して形成される電極部
と、上記画素配列層および電極部の間に形成され、光導電性
を有する半導体層とを備えている二次元画像検出器にお
いて、上記画素配列層を含むアクティブマトリクス基板と、上記電極部および半導体層を含む対向基板とを備えてお
り、上記アクティブマトリクス基板の画素配列層と、上記対
向基板の半導体層とが対向するように両基板が配置さ
れ、上記両基板は、絶縁性の接着剤中に導電粒子が分散
されてなり画素配列層および半導体層の対向面の法線方
向にのみ導電性を有する異方導電性接着剤によって接続
されていると共に、上記対向基板には、上記アクティブマトリクス基板との
対向面上に上記アクティブマトリクス基板上の各画素電
極と対向して突起電極が形成され、上記突起電極は、ア
クティブマトリクス基板上のスイッチング素子と重なら
ない領域に形成されることを特徴とする二次元画像検出
器。
【請求項３】上記突起電極が存在しない領域におけるア
クティブマトリクスと対向基板との基板間ギャップは、
上記異方導電性接着剤に含まれる導電粒子の直径よりも
大きいことを特徴とする請求項１または２に記載の二次
元画像検出器。
【請求項４】上記突起電極は、アクティブマトリクス基
板の一つの画素電極に対し、複数に分割されて形成され
ていることを特徴とする請求項１ないし３の何れかに記
載の二次元画像検出器。
【請求項５】上記電荷蓄積容量は、Ｃｓ電極と画素電極
とが絶縁膜を介して対向している構成であり、上記突起
電極は、上記Ｃｓ電極と重ならない領域に形成されてい
ることを特徴とする請求項１または２に記載の二次元画
像検出器。
【請求項６】上記半導体層と突起電極との間に電子阻止
層が形成されているとともに、上記電子阻止層は画素毎
に分割して形成されていることを特徴とする請求項１ま
たは２に記載の二次元画像検出器。