JP4449749B2 - 放射線検出装置およびその製造方法 - Google Patents

Description

本発明は、医療診断機器、非破壊検査機器等に用いられる放射線を電気信号として検出する放射線検出装置、及びその製造方法に関し、特に入射された放射線を一旦可視光に変換した後、この可視光の光量に基づいて電気信号に変換する間接変換方式によるＦＰＤを用いた放射線検出装置及びその製造方法に関する。

近年、医用画像診断や非破壊検査等の放射線により取得した画像を利用する領域では、フィルムレス化とネットワーク化に伴い、取得画像のデジタル化が急速に進められており、この実現方法の一つとして被験体を透過した放射線を直接検出しデジタル情報として扱うことのできるフラットパネルディテクター（Flat Panel Detector: FPD）を利用した撮影方法が提案されている。このＦＰＤを利用した放射線撮影システムの一例として、図１９にＦＰＤを利用したＸ線撮影システムの概念図を示す。

図１９に示すように、被験体９００を撮影するための撮影室９０１には、Ｘ線を放射するＸ線管９０４と、受信したＸ線を電気信号に変換するＦＰＤ９０３を備える撮像装置が備えられている。又、別室９０２には取得した画像を閲覧、保存、加工するためのコンピュータ９０５が設置されている。

Ｘ線管９０４からＸ線が放射されると、ＦＰＤ９０３が披験体９００を透過したＸ線を感知して、感知したＸ線信号を電気信号に変換する。この電気信号がデジタルデータとしてコンピュータ９０５に送られ、別室９０２に待機する利用者が撮像データを瞬時に確認できる。

又、このコンピュータ９０５に接続されたプリンター９０６から撮像データを出力することができるとともに、ＰＡＣＳシステム９０７が導入された医療施設であれば、このＰＡＣＳのサーバに当該撮像データをアップロードすることによって、披験体９００のＸ線撮像データを離れた場所から閲覧することができる。尚、ＰＡＣＳは近年導入されている医療画像の保存・伝送・検索の通信システムであり、最近では施設内だけでなく、施設間で医療画像の伝送・検索ができる構成のものも存在する。

ところで、上述のＦＰＤは、検知されたＸ線を電気信号に変換する過程の違いによって、直接変換方式と間接変換方式に分類される。この違いについて以下に図面を参照して説明する。図２０は、ＦＰＤの構成を示す概念的なブロック図である。

図２０に示すＦＰＤ９０３は、センサ受像面の大きさのガラス基板９１３にマトリクス状に多数のスイッチング素子及び電荷蓄積素子を備えており、これらが集合してパネル９１２を構成している。そして、この内の一組のスイッチング素子９１５及び電荷蓄積素子９１６とによって、画素９１４が構成される。尚、このスイッチング素子としてアモルファスシリコン(a-Si)等で構成される薄膜トランジスタ（Thin Film Transistor: TFT）が用いられている。

又、パネル９１２の上面にはＸ線を電気信号に変換するＸ線変換層９１１が設けられている。このＸ線変換層９１１によって変換された電気信号が電荷蓄積素子９１６に蓄積されて、縦横に配置されるゲートライン９１７によって指定された画素のスイッチング素子９１５がオン状態に制御されることで、このスイッチング素子９１５を介して出力される電気信号がデータライン９１８を通じて読み出される構成である。尚、図２０中のＸ線変換層９１１を構成する構成要素によって上記直接変換方式と間接変換方式の２種類が存在する。

図２１は、Ｘ線を電気信号に変換する方法として直接変換方式と間接変換方式を比較するためのブロック図である。図２１（ａ）に直接変換方式を示し、図２１（ｂ）に間接変換方式を示している。

直接変換方式では、Ｘ線変換層９１１としてアモルファスセレン（a-Se）９２１が利用される。このアモルファスセレン９２１は、感知したＸ線の強弱に応じて一定量の電子と正孔を生成する性質を有しており、これによってＸ線が直接電気信号に変換される。又、このアモルファスセレン９２１には３０００Ｖ程度の直流バイアス電圧が印加されており、この印加されるバイアスの極性に従って電気信号が画素電極に移動して、電荷蓄積素子９１６に蓄積される。そして、スイッチング素子９１５によってスイッチング制御されることでこの蓄積された電気信号が後段回路に読み出される。

一方、間接変換方式では、Ｘ線変換層９１１として、蛍光体９２５及び光電変換素子９２６が利用される。この光電変換素子９２６には、５〜１０Ｖ程度の直流バイアスが印加されている。又、蛍光体９２５は、感知したＸ線の強弱に応じて一定量の光を生成する性質を有しており、この生成された光を光電変換素子９２６が受光することで、受光した光量に応じて一定量の電気信号が生成され、この生成された電気信号が電荷蓄積素子９１６に蓄積されて、スイッチング素子９１５によってスイッチング制御されることでこの蓄積された電気信号が後段回路に読み出される構成である。このとき、光電変換素子９２６としてフォトダイオードを用いる場合は、通常、フォトダイオードが電荷蓄積素子９１６を兼ねる。尚、入射されたＸ線が可視光に変換される現象をシンチレーションと呼び、このシンチレーションを発生させるために設けられる蛍光体９２５はシンチレータとも呼ばれる。

上述のように、直接変換方式の場合、Ｘ線変換層に対して３０００Ｖ程度の高い直流バイアスを印加する必要があり、このバイアス電圧によって素子が壊れやすいという問題がある。又、Ｘ線を直接電気信号に変換することのできる材料として、上記アモルファスセレンの他、テルル化カドミウム（CdTe）等のごく僅かの限られた材料しか利用することができず汎用性に欠けるという点でも課題がある。更にＸ線変換層として利用されるa-SeやCdTe等の材質はいずれも人体に対して有毒であるため、環境の観点からも利用上の問題がある。

これに対して、間接変換方式の場合、フォトダイオードに必要な直流バイアスは数ボルト程度の低い電圧であり、高バイアスが必要とされる直接変換方式と比較した場合に構成素子が壊れやすいという問題は著しく低下する。又、変換層９１１に必要な構成要素である蛍光体９２５にはＣｓＩ、ＮａＩ等の汎用性の高い材料で構成することができるというメリットがある。

しかしながら、蛍光体９２５は、Ｘ線を感知すると蛍光子を発生させることによって可視光を出力する構成であるが、この蛍光子が蛍光体９２５内部で散乱するために、当該可視光が近接画素に入射されてしまい、受光面で像がぼけて解像度が低下する（クロストーク）という問題がある。

この問題を解決するため、パネル９１２上に構成される画素毎に複数の凸パターンを形成するとともに、この上にシンチレータの柱状結晶を形成することで、対応する画素毎に放射線入射による光の検出を可能にした放射線検出装置が提案されている（特許文献１、特許文献３参照）。

又、パネル９１２上に構成される画素に対応したピッチで予め凹状あるいは凸状のパターンを形成しておき、この上にシンチレータの柱状結晶を成長させることによってシンチレータの生成過程で選択的に亀裂を生じさせ、この亀裂によってシンチレータが画素毎に区切られることで、対応する画素毎に放射線入射による光の検出を可能にした放射線検出装置が提案されている（特許文献２参照）。
特開平５−９３７８０号公報 特開平７−２７８６３号公報 特開２００１−１２８０６４号公報

しかしながら、特許文献１及び特許文献３による放射線検出装置によれば、凹凸形状を形成することで柱状結晶を画素毎に分離することはできても画素の境界部分で結晶同士が接してしまい、依然としてクロストークが存在するという問題がある。

又、特許文献２による放射線検出装置によれば、シンチレータ形成後に冷却工程で応力によって画像境界部分に亀裂を発生させるため、画素に対応した柱状結晶にも欠陥を発生させる場合があり、これによってシンチレータの性能を悪化させる可能性がある。

本発明は、上記の問題点に鑑みて、シンチレータによって発生するクロストークを抑制し解像度を向上させることを可能とした放射線検出装置を提供することを目的とする。又、本発明は、このような放射線検出装置を製造する製造方法を提供することを別の目的とする。

上記目的を達成すべく、本発明の放射線検出装置は、入射光量に応じた電気信号を発生する光電変換素子を備えるとともに２次元的に配置された複数の画素と、前記複数の画素を覆う下地層と、前記下地層上に形成されるとともに入射した放射線を可視光に変換するシンチレータと、を基板上に備える放射線検出装置であって、前記下地層が、表面の平坦性が高い第１下地層と、表面の平坦性が低い第２下地層と、で構成され、前記第１下地層が少なくとも前記光電変換素子上部領域を覆うとともに、前記第２下地層が少なくとも前記２次元的に配置された画素相互の境界領域を覆うことを特徴とする。

このように構成されることで、下地層上部に結晶成長するシンチレータの結晶成長状態に差異を設けることができるため、シンチレータで生成された可視光を透過させたくない画素境界領域に対しては結晶性を悪化させるとともに、可視光を透過させたい光電変換素子上部領域に対しては結晶性を良好にしておくことで、光電変換素子に対して近接画素から入射される可視光の光量を抑制することができる。

このとき、前記複数の画素が、前記光電変換素子からの電気信号を出力する出力線と、該出力線と前記光電変換素子との電気的な接離を行うスイッチング素子とを備え、前記第２下地層が、更に前記スイッチング素子上部領域を覆うものとしても構わない。

このように構成されることで、光電変換素子に対して近接画素から入射される可視光の光量を更に抑制することができる。

又、前記第１下地層が、前記基板表面を平坦化する平坦化層で構成されるものとしても構わない。

又、前記第２下地層が、前記第１下地層の表面に対して平坦性を低下させる処理を施されることによって得られるものとしても構わない。このとき、表面の平坦性を低下させる処理として、ＡｒやＮｅ等の不活性ガスをプラズマ状態にしてイオン化させた上でこのイオンを表面に叩きつける処理（物理的スパッタリング処理）を行うものとしても構わないし、Ｈ₂やＯ₂等の反応性ガスをプラズマ状態にしてイオン化させた上でこのイオンを表面に叩きつける処理（化学的スパッタリング処理）を行うものとしても構わないし、、薬剤に浸漬させて化学反応を起こすことで表面を融解する処理（化学的エッチング処理）を行うものとしても構わないし、層表面に対して紫外線あるいは高エネルギーパルス光（レーザー光）を照射させることによって表面を結晶化させて凹凸を大きくする処理を行うものとしても構わない。

又、前記第１下地層と前記第２下地層とが異なる材質で構成されるものとしても構わない。このとき、前記第１下地層が例えば感光性のポリイミドやアクリル系樹脂等で構成されており、前記第２下地層が例えばアモルファスシリコンやＩＴＯで構成されるものとしても構わない。

又、前記第２下地層が、前記光電変換素子と同一の材質で構成されるものとしても構わない。このとき、スイッチング素子上部に光電変換素子と同一の材質が積層されている場合には、この材質が有する遮光効果によってスイッチング素子に入射される光量が減少するため、シンチレータからの放射光がオフ状態のスイッチング素子に入射されたときにリーク電流が増加して当該スイッチング素子が誤動作を起こす現象を抑制することができる。

又、本発明の放射線検出装置の製造方法は、入射光量に応じた電気信号を発生する光電変換素子を備えるとともに２次元的に配置された複数の画素と、前記複数の画素を覆う下地層と、前記下地層上に形成されるとともに入射した放射線を可視光に変換するシンチレータと、を基板上に備える請求項１に記載の放射線検出装置の製造方法であって、前記基板上に前記複数の画素を形成する第１工程と、少なくとも前記第１工程で形成された前記複数の各画素が備える前記光電変換素子上部領域を覆うように前記第１下地層を積層する第２工程と、少なくとも前記第１工程で形成された前記複数の各画素相互の境界領域上部を覆うように前記第２下地層を積層する第３工程と、前記第２工程で積層された前記第１下地層上及び前記第３工程で積層された前記第２下地層上に前記シンチレータを形成する第４工程と、から構成されることを特徴とする。

このとき、前記第３工程において、前記第１工程で形成された前記複数の各画素相互の境界領域上部に加えて更に前記スイッチング素子上部領域を覆うように前記第２下地層を積層するものとしても構わない。

又、本発明の放射線検出装置の製造方法が、前記第１下地層の表面に対してスパッタリング処理を施して前記第１下地層の表面の平坦性を低下させることで前記第２下地層を形成する第５工程を備えるものとしても構わないし、前記第１下地層の表面に対して化学的エッチング処理を施して前記第１下地層の表面の平坦性を低下させることで前記第２下地層を形成する第５工程を備えるものとしても構わないし、前記第１下地層の表面に対してレーザー光を照射して物性を変化させて前記第１下地層の表面の平坦性を低下させることで前記第２下地層を形成する第５工程を備えるものとしても構わない。

本発明の放射線検出装置によれば、画素上部のシンチレータ層の結晶成長状態と比較して隣接画素との境界領域上部に結晶成長するシンチレータ層の結晶成長状態が低下しており、当該箇所のシンチレータ層は光を透過させる透過能力が低く、画素上部のシンチレータ層で生成された可視光の内、境界領域を透過して隣接画素を構成する光電変換素子に入射される光量の割合を低下させることができるため、クロストークを抑制する効果を有する。

従って、本発明の放射線検出装置によって取得された画像は、従来構成の放射線検出装置によって取得された画像と比較して、高い解像度を実現することができる。

＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して説明する。図１は、本実施形態で利用されるＦＰＤの模式的外観図である。

図１に示すＦＰＤ１は、ガラス基板２の上にマトリクス状に配置された複数の画素５を備える。この画素５は、フォトダイオード６と薄膜トランジスタ（Thin Film Transistor:TFT、以下では「ＴＦＴ」と称する）７とを備える。フォトダイオード６は、受光した光の光量に応じた電気信号を発生する光電変換機能を備えるとともに、この発生した電気信号を蓄積する電荷蓄積機能も有する。又、ＴＦＴ７は与えられる電気信号に応じてオンオフ制御が可能なスイッチング素子を構成する。

このＴＦＴ７は、ゲートライン８が接続されており、ゲートライン８を通じて制御信号が与えられることでスイッチング制御される構成である。又、データライン９がＴＦＴ７と接続されており、ゲートライン８によってＴＦＴ７がオン状態になると、フォトダイオード６に蓄積された電気信号がＴＦＴ７を介してデータライン９から出力される構成である。

ところで、ガラス基板２上に形成される画素５を構成する各構成素子（フォトダイオード６、ＴＦＴ７、ゲートライン８、データライン９等）は、それぞれ層の厚さが異なるため、画素５を構成するガラス基板２上面には凹凸が形成される。図１に示すＦＰＤ１は、このガラス基板２上面に形成される凹凸を平坦化させるための平坦化層３が積層されている。この平坦化層３は、ガラス基板２上部の平坦化を行うとともに、画素５を構成する構成素子を保護する役目も備えており、例えばスピンコート技術を用いて感光性のポリイミドやアクリル系樹脂等を塗布することで形成される。更に、この平坦化層３の上部には例えばヨウ化セシウム（ＣｓＩ）が蒸着されてシンチレータ層４が形成される。このシンチレータ層４は、入射された放射線を可視光に変換する機能を備える。このＦＰＤ１のガラス基板２上に形成されるマトリクス状に配置された各画素が構成する回路ブロック図を図２に示す。

図２（ａ）は、ガラス基板２上に配置された各画素が構成するブロック図を表しており、この内の一画素５−１１を図２（ｂ）に拡大して示す。この画素５−１１〜５−ｍｎは、ｍ行×ｎ列のマトリクス状に配置された複数の画素を示しており、図１における画素５はこの内の一画素を表したものである。

各画素は、外部電源より逆バイアス電圧が印加されるフォトダイオードと、フォトダイオードにソース電極が接続されるＴＦＴとで構成される。画素５−１１に着目すると、外部電源よりバイアスライン１６を介してアノードに逆バイアス電圧が印加されるフォトダイオード６−１１と、このフォトダイオード６−１１のカソードにソース電極が接続されるＴＦＴ７−１１とで構成されている。尚、図２（ａ）に示される他の各画素５−１２〜５−ｍｎについても図２（ｂ）と同様の構成を示すものとし、このとき例えば画素５−１２は、フォトダイオード６−１２とＴＦＴ７−１２とを備え、画素５−ｍｎは、フォトダイオード６−ｍｎとＴＦＴ７−ｍｎとを備えるものとする。

又、各ＴＦＴのゲート電極にはゲートラインが接続され、このゲートラインを介してＴＦＴ駆動回路１２からの電気信号が各ＴＦＴのゲート電極に与えられる。このゲートラインは、行方向に並列に並べられた複数のライン８−１〜８−ｍで構成されており、同一行に配置された画素に対しては同一行のゲートラインから電気信号が与えられる。例えば、画素５−１１〜５−１ｎの各画素に対しては、ゲートライン８−１からの電気信号が与えられる。

又、各ＴＦＴのドレイン電極にはデータラインが接続され、このデータラインを介してＴＦＴから出力される電気信号が信号処理回路１１に与えられる。このデータラインは、列方向に並列に並べられた複数のライン９−１〜９−ｎで構成されており、同一列に配置された画素から同一列のデータラインに対して電気信号が出力される。例えば、画素５−１１〜５−ｍ１の各画素においては、データライン９−１を介して信号処理回路１１に出力される。

ＴＦＴ駆動回路１２は、所定の時間間隔で出力先を変更しながらパルス信号を出力する回路であり、このパルス信号をゲートライン８−１〜８−ｍに対して順次出力する。又、信号処理回路１１は、データライン９−１〜９−ｎより入力される電気信号に対して増幅やノイズ除去等の所定の演算処理を行う回路であり、演算処理が行われた電気信号が各ライン毎に選択的に出力される。尚、この信号処理回路１１から出力された電気信号に対して、更に画像出力のためのＡ／Ｄ変換等の信号処理が行われるものとしても良い。

例えば、ＴＦＴ駆動回路１２がゲートライン８−１に対してパルス信号を出力すると、画素５−１１〜５−１ｎを構成する各ＴＦＴのゲート電極に当該パルス信号が与えられて、各ＴＦＴがＯＮ状態に制御される。そして、これらの各画素を構成するフォトダイオード６−１１〜６−１ｎに蓄積されている電荷が電気信号としてそれぞれデータライン９−１〜９−ｎを介して信号処理回路１１に入力される。そして、信号処理回路１１において、各データライン９−１〜９−ｎから入力される電気信号に対して増幅やノイズ除去等の所定の信号処理を施された後、順次各ライン毎に選択的に出力される。尚、このとき、信号処理回路１１がマルチプレクサ回路を備えており、このマルチプレクサ回路によって選択されたラインの電気信号が信号処理回路１１から出力されるものとしても構わない。

このようにして、画素５−１１〜５−１ｎを構成するフォトダイオード６−１１〜６−１ｎに蓄積された各電気信号が、所定の信号処理を施された後信号処理回路１１から出力されると、ＴＦＴ駆動回路１２からの出力パルスによってゲートライン８−２に接続される画素５−２１〜５−２ｎを構成する各フォトダイオード６−２１〜６−２ｎに蓄積された電気信号の読み出しに移行する。このようにＴＦＴ駆動回路１２及び信号処理回路１１によって、各画素を構成するフォトダイオード６−１１〜６−ｍｎに蓄積された電気信号が順次出力される構成である。このようにマトリクス状に配置された複数の画素の内の一画素を上面から見たときのレイアウト図を図３に示す。

図３は、ｍ行×ｎ列のマトリクス状に配置された複数の画素の内の一つの画素５を上面から見たときのレイアウト図である。画素５は、フォトダイオード６とＴＦＴ７とを備えるとともに、フォトダイオード６にバイアスを印加するバイアスライン１６と、ＴＦＴ７のゲート電極に電気信号を与えるゲートライン８と、ＴＦＴ７のドレイン電極から電気信号が出力されるデータライン９とで構成される。尚、このフォトダイオード６の上部には可視光を透過する導電体である透明電極３１が設けられており、バイアスライン１６からの電気信号がコンタクト部２１から透明電極３１に与えられることで、フォトダイオード６の両端に電圧が発生する仕組みである。この透明電極３１としては、例えばインジウム−スズ酸化物で構成されるＩＴＯが利用される。

ＴＦＴ７は、ソース部２３とドレイン部２４を備え、このドレイン部２４とデータライン９とがコンタクト部２２で電気的に接続される。そして、ソース部２３とドレイン部２４の間にはチャネル部２５が形成されており、このチャネル部２５の下部にゲート部２６が備えられる。又、このゲート部２６は、ゲートライン８と電気的に接続される構成である。このように構成される画素５を図３中のラインＡ−Ａ’で切断した時の断面図を図４に示す。

図４に示される画素５は、ｎ型アモルファスシリコン層４３、ｉ型アモルファスシリコン層４２、ｐ型アモルファスシリコン層４１によって構成されるｐｉｎ型フォトダイオード６と、透明電極３１と、ゲート電極３２と、ドレイン電極３３と、ソース電極３４と、ゲート絶縁膜３５と、チャネル層３６と、オーミックコンタクト層３７と、エッチングストップ層３８と、層間絶縁膜３９とを有する。又、透明電極３１がコンタクト部２１によってバイアスライン１６と電気的に接続されており、ドレイン電極３３がコンタクト部２２によってデータライン９と電気的に接続される。尚、図４では、点線によって層間絶縁膜３９が２層構造であるように示されているが、これは後述する画素形成過程の説明において、フォトダイオード６を形成する前に積層した層間絶縁膜３９と、フォトダイオード６を形成後に積層した層間絶縁膜３９とを区別するために便宜上示したものである。

以下に、画素５を形成する過程について図面を参照して説明する。図５〜図９は、図４に示される画素５を形成する一過程の状態を示す図である。尚、図１０〜図１２は、図４に示される構成の画素５が形成された後、平坦化層３及びシンチレータ層４を積層する過程を説明するための図である。

まずガラス基板２上にゲート電極３２を配置する（図５）。このゲート電極３２には、ＡｌやＭｏ−Ｔａ等の材料が利用される。又、上述のようにこのゲート電極３２はゲートライン８と電気的に接続される構成である。次に、ゲート電極３２を覆うようにゲート絶縁膜３５を設置する（図６）。このゲート絶縁膜３５は、ゲート電極３２と他のドレイン電極３３及びソース電極３４とを絶縁するために設けられるものであり、ＳｉＮｘ等の材料が利用される。尚、このゲート絶縁膜３５を例えばアルミニウム酸化膜とＳｉＮｘの２層で構成するものとしても良い。このように２層構造とすることで、ピンホール等の製造上の欠陥を予防する効果がある。尚、以下の各図においては、煩雑さを回避するためにゲートライン８の図示を省略する。

次に、ゲート絶縁膜３５の上部にチャネル層３６を積層し、さらにその上部にエッチングストップ層３８を積層する（図７）。このエッチングストップ層３８は、ゲート絶縁膜３５と同様にＳｉＮｘで構成されるものとしても良い。このエッチングストップ層３８は、ドレイン電極３３及びソース電極３４を形成する時やエッチングによりパターニングするときにチャネル層３６に対してダメージが与えられるのを防止する効果がある。又、チャネル層３６を例えばｉ型アモルファスシリコン層で構成するものとしても構わない。

次に、チャネル層３６の上部のドレイン電極３３及びソース電極３４を構成する箇所に、オーミックコンタクト層３７を積層した後、オーミックコンタクト層３７の上部にドレイン電極３３及びソース電極３４を形成する（図８）。このドレイン電極３３及びソース電極３４は、ゲート電極３２と同様にＡｌやＭｏ−Ｔａ等の材料が利用される。又、このオーミックコンタクト層３７は、例えば高濃度ｎ型アモルファスシリコン層で形成され、チャネル層３６上部に積層されることで、金属で構成されるドレイン電極３３、ソース電極３４とチャネル層３６とのオーミック接触を容易にする効果がある。

次に、層間絶縁膜３９を画素全体に積層させた後、ドレイン電極３３とデータライン９をコンタクト部２２によって電気的に接続するとともに、ソース電極３４の上部にｎ型アモルファスシリコン層４３、ｉ型アモルファスシリコン層４２、ｐ型アモルファスシリコン層４１を順次積層してｐｉｎフォトダイオード６を形成し、更にｐ型アモルファスシリコン層４１の上部に透明電極３１を配置した後、この透明電極３１とバイアスライン１６とをコンタクト部２１によって電気的に接続する（図９）。このとき、層間絶縁膜３９を積層する際に、予めコンタクト部２２とドレイン電極３３との電気的接続点が形成できるようにコンタクトホールを作成しておくものとしても構わないし、フォトダイオード６を形成する領域の層間絶縁膜３９をエッチングにより除去した後、ソース電極３４上部にフォトダイオード６を構成するアモルファスシリコン層４１〜４３を形成させるものとしても構わない。

更に、このとき、フォトダイオード６を形成するアモルファスシリコン層４１〜４３を、水素化アモルファスシリコン（a-Si:H）で構成するものとしても構わない。又、層間絶縁膜３９が、上述のゲート絶縁膜３５及びエッチングストップ層３８と同様にＳｉＮｘで形成されるものとしても構わない。このようにして画素５の構成要素であるフォトダイオード６及びＴＦＴ７が配置される。

このように配置されたフォトダイオード６及びＴＦＴ７は、上述のように層の構成が異なるため、ガラス基板２上での表面段差が生じる。このため、まず画素全体に更に層間絶縁膜３９を積層してデバイスの安定化を図った上で（図４）、平坦化層３を積層して画素表面を平坦化する（図１０）。このとき、平坦化層３は、上述のようにスピンコート技術を用いて感光性のポリイミドやアクリル系樹脂等を塗布することで形成されるものとしても構わない。

このようにして平坦化層３が積層された状態で、各画素５相互の境界領域であるゲートライン８上部及びデータライン９上部に位置する平坦化層３の平坦性を低下させる処理を施す。このとき、平坦性を低下させない領域に対してはフォトレジスト等でマスキングして保護を行う（図１１）。この平坦性を低下させる処理としては、例えばＡｒやＮｅ等の不活性ガスをプラズマ状態にしてイオン化させた上でこのイオンを表面に叩きつける処理（物理的スパッタリング処理）、Ｈ₂やＯ₂等の反応性ガスをプラズマ状態にしてイオン化させた上でこのイオンを表面に叩きつける処理（化学的スパッタリング処理）、薬剤に浸漬させて化学反応を起こすことで表面を融解する処理（化学的エッチング処理）、平坦化層表面に対して紫外線あるいは高エネルギーパルス光（レーザー光）を照射させることによって表面を結晶化させて凹凸を大きくする処理等がある。この処理を施すことにより、フォトダイオード６上部及びＴＦＴ７上部以外のマスキングされていない領域に位置する平坦化層３の平坦性がフォトダイオード６上部及びＴＦＴ７上部に位置する平坦化層３の平坦性に比して低下する。

尚、この処理によって平坦化層３の平坦性が低下される領域はマトリクス状に配置された各画素５相互の境界領域であり、具体的にはゲートライン８上部及びデータライン９上部に位置する平坦化層３の領域の平坦性を低下させるものとしても構わない。即ち、少なくとも画素５相互の境界領域に位置する平坦化層３の平坦性を低下させれば良く、従って例えばこの境界領域に加えてＴＦＴ７上部領域の平坦化層３の平坦性を低下させるものとしても構わない。

上述の平坦化層３の表面状態を低下させる処理を施した後、この平坦化層３の上部にシンチレータ層４を蒸着または気相成長等により結晶成長させる（図１２）。シンチレータ層４は、入射された放射線を可視光に変換する機能を備える材料で構成されており、例えば少量のタリウムを不純物として含むＣｓＩ、ＮａＩ等が利用される。尚、以下ではシンチレータ層４がＣｓＩで構成されるものとして説明する。

ＣｓＩは、その結晶が柱状に成長する特徴を備えるとともに、ＣｓＩを結晶成長させる表面に凹凸が存在する場合には、その領域でＣｓＩの結晶成長が悪化して結晶性に乱れが発生することが知られている。ＣｓＩの結晶性に乱れが生じると、入射された放射線が変換されて生じた可視光を当該ＣｓＩ下部に透過させる透過能力が低下する。

このため、上述のように平坦化層３の表面状態に差異をつけた状態で当該平坦化層３の上部にＣｓＩを結晶成長させることにより、平坦性の高い領域では結晶成長状態の優れたシンチレータ層４ａが形成される一方、平坦性の低い領域では結晶成長状態が悪く結晶性に一定の乱れを伴うシンチレータ層４ｂが形成される。

このように構成される画素５上部のシンチレータ層４に放射線が入射されると、シンチレータ層４によって当該放射線が可視光に変換される。このとき、当該可視光は、透過能力が高い状態であるシンチレータ層４ａの領域内では高効率を維持したまま伝送される一方、透過能力が低い状態であるシンチレータ層４ｂの領域内では光量が減衰して伝送される光量は減少する。即ち、シンチレータ層４ａを透過してシンチレータ層４ａ下部に配置されたフォトダイオード６に伝送される可視光は、そのほとんどが当該フォトダイオード６を構成する画素５の領域に入射した放射線が変換されて生成された可視光で構成され、画素５に隣接する画素領域に入射した放射線が変換されて生成された可視光がシンチレータ層４ｂを透過することで画素５領域のシンチレータ層４ａ内部に伝送された可視光を含む割合は大きく減少するため、クロストークを抑制することができる。又、このように構成されるＦＰＤを利用することで、従来構造のＦＰＤに比して取得画像の解像度を向上させることが可能となる。

尚、本発明のＦＰＤは、フォトダイオード６及びＴＦＴ７が配置される上部以外の領域に結晶成長させるシンチレータの結晶成長状態を、フォトダイオード６及びＴＦＴ７が配置される上部の領域に結晶成長させるシンチレータの結晶成長状態と比較して悪化させることで、隣接画素のフォトダイオード６に入射する可視光の光量を抑制する構成であり、この結晶成長状態の差異の実現方法は本実施例に限られない。例えば、フォトダイオード６及びＴＦＴ７が配置される上部以外の領域の平坦化層３の上面に、表面粗度の高い材質を積層した上でシンチレータを結晶成長させる構成としても構わない。このとき、異なる材質を形成する場合には、フォトリソグラフィーを用いてパターニングした後、エッチングにより対象領域以外に積層された当該材質を除去することによって形成する。例えばアモルファスシリコンやＩＴＯを境界領域上部のシンチレータ層４の下地層として平坦化層３の上に更に積層し、新たに積層された上面と平坦になるように他の領域に対しては平坦化層３を積層することで、境界領域上部と他の領域とで材質の異なる層を形成し、この上面にシンチレータ層４を結晶成長させることで、シンチレータ層４の結晶性に差異を設けるものとしても構わない。尚、ガラス基板２上に各層を積層する手順についてもこの方法に限られるものではない。

又、上述では、フォトダイオード６及びＴＦＴ７が配置される上部以外の領域に位置する平坦化層３の表面状態を低下させるものとしたが、本発明においては、少なくともフォトダイオード６上部領域についての平坦化層３の表面状態の平坦性を良好にするとともに、少なくとも画素境界領域上部についての平坦化層３の表面状態の平坦性を低下させればよく、従って画素境界領域上部に加えて、ＴＦＴ７の上部領域の平坦化層３の表面状態についても低下させるものとしても構わない。

又、本実施形態において、表面状態の平坦性を低下させない領域にフォトレジストによるマスキングを施すことで保護を行うものとしたが、このとき表面状態の平坦性を低下させる画素境界領域においてフォトレジストを完全に除去せずに残渣を残した状態でシンチレータ層を積層させるものとしても構わない。このようにすることで、当該領域のシンチレータ層４の結晶性の悪化が顕著になる。

又、上述において、シンチレータ層４を結晶成長させた後、当該シンチレータ層４上部にシンチレータ保護層５１を積層させるものとしても構わない（図１３）。このシンチレータ保護層５１は、シンチレータ層４の耐湿目的で積層され、例えばポリイミドで形成される。更に、図１３に示すように、シンチレータ保護層５１上部に迷光防止層５２を成膜しても良い。この迷光防止層５２は、例えばアルミニウム膜で構成され、下部に位置するシンチレータ層４で生成された可視光が入射されると、当該入射光を反射させる機能を有しており、これによってシンチレータ層４上部領域に可視光が放射される光量を抑制することができる。

＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して説明する。図１４〜図１８は、第２の実施形態における画素５ａを形成する過程及び画素５ａ上部に平坦化層３、シンチレータ層４、シンチレータ保護層５１、迷光防止層５２を積層する過程を説明するための一状態図である。尚、図１４〜図１８において、第１の実施形態と同一の構成要素については、同一の符号を付してその詳細な説明を省略する。又、本実施形態は、第１の実施形態で説明した画素５の上部にシンチレータ４を積層するまでの製造過程（図４〜図１３）の内の一部の過程が異なる形態であり、以下では第１の実施形態と異なる箇所のみの説明を行う。

本実施形態における画素５ａは、第１の実施形態における画素５を形成する過程において、ガラス基板２上にＴＦＴ７が形成されると（図８）、層間絶縁膜３９を画素全体に積層させた後、ドレイン電極３３とデータライン９をコンタクト部２２によって電気的に接続するとともに、ソース電極３４の上部と、ＴＦＴ７上部及びデータライン９上部を含む領域に積層されている層間絶縁膜３９上部にｎ型アモルファスシリコン層、ｉ型アモルファスシリコン層、ｐ型アモルファスシリコン層を積層する（図１４）。このとき、層間絶縁膜３９を積層する際に、予めフォトダイオード６とソース電極３４との電気的接続点及びコンタクト部２２とドレイン電極３３との電気的接続点が形成できるようにコンタクトホールを作成しておくものとしても構わない。即ち、ソース電極３４上部にはフォトダイオード６が形成されるとともに、ＴＦＴ７上部及びデータライン９上部を含む領域に積層されている層間絶縁膜３９上部にはフォトダイオード６と同様の層構成をしたアモルファスシリコン層が積層される。尚、図１４中、ｎ型アモルファスシリコン層４３、ｉ型アモルファスシリコン層４２、ｐ型アモルファスシリコン層４１がフォトダイオード６を形成するアモルファスシリコン層であり、ｎ型アモルファスシリコン層４３ａ、ｉ型アモルファスシリコン層４２ａ、ｐ型アモルファスシリコン層４１ａが、後述するようにシンチレータ層４を結晶成長させる下地層を形成するアモルファスシリコン層である。

尚、このとき、少なくともフォトダイオード６を形成する領域に積層される層間絶縁膜３９をエッチングにより除去した後、フォトダイオード６を構成するアモルファスシリコン層を画素上に積層させるものとしても構わない。又、フォトダイオード６を形成するアモルファスシリコン層４１〜４３と、ＴＦＴ７上部及びデータライン９上部を含む領域に積層されている層間絶縁膜３９上部に積層されるアモルファスシリコン層４１ａ〜４３ａとは電気的に接続されていないものとして良い。

図１４に示すように、アモルファスシリコン層４１ａ〜４３ａはＴＦＴ７上部を覆う層間絶縁膜３９上に積層されているため、フォトダイオード６を形成するために積層されたアモルファスシリコン層４１〜４３と比較して高い位置に形成される。

この状態の下で、ｐ型アモルファスシリコン層４１の上部に透明電極３１を配置した後、この透明電極３１とバイアスライン１６とを電気的に接続する。そして、再び画素全体に対して層間絶縁膜３９を積層する（図１５）。更にこの状態の下で、ｐ型アモルファスシリコン層４１ａ上部に積層された層間絶縁膜３９のみエッチングにより除去を行った後、平坦化層３を積層させて画素全体の平坦化を行う（図１６）。即ち、アモルファスシリコン層４１ａの高さ位置まで平坦化層３を積層させる。このとき、一部の平坦化層３がアモルファスシリコン層４１ａに積層された場合に、このアモルファスシリコン層４１ａ以外の領域をマスキングしておくとともに、アモルファスシリコン層４１ａ上部に積層された平坦化層３に光を照射することで当該領域に積層された平坦化層３のみを除去するものとしても構わない。

そして、図１６に示すように平坦化層３を積層させて画素表面の平坦化を行った後、この平坦化された画素表面上にシンチレータ層４を結晶成長させる（図１７）。このとき、シンチレータ層４は、平坦化層３上部及びアモルファスシリコン層４１ａ上部において結晶成長が行われるが、平坦化層３はアモルファスシリコン層４１ａと比較して平坦性が優れているため、平坦化層３上部では結晶成長状態の優れたシンチレータ層４ａが形成される一方、アモルファスシリコン層４１ａ上部では結晶成長状態が悪く結晶性に一定の乱れを伴うシンチレータ層４ｂが形成される。

従って、このように構成される画素５に放射線が入射されると、第１の実施形態の場合と同様に、シンチレータ層４によって生成された可視光は、透過能力が高い状態であるシンチレータ層４ａの領域内では高効率を維持したまま伝送される一方、透過能力が低い状態であるシンチレータ層４ｂの領域内では光量が減衰して伝送される光量は減少する。即ち、シンチレータ層４ａを透過してシンチレータ層４ａ下部に配置されたフォトダイオード６に伝送される可視光は、そのほとんどが当該フォトダイオード６を構成する画素５の領域に入射した放射線が変換されて生成した可視光で構成され、画素５に隣接する画素領域に入射した放射線が変換された生成した可視光がシンチレータ層４ｂを透過することで画素５領域のシンチレータ層４ａ内部に伝送された可視光を含む割合は大きく減少するため、クロストークを抑制することができる。又、このように構成されるＦＰＤを利用することで、従来構造のＦＰＤに比して取得画像の解像度を向上させることが可能となる。

更に、本実施形態の構成によれば、ＴＦＴ７上部にアモルファスシリコン層４１ａ〜４３ａが積層されており、このアモルファスシリコン層が有する遮光効果によって、ＴＦＴ７に入射される光量が減少するため、シンチレータからの放射光がオフ状態のスイッチング素子に入射されたときにリーク電流が増加して当該スイッチング素子が誤動作を起こす現象を抑制することができる。

尚、本実施形態において、上述では層間絶縁膜３９上に平坦化層３を形成して画素全体の平坦化を行った後、シンチレータ層の積層を行うものとしたが、層間絶縁膜３９をアモルファスシリコン層４１ａの高さ位置まで積層させることで画素全体の平坦化を行った上でシンチレータ層の積層を行うものとしても構わない。

又、本実施形態においても、第１の実施形態と同様に、ＴＦＴ７上部に積層されているアモルファスシリコン層４１ａの表面の平坦性を更に低下させるためのスパッタリング等の各種処理を施すものとしても構わない。

又、本実施形態においても、第１の実施形態と同様に、表面状態の平坦性を低下させる領域においてはフォトレジストを完全に除去せずに一部残渣を残したまま、当該上層にシンチレータ層４を積層させるものとしても構わない。このようにすることで、当該領域のシンチレータ層４の結晶性の悪化が顕著になる。

又、上述ではアモルファスシリコン層４１ａ上部にシンチレータ層を形成させることでシンチレータ層の結晶性を悪化させたが、ｐ型アモルファスシリコン層４１上部に透明電極３１を形成する際に、アモルファスシリコン層４１ａ上部にも当該透明電極を形成し、この透明電極上にシンチレータ層４を結晶成長させることで結晶性を悪化させるものとしても構わない。更に、シンチレータ層４の結晶性を悪化させる領域を、上述ではＴＦＴ７上部及びゲートライン９上部を含む領域としたが、第１の実施形態と同様に、少なくとも隣接画素との境界領域上部のシンチレータ層４の結晶性を悪化させれば良い。即ち、隣接画素との境界領域上部にアモルファスシリコン層４１ａ〜４３ａを積層させるものとし、当該アモルファスシリコン層上部にシンチレータ層４を結晶成長させることによって、画素境界領域上部に位置するシンチレータ層４の結晶性を悪化させるものとしても構わない。

又、本実施形態においても、第１の実施形態と同様に、シンチレータ層４を結晶成長させた後、当該シンチレータ層４上部にシンチレータ保護層５１を積層させるものとしても構わない（図１８）。このシンチレータ保護層５１は、シンチレータ層４の耐湿目的で積層され、例えばポリイミド等で形成される。更に、図１８に示すように、シンチレータ保護層５１上部に迷光防止層５２を成膜しても良い。この迷光防止層５２は、例えばアルミニウム膜で構成され、下部に位置するシンチレータ層４で生成された可視光が入射されると、当該入射光を反射させる機能を有しており、これによってシンチレータ層４上部領域に可視光が放射される光量を抑制することができる。

本発明の放射線検出装置は、放射線によって披験物を撮影し、取得された画像を用いて分析を行う医療診断機器、非破壊検査機器等の画像分析装置に好適に利用され得る。

は、本発明におけるＦＰＤの模式的外観図である。 は、マトリクス状に配置された画素が構成する回路ブロック図である。 は、一画素を上面から見たときのレイアウト図である。 は、一画素の断面図である は、図４に示される画素を形成する一過程を示す図である。 は、図４に示される画素を形成する別の一過程を示す図である。 は、図４に示される画素を形成する更に別の一過程を示す図である。 は、図４に示される画素を形成する更に別の一過程を示す図である。 は、図４に示される画素を形成する更に別の一過程を示す図である。 は、画素形成後シンチレータ層を積層するまでの一過程を示す図である。 は、画素形成後シンチレータ層を積層するまでの別の一過程を示す図である。 は、画素形成後シンチレータ層を積層するまでの更に別の一過程を示す図である。 は、シンチレータ層を積層後にシンチレータ保護層及び迷光防止層を積層する過程を示す図である。 は、第２の実施形態において画素を形成する一過程を示す図である。 は、第２の実施形態において画素形成後シンチレータ層を積層するまでの一過程を示す図である。 は、第２の実施形態において画素形成後シンチレータ層を積層するまでの別の一過程を示す図である。 は、第２の実施形態において画素形成後シンチレータ層を積層するまでの別の一過程を示す図である。 は、第２の実施形態においてシンチレータ層を積層後にシンチレータ保護層及び迷光防止層を積層する過程を示す図である。 は、ＦＰＤによるＸ線撮影システムの概念図である。 は、ＦＰＤの構成を示す概念的なブロック図である。 は、直接変換方式と間接変換方式を比較するためのブロック図である。

符号の説明

１ ＦＰＤ
２ ガラス基板
３ 平坦化層
４、４ａ、４ｂ シンチレータ層
５、５ａ、５−１１〜５−ｍｎ 画素
６、６−１１〜６−ｍｎ フォトダイオード
７、７−１１〜７ｍｎ ＴＦＴ
８、８−１〜８−ｍ ゲートライン
９、９−１〜９−ｎ データライン
１１ 信号処理回路
１２ ＴＦＴ駆動回路
１６ バイアスライン
２１ コンタクト部
２２ コンタクト部
２３ ソース部
２４ ドレイン部
２５ チャネル部
２６ ゲート部
３１ 透明電極
３２ ゲート電極
３３ ドレイン電極
３４ ソース電極
３５ ゲート絶縁膜
３６ チャネル層
３７ オーミックコンタクト層
３８ エッチングストップ層
３９ 層間絶縁膜
４１、４１ａ ｐ型アモルファスシリコン層
４２、４２ａ ｉ型アモルファスシリコン層
４３、４３ａ ｎ型アモルファスシリコン層
５１ シンチレータ保護層
５２ 迷光防止層
９００ 被験体
９０１ 撮影室
９０２ 別室
９０３ ＦＰＤ
９０４ Ｘ線管
９０５ コンピュータ
９０６ プリンタ
９０７ ＰＡＣＳシステム
９１１ Ｘ線変換層
９１２ パネル
９１３ ガラス基板
９１４ 画素
９１５ スイッチング素子
９１６ 電荷蓄積素子
９１７ ゲートライン
９１８ データライン
９２１ アモルファスセレン
９２２ 直流バイアス
９２５ 蛍光体（シンチレータ）
９２６ 光電変換素子

Claims (13)

1. 入射光量に応じた電気信号を発生する光電変換素子を備えるとともに２次元的に配置された複数の画素と、前記複数の画素を覆う下地層と、前記下地層上に形成されるとともに入射した放射線を可視光に変換するシンチレータと、を基板上に備える放射線検出装置であって、
   前記下地層が、表面の平坦性が高い第１下地層と、表面の平坦性が低い第２下地層と、で構成され、
   前記第１下地層が少なくとも前記光電変換素子上部領域を覆うとともに、前記第２下地層が少なくとも前記２次元的に配置された画素相互の境界領域上部を覆うことを特徴とする放射線検出装置。
2. 前記複数の画素が、前記光電変換素子からの電気信号を出力する出力線と、該出力線と前記光電変換素子との電気的な接離を行うスイッチング素子とを備え、
   前記第２下地層が、更に前記スイッチング素子上部領域を覆うことを特徴とする請求項１に記載の放射線検出装置。
3. 前記第１下地層が、前記基板表面を平坦化する平坦化層で構成されることを特徴とする請求項１又は請求項２に記載の放射線検出装置。
4. 前記第２下地層が、前記第１下地層の表面に対してスパッタリング処理を施して平坦性を低下させて得られたことを特徴とする請求項１〜請求項３のいずれかに記載の放射線検出装置。
5. 前記第２下地層が、前記第１下地層の表面に対して化学的エッチング処理を施して平坦性を低下させて得られたことを特徴とする請求項１〜請求項３のいずれかに記載の放射線検出装置。
6. 前記第２下地層が、前記第１下地層の表面に対してレーザー光を照射して膜質を変化させることで平坦性を低下させて得られたことを特徴とする請求項１〜請求項３のいずれかに記載の放射線検出装置。
7. 前記第１下地層と前記第２下地層とが異なる材質で構成されることを特徴とする請求項２〜請求項６のいずれかに記載の放射線検出装置。
8. 前記第２下地層が、前記光電変換素子と同一の材質で構成されることを特徴とする請求項２〜請求項７のいずれかに記載の放射線検出装置。
9. 入射光量に応じた電気信号を発生する光電変換素子を備えるとともに２次元的に配置された複数の画素と、前記複数の画素を覆う下地層と、前記下地層上に形成されるとともに入射した放射線を可視光に変換するシンチレータと、を基板上に備える請求項１に記載の放射線検出装置の製造方法であって、
   前記基板上に前記複数の画素を形成する第１工程と、
   少なくとも前記第１工程で形成された前記複数の各画素が備える前記光電変換素子上部領域を覆うように前記第１下地層を積層する第２工程と、
   少なくとも前記第１工程で形成された前記複数の各画素相互の境界領域上部を覆うように前記第２下地層を積層する第３工程と、
   前記第２工程で積層された前記第１下地層上及び前記第３工程で積層された前記第２下地層上に前記シンチレータを形成する第４工程と、から構成される放射線検出装置の製造方法。
10. 前記第３工程において、前記第１工程で形成された前記複数の各画素相互の境界領域上部に加えて更に前記スイッチング素子上部領域を覆うように前記第２下地層を積層することを特徴とする請求項９に記載の放射線検出装置の製造方法。
11. 前記第１下地層の表面に対してスパッタリング処理を施して前記第１下地層の表面の平坦性を低下させることで前記第２下地層を形成する第５工程を備えることを特徴とする請求項９又は請求項１０に記載の放射線検出装置の製造方法。
12. 前記第１下地層の表面に対して化学的エッチング処理を施して前記第１下地層の表面の平坦性を低下させることで前記第２下地層を形成する第５工程を備えることを特徴とする請求項９又は請求項１０に記載の放射線検出装置の製造方法。
13. 前記第１下地層の表面に対してレーザー光を照射して物性を変化させて前記第１下地層の表面の平坦性を低下させることで前記第２下地層を形成する第５工程を備えることを特徴とする請求項９又は請求項１０に記載の放射線検出装置の製造方法。

Images