JP2010003849A - 電磁波検出素子 - Google Patents
電磁波検出素子 Download PDFInfo
- Publication number
- JP2010003849A JP2010003849A JP2008160985A JP2008160985A JP2010003849A JP 2010003849 A JP2010003849 A JP 2010003849A JP 2008160985 A JP2008160985 A JP 2008160985A JP 2008160985 A JP2008160985 A JP 2008160985A JP 2010003849 A JP2010003849 A JP 2010003849A
- Authority
- JP
- Japan
- Prior art keywords
- electromagnetic wave
- detection element
- electrode
- wave detection
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Measurement Of Radiation (AREA)
Abstract
【課題】簡易な構成で外部からの電磁波ノイズの入射によって信号配線に発生する外部ノイズを低減させた電磁波検出素子を提供する。
【解決手段】基板1の裏面のセンサ部103が設けられた領域に対応する対応領域一面に金属膜35を設け、スルーホール30を介して金属膜35とセンサ部103とを接続する。
【選択図】図3
【解決手段】基板1の裏面のセンサ部103が設けられた領域に対応する対応領域一面に金属膜35を設け、スルーホール30を介して金属膜35とセンサ部103とを接続する。
【選択図】図3
Description
本発明は、電磁波検出素子に係り、特に、照射された電磁波により示される画像を検出する電磁波検出素子に関する。
近年、TFT(Thin film transistor)アクティブマトリックス基板上にX線感応層を配置し、X線情報を直接デジタルデータに変換できるFPD(flat panel detector)等の電磁波検出素子が実用化されている。この電磁波検出素子は、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
この種の電磁波検出素子は、種々のタイプのものが提案されており、例えば、放射線を直接、半導体層で電荷に変換して蓄積する直接変換方式や、放射線を一度CsI:Tl、GOS(Gd2O2S:Tb)などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある。
この電磁波検出素子は、例えば、複数の走査配線及び複数の信号配線が互いに交差して配設され、当該走査配線及び信号配線の各交差部に対応して電荷蓄積部及びTFTスイッチが設けられ、各交差部の電荷蓄積部及びTFTスイッチ素子を覆うように半導体層が設けられている。このような電磁波検出素子を用いた放射線画像撮影装置では、放射線画像を撮影する場合、X線が照射される間、各走査配線に対してOFF信号を出力して各TFTスイッチをオフにして半導体層に発生した電荷を各電荷蓄積部に蓄積し、画像を読み出す場合、各走査配線に対して1ラインずつ順にON信号を出力して各電荷蓄積部に蓄積された電荷を電気信号として読み出し、読み出した電気信号をデジタルデータへ変換することにより、放射線画像を得ている。
この電磁波検出素子に関する技術として、特許文献1には、基板の表裏面を貫通するスルーホールを設け、信号配線やバイアス配線、走査配線の何れかを裏面側に形成する構成が記載されている。
特開2000−162320号公報
ところで、電磁波検出素子では、外部からの電磁波の入射によって信号配線に外部ノイズが発生する場合がある。
このため、例えば、特許文献1の技術を用いてバイアス配線等を裏面側に形成したとしても、信号配線に発生する外部ノイズを除去するためには、裏面側に外部からの電磁波を除去するシールド電極を別途を設ける必要がある。
本発明は、上記の事情に鑑み、簡易な構成で外部からの電磁波ノイズの入射によって信号配線に発生する外部ノイズを低減させた電磁波検出素子を提供することを目的とする。
上記目的を達成するために、請求項1記載の発明の電磁波検出素子は、内部に導通体が形成され、かつ表面及び裏面に開口したスルーホールが複数穿設された絶縁性基板と、前記絶縁性基板の表面及び裏面の何れか一方の面に並列に設けられた複数の走査配線と、前記一方の面に前記走査配線と交差して並列に設けられた複数の信号配線と、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有し、前記走査配線と前記信号配線との交差部に対応して前記一方の面に設けられたセンサ部と、前記絶縁性基板の他方の面の前記センサ部が設けられた領域に対応する対応領域に少なくとも設けられ、前記スルーホールの前記導通体を介して前記センサ部に接続された導電膜と、を備えている。
本発明の電磁波検出素子は、絶縁性基板に、内部に導通体が形成され、かつ表面及び裏面に開口したスルーホールが複数穿設されており、絶縁性基板の表面及び裏面の何れか一方の面に並列に複数の走査配線が設けら、当該一方の面に走査配線と交差して複数の信号配線が並列に設けられている。
また、本発明の電磁波検出素子は、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有するセンサ部が、走査配線と信号配線との交差部に対応して一方の面に設けられている。
そして、本発明では、導電膜が絶縁性基板の他方の面のセンサ部が設けられた領域に対応する対応領域に少なくとも設けられ、スルーホールの導通体を介して導電膜とセンサ部とが接続されている。
このように、本発明によれば、絶縁性基板の他方の面のセンサ部が設けられた領域に対応する対応領域に金属膜を設け、スルーホールの導通体を介して導電膜とセンサ部とを接続しているので、各センサ部に接続される共通配線を簡易に形成することができる。また、本発明によれば、外部から電磁波検出素子の他方の面側に入射する電磁波が金属膜によって遮断されるようになるため、電磁波ノイズの入射によって信号配線に発生する外部ノイズを低減させることができる。
なお、本発明は、請求項2に記載の発明のように、前記センサ部が、前記半導体層に対してバイアス電圧を印加するバイアス電極を各々有し、前記導電膜が、各センサ部の前記バイアス電極に接続されて前記バイアス電圧を供給するようにしてもよい。
また、本発明は、請求項3に記載の発明のように、前記センサ部が、電磁波が照射されることにより前記半導体層に発生した電荷を蓄積する蓄積容量を各々有し、前記導電膜を、各センサ部の前記蓄積容量に接続してもよい。
本発明の電磁波検出素子は、簡易な構成で外部からの電磁波ノイズの入射によって信号配線に発生する外部ノイズを低減させることができる、という優れた効果を有する。
以下、図面を参照して本発明の画像検出器の一実施の形態を適用した放射線画像撮影装置100について説明する。
図1には、本実施の形態に係る放射線画像撮影装置100の全体構成が示されている。
同図に示すように、本実施の形態に係る放射線画像撮影装置100は、電磁波検出素子10を備えている。
電磁波検出素子10は、後述する上部電極と半導体層と下部電極を備え、照射された放射線を受けて電荷を発生するセンサ部103と、センサ部103で発生した電荷を蓄積する電荷蓄積容量5と、電荷蓄積容量5に蓄積された電荷を読み出すためのTFTスイッチ4と、を含んで構成される画素が2次元状に多数設けられている。電荷蓄積容量5の一方の電極は後述する金属膜35(図2参照。)を介して接地されてグランドレベルとされている。なお、図1では、電荷蓄積容量5の一方の電極が個別にグランドに接続されているものとして示している。
また、電磁波検出素子10には、上記TFTスイッチ4をON/OFFするための複数の走査配線101と、上記電荷蓄積容量5に蓄積された電荷を読み出すための複数の信号配線3と、が互いに交差して設けられている。
各信号配線3には、当該信号配線3に接続された何れかのTFTスイッチ4がONされることにより電荷蓄積容量5に蓄積された電荷量に応じた電気信号が流れる。各信号配線3には、各信号配線3に流れ出した電気信号を検出する信号検出回路105が接続されており、各走査配線101には、各走査配線101にTFTスイッチ4をON/OFFするための制御信号を出力するスキャン信号制御装置104が接続されている。
信号検出回路105は、各信号配線3毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路105では、各信号配線3より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各電荷蓄積容量5に蓄積された電荷量を検出する。
この信号検出回路105及びスキャン信号制御装置104には、信号検出回路105において検出された電気信号に所定の処理を施すとともに、信号検出回路105に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置104に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置106が接続されている。
次に、図2及び図3を参照して、本実施の形態に係る電磁波検出素子10についてより詳細に説明する。なお、図2には、本実施の形態に係る電磁波検出素子10の1画素単位の構造を示す平面図が示されており、図3には、図2のA−A線断面図が示されている。
本実施の形態に係る電磁波検出素子10は、ポリイミド等の絶縁体を用いたフレキシブルプリント(FPC)基板(以下、「基板」という。)1を備えている。この基板1には、内部に導通体が形成され、かつ表面及び裏面に開口したスルーホール30がセンサ部103に対応して2次元状に複数穿設されている。また、基板1は、表面側のスルーホール30部分にメタルキャップ31が形成されており、裏面側のセンサ部103が設けられた領域に対応する対応領域に金属膜35が設けられている。各メタルキャップ31と金属膜35はスルーホール30によって電気的に接続されている。基板1にスルーホール30やメタルキャップ31を形成する技術は、例えば、フジクラ技報 第108号(2005年4月発行) P44〜47、「市場の要求に応えるFPCの量産技術」に記載されているため、詳細な説明を省略する。フレキシブルプリント基板には100μm以下のサイズ(直径)でスルーホールが形成可能とされており、メタルキャップ(ランド)を含めても300μm以下のサイズでの製造技術が確立されている。
この基板1の表面には、一面に絶縁膜15Aが形成されている。この絶縁膜15Aは、例えば、SiNX等からなっており、例えば、CVD(Chemical Vapor Deposition)成膜により形成される。絶縁膜15A上には、ゲート電極2、走査配線101(図2参照。)、及び蓄積容量下部電極14が形成されている。ゲート電極2は走査配線101に接続され(図2参照。)、蓄積容量下部電極14は絶縁膜15Aに形成されたバイア24を介してメタルキャップ31に接続されている。このゲート電極2、走査配線101、及び蓄積容量下部電極14が形成された金属層(以下、この金属層を「第1信号配線層」ともいう。)は、Al若しくはCu、又はAl若しくはCuを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
第1信号配線層上には、一面に絶縁膜15Bが形成されている。この絶縁膜15Bも、例えば、SiNX 等からなっており、例えば、CVD(Chemical Vapor Deposition)成膜により形成される。
絶縁膜15B上のゲート電極2に対応する位置には、半導体活性層8が形成されている。この半導体活性層8は、TFTスイッチ4のチャネル部であり、例えば、アモルファスシリコン膜からなる。
これらの上層には、ソース電極9、及びドレイン電極13が形成されている。このソース電極9及びドレイン電極13が形成された金属層には、ソース電極9、ドレイン電極13とともに、信号配線3、及び蓄積容量下部電極14に対応する位置に蓄積容量上部電極18が形成されている。ソース電極9は信号配線3に接続され、ドレイン電極13は蓄積容量上部電極18に接続されている(図2参照。)。このソース電極9、ドレイン電極13、信号配線3、及び蓄積容量上部電極18が形成された金属層(以下、この金属層を「第2信号配線層」ともいう。)も、Al若しくはCu、又はAl若しくはCuを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
このソース電極9及びドレイン電極13と半導体活性層8との間にはコンタクト層(不図示)が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。
本実施の形態に係る電磁波検出素子10では、ゲート電極2や絶縁膜15B、ソース電極9、ドレイン電極13、半導体活性層8によりTFTスイッチ4が構成されており、蓄積容量下部電極14や絶縁膜15B、蓄積容量上部電極18により電荷蓄積容量5が構成されている。なお、TFTスイッチ4は電荷蓄積容量5に蓄積される電荷の極性によってソース電極9とドレイン電極13が逆となる。
第2信号配線層上には、一面に絶縁膜15Cが形成されている。この絶縁膜15Cも、例えば、SiNX 等からなっており、例えば、CVD成膜により形成される。
そして、これらの上層の基板1上の画素が設けられた領域のほぼ全面(ほぼ全領域)には、層間絶縁膜12が形成されている。この層間絶縁膜12は、感光性を有するアクリル樹脂などの有機材料からなり、膜厚が1〜4μm、比誘電率が2〜4である。本実施の形態に係る電磁波検出素子10では、この層間絶縁膜12によって層間絶縁膜12上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層6の形状が平坦化されるため、半導体層6の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この層間絶縁膜12には、蓄積容量上部電極18と対向する位置にコンタクトホール16が形成されている。
層間絶縁膜12上には、各画素毎に、各々コンタクトホール16を埋めつつ、画素領域を覆うようにセンサ部103の下部電極11が形成されている。この下部電極11は、非晶質透明導電酸化膜(ITO)からなり、蓄積容量上部電極18と接続されている。
下部電極11上の基板1上の画素が設けられた画素領域のほぼ全面には、半導体層6が一様に形成されている。この半導体層6は、X線などの電磁波が照射されることにより、内部に電荷(電子−正孔)を発生するものである。つまり、半導体層6は電磁波導電性を有し、X線による画像情報を電荷情報に変換するためのものである。半導体層6は、例えば、セレンを主成分とする非晶質のa−Se(アモルファスセレン)からなる。ここで、主成分とは、50%以上の含有率を有するということである。
この半導体層6上には、上部電極7が形成されている。この上部電極7には、不図示のバイアス電源が接続されており、バイアス電源からバイアス電圧が供給されている。
一方、基板1の裏面に形成されたは金属膜35は、図示しない配線を介して接地され、電圧レベルがグランドレベルとされている。
図4には、本実施の形態に係る電磁波検出素子10の構成を模式的に示した斜視図が示されてる。
同図に示すように、基板1には、表裏面を貫通し、内部に導通体が形成されたスルーホール30が複数設けらている。基板1の表面には、複数の走査配線101が並列に設けられ、走査配線101と交差して複数の信号配線3が並列に設けられている。また、基板1の表面には、下部電極11が走査配線101と信号配線3との交差部に対応してセンサ部103及び電荷蓄積容量5(図4では、蓄積容量下部電極14を図示している)が設けられている。一方、基板1の裏面には、一面に金属膜35が設けられており、金属膜35はスルーホール39を介して蓄積容量下部電極14に接続されている。
次に、図5(A)〜(H)を参照して、本実施形態に係る電磁波検出素子10の製造工程の一例を説明する。
基板1は、スルーホール30が複数設けられ、表面側のスルーホール30部分にメタルキャップ31が形成され、裏面側のセンサ部103が設けられた領域に対応する対応領域一面に金属膜35が設けられている。
まず、基板1の表面上に、ベースコート膜として絶縁膜15Aを堆積し、バイア24を形成する(図5(A))。ベースコート膜は、TFT製造プロセスにおいてFPC基板からのアウトガス、FPC基板への薬液ダメージ、FPC基板の薬液吸収による膨潤を防いでいる。絶縁膜15Aは、SiNxからなり膜厚は50〜500nmで、CVD法又はスパッタ法にて堆積する。特に基板1がフレキシブルの樹脂基板である場合には、通常耐熱性が150〜300℃以下である。このため、絶縁膜15Aとしてはスパッタリング形成するSiNxや、SiO2が好ましい。その後、その後、絶縁膜15Aに対して、フォトリソグラフィー技術にてバイア24のパターンニングを行い、ドライエッチ法にて選択的にパターンニングする。なお、裏面の金属膜35の耐性が不十分な場合には、裏面側にもベースコート膜を成膜することが好ましい。
次に、絶縁膜15A上に、第1信号配線層として、ゲート電極2、走査配線101、及び蓄積容量下部電極14を形成する(図5(B))。絶縁膜15Aは、SiNxからなり膜厚は200〜600nmで、P−CVD(Plasma-Chemical Vapor Deposition)法にて堆積する。第1信号配線層は、Al若しくはCu、又はAl若しくはCuを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が100〜300nm前後でスパッタリング法にて堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Al用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第1信号配線層が完成する。
次に、第1信号配線層が形成された基板1上に、絶縁膜15Bを堆積する(図5(C))。絶縁膜15Bは、SiNxからなり膜厚は200〜600nmで、P−CVD法にて堆積する。基板1がフレキ基板である場合、絶縁膜15Bも低温形成が好ましい。絶縁膜15Bとしてはベースコート膜と同様スパッタリング形成のSiNxやSiO2を採用する場合もある。一方で、絶縁膜15BはTFTのゲート絶縁膜として機能するため、絶縁膜15Bとしては特性面からはCVD形成するSiNxが良い。そこで、従来300℃以上のCVD成膜温度を、200℃前後で実現する方法も提案されている。
次に、絶縁膜15B上に、半導体活性層8、コンタクト層(不図示)を順次堆積する(図5(D))。半導体活性層8はアモルファスシリコンからなり膜厚20〜200nm前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚10〜100nm前後で、P−CVD法にて堆積する。アモルファスシリコン膜のCVD成膜は、通常200〜350℃で行なわれる。基板1に樹脂等の耐熱性の低い基板を採用する場合には、半導体活性層8としてはZnOや、IGZO等のスパッタリング法で常温成膜できる半導体膜を適用することも提案されている。その後、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層8と不純物添加半導体によるコンタクト層を絶縁膜15Bに対し選択的にドライエッチングすることにより半導体活性領域を形成する。
次に、絶縁膜15B、及び半導体活性層8の上層に、第2信号配線層として、ソース電極9、ドレイン電極13、信号配線3、及び蓄積容量下部電極14を形成し、絶縁膜15Cを堆積する(図5(E))。この第2信号配線層は、第1信号配線層と同様に、Al若しくはCu、又はAl若しくはCuを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が100〜300nm前後である。第1信号配線層と同様に、フォトリソグラフィー技術にてレジスト膜のパターンニングを行い、Al用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第2信号配線層が完成する。絶縁膜15Cも、SiNxからなり膜厚は200〜600nmで、P−CVD法にて堆積する。
次に、上記のように形成された層の上層に、層間絶縁膜12を堆積し、コンタクトホール16を形成する(図5(F))。層間絶縁膜はSiNx、SiO2等の無機材料か、もしくはSOG、感光性アクリル材料等の有機絶縁膜材料からなる。一般的に有機絶縁膜材料の方が誘電率が低く、また厚膜化が容易なため信号配線3−電荷収集電極間の容量低減に効果があり好ましい。感光性有機絶縁膜材料の場合には、材料を1〜3μm前後の膜厚でスピン塗布後、フォトリソグラフィー技術にてコンタクトホール16のパターンニングを行い、専用エッチャントにてパターンニングし、焼成することにより完成する。感光性材料でない場合には他のレイヤーと同様にフォトリソグラフィー後にドライエッチなどを行いコンタクトホールの形成を行う。なお、コンタクトホール16の大きさは、10μm角よりも小さいことが望ましい。コンタクトホール16が大きい場合、半導体膜6を製膜後に段差部により結晶化が生じるからである。
次に、上記の層の上層にAl系材料もしくはITO等の金属材料をスパッタリング法により堆積する。膜厚は20〜200nm前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして下部電極14を形成する(図5(G))。
次に、上記のように形成された層の上層に、半導体層6を一様に形成し、半導体層6上に上部電極7を形成する(図5(H))。半導体層6は、例えば、セレンを主成分とする非晶質のa−Se(アモルファスセレン)からなる。上部電極7には、不図示のバイアス電源が接続されており、バイアス電源からバイアス電圧が供給されている。
次に、本実施の形態に係る放射線画像撮影装置100の動作原理について説明する。
上部電極7と蓄積容量下部電極14との間に電圧を印加した状態で、半導体層6にX線が照射されると、半導体層6内に電荷(電子−正孔対)が発生する。
半導体層6と電荷蓄積容量5とは電気的に直列に接続された構造となっているので、半導体層6内に発生した電子は+電極側に移動すると共に、正孔は−電極側に移動し、その結果、電荷蓄積容量5に電荷が蓄積される。
画像読出時には、TFTスイッチ4のゲート電極2に走査配線101を介して順次ON信号(+10〜20V)が印加される。これにより、TFTスイッチ4が順次ONされ、電荷蓄積容量5に蓄積された電荷量に応じた電気信号が信号配線3に流れ出す。信号検出回路105は、信号配線3に流れ出した電気信号に基づいて各センサ部103の電荷蓄積容量5に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、電磁波検出素子10に照射されたX線により示される画像を示す画像情報を得ることができる。
また、本実施の形態に係る放射線画像撮影装置100では、金属膜35を図示しない配線を介して接地させており、各蓄積容量下部電極14とスルーホール30を介して金属膜35に接続させている。これにより、各蓄積容量下部電極14は電圧レベルがグランドレベルとなる。このように、各蓄積容量下部電極14に接続する配線として金属膜35を裏面側に設けることにより、各センサ部103に接続される共通配線を簡易に形成することができ、センサ部103や走査配線101の配置構成も容易となる。また、金属膜35を裏面側のセンサ部103が設けられた領域に対応する対応領域一面に設けることにより、外部から電磁波検出素子10の裏面側に入射する電磁波が遮断されるようになるため、信号配線3に発生する外部ノイズを低減させることができる。
なお、上記実施の形態では、基板1としてポリイミド等の絶縁体を用いた場合について説明したが、無アルカリガラス等からなる基板を用いもよい。この場合は、例えば、ウェットエッジ又はサンドブラスト工程を行うことにより基板にスルーホールを形成することができる。
また、上記実施の形態では、基板1の裏面のセンサ部103が設けられた領域に対応する対応領域に金属膜35を設けた場合について説明したが、基板1の裏面側一面に設けてもよい。
また、上記実施の形態では、信号配線3を第2信号配線層に形成した場合について説明したが、本発明はこれに限定されるものではなく、より多くの金属層を用いて形成してもよい。例えば、絶縁膜15C上に第3信号配線層として信号配線3を形成してもよい。図6には、絶縁膜15C上に信号配線3を形成した場合の電磁波検出素子10の1画素単位の構造を示す平面図が示されており、図7には、図6のA−A線断面図が示されている。
信号配線3は、低抵抗化することが必要なため、厚膜化することが好ましい。つまり、信号配線3の金属層は、ソース電極とドレイン電極の金属層よりも厚くすることが望ましい。しかし、ソース電極9及びドレイン電極13と同層に信号配線3を形成した場合には、金属膜を厚膜化した場合、パターンニングの精度が落ちるため、膜厚に制限があった。これに対し、信号配線3をソース電極9及びドレイン電極13と別な配線層に(例えば、第3信号配線層)に形成するようにした場合は、信号配線3を厚膜化して低抵抗な信号配線3を実現することができ、信号配線3ノイズを低減できる。また、ソース電極およびドレイン電極等の金属層を薄くすることができるのでプロセスを削減することができる。
また、TFTスイッチ4の製造工程において、静電破壊に起因して各信号配線間でリーク不良が多発することが問題となっている。信号配線3を第3信号配線層に形成するようにした場合は、TFTスイッチ4のソース電極−ゲート電極間の方が信号配線3と走査配線101の交差部よりも絶縁膜が薄くすることができるため、耐電圧が低く設定される。これにより、静電気によりリーク不良が発生した場合にも、高い確率でTFTスイッチ4のリーク不良となる。電磁波検出素子10では、配線間のリーク不良が発生した場合、ライン欠陥不良となるが、TFTスイッチ4でのリーク不良が発生した場合、TFTスイッチ4を切り離せば単一画素の不良とすることができる。通常、放射線画像撮影装置100では、単一画素の不良の場合、周辺画素のデータから欠陥画素の情報を生成し、画像補正することにより良品化することができるが、ライン欠陥不良の場合、画像補間による修正は困難な場合が多い。したがって、上記のようにライン欠陥不良を回避するようにすることによって製造歩留まりを向上することができる。
また、上記実施の形態では、図示しない配線を介して接地させた金属膜35をスルーホール30を介して各電荷蓄積容量5の蓄積容量下部電極14に接続させた場合について説明したが、本発明はこれに限定されるものではない。例えば、金属膜35を電源等に接続させて各電荷蓄積容量5の蓄積容量下部電極14にバイアス電圧を印加するように構成してもよい。
また、上記実施の形態では、各信号配線層及び金属膜35を導電性を有する金属材料によって形成した場合について説明したが、本発明はこれに限定されるものではなく、導電性を有すれば金属材料に限定されるものではない。
また、上記実施の形態では、金属膜35をスルーホール30を介して各電荷蓄積容量5の蓄積容量下部電極14に対して接続した場合について説明したが、本発明はこれに限定されるものではない。例えば、各センサ部103に対応して個別に上部電極7を形成して、半導体層6に対して各上部電極7からバイアス電圧を印加するように構成した場合、例えば、層間絶縁膜12及び絶縁膜15A〜15Cにコンタクトホールを形成し、当該コンタクトホール及びスルーホール30を介して各上部電極7と金属膜35を接続させて各上部電極7に金属膜35からバイアス電圧を印加するようにしてもよい。
また、上記実施の形態では、半導体層6において放射線を直接電荷に変換する、いわゆる直接変換方式の電磁波検出素子10に適用した場合について説明したが、本発明はこれに限定されるものではない。例えば、放射線が衝突することにより電磁波(例えば、光)を発する物質、いわゆるシンチレータにより発生した光を光電変換し、得られる電荷を各光電変換素子に付随する容量(補助容量をさらに付設する場合もある)に蓄積する、いわゆる間接変換方式の電磁波検出素子において、基板に表裏面を貫通し、内部に導通層が形成されたスルーホールを複数設け、基板の裏面側に金属膜を設けて、金属膜をスルーホールを介して表面側の各光電変換素子の電極に接続させて、各光電変換素子の電極にバイアス電圧を印加する構成としてもよい。
図8には、直接変換方式の電磁波検出素子10の1画素単位の構造を示す平面図が示されており、図9には、図8のA−A線断面図が示されている。
この間接変換方式の電磁波検出素子では、半導体層(例えば、n+層、i層、p+層を順に積層したPIN構造のフォトダイオード)6上にシンチレータ40による層を形成し、一旦X線をシンチレータ40に吸収させ、その際にシンチレータ40から生じる光を受けて半導体層6が電荷を発生することになるが、半導体層6としては0.2μmから1μm程度の厚さでよい。これにより、画素毎の下部電極11の静電容量が大きくなるので、直接変換方式のように電荷蓄積容量5を別途形成しない場合も多い。例えば、図8及び図9に示す直接変換方式の電磁波検出素子10では、絶縁膜15C上に接続部42を形成し、絶縁膜15Bに形成されたコンタクトホール44を介して接続部42とドレイン電極13を接続すると共に、層間絶縁膜12に形成されたコンタクトホール16を介して接続部42と下部電極11を接続している。すなわち、ドレイン電極13と下部電極11とは接続部42によって電気的に接続されている。なお、図8及び図9に示す直接変換方式の電磁波検出素子10では、この接続部42上に絶縁膜15Dがさらに形成されている。
間接変換方式の電磁波検出素子では、直接変換方式の電磁波検出素子のように半導体層6を連続的に形成しても良いが、図8及び図9に示すように半導体層6が絶縁膜15E及び坦化膜43によって画素毎に区切られてアレイ状に設けられることが多い。この場合は、例えば、図8及び図9に示すように、画素毎に層間絶縁膜12及び絶縁膜15B〜15Eにコンタクトホール46A〜46Dを形成すると共に、第2信号配線層に接続部45を形成する。そして、絶縁膜15Bに形成されたコンタクトホール46Aを介して接続部45と蓄積容量下部電極14を接続すると共に、絶縁膜15Cのコンタクトホール46Bに形成されたコンタクト48A、層間絶縁膜12のコンタクトホール46Cに形成されたコンタクト48B、及び絶縁膜15Cのコンタクトホール46Dを介して接続部45と上部電極7とを接続させる。すなわち、各上部電極7と金属膜35とは接続部45、コンタクト48A、及びコンタクト48Bによって電気的に接続されている。このように金属膜35を各上部電極7と接続した場合は、各上部電極7に金属膜35からバイアス電圧を印加してもよい。
また、上記実施の形態では、検出対象とする電磁波としてX線を検出することにより画像を検出する放射線画像撮影装置100に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい。
その他、上記実施の形態で説明した放射線画像撮影装置100の構成(図1参照。)及び電磁波検出素子10の構成(図2〜図7)は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
1 基板(絶縁性基板)
3 信号配線
4 TFTスイッチ(薄膜トランジスタ)
5 電荷蓄積容量
6 半導体層
7 上部電極(バイアス電極)
10 電磁波検出素子
11 下部電極
12 層間絶縁膜
13 ドレイン電極
14 蓄積容量下部電極
15A 絶縁膜
15B 絶縁膜
15C 絶縁膜
30 スルーホール
35 金属膜(導電膜)
100 放射線画像撮影装置
101 走査配線
103 センサ部
3 信号配線
4 TFTスイッチ(薄膜トランジスタ)
5 電荷蓄積容量
6 半導体層
7 上部電極(バイアス電極)
10 電磁波検出素子
11 下部電極
12 層間絶縁膜
13 ドレイン電極
14 蓄積容量下部電極
15A 絶縁膜
15B 絶縁膜
15C 絶縁膜
30 スルーホール
35 金属膜(導電膜)
100 放射線画像撮影装置
101 走査配線
103 センサ部
Claims (3)
- 内部に導通体が形成され、かつ表面及び裏面に開口したスルーホールが複数穿設された絶縁性基板と、
前記絶縁性基板の表面及び裏面の何れか一方の面に並列に設けられた複数の走査配線と、
前記一方の面に前記走査配線と交差して並列に設けられた複数の信号配線と、
電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有し、前記走査配線と前記信号配線との交差部に対応して前記一方の面に設けられたセンサ部と、
前記絶縁性基板の他方の面の前記センサ部が設けられた領域に対応する対応領域に少なくとも設けられ、前記スルーホールの前記導通体を介して前記センサ部に接続された導電膜と、
を備えた電磁波検出素子。 - 前記センサ部は、前記半導体層に対してバイアス電圧を印加するバイアス電極を各々有し、
前記導電膜は、各センサ部の前記バイアス電極に接続されて前記バイアス電圧を供給する
請求項1記載の電磁波検出素子。 - 前記センサ部は、電磁波が照射されることにより前記半導体層に発生した電荷を蓄積する蓄積容量を各々有し、
前記導電膜を、各センサ部の前記蓄積容量に接続した
請求項1記載の電磁波検出素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160985A JP2010003849A (ja) | 2008-06-19 | 2008-06-19 | 電磁波検出素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160985A JP2010003849A (ja) | 2008-06-19 | 2008-06-19 | 電磁波検出素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003849A true JP2010003849A (ja) | 2010-01-07 |
Family
ID=41585332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160985A Pending JP2010003849A (ja) | 2008-06-19 | 2008-06-19 | 電磁波検出素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003849A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013019691A (ja) * | 2011-07-07 | 2013-01-31 | Toshiba Corp | 放射線検出器 |
JP2013019690A (ja) * | 2011-07-07 | 2013-01-31 | Toshiba Corp | 放射線検出器 |
CN111699463A (zh) * | 2018-03-09 | 2020-09-22 | 日写株式会社 | Fpc一体型静电电容开关及其制造方法 |
-
2008
- 2008-06-19 JP JP2008160985A patent/JP2010003849A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013019691A (ja) * | 2011-07-07 | 2013-01-31 | Toshiba Corp | 放射線検出器 |
JP2013019690A (ja) * | 2011-07-07 | 2013-01-31 | Toshiba Corp | 放射線検出器 |
CN111699463A (zh) * | 2018-03-09 | 2020-09-22 | 日写株式会社 | Fpc一体型静电电容开关及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5280671B2 (ja) | 画像検出器および放射線検出システム | |
JP5185013B2 (ja) | 電磁波検出素子 | |
US9343503B2 (en) | Electromagnetic wave detecting element | |
JP5448877B2 (ja) | 放射線検出器 | |
JP4886493B2 (ja) | 画像信号読出方法および装置並びに画像信号読出システム | |
US20100072383A1 (en) | Radiation detecting element | |
JP2010056396A (ja) | X線検出素子 | |
JP2003133575A (ja) | 放射線検出装置 | |
JP5398564B2 (ja) | 放射線検出素子 | |
JP2009231788A (ja) | 電磁波検出素子 | |
JP2009212120A (ja) | 電磁波検出素子 | |
JP2011077184A (ja) | 検出素子 | |
JP2009038123A (ja) | 画像検出装置 | |
JP2010003766A (ja) | 電磁波検出素子 | |
JP2010003820A (ja) | 電磁波検出素子 | |
JP2010003849A (ja) | 電磁波検出素子 | |
JP2011176274A (ja) | 放射線検出素子 | |
JP5456185B2 (ja) | 電磁波検出素子 | |
WO2013125377A1 (ja) | 半導体素子、放射線検出器、及び半導体素子の製造方法 | |
JP5726931B2 (ja) | 電磁波検出素子 | |
JP4449749B2 (ja) | 放射線検出装置およびその製造方法 | |
JP5388488B2 (ja) | 電磁波検出素子 | |
JP5461719B2 (ja) | 電磁波検出素子 | |
JP2013077788A (ja) | 半導体素子、放射線検出器、及び半導体素子の製造方法 | |
JP2011108890A (ja) | 放射線検出素子 |