WO2013125377A1 - 半導体素子、放射線検出器、及び半導体素子の製造方法 - Google Patents

半導体素子、放射線検出器、及び半導体素子の製造方法 Download PDF

Info

Publication number
WO2013125377A1
WO2013125377A1 PCT/JP2013/053087 JP2013053087W WO2013125377A1 WO 2013125377 A1 WO2013125377 A1 WO 2013125377A1 JP 2013053087 W JP2013053087 W JP 2013053087W WO 2013125377 A1 WO2013125377 A1 WO 2013125377A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
wiring layer
oxide conductor
wiring
insulating film
Prior art date
Application number
PCT/JP2013/053087
Other languages
English (en)
French (fr)
Inventor
孝明 伊藤
美広 岡田
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Publication of WO2013125377A1 publication Critical patent/WO2013125377A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members

Definitions

  • the present invention relates to a semiconductor element, a radiation detector, and a method for manufacturing the semiconductor element, and more particularly to a semiconductor element having an external connection terminal, a radiation detector, and a method for manufacturing the semiconductor element.
  • connection part for connecting a wiring layer made of metal to an external electronic member.
  • a connection part for connecting a wiring layer made of metal to an external electronic member.
  • a plurality of control wirings for supplying a control signal for turning on / off a switching element provided for reading charges from each pixel, and charges read from each pixel
  • Each of the output signal wirings is electrically connected to an external circuit or the like via an external connection terminal (pad) provided in the connection portion.
  • an oxide conductor such as ITO (Indium Tin Oxide) that is strong against outside air (humidity) such as humidity is generally used from the viewpoint of corrosion resistance (for example, Patent Document 1 and Patent Document). 2).
  • a metal such as Al is used for the wiring that contacts the oxide conductor in the connection portion, but there is a problem that corrosion occurs due to a reference potential difference between ITO and Al.
  • a method of covering the upper layer of Al with a barrier metal such as Mo is generally used.
  • a barrier metal such as Mo is vulnerable to humidity, and ITO pinholes and cracks used as external connection terminals are used. There has been a problem in that corrosion occurs due to the humidity of the outside air that has entered through.
  • FIG. 16 a technique as shown in FIG. 16 is used.
  • an external connection terminal 1050 to which an external electronic member is connected is provided in an opening portion of a protective layer 1034 provided on the insulating layer 1023.
  • the external connection terminal 1050 and the wiring layer 1044 are connected to each other through a metal layer 1070, and the moisture-proof material 1072 prevents external air (humidity) from entering between the external connection terminal 1050 and the protective layer 1034.
  • the cover by is provided.
  • the present invention has been made to solve the above problems, and can suppress corrosion of a wiring layer even when moisture-proofing of external connection terminals is not sufficient, a semiconductor element, a radiation detector, and a semiconductor
  • An object is to provide a method for manufacturing an element.
  • a semiconductor element of the present invention includes a wiring layer formed under an insulating film, and an oxide conductor layer formed of an oxide conductor under the insulating film and connected to the wiring layer. And a contact hole formed in the contact hole penetrating the insulating film, and formed on the insulating film to connect the wiring layer to the outside via the oxide conductive layer and the contact portion formed by the oxide conductor, And an external connection terminal formed of an oxide conductor connected to the oxide conductor layer by a contact portion.
  • the wiring layer of the semiconductor element of the present invention is preferably formed in an area other than the contact area provided with the contact hole.
  • oxide conductor layer of the semiconductor element of the present invention may be provided on the wiring layer.
  • oxide conductor layer of the semiconductor element of the present invention may be provided under the wiring layer.
  • the wiring layer of the semiconductor element of the present invention preferably has an opening in a contact area where a contact hole is provided.
  • the semiconductor element of the present invention is preferably provided with a contact hole having a smaller diameter than the opening so as to penetrate the opening of the wiring layer.
  • the external connection terminal of the semiconductor element of the present invention may be formed in an opening of a protective film formed on the insulating film.
  • the wiring layer of the semiconductor element of the present invention is preferably formed in an area other than the lower layer of the opening of the protective film.
  • the radiation detector of the present invention includes at least one of a direct conversion layer that generates charges according to the irradiated radiation and an indirect conversion layer that converts the irradiated radiation into light and generates charges according to the converted light. And a switching element that reads and outputs the charge generated in the conversion layer in accordance with a control signal, and the wiring layer includes a signal wiring that outputs the charge read by the switching element, and the switching element And at least one of control wirings for supplying a control signal to the semiconductor element of the present invention.
  • the method of manufacturing a semiconductor device includes a step of forming a wiring layer on a substrate, a step of forming an oxide conductor layer so as to be connected to the wiring layer, and an insulation on the wiring layer and the oxide conductor layer.
  • FIG. 3 is a cross-sectional view of an example of a connection unit according to Embodiment 1.
  • FIG. 5 is a plan view illustrating an example of an external connection terminal according to the first embodiment illustrated in FIG. 4.
  • FIG. 6 is an explanatory diagram illustrating a manufacturing process of a connection portion (external connection terminal) according to the first embodiment. 6 is a cross-sectional view of an example of a connection portion according to Embodiment 2.
  • FIG. 10 is a top view which shows an example of the external connection terminal which concerns on Example 2 shown in FIG.
  • FIG. 10 is an explanatory diagram illustrating a manufacturing process of a connection portion (external connection terminal) according to a second embodiment.
  • 10 is a cross-sectional view of an example of a connection part according to Embodiment 3.
  • FIG. FIG. 11 is a plan view illustrating an example of an external connection terminal according to the third embodiment illustrated in FIG. 10.
  • FIG. 10 is an explanatory diagram illustrating a manufacturing process of a connection portion (external connection terminal) according to a third embodiment.
  • 10 is a cross-sectional view of an example of a connection unit according to Example 4.
  • FIG. 10 is an explanatory diagram illustrating a manufacturing process of a connection portion (external connection terminal) according to a second embodiment.
  • 10 is a cross-sectional view of an example of a connection part according to Embodiment 3.
  • FIG. 10 is an explanatory diagram illustrating
  • FIG. 10 is an explanatory diagram illustrating a manufacturing process of a connection portion (external connection terminal) according to a fourth embodiment. It is sectional drawing of an example of the connection part in the conventional radiation detector.
  • the radiographic image capturing apparatus 100 of the present embodiment will be described.
  • FIG. 1 an example of the whole structure of the radiographic imaging apparatus of this Embodiment is shown.
  • the radiographic image capturing apparatus 100 includes an indirect conversion type radiation detector 10.
  • FIG. 1 a scintillator that converts radiation into light is omitted.
  • the radiation detector 10 includes a sensor unit 103 that receives light to generate electric charge, accumulates the generated electric charge, and a TFT switch 4 that is a switching element for reading out the electric charge accumulated in the sensor unit 103.
  • a plurality of pixels 20 are arranged in a matrix. In this embodiment mode, charges are generated in the sensor unit 103 by irradiation with light converted by the scintillator.
  • a plurality of pixels 20 are arranged in a matrix in one direction (the horizontal direction in FIG. 1, hereinafter also referred to as “row direction”) and the direction intersecting the row direction (the vertical direction in FIG. 1, hereinafter also referred to as “column direction”). ing.
  • the arrangement of the pixels 20 is shown in a simplified manner. For example, 1024 ⁇ 1024 pixels 20 are arranged in the row direction and the column direction.
  • the radiation detector 10 receives, on the substrate 1 (see FIG. 3), the scanning wiring 101 which is a plurality of control wirings for turning on / off the TFT switch 4 and the charges accumulated in the sensor unit 103.
  • a plurality of signal wirings 3 for reading are provided so as to cross each other.
  • one signal wiring 3 is provided for each pixel column in one direction
  • one scanning wiring 101 is provided for each pixel column in the intersecting direction.
  • the radiation detector 10 is provided with a bias wiring 25 in parallel with each signal wiring 3. One end and the other end of the bias wiring 25 are connected in parallel, and one end is connected to a bias power supply 110 that supplies a predetermined bias voltage.
  • the sensor unit 103 is connected to the bias wiring 25, and a bias voltage is applied via the bias wiring 25.
  • a scan signal for switching each TFT switch 4 flows through the scanning wiring 101. In this way, each TFT switch 4 is switched (on / off) by the scan signal flowing through each scan line 101.
  • an electrical signal corresponding to the charge accumulated in each pixel 20 flows according to the switching state of the TFT switch 4 of each pixel 20. More specifically, an electrical signal corresponding to the amount of charge accumulated by turning on any TFT switch 4 of the pixel 20 connected to the signal wiring 3 flows to each signal wiring 3.
  • Each signal wiring 3 of the radiation detector 10 is connected to a signal detection circuit 105 for detecting an electric signal flowing out to each signal wiring 3 via a data pad 50A which is an external connection terminal 50. Further, a scan signal control for outputting a control signal for turning on / off the TFT switch 4 to each scan line 101 to each scan line 101 of the radiation detector 10 via a gate pad 50B which is an external connection terminal 50.
  • a circuit 104 is connected.
  • the signal detection circuit 105 and the scan signal control circuit 104 are shown in a simplified form. However, for example, a plurality of signal detection circuits 105 and scan signal control circuits 104 are provided (for example, 256).
  • the signal wiring 3 or the scanning wiring 101 is connected every time. For example, when 1024 signal wires 3 and 1024 scan wires 101 are provided, four scan signal control circuits 104 are provided, 256 scan wires 101 are connected, and four signal detection circuits 105 are provided 256.
  • the signal wiring 3 is connected one by one.
  • the signal detection circuit 105 includes an amplification circuit (not shown) for amplifying an input electric signal for each signal wiring 3.
  • an electric signal input from each signal wiring 3 is amplified by an amplifier circuit and converted into a digital signal by an ADC (analog / digital converter).
  • the signal detection circuit 105 and the scan signal control circuit 104 are subjected to predetermined processing such as noise removal on the digital signal converted by the signal detection circuit 105, and the signal detection circuit 105 is provided with a signal detection timing.
  • a control unit 106 that outputs a control signal indicating the timing of outputting the scan signal is connected to the scan signal control circuit 104.
  • the control unit 106 is configured by a microcomputer, and includes a nonvolatile storage unit including a CPU (Central Processing Unit), ROM and RAM, flash memory, and the like.
  • the control unit 106 generates and outputs an image indicated by the irradiated radiation based on the electrical signal indicating the charge information input from the signal detection circuit 105.
  • FIG. 2 is a plan view showing a structure of 2 pixels ⁇ 2 pixels of the indirect conversion type radiation detector 10 according to the present embodiment.
  • FIG. 3 is a cross-sectional view taken along line AA of the pixel 20 shown in FIG.
  • the pixel 20 includes a scanning wiring 101 (see FIG. 2) and a gate electrode 2 formed on an insulating substrate 1 made of non-alkali glass or the like. 2 are connected (see FIG. 2).
  • the wiring layer in which the scanning wiring 101 and the gate electrode 2 are formed (hereinafter, this wiring layer is also referred to as “first wiring layer 42”) uses Al or Cu, or a laminated film mainly composed of Al or Cu.
  • first wiring layer 42 uses Al or Cu, or a laminated film mainly composed of Al or Cu.
  • the present invention is not limited to these.
  • An insulating film 15 is formed on one surface on the first wiring layer 42, and a portion located on the gate electrode 2 functions as a gate insulating film in the TFT switch 4.
  • the insulating film 15 is made of, for example, SiN x or the like, and is formed by, for example, CVD (Chemical Vapor Deposition) film formation.
  • the semiconductor active layer 8 is formed in an island shape on the insulating film 15 on the gate electrode 2.
  • the semiconductor active layer 8 is a channel portion of the TFT switch 4 and is made of, for example, an amorphous silicon film.
  • a source electrode 9 and a drain electrode 13 are formed on these upper layers.
  • the signal wiring 3 is formed together with the source electrode 9 and the drain electrode 13.
  • the source electrode 9 is connected to the signal wiring 3 (see FIG. 2).
  • the wiring layer in which the source electrode 9, the drain electrode 13, and the signal wiring 3 are formed (hereinafter, this wiring layer is also referred to as “second wiring layer 44”) is a laminate mainly composed of Al or Cu, or Al or Cu. The film is formed using, but is not limited to these.
  • an impurity-added semiconductor layer (not shown) made of impurity-added amorphous silicon or the like is formed. These constitute the TFT switch 4 for switching.
  • the source electrode 9 and the drain electrode 13 are reversed depending on the polarity of charges collected and accumulated by the lower electrode 11 described later.
  • a TFT protective film layer 30 is provided on almost the entire area (substantially the entire area) where the pixels 20 on the substrate 1 are provided so as to cover the second wiring layer 44. Is formed.
  • the TFT protective film layer 30 is made of, for example, SiN x and is formed by, for example, CVD film formation.
  • the interlayer insulating film 12 suppresses the capacitance between metals disposed in the upper and lower layers of the interlayer insulating film 12 to be low.
  • such a material also has a function as a flattening film, and has an effect of flattening a lower step.
  • a contact hole 17 is formed at a position facing the drain electrode 13 of the interlayer insulating film 12 and the TFT protective film layer 30.
  • a lower electrode 11 of the sensor unit 103 is formed on the interlayer insulating film 12 so as to cover the pixel region while filling the contact hole 17, and the lower electrode 11 is connected to the drain electrode 13 of the TFT switch 4. ing. If the semiconductor layer 21 described later is as thick as about 1 ⁇ m, the lower electrode 11 is formed of a conductive metal such as an Al-based material, for example, as long as it has conductivity.
  • a semiconductor layer 21 that functions as a photodiode is formed on the lower electrode 11.
  • a PIN structure photodiode in which a p + layer, an i layer, and an n + layer (p + amorphous silicon, amorphous silicon, n + amorphous silicon) are stacked is adopted as the semiconductor layer 21, and the p + layer 21A is formed from the lower layer.
  • I layer 21B and n + layer 21C are sequentially stacked.
  • the i layer 21 ⁇ / b> B generates charges (a pair of free electrons and free holes) when irradiated with light.
  • the p + layer 21A and the n + layer 21C function as contact layers, and electrically connect the lower electrode 11 and an upper electrode 22 (described later) and the i layer 21B.
  • An upper electrode 22 is formed on each semiconductor layer 21 individually.
  • a material having high light transmittance such as ITO or IZO (zinc oxide indium) is used.
  • the sensor unit 103 includes the upper electrode 22, the semiconductor layer 21, and the lower electrode 11.
  • an interlayer insulating film 23 is formed so as to have a part of the opening 27 ⁇ / b> A corresponding to the upper electrode 22 and cover each semiconductor layer 21.
  • the interlayer insulating film 23 is made of SiN x or the like, and is formed by CVD film formation with a film thickness of 0.2 to 0.6 ⁇ m, for example.
  • a bias wiring 25 is formed on the interlayer insulating film 23.
  • the bias wiring 25 is preferably a transparent conductor, Al or Cu, an alloy mainly composed of Al or Cu, or a laminated film, and particularly preferably a transparent conductor.
  • a transparent conductor for example, a highly light-transmitting conductor such as ITO or IZO (zinc indium oxide) is preferable.
  • the bias wiring 25 has a contact pad 27 formed in the vicinity of the opening 27 ⁇ / b> A and is electrically connected to the upper electrode 22 through the opening 27 ⁇ / b> A of the interlayer insulating film 23.
  • a flattening layer 32 for flattening the surface is formed on the interlayer insulating film 23 and the bias wiring 25 (contact pad 27).
  • the planarization layer 32 is an insulating layer, and is formed of an organic material with a thickness of 1 to 6 ⁇ m, for example, like the interlayer insulating film 12.
  • a protective layer 34 for protecting the surface of the radiation detector 10 is formed on the planarization layer 32.
  • a protective film is formed of an insulating material having a low light absorption as necessary, and an adhesive resin having a low light absorption is used on the surface thereof, or directly.
  • a scintillator made of GOS, CsI or the like is attached by vapor deposition.
  • the external connection terminal 50 of the present embodiment when the external connection terminal 50 is the data pad 50A, the second wiring layer 44 formed on the substrate 1 (the substrate 1 and the insulating film 15) is the data pad 50A. It is connected to the.
  • the external connection terminal 50 is the gate pad 50B
  • the first wiring layer 42 formed on the substrate 1 is connected to the second wiring layer 44 through the contact hole, and the first wiring layer 42 is The second wiring layer 44 is connected to the gate pad 50B. That is, in this embodiment, in both the data pad 50A and the gate pad 50B, the second wiring layer 44 is connected to an external electronic member (circuit, device) via the external connection terminal 50 (data pad 50A and gate pad 50B). Etc.).
  • the second wiring layer 44 is connected to an external electronic member via the external connection terminal 50 (data pad 50A and gate pad 50B) (connection portion 62, see FIGS. 4 to 15). Will be described in detail. *
  • FIG. 4 shows a cross-sectional view of an example of the connecting portion 62 according to the present embodiment.
  • FIG. 5 shows a plan view of an example of the connecting portion 62.
  • a second wiring layer 44 (a wiring layer including the signal wiring 3, the source electrode 9 and the drain electrode 13) is formed on the substrate 1.
  • An oxide conductor layer 54 made of an oxide conductor is directly formed on the second wiring layer 44.
  • the oxide conductor layer 54 is preferably a transparent conductor, for example, a conductor having high light transmittance such as ITO or IZO (zinc oxide indium) is preferable.
  • the upper side indicates the opposite direction with respect to the substrate 1, and the lower side indicates the same direction with respect to the substrate 1.
  • the oxide conductor layer 54 is formed on the second wiring layer 44 with a size equal to or smaller than the size of the second wiring layer 44 in the connection portion 62.
  • the TFT protective layer 30 and the interlayer insulating film 23 are formed on the substrate 1, the second wiring layer 44, and the oxide conductor layer 54. Since the interlayer insulating film 23 and the TFT protective layer 30 are substantially the same as described above, they are collectively referred to as the insulating film 60. Similarly, in the following embodiments, the interlayer insulating film 23 and the TFT protective layer 30 are collectively referred to as an insulating film 60.
  • a protective layer 34 is formed on the insulating film 60 so as to have an opening in a region where the external connection terminal 50 is formed.
  • An external connection terminal 50 is formed in the opening of the protective layer 34 on the insulating film 60.
  • the external connection terminal 50 and the oxide conductor layer 54 are electrically connected by a contact hole 52 that penetrates the insulating film 60. Connected.
  • FIG. 6 shows the connection portion 62.
  • the first wiring layer 42 is made of a laminated film with a low resistance metal such as Al, Al alloy, Cu, Cu alloy or a barrier metal layer made of a refractory metal, and has a film thickness of about 100 to 600 nm and is formed by sputtering. Are deposited on the substrate 1. Thereafter, the resist film is patterned by photolithography. Thereafter, the metal film is patterned by a wet etch method using a metal etchant or a dry etch method.
  • a low resistance metal such as Al, Al alloy, Cu, Cu alloy or a barrier metal layer made of a refractory metal
  • the first wiring layer 42 is completed by removing the resist.
  • the insulating film 15, the semiconductor active layer 8, and the contact layer are sequentially deposited on the first wiring layer 42.
  • the insulating film 15 is made of SiN x and has a thickness of 200 to 600 nm.
  • the semiconductor active layer 8 is made of amorphous silicon and has a thickness of about 20 to 200 nm.
  • the contact layer is made of doped amorphous silicon and has a thickness of about 10 to 100 nm. It deposits by CVD (Plasma-Chemical Vapor Deposition) method.
  • resist patterning is performed by a photolithography technique.
  • the semiconductor active region is formed by selectively dry-etching the semiconductor active layer 8 and the contact layer made of the doped semiconductor with respect to the insulating film 15.
  • the signal wiring 3, the source electrode 9, and the drain electrode 13 are formed as the second wiring layer 44.
  • the second wiring layer 44 is formed on the substrate 1 or the insulating film 15 provided on the substrate 1.
  • the second wiring layer 44 is a laminated film with a low-resistance metal such as Al, Al alloy, Cu, Cu alloy or a barrier metal layer made of a refractory metal, or Mo. It consists of a single refractory metal film, and the film thickness is around 100 to 600 nm.
  • patterning is performed by a photolithography technique, and the metal film is patterned by a wet etch method using a metal etchant or a dry etch method.
  • a part of the contact layer and the semiconductor active layer 8 is removed by a dry etching method to form a channel region of the TFT switch 4.
  • an oxide conductor layer 54 is formed on the second wiring layer 44 of the connection portion 62.
  • An oxide conductor material such as ITO is deposited by a sputtering method and patterned to have the shape shown in FIG. 5 by a photolithography technique, and an oxide is formed by a wet etching method using an etchant or a dry etching method.
  • a conductor layer 54 is formed.
  • the thickness of the oxide conductor layer 54 is preferably 10 ⁇ m to 100 ⁇ m.
  • the TFT protective layer 30 and the interlayer insulating film 23 are formed on the substrate 1 and the second wiring layer 44 and the oxide conductor layer 54 formed as described above. Insulating films 60 are formed in sequence.
  • the TFT protective layer 30 and the interlayer insulating film 12 are sequentially formed.
  • the connection part 62 since the interlayer insulation film 12 is not provided, illustration is abbreviate
  • the interlayer insulating film 12 and the TFT protective layer 30 are formed of a single inorganic material, formed by stacking the TFT protective layer 30 made of an inorganic material and the interlayer insulating film 12 made of an organic material, or a single insulating film made of an organic material. It may be formed by layers.
  • a TFT protective film layer 30 is formed by CVD film formation, a photosensitive interlayer insulating film 12 material that is a coating system material is applied, prebaked, passed through exposure and development steps, and then baked. To form each layer.
  • the lower portion is not formed on the interlayer insulating film 12 and the TFT protective layer 30 although not shown in FIG.
  • the electrode 11, the semiconductor layer 21, and the upper electrode 22 are formed.
  • a conductive material such as Al-based, Mo-based, or ITO is deposited by sputtering to have a film thickness of about 20 to 500 nm, patterned by a photolithography technique, and using a metal etchant or the like. It is formed by patterning using a wet etch method or a dry etch method.
  • the semiconductor layer 21 that is a photoelectric conversion layer is an organic photoelectric conversion material
  • it may be formed by, for example, a CVD method.
  • the film thickness is preferably 30 nm or more and 300 nm or less, more preferably 50 nm or more and 250 nm or less, and particularly preferably 80 nm or more and 200 nm or less.
  • the semiconductor layer 21 is formed by depositing the p + layer 21A, the i layer 21B, and the n + layer 21C in order from the lower layer by the CVD method.
  • the film thicknesses are, for example, n + layer 10 to 500 nm, i layer 0.2 to 2 ⁇ m, and p + layer 10 to 500 nm, respectively.
  • the semiconductor layer 21 is completed by sequentially laminating each layer, patterning the semiconductor layer 21 by photolithography, and selectively etching with the lower interlayer insulating film 12 by dry etching or wet etching. Note that the n + layer 21C, the i layer 21B, and the p + layer 21A may be stacked in this order instead of the p + layer 21A, the i layer 21B, and the n + layer 21C, and the NIP diode may be used.
  • a transparent electrode material such as ITO is deposited by a sputtering method so as to have a film thickness of about 20 to 200 nm, patterned by a photolithography technique, and a wet etching method using an etchant for ITO or the like. It is formed by patterning using a dry etch method. Further, it may be a MIS diode.
  • an interlayer insulating film 23 made of a SiN x film is deposited on the interlayer insulating film 12 and the semiconductor layer 21.
  • SiN x deposited by CVD is described, but any insulating material can be applied and is not limited to SiN x .
  • an insulating film 60 is formed as shown in FIG.
  • a contact hole 52 that penetrates the insulating film 60 and reaches the oxide conductor layer 54 is formed in the contact area by a wet etching method or a dry etching method for the insulating film. .
  • an oxide conductor material such as ITO is deposited on the insulating film 60 while filling the contact holes 52 by sputtering, and patterning is performed by photolithography.
  • the external connection terminals 50 are formed by patterning using a wet etching method using an etchant or the like or a dry etching method.
  • the external connection terminal 50 is masked, and the protective layer 34, which is an insulating film, is provided in the region of the connection portion 62 where the external connection terminal 50 is formed. Is formed by, for example, CVD film formation. In the radiation detector 10 of the present embodiment, the external connection terminal 50 is formed in this way.
  • the oxide conductor layer 54 is formed on the second wiring layer 44, and the oxide conductor layer 54 and the external connection terminal 50 are connected via the contact hole 52. Are electrically connected.
  • the second wiring layer 44 by covering the second wiring layer 44 with the oxide conductor layer 54, the pinholes and the like of the external connection terminals 50 can be covered. Therefore, in the radiation detector 10 to which the semiconductor element provided with the connection portion 62 of the present embodiment is applied, even if the external connection terminal 50 has a pinhole or the like and the moisture resistance is not sufficient, the second wiring layer 44 and the first wiring are provided. Corrosion of the layer 42 can be suppressed.
  • Example 2 shows a cross-sectional view of an example of the connecting portion 62 according to the present embodiment.
  • FIG. 8 shows a plan view of an example of the connecting portion 62.
  • Example 2 is substantially the same as Example 1, detailed description is abbreviate
  • a second wiring layer 44 (a wiring layer including the signal wiring 3, the source electrode 9, and the drain electrode 13) is formed on the substrate 1.
  • An oxide conductor layer 54 made of an oxide conductor is formed from the second wiring layer 44 to the substrate 1 so as to cover the end portion of the second wiring layer 44.
  • An insulating film 60 (TFT protective layer 30 and interlayer insulating film 23) is formed on the substrate 1, the second wiring layer 44, and the oxide conductor layer 54.
  • a protective layer 34 having an opening is formed on the insulating film 60.
  • An external connection terminal 50 is formed in the opening of the protective layer 34, and the external connection terminal 50 and the oxide conductor layer 54 are electrically connected by a contact hole 52 that penetrates the insulating film 60. .
  • the second wiring layer 44 is not provided below the external connection terminal 50, and the end portion of the second wiring layer 44 and the end portion of the external connection terminal 50 are provided. Are arranged so that there is a gap between them.
  • the second wiring layer 44 is provided below the protective layer 34, and is not provided below the opening of the protective layer 34.
  • the oxide conductor layer 54 is provided from the second wiring layer 44 to the lower region of the external connection terminal 50 (contact area in which the contact hole 52 is provided).
  • the second wiring layer is provided in the contact area provided with the contact hole 52 where the external connection terminal 50 and the oxide conductor layer 54 are electrically connected. 44 is not provided.
  • FIG. 9 shows the connection portion 62.
  • the first wiring layer 42, the insulating film 15, the semiconductor active layer 8, the contact layer, and the semiconductor active region are first formed on the substrate 1 as in the first embodiment.
  • the signal wiring 3, the source electrode 9, and the drain electrode 13 are formed as the second wiring layer 44 in the same manner as in the first embodiment (see FIG. 6A).
  • an oxide conductor layer 54 is formed in a region from the second wiring layer 44 of the connection portion 62 to the contact area on the substrate 1.
  • the insulating film 60 is formed on the substrate 1 and the second wiring layer 44 and the oxide conductor layer 54 formed as described above in the same manner as in the first embodiment. To do. Further, as shown in FIG. 9C, a contact hole 52 that penetrates the insulating film 60 and reaches the oxide conductor layer 54 is formed in the contact area. Next, as illustrated in FIG. 9D, the external connection terminal 50 is formed over the insulating film 60 while filling the contact hole 52. Next, as shown in FIG. 9E, the external connection terminal 50 is masked to form a protective layer 34 that is an insulating film having an opening.
  • the external connection terminal 50 is formed in this way.
  • the oxide conductor layer 54 is formed from the second wiring layer 44 to the contact area on the substrate 1 so as to cover the end portion of the second wiring layer 44.
  • the oxide conductor layer 54 and the external connection terminal 50 are electrically connected via the contact hole 52. Since the second wiring layer 44 is not provided in the contact area, even when outside air (humidity / moisture) or the like enters through a pinhole or the like of the external connection terminal 50, the second wiring layer 44 is prevented from reaching the second wiring layer 44. Can do.
  • the second wiring layer 44 is provided below the protective layer 34 and is not provided below the opening of the protective layer 34, so that the outside air entering from the opening of the protective layer 34 is provided.
  • Corrosion due to (humidity / moisture) can be suppressed. Therefore, in the radiation detector 10 to which the semiconductor element provided with the connection portion 62 of the present embodiment is applied, even if the external connection terminal 50 has a pinhole or the like and the moisture resistance is not sufficient, the second wiring layer 44 and the first wiring are provided. Corrosion of the layer 42 can be suppressed.
  • FIG. 10 shows a cross-sectional view of an example of the connecting portion 62 according to the present embodiment.
  • FIG. 11 shows a plan view of an example of the connecting portion 62.
  • Example 3 is substantially the same as Example 1 and Example 2, detailed description is abbreviate
  • the second wiring layer 44 (wiring layer including the signal wiring 3, the source electrode 9, and the drain electrode 13) and the oxide conductor layer 54 are formed on the substrate 1.
  • the oxide conductor layer 54 is provided below the second wiring layer 44 (between the substrate 1 and the second wiring layer 44).
  • An insulating film 60 (TFT protective layer 30 and interlayer insulating film 23) is formed on the substrate 1, the second wiring layer 44, and the oxide conductor layer 54.
  • a protective layer 34 having an opening is formed on the insulating film 60.
  • An external connection terminal 50 is formed in the opening of the protective layer 34, and the external connection terminal 50 and the oxide conductor layer 54 are electrically connected by a contact hole 52 that penetrates the insulating film 60. .
  • the second wiring layer 44 is not provided below the external connection terminal 50, and the end of the second wiring layer 44 and the end of the external connection terminal 50 are provided. Are arranged so that there is a gap between them.
  • the second wiring layer 44 is provided below the protective layer 34, and is not provided below the opening of the protective layer 34.
  • the oxide conductor layer 54 is provided on the substrate 1 from below the second wiring layer 44 to a lower region of the external connection terminal 50 (contact area in which the contact hole 52 is provided).
  • the second wiring layer 44 is not provided in the contact area where the contact hole 52 in which the external connection terminal 50 and the oxide conductor layer 54 are electrically connected is provided. .
  • FIG. 12 it has shown about the connection part 62.
  • the first wiring layer 42, the insulating film 15, the semiconductor active layer 8, the contact layer, and the semiconductor active region are first formed on the substrate 1 as in the first embodiment.
  • an oxide conductor layer 54 is formed in a region from the lower portion of the second wiring layer 44 on the substrate 1 to the contact area in the connection portion 62.
  • the signal wiring 3, the source electrode 9, and the drain electrode 13 are formed as the second wiring layer 44.
  • the insulating film 60 is formed on the substrate 1 and the second wiring layer 44 and the oxide conductor layer 54 formed as described above in the same manner as in the first embodiment. Form. Further, as shown in FIG. 12C, a contact hole 52 that penetrates the insulating film 60 and reaches the oxide conductor layer 54 is formed in the contact area. Next, as illustrated in FIG. 12D, the external connection terminal 50 is formed over the insulating film 60 while filling the contact hole 52. Next, as shown in FIG. 12E, the external connection terminal 50 is masked to form a protective layer 34 that is an insulating film having an opening.
  • the external connection terminal 50 is formed in this way.
  • the oxide conductor layer 54 is formed from the lower portion of the second wiring layer 44 to the contact area, and the oxide conductor layer 54 and the external connection terminal 50 are connected to the contact hole. It is electrically connected via 52. Since the second wiring layer 44 is not provided in the contact area, even when outside air (humidity / moisture) or the like enters through a pinhole or the like of the external connection terminal 50, the second wiring layer 44 is prevented from reaching the second wiring layer 44. Can do. In the present embodiment, the second wiring layer 44 is provided below the protective layer 34 and is not provided below the opening of the protective layer 34, so that the outside air entering from the opening of the protective layer 34 is provided.
  • Corrosion due to (humidity / moisture) can be suppressed. Therefore, in the radiation detector 10 which is a semiconductor element provided with the connection portion 62 of the present embodiment, even if the external connection terminal 50 has a pinhole or the like and moisture resistance is not sufficient, the second wiring layer 44 and the first wiring layer. 42 corrosion can be suppressed.
  • FIG. 13 shows a cross-sectional view of an example of the connecting portion 62 according to the present embodiment.
  • FIG. 14 shows a plan view of an example of the connecting portion 62. Since the fourth embodiment is substantially the same as the first to third embodiments, detailed description of the same parts is omitted.
  • a second wiring layer 44 (a wiring layer including the signal wiring 3, the source electrode 9 and the drain electrode 13) and an oxide conductor layer 54 are formed on the substrate 1.
  • the oxide conductor layer 54 is provided below the second wiring layer 44 (between the substrate 1 and the second wiring layer 44).
  • the second wiring layer 44 is provided so as to cover the oxide conductor layer 54, and has an opening 56 in a contact area where the contact hole 52 is provided.
  • An insulating film 60 (TFT protective layer 30 and interlayer insulating film 23) is formed on the substrate 1, the second wiring layer 44, and the oxide conductor layer 54.
  • a protective layer 34 having an opening is formed on the insulating film 60.
  • An external connection terminal 50 is formed in the opening of the protective layer 34, and the external connection terminal 50 and the oxide conductor layer 54 are contacts penetrating the opening 56 of the insulating film 60 and the second wiring layer 44.
  • the holes 52 are electrically connected.
  • the opening 56 of the second wiring layer 44 is provided with a larger diameter than the contact hole 52 (opening of the insulating film 60).
  • the shape of the opening 56 is not limited to a rectangle as shown in FIG. 14 and may be a circle or other polygons, and is not particularly limited.
  • the shape of the contact hole 52 (opening of the insulating film 60) may be the same shape, and a different shape may be sufficient.
  • the opening 56 is provided. However, the opening 56 is not provided, but the second wiring layer 44 provided on the oxide conductor layer 54 is disconnected in the contact area. You may comprise.
  • the second wiring layer 44 is not provided in the contact area where the contact hole 52 in which the external connection terminal 50 and the oxide conductor layer 54 are electrically connected is provided. .
  • FIG. 15 shows the connection portion 62.
  • the first wiring layer 42, the insulating film 15, the semiconductor active layer 8, the contact layer, and the semiconductor active region are first formed on the substrate 1 as in the first embodiment.
  • connection portion 62 a region extending from the lower portion of the second wiring layer 44 on the substrate 1 to the contact area.
  • An oxide conductor layer 54 is formed.
  • the signal wiring 3, the source electrode 9, and the drain electrode 13 are formed as the second wiring layer 44.
  • the second wiring layer 44 is formed so as to cover the oxide conductor layer 54 and to have the opening 56.
  • an insulating film 60 is formed on the substrate 1 and the second wiring layer 44 and the oxide conductor layer 54 formed as described above in the same manner as in the first embodiment. Form. Further, as shown in FIG. 15C, a contact hole 52 that penetrates the opening 56 of the second wiring layer 44 and the insulating film 60 and reaches the oxide conductor layer 54 is formed in the contact area. Next, as illustrated in FIG. 15D, the external connection terminal 50 is formed over the insulating film 60 while filling the contact hole 52. Next, as shown in FIG. 12E, the external connection terminal 50 is masked to form a protective layer 34 that is an insulating film having an opening.
  • the external connection terminal 50 is formed in this way.
  • the second wiring layer 44 having the opening 56 is formed on the oxide conductor layer 54 provided in the contact area.
  • the external connection terminal 50 is electrically connected through the contact hole 52 that penetrates the insulating film 60 and the opening 56 of the second wiring layer 44.
  • the diameter of the opening 56 is larger than the diameter of the contact hole 52, and the second wiring layer 44 is covered with the insulating film 60 and is not in contact with the contact hole 52. Even when (humidity / moisture) or the like enters, the second wiring layer 44 can be prevented from reaching the second wiring layer 44.
  • the second wiring layer 44 and the first wiring are provided. Corrosion of the layer 42 can be suppressed.
  • the oxide conductor layer 54 is provided adjacent to (upper or lower) the second wiring layer 44, and the second wiring An insulating film 60 is formed on the layer 44 and the oxide conductor layer 54.
  • the external connection terminal 50 provided in the opening of the protective layer 34 provided on the insulating film 60 and the oxide conductor layer 54 are electrically connected by the contact hole 52, and the second wiring layer 44 is The contact hole 52 and the external connection terminal 50 are not in direct contact with each other but are electrically connected through the oxide conductor layer 54.
  • the second wiring layer 44 is not in direct contact with the contact hole 52 and the external connection terminal 50, the pinhole of the external connection terminal 50 can be covered. Therefore, in the radiation detector 10 to which the semiconductor element provided with the connection portion 62 of the present embodiment is applied, even if the external connection terminal 50 has a pinhole or the like and the moisture resistance is not sufficient, the second wiring layer 44 and the first wiring are provided. Corrosion of the layer 42 can be suppressed.
  • the configuration, manufacturing method, and the like of the radiographic imaging apparatus 100, the radiation detector 10, the external connection terminals 50 (data pad 50A and gate pad 50B) described in the present embodiment are examples, and the external connection terminals 50 and The oxide conductor layer 54 is electrically connected through the contact hole 52, and the first wiring layer 42 and the second wiring layer 44 are not in direct contact with the contact hole 52 and the external connection terminal 50, and are oxidized. It is electrically connected through the physical conductor layer 54, and the portion in contact with the contact hole 52 is formed of an oxide conductor that is resistant to corrosion. It goes without saying that it is possible.
  • the radiation detector 10 having the bottom gate structure in which the TFT switch 4 has the gate electrode disposed below the gate insulating film and the active layer formed above the gate insulating film has been described. Not limited to this, it can be applied to an external connection terminal having another TFT structure such as a top gate structure in which a gate electrode is disposed on the upper side of the gate insulating film and an active layer is formed on the lower side of the gate insulating film.
  • an external connection terminal having another TFT structure such as a top gate structure in which a gate electrode is disposed on the upper side of the gate insulating film and an active layer is formed on the lower side of the gate insulating film.
  • the wiring layer in which the source electrode 9 and the drain electrode are formed and the signal wiring 3 are formed as the same layer, but the present invention is not limited to this, and another layer may be used.
  • the first wiring layer 42 is connected to the external connection terminal 50 (oxide conductor layer 54) via the second wiring layer 44.
  • each of the first wiring layer 42 and the second wiring layer 44 may be configured to be connected to the external connection terminal 50 by applying the present invention, or may be applied to one wiring layer by applying the present invention. You may comprise so that it may connect with the terminal 50.
  • FIG. a separate layer connected to the external connection terminal 50 to which the present invention is applied is provided separately from the first wiring layer 42 and the second wiring layer 44, and the first wiring layer 42 and the second wiring layer 44 are provided via the separate layer.
  • the two wiring layers 44 may be configured to be connected to external connection terminals. Note that a method for connecting the first wiring layer 42 and the second wiring layer 44 to the oxide conductor layer 54 is not particularly limited, but it is preferable to connect (form) them so that they can be handled as the same layer.
  • the present invention is applied to the radiation detector 10 of the indirect conversion system that converts the converted light into electric charges, but the present invention is not limited to this.
  • the present invention may be applied to a direct conversion type radiation detector using a material such as amorphous selenium that directly converts radiation into charges as a photoelectric conversion layer that absorbs radiation and converts it into charges.
  • the protective layer 34 is provided and the external connection terminal 50 is provided in the opening of the protective layer 34.
  • the present invention is not limited to this.
  • the radiation is not particularly limited, and X-rays, ⁇ -rays, and the like can be applied.
  • the radiation detector 10 is applied as the external connection terminal 50 (the data pad 50A and the gate pad 50B) has been described in detail as a specific example. Needless to say, the present invention can be applied to external connection terminals for connecting wirings and electrodes to the outside.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measurement Of Radiation (AREA)

Abstract

外部接続端子の防湿が充分ではない場合でも配線層の腐食を抑制することができる、半導体素子、放射線検出器、及び半導体素子の製造方法を提供する。接続部６２では、第２配線層４４と隣接（上または下）して酸化物導電体層５４が設けられており、第２配線層４４及び酸化物導電体層５４上に絶縁膜６０が形成されている。絶縁膜６０上に設けられた保護層３４の開口部に設けられた外部接続端子５０と、酸化物導電体層５４とがコンタクトホール５２により電気的に接続されており、第２配線層４４は、コンタクトホール５２及び外部接続端子５０と直接接しておらず、酸化物導電体層５４を介して電気的に接続されている。

Description

半導体素子、放射線検出器、及び半導体素子の製造方法
　本発明は、半導体素子、放射線検出器、及び半導体素子の製造方法に係り、特に外部接続端子を有する半導体素子、放射線検出器、及び半導体素子の製造方法に関する。
　放射線画像撮影装置に用いられる放射線検出器等の半導体素子では、金属からなる配線層を外部の電子部材に接続するための接続部が設けられている。例えば、放射線検出器の場合、各画素から電荷を読み出すために設けられたスイッチング素子をオン／オフさせるための制御信号を供給するための複数の制御配線、及び各画素から読み出された電荷が出力される複数の信号配線の各々が、接続部に設けられた外部接続端子（パッド）を介して外部の回路等に電気的に接続されている。
　このような半導体素子の接続部では一般に耐食性の観点から、湿度等の外気（湿気）に強いＩＴＯ（酸化インジウムスズ）等の酸化物導電体が用いられている（例えば、特許文献１及び特許文献２参照）。
特開２００４－３３３６４２号公報 特開２００５－１７５２０４号公報
　一般的に、接続部において酸化物導電体とコンタクトする配線にはＡｌ等の金属を用いることが行われているが、ＩＴＯとＡｌとの基準電位差により腐食が発生するという問題があった。この問題を回避するため、Ａｌの上層をＭｏ等のバリアメタルでカバーする方法が一般に用いられているが、Ｍｏ等のバリアメタルは湿度に弱く、外部接続端子として用いられるＩＴＯのピンホールやクラックから侵入した外気の湿度により腐食が発生するという問題が生じていた。
　特にＩＴＯと金属層とのコンタクトホールでは、テーパ形状や金属層の表面状態によりＩＴＯにクラックやピンホールが発生しやすく、充分にカバーできないという問題があった。
　これらの問題を回避するため、一般に端子腐食対策が行われている。例えば、図１６に示すような技術が用いられている。図１６に示した従来の半導体素子１０００の接続部１０６２では、外部電子部材が接続される外部接続端子１０５０が絶縁層１０２３上に設けられた保護層１０３４の開口部に設けられている。外部接続端子１０５０と、配線層１０４４と、は金属層１０７０を介して接続されており、外部接続端子１０５０と保護層１０３４との間から、外気（湿気）等が侵入しないように、防湿材１０７２によるカバーが設けられている。
　しかしながら、防湿材１０７２にピンホール等が発生すると防湿が不充分となり、腐食が発生するというさらなる問題があった。腐食が発生すると同層の金属に腐食は進展し、断線等の品質問題を引き起こす懸念がある。
　本発明は、上記問題点を解決するために成されたものであり、外部接続端子の防湿が充分ではない場合でも配線層の腐食を抑制することができる、半導体素子、放射線検出器、及び半導体素子の製造方法を提供することを目的とする。
　上記目的を達成するために、本発明の半導体素子は、絶縁膜下に形成された配線層と、絶縁膜下に酸化物導電体により形成され、かつ配線層と接続された酸化物導電体層と、絶縁膜を貫通するコンタクトホールに形成され、酸化物導電体により形成されるコンタクト部と、酸化物導電体層を介して配線層を外部に接続するために、絶縁膜上に形成され、かつコンタクト部により酸化物導電体層と接続される、酸化物導電体により形成される外部接続端子と、を備えた。
　また、本発明の半導体素子の配線層は、コンタクトホールが設けられたコンタクトエリア以外のエリアに形成することが好ましい。
　また、本発明の半導体素子の酸化物導電体層は、配線層の上に設けられていてもよい。
　また、本発明の半導体素子の酸化物導電体層は、配線層の下に設けられていてもよい。
　本発明の半導体素子の配線層は、コンタクトホールが設けられたコンタクトエリアに開口部を有していることが好ましい。
　本発明の半導体素子は、配線層の開口部を貫通するように、当該開口部よりも小さい径のコンタクトホールを設けることが好ましい。
　また、本発明の半導体素子の外部接続端子は、絶縁膜上に形成された保護膜の開口部に形成されていてもよい。
　本発明の半導体素子の配線層は、保護膜の開口部の下層以外のエリアに形成することが好ましい。
　本発明の放射線検出器は、照射された放射線に応じた電荷を発生する直接変換層、及び照射された放射線を光に変換し、変換した光に応じた電荷を発生する間接変換層の少なくとも一方を含む変換層と、変換層で発生した電荷を、制御信号に応じて読み出して出力するスイッチング素子　を備え、配線層は、スイッチング素子により読み出された電荷が出力される信号配線、及びスイッチング素子に制御信号を供給する制御配線の少なくとも一方を形成する、本発明の半導体素子と、を備えた。
　本発明の半導体素子の製造方法は、基板上に配線層を形成する工程と、配線層と接続するように酸化物導電体層を形成する工程と、配線層及び酸化物導電体層上に絶縁膜を形成する工程と、絶縁膜を貫通し酸化物導電体層に至るコンタクトホールを形成する工程と、酸化物導電体によりコンタクトホールを埋めてコンタクト部を形成する工程と、酸化物導電体層を介して配線層を外部に接続するための外部接続端子を、酸化物導電体により絶縁膜上に、コンタクト部により酸化物導電体層と接続されるように形成する工程と、を備えた。
　外部接続端子の防湿が充分ではない場合でも配線層の腐食を抑制することができるという効果が得られる。
本実施の形態に係る放射線画像撮影装置の全体構成の一例を示す構成図である。 本実施の形態に係る放射線検出器の構成の一例を示す平面図である。 図２に示した本実施の形態に係る放射線検出器の画素の一例の断面図である。 実施例１に係る接続部の一例の断面図である。 図４に示した実施例１に係る外部接続端子の一例を示す平面図である。 実施例１に係る接続部（外部接続端子）の製造工程を説明する説明図である。 実施例２に係る接続部の一例の断面図である。 図７に示した実施例２に係る外部接続端子の一例を示す平面図である。 実施例２に係る接続部（外部接続端子）の製造工程を説明する説明図である。 実施例３に係る接続部の一例の断面図である。 図１０に示した実施例３に係る外部接続端子の一例を示す平面図である。 実施例３に係る接続部（外部接続端子）の製造工程を説明する説明図である。 実施例４に係る接続部の一例の断面図である。 図１３に示した実施例４に係る外部接続端子の一例を示す平面図である。 実施例４に係る接続部（外部接続端子）の製造工程を説明する説明図である。 従来の放射線検出器における接続部の一例の断面図である。
　以下、各図面を参照して本実施の形態の一例について説明する。本実施の形態では、一例として、本発明の半導体素子を放射線画像撮影装置の放射線検出器に適用した場合について説明する。
　まず、本実施の形態の放射線画像撮影装置１００の概略構成について説明する。図１に、本実施の形態の放射線画像撮影装置の全体構成の一例を示す。本実施の形態では、Ｘ線等の放射線を一旦光に変換し、変換した光を電荷に変換する間接変換方式の放射線検出器１０に本発明を適用した場合について説明する。本実施の形態では、放射線画像撮影装置１００は、間接変換方式の放射線検出器１０を備えて構成されている。なお、図１では、放射線を光に変換するシンチレータは省略している。
　放射線検出器１０には、光を受けて電荷を発生し、発生した電荷を蓄積するセンサ部１０３と、センサ部１０３に蓄積された電荷を読み出すためのスイッチング素子であるＴＦＴスイッチ４と、を含んで構成される画素２０が複数、マトリックス状に配置されている。本実施の形態では、シンチレータによって変換された光が照射されることにより、センサ部１０３で電荷が発生する。
　画素２０は、一方向（図１の横方向、以下「行方向」ともいう）及び当該行方向に対する交差方向（図１の縦方向、以下「列方向」ともいう）にマトリックス状に複数配置されている。図１では、画素２０の配列を簡略化して示しているが、例えば、画素２０は行方向及び列方向に１０２４×１０２４個配置されている。
　また、放射線検出器１０には、基板１（図３参照）上に、ＴＦＴスイッチ４をオン／オフするための複数の制御配線である走査配線１０１と、上記センサ部１０３に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。本実施の形態では、一方向の各画素列に信号配線３が１本ずつ設けられ、交差方向の各画素列に走査配線１０１が１本ずつ設けられており、例えば、画素２０が行向及び列方向に１０２４×１０２４個配置されている場合、信号配線３及び走査配線１０１は１０２４本ずつ設けられている。
　さらに、放射線検出器１０には、各信号配線３と並列にバイアス配線２５が設けられている。バイアス配線２５は、一端及び他端が並列に接続されており、一端が所定のバイアス電圧を供給するバイアス電源１１０に接続されている。センサ部１０３はバイアス配線２５に接続されており、バイアス配線２５を介してバイアス電圧が印加されている。
　走査配線１０１には、各ＴＦＴスイッチ４をスイッチングするためのスキャン信号が流れる。このようにスキャン信号が各走査配線１０１に流れることによって、各ＴＦＴスイッチ４がスイッチング（オン／オフ）される。
　信号配線３には、各画素２０のＴＦＴスイッチ４のスイッチング状態に応じて、各画素２０に蓄積された電荷に応じた電気信号が流れる。より具体的には、各信号配線３には、当該信号配線３に接続された画素２０の何れかのＴＦＴスイッチ４がオンされることにより蓄積された電荷量に応じた電気信号が流れる。
　放射線検出器１０の各信号配線３には、外部接続端子５０であるデータパッド５０Ａを介して、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されている。また、放射線検出器１０の各走査配線１０１には、外部接続端子５０であるゲートパッド５０Ｂを介して、各走査配線１０１にＴＦＴスイッチ４をオン／オフするための制御信号を出力するスキャン信号制御回路１０４が接続されている。図１では、信号検出回路１０５及びスキャン信号制御回路１０４を１つに簡略化して示しているが、例えば、信号検出回路１０５及びスキャン信号制御回路１０４を複数設けて所定本（例えば、２５６本）毎に信号配線３又は走査配線１０１を接続する。例えば、信号配線３及び走査配線１０１が１０２４本ずつ設けられている場合、スキャン信号制御回路１０４を４個設けて２５６本ずつ走査配線１０１を接続し、信号検出回路１０５も４個設けて２５６本ずつ信号配線３を接続する。
　信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅する増幅回路（図示省略）を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号を増幅回路により増幅し、ＡＤＣ（アナログ・デジタル変換器）によりデジタル信号へ変換する。
　この信号検出回路１０５及びスキャン信号制御回路１０４には、信号検出回路１０５において変換されたデジタル信号に対してノイズ除去等の所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御回路１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する制御部１０６が接続されている。
　本実施の形態の制御部１０６は、マイクロコンピュータによって構成されており、ＣＰＵ（中央処理装置）、ＲＯＭ及びＲＡＭ、フラッシュメモリ等からなる不揮発性の記憶部を備えている。制御部１０６は、信号検出回路１０５から入力された電荷情報を示す電気信号に基づいて、照射された放射線が示す画像を生成して出力する。
　次に、本実施の形態の画素２０について説明する。図２に、本実施形態に係る間接変換方式の放射線検出器１０の２画素×２画素分の構造を示す平面図を示す。また、図３には、図２に示した画素２０のＡ－Ａ線断面図を示す。
　図３に示すように、画素２０は、無アルカリガラス等からなる絶縁性の基板１上に、走査配線１０１（図２参照）、及びゲート電極２が形成されており、走査配線１０１とゲート電極２は接続されている（図２参照）。この走査配線１０１、及びゲート電極２が形成された配線層（以下、この配線層を「第１配線層４２」ともいう）は、Ａｌ若しくはＣｕ、またはＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
　この第１配線層４２上には、一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。この絶縁膜１５は、例えば、ＳｉＮｘ等からなっており、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）成膜により形成される。
　ゲート電極２上の絶縁膜１５上には、半導体活性層８が島状に形成されている。この半導体活性層８は、ＴＦＴスイッチ４のチャネル部であり、例えば、アモルファスシリコン膜からなる。
　これらの上層には、ソース電極９、及びドレイン電極１３が形成されている。このソース電極９及びドレイン電極１３が形成された配線層には、ソース電極９、ドレイン電極１３とともに、信号配線３が形成されている。ソース電極９は信号配線３に接続されている（図２参照）。ソース電極９、ドレイン電極１３、及び信号配線３が形成された配線層（以下、この配線層を「第２配線層４４」ともいう）は、Ａｌ若しくはＣｕ、またはＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。当該ソース電極９及びドレイン電極１３と半導体活性層８との間には不純物添加アモルファスシリコン等による不純物添加半導体層（図示省略）が形成されている。これらによりスイッチング用のＴＦＴスイッチ４が構成される。なお、ＴＦＴスイッチ４は後述する下部電極１１により収集、蓄積される電荷の極性によってソース電極９とドレイン電極１３が逆となる。
　これら第２配線層４４を覆い、基板１上の画素２０が設けられた領域のほぼ全面（ほぼ全領域）には、ＴＦＴスイッチ４や信号配線３を保護するために、ＴＦＴ保護膜層３０が形成されている。このＴＦＴ保護膜層３０は、例えば、ＳｉＮｘ等からなっており、例えば、ＣＶＤ成膜により形成される。
　このＴＦＴ保護膜層３０上には、塗布型の層間絶縁膜１２が形成されている。この層間絶縁膜１２は、低誘電率（比誘電率εｒ＝２～４）の感光性の有機材料（例えば、ポジ型感光性アクリル系樹脂：メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料等）により１～６μｍの膜厚で形成されている。
　本実施の形態に係る放射線検出器１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。本実施の形態に係る放射線検出器１０では、この層間絶縁膜１２及びＴＦＴ保護膜層３０のドレイン電極１３と対向する位置にコンタクトホール１７が形成されている。
　層間絶縁膜１２上には、コンタクトホール１７を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１１が形成されており、この下部電極１１は、ＴＦＴスイッチ４のドレイン電極１３と接続されている。この下部電極１１は、後述する半導体層２１が１μｍ前後と厚い場合には導電性があれば材料に制限がほとんどなく、例えば、Ａｌ系材料等導電性の金属を用いて形成される。
　下部電極１１上には、フォトダイオードとして機能する半導体層２１が形成されている。本実施の形態では、半導体層２１として、ｐ＋層、ｉ層、ｎ＋層（ｐ＋アモルファスシリコン、アモルファスシリコン、ｎ＋アモルファスシリコン）を積層したＰＩＮ構造のフォトダイオードを採用しており、下層からｐ＋層２１Ａ、ｉ層２１Ｂ、ｎ＋層２１Ｃを順に積層して形成する。ｉ層２１Ｂは、光が照射されることにより電荷（一対の自由電子と自由正孔）が発生する。ｐ＋層２１Ａ及びｎ＋層２１Ｃは、コンタクト層として機能し、下部電極１１及び後述する上部電極２２とｉ層２１Ｂをと電気的に接続する。
　各半導体層２１上には、それぞれ個別に上部電極２２が形成されている。この上部電極２２には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）等の光透過性の高い材料を用いている。本実施の形態に係る放射線検出器１０では、上部電極２２や半導体層２１、下部電極１１を含んでセンサ部１０３が構成されている。
　層間絶縁膜１２、半導体層２１及び上部電極２２上には、上部電極２２に対応する一部で開口２７Ａを持ち、各半導体層２１を覆うように、層間絶縁膜２３が形成されている。層間絶縁膜２３は、ＳｉＮｘ等からなっており、例えば、０．２～０．６μｍの膜厚でＣＶＤ成膜により形成されている。
　この層間絶縁膜２３上には、バイアス配線２５が形成されている。バイアス配線２５は、透明導電体、ＡｌもしくはＣｕ、またはＡｌもしくはＣｕを主体とした合金、あるいは積層膜が好ましく、特に、透明導電体であることが好ましい。透明導電体としては、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）等の光透過性の高い導電体が好ましい。バイアス配線２５は、開口２７Ａ付近にコンタクトパッド２７が形成され、層間絶縁膜２３の開口２７Ａを介して上部電極２２と電気的に接続される。
　さらに層間絶縁膜２３及びバイアス配線２５（コンタクトパッド２７）の上には、表面を平坦化するための平坦化層３２が形成されている。平坦化層３２は、絶縁層であり、例えば、層間絶縁膜１２と同様に、有機材料により１～６μｍの膜厚で形成されている。また、平坦化層３２の上には、放射線検出器１０の表面を保護するための保護層３４が形成されている。
　このように形成された画素２０上には、必要に応じてさらに光吸収性の低い絶縁性の材料により保護膜が形成されて、その表面に光吸収性の低い接着樹脂を用いてまたは、直接蒸着によりＧＯＳやＣｓＩ等からなるシンチレータが貼り付けられる。
　次に、本実施の形態の外部接続端子５０について具体的に実施例を挙げて説明する。なお、本実施の形態の放射線検出器１０では、外部接続端子５０がデータパッド５０Ａの場合は、基板１（基板１及び絶縁膜１５）上に形成された第２配線層４４は、データパッド５０Ａに接続されている。また、外部接続端子５０がゲートパッド５０Ｂの場合は、基板１上に形成された第１配線層４２は、コンタクトホールを介して第２配線層４４と接続されており、第１配線層４２は第２配線層４４を介して、ゲートパッド５０Ｂに接続されている。すなわち本実施の形態では、データパッド５０Ａ及びゲートパッド５０Ｂのいずれの場合も、第２配線層４４が外部接続端子５０（データパッド５０Ａ及びゲートパッド５０Ｂ）を介して外部の電子部材（回路、装置等）に接続されるように構成されている。以下の実施例では、第２配線層４４が外部接続端子５０（データパッド５０Ａ及びゲートパッド５０Ｂ）を介して外部の電子部材に接続される接続部（接続部６２、図４～図１５参照）について詳細に説明する。　
　（実施例１）
　図４に、本実施例に係る接続部６２の一例の断面図を示す。また、図５には、接続部６２の一例の平面図を示す。
　図４に示すように、基板１上には、第２配線層４４（信号配線３、ソース電極９、及びドレイン電極１３を含む配線層）が形成されている。第２配線層４４の上には、直接、酸化物導電体から成る酸化物導電体層５４が形成されている。酸化物導電体層５４は、透明導電体であることが好ましく、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）等の光透過性の高い導電体が好ましい。なお、本実施例に係る接続部６２の一例において、上とは基板１に対して反対方向を示し、下とは基板１に対して同方向を示すものである。
　本実施例では、図５に示すように、酸化物導電体層５４は、接続部６２における第２配線層４４の大きさと同等以下の大きさで第２配線層４４上に形成されている。
　基板１、第２配線層４４、及び酸化物導電体層５４の上には、ＴＦＴ保護層３０及び層間絶縁膜２３が形成されている。なお、層間絶縁膜２３及びＴＦＴ保護層３０は、上述したように略同一であるため、絶縁膜６０と総称する。以下の実施例においても、同様に層間絶縁膜２３及びＴＦＴ保護層３０を総称する場合は、絶縁膜６０という。
　絶縁膜６０の上には、外部接続端子５０が形成される領域に開口部を有するように保護層３４が形成されている。絶縁膜６０上の、保護層３４の開口部には、外部接続端子５０が形成されており、外部接続端子５０と酸化物導電体層５４とは、絶縁膜６０を貫通するコンタクトホール５２により電気的に接続されている。
　次に、本実施の形態の放射線検出器１０における本実施例の外部接続端子５０の製造工程について、図６を参照して説明する。なお、図６では、接続部６２について示している。
　放射線検出器１０では、接続部６２には第１配線層４２が設けられていないため図６では図示されていないが、まず、基板１上に、第１配線層４２として、ゲート電極２、走査配線１０１を形成する。この第１配線層４２は、Ａｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金等の低抵抗金属、もしくは高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００～６００ｎｍ前後でスパッタリング法にて基板１上に堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、メタル用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第１配線層４２が完成する。次に、第１配線層４２上に、絶縁膜１５、半導体活性層８、コンタクト層を順次堆積する。絶縁膜１５はＳｉＮｘからなり膜厚は２００～６００ｎｍ、半導体活性層８はアモルファスシリコンからなり膜厚２０～２００ｎｍ前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚１０～１００ｎｍ前後で、Ｐ－ＣＶＤ（Ｐｌａｓｍａ－Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法にて堆積する。その後、第１配線層４２と同様に、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層８と不純物添加半導体によるコンタクト層を絶縁膜１５に対し選択的にドライエッチングすることにより半導体活性領域を形成する。
　次に、図６（Ａ）に示すように、第２配線層４４として、信号配線３、ソース電極９、及びドレイン電極１３を形成する。接続部６２においては、基板１上、または基板１上に設けられた絶縁膜１５上に第２配線層４４を形成する。この第２配線層４４は、第１配線層４２と同様に、Ａｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金等の低抵抗金属、もしくは高融点金属からなるバリアメタル層との積層膜、またはＭｏ等の高融点金属膜単層からなり、膜厚が１００～６００ｎｍ前後である。第１配線層４２と同様に、フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。
　また、放射線検出器１０の画素２０では、ドライエッチ法にて、コンタクト層と半導体活性層８の一部を除去しＴＦＴスイッチ４のチャネル領域を形成する。
　次に、図６（Ｂ）に示すように、接続部６２の第２配線層４４上に酸化物導電体層５４を形成する。ＩＴＯ等の酸化物導電体材料をスパッタリング法により堆積させ、フォトリソグラフィー技術にて図５に示した形状となるようにパターンニングを行い、エッチャント等によるウェットエッチ法か、ドライエッチ法にて酸化物導電体層５４を形成する。酸化物導電体層５４の膜厚は、１０μｍ～１００μｍが好ましい。
　次に、図６（Ｃ）に示すように、基板１、及び上記のように形成された第２配線層４４及び酸化物導電体層５４の上に、ＴＦＴ保護層３０及び層間絶縁膜２３を順次形成して、絶縁膜６０を形成する。
　本実施の形態の放射線検出器１０では、まず、ＴＦＴ保護層３０及び、層間絶縁膜１２を順次形成する。なお、接続部６２においては、層間絶縁膜１２が設けられていないため、図６では、図示を省略している。層間絶縁膜１２及びＴＦＴ保護層３０は無機材料単体の場合や、無機材料からなるＴＦＴ保護層３０と有機系材料からなる層間絶縁膜１２の積層により形成する場合や、有機系からなる絶縁膜単層により形成する場合がある。本実施の形態では、例えば、ＣＶＤ成膜によりＴＦＴ保護膜層３０を形成し、塗布系材料である感光性の層間絶縁膜１２材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行なって各層を形成する。
　さらに、本実施の形態の放射線検出器１０では、いずれも接続部６２には設けられていないため、図６中には図示されていないが、層間絶縁膜１２及びＴＦＴ保護層３０の上に下部電極１１、半導体層２１、及び上部電極２２を形成する。下部電極は、Ａｌ系やＭｏ系、ＩＴＯ等の導電体材料をスパッタリング法により膜厚が２０～５００ｎｍ前後になるように堆積し、フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして形成する。光電変換層である半導体層２１は、有機光電変換材料である場合は、例えば、ＣＶＤ法により形成すればよい。膜厚は３０ｎｍ以上、３００ｎｍ以下が好ましく、より好ましくは、５０ｎｍ以上、２５０ｎｍ以下、特に好ましくは８０ｎｍ以上、２００ｎｍ以下である。また、無機光電変換材料である場合は、ＣＶＤ法で下層より順にｐ＋層２１Ａ、ｉ層２１Ｂ、ｎ＋層２１Ｃの各層を堆積して半導体層２１を形成する。膜厚は、例えばそれぞれｎ＋層１０～５００ｎｍ、ｉ層０．２～２μｍ、ｐ＋層１０～５００ｎｍである。半導体層２１は各層を順に積層してフォトリソグラフィー技術により、半導体層２１をパターンニングし、ドライエッチ、もしくはウェットエッチによる下層の層間絶縁膜１２との選択エッチすることにより完成する。なお、ｐ＋層２１Ａ、ｉ層２１Ｂ、ｎ＋層２１Ｃの順で積層するのではなく、ｎ＋層２１Ｃ、ｉ層２１Ｂ、ｐ＋層２１Ａの順で積層し、ＮＩＰダイオードとしてもかまわない。上部電極２２は、ＩＴＯ等の透明電極材料をスパッタリング法により膜厚が２０～２００ｎｍ前後になるように堆積し、フォトリソグラフィー技術にてパターンニングを行い、ＩＴＯ用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして形成する。また、ＭＩＳダイオードとしてもかまわない。
　次に、層間絶縁膜１２及び半導体層２１上に、ＳｉＮｘ膜からなる層間絶縁膜２３を堆積する。ここでは、一例としてＣＶＤ成膜のＳｉＮｘを記載したが、絶縁材料であれば適用でき、ＳｉＮｘに限定するものではない。このようにして、図６（Ｃ）に示すように、絶縁膜６０が形成される。
　さらに、図６（Ｃ）に示すように、絶縁膜用のウェットエッチ法か、ドライエッチ法にて絶縁膜６０を貫通して酸化物導電体層５４に至るコンタクトホール５２をコンタクトエリアに形成する。
　次に、図６（Ｄ）に示すように、絶縁膜６０上に、ＩＴＯ等の酸化物導電体材料をスパッタリング法によりコンタクトホール５２を埋めつつ堆積させ、フォトリソグラフィー技術にてパターンニングを行い、エッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして外部接続端子５０を形成する。
　次に、図６（Ｅ）に示すように、外部接続端子５０をマスキングして、接続部６２の外部接続端子５０が形成される領域に開口部を有するように、絶縁膜である保護層３４を例えば、ＣＶＤ成膜により形成する。本実施の形態の放射線検出器１０では、このようにして、外部接続端子５０が形成される。
　このように本実施例の接続部６２では、第２配線層４４の上に酸化物導電体層５４が形成されており、酸化物導電体層５４と外部接続端子５０とがコンタクトホール５２を介して電気的に接続されている。これにより、第２配線層４４の上を酸化物導電体層５４によりカバーすることで、外部接続端子５０のピンホール等をカバーすることができる。従って、本実施例の接続部６２を備えた半導体素子を適用した放射線検出器１０では、外部接続端子５０にピンホール等が有り、防湿が充分ではない場合でも第２配線層４４や第１配線層４２の腐食を抑制することができる。
　（実施例２）
　図７に、本実施例に係る接続部６２の一例の断面図を示す。また、図８には、接続部６２の一例の平面図を示す。なお、実施例２は、実施例１と略同一であるため、同一部分については詳細な説明を省略する。
　図７に示すように、基板１上には、第２配線層４４（信号配線３、ソース電極９、及びドレイン電極１３を含む配線層）が形成されている。第２配線層４４の端部をカバーするように、第２配線層４４上から基板１上にかけて、酸化物導電体から成る酸化物導電体層５４が形成されている。
　基板１、第２配線層４４、及び酸化物導電体層５４の上には、絶縁膜６０（ＴＦＴ保護層３０及び層間絶縁膜２３）が形成されている。絶縁膜６０の上には、開口部を有する保護層３４が形成されている。保護層３４の開口部には、外部接続端子５０が形成されており、外部接続端子５０と酸化物導電体層５４とは、絶縁膜６０を貫通するコンタクトホール５２により電気的に接続されている。
　本実施例では、図８に示すように、外部接続端子５０の下部には、第２配線層４４が設けられておらず、第２配線層４４の端部と、外部接続端子５０の端部との間は、間隔が空くように配置されている。また、本実施例では、図７に示すように第２配線層４４は、保護層３４の下部に設けられており、保護層３４の開口部の下部には、設けられていない。酸化物導電体層５４は、第２配線層４４上から外部接続端子５０の下部領域（コンタクトホール５２が設けられたコンタクトエリア）にかけて設けられている。
　図７及び図８に示すように、本実施例では、外部接続端子５０と酸化物導電体層５４とが電気的に接続されるコンタクトホール５２が設けられたコンタクトエリアには、第２配線層４４が設けられていない。
　次に、放射線検出器１０における本実施例の外部接続端子５０の製造工程について、図９を参照して説明する。なお、図９では、接続部６２について示している。
　放射線検出器１０では、実施例１と同様にまず、基板１上に、第１配線層４２、絶縁膜１５、半導体活性層８、コンタクト層、及び半導体活性領域を形成する。
　次に、図９（Ａ）に示すように、実施例１と同様（図６(Ａ）参照)に、第２配線層４４として、信号配線３、ソース電極９、及びドレイン電極１３を形成する。次に、図９（Ｂ）に示すように、接続部６２の第２配線層４４上から基板１上のコンタクトエリアにかかる領域に酸化物導電体層５４を形成する。
　次に、図９（Ｃ）に示すように、基板１及び上記のように形成された第２配線層４４及び酸化物導電体層５４の上に、実施例１と同様に絶縁膜６０を形成する。さらに、図９（Ｃ）に示すように、コンタクトエリアに絶縁膜６０を貫通して酸化物導電体層５４に至るコンタクトホール５２を形成する。次に、図９（Ｄ）に示すように、絶縁膜６０上に、コンタクトホール５２を埋めつつ外部接続端子５０を形成する。次に、図９（Ｅ）に示すように、外部接続端子５０をマスキングして、開口部を有する、絶縁膜である保護層３４を形成する。
　本実施の形態の放射線検出器１０では、このようにして、外部接続端子５０が形成される。
　このように本実施例の接続部６２では、第２配線層４４の端部をカバーするように第２配線層４４の上から基板１上のコンタクトエリアにかけて酸化物導電体層５４が形成されており、酸化物導電体層５４と外部接続端子５０とがコンタクトホール５２を介して電気的に接続されている。コンタクトエリアには第２配線層４４が設けられていないため、外部接続端子５０のピンホール等により外気（湿気・水分）等が侵入した場合でも、第２配線層４４に至るのを抑制することができる。また、本実施例では、第２配線層４４が保護層３４の下層に設けられており、保護層３４の開口部の下層には設けられていないため、保護層３４の開口部から侵入する外気（湿気・水分）等による腐食を抑制することができる。従って、本実施例の接続部６２を備えた半導体素子を適用した放射線検出器１０では、外部接続端子５０にピンホール等が有り、防湿が充分ではない場合でも第２配線層４４や第１配線層４２の腐食を抑制することができる。
　（実施例３）
　図１０に、本実施例に係る接続部６２の一例の断面図を示す。また、図１１には、接続部６２の一例の平面図を示す。なお、実施例３は、実施例１及び実施例２と略同一であるため、同一部分については詳細な説明を省略する。
　図１０に示すように、基板１上には、第２配線層４４（信号配線３、ソース電極９、及びドレイン電極１３を含む配線層）及び酸化物導電体層５４が形成されている。また、本実施例では、酸化物導電体層５４は、第２配線層４４の下層（基板１と第２配線層４４との間）に設けられている。
　基板１、第２配線層４４、及び酸化物導電体層５４の上には、絶縁膜６０（ＴＦＴ保護層３０及び層間絶縁膜２３）が形成されている。絶縁膜６０の上には、開口部を有する保護層３４が形成されている。保護層３４の開口部には、外部接続端子５０が形成されており、外部接続端子５０と酸化物導電体層５４とは、絶縁膜６０を貫通するコンタクトホール５２により電気的に接続されている。
　本実施例では、図１１に示すように、外部接続端子５０の下部には、第２配線層４４が設けられておらず、第２配線層４４の端部と、外部接続端子５０の端部との間は、間隔が空くように配置されている。また、本実施例では、図１０に示すように第２配線層４４は、保護層３４の下部に設けられており、保護層３４の開口部の下部には、設けられていない。酸化物導電体層５４は、基板１上の、第２配線層４４の下から外部接続端子５０の下部領域（コンタクトホール５２が設けられたコンタクトエリア）にかけて設けられている。
　このように、本実施例では、外部接続端子５０と酸化物導電体層５４とが電気的に接続されるコンタクトホール５２が設けられたコンタクトエリアには、第２配線層４４が設けられていない。
　次に、放射線検出器１０における本実施例の外部接続端子５０の製造工程について、図１２を参照して説明する。なお、図１２では、接続部６２について示している。
　放射線検出器１０では、実施例１と同様にまず、基板１上に、第１配線層４２、絶縁膜１５、半導体活性層８、コンタクト層、及び半導体活性領域を形成する。
　次に、図１２（Ａ）に示すように、接続部６２において、基板１上の第２配線層４４下部からコンタクトエリアにかかる領域に酸化物導電体層５４を形成する。次に、図１２（Ｂ）に示すように、第２配線層４４として、信号配線３、ソース電極９、及びドレイン電極１３を形成する。
　次に、図１２（Ｃ）に示すように、基板１、及び上記のように形成された第２配線層４４及び酸化物導電体層５４の上に、実施例１と同様に絶縁膜６０を形成する。さらに、図１２（Ｃ）に示すように、コンタクトエリアに絶縁膜６０を貫通して酸化物導電体層５４に至るコンタクトホール５２を形成する。次に、図１２（Ｄ）に示すように、絶縁膜６０上に、コンタクトホール５２を埋めつつ外部接続端子５０を形成する。次に、図１２（Ｅ）に示すように、外部接続端子５０をマスキングして、開口部を有する、絶縁膜である保護層３４を形成する。
　本実施の形態の放射線検出器１０では、このようにして、外部接続端子５０が形成される。
　このように本実施例の接続部６２では、第２配線層４４の下部からコンタクトエリアにかけて酸化物導電体層５４が形成されており、酸化物導電体層５４と外部接続端子５０とがコンタクトホール５２を介して電気的に接続されている。コンタクトエリアには第２配線層４４が設けられていないため、外部接続端子５０のピンホール等により外気（湿気・水分）等が侵入した場合でも、第２配線層４４に至るのを抑制することができる。また、本実施例では、第２配線層４４が保護層３４の下層に設けられており、保護層３４の開口部の下層には設けられていないため、保護層３４の開口部から侵入する外気（湿気・水分）等による腐食を抑制することができる。従って、本実施例の接続部６２を備えた半導体素子である放射線検出器１０では、外部接続端子５０にピンホール等が有り、防湿が充分ではない場合でも第２配線層４４や第１配線層４２の腐食を抑制することができる。
　（実施例４）
　図１３に、本実施例に係る接続部６２の一例の断面図を示す。また、図１４には、接続部６２の一例の平面図を示す。なお、実施例４は、実施例１～実施例３と略同一であるため、同一部分については詳細な説明を省略する。
　図１３に示すように、基板１上には、第２配線層４４（信号配線３、ソース電極９、及びドレイン電極１３を含む配線層）及び酸化物導電体層５４が形成されている。また、本実施例では、酸化物導電体層５４は、第２配線層４４の下層（基板１と第２配線層４４との間）に設けられている。第２配線層４４は、酸化物導電体層５４を覆うように設けられており、コンタクトホール５２が設けられるコンタクトエリアには、開口部５６を有している。
　基板１、第２配線層４４、及び酸化物導電体層５４の上には、絶縁膜６０（ＴＦＴ保護層３０及び層間絶縁膜２３）が形成されている。絶縁膜６０の上には、開口部を有する保護層３４が形成されている。保護層３４の開口部には、外部接続端子５０が形成されており、外部接続端子５０と酸化物導電体層５４とは、絶縁膜６０及び第２配線層４４の開口部５６を貫通するコンタクトホール５２により電気的に接続されている。
　本実施例では、図１４に示すように、第２配線層４４の開口部５６は、コンタクトホール５２（絶縁膜６０の開口）よりも大きな径で設けられている。なお、開口部５６の形状は、図１４に示したような矩形に限らず、円形や、その他の多角形でもよく、特に限定されない。また、図１４に示したようにコンタクトホール５２（絶縁膜６０の開口）の形状と同一形状であってもよいし、異なる形状であってもよい。また、本実施例では、開口部５６を設けるようにしているが、開口部５６を設けるのではなく、酸化物導電体層５４上に設けられた第２配線層４４をコンタクトエリアにおいて断線させるように構成してもよい。
　このように、本実施例では、外部接続端子５０と酸化物導電体層５４とが電気的に接続されるコンタクトホール５２が設けられたコンタクトエリアには、第２配線層４４が設けられていない。
　次に、放射線検出器１０における本実施例の外部接続端子５０の製造工程について、図１５を参照して説明する。なお、図１５では、接続部６２について示している。
　放射線検出器１０では、実施例１と同様にまず、基板１上に、第１配線層４２、絶縁膜１５、半導体活性層８、コンタクト層、及び半導体活性領域を形成する。
　次に、図１５（Ａ）に示すように、第３実施例と同様（図１２（Ａ）参照）に、接続部６２において、基板１上の第２配線層４４下部からコンタクトエリアにかかる領域に酸化物導電体層５４を形成する。次に、図１５（Ｂ）に示すように、第２配線層４４として、信号配線３、ソース電極９、及びドレイン電極１３を形成する。本実施例では、酸化物導電体層５４を覆い、かつ、開口部５６を有するように第２配線層４４を形成する。
　次に、図１５（Ｃ）に示すように、基板１、及び上記のように形成された第２配線層４４及び酸化物導電体層５４の上に、実施例１と同様に絶縁膜６０を形成する。さらに、図１５（Ｃ）に示すように、コンタクトエリアに、第２配線層４４の開口部５６及び絶縁膜６０を貫通して酸化物導電体層５４に至るコンタクトホール５２を形成する。次に、図１５（Ｄ）に示すように、絶縁膜６０上に、コンタクトホール５２を埋めつつ外部接続端子５０を形成する。次に、図１２（Ｅ）に示すように、外部接続端子５０をマスキングして、開口部を有する、絶縁膜である保護層３４を形成する。
　本実施の形態の放射線検出器１０では、このようにして、外部接続端子５０が形成される。
　このように本実施例の接続部６２では、コンタクトエリアに設けられた酸化物導電体層５４上に、開口部５６を有する第２配線層４４が形成されており、酸化物導電体層５４と外部接続端子５０とが絶縁膜６０及び第２配線層４４の開口部５６を貫通するコンタクトホール５２を介して電気的に接続されている。開口部５６の径は、コンタクトホール５２の径よりも大きく、第２配線層４４は絶縁膜６０に覆われており、コンタクトホール５２に接していないため、外部接続端子５０のピンホール等により外気（湿気・水分）等が侵入した場合でも、第２配線層４４に至るのを抑制することができる。従って、本実施例の接続部６２を備えた半導体素子を適用した放射線検出器１０では、外部接続端子５０にピンホール等が有り、防湿が充分ではない場合でも第２配線層４４や第１配線層４２の腐食を抑制することができる。
　以上説明したように、本実施の形態の放射線検出器１０の接続部６２では、第２配線層４４と隣接（上または下）して酸化物導電体層５４が設けられており、第２配線層４４及び酸化物導電体層５４上に絶縁膜６０が形成されている。絶縁膜６０上に設けられた保護層３４の開口部に設けられた外部接続端子５０と、酸化物導電体層５４とがコンタクトホール５２により電気的に接続されており、第２配線層４４は、コンタクトホール５２及び外部接続端子５０と直接接しておらず、酸化物導電体層５４を介して電気的に接続されている。
　これにより、第２配線層４４は、コンタクトホール５２及び外部接続端子５０と直接接していないため、外部接続端子５０のピンホール等をカバーすることができる。従って、本実施例の接続部６２を備えた半導体素子を適用した放射線検出器１０では、外部接続端子５０にピンホール等が有り、防湿が充分ではない場合でも第２配線層４４や第１配線層４２の腐食を抑制することができる。
　なお、本実施の形態で説明した放射線画像撮影装置１００、放射線検出器１０、外部接続端子５０（データパッド５０Ａ及びゲートパッド５０Ｂ）等の構成、製造方法等は一例であり、外部接続端子５０と、酸化物導電体層５４とがコンタクトホール５２により電気的に接続されており、第１配線層４２及び第２配線層４４が、コンタクトホール５２及び外部接続端子５０と直接接しておらず、酸化物導電体層５４を介して電気的に接続されており、コンタクトホール５２と接する部分は腐食に強い酸化物導電体で形成するという、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。
　また、本実施の形態では、ＴＦＴスイッチ４がゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成されたボトムゲート構造である放射線検出器１０について説明したがこれに限らず、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成されたトップゲート構造等、他のＴＦＴ構造を有する外部接続端子に適用できることはいうまでもない。
　また、本実施の形態では、ソース電極９及びドレイン電極が形成された配線層と信号配線３とを同層として形成しているがこれに限らず、別層であってもよい。
また、本実施の形態では、第１配線層４２を第２配線層４４を介して外部接続端子５０（酸化物導電体層５４）に接続させるよう構成しているがこれに限らない。例えば、第１配線層４２及び第２配線層４４各々を外部接続端子５０に本発明を適用して接続させるように構成してもよいし、一方の配線層に本発明を適用して外部接続端子５０に接続せるように構成してよい。また例えば、第１配線層４２及び第２配線層４４とは別に、本発明を適用した外部接続端子５０と接続される別層を設け、当該別層を介して、第１配線層４２及び第２配線層４４が外部接続端子と接続されるように構成してもよい。なお、第１配線層４２及び第２配線層４４と、酸化物導電体層５４との接続方法は特に限定されないが、両者を同層として扱えるように接続（形成）することが好ましい。
　また、本実施の形態では、変換した光を電荷に変換する間接変換方式の放射線検出器１０に本発明を適用した場合について説明したが、これに限定されない。例えば、放射線を吸収して電荷に変換する光電変換層としてアモルファスセレン等の放射線を直接電荷に変換する材料を使用した直接変換方式の放射線検出器に本発明を適用してもよい。
　また、本実施の形態では、保護層３４を設け、保護層３４の開口部に外部接続端子５０を設けるように構成しているが、これに限定されない。例えば、本実施の形態のように保護層３４を設ける方が好ましいが、保護層３４を設けないように構成してもよい。
　また、本実施の形態の放射線画像撮影装置１００（放射線検出器１０）において、放射線は、特に限定されるものではなく、Ｘ線やγ線等を適用することができる。
　また、本実施の形態では、具体的一例として放射線検出器１０の外部接続端子５０（データパッド５０Ａ及びゲートパッド５０Ｂ）として適用した場合について詳細に説明したがこれに限らず、他の半導体素子の配線や電極を外部に接続するための外部接続端子に本発明が適用できることは言うまでもない。
１０　放射線検出器
２０　画素
４２　第１配線層
４４　第２配線層
５０　外部接続端子、（５０Ａ　データパッド、５０Ｂ　ゲートパッド）
５２　コンタクトホール
５４　酸化物導電体層
５６　開口部
６０　絶縁膜
６２　接続部
１００　放射線画像撮影装置

Claims (10)

  1. 　絶縁膜下に形成された配線層と、
    　　前記絶縁膜下に酸化物導電体により形成され、かつ前記配線層と接続される酸化物導電体層と、
    　前記絶縁膜を貫通するコンタクトホールに形成され、酸化物導電体により形成されるコンタクト部と、
    　前記酸化物導電体層を介して前記配線層を外部に接続するために、前記絶縁膜上に形成され、かつ前記コンタクト部により前記酸化物導電体層と接続される、酸化物導電体により形成される外部接続端子と、
    　を備えた半導体素子。
  2. 　前記配線層は、前記コンタクトホールが設けられたコンタクトエリア以外のエリアに形成する、請求項１に記載の半導体素子。
  3. 　前記酸化物導電体層は、前記配線層の上に設けられている、請求項１または請求項２に記載の半導体素子。
  4. 　前記酸化物導電体層は、前記配線層の下に設けられている、請求項１または請求項２に記載の半導体素子。
  5. 　前記配線層は、前記コンタクトホールが設けられたコンタクトエリアに開口部を有している、請求項４に記載の半導体素子。
  6. 　前記配線層の開口部を貫通するように、当該開口部よりも小さい径の前記コンタクトホールを設けた、請求項５に記載の半導体素子。
  7. 　前記外部接続端子は、前記絶縁膜上に形成された保護膜の開口部に形成されている、請求項１から請求項６のいずれか１項に記載の半導体素子。
  8. 　前記配線層は、前記保護膜の開口部の下層以外のエリアに形成した、請求項７に記載の半導体素子。
  9. 　照射された放射線に応じた電荷を発生する直接変換層、及び照射された放射線を光に変換し、変換した光に応じた電荷を発生する間接変換層の少なくとも一方を含む変換層と、
    　前記変換層で発生した電荷を、制御信号に応じて読み出して出力するスイッチング素子と、
    　前記スイッチング素子により読み出された電荷が出力される信号配線、及び前記スイッチング素子に前記制御信号を供給する制御配線の少なくとも一方を形成する配線層を有する前記請求項１から前記請求項８のいずれか１項に記載の半導体素子と、
    　を備えた放射線検出器。
  10. 　基板上に配線層を形成する工程と、
    　前記配線層と接続するように酸化物導電体層を形成する工程と、
    　前記配線層及び前記酸化物導電体層上に絶縁膜を形成する工程と、
    　前記絶縁膜を貫通し前記酸化物導電体層に至るコンタクトホールを形成する工程と、
    　酸化物導電体により前記コンタクトホールを埋めてコンタクト部を形成する工程と、
    　前記酸化物導電体層を介して前記配線層を外部に接続するための外部接続端子を、酸化物導電体により前記絶縁膜上に、前記コンタクト部により前記酸化物導電体層と接続されるように形成する工程と、
    　を備えた半導体素子の製造方法。
PCT/JP2013/053087 2012-02-22 2013-02-08 半導体素子、放射線検出器、及び半導体素子の製造方法 WO2013125377A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012036714A JP2015092518A (ja) 2012-02-22 2012-02-22 半導体素子、放射線検出器、及び半導体素子の製造方法
JP2012-036714 2012-02-22

Publications (1)

Publication Number Publication Date
WO2013125377A1 true WO2013125377A1 (ja) 2013-08-29

Family

ID=49005565

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/053087 WO2013125377A1 (ja) 2012-02-22 2013-02-08 半導体素子、放射線検出器、及び半導体素子の製造方法

Country Status (2)

Country Link
JP (1) JP2015092518A (ja)
WO (1) WO2013125377A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001687A (ja) * 2014-06-12 2016-01-07 大日本印刷株式会社 有機半導体素子
EP3041049A1 (en) * 2013-08-30 2016-07-06 Kabushiki Kaisha Toshiba Array substrate, radiation detector, and wiring substrate
CN106373872A (zh) * 2015-07-20 2017-02-01 超科技公司 用于基于电极的器件的原子层沉积工艺的掩蔽方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP2005121976A (ja) * 2003-10-17 2005-05-12 Nec Lcd Technologies Ltd 画像表示装置
JP2006235284A (ja) * 2005-02-25 2006-09-07 Casio Comput Co Ltd 表示装置およびその製造方法
JP2007027324A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2007049122A (ja) * 2005-07-11 2007-02-22 Canon Inc 変換装置、放射線検出装置、及び放射線検出システム
JP2010237162A (ja) * 2009-03-31 2010-10-21 Fujifilm Corp 放射線検出装置
JP2011159781A (ja) * 2010-02-01 2011-08-18 Epson Imaging Devices Corp 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP2005121976A (ja) * 2003-10-17 2005-05-12 Nec Lcd Technologies Ltd 画像表示装置
JP2006235284A (ja) * 2005-02-25 2006-09-07 Casio Comput Co Ltd 表示装置およびその製造方法
JP2007049122A (ja) * 2005-07-11 2007-02-22 Canon Inc 変換装置、放射線検出装置、及び放射線検出システム
JP2007027324A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2010237162A (ja) * 2009-03-31 2010-10-21 Fujifilm Corp 放射線検出装置
JP2011159781A (ja) * 2010-02-01 2011-08-18 Epson Imaging Devices Corp 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3041049A1 (en) * 2013-08-30 2016-07-06 Kabushiki Kaisha Toshiba Array substrate, radiation detector, and wiring substrate
EP3041049A4 (en) * 2013-08-30 2017-04-05 Toshiba Electron Tubes & Devices Co., Ltd. Array substrate, radiation detector, and wiring substrate
JP2016001687A (ja) * 2014-06-12 2016-01-07 大日本印刷株式会社 有機半導体素子
CN106373872A (zh) * 2015-07-20 2017-02-01 超科技公司 用于基于电极的器件的原子层沉积工艺的掩蔽方法

Also Published As

Publication number Publication date
JP2015092518A (ja) 2015-05-14

Similar Documents

Publication Publication Date Title
US9520438B2 (en) Electromagnetic wave detecting element
TWI515881B (zh) 放射線影像偵測裝置
JP5448877B2 (ja) 放射線検出器
US7944010B2 (en) Electromagnetic wave detecting element
US20110180889A1 (en) X-ray detector
JP2008244251A (ja) アモルファスシリコンフォトダイオード及びその製造方法ならびにｘ線撮像装置
JP5398564B2 (ja) 放射線検出素子
JP2011159781A (ja) 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法
US11011665B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
JP2005340571A (ja) 光電変換膜積層型固体撮像装置及びその製造方法
JP2011159782A (ja) 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法
JP2011077184A (ja) 検出素子
WO2013125377A1 (ja) 半導体素子、放射線検出器、及び半導体素子の製造方法
JP2010003766A (ja) 電磁波検出素子
JP2013172101A (ja) 放射線検出器、放射線画像撮影装置、及び放射線画像撮影システム
JP2014122903A (ja) 放射線検出器および放射線画像撮影装置
JP5456185B2 (ja) 電磁波検出素子
JP2011176274A (ja) 放射線検出素子
JP2010003820A (ja) 電磁波検出素子
JP2013077788A (ja) 半導体素子、放射線検出器、及び半導体素子の製造方法
JP5461719B2 (ja) 電磁波検出素子
JP5726931B2 (ja) 電磁波検出素子
JP5388488B2 (ja) 電磁波検出素子
JP2011108890A (ja) 放射線検出素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13752213

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13752213

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP