JP2010003820A - 電磁波検出素子 - Google Patents
電磁波検出素子 Download PDFInfo
- Publication number
- JP2010003820A JP2010003820A JP2008160658A JP2008160658A JP2010003820A JP 2010003820 A JP2010003820 A JP 2010003820A JP 2008160658 A JP2008160658 A JP 2008160658A JP 2008160658 A JP2008160658 A JP 2008160658A JP 2010003820 A JP2010003820 A JP 2010003820A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electromagnetic wave
- signal
- detection element
- signal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】製造コストの増加を抑えつつ、信号配線の電子ノイズをより低減させた電磁波検出素子を提供する。
【解決手段】複数の信号配線3を基板1の複数の溝30内にそれぞれ設けており、電磁波の照射に応じて電荷を発生する半導体層6及び当該半導体層6に発生した電荷を収集する収集電極11を有するセンサ部103を基板1の上層に設けた。
【選択図】図3
【解決手段】複数の信号配線3を基板1の複数の溝30内にそれぞれ設けており、電磁波の照射に応じて電荷を発生する半導体層6及び当該半導体層6に発生した電荷を収集する収集電極11を有するセンサ部103を基板1の上層に設けた。
【選択図】図3
Description
本発明は、電磁波検出素子に係り、特に、照射された電磁波により示される画像を検出する電磁波検出素子に関する。
近年、TFT(Thin film transistor)アクティブマトリックス基板上にX線感応層を配置し、X線情報を直接デジタルデータに変換できるFPD(flat panel detector)等の電磁波検出素子が実用化されている。この電磁波検出素子は、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
この種の電磁波検出素子は、種々のタイプのものが提案されており、例えば、放射線を直接、半導体層で電荷に変換して蓄積する直接変換方式や、放射線を一度CsI:Tl、GOS(Gd2O2S:Tb)などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある。
この電磁波検出素子は、例えば、複数の走査配線及び複数の信号配線が互いに交差して配設され、当該走査配線及び信号配線の各交差部に対応して電荷蓄積部及びTFTスイッチが設けられ、各交差部の電荷蓄積部及びTFTスイッチ素子を覆うように半導体層が設けられている。このような電磁波検出素子を用いた放射線画像撮影装置では、放射線画像を撮影する場合、X線が照射される間、各走査配線に対してOFF信号を出力して各TFTスイッチをオフにして半導体層に発生した電荷を各電荷蓄積部に蓄積し、画像を読み出す場合、各走査配線に対して1ラインずつ順にON信号を出力して各電荷蓄積部に蓄積された電荷を電気信号として読み出し、読み出した電気信号をデジタルデータへ変換することにより、放射線画像を得ている。
この電磁波検出素子に関する技術として、特許文献1には、基板上の半導体層よりも下層に3層の別な金属層で走査配線、信号配線、共通電極をこの順に形成した構成が記載されている。
また、特許文献2には、基板の表面と裏面を貫通するスルーホールを画素毎に設け、信号配線を裏面に形成してスルーホールを介して画素のTFTスイッチ素子と接続した構成が記載されている。
特表2008−503086号公報
特開2000−162320号公報
ところで、電磁波検出素子において信号配線に発生する電子ノイズは、信号配線の配線容量による影響が大きい。従って、電子ノイズを低減させて検出画像の画質を向上させるためには、信号配線の配線容量の低減が課題となっている。
しかし、特許文献1に記載の構成では、信号配線と収集電極との間の配線容量をより低下させるには不十分な構成である。
また、特許文献2に記載の構成では、表面と裏面に配線を形成する必要があるため、製造工程が多くなり、コストアップとなる。
本発明は、上記の事情に鑑み、製造コストの増加を抑えつつ、信号配線の電子ノイズをより低減させた電磁波検出素子を提供することを目的とする。
上記目的を達成するために、請求項1記載の発明の電磁波検出素子は、一方方向に並列に複数の溝が形成された基板と、前記基板の複数の溝内にそれぞれ設けられた複数の信号配線と、前記基板上に前記信号配線と交差して並列に設けられた複数の走査配線と、前記基板上に前記走査配線と前記信号配線との交差部に対応して設けられ、前記走査配線と前記信号配線に接続された薄膜トランジスタと、前記走査配線及び前記薄膜トランジスタよりも上層に設けられ、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有し、前記薄膜トランジスタの各々に接続されたセンサ部と、を備えている。
本発明の電磁波検出素子は、基板に一方方向に並列に複数の溝が形成され、複数の信号配線が基板の複数の溝内にそれぞれ設けられており、複数の走査配線が基板上に信号配線と交差して並列に設けられている。
そして、本発明では、薄膜トランジスタが基板上に走査配線と信号配線との交差部に対応して設けられ、走査配線と信号配線に接続されており、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有するセンサ部が走査配線及び薄膜トランジスタよりも上層に設けられ、薄膜トランジスタの各々に接続されている。
このように、本発明では、複数の信号配線を基板の複数の溝内にそれぞれ設けているので、信号配線と収集電極とが離れて配置されて信号配線と収集電極との間の配線容量がより低下するため、信号配線の電子ノイズをより低減させることできる。また、基板の一方の面にのみに配線を形成するため、基板の両面に配線を形成する場合に比べて製造工程の増加を抑えることができるため、電磁波検出素子の製造コストの増加を抑制することができる。
なお、本発明は、請求項2に記載の発明のように、前記基板上に前記信号配線と絶縁膜を介して形成された金属層により形成され、前記センサ部に対して共通にバイアス電圧を印加するための複数の共通配線をさらに備えてもよい。
また、請求項2記載の発明は、請求項3に記載の発明のように、前記複数の共通配線を、前記信号配線に並列に設けることが好ましい。
また、請求項2又は請求項3記載の発明は、請求項4に記載の発明のように、前記センサ部が、前記半導体層に対してバイアス電圧を印加するバイアス電極を各々有し、前記共通配線を、前記バイアス電極に接続するようにしてもよい。
さらに、請求項2又は請求項3記載の発明は、請求項5に記載の発明のように、前記センサ部が、電磁波が照射されることにより前記半導体層に発生した電荷を蓄積する蓄積容量を各々有し、前記共通配線を、前記蓄積容量に接続してもよい。
本発明の電磁波検出素子は、製造コストの増加を抑えつつ、信号配線の電子ノイズをより低減させることができる、という優れた効果を有する。
以下、図面を参照して本発明の画像検出器の一実施の形態を適用した放射線画像撮影装置100について説明する。
図1には、本実施の形態に係る放射線画像撮影装置100の全体構成が示されている。
同図に示すように、本実施の形態に係る放射線画像撮影装置100は、電磁波検出素子10を備えている。
電磁波検出素子10は、後述する上部電極と半導体層と下部電極を備え、照射された放射線を受けて電荷を発生するセンサ部103と、センサ部103で発生した電荷を蓄積する電荷蓄積容量5と、電荷蓄積容量5に蓄積された電荷を読み出すためのTFTスイッチ4と、を含んで構成される画素が2次元状に多数設けられている。電荷蓄積容量5の一方の電極は蓄積容量配線102を介して接地されて電圧レベルがグランドレベルとされている。
また、電磁波検出素子10には、上記TFTスイッチ4をON/OFFするための複数の走査配線101と、上記電荷蓄積容量5に蓄積された電荷を読み出すための複数の信号配線3と、が互いに交差して設けられている。
各信号配線3には、当該信号配線3に接続された何れかのTFTスイッチ4がONされることにより電荷蓄積容量5に蓄積された電荷量に応じた電気信号が流れる。各信号配線3には、各信号配線3に流れ出した電気信号を検出する信号検出回路105が接続されており、各走査配線101には、各走査配線101にTFTスイッチ4をON/OFFするための制御信号を出力するスキャン信号制御装置104が接続されている。
信号検出回路105は、各信号配線3毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路105では、各信号配線3より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各電荷蓄積容量5に蓄積された電荷量を検出する。
この信号検出回路105及びスキャン信号制御装置104には、信号検出回路105において検出された電気信号に所定の処理を施すとともに、信号検出回路105に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置104に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置106が接続されている。
次に、図2及び図3を参照して、本実施の形態に係る電磁波検出素子10についてより詳細に説明する。なお、図2には、本実施の形態に係る電磁波検出素子10の1画素単位の構造を示す平面図が示されており、図3には、図2のA−A線断面図が示されている。
図3に示すように、電磁波検出素子10は、無アルカリガラス等からなる絶縁性の基板1にトレンチ(溝)30が形成されている。このトレンチ30は、信号配線3の配設方向の画素列毎に並列に複数形成されている。このトレンチ30は、基板1に対して、例えば、ウェットエッジ又はサンドブラスト工程を行うことにより形成される。
トレンチ30には、例えば、インクジェットヘッドなどから、例えば銀などの金属超微粒子の分散液を吐出した後に、焼成を行うことによりトレンチ30の内側領域に信号配線3が形成される。この信号配線3を形成する際、トレンチ30内を親水性とし、基板1の表面を疎水性とする前処理を行うことにより、金属超微粒子の分散液をトレンチ30内に収めることができ、隣接する画素に分散液がはみ出ることを防止することができる。信号配線3の形成後、トレンチ30内にインクジェットヘッドなどから耐熱性のある液状材料
を吐出した後に、再度焼成を行うことによりトレンチ30の内側領域に絶縁層31を形成する。このような絶縁層31を形成可能な液状材料としては、例えば、ケイ素化合物系の液状材料や焼成型金属酸化膜形成剤、ポリイミド系の絶縁材料、特開2003-307847号に記載の組成物などがある。
を吐出した後に、再度焼成を行うことによりトレンチ30の内側領域に絶縁層31を形成する。このような絶縁層31を形成可能な液状材料としては、例えば、ケイ素化合物系の液状材料や焼成型金属酸化膜形成剤、ポリイミド系の絶縁材料、特開2003-307847号に記載の組成物などがある。
信号配線3及び絶縁層31が形成された基板1には、一面を覆うように絶縁膜15Aが形成されている。この絶縁膜15Aは、例えば、SiNX 等からなっており、例えば、CVD(Chemical Vapor Deposition)成膜により形成される。
絶縁膜15A上には、ゲート電極2、及び走査配線101(図2参照。)が形成されており、ゲート電極2は走査配線101(図2参照。)に接続されている。この走査配線101、及びゲート電極2が形成された金属層(以下、この金属層を「第1信号配線層」ともいう。)は、Al若しくはCu、又はAl若しくはCuを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
この第1信号配線層上には、一面に絶縁膜15Bが形成されており、ゲート電極2上に位置する部位がTFTスイッチ4におけるゲート絶縁膜として作用する。この絶縁膜15Bも、例えば、SiNX 等からなっており、例えば、CVD成膜により形成される。
絶縁膜15B上のゲート電極2に対応する位置には、半導体活性層8が形成されている。この半導体活性層8は、TFTスイッチ4のチャネル部であり、例えば、アモルファスシリコン膜からなる。
これらの上層には、ソース電極9、及びドレイン電極13が形成されている。このソース電極9及びドレイン電極13が形成された金属層には、ソース電極9、ドレイン電極13とともに、蓄積容量下部電極14及び蓄積容量配線102(図2参照。)が形成されている。ゲート電極2は走査配線101に接続され、ソース電極9は、絶縁膜15A及び絶縁膜15Bに形成されたコンタクト21(図2参照。)を介して信号配線3に接続されている。また、蓄積容量下部電極14は蓄積容量配線102に接続されている。なお、TFTスイッチ4は電荷蓄積容量5に蓄積される電荷の極性によってソース電極9とドレイン電極13が逆となる。ソース電極9、ドレイン電極13、蓄積容量下部電極14及び蓄積容量配線102が形成された金属層(以下、この金属層を「第2信号配線層」ともいう。)も、Al若しくはCu、又はAl若しくはCuを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。
このソース電極9及びドレイン電極13と半導体活性層8との間にはコンタクト層(不図示)が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。
第2信号配線層上には、一面に絶縁膜15Cが形成されている。この絶縁膜15Cも、例えば、SiNX 等からなっており、例えば、CVD成膜により形成される。
絶縁膜15C上には、蓄積容量下部電極14に対応する位置に蓄積容量上部電極18が形成されている。蓄積容量上部電極18は、絶縁膜15Cに形成されたコンタクト23を介してドレイン電極13に接続されている。蓄積容量上部電極18が形成された金属層(以下、この金属層を「第3信号配線層」ともいう。)も、Al若しくはCu、又はAl若しくはCuを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。
本実施の形態に係る電磁波検出素子10では、ゲート電極2やゲート絶縁膜15B、ソース電極9、ドレイン電極13、半導体活性層8によりTFTスイッチ4が構成されており、蓄積容量下部電極14や絶縁膜15C、蓄積容量上部電極18により電荷蓄積容量5が構成されている。なお、TFTスイッチ4は電荷蓄積容量5に蓄積される電荷の極性によってソース電極9とドレイン電極13が逆となる。
そして、これら第3信号配線層を覆い、基板1上の画素が設けられた領域のほぼ全面(ほぼ全領域)には、層間絶縁膜12が形成されている。この層間絶縁膜12は、感光性を有するアクリル樹脂などの有機材料からなり、膜厚が1〜4μm、比誘電率が2〜4である。本実施の形態に係る電磁波検出素子10では、この層間絶縁膜12によって層間絶縁膜12上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層6の形状が平坦化されるため、半導体層6の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この層間絶縁膜12には、蓄積容量上部電極18と対向する位置にコンタクトホール16が形成されている。なお、第3信号配線層と層間絶縁膜12との間に蓄積容量上部電極18を保護するため、絶縁膜をさらに形成するようにしてもよい。
層間絶縁膜12上には、各画素毎に、各々コンタクトホール16を埋めつつ、画素領域を覆うようにセンサ部103の下部電極11が形成されており、この下部電極11は、非晶質透明導電酸化膜(ITO)からなり、蓄積容量上部電極18と接続されている。
下部電極11上の基板1上の画素が設けられた画素領域のほぼ全面には、半導体層6が一様に形成されている。この半導体層6は、X線などの電磁波が照射されることにより、内部に電荷(電子−正孔)を発生するものである。つまり、半導体層6は電磁波導電性を有し、X線による画像情報を電荷情報に変換するためのものである。半導体層6は、例えば、セレンを主成分とする非晶質のa−Se(アモルファスセレン)からなる。ここで、主成分とは、50%以上の含有率を有するということである。
この半導体層6上には、上部電極7が形成されている。この上部電極7には、不図示のバイアス電源が接続されており、バイアス電源からバイアス電圧が供給されている。
次に、図4(A)〜(I)を参照して、本実施形態に係る電磁波検出素子10の製造工程の一例を説明する。
まず、基板1に、例えば、ウェットエッジ又はサンドブラスト工程を行うことによりトレンチ30を形成する(図4(A))。このトレンチ30の深さは数μm(例えば3μm)程度とする。
次に、基板1のトレンチ30内にインクジェットヘッドから銀などの金属超微粒子の分散液を吐出した後に一端焼成を行って信号配線3が形成を形成し、さらにトレンチ30内にインクジェットヘッドから液状材料を吐出した後に、再度焼成を行って絶縁層31を形成する(図4(B))。
次に、信号配線3及び絶縁層31が形成された基板1上に、絶縁膜15Aを堆積し、その後、第1信号配線層として、走査配線101、及びゲート電極2を形成する(図4(C))。絶縁膜15Aは、SiNxからなり膜厚は200〜600nmで、P−CVD(Plasma-Chemical Vapor Deposition)法にて堆積する。第1信号配線層は、Al若しくはCu、又はAl若しくはCuを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が100〜300nm前後でスパッタリング法にて堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Al用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第1信号配線層が完成する。
次に、第1信号配線層上に、絶縁膜15B、半導体活性層8、コンタクト層(不図示)を順次堆積する(図4(D))。絶縁膜15Bも、SiNxからなり膜厚は200〜600nmで、P−CVD法にて堆積する。その後、フォトリソグラフィー技術にて絶縁膜15A、絶縁膜15B、及び絶縁層31にコンタクト21のパターンニングを行い、ドライエッチ法にて選択的にパターンニングする。半導体活性層8はアモルファスシリコンからなり膜厚20〜200nm前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚10〜100nm前後で、P−CVD法にて堆積する。その後、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層8と不純物添加半導体によるコンタクト層を絶縁膜15に対し選択的にドライエッチングすることにより半導体活性領域を形成する。
次に、絶縁膜15B、及び半導体活性層8の上層に、第2信号配線層として、ソース電極9、ドレイン電極13、蓄積容量下部電極14及び蓄積容量配線102を形成する(図4(E))。この第2信号配線層は、第1信号配線層と同様に、Al若しくはCu、又はAl若しくはCuを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が100〜300nm前後である。第1信号配線層と同様に、フォトリソグラフィー技術にてレジスト膜のパターンニングを行い、Al用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第2信号配線層が完成する。
次に、第2信号配線層上に、絶縁膜15C、及び第3信号配線層として、蓄積容量上部電極18を順次形成する(図4(F))。絶縁膜15Cも、SiNxからなり膜厚は200〜600nmで、P−CVD法にて堆積する。その後、フォトリソグラフィー技術にて絶縁膜15Cにコンタクト23のパターンニングを行い、ドライエッチ法にて選択的にパターンニングする。第3信号配線層は、第1及び第2信号配線層と同様に、Al若しくはCu、又はAl若しくはCuを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が100〜300nm前後である。第1及び第2信号配線層と同様に、フォトリソグラフィー技術にてレジスト膜のパターンニングを行い、Al用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第3信号配線層が完成する。
次に、上記のように形成された層の上層に、層間絶縁膜12を堆積し、コンタクトホール16を形成する(図4(G))。層間絶縁膜はSiNx、SiO2等の無機材料か、もしくはSOG、感光性アクリル材料等の有機絶縁膜材料からなる。一般的に有機絶縁膜材料の方が誘電率が低く、また厚膜化が容易なため信号配線3−電荷収集電極間の容量低減に効果があり好ましい。感光性有機絶縁膜材料の場合には、材料を1〜3μm前後の膜厚でスピン塗布後、フォトリソグラフィー技術にてコンタクトホール16のパターンニングを行い、専用エッチャントにてパターンニングし、焼成することにより完成する。感光性材料でない場合には他のレイヤーと同様にフォトリソグラフィー後にドライエッチなどを行いコンタクトホールの形成を行う。なお、コンタクトホール16の大きさは、10μm角よりも小さいことが望ましい。コンタクトホール16が大きい場合、半導体膜6を製膜後に段差部により結晶化が生じるからである。
次に、上記の層の上層にAl系材料もしくはITO等の金属材料をスパッタリング法により堆積する。膜厚は20〜200nm前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして下部電極14を形成する(図4(H))。
次に、上記のように形成された層の上層に、半導体層6を一様に形成し、半導体層6上に上部電極7を形成する(図4(I))。半導体層6は、例えば、セレンを主成分とする非晶質のa−Se(アモルファスセレン)からなる。上部電極7には、不図示のバイアス電源が接続されており、バイアス電源からバイアス電圧が供給されている。
次に、本実施の形態に係る放射線画像撮影装置100の動作原理について説明する。
上部電極7と蓄積容量下部電極14との間に電圧を印加した状態で、半導体層6にX線が照射されると、半導体層6内に電荷(電子−正孔対)が発生する。
半導体層6と電荷蓄積容量5とは電気的に直列に接続された構造となっているので、半導体層6内に発生した電子は+電極側に移動すると共に、正孔は−電極側に移動し、その結果、電荷蓄積容量5に電荷が蓄積される。
画像読出時には、TFTスイッチ4のゲート電極2に走査配線101を介して順次ON信号(+10〜20V)が印加される。これにより、TFTスイッチ4が順次ONされ、電荷蓄積容量5に蓄積された電荷量に応じた電気信号が信号配線3に流れ出す。信号検出回路105は、信号配線3に流れ出した電気信号に基づいて各センサ部103の電荷蓄積容量5に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、電磁波検出素子10に照射されたX線により示される画像を示す画像情報を得ることができる。
ところで、本実施の形態に係る放射線画像撮影装置100では、図2に示すように、基板1に形成されたトレンチ30内に信号配線3を形成している。
このように、信号配線3を基板1内に埋め込むことにより、信号配線3と下部電極11とが離れ、信号配線3の配線容量がより低下するため、信号配線3の電子ノイズをより低減させることできる。
また、本実施の形態によれば、基板1の一方の面にのみに配線を形成するため、基板1の両面に配線を形成する場合に比べて製造工程の増加を抑えることができるため、電磁波検出素子10の製造コストの増加を抑制することができる。
トレンチ30の幅は、信号配線3の幅が広くなるほど信号配線3の抵抗値が低下するため、1画素分の幅の40〜50%程度としてもよい。なお、例えば、基板1の裏側にバックライト等を設けて基板1の裏側から半導体層6に光を照射する場合は、信号配線3によって光が遮断されるため、トレンチ30の幅を狭くし、信号配線3を厚くすることが好ましい。
また、本実施の形態によれば、走査配線101、信号配線3、及び蓄積容量配線102をセンサ部103よりも下層の金属層により形成しているので、センサ部103に照射されるX線が走査配線101、信号配線3、及び蓄積容量配線102によって遮られず、また、信号配線3とTFTスイッチ4との接続部分がセンサ部の配置に影響を与えなくなるため、フィルファクタの低下を抑えることができる。
また、TFTスイッチ4の製造工程において、静電破壊に起因して各信号配線間でリーク不良が多発することが問題となっている。本実施の形態の構造を採用した場合、TFTスイッチ4のソース電極−ゲート電極間の方が信号配線3と走査配線101の交差部よりも絶縁膜が薄くすることができるため、耐電圧が低く設定される。これにより、静電気によりリーク不良が発生した場合にも、高い確率でTFTスイッチ4のリーク不良となる。電磁波検出素子10では、配線間のリーク不良が発生した場合、ライン欠陥不良となるが、TFTスイッチ4でのリーク不良が発生した場合、TFTスイッチ4を切り離せば単一画素の不良とすることができる。通常、放射線画像撮影装置100では、単一画素の不良の場合、周辺画素のデータから欠陥画素の情報を生成し、画像補正することにより良品化することができるが、ライン欠陥不良の場合、画像補間による修正は困難な場合が多い。したがって、上記のようにライン欠陥不良を回避するようにすることによって製造歩留まりを向上することができる。
また、信号配線3は、低抵抗化することが必要なため、厚膜化することが好ましい。つまり、信号配線3の金属層は、ソース電極とドレイン電極の金属層よりも厚くすることが望ましい。しかし、ソース電極とドレイン電極と同層に形成した場合には、金属膜を厚膜化した場合、パターンニングの精度が落ちるため、膜厚に制限があった。これに対し、本実施の形態の電磁波検出素子10によれば、信号配線3を異なる金属層に形成するようにしたので、信号配線3を厚膜化して低抵抗な信号配線3を実現することができ、信号配線3ノイズを低減できる。また、ソース電極およびドレイン電極等の金属層を薄くすることができるのでプロセスを削減することができる。
また、電荷蓄積容量5を構成する絶縁膜15Cと、TFTスイッチ4を構成する絶縁膜15Bとを異ならせている。このように絶縁膜を異ならせた場合、例えば、TFTスイッチのON電流をアップするために絶縁膜15Bを薄くしても、電荷蓄積容量5の蓄積容量が増加しないため、画素の電荷転送時間を短縮できる。
なお、上記実施の形態では、蓄積容量配線102を走査配線101に並行に設けたが、蓄積容量配線102を信号配線3に並行に設けてもよい。例えば、図5には、上記実施の形態に係る電磁波検出素子10において、蓄積容量配線102を信号配線3に並行に設けた場合の構造を示す平面図が示されている。このように蓄積容量配線102を信号配線3に並行に設けることにより、画素領域において蓄積容量配線102と信号配線3が交差しなくなるため、信号配線3の配線容量を小さくすることができる。
また、上記実施の形態では、第1〜第3信号配線層の3層の金属層によって電磁波検出素子10の各配線を形成した場合について説明したが、本発明はこれに限定されるものではない。例えば、図6には、2層の金属層によって電磁波検出素子10の各配線を形成した場合の電磁波検出素子10の1画素単位の構造を示す平面図が示されており、図7には、図6のA−A線断面図が示されている。すなわち、第1信号配線層として走査配線101、及びゲート電極2と共に、蓄積容量下部電極14、及び蓄積容量配線102を形成し、第2信号配線層としてソース電極9、及びドレイン電極13と共に、蓄積容量上部電極18を形成するようにしてもよい。
また、上記実施の形態では、蓄積容量下部電極14に対して蓄積容量配線102を接続し、また、下部電極11をコンタクトホール16を介して蓄積容量上部電極18と接続して電荷を蓄積する場合について説明したが、本発明はこれに限定されるものではない。例えば、図8には、蓄積容量配線102を蓄積容量上部電極18と同じ金属層に形成して蓄積容量上部電極18に対して蓄積容量配線102を接続し、また、下部電極11をコンタクトホール16を介して蓄積容量下部電極14と接続して電荷を蓄積する場合の電磁波検出素子10の1画素単位の構造を示す平面図が示されており、図9には、図8のA−A線断面図が示されている。この場合、蓄積容量上部電極18は蓄積容量配線102に接続されて電圧レベルがグランドレベルとなり、蓄積容量下部電極14は下部電極11によって電荷が収集されることにより電圧レベルが変化する。
また、上記実施の形態では、基板1としてガラス性の基板を用いた場合について説明したが、本発明はこれに限定されるものではない。例えば、基板1としてポリイミド等の絶縁体を用いたフレキシブル基板を用いてもよい。
また、上記実施の形態では、半導体層6としてa−Seを用いた場合について説明したが、本発明はこれに限定されるものではない。例えば、半導体層6としてIGZO、ZnOなどの酸化物半導体で形成してもよい。酸化物半導体は、アモルファスセレンに比べて低温で形成可能であるため、ポリイミド等を用いたフレキシブル基板にも、例えば、スパッタリング法により層を形成することができる。
また、上記実施の形態では、共通配線として、各電荷蓄積容量5の蓄積容量下部電極14又は蓄積容量上部電極18に対して共通にバイアス電圧を印加するための蓄積容量配線102を設けた場合について説明したが、本発明はこれに限定されるものではない。例えば、各センサ部103に対応して個別に上部電極7を形成して、半導体層6に対して各上部電極7からバイアス電圧を印加するように構成した場合、共通配線として、例えば、半導体層6の下層に、各上部電極7にバイアス電圧を印加するためのバイアス配線を信号配線3と並行に配置し、絶縁膜及び層間絶縁膜12に形成されたコンタクトホールを介して上部電極7と接続するようにしてもよい。
また、上記実施の形態では、半導体層6において放射線を直接電荷に変換する、いわゆる直接変換方式の電磁波検出素子10に適用した場合について説明したが、本発明はこれに限定されるものではない。例えば、放射線が衝突することにより電磁波(例えば、光)を発する物質、いわゆるシンチレータにより発生した光を光電変換し、得られる電荷を各光電変換素子に付随する容量(補助容量をさらに付設する場合もある)に蓄積する、いわゆる間接変換方式の電磁波検出素子において、各光電変換素子の電極にバイアス電圧を印加するためのバイアス配線を同様の構成としてもよい。
この間接変換方式の電磁波検出素子では、半導体層6上にシンチレータによる層を形成し、一旦X線をシンチレータに吸収させ、その際にシンチレータから生じる光を受けて半導体層6が電荷を発生することになるが、半導体層6としては0.2μmから1μm程度の厚さでよい。これにより、画素毎の下部電極11の静電容量が大きくなるので、直接変換方式のように電荷蓄積容量5を別途形成しない場合も多い。
間接変換方式の電磁波検出素子では、直接変換方式の電磁波検出素子のように半導体層6を連続的に形成しても良いが、半導体層6が画素毎に区切られてアレイ状に設けられることが多い。その場合、上部電極7は共通配線によって接続される。
また、上記実施の形態では、検出対象とする電磁波としてX線を検出することにより画像を検出する放射線画像撮影装置100に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい。
その他、上記実施の形態で説明した放射線画像撮影装置100の構成(図1参照。)及び電磁波検出素子10の構成(図2〜図7)は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
3 信号配線
4 TFTスイッチ(薄膜トランジスタ)
5 電荷蓄積容量
6 半導体層
7 上部電極(バイアス電極)
10 電磁波検出素子
11 下部電極
12 層間絶縁膜
13 ドレイン電極
14 蓄積容量下部電極
15A 絶縁膜
15B 絶縁膜
15C 絶縁膜
30 トレンチ(溝)
100 放射線画像撮影装置
101 走査配線
102 蓄積容量配線(共通配線)
103 センサ部
4 TFTスイッチ(薄膜トランジスタ)
5 電荷蓄積容量
6 半導体層
7 上部電極(バイアス電極)
10 電磁波検出素子
11 下部電極
12 層間絶縁膜
13 ドレイン電極
14 蓄積容量下部電極
15A 絶縁膜
15B 絶縁膜
15C 絶縁膜
30 トレンチ(溝)
100 放射線画像撮影装置
101 走査配線
102 蓄積容量配線(共通配線)
103 センサ部
Claims (5)
- 一方方向に並列に複数の溝が形成された基板と、
前記基板の複数の溝内にそれぞれ設けられた複数の信号配線と、
前記基板上に前記信号配線と交差して並列に設けられた複数の走査配線と、
前記基板上に前記走査配線と前記信号配線との交差部に対応して設けられ、前記走査配線と前記信号配線に接続された薄膜トランジスタと、
前記走査配線及び前記薄膜トランジスタよりも上層に設けられ、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有し、前記薄膜トランジスタの各々に接続されたセンサ部と、
を備えた電磁波検出素子。 - 前記基板上に前記信号配線と絶縁膜を介して形成された金属層により形成され、前記センサ部に対して共通にバイアス電圧を印加するための複数の共通配線をさらに備えた
請求項1記載の電磁波検出素子。 - 前記複数の共通配線を、前記信号配線に並列に設けた
請求項2記載の電磁波検出素子。 - 前記センサ部は、前記半導体層に対してバイアス電圧を印加するバイアス電極を各々有し、
前記共通配線を、前記バイアス電極に接続した
請求項2又は請求項3記載の電磁波検出素子。 - 前記センサ部は、電磁波が照射されることにより前記半導体層に発生した電荷を蓄積する蓄積容量を各々有し、
前記共通配線を、前記蓄積容量に接続した
請求項2又は請求項3記載の電磁波検出素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160658A JP2010003820A (ja) | 2008-06-19 | 2008-06-19 | 電磁波検出素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160658A JP2010003820A (ja) | 2008-06-19 | 2008-06-19 | 電磁波検出素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003820A true JP2010003820A (ja) | 2010-01-07 |
Family
ID=41585306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160658A Pending JP2010003820A (ja) | 2008-06-19 | 2008-06-19 | 電磁波検出素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003820A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011105343A1 (ja) * | 2010-02-26 | 2011-09-01 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
JP2012038857A (ja) * | 2010-08-05 | 2012-02-23 | Canon Inc | 検出装置及び放射線検出システム |
JP2012079820A (ja) * | 2010-09-30 | 2012-04-19 | Canon Inc | 検出装置及び放射線検出システム |
JP2012079860A (ja) * | 2010-09-30 | 2012-04-19 | Canon Inc | 検出装置及び放射線検出システム |
-
2008
- 2008-06-19 JP JP2008160658A patent/JP2010003820A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011105343A1 (ja) * | 2010-02-26 | 2011-09-01 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
JP2012038857A (ja) * | 2010-08-05 | 2012-02-23 | Canon Inc | 検出装置及び放射線検出システム |
CN102376725A (zh) * | 2010-08-05 | 2012-03-14 | 佳能株式会社 | 检测装置和放射线检测系统 |
US8759785B2 (en) | 2010-08-05 | 2014-06-24 | Canon Kabushiki Kaisha | Detection apparatus and radiation detection system |
JP2012079820A (ja) * | 2010-09-30 | 2012-04-19 | Canon Inc | 検出装置及び放射線検出システム |
JP2012079860A (ja) * | 2010-09-30 | 2012-04-19 | Canon Inc | 検出装置及び放射線検出システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5280671B2 (ja) | 画像検出器および放射線検出システム | |
JP5448877B2 (ja) | 放射線検出器 | |
JP4886493B2 (ja) | 画像信号読出方法および装置並びに画像信号読出システム | |
US20160240581A1 (en) | Electromagnetic wave detecting element | |
JP5185014B2 (ja) | 電磁波検出素子 | |
US20100072383A1 (en) | Radiation detecting element | |
JP2010056396A (ja) | X線検出素子 | |
JP2010056397A (ja) | X線検出素子 | |
US7576327B2 (en) | Radiation image detector and driving method for the same | |
JP2009212120A (ja) | 電磁波検出素子 | |
US7804071B2 (en) | Image detection device | |
JP2011077184A (ja) | 検出素子 | |
JP2010003766A (ja) | 電磁波検出素子 | |
JP2011159782A (ja) | 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法 | |
JP2010003820A (ja) | 電磁波検出素子 | |
JP2014122903A (ja) | 放射線検出器および放射線画像撮影装置 | |
JP2010003849A (ja) | 電磁波検出素子 | |
JP5456185B2 (ja) | 電磁波検出素子 | |
JP2011176274A (ja) | 放射線検出素子 | |
JP5726931B2 (ja) | 電磁波検出素子 | |
JP4449749B2 (ja) | 放射線検出装置およびその製造方法 | |
JP5388488B2 (ja) | 電磁波検出素子 | |
JP5235466B2 (ja) | 放射線画像撮影装置 | |
JP2013077788A (ja) | 半導体素子、放射線検出器、及び半導体素子の製造方法 | |
JP5461719B2 (ja) | 電磁波検出素子 |