KR100883769B1 - 액정표시장치용 어레이기판 제조방법 - Google Patents

액정표시장치용 어레이기판 제조방법 Download PDF

Info

Publication number
KR100883769B1
KR100883769B1 KR1020020069285A KR20020069285A KR100883769B1 KR 100883769 B1 KR100883769 B1 KR 100883769B1 KR 1020020069285 A KR1020020069285 A KR 1020020069285A KR 20020069285 A KR20020069285 A KR 20020069285A KR 100883769 B1 KR100883769 B1 KR 100883769B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
copper
gate
alloy
Prior art date
Application number
KR1020020069285A
Other languages
English (en)
Other versions
KR20040040929A (ko
Inventor
권오남
이경묵
최낙봉
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020069285A priority Critical patent/KR100883769B1/ko
Priority to JP2003301679A priority patent/JP2004163901A/ja
Priority to US10/685,419 priority patent/US7061565B2/en
Publication of KR20040040929A publication Critical patent/KR20040040929A/ko
Priority to US11/410,815 priority patent/US20060192907A1/en
Priority to US12/320,133 priority patent/US8514340B2/en
Application granted granted Critical
Publication of KR100883769B1 publication Critical patent/KR100883769B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판에 구성되는 금속배선의 형성방법에 관한 것이다.
본 발명은 액정표시장치용 어레이기판에 구성되는 게이트 배선 및 데이터 배선과 같은 금속배선을 구리/몰리합금(Cu/Mo-alloy)의 복층으로 구성하는 것이다.
이와 같은 구성은, 상기 구리(Cu)층이 먼저 증착된 몰리합금층에 의해 접촉특성이 개선되어 들뜨는 불량이 발생하지 않고, 상기 두층을 식각하는 공정 동안 식각용액에 의해 기판의 표면이 깍이지 않는다.
또한, 상기 몰리합금층은 몰리층만을 사용할 때 보다 내화확성이 강해 구리층의 하부에서 과식각되는 불량이 발생하지 않는다.
따라서, 기판 표면이 깍여 발생하는 얼룩불량을 해소 할 수 있어 고화질의 액정표시장치를 제작할 수 있고, 배선의 들뜸불량을 방지할 수 있어 제품의 수율이 개선되는 장점이 있다.

Description

액정표시장치용 어레이기판 제조방법{Method for fabricating of an array substrate for LCD}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이고,
도 2는 도 1의 Ⅱ-Ⅱ`를 절단한 단면도이고,
도 3와 도 4는 유리기판 상에 구리/티타늄(Cu/Ti)을 증착하고 패턴한, 확대 평면과 확대 단면을 찍은 주사현미경 사진이고,
도 5과 도 6은 유리기판 상에 구리/몰리브덴(Cu/Mo)을 증착하고 패턴한 확대 평면과 확대 단면을 찍은 주사현미경 사진이고,
도 7과 도 8는 유리 기판상에 구리/몰리합금(Cu/Mo-alloy)을 증착하고 패턴한 확대 평면과 확대 단면을 찍은 주사현미경 사진이고,
도 9는 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,
도 10a 내지 도 10e는 도 9의 Ⅸ-Ⅸ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
200 : 기판(유리기판) 202 : 게이트 배선
204 : 게이트 전극 206 : 게이트 절연막
208 : 액티브층 210 : 오믹 콘택층
212 : 데이터 배선 214 : 소스 전극
216 : 드레인 전극 218 : 섬형상의 금속층
220 : 보호막 222 : 화소 전극
본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판에 구성되는 금속배선의 형성방법에 관한 것이다.
이하, 도면을 참조하여 일반적인 액정표시장치의 구성과 그 동작특성에 대해 설명한다.
도 1은 액정표시장치를 개략적으로 도시한 도면이다.
도시한 바와 같이, 액정표시장치(11)는 다수의 서브 컬러필터(7)와 상기 각 컬러필터(7)사이에 구성된 블랙매트릭스(6)와 상기 컬러필터와 블랙매트릭스 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)와 어레이배선이 형성된 하부기판(10)으로 구성되며, 상기 상부기판(5)과 하부기판(10) 사이에는 액정(9)이 충진되어 있다.
상기 하부기판(10)은 어레이기판(array substrate)이라고도 하며, 스위칭 소 자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(14)과 데이터배선(22)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(14)과 데이터배선(22)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)과 공통전극(18)은 인듐-틴-옥사이드(indium-tin-oxide : ITO) 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
도시하지는 않았지만 상기 액정패널(11)의 하부에는 백라이트를 구성하며, 상기 백라이트는 전원이 인가되면 언제나 켜져 있는 상태이다.
상기 게이트 배선(14)을 통해 박막트랜지스터(T)의 게이트 전극에 주사신호가 인가되면, 상기 박막트랜지스터(T)의 채널이 열리게 되고, 상기 데이터 배선(22)에서 박막트랜지스터(T)를 거쳐 상기 화소전극(17)으로 입력된다.
상기 화소전극에 입력된 신호에 따라 화소전극과 상기 공통전극의 사이에 전계가 분포하게 되며, 전계의 세기에 따라 상기 액정(9)의 배열방향이 달라진다.
이때, 상기 액정(9)의 배열 방향에 따라 상기 백라이트(미도시)에서 조사된 빛의 출사량이 달라지게 되며, 이로 인해 관찰자는 상기 데이터 신호를 화상으로 관찰하게 된다.
이때, 액정패널(11)의 화질을 결정하는 요소들은 매우 다양하며, 그 가운데 상기 어레이기판에 구성된 게이트 배선(14)과 데이터 배선(22)의 저항은 액정패널의 화질을 결정화는 매우 중요한 요소이다.
즉, 상기 게이트 배선(14)과 데이터 배선(22)의 저항이 작으면 신호지연을 줄일 수 있고 그에 따라 화질이 개선되는 결과를 얻을 수 있다.
이를 위해, 종래에는 게이트 배선(14) 또는 데이터 배선(22)으로 저저항 물질인 구리를 사용하였는데, 상기 구리를 게이트 배선(14)으로 사용할 경우에는 구리가 기판과의 접촉특성이 좋지 않아 이를 해결하기 위해, 기판과 구리층 사이에 버퍼층(buffer layer)으로서 티타늄(Ti) 또는 몰리브덴(Mo)을 사용하였다.
이하, 도 2를 참조하여, 상기 어레이기판의 한 화소에 대한 단면구조를 알아 본다.
도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 단면도이다.
도시한 바와 같이, 기판(10)상에는 다수의 서로 수직하게 교차하여 화소영역(P)을 정의하는 게이트 배선(14)과 데이터 배선(22)이 구성되고, 상기 두 배선(14,22)의 교차지점에는 게이트 전극(30)과 액티브층(34)과 소스 전극(38)과 드레인 전극(40)을 포함하는 박막트랜지스터(T)와, 화소영역(P)에는 상기 드레인 전극(40)과 접촉하는 투명한 화소전극(17)이 구성된다.
일반적으로, 상기 게이트 배선(14)은 동일층 동일물질로 형성되고, 상기 데이터 배선(22)은 상기 소스 및 드레인 전극(38,40)과 동일층 동일물질로 형성된다.
이때, 액티브층(34)과 소스 및 드레인 전극(38,40)과 게이트 전극(30)사이에는 게이트 절연막(32)이 위치한다.
전술한 구성에서, 상기 게이트 전극(30)과 소스 및 드레인 전극(38,40)을 구리/티타늄(Cu/Ti) 또는 구리/몰리브덴(Cu/Mo)의 복층으로 구성할 수 있다.
이때, 상기 복층의 금속 중 구리막의 식각을 위하여 옥손(2KHSO5 · KHSO4,· K2SO4)과 구리/티타늄(Cu/Ti)이중 막의 경우 티타늄의 식각을 위해 상기 옥손과 불산(HF)과 불화암모늄(NH4F)혼합한 혼합액을 사용하였다.
상기 구리/티타늄(Cu/Ti)구조의 배선을 전술한 식각용액을 이용하여 습식식각을 진행하였을 경우에는, 상기 식각용액 성분에 F-이온이 포함되어 있기 때문에, 상기 복층의 금속을 게이트 배선(14)에 적용할 경우에는 하부의 유리기판(10)의 표면이 식각되는 문제가 발생하고 이러한 불균일한 식각은 액정패널에서의 얼룩불량을 유발한다.
또한, 상기 복층의 금속을 데이터 배선(22)에 적용할 경우에는 하부의 게이트 절연막(32)이 필연적으로 식각되며 이러한 게이트 절연막(32)의 불균일한 식각상태 또한 액정패널에서의 얼룩불량을 유발한다.
이하, 도 3과 도 4는 유리기판에 상기 복층(구리/티타늄)의 금속을 증착하고 패턴한 결과를 주사전자현미경으로 찍은 사진이다.
도 3에 보이는 바와 같이, 상기 복층의 금속을 패터닝한 결과를 보면, 식각 용액에 의해 노출된 기판(50)의 표면이 매우 거칠어진 것을 관찰할 수 있다.
상기 기판(50)의 깍인 상태를 더욱 자세히 확대한 사진이 도 4이며 보이는 바와 같이, 기판(50)상에 티타늄층(52a)과 구리층(52b)이 증착되어 있고, 상기 티타늄(Ti)층(52a) 하부로 유리 기판(50)이 침식되어 있는 것을 관찰할 수 있다.
자세히는, 상기 유리기판(50)은 표면으로부터 약 400Å정도 깍이는 것으로 측정 되었다.
반면, 구리/몰리(Cu/Mo)의 이중층일 경우에, 구리/몰리(Cu/Mo)을 패턴하는 식각용액은 유리기판에 영향은 주지 않으나, 몰리브덴 금속 자체가 데미지를 입게 되어 오히려 구리층을 들뜨게 하는 불량을 유발한다.
이하, 도 5와 도 6을 참조하여 설명한다. 도 5와 도 6은 유리기판에 상기 복층의 금속(Cu/Mo)을 증착하고 패턴한 결과를 주사전자현미경으로 찍은 사진이다.
도 5에 보이는 바와 같이, 유리기판(50)상에 증착된 구리/몰리브덴(Cu/Mo)층(60)을 패턴한 결과, 하부의 유기리판(50)의 표면은 데미지를 입지 않아 매우 평탄한 상태임을 관찰할 수 있다.
반면, 도 6에 보이는 바와 같이, 몰리브덴(Mo)층(60a)과 기판(50) 사이에 위치하는 구리층(60b)이 안쪽으로 깍여져 있는 상태(A)인 것을 관찰할 수 있다.
상기 도 3 내지 도 6에 의해, 상기 구리층(60b)의 하부에 버퍼층으로 사용되는 금속이 티타늄(Ti)일 경우에는, 상기 구리/티타늄(Cu/Ti)을 식각하는 식각용액에 의해 유리기판의 표면이 심한 데미지를 입게 되고, 상기 구리/몰리브덴(Cu/Mo)일 경우에는 몰리층(60a) 자체가 심하게 깍여 오히려 구리층(60b)을 기판(50)으로부터 들뜨게 만드는 문제가 있는 것을 알 수 있었다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 안출된 것으로,
본 발명에 따른 액정표시장치용 어레이기판은 상기 게이트 배선과 데이터 배 선을 구리/몰리합금(Cu/Mo-alloy)의 복층으로 형성한다.
이와 같이 하면, 상기 몰리브합금이 내화학적으로 강하기 때문에 식각액에 의해 과도하게 깍이는 문제가 발생하지 않으며, 물론 유리기판의 손상도 발생하지 않는다.
따라서, 동작특성이 개선되고 화질불량이 발생하지 않는 고품질의 액정표시장치를 제작 할 수 있다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판 상에 몰리합금(Mo-alloy)층과 구리(Cu)가 순차적으로 증착되어 패턴된 게이트 전극과, 게이트 배선과; 상기 게이트 전극 상부의 게이트 절연막 상에 위치한 액티브층과 오믹 콘택층과; 상기 오믹 콘택층의 일측에 걸쳐 구성되며, 소스 전극과 이와는 소정간격 이격된 드레인 전극과, 소스 전극과 연결되며 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 절연막 상에 형성되며 상기 게이트배선과 중첩하는 섬형상의 금속패턴과; 상기 소스 및 드레인 전극과 상기 데이터 배선 그리고 상기 금속패턴의 상부에 구성되고, 상기 드레인 전극과 상기 금속패턴의 일부를 노출하는 보호막과; 상기 노출된 드레인 전극 및 상기 금속패턴과 접촉하면서 상기 화소영역에 위치하는 투명한 화소전극을 포함하며, 상기 소스 및 드레인전극은 구리(Cu) 또는 구리/몰리합금(Cu/Mo-alloy)층으로 구성되는 것을 특징으로 하는 액정표시장치용 어레이기판을 제공한다.
상기 데이터 배선은 구리(Cu) 또는 구리/몰리합금(Cu/Mo-alloy)층으로 구성된다.
또한, 본 발명은 기판 상에 몰리합금(Mo-alloy)층과 구리(Cu)를 순차적으로 증착하고 패턴하여, 일 방향으로 연장된 게이트 배선과 이에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 상기 게이트 전극이 형성된 상기 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 상기 게이트 절연막 상에 액티브층과 오믹 콘택층을 적층하는 단계와; 상기 오믹 콘택층 상에 소정간격 이격된 소스 전극과 드레인 전극과, 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 절연막 상에 형성되며 상기 게이트배선과 중첩하는 섬형상의 금속패턴을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 상기 기판의 전면에 상기 드레인 전극과 상기 금속패턴의 일부를 노출하는 보호막을 형성하는 단계와; 상기 노출된 드레인 전극 및 상기 금속패턴과 접촉하면서 상기 화소영역에 위치하는 화소전극을 형성하는 단계를 포함하며, 상기 액티브층, 상기 오믹 콘택층, 상기 소스 및 드레인전극은 일괄 식각되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법을 제공한다.
상기 보호막은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹과 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나로 형성되며, 상기 데이터 배선과 소스 및 드레인 전극은 구리 또는 구리/몰리합금(Cu/Mo-alloy)층으로 형성된다.
또한, 상기 몰리합금은 몰리브덴과 텅스텐(W), 네오디뮴(Nd), 니오브(Nb)를 포함하는 합금가능한 금속그룹 중 선택된 하나로 합금되며, 상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나로 형성한다.
삭제
삭제
삭제
삭제
삭제
삭제
-- 실시예 --
본 발명의 특징은 액정표시장치용 어레이기판을 구성하는 게이트 배선과 데이터 배선을 형성할 때, 구리/몰리합금(Cu/Mo-alloy)의 이중층으로 형성하는 것을 특징으로 한다.
도 7과 도 8은 유리기판 상에 몰리합금(Mo-alloy)과 구리(Cu)를 순차적으로 증착한 시편을 주사전자 현미경(SEM)을 통해 찍은 평면을 나타낸 사진과, 단면을 나타낸 사진이다.
도 7에 보이는 바와 같이, 유리 기판(100)상에 몰리브합금층(102)과 구리층(104)을 순차적으로 증착하고 패턴한 결과, 노출된 유리기판(100)의 표면이 매끄러운 상태임을 알 수 있다.
이때, 상기 몰리합금층(102)은 대략 10Å~500Å의 두께로 증착하고, 상기 구리층(104)은 500Å~5000Å의 두께로 증착한다.
더욱 자세히는 도 8에 보이는 바와 같이, 유리기판(100)상에 몰리브덴 합금층(102)과 구리층(104)이 순차적으로 적층된 것이 보이고, 상기 구리층(104)과 기판(100)사이에 구성된 몰리합금층(102)은 구리층(104)의 하부로 침식되지 않았음을 알 수 있다. 즉, 금속층(102,104)의 측면(B)이 테이퍼지게 식각됨을 알 수 있다.
결과적으로, 상기 구리층(104)의 하부에 버퍼층으로서 몰리합금층(102)을 선증착하게 되면, 식각액에 의해 유리기판(100)의 표면과 패턴된 금속 자체가 손상되는 불량이 발생하지 않는다.
이때, 상기 몰리브덴과 합금되는 물질로는 텅스텐(W), 네오디뮴(Nd), 니오브(Nb)등이 있다.
이하, 도 9는 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(200)상에 서로 수직하게 교차하여 화소영역(서브픽셀영역)을 정의하는 게이트 배선(202)과 데이터배선(212)을 형성한다.
상기 두 배선(202,212)의 교차지점에는 게이트 전극(204)과 액티브층(208)과 소스 전극(214)과 드레인 전극(216)을 포함하는 박막트랜지스터(T)를 형성한다.
상기 화소영역(P)에는 상기 드레인 전극(216)과 접촉하는 투명한 화소전극(226)이 구성되며, 상기 화소영역(P)을 정의하는 게이트 배선(202)의 일부 상부에는 스토리지 캐패시터(C)를 구성한다.
이때, 상기 스토리지 캐패시터(C)의 제 1 스토리지 전극은 상기 게이트 배선(202)의 일부이며, 제 2 스토리지 전극은 상기 화소전극(226)과 접촉하는 섬형상의 금속층(218)이다.
전술한 구성에서, 상기 게이트 배선(202)과 데이터 배선(212)은 구리/몰리합금(Cu/Mo-ally)층으로 형성된 것을 특징으로 한다. 이때, 상기 데이터 배선(212)은 구리(Cu) 만으로 형성할 수도 있다.
이하, 도 10a 내지 도 10e를 참조하여, 전술한 바와 같은 금속층으로 제작된 배선을 포함하는 액정표시장치용 어레이기판의 제조공정을 공정 순서대로 설명한다. (도 9의 Ⅸ-Ⅸ`를 따라 절단한 단면도이다.)
도 10a에 도시한 바와 같이, 절연기판(유기기판)(200)상에 몰리합금(Mo-alloy)과 구리를 순차적으로 적층하고 패턴하여, 게이트 배선(202)과 이에 연결된 게이트 전극(204)을 형성한다.
이때, 상기 몰리합금(Mo-alloy)층은 대략 10Å~500Å의 두께로 증착하고, 상기 구리는 대략 500Å~5000Å의 두께로 증착하여 형성한다.
다음으로, 상기 게이트 배선(202)과 게이트 전극(204)이 형성된 기판(200)의 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNX)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(206)을 형성한다.
도 10b에 도시한 바와 같이, 상기 게이트 절연막(206)이 형성된 기판(200)의 전면에 비정질 실리콘(a-Si:H)을 증착하고, 상기 비정질 실리콘의 표면에 불순물 이온(n+ 또는 p+)을 도핑하거나, 별도의 불순물 비정질 실리콘(n+ 또는 p+a-Si:H)을 증착하고 패턴하여, 상기 게이트 전극(204)상부의 게이트 절연막(206) 상에 액티브층(208)과 오믹 콘택층(210)을 형성한다.
다음으로, 도 10c에 도시한 바와 같이, 상기 액티브층(208)과 오믹 콘택층(210)이 형성된 기판(200)의 전면에 앞서 설명한 몰리합금(Mo-alloy)물질과 구리(Cu)를 순차적으로 증착하고 패턴하여, 상기 게이트 배선(202)과는 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(212)과, 상기 데이터 배선(212)에서 상기 게이트 전극(204)의 일측 상부로 연장된 소스 전극(214)과 이와는 소정간격 이격된 드레인 전극(216)을 형성한다.
동시에, 상기 화소영역(P)을 정의하는 게이트 배선(202)의 일부 상부에 섬형상의 금속층(218)을 형성한다.
이때, 상기 데이터 배선(212)은 구리/몰리합금(Cu/Mo-alloy)뿐 아니라, 구리 만을 증착하여 형성할 수 도 있다.
상기 몰리합금(Mo-alloy)은 상기 액티브층(208)과의 접촉특성이 양호한 특성을 가지며, 실리콘 이온이 구리로 확산하는 것을 방지하는 목적으로 사용된다.
다음으로, 도 10d에 도시한 바와 같이, 상기 데이터 배선(212)과 소스 및 드레인 전극(214,216)이 형성된 기판(200)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계수지(resin)를 포함하는 유기절연물질그룹 중 선택된 하나를 증착 또는 도포하여 보호막(220)을 형성한다.
다음으로, 상기 보호막(220)을 패턴하여 상기 드레인 전극(216)과 상기 섬형상 금속층(218)의 일부를 노출하는 드레인 콘택홀(222)과 스토리지 콘택홀(224)을 형성한다.
도 10e에 도시한 바와 같이, 상기 보호막(220)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(216)과 섬형상의 금속층(218)과 접촉하면서 화소영역(P)에 위치하는 화소전극(226)을 형성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명에 따른 구리/몰리 합금 이중층으로 게이트 배선과 데이터 배선을 형성하게 되면, 유리기판의 표면이나 게이트 배선 상부의 게이트 절연막에 데미지가 발생하지 않아 제품의 수율을 개선하는 장점이 있다.
또한, 전술한 이중구성으로 인해, 배선을 저항이 낮은 구리배선으로 형성하는 것이 가능해지기 때문에 고화질의 액정표시장치를 제작할 수 있는 효과가 있다.

Claims (7)

  1. 기판 상에 몰리합금(Mo-alloy)층과 구리(Cu)가 순차적으로 증착되어 패턴된 게이트 전극과, 게이트 배선과;
    상기 게이트 전극 상부의 게이트 절연막 상에 위치한 액티브층과 오믹 콘택층과;
    상기 오믹 콘택층의 일측에 걸쳐 구성되며, 소스 전극과 이와는 소정간격 이격된 드레인 전극과, 소스 전극과 연결되며 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선과;
    상기 게이트 절연막 상에 형성되며 상기 게이트배선과 중첩하는 섬형상의 금속패턴과;
    상기 소스 및 드레인 전극과 상기 데이터 배선 그리고 상기 금속패턴의 상부에 구성되고, 상기 드레인 전극과 상기 금속패턴의 일부를 노출하는 보호막과;
    상기 보호막 상부에 형성되며, 상기 노출된 드레인 전극 및 상기 금속패턴과 접촉하면서 상기 화소영역에 위치하는 투명한 화소전극
    을 포함하며, 상기 소스 및 드레인전극은 구리(Cu) 또는 구리/몰리합금(Cu/Mo-alloy)층으로 구성되고, 상기 섬형상의 금속패턴을 제 1 전극으로, 상기 섬형상의 금속패턴과 중첩하는 게이트 배선 부분을 제 2 전극으로, 상기 제 1 및 제 2 전극 사이에는 게이트 절연막만이 개재되어 유전체층 역할을 하여 스토리지 캐패시터를 구성하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 데이터 배선은 구리(Cu) 또는 구리/몰리합금(Cu/Mo-alloy)층으로 구성된 액정표시장치용 어레이기판.
  3. 기판 상에 몰리합금(Mo-alloy)층과 구리(Cu)를 순차적으로 증착하고 패턴하여, 일 방향으로 연장된 게이트 배선과 이에 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 상기 게이트 전극이 형성된 상기 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극 상부의 상기 게이트 절연막 상에 액티브층과 오믹 콘택층을 적층하는 단계와;
    상기 오믹 콘택층 상에 소정간격 이격된 소스 전극과 드레인 전극과, 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 게이트 절연막 상에 형성되며 상기 게이트배선과 중첩하는 섬형상의 금속패턴을 형성하는 단계와;
    상기 소스 및 드레인 전극이 형성된 상기 기판의 전면에 상기 드레인 전극과 상기 금속패턴의 일부를 노출하는 보호막을 형성하는 단계와;
    상기 보호막 상부에 형성되며, 상기 노출된 드레인 전극 및 상기 금속패턴과 접촉하면서 상기 화소영역에 위치하는 화소전극을 형성하는 단계
    를 포함하며, 상기 액티브층, 상기 오믹 콘택층, 상기 소스 및 드레인전극은 일괄 식각되고, 상기 섬형상의 금속패턴을 제 1 전극으로, 상기 섬형상의 금속패턴과 중첩하는 게이트 배선 부분을 제 2 전극으로, 상기 제 1 및 제 2 전극 사이에는 게이트 절연막만이 개재되어 유전체층 역할을 하여 스토리지 캐패시터를 구성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  4. 제 3 항에 있어서,
    상기 보호막은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹과 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  5. 제 3 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극은 구리 또는 구리/몰리합금(Cu/Mo-alloy)층으로 형성된 액정표시장치용 어레이기판 제조방법.
  6. 제 3 항에 있어서,
    상기 몰리합금은 몰리브덴과 텅스텐(W), 네오디뮴(Nd), 니오브(Nb)를 포함하는 합금가능한 금속그룹 중 선택된 하나로 합금한 액정표시장치용 어레이기판 제조방법.
  7. 제 3 항에 있어서,
    상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나로 형성한 액정표시장치용 어레이기판 제조방법.
KR1020020069285A 2002-11-08 2002-11-08 액정표시장치용 어레이기판 제조방법 KR100883769B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020069285A KR100883769B1 (ko) 2002-11-08 2002-11-08 액정표시장치용 어레이기판 제조방법
JP2003301679A JP2004163901A (ja) 2002-11-08 2003-08-26 液晶表示装置用アレイ基板及びその製造方法
US10/685,419 US7061565B2 (en) 2002-11-08 2003-10-16 Array substrate having double-layered metal patterns and method of fabricating the same
US11/410,815 US20060192907A1 (en) 2002-11-08 2006-04-26 Method of fabricating array substrate having double-layered patterns
US12/320,133 US8514340B2 (en) 2002-11-08 2009-01-16 Method of fabricating array substrate having double-layered patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020069285A KR100883769B1 (ko) 2002-11-08 2002-11-08 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
KR20040040929A KR20040040929A (ko) 2004-05-13
KR100883769B1 true KR100883769B1 (ko) 2009-02-18

Family

ID=36931645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069285A KR100883769B1 (ko) 2002-11-08 2002-11-08 액정표시장치용 어레이기판 제조방법

Country Status (3)

Country Link
US (2) US7061565B2 (ko)
JP (1) JP2004163901A (ko)
KR (1) KR100883769B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817505B2 (en) 2011-10-19 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
US7940361B2 (en) 2004-08-31 2011-05-10 Advanced Interconnect Materials, Llc Copper alloy and liquid-crystal display device
KR101061850B1 (ko) 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR101058458B1 (ko) 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
KR101046928B1 (ko) * 2004-09-24 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조방법
KR101122228B1 (ko) 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060062913A (ko) 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR101160829B1 (ko) 2005-02-15 2012-06-29 삼성전자주식회사 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR101191402B1 (ko) 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
US7576359B2 (en) * 2005-08-12 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101244895B1 (ko) * 2006-04-06 2013-03-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
JP4713433B2 (ja) * 2006-05-15 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR100748110B1 (ko) * 2006-09-11 2007-08-09 (주)비스마스 유리기판검사용 다방향성 조명시스템
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
TW200822232A (en) * 2006-11-06 2008-05-16 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
EP1936694B1 (en) * 2006-12-20 2014-11-26 FUJIFILM Corporation Image detector and radiation detecting system
US7642552B2 (en) 2007-01-12 2010-01-05 Tohoku University Liquid crystal display device and manufacturing method therefor
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
US7782413B2 (en) 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
CN101681579B (zh) * 2007-06-15 2014-10-29 株式会社半导体能源研究所 显示装置
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
JP5269533B2 (ja) 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110227085A1 (en) * 2008-12-26 2011-09-22 Sharp Kabushiki Kaisha Substrate for use in display panel, and display panel including same
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101175970B1 (ko) * 2009-08-28 2012-08-22 가부시키가이샤 알박 배선층, 반도체 장치, 액정 표시 장치
CN102576736B (zh) 2009-10-09 2015-05-13 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101604650B1 (ko) 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
CN103426935A (zh) 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
JP5453663B2 (ja) 2010-07-02 2014-03-26 合同会社先端配線材料研究所 薄膜トランジスタ
US8895978B2 (en) 2010-07-02 2014-11-25 Advanced Interconnect Materials, Llc Semiconductor device
KR101256276B1 (ko) * 2010-08-25 2013-04-18 플란제 에스이 다중막의 식각액 조성물 및 그 식각방법
CN101980368A (zh) * 2010-09-09 2011-02-23 中国科学院深圳先进技术研究院 铜铟镓硒薄膜电池及其制备方法
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
CN102983101B (zh) * 2011-08-04 2015-06-17 东友精细化工有限公司 液晶显示装置用阵列基板的制造方法
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP5888501B2 (ja) 2012-02-16 2016-03-22 三菱マテリアル株式会社 薄膜配線形成方法
KR20130105392A (ko) 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103441119B (zh) * 2013-07-05 2016-03-30 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板
KR102255577B1 (ko) * 2014-08-25 2021-05-25 엘지디스플레이 주식회사 식각액 조성물
JP2017139433A (ja) * 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
US10692452B2 (en) 2017-01-16 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US11610998B2 (en) 2018-07-09 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20210068526A (ko) 2018-10-10 2021-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20210088564A (ko) 2018-11-02 2021-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220044557A (ko) 2019-08-09 2022-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW202204995A (zh) 2020-03-20 2022-02-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10253976A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
KR20010057663A (ko) * 1999-12-23 2001-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010081966A (ko) * 2000-02-10 2001-08-29 아끼구사 나오유끼 박막 트랜지스터 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952075B2 (ja) * 1991-06-12 1999-09-20 キヤノン株式会社 液晶素子の製造法
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP4011664B2 (ja) * 1997-02-03 2007-11-21 キヤノン株式会社 配線基板の製造方法
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector
TW559683B (en) * 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
US6393042B1 (en) * 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
JP2001013523A (ja) * 1999-06-30 2001-01-19 Nec Corp 液晶表示装置及びその製造方法
US6686661B1 (en) * 1999-10-15 2004-02-03 Lg. Philips Lcd Co., Ltd. Thin film transistor having a copper alloy wire
KR100690001B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10253976A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
KR20010057663A (ko) * 1999-12-23 2001-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010081966A (ko) * 2000-02-10 2001-08-29 아끼구사 나오유끼 박막 트랜지스터 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817505B2 (en) 2011-10-19 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US7061565B2 (en) 2006-06-13
US20060192907A1 (en) 2006-08-31
JP2004163901A (ja) 2004-06-10
KR20040040929A (ko) 2004-05-13
US20050018097A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
KR100883769B1 (ko) 액정표시장치용 어레이기판 제조방법
JP4543385B2 (ja) 液晶表示装置の製造方法
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP3413000B2 (ja) アクティブマトリックス液晶パネル
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
US6731364B2 (en) Liquid crystal display device
KR101486180B1 (ko) 액티브 매트릭스 기판의 제조 방법, 표시 패널 및 표시 장치
US6888586B2 (en) Array substrate for liquid crystal display and method for fabricating the same
TWI247431B (en) Liquid crystal display unit
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
US8514340B2 (en) Method of fabricating array substrate having double-layered patterns
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100904524B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100508000B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100905053B1 (ko) 구리배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
KR100611043B1 (ko) 액정 표시장치 제조방법
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 11