CN102576736B - 半导体器件及其制造方法 - Google Patents

Abstract

对于以显示装置为代表的半导体器件，一个目的是提供大尺寸或高清晰度屏幕对其可适用并且具有高显示质量并且稳定操作的极可靠半导体器件。通过使用包含Cu的导电层作为长引线布线，抑制布线电阻的增加。此外，包含Cu的导电层按照如下方式来设置：使得它没有与其中形成了TFT的沟道区的半导体层重叠，并且由包含氮化硅的绝缘层围绕，由此能够防止Cu的扩散；因此能够制造极可靠的半导体器件。具体来说，作为半导体器件的一个实施例的显示装置甚至在其尺寸或清晰度增加时也能够具有高显示质量并且稳定操作。

Description

半导体器件及其制造方法

技术领域

本发明涉及包括薄膜晶体管(以下又称作TFT)的半导体器件以及用于制造半导体器件的方法。

注意，在本说明书中，半导体器件指的是能够通过使用半导体特性进行操作的所有器件，并且电光装置、半导体电路和电子装置全部是半导体器件。

背景技术

近年来，用于通过使用在具有绝缘表面的衬底之上形成的半导体薄膜(厚度为大约为数纳米至数百纳米)来形成薄膜晶体管(TFT)的技术已经引起关注。薄膜晶体管应用于诸如IC或电光装置之类的大量电子装置，并且它们特别是作为图像显示装置的开关元件的发展得到促进。

此外，在由液晶显示装置为代表的有源矩阵半导体器件中存在朝更大屏幕、例如60英寸对角线屏幕的趋势，并且此外，有源矩阵半导体器件的研制甚至针对120英寸对角线屏幕或更大的屏幕。另外，屏幕分辨率的趋势朝向更高清晰度，例如高清晰度(HD)图像质量(1366×768)或者全高清晰度(FHD)图像质量(1920×1080)，并且分辨率为3840×2048或者4096×2180的所谓4K数字影院显示装置的发展也得到促进。

屏幕尺寸或清晰度的增加趋向于增加显示部分的布线电阻。布线电阻的增加引起对信号线的末端部分的信号传输的延迟、电源线的电压下降等。因此，引起显示质量的劣化、例如显示不均匀性或灰度的缺陷或者功率消耗的增加。

为了抑制布线电阻的增加，考虑一种使用铜(Cu)来形成低电阻布线层的技术(例如参见专利文献1和2)。

[专利文献1]日本专利申请公开No.2004-133422

[专利文献2]日本专利申请公开No.2004-163901

发明内容

为了抑制布线电阻的增加，考虑一种使用铜(Cu)来形成低电阻布线层的技术。但是，由于Cu易于扩散到半导体或氧化硅中，所以半导体器件的操作可能不稳定，并且成品率可能明显降低。

本发明的一个实施例的目的是提供一种以具有较高显示质量的显示装置为代表的半导体器件，其中防止诸如电压下降、到像素的信号布线的缺陷或者灰度的缺陷之类的因布线电阻而引起的影响。

本发明的一个实施例的另一目的是实现半导体器件的操作速度的提高。

本发明的一个实施例的另一目的是实现半导体器件的功率消耗的降低。

本发明的一个实施例的另一目的是实现半导体器件的清晰度的提高。

本发明的一个实施例的另一目的是提供一种稳定操作的薄膜晶体管以及包括薄膜晶体管的半导体器件。

本说明书中公开的本发明的一个实施例是一种半导体器件，该半导体器件包括：衬底之上的包含氮化硅的第一绝缘层；第一绝缘层之上的包含Cu的第一导电层；第一导电层之上的覆盖第一导电层的第二导电层；第二导电层之上的包含氮化硅的第二绝缘层；第二绝缘层之上的岛状半导体层；岛状半导体层之上的用作源电极和漏电极的第三导电层；第三绝缘层之上的包含氮化硅的第三绝缘层；通过设置在第三绝缘层中的开口来与用作源电极和漏电极其中之一的第三导电层电接触的第四导电层；与第四导电层重叠的包含Cu的第五导电层；覆盖第五导电层的包含氮化硅的第四绝缘层；以及通过设置在第三绝缘层和第四绝缘层中的开口来与用作源电极和漏电极中的另一个的第三导电层电接触的第六导电层。在半导体器件中，第一导电层和第五导电层没有与其中形成薄膜晶体管的沟道的岛状半导体层重叠。

本说明书中公开的本发明的另一个实施例是一种半导体器件，该半导体器件包括：衬底之上的包含氮化硅的基底绝缘层；栅极布线，在基底绝缘层之上形成，并且使用包含Cu的导电层以及包含高熔点的金属并且覆盖包含Cu的导电层的导电层的叠层来形成；栅极布线之上的包含氮化硅的栅绝缘层；栅极布线之上的岛状半导体层；岛状半导体层之上的源电极和漏电极；源电极和漏电极之上的包含氮化硅的层间绝缘层；在层间绝缘层之上形成的源极布线，使用具有导电性的阻挡层以及阻挡层之上的包含Cu的导电层的叠层来形成，并且通过设置在层间绝缘层中的开口来电连接到源电极；源极布线之上的包含氮化硅的钝化层；以及导电层，在钝化层之上形成，并且通过设置在钝化层和层间绝缘层中的开口来电连接到漏电极。在半导体器件中，栅极布线中包含Cu的导电层和源极布线中包含Cu的导电层没有与其中形成薄膜晶体管的沟道的岛状半导体层重叠。

本说明书中公开的本发明的另一个实施例是一种半导体器件，该半导体器件包括衬底之上的有源矩阵电路、驱动器电路和保护电路。在半导体器件中，有源矩阵电路中的源极布线、栅极布线、公共电位布线和电源线包括没有与有源矩阵电路中的薄膜晶体管的半导体层重叠的、包含Cu的布线层；驱动器电路和保护电路中的薄膜晶体管被连接而没有使用包含Cu的布线层；以及包含Cu的布线层夹在包含氮化硅的绝缘层之间。

半导体层能够使用非晶半导体、微晶半导体、多晶半导体等等来形成。例如，能够使用非晶硅或微晶锗。

通过将包含Cu的导电层用于设置在有源矩阵电路中的诸如向各像素TFT传送视频信号的源极布线、控制各像素TFT的导通/截止的栅极布线、存储电容器线和电源线之类的长引线布线、或者设置在驱动器电路中的电源线、公共电位线、来自对/从外部部分输入/输出信号输入的端子部分的引线，能够抑制布线电阻的增加。

通过按照使得没有与其中形成TFT的沟道区的半导体层重叠的方式来设置包含Cu的导电层，能够防止因Cu的扩散而引起的影响。

通过在包含Cu的导电层之上和之下设置包含氮化硅的绝缘层以使得包含Cu的导电层夹在绝缘层之间或者由其包围，能防止Cu的扩散。

注意，本说明书中的栅极指的是整个栅电极和栅极布线或者它的一部分。例如，栅极布线是用于将至少一个晶体管的栅电极电连接到另一个电极或者另一个布线的布线，并且在其范畴内包括显示装置中的扫描线。

源极指的是整个源区、源电极和源极布线或者它的一部分。源区指的是半导体层中电阻率小于或等于给定值的区域。漏电极指的是导电层中连接到源区的一部分。源极布线是用于将至少一个晶体管的源电极电连接到另一个电极或另一个布线的布线。例如，在显示装置的信号线电连接到源电极的情况下，源极布线在其范畴内包括信号线。

漏极指的是整个漏区、漏电极和漏极布线或者它的一部分。漏区指的是半导体层中电阻率小于或等于给定值的区域。漏电极指的是导电层中连接到漏区的一部分。漏极布线是用于将至少一个晶体管的漏电极电连接到另一个电极或另一个布线的布线。例如，在显示装置的信号线电连接到漏电极的情况下，漏极布线在其范畴内包括信号线。

在本文档(说明书、权利要求书、附图等)中，由于晶体管的源极和漏极可根据晶体管的结构、操作条件等相互交换，所以难以定义哪一个是源极或漏极。因此，在本文档(说明书、权利要求书、附图等)中，从源极和漏极中选取的一个端子称作源极和漏极其中之一，而另一个端子称作源极和漏极中的另一个。

注意，在本说明书中，发光装置指的是图像显示装置、发光装置或者光源(包括照明装置)。另外，发光装置又指的是其中发光装置连接到诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或者带载封装(TCP)之类的连接器的模块、其中印刷线路板设置在TAB带或TCP的端部的模块、以及其中集成电路(IC)通过玻璃上芯片(COG)方法直接安装到提供有发光元件的衬底上的模块。

按照本发明的一个实施例，在以显示装置为代表的半导体器件中，甚至当增加像素部分的面积并且增加显示屏幕的面积时也能够执行有利的显示。按照本发明的一个实施例，像素部分的布线电阻能够显著降低；因此，本发明的一个实施例能够应用于甚至大尺寸屏幕，例如60英寸对角线屏幕或120英寸对角线屏幕。此外，本发明的一个实施例还能够应用于全高清晰度或4K数字影院的高清晰度屏幕。

附图说明

图1A和图1B分别是示出本发明的一个实施例的平面图和电路图。

图2A是平面图，以及图2B和图2C是截面图，示出本发明的一个实施例。

图3A和图3B是示出本发明的一个实施例的截面图。

图4A至图4D是示出本发明的一个实施例的截面工序图。

图5A至图5C是示出本发明的一个实施例的截面工序图。

图6A至图6D示出多色调掩模。

图7A至图7C是示出本发明的一个实施例的截面工序图。

图8A至图8C分别是示出本发明的一个实施例的截面图、电路图和平面图。

图9A和图9B分别是示出本发明的一个实施例的电路图和平面图。

图10是示出本发明的一个实施例的截面图。

图11A是平面图，以及图11B是截面图，示出本发明的一个实施例。

图12A1和图12B1是截面图，以及图12A2和图12B2是平面图，示出本发明的一个实施例。

图13A1和图13B1是截面图，以及图13A2和图13B2是平面图，示出本发明的一个实施例。

图14A1、图14A2和图14B示出半导体器件。

图15A和图15B示出半导体器件。

图16示出半导体器件的像素等效电路。

图17A至图17C示出半导体器件。

图18A和图18B是各示出显示装置的框图。

图19A示出信号线驱动器电路的配置，以及图19B是其操作的时序图。

图20A至图20C是示出移位寄存器的配置的电路图。

图21A是示出移位寄存器的电路图，以及图21B是其操作的时序图。

图22示出半导体器件。

图23示出半导体器件。

图24A和图24B示出电子纸的应用。

图25是示出电子书籍阅读器的一个示例的外视图。

图26A和图26B分别是示出电视装置的示例和数码相框的示例的外视图。

图27A和图27B是分别示出游戏机的示例的外视图。

图28A和图28B分别是示出便携计算机的示例和移动电话的示例的外视图。

图29示出半导体器件。

图30示出半导体器件。

图31示出半导体器件。

图32示出半导体器件。

图33示出半导体器件。

图34示出半导体器件。

图35示出半导体器件。

图36示出半导体器件。

图37示出半导体器件。

具体实施方式

将参照附图详细描述实施例。注意，本发明并不局限于以下描述，并且本领域的技术人员易于理解，模式和细节可通过各种方式进行修改，而没有背离本发明的精神和范围。相应地，本发明不应当被理解为局限于以下给出的实施例的描述。注意，在下面描述的本发明的结构中，不同附图中的相似部分或者具有相似功能的部分由相似的参考标号来表示，并且省略其重复描述。

(实施例1)

在这个实施例中，将参照图1A和图1B来描述包括像素部分以及像素部分的周边的半导体元件的显示装置的一个实施例。

图1A示出显示装置30的结构。显示装置30包括衬底100之上的栅电极端子部分7和源极端子8。显示装置30提供有包括栅极布线20_1和栅极布线20_2的栅极布线(20_1至20_n，注意，n为自然数)以及包括源极布线60_1和源极布线60_2的源极布线(60_1至60_m，注意，m为自然数)。此外，在显示装置30的像素部分94中，像素93排列成矩阵。注意，像素93的每个连接到至少一个栅极布线和一个源极布线。

此外，显示装置30包括公共布线44、公共布线45、公共布线46和公共布线65。例如，公共布线45通过连接部分95连接到公共布线65。公共布线相互电连接，以便具有相同电位。

另外，公共布线44、公共布线45、公共布线46和公共布线65连接到端子71、端子75、端子81和端子85。公共布线各包括能够电连接到对衬底(counter substrate)的公共连接部分96。

此外，栅极端子部分7的每个栅极信号线端子(70_1至70_i，注意，i为自然数)连接到栅极驱动器电路91(以下又称作扫描线驱动器电路)并且通过保护电路97连接到公共布线46。另外，端子74连接到栅极驱动器电路91，使得栅极驱动器电路91连接到外部电源(未示出)。注意，每个栅极布线(20_1至20_n，注意，n为自然数)通过保护电路97连接到公共布线65。

此外，源极端子部分8的每个源极信号线端子(80_1至80_k，注意，k为自然数)连接到源极驱动器电路92(以下又称作信号线驱动器电路)，并且通过保护电路97连接到公共布线44。另外，端子84连接到源极驱动器电路92，使得源极驱动器电路92连接到外部电源(未示出)。每个源极布线(60_1至60_m，注意，m为自然数)通过保护电路97连接到公共布线45。

栅极驱动器电路和源极驱动器电路能够使用本说明书中公开的薄膜晶体管与像素区域同时形成。此外，栅极驱动器电路和源极驱动器电路的一个或两者可使用单晶半导体膜或者多晶半导体膜在单独制备的衬底之上形成，并且然后通过COG方法、引线接合方法、TAB方法等等来安装。

能够应用于像素93的等效电路的示例如图1B所示。图1B所示的等效电路是液晶元件用作像素93中的显示元件的情况下的一个示例。

接下来，参照图2A至图2C来描述图1A和图1B所示的显示装置的像素结构的示例。图2A是示出像素的平面结构的平面图，以及图2B和图2C是各示出像素的叠层结构的截面图。注意，图2A中的点划线A1-A2、B1-B2和C1-C2分别对应于图2B中的A1-A2和C1-C2。图2A中的点划线D1-D2对应于图2C中的截面D1-D2。

在截面A1-A2和截面D1-D2中，示出像素中的薄膜晶体管250的叠层结构以及栅极布线20和栅极布线203的叠层结构。薄膜晶体管250具有一种称作沟道蚀刻类型的底栅结构。

在截面A1-A2和截面D1-D2中，绝缘层201设置在衬底200之上；栅极布线202设置在绝缘层201之上，栅极布线203设置在栅极布线202之上；绝缘层204设置在栅极布线203之上；半导体层205设置在绝缘层204之上、一对杂质半导体层206a和206b设置在半导体层205之上；一对电极207a和207b设置在杂质半导体层206a和206b之上；绝缘层208设置在电极207a、电极207b和半导体层205之上；源极布线209通过设置在绝缘层208中的开口216与电极207a相接触；源极布线210设置在源极布线209之上；绝缘层211设置在源极布线210之上；以及电极212通过设置在绝缘层211和绝缘层208中的开口217与电极207b相接触。

此外，在截面B1-B2中，示出存储电容器(又称作Cs电容器)的叠层结构。在截面B1-B2中，示出衬底200之上的绝缘层201、绝缘层201之上的存储电容器布线213、存储电容器布线213之上的存储电容器布线214、存储电容器布线214的绝缘层204、绝缘层204之上的电极207b、电极207b之上的绝缘层208、绝缘层208之上的绝缘层211以及绝缘层211之上的电极212。

此外，在截面C1-C2中，示出栅极布线和源极布线的布线相交部分中的叠层结构。在截面C1-C2中，示出衬底200之上的绝缘层201、绝缘层201之上的栅极布线202、栅极布线202之上的栅极布线203、栅极布线203之上的绝缘层204、绝缘层204之上的绝缘层208、绝缘层208之上的源极布线209、源极布线209之上的源极布线210以及源极布线210之上的绝缘层211。

注意，在布线相交部分中，半导体层可在绝缘层204与绝缘层208之间形成。通过这种结构，栅极布线与源极布线之间的膜厚度方向的距离能够增加，并且因此布线相交部分中的寄生电容能够降低。

此外，本发明的一个实施例并不局限于图2B所示的像素结构。图3A和图3B各示出与图2B不同的像素结构的示例。分别在图3A和图3B中示出的薄膜晶体管251和薄膜晶体管252的每个是一种类型的底栅薄膜晶体管，并且能够称作沟道保护薄膜晶体管。

薄膜晶体管251和薄膜晶体管252各包括：设置在衬底200之上的绝缘层201；设置在绝缘层201之上的栅极布线203；设置在栅极布线203之上的绝缘层204；设置在绝缘层204之上的半导体层205；设置在半导体层205之上的绝缘层220；杂质半导体层对206a和206b，与半导体层205相接触，并且设置在绝缘层220之上；设置在杂质半导体层206a和206b之上的电极对207a和207b；设置在电极207a和207b之上的绝缘层208；源极布线209，通过设置在绝缘层208中的开口216与电极207a相接触；设置在源极布线209之上的源极布线210；设置在源极布线210之上的绝缘层211；以及电极212，通过设置在绝缘层211和绝缘层208中的开口217与电极207b相接触。

在沟道保护薄膜晶体管中，绝缘层220形成为在形成杂质半导体层206a和206b之前与其中形成沟道的半导体层205的区域相接触。绝缘层220用作沟道保护层，并且能够防止半导体层205中将要作为沟道形成区的一部分在蚀刻杂质半导体层206时被去除。虽然与沟道蚀刻薄膜晶体管相比，对于沟道保护薄膜晶体管要求形成绝缘层220的附加步骤，但是在杂质半导体层206的蚀刻期间能够防止半导体层205的一部分的去除；相应地，能够形成具有优良电特性和小变化的薄膜晶体管。

图3A示出薄膜晶体管251的截面结构，其中在形成电极207a和207b之前形成岛状半导体层。图3B示出薄膜晶体管252的截面结构，其中在形成电极207a和207b之前没有形成岛状半导体层，并且使用电极207a和207b作为掩模来有选择地去除杂质半导体层206和半导体层205。

在图3B所示的结构中，能够省略形成岛状半导体层的光刻步骤，但是杂质半导体层206和半导体层205保留在截面B1-B2的存储电容器部分中。

虽然未示出，但是绝缘层220可在图3A和图3B的截面C1-C2的布线相交部分中形成。通过在布线相交部分中形成绝缘层220，栅极布线与源极布线之间的膜厚度方向的距离能够增加，并且因此布线相交处的寄生电容能够降低。注意，除了绝缘层220之外，半导体层可在布线相交部分中形成。绝缘层220能够通过与用于形成另一个绝缘层的方法相似的方法来形成。

通过使用包含Cu的导电材料来形成栅极布线202和源极布线210，能够防止布线电阻的增加。此外，通过使用包含诸如钨(W)、钽(Ta)、钼(Mo)、钛(Ti)或铬(Cr)之类的具有比Cu更高的熔点的元素的导电材料来形成栅极布线203，以使得接触并且覆盖栅极布线202，能够抑制栅极布线202的迁移，并且能够提高半导体器件的可靠性。此外，通过在包含Cu的栅极布线202之下和之上设置包含氮化硅的绝缘层作为绝缘层，以便栅极布线202可夹在绝缘层之间或者由其包围，能够防止从栅极布线202的Cu扩散。

另外，按照使得没有与其中形成薄膜晶体管的沟道的半导体层205重叠的方式来设置栅极布线202，并且与栅极布线202相接触的栅极布线203的一部分延伸为覆盖半导体层205，并且用作栅电极。通过这种结构，薄膜晶体管上的栅极布线202中包含的Cu的影响能够进一步降低。

(实施例2)

在这个实施例中，将参照图4A至图4D以及图5A至图5C来描述实施例1中所述的显示装置的像素部分的制造工序。注意，图4A至图4D以及图5A至图5C中的截面A1-A2、B1-B2、C1-C2和D1-D2是分别沿图2A中的点划线A1-A2、B1-B2、C1-C2和D1-D2所截取的截面图。

首先，作为基底绝缘层，包括氮化硅的绝缘层201在衬底200之上形成为具有50nm至300nm(包括两端)、优选地为100nm至200nm(包括两端)的厚度。作为衬底200，除了玻璃衬底和陶瓷衬底之外，还能够使用具有耐受这个制造工序中的加工温度的充分耐热性的塑料衬底等。在衬底无需透光性质的情况下，可使用其表面提供有绝缘膜的诸如不锈钢合金衬底之类的金属衬底。作为玻璃衬底，可使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等的无碱玻璃衬底。备选地，能够使用石英衬底、蓝宝石衬底等。此外，对于衬底200，能够使用具有下列尺寸的任一个的玻璃衬底：第三代(550mm×650mm)，第3.5代(600mm×720mm或620mm×750mm)，第四代(680mm×880mm或730mm×920mm)，第五代(1100mm×1300mm)，第六代(1500mm×1850mm)，第七代(1870mm×2200mm)，第八代(2200mm×2400mm)，第九代(2400mm×2800mm或者2450mm×3050mm，或者第十代(2950mm×3400mm)。在这个实施例中，铝硼硅酸盐玻璃用于衬底200。

绝缘层201能够作为氮化硅膜和/或氮氧化硅膜的单层或叠层来形成。注意，在本说明书中，氮氧化硅指的是包含比氧更多的氮的硅，并且在使用RBS和HFS来执行测量的情况下，包括浓度范围分别从5at.％至30at.％、20at.％至55at.％、25at.％至35at.％和10at.％至30at.％的氧、氮、硅和氢。能够适当地通过溅射方法、CVD方法、涂敷方法、印刷方法等，来形成绝缘层201。在这个实施例中，300nm厚的氮化硅膜作为绝缘层201来形成。

然后，包含Cu的导电膜通过溅射方法、真空蒸镀方法或电镀方法在绝缘层201之上形成为具有100nm至500nm(包括两端)、优选地为200nm至300nm(包括两端)的厚度。掩模通过光刻方法、喷墨方法等等在导电膜之上形成，并且导电膜使用该掩模来蚀刻；因此，能够形成栅极布线202和存储电容器布线213。备选地，栅极布线202和存储电容器布线213能够通过在衬底之上经由喷墨方法排放铜等的导电纳米膏并烘焙该导电纳米膏来形成。

为了改进栅极布线202的附着，诸如W、Ta、Mo、Ti或Cr之类的金属的层、包含任意这些元素的组合的合金的层或者任意这些元素的氮化物或氧化物的层可在绝缘层201与栅极布线202之间形成。

此外，在通过溅射方法来形成包含Cu的导电膜中，靶材料并不局限于纯铜材料，并且能够使用其中诸如W、Ta、Mo、Ti、Cr、Al、锆(Zr)或钙(Ca)之类的元素以10wt％或以下、优选地以2wt％或以下单独或组合地加入Cu的Cu合金材料。通过使用Cu合金材料，Cu布线的附着能够得到改进，或者诸如小丘之类的迁移能够不太可能发生。

以Ar为代表的稀有气体能够用作溅射气体；如果添加了氧的稀有气体用作溅射气体，则氧化Cu在与基础层的界面处形成，由此附着能够得到改善。这时，通过使用添加了比Cu更易于氧化的元素的靶材料，附着能够进一步改进。注意，由于氧化Cu具有比Cu更高的电阻，所以优选的是，添加了氧的稀有气体仅在溅射开始时才用作溅射气体，并且然后只有稀有气体用于溅射。

在这个实施例中，250nm厚的Cu膜通过溅射方法在绝缘层201之上形成，并且Cu膜使用通过第一光刻步骤所形成的抗蚀剂掩模来有选择地蚀刻，由此形成栅极布线202和存储电容器布线213(图4A)。

然后，诸如W、Ta、Mo、Ti或Cr之类的具有比Cu更高的熔点的元素或者包含任意这些元素的组合的合金等的导电膜通过溅射方法、真空蒸镀方法等等在栅极布线202和存储电容器布线213之上形成为具有5nm至200nm(包括两端)、优选地为10nm至100nm(包括两端)的厚度。导电膜并不局限于包括任意上述元素的单层膜，而能够是两层或更多层的叠层膜。在这个实施例中，钼的200nm厚的单层作为导电膜来形成。

然后，掩模通过光刻方法、喷墨方法等等在导电膜之上形成，并且然后导电膜使用该掩模来蚀刻；因此，能够形成栅极布线203和存储电容器布线214。在这个实施例中，导电膜使用通过第二光刻步骤所形成的抗蚀剂掩模来有选择地蚀刻，由此形成栅极布线203和存储电容器布线214(图4B)。

通过形成具有包含熔点高于Cu的元素的导电材料覆盖包含Cu的导电材料的结构的栅极布线和存储电容器布线，抑制包含Cu的层的迁移；因此，能够提高半导体器件的可靠性。具体来说，当易于受到后续步骤的热负荷或者层叠膜的应力影响的底栅薄膜晶体管的栅极布线具有上述结构以使得受它们较小影响时，半导体器件的可靠性能够得到提高。

然后，用作栅绝缘层的绝缘层204在栅极布线203和存储电容器布线214之上形成为具有50nm至800nm(包括两端)、优选地为100nm至600nm(包括两端)的厚度。绝缘层204能够通过与用于形成绝缘层201的方法相似的方法来形成。在这个实施例中，500nm厚的氮化硅膜作为绝缘层204来形成。绝缘层204还用作保护层。通过在包含Cu的栅极布线202之下和之上设置包含氮化硅的绝缘层作为绝缘层，以便栅极布线202可夹在绝缘层之间或者由其包围，能够防止从栅极布线202的Cu扩散。

然后，半导体层205在绝缘层204之上形成为具有30nm至300nm(包括两端)、优选地为50nm至200nm(包括两端)的厚度。半导体层205能够通过诸如CVD方法、溅射方法或者激光退火方法之类的已知方法由具有非晶、微晶或多晶晶体结构的半导体层来形成。例如，非晶半导体或者微晶半导体的层能够通过等离子体CVD方法使用以氢所稀释的沉积气体来形成。作为沉积气体，能够使用包含硅或锗的气体。作为包含硅的沉积气体，能够使用硅烷(SiH₄)、乙硅烷(Si₂H₆)、二氯甲硅烷(SiH₂Cl₂)、SiHCl₃、氯化硅(SiCl₄)、氟化硅(SiF₄)等。作为包含锗的沉积气体，能够使用锗烷(GeH₄)、乙锗烷(Ge₂H₆)、氟化锗烷(GeF₄)等。

能够通过形成非晶半导体层或者微晶半导体层并且然后使所形成半导体层经过600℃或更高的热处理、RTA处理或者激光照射，来形成多晶半导体层。在通过RTA处理或激光照射的晶化中，能够瞬时加热半导体膜；因此，它在具有低应变点的衬底之上形成多晶半导体层的情况下是特别有效的。在这个实施例中，150nm厚的非晶硅层通过等离子体CVD方法作为半导体层205来形成。

例如，半导体层205能够使用本征半导体(i型半导体)来形成。本征半导体理想地是没有包含杂质并且其费米能级基本上位于禁带中间的半导体，但是在本说明书中，对其添加了用作施体(例如磷(P))的杂质或者用作受体(例如硼(B))的杂质以使得费米能级可位于禁带的中间的半导体也是本征半导体。

此外，甚至当通过对半导体层205添加用作施体或受体的杂质以便使薄膜晶体管表现为增强型或耗尽型薄膜晶体管来使半导体层205的费米能级从禁带的中间偏移时，半导体层205在本说明书中也是本征半导体。

然后，杂质半导体层206在半导体层205之上形成为具有10nm至200nm(包括两端)、优选地为30nm至100nm(包括两端)的厚度。杂质半导体层206能够通过例如等离子体CVD方法使用以氢所稀释的沉积气体并且还使用包含向半导体层赋予导电性的元素的气体来形成。

为了对半导体层添加p型导电性，能够使用包含诸如硼烷(BH₃)或乙硼烷(B₂H₆)之类的硼(B)的气体。为了对半导体层添加n型导电性，能够使用包含诸如磷化氢(PH₃)之类的磷(P)的气体。

备选地，杂质半导体层206能够通过对半导体层205的表面添加赋予导电性的元素经由离子注入方法或者等离子体掺杂方法来形成。

通过接连形成绝缘层204、半导体层205和杂质半导体层206而没有暴露于空气，能够防止特别是污染物附于用作栅极绝缘膜的绝缘层204与半导体层205之间的界面；因此，能够改进薄膜晶体管的特性。在这个实施例中，50nm厚的n型非晶硅层通过等离子体CVD方法作为杂质半导体层206来形成。

然后，掩模通过光刻方法、喷墨方法等等在杂质半导体层206之上形成，并且半导体层205和杂质半导体层206使用该掩模来有选择地蚀刻，以便提供具有岛状的半导体层205以及具有岛状的杂质半导体层206。在这个实施例中，半导体层使用通过第三光刻步骤所形成的抗蚀剂掩模来有选择地蚀刻为具有岛状的半导体层205以及具有岛状的杂质半导体层206(参见图4C)。

然后，虽然图2A至图2C、图3A和图3B、图4A至图4D以及图5A至图5C中未示出，但是稍后将描述的用于将栅极布线203连接到电极107a或电极207b的开口(又称作接触孔)在绝缘层204中形成。通过经由光刻方法、喷墨方法等等在绝缘层204之上形成掩模，并且然后使用该掩模有选择地蚀刻绝缘层204，来形成接触孔。在这里，绝缘层204使用通过第四光刻步骤所形成的抗蚀剂掩模来有选择地蚀刻，由此形成接触孔。

注意，接触孔可在形成绝缘层204之后而在形成半导体层205之前，通过第四光刻步骤来形成。

然后，W、Ta、Mo、Ti、Cr、Al等的导电膜或者包含任意这些元素的组合的合金等的导电膜通过溅射方法、真空蒸镀方法等等在杂质半导体层206之上形成为具有100nm至500nm(包括两端)、优选地为200nm至300nm(包括两端)的厚度。导电膜并不局限于包括任意上述元素的单层膜，而能够是两层或更多层的叠层膜。注意，尽可能多地防止这个导电膜中包含Cu。如果这个导电膜包括Cu，则Cu可在稍后执行的电极207a和207b中扩散到半导体层中。

然后，掩模通过光刻方法、喷墨方法等等在导电膜之上形成，并且导电膜使用该掩模来蚀刻；因此，能够形成用作源电极的电极207a以及用作漏电极的电极207b。在这个实施例中，200nm厚的Ti膜通过溅射方法作为导电膜来形成，并且然后导电膜通过干式蚀刻方法使用通过第五光刻步骤所形成的抗蚀剂掩模来有选择地蚀刻，由此形成电极207a和207b。

然后，没有去除抗蚀剂掩模，半导体层205的一部分以及杂质半导体层206的一部分经过蚀刻，以便形成杂质半导体层206a和杂质半导体层206b。在这个实施例中，没有去除抗蚀剂掩模，半导体层205的一部分以及杂质半导体层206的一部分通过干式蚀刻被去除，由此形成杂质半导体层206a和206b(图4D)。备选地，半导体层205的一部分以及杂质半导体层206的一部分可在去除抗蚀剂掩模之后使用电极207a和207b作为掩模来蚀刻。

注意，可接连执行用于蚀刻导电膜的湿式蚀刻以及用于蚀刻半导体层205的一部分和杂质半导体层206的一部分的干式蚀刻。杂质半导体层206a用作源区，并且杂质半导体层206b用作漏区。此后，杂质半导体层206a与杂质半导体层206b之间的半导体层205的一部分用作沟道区。

然后，绝缘层208形成为具有50nm至800nm(包括两端)、优选地为100nm至600nm(包括两端)的厚度。绝缘层208能够通过与用于形成绝缘层201的方法相似的方法来形成。在这个实施例中，400nm厚的氮化硅膜作为绝缘层208来形成。

然后，用于将电极207a连接到源极布线209的开口216(又称作接触孔)在绝缘层208中形成。通过经由光刻方法、喷墨方法等等在绝缘层208之上形成掩模，并且然后使用该掩模有选择地蚀刻绝缘层208，来形成接触孔。在这个实施例中，绝缘层208使用通过第六光刻步骤所形成的抗蚀剂掩模来有选择地蚀刻，由此形成接触孔。

然后，用于形成源极布线209的导电膜使用诸如W、Ta、Mo、Ti或Cr之类的具有比Cu更高的熔点的元素或者包含任意这些元素的组合的合金等等通过溅射方法、真空蒸镀方法等等来形成为50nm至200nm(包括两端)、优选地为10nm至100nm(包括两端)的厚度。备选地，氮化钽、氮化钛、氮化钼等的膜可通过反应溅射方法来形成。

然后，包含Cu的导电膜通过溅射方法、真空蒸镀方法或电镀方法来形成为具有100nm至500nm(包括两端)、优选地为200nm至300nm(包括两端)的厚度。掩模通过光刻方法、喷墨方法等等在导电膜之上形成，并且包含Cu的导电膜以及用于形成源极布线209的导电膜使用该掩模来蚀刻；因此，能够形成源极布线209和源极布线210。

在这个实施例中，50nm厚的氮化钛膜用作用于形成源极布线209的导电膜，而250nm厚的Cu膜用作用于形成源极布线210的导电膜，并且导电膜使用通过第七光刻步骤所形成抗蚀剂掩模来有选择地蚀刻，由此形成源极布线209和源极布线210(图5A)。

源极布线209还用作用于防止Cu的扩散的阻挡层。通过形成具有其中具有包含Cu的层以及包含熔点高于Cu的元素的层的叠层结构的源极布线，抑制包含Cu的层的迁移；因此，能够提高半导体器件的可靠性。此外，其中包含熔点高于Cu的元素的另一层也在源极布线210之上形成以使得包含Cu的层夹在包含熔点高于Cu的元素的层之间的结构也是可接受的。注意，取决于半导体器件的使用环境或者使用条件，源极布线可以是包含Cu的单层。包含Cu的层能够通过与用于形成栅极布线202的方法相似的方法来形成，以便具有与栅极布线202的结构相似的结构。

然后，绝缘层211形成为具有50nm至300nm(包括两端)、优选地为100nm至200nm(包括两端)的厚度。绝缘层211能够通过与用于形成绝缘层201的方法相似的方法来形成。绝缘层211还用作防止来自外部的污染物质对薄膜晶体管的影响的钝化层。在这个实施例中，10nm厚的氮化硅膜作为绝缘层211来形成。绝缘层211还用作保护层。通过在包含Cu的源极布线210之下和之上设置包含氮化硅的绝缘层作为绝缘层，以便源极布线210可夹在绝缘层之间或者由其包围，能够防止从源极布线210的Cu扩散(参见图5B)。

然后，用于将电极207b连接到用作像素电极的电极212的接触孔在绝缘层211和绝缘层208中形成。通过经由光刻方法、喷墨方法等等在绝缘层211之上形成掩模，并且然后使用该掩模有选择地蚀刻绝缘层211和208，来形成接触孔。在这个实施例中，绝缘层211和208使用通过第八光刻步骤所形成的抗蚀剂掩模来有选择地蚀刻，由此形成接触孔(开口217)。

然后，透光导电膜通过溅射方法、真空蒸镀方法等等来形成为具有30nm至200nm(包括两端)、优选地为50nm至100nm(包括两端)的厚度。掩模通过光刻方法、喷墨方法等等在导电膜之上形成，并且然后导电膜使用该掩模来蚀刻；因此，能够形成用作像素电极的电极212。

对于透光导电膜，能够使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下又称作ITO)、氧化铟锌(以下又称作IZO)或者添加了氧化硅的氧化铟锡之类的透光导电材料。

备选地，透光导电膜能够使用包含导电高分子(又称作导电聚合物)的导电组成来形成。使用导电组成所形成的像素电极优选地在波长550nm具有每平方10000欧姆或更小的表面电阻和70％或以上的透光率。此外，导电组成中包含的导电高分子的电阻率优选地为0.1Ω·cm或更小。

在这个实施例中，80nm厚的ITO膜作为透光导电膜来形成，并且然后透光导电膜使用通过第九光刻步骤所形成的抗蚀剂掩模来有选择地蚀刻，由此形成用作像素电极的电极212(参见图5C)。

通过上述步骤，能够抑制布线电阻的增加，并且能够提供以具有优良显示质量的显示装置为代表的半导体器件。另外，通过在包含Cu的导电层之下和之上设置作为绝缘层的包含氮化硅的绝缘层以便包含Cu的导电层可夹在绝缘层之间或者由其包围，能够防止Cu扩散，并且能够提供极可靠的半导体器件。

按照这个实施例，能够提供一种用于制造具有充分可靠性、其阈值电压受到控制、操作速度较高并且制造工序比较简单的薄膜晶体管的方法。

在这里，将参照图6A至图6D以及图7A至图7E来描述使用多色调掩模的光刻步骤。多色调掩模是一种光掩模，该光掩模能够执行三级曝光，以便得到曝光部分、半曝光部分和未曝光部分。光在经过多色调掩模之后具有多种强度。采用多色调掩模的一次性曝光和显示工序能够形成具有多个厚度(通常两个厚度)的区域的抗蚀剂掩模。相应地，通过使用多色调掩模，能够减少光掩模的数量。

作为多色调掩模的典型示例，给出图6A所示的灰阶(gray tone)掩模801a以及图6C所示的半色调掩模801b。

灰阶掩模801a包括透光衬底802以及在透光衬底802上形成的遮光部分803和衍射光栅804。遮光部分803的透光率为0％。另一方面，衍射光栅804具有采取狭缝形式、点形式、网格形式等的透光部分，其中具有等于或小于用于曝光的光的分辨率极限的间隔；因此，能够控制透光率。衍射光栅804能够具有规则排列的狭缝、点或网格或者不规则排列的狭缝、点或网格。

作为透光衬底802，能够使用诸如石英衬底之类的透光衬底。遮光部分803和衍射光栅804能够使用吸收光的诸如铬或氧化铬之类的遮光材料来形成。

当灰阶掩模801a采用光来照射供曝光时，遮光部分803的透光率805为0％，并且其中没有设置遮光部分803也没有设置衍射光栅804的区域的透光率805为100％，如图6B所示。其中设置了衍射光栅804的区域的透光率805能够控制在10％至70％的范围中。能够通过调整衍射光栅的狭缝、点或网格的间隔和间距来控制衍射光栅804的透光率。

如图6C所示，半色调掩模801b包括透光衬底802以及在透光衬底802上形成的半透光部分807和遮光部分806。半透光部分807能够使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等等来形成。遮光部分806能够使用吸收光的诸如铬或氧化铬之类的遮光材料来形成。

当半色调掩模801b采用光来照射供曝光时，遮光部分806的透光率808为0％，并且其中没有设置遮光部分806也没有设置半透光部分807的区域的透光率808为100％，如图6D所示。其中设置了半透光部分807的区域的透光率808能够控制在10％至70％的范围中。半透光部分807的透光率通过半透光部分807的材料来控制。

接下来参照图7A至图7E，将描述采用使用多色调掩模的一个光刻步骤来取代第三光刻步骤和第五光刻步骤的示例。

在第三光刻步骤中，在绝缘层204之上形成半导体层205和杂质半导体层206之后，将其处理成岛状半导体层。但是，在这个示例中，没有将半导体层205和杂质半导体层206处理成岛状半导体层，并且在杂质半导体层206之上形成电极层207接着杂质半导体层206的形成。然后，具有凹陷部分和凸出部分的抗蚀剂掩模231使用多色调掩模在电极层207之上形成(参见图7A)。

抗蚀剂掩模231又能够称作包括具有不同厚度的多个区域(在这里为两个区域)的抗蚀剂掩模。在抗蚀剂掩模231中，厚区域称作抗蚀剂掩模231的凸出部分，而薄区域称作抗蚀剂掩模231的凹陷部分。

在抗蚀剂掩模231中，凸出部分在形成用作源电极的电极207a和用作漏电极的电极207b的区域中形成，并且凹陷部分在形成电极207a和电极207b的那些区域之间的区域中形成。

然后，使用抗蚀剂掩模231同时有选择地蚀刻电极层207、杂质半导体层206和半导体层205，以便形成具有岛状的半导体层205和具有岛状的杂质半导体层206(参见图7B)。

然后，减小(缩小)抗蚀剂掩模231，以便形成抗蚀剂掩模231a和231b。为了减小(缩小)抗蚀剂掩模，可执行氧等离子体灰化等。当减小(缩小)抗蚀剂掩模时，暴露抗蚀剂掩模231a与231b之间的电极层207的一部分。

然后，使用抗蚀剂掩模231a和231b来有选择地蚀刻抗蚀剂掩模231a与231b之间的电极层207的一部分以及杂质半导体层206的一部分，以便提供杂质半导体层206a、杂质半导体层206b、电极207a和电极207b。注意，半导体层205在这时部分蚀刻为具有凹槽(凹陷部分)的半导体层。另外，半导体层205的边缘延伸到超出电极207a和电极207b的边缘。另外，半导体层205的延伸部分的厚度比与电极207a或207b重叠的半导体层205的部分的厚度要小(参见图7D)。

然后，去除抗蚀剂掩模231a和231b(参见图7E)。通过使用多色调掩模，多个光刻步骤能够采用一个光刻步骤来取代。相应地，能够提高半导体器件的产率。

注意，这个实施例能够与本说明书中公开的任何其它实施例适当地结合。

(实施例3)

在这个实施例中，将描述用于实施例1中参照图1A和图1B所述的显示装置30的栅极驱动器电路91或者源极驱动器电路92的薄膜晶体管的结构的示例。

用于驱动像素部分的驱动电路使用倒相电路、电容器、电阻器等等来形成。在这个实施例中，描述包括作为驱动器电路中使用的薄膜晶体管的两个薄膜晶体管的倒相电路的结构。当倒相电路使用两个n沟道TFT组合地形成时，存在具有两个增强型TFT的倒相电路(以下称作EEMOS电路)以及具有增强型晶体管和耗尽型晶体管的组合的倒相电路(以下称作EDMOS电路)。注意，在整个说明书中，其阈值电压为正值的n沟道TFT称作增强型晶体管，而其阈值电压为负值的n沟道TFT称作耗尽型晶体管。

图8A示出驱动器电路中的倒相电路的截面结构。此外，图8C是驱动器电路的倒相电路的平面图。图8A示出沿图8C的点划线Z1-Z2所截取的截面。注意，图8A至图8C所示的第一薄膜晶体管430a和第二薄膜晶体管430b是具有底栅结构的反交错(inverted staggered)薄膜晶体管。

在图8A所示的第一薄膜晶体管430a中，第一栅极布线401a设置在配备有绝缘层410的衬底400之上，绝缘层411设置在第一栅极布线401a之上，第一半导体层403a设置在绝缘层411之上，一对杂质半导体层407a和407b设置在第一半导体层403a之上，以及电极405a和电极405b设置在杂质半导体层对407a和407b之上。类似地，在第二薄膜晶体管430b中，第二栅极布线401b设置在提供有绝缘层410的衬底400之上，绝缘层411设置在第二栅极布线401b之上，第二半导体层403b设置在绝缘层411之上，一对杂质半导体层409a和409b设置在第二半导体层403b之上，以及电极405b和电极405c设置在杂质半导体层对409a和409b之上。在这里，电极405c通过在绝缘层411中形成的接触孔404连接到第二栅极布线401b。此外，绝缘层414和绝缘层415在电极405a、电极405b和电极405c之上形成。注意，电极405a、电极405b和电极405c如图8C所示来延伸，并且还用作电连接驱动器电路中的薄膜晶体管的布线。

在这里，第一栅极布线401a和第二栅极布线401b能够使用与实施例1或2中所述的栅极布线203相似的材料和方法来形成。第一半导体层403a和第二半导体层403b能够使用与实施例1或2中所述的半导体层205相似的材料和方法来形成。杂质半导体层407a和407b以及杂质半导体层409a和409b能够使用与实施例1或2中所述的杂质半导体层206a和206b相似的材料和方法来形成。电极405a、电极405b和电极405c能够使用与实施例1或2中所述的电极对207a和207b相似的材料和方法来形成。绝缘层410、绝缘层411、绝缘层414和绝缘层415能够使用与实施例1或2中所述的绝缘层201、绝缘层204、绝缘层208和绝缘层211相似的材料和方法来形成。

此外，通过在绝缘层411之上形成掩模，并且如同实施例2中所述的第四光刻步骤的情况下那样使用该掩模有选择地蚀刻绝缘层411，来形成接触孔404。通过经由接触孔404的电极405c与第二栅极布线401b之间的直接连接，能够得到有利接触，这引起接触电阻的降低。此外，与电极405c通过诸如透明导电膜之类的另一个导电膜来连接到第二栅极布线401b的情况相比，接触孔的数量能够减小；因此，薄膜晶体管所占用的面积能够减小，并且驱动器电路中的薄膜晶体管之间的距离能够缩短。

如上所述，驱动器电路中的薄膜晶体管之间的距离能够缩短，并且因而布线电阻能够充分降低；因此，包含Cu的导电层不一定用作电连接到薄膜晶体管的布线。相应地，驱动器电路中的薄膜晶体管与包含Cu的导电层之间的距离能够足够长，由此能够防止Cu扩散到半导体层中。但是，诸如向各薄膜晶体管或公共布线提供电源电位的电源线之类的长引线布线易于受到布线电阻影响。因此，使用包含Cu的导电层所形成的布线优选地用于这类布线。

如实施例1中所述，栅极驱动器电路91连接到栅极布线(20_1至20_n，注意，n为自然数)；源极驱动器电路92连接到源极布线(60_1至60_m，注意，m为自然数)；以及栅极布线(20_1至20_n，注意，n为自然数)和源极布线(60_1至60_m，注意，m为自然数)使用包含Cu的导电层来形成。因此，甚至在那些布线所引起的距离较长的显示部分中，布线电阻也能够显著降低。

电极405a是地电位的电源线(地电源线)。地电位的电源线可以是对其施加负电压VDL的电源线(负电源线)。电极405c电连接到对其施加正电压VDD的电源线(正电源线)。

EEMOS电路的等效电路如图8B所示。图8A和图8C所示的电路连接对应于图8B所示的等效电路，并且作为一个示例，第一薄膜晶体管430a和第二薄膜晶体管430b是n沟道增强晶体管。

此外，并不局限于EEMOS电路，能够通过将第一薄膜晶体管430a形成为n沟道增强晶体管，并且将第二薄膜晶体管430b形成为n沟道耗尽晶体管，来制造EDMOS电路。在那种情况下，代替电极405c，电极405b连接到第二栅极布线401b。

为了在一个衬底之上制造n沟道增强晶体管和n沟道耗尽晶体管，例如，第一半导体层403a和第二半导体层403b使用不同材料或者在不同条件下形成。EDMOS电路可按照如下方式来形成：用于控制阈值的栅电极设置在半导体层之上以控制阈值，并且将电压施加到用于控制阈值的栅电极，使得TFT之一常导通，而另一个TFT常截止。

注意，这个实施例中所述的结构能够与任意其它实施例中所述的结构适当地结合。

(实施例4)

在这个实施例中，将参照图9A和图9B以及图10来描述使用半导体元件的保护电路。另外，将参照图11A和图11B来描述在连接其间设置了绝缘膜的公共布线的连接部分的结构。

能够应用于保护电路97的电路的示例如图9A所示。这个保护电路包括非线性元件170a和170b。非线性元件170a和170b的每个包括诸如二极管之类的二端元件或者诸如晶体管之类的三端元件。例如，非线性元件能够通过与像素部分中的晶体管相同的工序来形成。例如，与二极管相似的特性能够通过将栅极电连接到非线性元件的漏极来得到。

非线性元件170a的第一端子(栅极)和第三端子(漏极)连接到公共布线45，而其第二端子(源极)连接到源极布线60_1。非线性元件170b的第一端子(栅极)和第三端子(漏极)连接到源极布线60_1，而其第二端子(源极)连接到公共布线45。也就是说，图9A所示的保护电路具有一种结构，其中两个晶体管各连接到公共布线45和源极布线60_1，以使得具有相反整流方向。换言之，其整流方向是从公共布线45到源极布线60_1的晶体管以及其整流方向是从源极布线60_1到公共布线45的晶体管连接在公共布线45与源极布线60_1之间。

在上述保护电路中，当源极布线60_1因静电等等而带正电荷或者带负电荷时，电流沿抵消电荷的方向流动。例如，当源极布线60_1带正电荷时，电流沿向公共布线45释放正电荷的方向流动。由于这个操作，能够防止静电击穿或者连接到带电的源极布线60_1的像素晶体管的阈值电压的偏移。此外，有可能防止彼此相交的带电的源极布线60_1与另一个布线之间的绝缘层的介电击穿。

注意，保护电路并不局限于上述结构。例如，可采用一种结构，其中连接其整流方向是从公共布线45到源极布线60_1的多个晶体管以及其整流方向是从源极布线60_1到公共布线45的多个晶体管。通过将公共布线45和源极布线60_1与多个非线性元件连接，不仅在浪涌电压施加到源极布线60_1的情况下而且在公共布线45因静电等而带电的情况下都能够防止电荷直接施加到源极布线60_1。另外，保护电路能够使用奇数非线性元件来配置。

虽然图9A示出为源极布线60_1和公共布线45所提供的保护电路的一个示例，但是类似配置能够应用于另一个部分的保护电路。注意，能够通过将本发明的一个实施例的半导体元件应用于非线性元件170a和非线性元件170b，来制造图9A的保护电路。

接下来，参照图9B和图10来描述借助于本发明的一个实施例的半导体元件在衬底之上形成保护电路的示例。注意，图9B是布线和布线之间的连接部分的平面图的示例，以及图10是沿图9B的线Q1-Q2、线Q3-Q4和线Q5-Q6所截取的截面图。

图9B是公共布线45和源极布线60_1与非线性元件170a和非线性元件170b连接的一部分的平面图，并且示出保护电路97的结构的示例。

非线性元件170a包括栅极布线111a，并且栅极布线111a连接到公共布线45。非线性元件170a的源电极和漏电极其中之一连接到源极布线60_1，而其中的另一个由第一电极115a来形成。此外，第一电极115a连接到公共布线45。

非线性元件170b包括栅极布线111b，并且栅极布线111b通过接触孔126、第二电极115b和接触孔125连接到源极布线60_1。非线性元件170b的源电极和漏电极由第一电极115a和第二电极115b来形成。此外，非线性元件170b包括半导体层113。

接下来，参照图10来描述公共布线45、源极布线60_1和非线性元件170b的结构。

公共布线45使用与栅极布线相同的布线层来形成。公共布线45形成为使得栅极布线45a和栅极布线45b层叠在绝缘层101之上，其中绝缘层101设置在衬底100之上。注意，绝缘层102在栅极布线45b之上形成，绝缘层117设置在绝缘层102之上，并且绝缘层119在绝缘层117之上形成。

源极布线60_1在绝缘层117之上形成。源极布线60_1形成为使得源极布线60_1a和源极布线60_1b按照这个顺序来层叠。注意，绝缘层119在源极布线60_1之上形成。

非线性元件170b包括设置在衬底100之上的绝缘层101之上的栅极布线111b、栅极布线111b之上的绝缘层102、栅极布线111b之上隔着绝缘层102的半导体层113以及与半导体层113相接触并且其末端部分与栅极布线111b重叠的电极115a和电极115b。另外，绝缘层117形成为与栅极布线111b重叠，并且与电极115a和电极115b的末端部分之间的半导体层113相接触，并且绝缘层119在绝缘层117之上形成。

电极115b通过绝缘层102中设置的接触孔125连接到栅极布线111b。另外，电极115b通过接触孔126连接到源极布线60_1。绝缘层119在绝缘层117和源极布线60_1之上形成。

对于用作电极115a和电极115b的导电膜，使用从Ti、Mo、W、Al、Cr、Cu和Ta中选取的元素、包含任意这些元素作为成分的合金、组合地包含任意这些元素的合金等。导电膜并不局限于包括任意上述元素的单层膜，而能够是两层或更多层的叠层膜。

注意，非线性元件170a和非线性元件170b的主要部分具有相同结构。非线性元件170b的像素部分能够与薄膜晶体管具有相同结构，这在实施例1或2中描述。因此，在这个实施例中省略对非线性元件170a和非线性元件170b的详细描述。另外，非线性元件170a和170b以及上述薄膜晶体管能够通过相同工序在一个衬底之上制造。

参照图11A和图11B来描述公共布线之间的连接的示例。注意，图11A是布线和布线之间的连接部分的平面图的示例，以及图11B是沿图11A的线R1-R2和线R3-R4所截取的截面图。

如上所述，公共布线45具有一种结构，其中栅极布线45a和栅极布线45b按照这个顺序来层叠。公共布线65具有与源极布线60_1相同的结构。换言之，公共布线65具有一种结构，其中源极布线65a和源极布线65b按照这个顺序来层叠；源极布线65a使用与源极布线60_1a相同的导电膜来形成，并且源极布线65b使用与源极布线60_1b相同的导电膜来形成。

在连接部分95中，公共布线45和公共布线65相互电连接。参照图11B来描述连接部分95。公共布线45和公共布线65通过在绝缘层102a和102b、绝缘层117以及绝缘层118中形成的接触孔127相互连接。

在连接部分95中，包括基本包含熔点高于Cu的元素的导电膜的栅极布线45b和源极布线65a相互连接，并且因而实现极可靠连接。此外，使用包含Cu的导电材料来形成的栅极布线45a和源极布线65b抑制公共布线45和公共布线65的布线电阻的增加。

公共连接部分96设置在像素部分外部的区域中，并且电连接到配备有连接部分的衬底，其中连接部分隔着导电粒子(例如电镀有金的塑料粒子)面向公共连接部分96。参照图11B来描述公共连接部分96在栅极布线45a和栅极布线45b按照这个顺序来层叠的导电层之上形成的示例。

公共连接部分96电连接到公共布线45。在栅极布线45a和栅极布线45b按照这个顺序来层叠的导电层之上，电极115c隔着绝缘层102a和102b来形成，并且通过在绝缘层102a和102b中形成的接触孔128电连接到导电层。另外，具有与公共布线65相同的结构的导电层66在电极115c之上隔着绝缘层117和绝缘层118来形成，并且通过在绝缘层117和绝缘层118中形成的接触孔电连接到电极115c。

连接到这个实施例中作为一个示例所述的保护电路的栅极布线45a和源极布线60_1b使用包含Cu的导电材料来形成，并且因而具有低布线电阻。

通过使用包含诸如W、Ta、Mo、Ti或Cr之类的具有比Cu更高的熔点的元素的导电材料来形成栅极布线45b，以使得接触并且覆盖栅极布线45a，能够抑制栅极布线45a的迁移，并且能够提高半导体器件的可靠性。此外，通过在包含Cu的栅极布线45a之下和之上设置包含氮化硅的绝缘层作为绝缘层，以便包含Cu的栅极布线45a可夹在绝缘层之间或者由其包围，能够防止从栅极布线45a的Cu扩散。

这个实施例中作为示例所述的保护电路具有一种结构，其中非线性元件的第一端子(栅极)通过一个接触孔直接连接到其第二端子(源极)或第三端子(漏极)。因此，对于一个连接仅形成一个界面和一个接触孔，这比通过另一个布线层来形成连接的情况下的界面和接触孔的数量要少。

注意，当连接所需的界面的数量较少时，能够抑制电阻。另外，当连接所需的接触孔的数量较少时，能够抑制连接部分所占用的面积。

相应地，在这个实施例中作为示例所述的保护电路中能够抑制连接电阻，这产生保护电路的稳定操作。此外，由于连接仅使用一个接触孔来形成，所以能够减小保护电路所占用的面积，并且因而能够减小显示装置的尺寸。

注意，这个实施例能够与本说明书中公开的任何其它实施例适当地结合。

(实施例5)

在这个实施例中，对于实施例1中参照图1A和图1B所述的显示装置，将描述栅极端子部分7中的栅极信号线端子和源极端子部分8中的源极信号线端子的结构的示例。

图12A1和图12A2分别是栅极信号线端子的截面图和平面图。图12A1是沿图12A2的线C1-C2所截取的截面图。在栅极信号线端子中，如图12A1所示，绝缘层360在衬底300之上形成；栅极布线351a在绝缘层360之上形成；栅极布线351b形成为覆盖栅极布线351a的末端部分；绝缘层361、绝缘层364和绝缘层365在栅极布线351b之上形成；以及透明导电层355在绝缘层365和栅极布线351b之上形成。在这里，栅极布线351a和栅极布线351b统称为栅极布线351，以及栅极布线351b用作栅极信号线端子的第一端子。另外，对绝缘层361、364和365的末端部分进行构图，使得栅极布线351b的末端部分被暴露并且与透明导电层355直接接触。与用作第一端子的栅极布线351b的末端部分直接接触的透明导电层355是用作输入端子的连接端子电极。在这里，栅极布线351a、栅极布线351b和透明导电层355能够分别使用与实施例1和2中描述的栅极布线202、栅极布线203和电极212相似的材料和方法来形成。另外，绝缘层360、绝缘层361、绝缘层364和绝缘层365能够分别使用与实施例1或2中描述的绝缘层201、绝缘层204、绝缘层208和绝缘层211相似的材料和方法来形成。

通过使用包含Cu的导电材料来形成栅极布线351a，栅极信号线端子以及从栅极信号线端子所引出的布线中的布线电阻能够降低。此外，通过使用包含诸如W、Ta、Mo、Ti或Cr之类的具有比Cu更高的熔点的元素的导电材料来形成栅极布线351b，以使得接触并且覆盖栅极布线351a，能够抑制栅极布线351a的迁移，并且能够提高半导体器件的可靠性。此外，通过在包含Cu的栅极布线351a之下和之上设置包含氮化硅的绝缘层作为绝缘层，以便栅极布线351a可夹在绝缘层之间或者由其包围，能够防止从栅极布线351a的Cu扩散。

此外，图12B1和图12B2分别是源极信号线端子的截面图和平面图。图12B1是沿图12B2的线D1-D2所截取的截面图。在源极信号线端子中，如图12B1所示，绝缘层360和绝缘层361在衬底300之上形成，电极352在绝缘层361之上形成，绝缘层364在电极352之上形成，源极布线354a在绝缘层364之上形成，源极布线354b在源极布线354a之上形成，绝缘层365在源极布线354b之上形成，以及透明导电层355在绝缘层365和电极352之上形成。在这里，源极布线354a和源极布线354b统称为源极布线354。另外，对绝缘层364和365的末端部分形成图案，使得电极352的末端部分被暴露并且与透明导电层355直接接触。接触孔在绝缘层364中形成，通过该接触孔，用作源极信号线端子第二端子的电极352以及源极布线354相互连接。与用作第二端子的电极352的末端部分直接接触的透明导电层355是用作输入端子的连接端子电极。在这里，电极352、源极布线354a、源极布线354b和透明导电层355能够分别使用与实施例1和2中描述的电极对207a和207b、源极布线209、源极布线210以及电极212相似的材料和方法来形成。此外，绝缘层360、绝缘层361、绝缘层364和绝缘层365能够分别使用与实施例1或2中描述的绝缘层201、绝缘层204、绝缘层208和绝缘层211相似的材料和方法来形成。

通过使用包含Cu的导电材料来形成源极布线354b，源极信号线端子以及从源极信号线端子所引出的布线中的布线电阻能够降低。此外，通过使用包含诸如W、Ta、Mo、Ti或Cr之类的具有比Cu更高的熔点的元素、组合地包含任意这些元素的合金、氮化钽、氮化钛、氮化钼等的导电材料来形成源极布线354a，以使得与源极布线254b相接触，能够抑制源极布线354b的迁移，并且能够提高半导体器件的可靠性。此外，通过在包含Cu的源极布线354b之下和之上设置包含氮化硅的绝缘层作为绝缘层，以便源极布线354b可夹在绝缘层之间或者由其包围，能够防止从源极布线354b的Cu扩散。

虽然图12A1和图12A2示出作为第一端子并且包含在具有叠层结构的栅极布线351中的栅极布线351b连接到用作输入端子的透明导电层355的示例，但是这个实施例并不局限于此。如图13A1和13A2所示，可采用一种结构，其中第一端子仅包括栅极布线351a，并且栅极布线351a与透明导电层355直接接触。在这里，图13A1是沿图13A2的线C1-C2所截取的截面图。

此外，虽然图12B1和图12B2示出源极布线354通过作为第二端子的电极352连接到用作输入端子的透明导电层355的示例，但是这个实施例并不局限于此。如图13B1和图13B2所示，用作第二端子的源极布线354中的源极布线354b与透明导电层355直接接触。在这里，图13B1是沿图13B2的线D1-D2所截取的截面图。

多个栅极布线、源极布线和电容器布线层根据像素密度来设置。在端子部分，设置了处于与栅极布线相同电位的多个第一端子、处于与源极布线相同电位的多个第二端子、处于与电容器布线相同电位的多个第三端子等。端子的每个的数量可以是任何数量，并且端子的数量可由专业人员适当地确定。

注意，这个实施例中所述的结构能够与任意其它实施例中所述的结构适当地结合。

(实施例6)

在这个实施例中，下面将描述一个示例，其中驱动器电路的至少一部分和设置在像素部分中的薄膜晶体管在一个衬底之上形成。

设置在像素部分中的薄膜晶体管如实施例1至2中所述来形成。由于实施例1和实施例2中所述的薄膜晶体管是n沟道TFT，所以驱动器电路之中包括n沟道TFT的驱动器电路的一部分在其中形成像素部分的薄膜晶体管的衬底之上形成。

图18A示出有源矩阵显示装置的框图的一个示例。像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304设置在显示装置的衬底5300之上。在像素部分5301中，设置从信号线驱动器电路5304所延伸的多个信号线，并且设置从第一扫描线驱动器电路5302和第二扫描线驱动器电路5303所延伸的多个扫描线。注意，在扫描线和信号线的交叉区域中设置各具有显示元件的像素，以便形成矩阵。显示装置的衬底5300经由诸如柔性印刷电路(FPC)之类的连接部分连接到控制电路5305(又称作控制器或控制IC)。

图18A中，第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304在其中形成像素部分5301的衬底5300之上形成。因此，减少了外部设置的驱动器电路等的组件的数量，使得成本能够降低。此外，如果驱动器电路设置在衬底5300外部，则布线需要延长，并且布线的连接数量会增加，但是通过将驱动器电路设置在衬底5300之上，布线的连接数量能够减少。相应地，能够实现可靠性和成品率的提高。

注意，定时控制电路5305例如向第一扫描线驱动器电路5302提供第一扫描线驱动器电路启动信号(GSP1)和扫描线驱动器电路时钟信号(GCK1)。此外，定时控制电路5305例如向第二扫描线驱动器电路5303提供第二扫描线驱动器电路启动信号(GSP2)(它又称作启动脉冲)和扫描线驱动器电路时钟信号(GCK2)。此外，定时控制电路5305向信号线驱动器电路5304提供信号线驱动器电路启动信号(SSP)、信号线驱动器电路时钟信号(SCK)、视频信号数据(DATA，又简单地称作视频信号)和锁存信号(LAT)。各时钟信号可以是具有不同相位的多个时钟信号，或者可连同反相时钟信号(CKB)一起提供。注意，能够省略第一扫描线驱动器电路5302和第二扫描线驱动器电路5303其中之一。

图18B示出一种结构，其中具有较低驱动频率的电路(例如第一扫描线驱动器电路5302和第二扫描线驱动器电路5303)在其中形成像素部分5301的衬底5300之上形成，并且信号线驱动器电路5304在与其中形成像素部分5301的衬底5300不同的衬底之上形成。通过这种结构，在衬底5300之上形成的驱动器电路能够使用其场效应迁移率比包括单晶半导体的晶体管要低的薄膜晶体管来形成。因此，能够实现显示装置的尺寸的增加、步骤数量的减少、成本的降低、成品率的提高等。

实施例1和2中的薄膜晶体管是n沟道TFT。图19A和图19B示出使用n沟道TFT所形成的信号线驱动器电路的结构和操作的示例。

信号线驱动器电路包括移位寄存器5601和开关电路5602。开关电路5602包括多个开关电路5602_1至5602_N(N为自然数)。开关电路5602_1至5602_N各包括多个薄膜晶体管5603_1至5603_k(k为自然数)。下面将描述其中薄膜晶体管5603_1至5603_k是n沟道TFT的示例。

通过使用开关电路5602_1作为示例来描述信号线驱动器电路中的连接关系。薄膜晶体管5603_1至5603_k的第一端子分别连接到布线5604_1至5604_k。薄膜晶体管5603_1至5603_k的第二端子分别连接到信号线S1至Sk。薄膜晶体管5603_1至5603_k的栅极连接到布线5605_1。

移位寄存器5601具有通过向布线5605_1至560_5N依次输出H电平信号(又称作H信号或者高电源电位电平的信号)来依次选择开关电路5602_1至5602_N的功能。

开关电路5602_1具有控制布线5604_1至5604_k与信号线S1至Sk之间的电连续性(第一端子与第二端子之间的电连续性)的功能，即，控制是否向信号线S1至Sk提供布线5604_1至5604_k的电位的功能。这样，开关电路5602_1用作选择器。此外，薄膜晶体管5603_1至5603_k具有分别控制布线5604_1至5604_k与信号线S1至Sk之间的电连续性的功能，即，分别向信号线S1至Sk提供布线5604_1至5604_k的电位的功能。这样，薄膜晶体管5603_1至5603_k的每个用作开关。

将视频信号数据(DATA)输入到布线5604_1至5604_k的每个。在许多情况下，视频信号数据(DATA)是与图像信号或图像数据对应的模拟信号。

接下来，参照图19B的时序图来描述图19A中的信号线驱动器电路的操作。图19B示出信号Sout_1至Sout_N和信号Vdata_1至Vdata_k的示例。信号Sout_1至Sout_N是来自移位寄存器5601的输出信号的示例。信号Vdata_1至Vdata_k是输入到布线5604_1至5604_k的信号的示例。注意，信号线驱动器电路的一个操作期间对应于显示装置中的一个栅极选择期间。一个栅极选择期间例如分为期间1至TN。期间T1至TN的每个是用于将视频信号数据(DATA)写入所选行的像素的期间。

注意，在这个实施例中，为了简洁起见，附图等所示的各结构中的信号波形失真等在一些情况下经过放大。因此，这个实施例不一定局限于附图等所示的标度。

在期间T1至TN中，移位寄存器5601向布线5605_1至5605_N依次输出H电平信号。例如，在期间T1，移位寄存器5601向布线5605_1输出H电平信号。然后，薄膜晶体管5603_1至5603_k导通，使得布线5604_1至5604_k和信号线S1至Sk开始传导。这时，Data(S1)至Data(Sk)分别输入到布线5604_1至5604_k。Data(S1)至Data(Sk)分别通过薄膜晶体管5603_1至5603_k输入到所选行的第一至第k列的像素。这样，在期间T1至TN，视频信号数据(DATA)依次写入所选行的k列的像素。

视频信号数据(DATA)如上所述写到多列的像素中，由此能够减少视频信号数据(DATA)的数量或者布线的数量。因此，能减少与外部电路的连接的数量。此外，通过将视频信号写入多列的像素，能够延长写入时间，并且能够防止视频信号的不充分写入。

注意，使用实施例3中的薄膜晶体管所形成的电路的任一个能够用于移位寄存器5601和开关电路5602。在那种情况下，移位寄存器5601中包含的所有晶体管均能够是n沟道晶体管，或者移位寄存器5601中包含的所有晶体管均能够是p沟道晶体管。

将参照图20A至图20C以及图21A和图21B来描述用于扫描线驱动器电路和/或信号线驱动器电路的一部分的移位寄存器的一个实施例。

扫描线驱动器电路包括移位寄存器。另外，在一些情况下，扫描线驱动器电路可包括电平移位器、缓冲器等。在扫描线驱动器电路中，将时钟信号(CK)和启动脉冲信号(SP)输入到移位寄存器，以使得产生选择信号。所产生的选择信号由缓冲器来缓冲和放大，并且将所得信号提供给对应扫描线。一行的像素中的晶体管的栅电极连接到扫描线。由于一行的像素中的晶体管必须同时导通，所以使用能够提供大电流的缓冲器。

移位寄存器包括第一至第N脉冲输出电路10_1至10_N(N为等于或大于3的自然数)(参见图20A)。在图20A所示的移位寄存器中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第四时钟信号CK4分别从第一布线11、第二布线12、第三布线13和第四布线14提供给第一至第N脉冲输出电路10_1至10_N。启动脉冲SP1(第一启动脉冲)从第五布线15输入到第一脉冲输出电路10_1。向第二或后级的第n脉冲输出电路10_n(n为大于或等于2但小于或等于N的自然数)输入来自前级的脉冲输出电路的信号(这种信号称作前级信号OUT(n-1)，其中n为大于或等于2但小于或等于N的自然数)。向第一脉冲输出电路10_1输入来自下一级之后的级的第三脉冲输出电路10_3的信号。类似地，向第二或后级的第n脉冲输出电路10_n输入来自下一级之后的级的第(n+2)脉冲输出电路10_(n+2)的信号(这种信号称作后级信号OUT(n+2))。因此，相应级的脉冲输出电路输出将要输入到后级的脉冲输出电路和/或前级之前的级的脉冲输出电路的第一输出信号(OUT(1)(SR)至OUT(N)(SR))以及将要输入到另一个布线的第二输出信号(OUT(1)至OUT(N))等。注意，例如，由于后级信号OUT(n+2)没有输入到如图20A所示的移位寄存器的最后两级，所以第二启动脉冲SP2和第三启动脉冲SP3可分别从第十六布线16和第十七布线17输入到最后两级的脉冲输出电路。备选地，可使用另外在移位寄存器中生成的信号。例如，可采用一种结构，其中可设置没有对到像素部分的脉冲输出作出贡献的第(N+1)脉冲输出电路10_(N+1)和第(N+2)脉冲输出电路10_(N+2)(这类电路又称作伪级)，使得与第二启动脉冲(SP2)和第三启动脉冲(SP3)对应的信号在伪级中生成。

注意，时钟信号(CK)是每隔一定间隔在H电平与L电平(又称作L信号或者低电源电位电平的信号)之间交替的信号。在这里，第一时钟信号(CK1)至第四时钟信号(CK4)依次延迟1/4周期。在这个实施例中，脉冲输出电路的驱动等采用第一至第四时钟信号(CK1)至(CK4)来控制。注意，在一些情况下，取决于对其输入时钟信号的驱动器电路，时钟信号可称作GCK或SCK，但是在以下描述中，时钟信号称作CK。

第一输入端子21、第二输入端子22和第三输入端子23电连接到第一至第四布线11至14的任一个。例如，在图20A的第一脉冲输出电路10_1中，第一输入端子21电连接到第一布线11，第二输入端子22电连接到第二布线12，以及第三输入端子23电连接到第三布线13。在第二脉冲输出电路10_2中，第一输入端子21电连接到第二布线12，第二输入端子22电连接到第三布线13，以及第三输入端子23电连接到第四布线14。

第一至第N脉冲输出电路10_1至10_N的每个包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26以及第二输出端子27(参见图20B)。在第一脉冲输出电路10_1中，第一时钟信号CK1输入到第一输入端子21，第二时钟信号CK2输入到第二输入端子22，第三时钟信号CK3输入到第三输入端子23，启动脉冲输入到第四输入端子24，后级信号OUT(3)输入到第五输入端子25，第一输出信号OUT(1)(SR)从第一输出端子26输出，以及第二输出信号OUT(1)从第二输出端子27输出。

接下来将参照图20C来描述脉冲输出电路的特定电路配置的示例。

第一脉冲输出电路10_1包括第一至第十一晶体管31至41(参见图20C)。除了以上所述的第一至第五输入端子21至25、第一输出端子26和第二输出端子27之外，信号或电源电位从对其提供第一高电源电位VDD的电源线51、对其提供第二高电源电位VCC的电源线52以及对其提供低电源电位VSS的电源线53提供给第一至第十一晶体管41至43。图20C中的电源线的电源电位的关系如下：第一电源电位VDD高于或等于第二电源电位VCC，以及第二电源电位VCC高于第三电源电位VSS。注意，第一至第四时钟信号(CK1)至(CK4)各每隔一定间隔在H电平与L电平之间交替；H电平的时钟信号是VDD，而L电平的时钟信号是VSS。通过使电源线51的电位VDD高于电源线52的第二电源电位VCC，施加到晶体管的栅电极的电位能够降低，而没有影响操作；因此，能够降低晶体管的阈值的偏移，并且能够抑制劣化。

图20C中，第一晶体管31的第一端子电连接到电源线51，第一晶体管31的第二端子电连接到第九晶体管39的第一端子，以及第一晶体管31的栅电极电连接到第四输入端子24。第二晶体管32的第一端子电连接到电源线53，第二晶体管32的第二端子电连接到第九晶体管39的第一端子，以及第二晶体管32的栅电极电连接到第四晶体管34的栅电极。第三晶体管33的第一端子电连接到第一输入端子21，以及第三晶体管33的第二端子电连接到第一输入端子26。第四晶体管34的第一端子电连接到电源线53，以及第四晶体管34的第二端子电连接到第一输出端子26。第五晶体管35的第一端子电连接到电源线53，第五晶体管35的第二端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第五晶体管35的栅电极电连接到第四输入端子24。第六晶体管36的第一端子电连接到电源线52，第六晶体管36的第二端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第六晶体管36的栅电极电连接到第五输入端子25。第七晶体管37的第一端子电连接到电源线52，第七晶体管37的第二端子电连接到第八晶体管38的第二端子，以及第七晶体管37的栅电极电连接到第三输入端子23。第八晶体管38的第一端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第八晶体管38的栅电极电连接到第二输入端子22。第九晶体管39的第一端子电连接到第一晶体管31的第二端子和第二晶体管32的第二端子，第九晶体管39的第二端子电连接到第三晶体管33的栅电极和第十晶体管40的栅电极，以及第九晶体管39的栅电极电连接到电源线52。第十晶体管40的第一端子电连接到第一输入端子21，第十晶体管40的第二端子电连接到第二输出端子27，以及第十晶体管40的栅电极电连接到第九晶体管39的第二端子。第十一晶体管41的第一端子电连接到电源线53，第十一晶体管41的第二端子电连接到第二输出端子27，以及第十一晶体管41的栅电极电连接到第二晶体管32的栅电极和第四晶体管34的栅电极。

图20C中，其中第三晶体管33的栅电极、第十晶体管40的栅电极和第九晶体管39的第二端子相连接的连接点称作结点A。其中第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子和第十一晶体管41的栅电极相连接的连接点称作结点B(参见图21A)。

图21A中，示出在图20C所示的脉冲输出电路应用于第一脉冲输出电路10_1的情况下输入到第一至第五输入端子21至25以及第一和第二输出端子26和27或者从其中输出的信号。

具体来说，第一时钟信号CK1输入到第一输入端子21，第二时钟信号CK2输入到第二输入端子22，第三时钟信号CK3输入到第三输入端子23，启动脉冲输入到第四输入端子24，后级信号OUT(3)输入到第五输入端子25，第一输出信号OUT(1)(SR)从第一输出端子26输出，以及第二输出信号OUT(1)从第二输出端子27输出。

注意，薄膜晶体管是具有栅极、漏极和源极至少三个端子的元件。薄膜晶体管具有包括在与栅极重叠的区域中形成的沟道区的半导体。通过沟道区在漏极与源极之间流动的电流能够通过控制栅极的电位来控制。在这里，由于薄膜晶体管的源极和漏极可根据晶体管的结构、操作条件等等而互换，所以难以定义哪一个是源极或漏极。因此，在一些情况下，用作源极或漏极的区域不称作源极或漏极。在那种情况下，例如，这类区域可称作第一端子或第二端子。

图21B是包括图21A所示的多个脉冲输出电路的移位寄存器的时序图。注意，当移位寄存器包含在扫描线驱动器电路中时，图21B中的期间61对应于垂直回扫期间，以及期间62对应于栅极选择期间。

注意，通过设置其中如图21A所示将第二电源电位VCC施加到栅极的第九晶体管39，提供自举(bootstrap)操作之前和之后的下列优点。

在没有其中将第二电源电位VCC施加到栅电极的第九晶体管39的情况下，如果结点A的电位通过自举操作来升高，则作为第一晶体管31的第二端子的源极的电位升高到高于第一电源电位VDD的值。然后，第一晶体管31的第一端子、即电源线51侧的端子开始用作第一晶体管31的源极。因此，在第一晶体管31中，施加高偏压，并且相当的应力施加在栅电极与源极之间以及栅极与漏极之间，这可能引起晶体管的劣化。通过设置其中将第二电源电位VCC施加到栅电极的第九晶体管39，在结点A的电位通过自举操作来升高的同时能够防止第一晶体管31的第二端子的电位的增加。换言之，通过设置第九晶体管39，施加在第一晶体管31的栅极与源极之间的负偏压的电平能够降低。因此，这个实施例中的电路配置能够降低施加在第一晶体管31的栅极与源极之间的负偏压，以使得能够抑制因应力引起的第一晶体管31的劣化。

注意，第九晶体管39设置成使得通过第一端子和第二端子连接在第一晶体管31的第二端子与第三晶体管33的栅极之间。注意，在这个实施例中，当包括多个脉冲输出电路的移位寄存器包含在具有比扫描线驱动器电路更大数量的级的信号线驱动器电路中时，第九晶体管39能够省略，这因为能够减少晶体管的数量而是有利的。

注意，甚至当连接关系改变成使得从第三输入端子23提供给第七晶体管37的栅电极的时钟信号以及从第二输入端子22提供给第八晶体管38的栅电极的时钟信号可分别从第二输入端子22和第三输入端子23来提供时，移位寄存器也将取得类似效果。在图21A所示的移位寄存器中，第七晶体管37和第八晶体管38的状态改变成使得第七晶体管37和第八晶体管38均导通，然后第七晶体管37截止而第八晶体管38导通，并且然后第七晶体管37和第八晶体管38截止；因此，通过第七晶体管37的栅电极的电位的下降和第八晶体管38的栅电极的电位的下降引起两次通过第二输入端子22和第三输入端子23的电位的下降引起的结点B的电位的下降。另一方面，在图21A所示的移位寄存器中的第七晶体管37和第八晶体管38的状态改变成使得第七晶体管37和第八晶体管38均导通的情况下，则第七晶体管37导通而第八晶体管38截止，并且然后第七晶体管37和第八晶体管38截止；通过第八晶体管38的栅电极的电位的下降仅引起一次通过第二输入端子22和第三输入端子23的电位的下降引起的结点B的电位的下降。因此，其中时钟信号CK3从第三输入端子23提供给第七晶体管37的栅电极以及时钟信号CK2从第二输入端子22提供给第八晶体管38的栅电极的连接关系是优选的。这是因为能够降低结点B的电位的变化次数，由此能够降低噪声。

这样，H电平信号在第一输出端子26和第二输出端子27的电位保持于L电平的期间中定期地提供给结点B；因此能够抑制脉冲输出电路的故障。

这个实施例可适当地结合其它实施例中所述的任何结构来实现。

(实施例7)

通过制造薄膜晶体管并且将薄膜晶体管用于像素部分和驱动器电路，能够制造具有显示功能的半导体装置(又称作显示装置)。此外，包括薄膜晶体管的驱动器电路的部分或全部能够在其中形成像素部分的衬底之上形成，由此能够得到面板上系统。

显示装置包括显示元件。显示元件的示例包括液晶元件(又称作液晶显示元件)和发光元件(又称作发光显示元件)。发光元件在其范畴内包括其亮度通过电流或电压来控制的元件，并且在其范畴内具体包括无机电致发光(EL)元件、有机EL元件等。此外，显示装置可包括其对比度通过电效应、如电子墨水来改变的显示介质。

另外，显示装置包括其中密封了显示元件的面板以及其中包括控制器的IC等安装在面板上的模块。此外，作为显示元件在显示装置的制造工序中完成之前的一个实施例的元件衬底提供有用于将电流提供给多个像素的每个中的显示元件的部件。具体来说，元件衬底可处于其中仅形成显示元件的像素电极(又称作像素电极层)的状态、其中将要作为像素电极的导电膜被形成但尚未蚀刻以形成像素电极的状态或者任何其它状态。

注意，本说明书中的显示装置指的是图像显示装置或光源(包括照明装置)。此外，显示装置在其范畴内还包括任意下列模块：诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或者带载封装(TCP)之类的连接器与其附连的模块；具有TAB带或TCP的模块，在其端部设置了印刷电路板；以及具有通过玻璃上芯片(COG)方法直接安装到显示元件上的集成电路(IC)的模块。

将参照图14A1、图14A2和图14B来描述作为半导体器件的一个实施例的液晶显示面板的外观和截面。图14A1和图14A2是其中薄膜晶体管4010和4011以及液晶元件4013在第一衬底4001与第二衬底4006之间采用密封剂4005来密封的面板的平面图。图14B是沿图14A1和图14A2的线M-N所截取的截面图。

密封剂4005设置成使得包围设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004。第二衬底4006设置在像素部分4002和扫描线驱动器电路4004之上。因此，像素部分4002和扫描线驱动器电路4004连同液晶层4008一起由第一衬底4001、密封剂4005和第二衬底4006来密封。使用单独制备的衬底之上的单晶半导体膜或多晶半导体膜来形成的信号线驱动器电路4003安装在与第一衬底4001之上的密封剂4005所包围的区域不同的区域中。

注意，对于单独形成的驱动器电路的连接方法没有具体限制，并且能够使用COG方法、引线接合方法、TAB方法等等。图14A1示出其中信号线驱动器电路4003通过COG方法来安装的一个示例。图14A2示出其中信号线驱动器电路4003通过TAB方法来安装的一个示例。

设置在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004包括多个薄膜晶体管。作为一个示例，图14B示出像素部分4002中包含的薄膜晶体管4010和扫描线驱动器电路4004中包含的薄膜晶体管4011。绝缘层4020、4042和4021设置在薄膜晶体管4010和4011之上。另外，绝缘层4043设置在第一衬底4001之上，并且绝缘层4044设置在薄膜晶体管的栅电极之上。源极布线4046设置在绝缘层4020之上，并且通过绝缘层4020中形成的接触孔连接到薄膜晶体管4010的源电极或漏电极。

实施例1至3中描述的薄膜晶体管的任一个能够用作薄膜晶体管4010和4011。在这个实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。

导电层4040设置在与驱动器电路的薄膜晶体管4011中的半导体层的沟道形成区重叠的绝缘层4021的一部分之上。导电层4040设置在与半导体层的沟道形成区重叠的位置，由此能够控制薄膜晶体管4011的阈值电压。另外，BT测试之前和之后的薄膜晶体管4011的阈值电压的变化量能够降低。导电层4040的电位可与薄膜晶体管4011的栅电极的电位相同或不同。导电层4040还能够用作第二栅电极。备选地，导电层4040的电位可以是GND或0V，或者导电层4040可处于浮动状态。

液晶元件4013中包含的像素电极层4030电连接到薄膜晶体管4010。液晶元件4013的对电极层(counter electrode layer)4031设置在第二衬底4006上。其中像素电极层4030、对电极层4031和液晶层4008相互重叠的一部分对应于液晶元件4013。注意，像素电极层4030和对电极层4031分别提供有用作取向膜的绝缘层4032和绝缘层4033，并且液晶层4008隔着绝缘层4032和4033夹在像素电极层4030与对电极层4031之间。

注意，透光衬底能够用作第一衬底4001和第二衬底4006；能够使用玻璃、陶瓷或塑料。塑料能够是玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸树脂膜。

隔离物4035是通过有选择地蚀刻绝缘膜所得到的柱状隔离物，并且被设置以便控制像素电极层4030与对电极层4031之间的距离(单元间隙)。备选地，球形隔离物可用作隔离物4035。对电极层4031电连接到在其中形成了薄膜晶体管4010的衬底之上所形成的公共电位线。对电极层4031和公共电位线能够使用公共连接部分经由设置在一对衬底之间的导电粒子相互电连接。注意，导电粒子可包含在密封剂4005中。

备选地，可使用对其不需要取向膜的呈现蓝相的液晶。蓝相是就在胆甾型相在胆甾型液晶的温度增加的同时变成各向同性相之前生成的液晶相位之一。由于蓝相仅在窄温度范围中生成，所以包含5wt％或以上的手性试剂的液晶组成用于液晶层4008，以便改进温度范围。包括呈现蓝相的液晶和手性试剂的液晶成分具有1微秒或更小的短响应时间，并且在光学上是各向同性的；因此，取向处理不是必要的，并且视角相关性小。

注意，除了透射液晶显示装置之外，这个实施例还能够应用于透反射液晶显示装置。

虽然在液晶显示装置的示例中，起偏振片设置在衬底的外表面(观看者侧)上，并且用于显示元件的着色层和电极层依次设置在衬底的内表面上，但是起偏振片可设置在衬底的内表面上。起偏振片和着色层的叠层结构并不局限于这个实施例中的结构，而是可根据起偏振片和着色层的材料以及制造工序的条件来适当地设置。

为了降低因薄膜晶体管引起的表面粗糙度，绝缘层4021可用作平面化绝缘膜。对于绝缘层4021，能够使用诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯基树脂、聚酰胺或环氧树脂之类的耐热有机材料。作为这类有机材料的备选，有可能使用低介电常数材料(低k材料)、硅氧烷基树酯、磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)等。注意，可通过层叠由这些材料所形成的多个绝缘膜，来形成绝缘层4021。

注意，硅氧烷基树脂对应于包括使用硅氧烷基材料作为起始材料所形成的Si-O-Si接合的树脂。硅氧烷基树脂可包括有机基团(例如烷基或芳基)或者氟基团作为取代基。有机基团可包括氟基团。

对形成绝缘层4021的方法没有具体限制。取决于材料，能够通过诸如溅射方法、SOG方法、旋涂方法、浸涂方法、喷涂方法或微滴排放方法(例如喷墨方法、丝网印刷或胶印)之类的方法或者通过使用诸如刮刀、辊涂机、幕涂机或刮刀式涂布机等的工具(设备)，来形成绝缘层4021。当组合绝缘层4021的烘焙步骤和半导体层的退火时，能够有效地制造半导体器件。

可由例如包含氧化钨的氧化铟、包含氧化钨的氧化锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或添加了氧化硅的氧化铟锡等透光导电材料来形成像素电极层4030和对电极层4031。

包含导电高分子(又称作导电聚合物)的导电组成能够用于像素电极层4030和对电极层4031。使用导电组成所形成的像素电极优选地在波长550nm具有10000Ω/方块(square)或更小的表面电阻和70％或以上的透光率。此外，导电成分中包含的导电高分子的电阻率优选地为0.1Ω·cm或更小。

作为导电高分子，可使用所谓的π电子共轭导电聚合物。示例包括聚苯胺和其衍生物、聚吡咯和其衍生物、聚噻吩和其衍生物以及这些材料的两种或更多种的共聚物。

此外，各种信号和电位从FPC 4018提供给单独形成的信号线驱动器电路4003、扫描线驱动器电路4004或像素部分4002。

连接端子电极4015使用与液晶元件4013中包含的像素电极层4030相同的导电膜来形成。端子电极4016使用与薄膜晶体管4010和4011的源和漏电极相同的导电膜来形成。

连接端子电极4015经由各向异性导电膜4019电连接到FPC 4018中包含的端子。

注意，图14A1、图14A2和14B示出其中信号线驱动器电路4003单独形成并且安装到第一衬底4001上的示例；但是，这个实施例并不局限于这种结构。扫描线驱动器电路可单独形成并且然后再安装，或者只有信号线驱动器电路的部分或者扫描线驱动器电路的部分可单独形成并且然后再安装。

图23示出作为半导体器件使用按照本说明书中公开的制造方法所制造的TFT衬底2600来形成的液晶显示模块的一个示例。

图23示出液晶显示模块的一个示例，其中，采用密封剂2602将TFT衬底2600和对衬底2601相互固定，并且包括TFT等的像素部分2603、包括液晶层的显示元件2604和着色层2605设置在衬底之间以便形成显示区域。着色层2605是执行彩色显示所需的。在RGB系统中，为像素提供与红、绿和蓝的颜色对应的着色层。起偏振片2606和2607以及扩散片2613设置在TFT衬底2600和对衬底2601的外部。光源包括冷阴极管2610和反射片2611。电路板2612通过柔性线路板2609连接到TFT衬底2600的布线电路部分2608，并且包括诸如控制电路或电源电路之类的外部电路。起偏振板和液晶层可隔着延迟片(retardation plate)来层叠。

对于液晶显示模块，能够使用扭转向列(TN)模式、共面转换(IPS)模式、边缘场转换(FFS)模式、多畴垂直取向(MVA)模式、图案垂直取向(PVA)模式、轴向对称定向微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等。

通过上述步骤，能够制造作为半导体器件的极可靠液晶显示面板。

通过使用本说明书中公开的显示装置来制造上述液晶显示装置，栅极布线或源极布线能够使用包含Cu的导电材料来形成；因此，能够防止布线电阻的增加。相应地，能够实现液晶显示装置的操作速度的增加和功率消耗的降低，由此能够提供能够具有大屏幕或高清晰度屏幕的液晶显示装置。

这个实施例可适当地结合其它实施例中所述的任何结构来实现。

(实施例8)

在这个实施例中，将描述作为半导体器件的一个示例的电子纸。

实施例1至4的任一个中所述的薄膜晶体管能够用于电子纸，其中电子墨水由电连接到开关元件的元件来驱动。电子纸张又称作电泳显示装置(电泳显示器)，并且其优点在于，它具有与普通纸张相同等级的可读性，具有比其它显示装置更小的功耗，并且可使它薄而轻便。

存在各种模式的电泳显示器。电泳显示器包括散布于溶剂或溶解物中的多个微囊；每个微囊包含带正电的第一粒子和带负电的第二粒子。在将电场施加到微囊，微囊中的粒子沿彼此相反的方向移动，并且仅显示在一侧所聚集的粒子的颜色。注意，第一粒子或第二粒子包括着色剂，并且在没有电场时不移动。第一粒子和第二粒子具有不同颜色(可以是无色的)。

因此，电泳显示器利用所谓的介电泳效应，由此，具有高介电常数的物质移动到高电场区域。

其中上述微囊散布于溶剂中的溶液称作电子墨水。电子墨水能够印刷到玻璃、塑料、织物、纸张等之上。此外，通过使用滤色器或者包括着色剂的粒子，还能够实现彩色显示器。

另外，如果多个上述微囊适当地设置在有源矩阵衬底之上以便夹入两个电极之间，则有源矩阵显示装置能够完成，并且能够通过向微囊施加电场来显示图像。例如，能够使用采用实施例1和实施例2中公开的薄膜晶体管所形成的有源矩阵衬底。

注意，微囊中的第一粒子和第二粒子可由导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料的任一个来形成，或者由其合成材料来形成。

图22示出作为半导体器件的一个示例的有源矩阵电子纸。半导体器件中使用的薄膜晶体管581能够按照与实施例1至3的任一个中所述的薄膜晶体管相似的方式来制造。

图22的电子纸张是其中采用扭转球显示系统的显示装置的一个示例。扭转球显示系统指的是一种方法，其中，各以黑色和白色着色的球形粒子设置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并且电位差在第一电极层与第二电极层之间生成，以便控制球形粒子的取向，从而进行显示。

在衬底580之上形成的薄膜晶体管581是底栅薄膜晶体管，并且覆盖有与半导体层相接触的绝缘层583。绝缘层591在衬底580之上形成。绝缘层592在薄膜晶体管的栅电极之上形成。半导体层597在绝缘层592之上形成。薄膜晶体管581的源电极582a和漏电极582b在半导体层597之上形成。半导体层597、源电极582a和漏电极582b覆盖有绝缘层583。源极布线599a和源极布线599b在绝缘层583之上形成，并且通过绝缘层583中形成的接触孔连接到薄膜晶体管581的源电极582a。绝缘层598形成为覆盖源极布线599a、源极布线599b和薄膜晶体管581。

薄膜晶体管581的漏电极582b通过绝缘层585中形成的开口与第一电极层587相接触，由此薄膜晶体管581电连接到第一电极层587。在第一电极层587与衬底596上形成的第二电极层588之间，设置各具有黑色区域590a、白色区域590b以及区域周围填充有液体的空腔594的球形粒子589。球形粒子589周围的空间填充有诸如树脂之类的填充物595。第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接到设置在与薄膜晶体管581相同的衬底之上的公共电位线。借助于公共连接部分，第二电极层588能够通过设置在衬底对之间的导电粒子电连接到公共电位线。

此外，使用电泳元件代替扭转球。使用直径大约为10μm至200μm、其中封装透明液体、正充电白色粒子和负充电黑色粒子的微囊。在设置于第一电极层与第二电极层之间的微囊中，当电场由第一电极层和第二电极层来施加时，白色粒子和黑色粒子朝彼此相反侧移动，使得可显示白色或黑色。使用这种原理的显示元件是电泳显示元件，并且包括电泳显示元件的装置一般称作电子纸。电泳显示元件具有比液晶显示元件更高的反射率，因此辅助光是不必要的，功率消耗较低，并且在昏暗环境能够识别显示部分。另外，甚至当没有向显示部分提供电力时，也能够保持曾经已经显示的图像。相应地，甚至当具有显示功能的半导体器件(可简单地称作显示装置或者提供有显示装置的半导体器件)没有连接到无线电波源时，也能够存储所显示的图像。

通过上述步骤，能够制造作为半导体器件的极可靠电子纸。

通过使用实施例1至3中所述的显示装置来制造上述电子纸，栅极布线或源极布线能够使用包含Cu的导电材料来形成；因此，能够防止布线电阻的增加。相应地，能够实现电子纸的操作速度的增加和功率消耗的降低，由此能够提供能够具有大屏幕或高清晰度屏幕的电子纸。

这个实施例可适当地结合其它实施例中所述的任何结构来实现。

(实施例9)

将描述作为半导体器件的发光显示装置的一个示例。作为显示装置的显示元件，在这里描述利用电致发光的发光元件。利用电致发光的发光元件按照发光材料是有机化合物还是无机化合物来分类。一般来说，前一种称作有机EL元件，而后一种称作无机EL元件。

在有机EL元件中，通过向发光元件施加电压，电子和空穴从一对电极单独注入包含发光有机化合物的层，并且电流流动。然后，那些截流子(即电子和空穴)经过复合，因而激发发光有机化合物。当发光有机化合物从激发状态弛豫到基态时，发出光。由于这种机制，这个发光元件称作电流激发发光元件。

无机EL元件按照其元件结构分为分散类型无机EL元件和薄膜无机EL元件。分散类型无机EL元件具有发光层，其中发光材料的颗粒在粘合剂中分散，并且其发光机制是利用施体级和受体级的施体-受体复合类型光发射。薄膜无机EL元件具有一种结构，其中发光层夹在介电层之间，并且其光发射机制是利用金属离子的内壳电子跃迁的局部类型光发射，其中介电层又夹在电极之间。注意，在这里使用有机EL元件作为发光元件来进行描述。

图16示出作为能够通过数字时间灰度(digital time grayscale)方法来驱动的半导体器件的一个示例的像素结构的示例。

将描述能够应用能够通过数字时间灰度驱动来驱动的像素的结构和操作。在这个示例中，一个像素包括两个n沟道晶体管。

像素6400包括开关晶体管6401、用于驱动发光元件的晶体管6402、发光元件6404和电容器6403。开关晶体管6401的栅极连接到扫描线6406，开关晶体管6401的第一电极(源电极和漏电极其中之一)连接到信号线6405，并且开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接到用于驱动发光元件的晶体管6402的栅极。用于驱动发光元件的晶体管6402的栅极经由电容器6403连接到电源线6407，用于驱动发光的晶体管6402的第一电极连接到电源线6407，并且用于驱动发光元件的晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接到设置在同一衬底之上的公共电位线。

注意，发光元件6404的第二电极(公共电极6408)设置成低电源电位。注意，低电源电位是比提供给电源线6407的高电源电位要低的电位。例如，GND或0V可设置为低电源电位。高电源电位与低电源电位之间的电位差施加到发光元件6404，使得电流流经发光元件6404，由此发光元件6404发光。因此，每个电位设置成使得高电源电位与低电源电位之间的差大于或等于发光元件6404的正向阈值电压。

当用于驱动发光元件的晶体管6402的栅极电容用作电容器6403的替代时，能够省略电容器6403。用于驱动发光元件的晶体管6402的栅极电容可在沟道区与栅电极之间形成。

在这里，在采用电压输入电压驱动方法的情况下，将视频信号输入到用于驱动发光元件的晶体管6402的栅极，以便使用于驱动发光元件的晶体管6402完全导通或截止。也就是说，用于驱动发光元件的晶体管6402工作在线性区域，并且因而比电源线6407的电压要高的电压施加到用于驱动发光元件的晶体管6402的栅极。注意，高于或等于电源线电压与用于驱动发光元件的晶体管6402的V_th之和的电压施加到信号线6405。

在采用模拟灰度方法来代替数字时间灰度方法的情况下，能够通过以不同方式输入信号来使用与图16中相同的像素结构。

在采用模拟灰度方法的情况下，大于或等于作为发光元件6404的正向电压与用于驱动发光元件的晶体管6402的V_th之和的电压的电压施加到用于驱动发光元件的晶体管6402的栅极。发光元件6404的正向电压指的是得到预期亮度的电压，并且至少大于正向阈值电压。通过输入视频信号以便使用于驱动发光元件的晶体管6402能够工作在饱和区域，能够将电流提供给发光元件6404。为了用于驱动发光元件的晶体管6402能够工作在饱和区域，电源线6407的电位设置成高于用于驱动发光元件的晶体管6402的栅极电位。当使用模拟视频信号时，有可能按照视频信号将电流馈送到发光元件6404，并且执行模拟灰度驱动。

注意，像素结构并不局限于图16所示。例如，图16中的像素还能够包括开关、电阻器、电容器、晶体管、逻辑电路等。

接下来将参照图17A至图17C来描述发光元件的结构。在这里，将使用驱动器TFT是n沟道TFT的示例来描述像素的截面结构。用于驱动用于图17A至图17C所示的半导体器件的发光元件的TFT 7001、7011和7021能够按照与实施例1至3的任一个中所述的薄膜晶体管相似的方式来制造。

为了抽取从发光元件所发出的光，阳极和阴极中的至少一个应当是透明的。有在与薄膜晶体管相同的衬底之上形成的发光元件的以下结构：顶部发光结构，其中光通过与衬底相对的表面来抽取；底部发光结构，其中光通过衬底表面来抽取；以及双重发光结构，其中光通过与衬底相对的表面和衬底表面来抽取。像素结构能够适用于具有这些发光结构的任一种的发光元件。

将参照图17A来描述具有底部发光结构的发光元件。

在用于驱动发光元件的TFT 7011属于n型并且光从发光元件7012发射到阴极7013侧的情况下的像素的截面图。图17A中，发光元件7012的阴极7013在电连接到用于驱动发光元件的TFT 7011的透光导电膜7017之上形成，并且EL层7014和阳极7015按照这个顺序层叠在阴极7013之上。绝缘层7031在衬底之上形成。绝缘层7032在用于驱动发光元件的TFT 7011的栅电极之上形成。绝缘层7037和绝缘层7039在用于驱动发光元件的TFT 7011的源电极和漏电极之上形成。源极布线7018a和源极布线7018b在绝缘层7037之上形成，并且通过绝缘层7037中形成的接触孔连接到用于驱动发光元件的TFT 7011的源电极。注意，透光导电膜7017通过保护绝缘层7035、覆盖层7034、滤色器层7033、绝缘层7039和绝缘层7037中形成的接触孔电连接到用于驱动发光元件的TFT 7011的漏电极。

作为透光导电膜7017，能够使用例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡的透光导电膜。

各种材料的任一种能够用于阴极7013。具体来说，阴极7013优选地使用具有低功函数的材料来形成，例如诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任意这些金属的合金(例如MG:Ag或Al:Li)或者诸如Yb或Er之类的稀土金属等等。图17A中，阴极7013的厚度设置成使得能够透射光(优选地为大约5nm至30nm)。例如，厚度为20nm的铝膜用作阴极7013。

注意，透光导电膜和铝膜可层叠并且有选择地蚀刻以形成透光导电膜7017和阴极7013；在这种情况下，透光导电膜7017和阴极7013能够使用相同掩模来蚀刻，这是优选的。

阴极7013的周边部分覆盖有间隔物7019。间隔物7019使用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，间隔物7019使用光敏树脂材料来形成，以便在阴极7013之上具有开口，并且开口的侧壁作为具有连续曲率的斜面来形成。在光敏树脂材料用于间隔物7019的情况下，能够省略形成抗蚀剂掩模的步骤。

在阴极7013和间隔物7019之上形成的EL层7014可作为单层或者多层的叠层来形成。当EL层7014作为多层的叠层来形成时，通过将电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在阴极7013之上，来形成EL层7014。注意，并非需要设置所有这些层。

层叠顺序并不局限于以上所述，而是空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照这个顺序层叠在阴极7013之上。但是，当从功率消耗的观点来看，因为能够降低功率消耗，所以优选的是电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在阴极7013之上。

作为在EL层7014之上形成的阳极7015，能够采用各种材料，并且例如优选地使用具有高功函数的诸如氮化钛、氮化锆、Ti、W、Ni、Pt或Cr之类的材料或者诸如ITO、IZO或ZnO之类的透光导电材料。此外，遮挡膜7016、例如遮挡光的金属或者反射光的金属设置在阳极7015之上。在这个实施例中，ITO膜用作阳极7015，并且Ti膜用作遮挡膜7016。

发光元件7012对应于其中EL层7014夹在阴极7013与阳极7015之间的区域。在图17A所示的元件结构中，光从发光元件7012发射到阴极7013侧，如箭头所示。

注意，其中透光导电膜用作栅电极的一个示例如图17A所示；因此，从发光元件7012所发射的光经过滤色器层7033并且向外发射。

滤色器层7033通过诸如喷墨方法和印刷方法的微滴排放方法、使用光刻技术的蚀刻方法等来形成。

滤色器层7033覆盖有覆盖层7034，并且还覆盖有保护绝缘层7035。注意，虽然覆盖层7034在图17A中具有小厚度，但是覆盖层7034具有平面化因滤色器层7033引起的粗糙度的功能。

在保护绝缘层7035、覆盖层7034、滤色器层7033、绝缘层7037和绝缘层7039中形成并且达到漏电极的接触孔定位成与间隔物7019重叠。图17A中，达到漏电极和间隔物7019的接触孔相互重叠，由此能够改进孔径比。

接下来将参照图17B来描述具有双重发光结构的发光元件。

图17B中，发光元件7022的阴极7023在电连接到用于驱动发光元件的TFT 7021的透光导电膜7027之上形成，并且EL层7024和阳极7025按照这个顺序层叠在阴极7023之上。绝缘层7041在衬底之上形成。绝缘层7024在用于驱动发光元件的TFT 7021的栅电极之上形成。绝缘层7047和绝缘层7049在用于驱动发光元件的TFT 7021的源电极和漏电极之上形成。源极布线7028a和源极布线7028b在绝缘层7047之上形成，并且通过绝缘层7047中形成的接触孔连接到用于驱动发光元件的TFT 7021的源电极。注意，透光导电膜7027通过保护绝缘层7045、覆盖层7044、滤色器层7043、绝缘层7049和绝缘层7047中形成的接触孔电连接到用于驱动发光元件的TFT 7021的漏电极。

作为透光导电膜7027，能够使用例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡的透光导电膜。

各种材料的任一种能够用于阴极7023。具体来说，阴极7023优选地使用具有低功函数的材料来形成，例如诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任意这些金属的合金(例如MG:Ag或Al:Li)或者诸如Yb或Er之类的稀土金属等等。在这个实施例中，阴极7023的厚度设置成使得能够透射光(优选地为大约5nm至30nm)。例如，厚度为20nm的铝膜用作阴极7023。

注意，透光导电膜和铝膜可层叠并且有选择地蚀刻以形成透光导电膜7027和阴极7023；在这种情况下，透光导电膜7027和阴极7023能够使用相同掩模来蚀刻，这是优选的。

阴极7023的周边部分覆盖有间隔物7029。间隔物7029使用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，间隔物7029使用光敏树脂材料来形成，以便在阴极7023之上具有开口，并且开口的侧壁作为具有连续曲率的斜面来形成。在光敏树脂材料用于间隔物7029的情况下，能够省略形成抗蚀剂掩模的步骤。

在阴极7023和间隔物7029之上形成的EL层7024可作为单层或者多层的叠层来形成。当EL层7024作为多层的叠层来形成时，通过将电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在阴极7023之上，来形成EL层7024。注意，并非需要设置所有这些层。

层叠顺序并不局限于以上所述，而是空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照这个顺序层叠在阴极7023之上。但是，当从功率消耗的观点来看，因为能够降低功率消耗，所以优选的是电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在阴极7023之上。

作为在EL层7024之上形成的阳极7025，能够采用各种材料，并且优选地使用具有高功函数的材料、例如ITO、IZO、ZnO等的透光导电材料。在这个实施例中，包含氧化硅的ITO膜用作阳极7025。

发光元件7022对应于其中EL层7024夹在阴极7023与阳极7025之间的区域。在图17B所示的元件结构中，光从发光元件7022发射到阳极7025侧和阴极7013侧，如箭头所示。

注意，其中透光导电膜用作栅电极层的一个示例如图17B所示；因此，从发光元件7022发射到阴极7023的光经过滤色器层7043并且向外发射。

滤色器层7043通过诸如喷墨方法和印刷方法的微滴排放方法、使用光刻技术的蚀刻方法等来形成。

滤色器层7043覆盖有覆盖层7044，并且还覆盖有保护绝缘层7045。

在保护绝缘层7045、覆盖层7044、滤色器层7043、绝缘层7047和7049中形成并且达到漏电极的接触孔定位成与间隔物7029重叠。达到漏电极和间隔物7029的接触孔相互重叠，由此阳极7025侧的孔径比能够与阴极7023侧的孔径比近似相同。

注意，当使用具有双重发光结构的发光元件并且对两个显示表面执行全色显示时，从阳极7025侧所发射的光没有经过滤色器层7043；因此，提供有另一个滤色器层的密封衬底优选地设置在阳极7025之上。

将参照图17C来描述具有顶部发光结构的发光元件。

图17C是在用于驱动发光元件的TFT 7001是n沟道TFT并且光从发光元件7002发射到阳极7005侧的情况下的像素的截面图。图17C中，形成电连接到用于驱动发光元件的TFT 7001的发光元件7002的阴极7003，并且EL层7004和阳极7005按照这个顺序层叠在阴极7003之上。绝缘层7051在衬底之上形成。绝缘层7052在用于驱动发光元件的TFT 7001的栅电极之上形成。绝缘层7057和绝缘层7059在用于驱动发光元件的TFT 7001的源电极和漏电极之上形成。源极布线7008a和源极布线7008b在绝缘层7057之上形成，并且通过绝缘层7057中形成的接触孔连接到用于驱动发光元件的TFT 7001的源电极。注意，阴极7003通过绝缘层7057和7059中形成的接触孔电连接到用于驱动发光元件的TFT 7001的漏电极。

各种材料的任一种能够用于阴极7003。具体来说，阴极7003优选地使用具有低功函数的材料来形成，例如诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任意这些金属的合金(例如MG:Ag或Al:Li)或者诸如Yb或Er之类的稀土金属等等。

阴极7003的周边部分覆盖有间隔物7009。间隔物7009使用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，间隔物7009使用光敏树脂材料来形成，以便在阴极7003之上具有开口，并且开口的侧壁作为具有连续曲率的斜面来形成。在光敏树脂材料用于间隔物7009的情况下，能够省略形成抗蚀剂掩模的步骤。

在阴极7003和间隔物7009之上形成的EL层7004可作为单层或者多层的叠层来形成。当EL层7004作为多层的叠层来形成时，通过将电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在阴极7003之上，来形成EL层7004。注意，并非需要设置所有这些层。

层叠顺序并不局限于以上所述，而是空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照这个顺序层叠在阴极7003之上。在这些层按照这个顺序层叠的情况下，阴极7003用作阳极。

图17C中，空穴注入层、空穴传输层、发光层、电子传输层和电子注入层按照这个顺序层叠在其中Ti膜、铝膜和Ti膜按照这个顺序层叠的层叠膜之上，并且其上形成MG:Ag合金薄膜的叠层。

但是，当从功率消耗的观点来看，因为能够降低功率消耗，所以优选的是电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在阴极7003之上。

阳极7005使用透射光的透光导电材料来形成，并且例如可使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡等的透光导电膜。

发光元件7002对应于其中EL层7004夹在阴极7003与阳极7005之间的区域。在图17C所示的像素中，光从发光元件7002发射到阳极7005侧，如箭头所示。

图17C中，用于驱动发光元件的TFT 7001的漏电极通过绝缘层7057和7059中形成的接触孔电连接到阴极7003。对于平面化绝缘层7053，能够使用诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯基树脂、聚酰胺或环氧树脂之类的有机材料。作为这类有机材料的备选，有可能使用低介电常数材料(低k材料)、硅氧烷基树酯、磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)等。注意，可通过层叠由这些材料所形成的多个绝缘膜，来形成平面化绝缘层7053。取决于材料，能够通过诸如溅射方法、SOG方法、旋涂方法、浸涂方法、喷涂方法或微滴排放方法(例如喷墨方法、丝网印刷或胶印)之类的方法或者通过使用诸如刮刀、辊涂机、幕涂机或刮刀式涂布机等的工具(设备)，来形成平面化绝缘层7053。保护绝缘层7055在平面化绝缘层7053之上形成。

间隔物7009设置成使得将阴极7003和相邻像素的阴极绝缘。间隔物7009使用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，间隔物7009使用光敏树脂材料来形成，以便在阴极7003之上具有开口，并且开口的侧壁作为具有连续曲率的斜面来形成。在光敏树脂材料用于间隔物7009的情况下，能够省略形成抗蚀剂掩模的步骤。

在图17C的结构中，当执行全色显示时，例如，发光元件7002用作绿色发光元件，相邻发光元件之一用作红色发光元件，以及另一个用作蓝色发光元件。备选地，能够进行全色显示的发光显示装置可使用包括白色发光元件的四种发光元件以及三种发光元件来制造。

在图17C的结构中，能够进行全色显示的发光显示装置可按照如下方式来制造：使得设置的所有多个发光元件为白色发光元件，并且具有滤色器等的密封衬底设置在发光元件7002上。当呈现单色、如白色的材料被形成并且然后与滤色器或颜色转换层相结合时，能够执行全色显示。

不用说，也能够执行单色光发射的显示。例如，照明系统可借助于白光发射来形成，或者背景色发光装置可借助于单色光发射来形成。

必要时，可设置光学膜、例如包括圆偏振片的起偏振膜。

虽然有机EL元件在这里描述为发光元件，但是无机EL元件备选地能够作为发光元件来设置。

虽然描述了其中控制发光元件的驱动的薄膜晶体管(用于驱动发光元件的TFT)电连接到发光元件的示例，但是可采用其中用于控制电流的TFT连接在用于驱动发光元件的TFT与发光元件之间的结构。

当结构未设置有发光元件或间隔物时，这个实施例能够应用于液晶显示装置。液晶显示装置的情况如图37所示。

图37中，提供电连接到驱动器TFT 7061的发光导电膜7067。绝缘层7071在衬底之上形成。绝缘层7072在驱动器TFT 7061的栅电极之上形成。绝缘层7077和绝缘层7079在驱动器TFT 7061的源电极和漏电极之上形成。源极布线7068a和源极布线7068b在绝缘层7077之上形成，并且通过绝缘层7077中形成的接触孔连接到驱动器TFT 7061的源电极。透光导电膜7067通过绝缘层7077和绝缘层7079中形成的接触孔电连接到驱动器TFT 7061的漏电极。

作为透光导电膜7067，能够使用例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡的透光导电膜。

注意，图37中，从背光等所发射的光经过滤色器层7063并且向外发射。滤色器层7063通过诸如喷墨方法和印刷方法的微滴排放方法、使用光刻技术的蚀刻方法等来形成。

滤色器层7063覆盖有覆盖层7064，并且还覆盖有保护绝缘层7065。注意，虽然覆盖层7064在图37中具有小厚度，但是覆盖层7064具有平面化因滤色器层7063引起的粗糙度的功能。

通过在透光导电膜7067之上设置液晶层，该结构能够应用于液晶显示装置。

接下来，将参照图15A和图15B来描述作为半导体器件的一个实施例的发光显示面板(又称作发光面板)的外观和截面。图15A是其中在第一衬底之上形成的薄膜晶体管和发光元件采用密封剂密封在第一衬底与第二衬底之间的面板的平面图。图15B是沿图15A的线H-I所截取的截面图。

密封剂4505设置成以便围绕设置在第一衬底4501之上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。另外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b之上。相应地，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充物4507一起通过第一衬底4501、密封剂4505和第二衬底4506来密封。优选的是，面板因而采用保护膜(例如接合膜或者紫外线固化树脂膜)或者具有高气密性和极小脱气的覆盖材料来封装(密封)，使得像素部分4502、信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b没有暴露于空气。

在第一衬底4501之上形成的像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b各包括多个薄膜晶体管。像素部分4502中包含的薄膜晶体管4510和信号线驱动电路4503a中包含的薄膜晶体管4509在图15B中作为示例示出。绝缘层4541和4543设置在薄膜晶体管4509和4510之上，并且绝缘层4544设置在薄膜晶体管4510之上。另外，绝缘层4545设置在第一衬底4501之上，并且绝缘层4546设置在薄膜晶体管的栅电极之上。源极布线4548设置在绝缘层4541之上，并且通过绝缘层4541中形成的接触孔连接到薄膜晶体管4510的源电极。

实施例1至3中描述的薄膜晶体管的任一个能够用作薄膜晶体管4509和4510。在这个实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。

导电层4540设置在与驱动器电路的薄膜晶体管4509中的半导体层的沟道形成区重叠的绝缘层4543的一部分之上。导电层4540设置在与半导体层的沟道形成区重叠的位置，由此能够控制薄膜晶体管4509的阈值电压。另外，BT测试之前和之后的薄膜晶体管4509的阈值电压的变化量能够降低。导电层4540的电位可与薄膜晶体管4509的栅电极的电位相同或不同。导电层4540还能够用作第二栅电极。备选地，导电层4540的电位可以是GND或0V，或者导电层4540可处于浮动状态。

形成作为平面化绝缘膜的绝缘层4544。绝缘层4544能够使用与实施例7中所述的绝缘层4021相似的材料和方法来形成。在这里，丙烯酸树脂用于绝缘层。

此外，参考标号4511表示发光元件。作为发光元件4511中包含的像素电极的第一电极层4517电连接到薄膜晶体管4510的源电极或漏电极。注意，虽然在这个实施例中，发光元件4511具有包括第一电极层4517、电致发光层4512和第二电极层4513的叠层结构，但是发光元件4511的结构并不局限于此。发光元件4511的结构能够根据例如从发光元件4511抽取光的方向来适当地改变。

间隔物4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是，间隔物使用光敏材料来形成，以便在第一电极层4517之上具有开口，并且开口的侧壁作为具有连续曲率的斜面来形成。

电致发光层4512可作为单层或者多层的叠层来形成。

为了防止氧、氢、水分、二氧化碳等进入发光元件4511，保护膜可在第二电极层4513和间隔物4520之上形成。作为保护膜，能够形成氮化硅膜、氮氧化硅膜、DLC膜等。

另外，各种信号和电势从FPC 4518a和4518b提供给信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b或者像素部分4502。

连接端子电极4515使用与发光元件4511中包含的第一电极层4517相同的导电膜来形成。端子电极4516使用与薄膜晶体管4509和4510中包含的源和漏电极相同的保护膜来形成。

连接端子电极4515经由各向异性导电膜4519电连接到FPC 4518a中包含的端子。

位于从发光元件4511抽取光的方向中的第二衬底需要具有透光性质。在那种情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸树脂膜之类的透光材料。

作为填充物4507，能够使用紫外线固化树脂或热固树脂以及例如氮或氩等惰性气体。例如，能够使用聚(氯乙烯)(PVC)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅树脂、聚(乙烯醇丁缩醛)(PVB)或者乙烯与乙酸乙烯酯(EVA)的共聚物。例如，氮可用作填充物。

在需要时，诸如起偏振片、圆偏振片(包括椭圆偏振片)、延迟片(四分之一波片或半波片)和滤色器之类的光学膜可适当地设置在发光元件的发光表面上。此外，起偏振片或圆偏振片可提供有抗反射膜。例如，能够执行防眩光处理，通过该处理，反射光能够经由表面的凸出部分和凹陷部分来扩散，以便降低眩光。

作为信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b，可安装通过使用单晶半导体膜或多晶半导体膜在单独制备的衬底之上形成的驱动器电路。备选地，只有信号线驱动器电路或其一部分或者只有扫描线驱动器电路或其一部分可单独形成并且然后安装。该结构并不局限于图15A和图15B所示的结构。

通过上述步骤，能够制造作为半导体器件的极可靠的发光显示装置(显示面板)。

通过使用本说明书中公开的显示装置来制造上述发光显示装置，栅极布线或源极布线能够使用包含Cu的导电材料来形成；因此，能够防止布线电阻的增加。相应地，能够实现发光显示装置的操作速度的增加和功率消耗的降低，由此能够提供能够具有大屏幕或高清晰度屏幕的发光显示装置。

这个实施例可适当地结合其它实施例中所述的任何结构来实现。

(实施例10)

本说明书中公开的半导体器件能够应用于电子纸。电子纸能够在所有领域中用于显示信息的电子装置。例如，电子纸能够应用于电子书籍阅读器(电子书阅读器)、海报、诸如列车之类的车辆中的广告、诸如信用卡之类的各种卡的显示器。图24A和图24B以及图25示出电子装置的示例。

图24A示出使用电子纸所形成的海报2631。在广告介质是印刷纸张的情况下，广告由手更换；但是，当使用电子纸时，广告显示能够在短时间内改变。此外，能够在没有显示缺陷的情况下得到稳定图像。注意，海报可配置成无线地传送和接收数据。

通过使用本说明书中公开的显示装置来制造海报3631，栅极布线或源极布线能够使用包含Cu的导电材料来形成；因此，能够防止布线电阻的增加。相应地，能够实现显示装置的操作速度的增加和功率消耗的降低，由此能够提供能够具有大屏幕或高清晰度屏幕的海报2631。

图24B示出例如列车等车辆中的广告2632。在广告介质是印刷纸张的情况下，广告由手更换；但是，当使用电子纸时，广告显示能够无需人力而在短时间内改变。此外，能够在没有显示缺陷的情况下得到稳定图像。注意，车辆中的广告可配置成无线地传送和接收数据。

通过使用本说明书中公开的显示装置来制造车辆中的广告2632，栅极布线或源极布线能够使用包含Cu的导电材料来形成；因此，能够防止布线电阻的增加。相应地，能够实现显示装置的操作速度的增加和功率消耗的降低，由此能够提供能够具有大屏幕或高清晰度屏幕的车辆中的广告2632。

图25示出电子书籍阅读器的一个示例。例如，电子书籍阅读器2700包括两个壳体，即壳体2701和壳体2703。壳体2701和壳体2703与铰链2711结合，使得电子书籍阅读器2700能够沿铰链2711开启和闭合。通过这种结构，能够像纸书一样来处理电子书籍阅读器2700

显示部分2705和显示部分2707分别结合在壳体2701和壳体2703中。显示部分2705和显示部分2707可显示一个图像或者不同图像。在其中显示部分2705和显示部分2707显示不同图像的情况下，例如右侧的显示部分(图25中的显示部分2705)能够显示文本，而左侧的显示部分(图25中的显示部分2707)能够显示图像。

图25示出其中壳体2701提供有操作部分等的一个示例。例如，壳体2701提供有电源开关2721、操作按键2723、扬声器2725等。能够采用操作按键2723来翻页。注意，键盘、指针装置等可设置在与壳体的显示部分相同的表面上。此外，外部连接端子(耳机端子、USB端子、可连接到诸如AC适配器或USB缆线之类的各种缆线的端子)、存储介质插入部分等等可设置在壳体的背面或侧表面上。此外，电子书籍阅读器2700可具有电子词典的功能。

电子书籍阅读器2700可配置成无线传送和接收数据。通过无线通信，预期书籍数据等等能够从电子书籍服务器购买和下载。

(实施例11)

本说明书中公开的半导体器件可适用于各种电子装置(包括游戏机)。这类电子装置的示例是电视装置(又称作电视或电视接收器)、计算机等的监视器、诸如数码相机或数字摄像机之类的照相装置、数码相框、移动电话手机(又称作移动电话或移动电话装置)、便携游戏控制台、便携信息终端、音频再现装置、诸如弹球机之类的大型游戏机等。

图26A示出电视装置的一个示例。在电视装置9600中，显示部分9603结合在壳体9601中。显示部分9603能够显示图像。在这里，壳体9601由支架9605来支承。

电视装置9600能够与壳体9601的操作开关或者独立遥控9610配合操作。能够采用遥控9610的操作按键9609来切换频道和控制音量，由此能够控制显示部分9603上显示的图像。此外，遥控9610可提供有显示部分9607，用于显示从遥控9610所输出的数据。

注意，电视装置9600提供有接收器、调制解调器等。通过接收器，能够接收一般电视广播。此外，当显示装置通过有线或无线经由调制解调器连接到通信网络时，能够执行单向(从发送器到接收器)或双向(在发送器与接收器之间或者在接收器之间)信息通信。

通过使用本说明书中公开的显示装置来制造电视装置9600，栅极布线或源极布线能够使用包含Cu的导电材料来形成；因此，能够防止布线电阻的增加。相应地，能够实现显示装置的操作速度的增加和功率消耗的降低，由此能够提供能够具有大屏幕或高清晰度屏幕的电视装置9600。

图26B示出数码相框的一个示例。例如，在数码相框9700中，显示部分9703结合到壳体9701中。显示部分9703能够显示各种图像。例如，显示部分9703能够显示采用数码相机等拍摄的图像数据，并且像通常的相框那样起作用。

注意，数码相框9700提供有操作部分、外部连接端子(USB端子、可连接到诸如USB缆线之类的各种缆线的端子)、存储介质插入部分等。虽然这些组件可设置在与显示部分相同的表面上，但是为了设计美学，优选的是将它们设置在侧表面或背面。例如，将存储采用数码相机所拍摄的图像数据的存储介质插入数码相框的存储介质插入部分并且加载该数据，由此能够在显示部分9703显示图像。

数码相框9700可配置成无线传送和接收数据。通过无线通信，能够加载预期图像数据以便显示。

图27A示出包括两个壳体、即壳体9881和壳体9891的便携游戏控制台，其中壳体9881和壳体9891与接合部分9893连接，使得便携游戏控制台能够开启或折叠。显示部分9882和显示部分9883分别结合在壳体9881和壳体9891中。另外，图27A所示的便携游戏控制台提供有扬声器部分9884、存储介质插入部分9886、LED灯9890、输入部件(操作按键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、转数、距离、光、液体、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射射线、流率、湿度、梯度、振动、气味或红外线)和话筒9889)等等。不用说，便携游戏控制台的结构并不局限于以上所述，而是能够采用至少提供有本说明书中公开的半导体器件的另一种结构。便携游戏控制台可适当地包括附加配件。图27A所示的便携游戏控制台具有读取存储介质中存储的程序或数据以将它在显示部分显示的功能以及通过无线通信与另一个便携游戏控制台共享数据的功能。注意，图27A所示的便携游戏控制台的功能并不局限于以上所述的那些功能，而是便携游戏控制台能够具有各种功能。

图27B示出作为大型游戏机的投币式游戏机的一个示例。在投币式游戏机9900中，显示部分9903结合在壳体9901中。另外，投币式游戏机9900包括例如起动杆或停止开关、投币孔、扬声器等操作部件。不用说，投币式游戏机9900的结构并不局限于以上所述，而是可采用至少提供有本说明书中公开的半导体器件的另一种结构。投币式游戏机9900可适当地包括附加配件。

图28A是示出便携计算机的一个示例的透视图。

在图28A所示的便携计算机中，具有显示部分9303的顶部壳体9301和具有键盘9304的底部壳体9302能够通过闭合连接顶部壳体9301和底部壳体9302的铰链单元相互重叠。便利地携带该便携计算机。在将键盘用于输入数据的情况下，铰链单元开启，使得用户能够看着显示部分9303来输入数据。

除了键盘9304之外，底部壳体9302还包括能够用以执行输入的指针装置9306。当显示部分9303是触控屏时，用户能够通过触摸显示部分的一部分来输入数据。底部壳体9302包括算术功能部分，例如CPU或硬盘。另外，底部壳体9302包括外部连接端口9305，例如符合USB通信标准的通信缆线等的另一个装置插入其中。

顶部壳体9301还包括显示部分9307，显示部分9307能够通过在顶部壳体9301中滑动而存放在其中。通过显示部分9307，能够实现大显示屏幕。另外，用户能够调整可存放显示部分9307的屏幕的角度。如果可存放显示部分9307是触控屏时，用户能够通过触摸可存放显示部分9307的一部分来输入数据。

显示部分9303或者可存放显示部分9307使用诸如液晶显示面板或者采用有机发光元件、无机发光元件等的发光显示面板之类的图像显示装置来形成。

另外，图28A所示的便携计算机能够提供有接收器等，并且能够接收电视广播，以便在显示部分9303或者显示部分9307上显示图像。用户能够通过滑动和展现显示部分9307并且调整其角度，采用整个屏幕来观看TV广播，其中连接顶部壳体9301和底部壳体9302的铰链闭合。在这种情况下，铰链单元没有开启，并且没有在显示部分9303上执行显示。另外，仅执行用于显示电视广播的电路的启动。因此，能够使功率消耗为最小，这对于其电池容量受到限制的便携计算机是有利的。

图28B是用户能够像手表一样佩戴在手腕上的移动电话的一个示例的透视图。

这个移动电话包括主体，主体包括：至少包括电话功能的通信装置和电池；带部分9204，使主体能够佩戴在手腕上；调整部分9205，用于将带部分9204调整成适合手腕；显示部分9201；扬声器9207；以及话筒9208。

另外，主体包括操作开关9203。操作开关9203例如能够用作电源开关、用于改变显示的开关或者用于开始拍摄图像的指令的开关。操作开关9203可以是在按下开关时用于启动因特网的程序的开关。操作开关9203能够配置成具有相应功能。

用户能够通过采用手指或输入笔触摸显示部分9201，控制操作开关9203，或者将语音输入话筒9208，来将数据输入这个移动电话中。图28B中，显示按钮9202在显示部分9201上显示。用户能够通过采用手指等触摸显示按钮9202来输入数据。

此外，主体包括相机部分9206，其中包括具有将通过相机镜头形成的对象的图像转换成电子图像信号的图像拾取部件。注意，不一定提供照相装置部分。

图28B所示的移动电话提供有电视广播的接收器等，并且能够通过接收电视广播在显示部分9201显示图像。另外，移动电话提供有诸如存储器之类的存储装置，并且能够在存储器中记录电视广播。图28B所示的移动电话可具有收集诸如GPS之类的位置信息的功能。

诸如液晶显示面板或者使用有机或无机发光元件的发光显示面板之类的图像显示装置用作显示部分9201。图28B所示的移动电话小巧轻便，并且因而具有有限电池容量。因此，能够以低功率消耗来驱动的面板优选地用作显示部分9201的显示装置。

注意，虽然图28B示出手腕佩戴的电子装置，但是这个实施例并不局限于此，只要电子装置是便携的。

(实施例12)

在这个实施例中，将参照图29至图32来描述包括作为显示元件的液晶元件的液晶显示装置的示例。实施例1至3的任一个中所述的薄膜晶体管能够用作图29至图32的液晶显示装置中包含的TFT 628和629。

作为液晶显示装置的一个示例，将描述垂直取向(VA)液晶显示装置。VA模式的液晶显示装置具有其中控制液晶显示面板的液晶分子的取向的模式。在VA液晶显示装置中，液晶分子在没有电压施加的情况下相对于面板表面沿垂直方向取向。在这个实施例中，具体来说，像素分为一些区域(子像素)，并且分子在其相应区域中沿不同方向取向。这称作多畴(multi-domain)或多畴设计。下面将描述多畴设计的液晶显示装置。

图30和图31分别示出像素电极和对电极。图30是示出其中形成像素电极的衬底侧的平面图。图29示出沿图30的线E-F所截取的截面结构。图31是示出其中形成对电极的衬底侧的平面图。以下描述将参照这些附图进行。

图29中，其上形成了TFT 628、连接到TFT 628的像素电极层624和存储电容器部分630的衬底600以及其上形成了对电极640等的对衬底601设置成相互重叠，并且将液晶注入它们之间。

着色膜636(未示出的第一着色膜、第二着色膜和第三着色膜)和对电极640设置在其中在对衬底601之上没有形成隔离物(未示出)的位置。这个结构使用于控制液晶的取向的凸出644的高度与隔离物不同。取向膜648在像素电极624之上形成。类似地，取向膜646在对电极640上形成。液晶层650在衬底600与对衬底601之间形成。

虽然柱状隔离物在这里用于隔离物，但是可散布珠形隔离物。此外，隔离物也可在设置于衬底600之上的像素电极624之上形成。

TFT 628、电连接到TFT 628的像素电极624和存储电容器部分630在提供有绝缘层661的衬底600之上形成。像素电极层624通过接触孔623连接到布线618，其中接触孔623穿过覆盖TFT 628、源极布线616和存储电容器部分630的绝缘层664、绝缘层664之上的绝缘层666以及绝缘层666之上的绝缘层622。此外，包括源极布线616a和源极布线616b的叠层的源极布线616在绝缘层664之上形成，并且通过绝缘层664中形成的接触孔连接到TFT 628的源电极或漏电极。在这里，实施例1和2中所述的薄膜晶体管能够适当地用作TFT 628。

存储电容器部分630包括：电容器布线604，作为第一电容器布线，并且与TFT 628的栅极布线602同时形成；栅极布线602之上的绝缘层662；以及电容器布线617，作为第二电容器布线，并且与布线618同时形成。在这里，栅极布线602是栅极布线602a和602b的叠层，并且栅极布线602b用作TFT 628的栅电极。电容器布线604也是电容器布线604a和604b的叠层。

像素电极624、液晶层650和对电极640相互重叠，由此形成液晶元件。

图30示出衬底600之上的结构。像素电极624使用实施例1和2中给出的材料来形成。像素电极624提供有狭缝625。提供狭缝625以用于控制液晶的取向。

图30所示的TFT 629、连接到TFT 629的像素电极层626和存储电容器部分631能够分别按照与TFT 628、像素电极624和存储电容器部分630相似的方式来形成。注意，存储电容器部分631中包含的电容器布线605也是电容器布线605a和605b的叠层，这与电容器布线604的情况相似。在这里，TFT 628和TFT 629均连接到源极布线616和栅极布线602。这个液晶显示面板的像素包括像素电极624和626。像素电极624和626各包含在子像素中。

图31示出对衬底侧的结构。对电极640优选地使用与像素电极624相似的材料来形成。对电极640提供有用于控制液晶的取向的凸出644。

图32示出这个像素结构的等效电路。TFT 628和TFT 629均连接到栅极布线602和源极布线616。在这种情况下，当电容器布线604和电容器布线605的电位相互不同时，液晶元件651和液晶元件652的操作能够相互不同。也就是说，液晶的取向受到准确控制，并且通过单独控制电容器布线604和605的电位来增加视角。

当电压施加到提供有狭缝625的像素电极层624时，电场失真(倾斜电场)在狭缝625附近产生。对衬底601侧的狭缝625和凸出644相互交替设置，并且因此有效地产生倾斜电场以控制液晶的取向，由此液晶的取向方向根据位置而改变。也就是说，通过多畴来增加液晶显示面板的视角。

接下来参照图33至图36来描述与以上所述不同的另一种VA液晶显示装置。在下面给出的本发明的结构中，与上述VA液晶显示装置相同或者具有与其相似功能的部分在不同附图中通过相同参考标号来表示，并且将省略其重复描述。

图33和图34示出VA液晶显示面板的像素结构。图34是衬底600的平面图。图33示出沿图34的线Y-Z所截取的截面结构。以下描述将参照这些附图进行。

在这个像素结构中，多个像素电极包含在一个像素中，并且像素电极连接到相应TFT。各TFT通过不同的栅极信号来驱动。也就是说，单独控制施加到多畴像素中的单独像素电极的信号。

像素电极624通过接触孔623经由布线618连接到TFT 628。像素电极626通过接触孔627经由布线619连接到TFT 629。TFT 628的栅极布线602与TFT 629的栅极布线603分隔开，使得可对其提供不同的栅极信号。同时，用作数据线的源极布线616通过绝缘层664中形成的接触孔连接到TFT 628和TFT 629的源电极，并且共用于TFT628与TFT 629之间。作为TFT 628和629的每个，能够适当地使用实施例1和2中所述的薄膜晶体管。还设置电容器布线690。注意，与上述VA液晶显示面板的像素结构相似，栅极布线602是栅极布线602a和602b的叠层，栅极布线603是栅极布线603a和603b的叠层，源极布线616是源极布线616a和616b的叠层，以及电容器布线690是电容器布线690a和690b的叠层。另外，绝缘层661至666如同上述VA液晶显示面板的像素结构中那样来形成。

像素电极624和626具有不同形状，并且通过狭缝625来分隔。像素电极626形成为使得围绕其扩展具有V形的像素电极624。使施加到像素电极624的电压与由TFT 628和629施加到像素电极626的电压是不同的，由此控制液晶的取向。图36示出这个像素结构的等效电路。TFT 628连接到栅极布线602。TFT 629连接到栅极布线603。TFT 628和TFT 629均连接到源极布线616。通过单独控制提供给栅极布线602和603的信号，施加到液晶元件651和652的电压能够相互不同。换言之，通过单独控制TFT 628和629的操作，液晶元件651和652中的液晶的取向能够改变，并且能够增加视角。

对衬底601提供有着色膜636和对电极640。此外，平面化膜637在着色膜636与对电极640之间形成，以便防止液晶的取向失调。图35示出对衬底侧的结构。对电极640是由不同像素所共享的电极，并且具有狭缝641。像素电极层624和626侧的狭缝641和狭缝625相互交替设置成使得有效地产生倾斜电场，并且能够控制液晶的取向。相应地，液晶取向的方向能够根据位置而改变，并且增加视角。注意，图35中，虚线表示在衬底600之上形成的像素电极624和626，并且对电极640与像素电极624和626重叠。

取向膜648在像素电极624和626之上形成，并且取向膜646类似地设置在对电极640上。液晶层650在衬底600与对衬底601之间形成。

液晶元件651通过重叠像素电极624、液晶层650和对电极640来形成。液晶元件652通过重叠像素电极626、液晶层650和对电极640来形成。因此，提供其中液晶元件651和液晶元件652包含在一个像素中的多畴结构。

借助于另一个实施例中所述的显示装置，能够制造例如以上所述的液晶显示装置。虽然描述了垂直取向(VA)液晶显示装置，但是这个实施例并不局限于此。例如，可采用其中水平电场施加到单元的液晶分子以使得驱动液晶以表示灰度的水平电场模式的液晶显示装置(例如IPS液晶显示装置)或者TN液晶。

通过使用本说明书中公开的显示装置来制造上述液晶显示装置，栅极布线或源极布线能够使用包含Cu的导电材料来形成；因此，能够防止布线电阻的增加。相应地，能够实现显示装置的操作速度的增加和功率消耗的降低，由此能够提供能够具有大屏幕或高清晰度屏幕的液晶显示装置。

本申请基于2009年10月9日向日本专利局提交的序号为2009-235750的日本专利申请，通过引用将其完整内容结合于此。

Claims (12)

1.一种半导体器件，包括：

衬底之上的包含氮化硅的第一绝缘层；

所述第一绝缘层之上的包含Cu的第一导电层；

所述第一导电层之上的覆盖所述第一导电层的第二导电层；

所述第二导电层之上的包含氮化硅的第二绝缘层；

所述第二绝缘层之上的岛状半导体层；

所述岛状半导体层之上的用作源电极和漏电极的一对第三导电层；

所述第三导电层对之上的包含氮化硅的第三绝缘层；

第四导电层，通过设置在所述第三绝缘层中的开口电连接到所述第三导电层对中的一个；

第五导电层，包含Cu并且与所述第四导电层重叠；

第四绝缘层，包含氮化硅并且覆盖所述第五导电层；以及

第六导电层，通过设置在所述第三绝缘层和所述第四绝缘层中的开口电连接到所述第三导电层对中的另一个，

其中所述第一导电层和所述第五导电层没有与其中形成薄膜晶体管的沟道的所述岛状半导体层重叠，

其中所述第四导电层包括具有高于Cu的熔点的元素，以及

其中所述第五导电层被所述第三绝缘层、第四绝缘层和所述第四导电层包围。

2.如权利要求1所述的半导体器件，其中，所述第一导电层包含从W、Ta、Mo、Ti、Cr、Al、Zr和Ca中选取的至少一种元素。

3.如权利要求1所述的半导体器件，其中，所述第二导电层包含具有比Cu更高的熔点的元素。

4.如权利要求1所述的半导体器件，

其中，所述岛状半导体层使用非晶半导体、微晶半导体或者多晶半导体来形成。

5.如权利要求1所述的半导体器件，其中，所述第五导电层包含从W、Ta、Mo、Ti、Cr、Al、Zr和Ca中选取的至少一种元素。

6.如权利要求1所述的半导体器件，其中，所述第一导电层的上表面和下表面以及所述第五导电层的上表面和下表面覆盖有包含氮化硅的层。

7.一种用于制造半导体器件的方法，包括：

在衬底之上形成包含氮化硅的第一绝缘层；

在所述第一绝缘层之上形成包含Cu的第一导电层；

在所述第一导电层之上形成覆盖所述第一导电层的第二导电层；

所述第二导电层之上形成包含氮化硅的第二绝缘层；

在所述第二绝缘层之上形成岛状半导体层；

在所述岛状半导体层之上形成用作源电极和漏电极的一对第三导电层；

在所述第三导电层对之上形成包含氮化硅的第三绝缘层；

形成第四导电层，使得所述第四导电层通过设置在所述第三绝缘层中的开口电连接到所述第三导电层对中的一个；

形成与所述第四导电层重叠的包含Cu的第五导电层；

形成覆盖所述第五导电层的包含氮化硅的第四绝缘层；以及

形成第六导电层，使得所述第六导电层通过设置在所述第三绝缘层和所述第四绝缘层中的开口电连接到所述第三导电层对中的另一个，

其中所述第一导电层和所述第五导电层没有与其中形成薄膜晶体管的沟道的所述岛状半导体层重叠，

其中所述第四导电层包括具有高于Cu的熔点的元素，以及

其中所述第五导电层被所述第三绝缘层、第四绝缘层和所述第四导电层包围。

8.如权利要求7所述的用于制造半导体器件的方法，其中，所述第一导电层包含从W、Ta、Mo、Ti、Cr、Al、Zr和Ca中选取的至少一种元素。

9.如权利要求7所述的用于制造半导体器件的方法，其中，所述第二导电层包含具有比Cu更高的熔点的元素。

10.如权利要求7所述的用于制造半导体器件的方法，其中，所述岛状半导体层使用非晶半导体、微晶半导体或者多晶半导体来形成。

11.如权利要求7所述的用于制造半导体器件的方法，其中，所述第五导电层包含从W、Ta、Mo、Ti、Cr、Al、Zr和Ca中选取的至少一种元素。

12.如权利要求7所述的用于制造半导体器件的方法，其中，所述第一导电层的上表面和下表面以及所述第五导电层的上表面和下表面覆盖有包含氮化硅的层。