TWI625847B - 畫素結構及其製作方法 - Google Patents
畫素結構及其製作方法 Download PDFInfo
- Publication number
- TWI625847B TWI625847B TW105129198A TW105129198A TWI625847B TW I625847 B TWI625847 B TW I625847B TW 105129198 A TW105129198 A TW 105129198A TW 105129198 A TW105129198 A TW 105129198A TW I625847 B TWI625847 B TW I625847B
- Authority
- TW
- Taiwan
- Prior art keywords
- source
- drain
- insulating layer
- disposed
- data line
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 28
- 238000004519 manufacturing process Methods 0.000 title description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 116
- 239000002184 metal Substances 0.000 claims abstract description 116
- 239000004065 semiconductor Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 224
- 239000000463 material Substances 0.000 description 25
- 238000005530 etching Methods 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 9
- 239000002131 composite material Substances 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910021389 graphene Inorganic materials 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 graphene nitride Chemical class 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
Abstract
一種畫素結構，包括第一絕緣層、第二金屬層、第二絕緣層以及第三金屬層。第二金屬層設置於第一絕緣層上，第二金屬層具有至少一第一資料線、至少一源極及至少一第一汲極，其中第一資料線與源極電性連接，且第一汲極與第一資料線之間具有第一距離。第二絕緣層設置於第二金屬層上，第二絕緣層至少具有一圖案化開口對應第一汲極設置，且圖案化開口的面積大於第一汲極的面積。第三金屬層具有至少一第二汲極與第一汲極電性連接，第二汲極對應圖案化開口設置於第一汲極上，且第二汲極與第一資料線之間具有第二距離，且第二距離小於第一距離。
Description
本發明係關於一種畫素結構及其製作方法，尤指一種具有高解析度之畫素結構及其製作方法。
隨著顯示科技的進步，市場上對於顯示面板具有高畫質的需求日益漸增。然而，為了製作出高解析度的顯示面板，每一畫素區所佔的面積需越小越好，但目前受限於製程能力，電極與導線的寬度以及彼此之間的間距無法進一步縮短，使得畫素區所佔的面積不易縮小，進而限制了顯示面板的解析度。有鑑於此，如何在有限的製程能力下有效地縮小每一畫素區所佔的面積，確實是產業界亟待解決的一項課題。
本發明之目的之一在於提供一種可以突破製程極限的高解析度之畫素結構及其製作方法。
本發明之一實施例提供一種畫素結構設置於基板上並包括圖案化半導體層、閘極絕緣層、第一金屬層、第一絕緣層、第二金屬層、第二絕緣層、
第三金屬層、第三絕緣層以及畫素電極。圖案化半導體層設置於基板上，而閘極絕緣層設置於圖案化半導體層上。第一金屬層設置於閘極絕緣層上，其中第一金屬層具有至少一閘極線及至少一閘極，且閘極與閘極線電性連接。第一絕緣層設置於第一金屬層上。第二金屬層設置於第一絕緣層上，其中第二金屬層具有至少一第一資料線、至少一源極及至少一第一汲極，其中第一資料線與源極電性連接，且第一汲極在第一方向上與第一資料線之間具有第一距離D1。第二絕緣層設置於第二金屬層上，其中第二絕緣層至少具有一圖案化開口對應第一汲極設置，且圖案化開口的面積實質上大於第一汲極的面積。第三金屬層具有至少一第二汲極與第一汲極電性連接，第二汲極對應圖案化開口設置於第一汲極上，且第二汲極在第一方向上與第一資料線之間具有第二距離D2，且第二距離D2實質上小於第一距離D1。第三絕緣層設置於第三金屬層上，以及畫素電極設置於第三絕緣層上，且畫素電極與第二汲極電性連接。
本發明之另一實施例提供一種畫素結構設置於基板上並包括圖案化半導體層、閘極絕緣層、第一金屬層、第一絕緣層、第二金屬層、第二絕緣層、第三金屬層、第三絕緣層以及畫素電極。圖案化半導體層設置於基板上，閘極絕緣層設置於圖案化半導體層上，以及第一金屬層設置於閘極絕緣層上，其中第一金屬層具有至少一閘極線及至少一閘極，且閘極與閘極線電性連接。第一絕緣層設置於第一金屬層上，第二金屬層設置於第一絕緣層上，其中第二金屬層具有至少一汲極、至少一第一源極與至少一第二源極，其中第一源極及第二源極在第一方向上互相並排設置，且第一源極及第二源極在第一方向上具有第一距離D1。第二絕緣層設置於第二金屬層及第一絕緣層上，其中第二絕緣層具有多個圖案化開口，且圖案化開口分別對應第一源極及第二源極設置。第三金屬層設置於第二金屬層、第二絕緣層及第一絕緣層上並對應圖案化開口設置，
且第三金屬層具有至少一第一資料線、至少一第二資料線、至少一第三源極及至少一第四源極，其中第一資料線及第二資料線在第一方向上分別對應圖案化開口設置，並互相平行設置於第一絕緣層上，第三源極及第四源極對應圖案化開口分別設置於第一源極及第二源極上，且第三源極在第一方向上與第四源極之間具有第二距離D2，且第一距離D1實質上大於第二距離D2。第三絕緣層設置於第三金屬層上，以及畫素電極設置於第三絕緣層上，且畫素電極與汲極電性連接。
1、2‧‧‧畫素結構
100‧‧‧基板
102‧‧‧圖案化半導體層
104‧‧‧重摻雜區
106‧‧‧通道區
108‧‧‧輕摻雜區
110‧‧‧閘極絕緣層
112‧‧‧緩衝層
114‧‧‧第一金屬層
116‧‧‧閘極線
118‧‧‧閘極
120‧‧‧第一絕緣層
122‧‧‧第二金屬層
124‧‧‧第二絕緣層
126‧‧‧圖案化開口
128‧‧‧第三金屬層
130‧‧‧第三絕緣層
132‧‧‧畫素電極
134‧‧‧共通電極
136‧‧‧第四絕緣層
138‧‧‧遮蔽金屬
140‧‧‧分支
D‧‧‧汲極
D1‧‧‧第一距離
D2‧‧‧第二距離
Da‧‧‧第一汲極
Db‧‧‧第二汲極
DL1‧‧‧第一資料線
DL2‧‧‧第二資料線
P‧‧‧距離差
R‧‧‧比值
S‧‧‧源極
Sa‧‧‧第一源極
Sb‧‧‧第二源極
Sc‧‧‧第三源極
Sd‧‧‧第四源極
V1‧‧‧第一接觸洞
V2‧‧‧第二接觸洞
V3‧‧‧第三接觸洞
W1‧‧‧第一線寬
W2‧‧‧第二線寬
X‧‧‧第一方向
Y‧‧‧第二方向
Z‧‧‧垂直投影方向
第1圖為本發明畫素結構之第一實施例的俯視示意圖。
第2圖為第1圖所示畫素結構沿著剖面線A-A’的剖面示意圖。
第3圖為第1圖所示畫素結構沿著剖面線B-B’及C-C’的剖面示意圖。
第4圖與第5圖為畫素結構之第一實施例的製作方法之製程示意圖。
第6圖為本發明畫素結構之第二實施例的俯視示意圖。
第7圖為第6圖所示畫素結構沿著剖面線D-D’及E-E’的剖面示意圖。
第8圖為本發明畫素結構之第三實施例的俯視示意圖。
第9圖為第8圖所示畫素結構沿著剖面線F-F’及G-G’的剖面示意圖。
第10圖與第11圖為畫素結構之第三實施例的製作方法之製程示意圖。
第12圖為本發明畫素結構之第四實施例的俯視示意圖。
第13圖為第12圖所示畫素結構沿著剖面線H-H’及I-I’的剖面示意圖。
為使熟悉本發明所屬技術領域之一般技藝者能更進一步了解本發
明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第3圖，第1圖為本發明畫素結構之第一實施例的俯視示意圖，第2圖為第1圖所示畫素結構沿著剖面線A-A’的剖面示意圖，以及第3圖為第1圖所示畫素結構沿著剖面線B-B’及C-C’的剖面示意圖。為了突顯本實施例之畫素結構1的特色，第1圖僅繪出圖案化半導體層102、第一金屬層114、第二金屬層122、第三金屬層128以及遮蔽金屬138，而第3圖省略繪示第三絕緣層、畫素電極、第四絕緣層及共通電極。如第1圖至第3圖所示，本實施例之畫素結構1係設置於基板100上，畫素結構1包括圖案化半導體層102、閘極絕緣層110、第一金屬層114、第一絕緣層120、第二金屬層122、第二絕緣層124、第三金屬層128、第三絕緣層130。圖案化半導體層102設置於基板100上，本實施例的圖案化半導體層102的形狀為U字形，且材料為多晶矽，但不以此為限。圖案化半導體層102的材料可為其它適合的半導體，例如其它矽基半導體(例如非晶矽、微晶矽)，氧化物半導體(例如氧化銦鎵鋅(IGZO)或其它適合的氧化物半導體材料)或其它適合的半導體材料。圖案化半導體層102包括三個重摻雜區104、兩個通道區106及四個輕摻雜區108。通道區106分別位於兩個重摻雜區104之間，且輕摻雜區108分別設置於通道區106與重摻雜區104之間。圖案化半導體層102的兩端各為一重摻雜區104並分別作為汲極摻雜區與源極摻雜區。此外，圖案化半導體層102與基板100之間可選擇性地設置緩衝層112，其材料包括氧化矽、氮化矽、氮氧化矽或其他絕緣材料，且緩衝層112可為單層結構或複合層結構。
閘極絕緣層110設置於圖案化半導體層102上，且第一金屬層114設置
於閘極絕緣層110上。閘極絕緣層110可包括單層結構或複合層結構，其材料可包括無機絕緣材料例如氧化矽、氮化矽、氮氧化矽、氧化石墨烯、氮化石墨烯、氮氧化石墨烯，或有機絕緣材料(例如：聚亞醯胺(polyimide,PI)、丙烯酸樹脂(Acrylic resin)、苯並環丁烯(benzocyclpbutene(BCB)或其它合適的材料)。第一金屬層114具有至少一閘極線116及至少一閘極118，且閘極118與閘極線116電性連接。本實施例的閘極線116實質上沿第一方向X延伸，且閘極118與閘極線116直接相連接，本實施例的畫素結構1可包括兩個閘極118分別與兩個通道區106在垂直投影方向Z上重疊，其中垂直投影方向Z例如係與基板100的表面垂直之方向。第一金屬層114的材料包括鉬(Mo)、鈦(Ti)或其它金屬材料，金屬合金例如氮化鉬(MoN)、上述材料之組合、或者其它具有低阻值的導電材料。此外，第一金屬層114可為單層結構或複合層結構。在其他實施例中，第一金屬層114也可用透明的導電材料代替。
第一絕緣層120設置於第一金屬層114上，且第二金屬層122設置於第一絕緣層120上。第二金屬層122具有至少一第一資料線DL1、至少一源極S及至少一第一汲極Da。第一資料線DL1實質上沿第二方向Y延伸，並與閘極線116相交。本實施例之第一方向X與第二方向Y具有90度之夾角，但不以此為限。源極S透過第一絕緣層120中的第一接觸洞V1與圖案化半導體層102之一端的重摻雜區104連接，而第一汲極Da透過第一絕緣層120中的第二接觸洞V2與圖案化半導體層102之另一端的重摻雜區104連接。第一資料線DL1與源極S相連接以電性連接。第一汲極Da在第一方向X上與第一資料線DL1之間具有第一距離D1。此外，第一汲極Da具有一接觸端(contact，例如：第一汲極Da的頂端)覆蓋於第二接觸洞V2上，且接觸端的面積大體上與第二接觸洞V2的洞口面積相等，但不以此為限，在變化實施例中，接觸端的面積也可大於第二接觸洞V2的洞口面積。第一
絕緣層120之材料可為有機絕緣材料或無機絕緣材料，且第一絕緣層120可為單層結構或複合層結構，相關材料可選自閘極絕緣層110的材料，在此不再贅述。第二金屬層122可為單層結構或複合層結構，相關材料可選自第一金屬層114的材料，在此亦不再贅述。
第二絕緣層124設置於第二金屬層122上，其中第二絕緣層124至少具有一圖案化開口126對應第一汲極Da設置，且圖案化開口126的面積實質上大於第一汲極Da的面積。換言之，第二絕緣層124並未覆蓋第一汲極Da，但其覆蓋第一資料線DL1及源極S。第三金屬層128具有第二汲極Db對應圖案化開口126設置並設置於第一汲極Da上，其中第二汲極Db覆蓋第一汲極Da之頂面以及側壁，藉此使第二汲極Db與第一汲極Da電性連接。換言之，本實施例第三金屬層128並未覆蓋源極S與第一資料線DL1。本實施例的圖案化半導體層102、閘極118、源極S、第一汲極Da與第二汲極Db構成一開關元件。此外，第二汲極Db在第一方向X上與第一資料線DL1之間具有第二距離D2，第二距離D2實質上小於第一距離D1，其中第二距離D2與第一距離D1具有一距離差P，且距離差P大於等於2微米，但不以此為限。再者，第一汲極Da具有第一線寬W1，第二汲極Db具有第二線寬W2，且第二線寬W2實質上大於第一線寬W1。在本實施例中，第二線寬W2與第一線寬W1具有比值R(例如：R=(W2/W1))，且比值R滿足3≧R≧1.5。此外，第二絕緣層124之材料可為有機絕緣材料或無機絕緣材料，且第二絕緣層124可為單層結構或複合層結構，相關材料可選自閘極絕緣層110的材料，在此不再贅述。第三金屬層128可為單層結構或複合層結構，相關材料可選自第一金屬層114的材料，在此亦不再贅述。
如第2圖所示，第三絕緣層130設置於第三金屬層128上，而畫素電極
132設置於第三絕緣層130上。本實施例的畫素結構1另包括共通電極134與第四絕緣層136，共通電極134設置於第三絕緣層130上，畫素電極132設置於第四絕緣層136上，且第四絕緣層136設置於共通電極134與畫素電極132之間，但不以此為限。本實施例的畫素電極132係透過第三絕緣層130及第四絕緣層136中的第三接觸洞V3而與第二汲極Db電性連接，進而使得畫素電極132與開關元件電性連接。第三絕緣層130與第四絕緣層136之材料可為有機絕緣材料或無機絕緣材料，且第三絕緣層130與第四絕緣層136可為單層結構或複合層結構，相關材料可選自閘極絕緣層110的材料，在此不再贅述。畫素電極132與共通電極134的材料可包括透明導電材料，例如：氧化銦錫(ITO)、氧化銦鋅(IZO)、石墨烯等。在變化實施例中，畫素電極132與共通電極134的上、下層設置關係可互相調換。此外，本實施例的畫素結構1另包括遮蔽金屬138設置於基板100與緩衝層112之間，遮蔽金屬138可為沿第一方向X延伸之金屬線段，並在垂直投影方向Z上與圖案化半導體層102之通道區106與輕摻雜區108重疊，以避免通道區106與輕摻雜區108受到照光而影響效能。
請參考第4圖與第5圖，其為本發明畫素結構之第一實施例的製作方法之製程示意圖，且第4圖與第5圖之剖面位置對應於第3圖。如第4圖所示，首先提供基板100，並於基板100上選擇性地形成遮蔽金屬138(未示於第4圖與第5圖)與緩衝層112。接著於緩衝層112上全面形成半導體材料層，並藉由圖案化製程(例如微影暨蝕刻製程)形成圖案化半導體層102。之後，可另藉由如摻雜製程或離子佈植製程於圖案化半導體層102中分別形成通道區106(僅示於第2圖)、輕摻雜區108(僅示於第2圖)及重摻雜區104。接著，於圖案化半導體層102上形成閘極絕緣層110。此外，於閘極絕緣層110上形成第一金屬層114(僅示於第2圖)，第一金屬層114可例如由微影暨蝕刻製程以形成閘極線116與閘極118。接
著，於閘極絕緣層110上形成第一絕緣層120，並例如藉由微影暨蝕刻製程於第一絕緣層120中形成第一接觸洞V1與第二接觸洞V2，分別暴露出重摻雜區104的部分頂面。然後，於第一絕緣層120上形成第二金屬層122。第二金屬層122可例如以微影暨蝕刻製程形成源極S、第一資料線DL1與第一汲極Da，其中第二金屬層122填入第一接觸洞V1中與重摻雜區104接觸以形成源極S，且第二金屬層122另填入第二接觸洞V2中與另一重摻雜區104接觸以形成第一汲極Da，本實施例之源極S的面積大於第一接觸洞V1的開口面積，亦大於第一汲極Da之面積。
如第5圖所示，接著於第二金屬層122與第一絕緣層120上形成第二絕緣層124，並可藉由如微影暨蝕刻製程於第二絕緣層124中形成圖案化開口126，其中圖案化開口126僅對應第一汲極Da的位置形成，且圖案化開口126的面積大於第一汲極Da的面積，使得第一汲極Da之一端可被圖案化開口126暴露。請參考第3圖，接著形成第三金屬層128，其可填入圖案化開口126並藉由如微影暨蝕刻製程以形成第二汲極Db，其中第二汲極Db覆蓋第一汲極Da。此外，請另參考第2圖，在製作完第二汲極Db之後，可於第三金屬層128上依序形成第三絕緣層130、共通電極134、第四絕緣層136與畫素電極132，其中可藉由如微影暨蝕刻製程於第三絕緣層130與第四絕緣層136中形成第三接觸洞V3，並使畫素電極132填入第三接觸洞V3中而與第二汲極Db連接。
根據本實施例，畫素結構1具有第一汲極Da與第二汲極Db，其中第一汲極Da與第一資料線DL1皆為第二金屬層122，並可藉由同一道製程一併製作，而第一汲極Da與第二汲極Db係由不同金屬層所構成，並且係由不同製程分別製作。藉此，第二汲極Db與第一資料線DL1可分開製作，避免受到製程能力的極限而限制第二汲極Db與第一資料線DL1之間的最小距離，進而能縮小畫素
區的面積並提升顯示面板的解析度。
本發明之畫素結構並不以上述實施例為限。下文將依序介紹本發明之其它實施例之畫素結構，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。
請參考第6圖與第7圖，第6圖為本發明畫素結構之第二實施例的俯視示意圖，而第7圖為第6圖所示畫素結構沿著剖面線D-D’及E-E’的剖面示意圖。如第6圖與第7圖所示，本實施例與第一實施例不同的地方在於，圖案化半導體層102的形狀為L字形，且圖案化半導體層102之兩端在第二方向Y上分別位於閘極線116的兩側，亦即作為汲極摻雜區與源極摻雜區的兩個重摻雜區104分別位於閘極線116的兩側。換言之，本實施例的源極S與第一汲極Da及第二汲極Db亦位於閘極線116的兩側。本實施例遮蔽金屬138的形狀也為L字形，並在垂直投影方向Z上與圖案化半導體層102部分重疊。此外，本實施例的第一金屬層114另包括連接於閘極線116且沿著第二方向Y延伸之分支140，作為本實施例之開關元件的閘極118，其中分支140在第一方向X上設置於第二汲極Db與第一資料線DL1之間。必需說明的是，閘極線116與第一資料線DL1相交，則相交處之閘極線116也作為本實施例之開關元件的閘極118(如圖所示)，其下方的圖案化半導體層102可參考第一實施例，不再贅述。本實施例各元件之材料、相對位置等其餘特徵以及製作方法可參考第一實施例，不再贅述。
請參考第8圖與第9圖，第8圖為本發明畫素結構之第三實施例的俯視示意圖，而第9圖為第8圖所示畫素結構沿著剖面線F-F’及G-G’的剖面示意圖。如第8圖與第9圖所示，本實施例之第二金屬層122與第三金屬層128和第一實施例具有不同之圖案，其中第二金屬層122具有至少一汲極D、至少一第一源極Sa與至少一第二源極Sb，而第三金屬層128具有至少一第三源極Sc及至少一第四源極Sd。其中，汲極D、至少一第一源極Sa與至少一第二源極Sb相互分隔開來，且第三源極Sc及至少一第四源極Sd相互分隔開來。如第8圖所示，其繪示了沿著第一方向X相鄰設置之兩個畫素區，各畫素區的汲極D分別透過第二接觸洞V2與對應之圖案化半導體層102之重摻雜區104電性連接，右側畫素區的第一源極Sa透過第一接觸洞V1與對應之圖案化半導體層102之重摻雜區104電性連接，而左側畫素區的第二源極Sb透過另一第一接觸洞V1與另一圖案化半導體層102之重摻雜區104電性連接。再者，第一源極Sa及第二源極Sb在第一方向X上並排設置，且第一源極Sa及第二源極Sb在第一方向X上具有第一距離D1。此外，第一源極Sa與第二源極Sb分別具有接觸端(例如：頂端)覆蓋對應之第一接觸洞V1，且接觸端的面積大體上與第一接觸洞V1的洞口面積相等，但不以此為限。
本實施例第二絕緣層124之圖案化開口126分別對應第一源極Sa及第二源極Sb設置，且圖案化開口126的面積實質上大於第一源極Sa及第二源極Sb的面積。換言之，第二絕緣層124並未覆蓋第一源極Sa及第二源極Sb，但其覆蓋汲極D。第三金屬層128之第三源極Sc及第四源極Sd對應圖案化開口126分別設置於第一源極Sa及第二源極Sb上，其中第三源極Sc覆蓋第一源極Sa之側壁與頂面，使得第三源極Sc電性連接於第一源極Sa，而第四源極Sd覆蓋第二源極Sb之側壁
與頂面，使得第四源極Sd電性連接於第二源極Sb。第一源極Sa及第二源極Sb具有第一線寬W1，第三源極Sc及第四源極Sd具有第二線寬W2，第二線寬W2實質上大於第一線寬W1，且第二線寬W2與第一線寬W1的比值R(例如：R=(W1/W2))，且比值R滿足3≧R≧1.5。另外，第三源極Sc在第一方向X上與第四源極Sd之間具有第二距離D2，第一距離D1實質上大於第二距離D2，其中第一距離D1與第二距離D2滿足D1≦(Q*D2)，且Q≧2。此外，圖案化開口126另分別從第一源極Sa及第二源極Sb的位置沿著第二方向Y向外延伸，以定義出資料線設置的位置。第三金屬層128另具有至少一第一資料線DL1與至少一第二資料線DL2分屬於左、右兩個畫素區，其中第一資料線DL1及第二資料線DL2在第一方向X上分別對應圖案化開口126設置，並互相平行設置於第一絕緣層120上，且第一資料線DL1與第三源極Sc相連接，第二資料線DL2與第四源極Sd相連接，但至少一第一資料線DL1與至少一第二資料線DL2相互分隔開來。換言之，第一源極Sa與第三源極Sc係與右側畫素區之第一資料線DL1電性連接，而第二源極Sb與第四源極Sd係與左側畫素區之第二資料線DL2電性連接，但不以此為限。
此外，本實施例可如同第一實施例於第三金屬層128上設置第三絕緣層130、共通電極134、第四絕緣層136與畫素電極132(如第2圖所示)。由於本實施例並不具有第一汲極與第二汲極，因此畫素電極132可透過第2圖所示之第三絕緣層130與第四絕緣層136中的第三接觸洞V3與本實施例的汲極D直接連接。
請參考第10圖與第11圖，其為畫素結構之第三實施例的製作方法之製程示意圖，且第10圖與第11圖之剖面位置對應於第9圖。本實施例之製作方法在形成第二金屬層122前的步驟皆與第一實施例相同，在此不再贅述。如第10圖所示，第二金屬層122形成於第一絕緣層120上，第二金屬層122可例如由微影暨
蝕刻製程而形成汲極D、第一源極Sa與第二源極Sb，其中第二金屬層122填入第二接觸洞V2與對應之重摻雜區104接觸以形成汲極D，且另填入不同的第一接觸洞V1並與對應之重摻雜區104接觸以分別形成第一源極Sa與第二源極Sb，其中第一源極Sa與第二源極Sb係分別與兩相鄰圖案化半導體層102之重摻雜區104接觸。
如第11圖所示，接著於第二金屬層122與第一絕緣層120上形成第二絕緣層124，並可藉由如微影暨蝕刻製程於第二絕緣層124中形成圖案化開口126，其中圖案化開口126對應形成於第一源極Sa與第二源極Sb的位置，且圖案化開口126的面積大於第一源極Sa與第二源極Sb的面積，使得第一源極Sa之一端與第二源極Sb之一端可分別被圖案化開口126暴露。此外，圖案化開口126另可自第一源極Sa與第二源極Sb的位置向外延伸(例如沿第二方向Y延伸)，以作為後續第一資料線DL1與第二資料線DL2形成的位置。
請參考第9圖，接著形成第三金屬層128，其可填入圖案化開口126並藉由如微影暨蝕刻製程以形成第三源極Sc、第四源極Sd、第一資料線DL1與第二資料線DL2。第三源極Sc與第四源極Sd的面積大於第一源極Sa與第二源極Sb的面積，且第三源極Sc與第四源極Sd分別包覆第一源極Sa與第二源極Sb之頂面與側面。本實施例的第一資料線DL1與第二資料線DL2分別與第三源極Sc與第四源極Sd相連接，且第三源極Sc、第四源極Sd、第一資料線DL1與第二資料線DL2可由同一製程一起製作。此外，本實施例在形成第三金屬層128後的製作方法與第一實施例大致相同，並可參考第2圖，差別僅在於本實施例並不具有第一汲極與第二汲極，而畫素電極132係填入第三接觸洞V3與汲極D連接。
根據本實施例，畫素結構2具有第一源極Sa、第二源極Sb、第三源極Sc與第四源極Sd，其中第一源極Sa與第二源極Sb皆為第二金屬層122，第三源極Sc與第四源極Sd皆為第三金屬層128，且第一源極Sa及第二源極Sb與第三源極Sc及第四源極Sd係由不同製程分別製作。藉由第一源極Sa及第二源極Sb與第三源極Sc及第四源極Sd分開製作的設計，可以使得相鄰並排的源極之間之距離進一步縮小，而第一源極Sa及第二源極Sb可例如係一畫素區的源極，第三源極Sc及第四源極Sd可例如係另一畫素區的源極，換言之，本實施例的設計能縮小畫素區的面積以及畫素區之間的距離，進而提升顯示面板的解析度。
請參考第12圖與第13圖，第12圖為本發明畫素結構之第四實施例的俯視示意圖，而第13圖為第12圖所示畫素結構沿著剖面線H-H’及I-I’的剖面示意圖。如第12圖與第13圖所示，本實施例與第三實施例不同的地方在於，圖案化半導體層102的形狀為L字形，且圖案化半導體層102之兩端在第二方向Y上分別位於閘極線116的兩側，亦即作為汲極摻雜區與源極摻雜區的兩個重摻雜區104分別位於閘極線116的兩側。換言之，本實施例的第一源極Sa、第二源極Sb、第三源極Sc及第四源極Sd位於閘極線116的一側，而汲極D位於閘極線116的另一側。本實施例遮蔽金屬138的形狀也為L字形，並在垂直投影方向Z上與圖案化半導體層102部分重疊。此外，本實施例的第一金屬層114另包括連接於閘極線116且沿著第二方向Y延伸之分支140，作為本實施例之開關元件的閘極118，其中分支140在第一方向X上設置於汲極D與第一資料線DL1之間。必需說明的是，閘極線116與第一資料線DL1相交，則相交處之閘極線116也作為本實施例之開關元件的閘極118(如圖所示)，其下方的圖案化半導體層102可參考第三實施例，不再贅述。本實施例各元件之材
料、相對位置等其餘特徵以及製作方法可參考第三實施例，不再贅述。
綜上所述，本發明畫素結構中的源極或汲極係由兩不同金屬層所構成，因此可藉由兩道製程製作源極或汲極。當汲極係由第一汲極與第二汲極所構成時，第一資料線與第一汲極係由相同金屬層構成，而第二汲極係由不同於第一資料線與第一汲極之另一金屬層構成，因此第二汲極與第一資料線係由不同製程所形成，此情況下第二汲極與第一資料線之間的距離無需受限於製程極限，因此可進一步縮小兩者之間的距離，以縮小畫素區整體的面積並提高解析度。此外，當與第一資料線電性連接的第一源極與第三源極係由不同金屬層構成，而與第二資料線電性連接的第二源極與第四源極亦由不同金屬層構成時，由於不同金屬層係由不同製程所形成，因此可藉由第三源極與第四源極進一步縮小兩相鄰畫素區的源極之間的距離，進而可縮小畫素區的面積以提高解析度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
Claims (13)
- 一種畫素結構，設置於一基板上，其包括：一圖案化半導體層，設置於該基板上；一閘極絕緣層，設置於該圖案化半導體層上；一第一金屬層，設置於該閘極絕緣層上，其中該第一金屬層具有至少一閘極線及至少一閘極，且該閘極與該閘極線電性連接；一第一絕緣層，設置於該第一金屬層上；一第二金屬層，設置於該第一絕緣層上，其中該第二金屬層具有至少一第一資料線、至少一源極及至少一第一汲極，其中該第一資料線與該源極電性連接，該源極與該第一汲極分別電性連接該圖案化半導體層，且該第一汲極在一第一方向上與該第一資料線之間具有一第一距離D1；一第二絕緣層，設置於該第二金屬層上，其中該第二絕緣層至少具有一圖案化開口對應該第一汲極設置，且該圖案化開口的面積實質上大於該第一汲極的面積；一第三金屬層，具有至少一第二汲極與該第一汲極電性連接，該第二汲極對應該圖案化開口設置於該第一汲極上，且該第二汲極在該第一方向上與該第一資料線之間具有一第二距離D2，且該第二距離D2實質上小於該第一距離D1；一第三絕緣層，設置於該第三金屬層與該第二絕緣層上；以及一畫素電極，設置於該第三絕緣層上，且該畫素電極與該第二汲極電性連接。
- 如請求項1所述之畫素結構，其中該第二距離D2與該第一距離D1相 減具有一距離差P，且該距離差P大於等於2微米。
- 如請求項1所述之畫素結構，其中該第二絕緣層覆蓋該源極與該第一資料線。
- 如請求項1所述之畫素結構，其中該第一汲極具有一第一線寬W1，該第二汲極具有一第二線寬W2，且該第二線寬W2實質上大於該第一線寬W1。
- 如請求項4所述之畫素結構，其中該第二線寬W2與該第一線寬W1具有一比值R，且該比值R滿足3≧R≧1.5。
- 如請求項1所述之畫素結構，其中該第一資料線實質上沿一第二方向延伸，該閘極線實質上沿該第一方向延伸，且該第一資料線與該閘極線相交。
- 一種畫素結構，設置於一基板上，其包括：一圖案化半導體層，設置於該基板上；一閘極絕緣層，設置於該圖案化半導體層上；一第一金屬層，設置於該閘極絕緣層上，其中該第一金屬層具有至少一閘極線及至少一閘極，且該閘極與該閘極線電性連接；一第一絕緣層，設置於該第一金屬層上；一第二金屬層，設置於該第一絕緣層上，該第二金屬層具有至少一汲極、至少一第一源極與至少一第二源極，其中該第一源極及該第二源極在一第一方向上並排設置，且該第一源極及該第二源極在該第一方向上具有一第一距離D1； 一第二絕緣層，設置於該第二金屬層及該第一絕緣層上，其中該第二絕緣層具有多個圖案化開口，且該些圖案化開口分別對應該第一源極及該第二源極設置；一第三金屬層，設置於該第二金屬層、該第二絕緣層及該第一絕緣層上並對應該些圖案化開口設置，且該第三金屬層具有至少一第一資料線、至少一第二資料線、至少一第三源極及至少一第四源極，其中該第一資料線及該第二資料線在該第一方向上分別對應該些圖案化開口設置，並互相平行設置於該第一絕緣層上，該第三源極及該第四源極對應該些圖案化開口分別設置於該第一源極及該第二源極上，該第一資料線與該第一源極及該第三源極電性連接，該第二資料線與該第二源極及該第四源極電性連接，該第一資料線與該第二資料線相互分隔開來，該第三源極與其中一個該些汲極分別電性連接該圖案化半導體層，該第四源極與其中一個該些汲極分別電性連接該圖案化半導體層，且該第三源極在該第一方向上與該第四源極之間具有一第二距離D2，且該第一距離D1實質上大於該第二距離D2；一第三絕緣層，設置於該第三金屬層與該第二絕緣層上；以及一畫素電極，設置於該第三絕緣層上，且該畫素電極與該汲極電性連接。
- 如請求項7所述之畫素結構，其中D1≦(Q*D2)，且Q≧2。
- 如請求項7所述之畫素結構，其中該汲極在該第一方向上設置於該第一資料線及該第二資料線之間。
- 如請求項7所述之畫素結構，其中該第二絕緣層覆蓋該汲極。
- 如請求項7所述之畫素結構，其中該第一源極及該第二源極具有一第一線寬W1，該第三源極及該第四源極具有一第二線寬W2，且該第二線寬W2實質上大於該第一線寬W1。
- 如請求項11所述之畫素結構，其中該第二線寬W2與該第一線寬W1具有一比值R，且該比值R滿足3≧R≧1.5。
- 如請求項7所述之畫素結構，其中該第一資料線及該第二資料線實質上沿一第二方向延伸，與該閘極線實質上沿該第一方向延伸，且該第一資料線及該第二資料線係與該閘極線相交。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105129198A TWI625847B (zh) | 2016-09-09 | 2016-09-09 | 畫素結構及其製作方法 |
| CN201610954281.3A CN106653765B (zh) | 2016-09-09 | 2016-11-03 | 像素结构及其制作方法 |
| US15/626,306 US10276600B2 (en) | 2016-09-09 | 2017-06-19 | Pixel structure and related fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105129198A TWI625847B (zh) | 2016-09-09 | 2016-09-09 | 畫素結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201810627A TW201810627A (zh) | 2018-03-16 |
| TWI625847B true TWI625847B (zh) | 2018-06-01 |
Family
ID=58821552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105129198A TWI625847B (zh) | 2016-09-09 | 2016-09-09 | 畫素結構及其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10276600B2 (zh) |
| CN (1) | CN106653765B (zh) |
| TW (1) | TWI625847B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6862258B2 (ja) * | 2017-04-20 | 2021-04-21 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200944910A (en) * | 2008-04-30 | 2009-11-01 | Au Optronics Corp | Liquid crystal display panel and pixel structure thereof |
| TW201218347A (en) * | 2010-10-22 | 2012-05-01 | Samsung Mobile Display Co Ltd | Display device and method for manufacturing the same |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2746403B2 (ja) * | 1989-02-13 | 1998-05-06 | コニカ株式会社 | 液晶表示装置およびその製造方法 |
| US6420758B1 (en) * | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
| KR100684578B1 (ko) * | 2000-06-13 | 2007-02-20 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| JP4667587B2 (ja) * | 2000-12-01 | 2011-04-13 | 株式会社日立製作所 | 液晶表示装置 |
| KR100448448B1 (ko) * | 2001-07-12 | 2004-09-13 | 주식회사 디알텍 | Ｘ선 센서용 스위칭소자 및 그 제조방법 |
| KR100683676B1 (ko) * | 2004-06-30 | 2007-02-20 | 삼성에스디아이 주식회사 | 개선된 비어홀구조를 갖는 유기전계 발광표시장치 |
| CN102544027B (zh) * | 2004-09-15 | 2016-02-17 | 株式会社半导体能源研究所 | 半导体器件 |
| KR101424794B1 (ko) * | 2006-01-07 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기 |
| EP2924498A1 (en) * | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| JP5130711B2 (ja) * | 2006-12-26 | 2013-01-30 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
| US8222097B2 (en) * | 2008-08-27 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5589359B2 (ja) * | 2009-01-05 | 2014-09-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| WO2011043196A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5671948B2 (ja) * | 2010-11-04 | 2015-02-18 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、及び液晶表示装置 |
| JP2012208178A (ja) * | 2011-03-29 | 2012-10-25 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電気光学装置の製造方法、及び電子機器 |
| JP5907697B2 (ja) * | 2011-11-09 | 2016-04-26 | 三菱電機株式会社 | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| US20140340607A1 (en) * | 2011-11-18 | 2014-11-20 | Sharp Kabushiki Kaisha | Semiconductor device, method for fabricating the semiconductor device and display device |
| KR20130061420A (ko) * | 2011-12-01 | 2013-06-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| CN104011587B (zh) * | 2011-12-28 | 2016-08-24 | 夏普株式会社 | 有源矩阵基板 |
| CN104040416B (zh) * | 2012-01-11 | 2017-05-17 | 夏普株式会社 | 半导体装置、显示装置和半导体装置的制造方法 |
| KR102198029B1 (ko) * | 2012-06-15 | 2021-01-05 | 소니 주식회사 | 표시 장치, 반도체 장치 및 표시 장치의 제조 방법 |
| WO2014084130A1 (ja) * | 2012-11-30 | 2014-06-05 | シャープ株式会社 | Ｔｆｔ基板 |
| KR102096051B1 (ko) * | 2013-03-27 | 2020-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| US9209207B2 (en) * | 2013-04-09 | 2015-12-08 | Apple Inc. | Flexible display with bent edge regions |
| KR102116493B1 (ko) * | 2013-05-23 | 2020-06-08 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 이의 제조방법 |
| KR102141557B1 (ko) * | 2013-12-26 | 2020-08-05 | 엘지디스플레이 주식회사 | 어레이 기판 |
| US9704888B2 (en) * | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
| US9530801B2 (en) * | 2014-01-13 | 2016-12-27 | Apple Inc. | Display circuitry with improved transmittance and reduced coupling capacitance |
| KR102189223B1 (ko) * | 2014-07-10 | 2020-12-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치, 그 구동 방법 및 제조 방법 |
| KR102232258B1 (ko) * | 2014-08-27 | 2021-03-29 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| KR102221845B1 (ko) * | 2014-08-27 | 2021-03-04 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| CN105390503B (zh) * | 2014-08-29 | 2018-12-28 | 乐金显示有限公司 | 薄膜晶体管基板及使用薄膜晶体管基板的显示装置 |
| KR102285384B1 (ko) * | 2014-09-15 | 2021-08-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치 |
| TWI569423B (zh) * | 2014-10-15 | 2017-02-01 | 群創光電股份有限公司 | 薄膜電晶體基板與顯示器 |
| CN104659106A (zh) | 2015-02-25 | 2015-05-27 | 友达光电股份有限公司 | 一种薄膜晶体管及其制造方法 |
| TWI599834B (zh) * | 2015-07-31 | 2017-09-21 | 友達光電股份有限公司 | 畫素結構及其製造方法 |
| KR102401063B1 (ko) * | 2015-11-10 | 2022-05-24 | 엘지디스플레이 주식회사 | 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법 |
| KR102424108B1 (ko) * | 2015-11-26 | 2022-07-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
| CN105607369B (zh) * | 2016-01-05 | 2019-03-26 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
| TWI590424B (zh) * | 2016-03-14 | 2017-07-01 | 友達光電股份有限公司 | 畫素結構 |
| JP6539873B2 (ja) * | 2016-03-16 | 2019-07-10 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置 |
| KR102514411B1 (ko) * | 2016-03-31 | 2023-03-28 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
-
2016
- 2016-09-09 TW TW105129198A patent/TWI625847B/zh active
- 2016-11-03 CN CN201610954281.3A patent/CN106653765B/zh active Active
-
2017
- 2017-06-19 US US15/626,306 patent/US10276600B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200944910A (en) * | 2008-04-30 | 2009-11-01 | Au Optronics Corp | Liquid crystal display panel and pixel structure thereof |
| TW201218347A (en) * | 2010-10-22 | 2012-05-01 | Samsung Mobile Display Co Ltd | Display device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180076224A1 (en) | 2018-03-15 |
| CN106653765B (zh) | 2019-06-11 |
| US10276600B2 (en) | 2019-04-30 |
| CN106653765A (zh) | 2017-05-10 |
| TW201810627A (zh) | 2018-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106409845B (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| CN103296033B (zh) | 一种阵列基板及其制作方法 | |
| KR20080109998A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| WO2016197502A1 (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
| CN102881655B (zh) | 画素结构及画素结构的制作方法 | |
| CN110993651A (zh) | 一种阵列基板及其制备方法 | |
| WO2019109473A1 (zh) | Ffs模式阵列基板及其制造方法 | |
| TWI575577B (zh) | 畫素結構及畫素結構的製造方法 | |
| TWI578546B (zh) | 薄膜電晶體的製造方法 | |
| KR20170113938A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN107564922A (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2019090868A1 (zh) | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| RU2669546C1 (ru) | Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов | |
| US10468537B2 (en) | Metal oxide thin-film transistor and manufacturing method for the same | |
| WO2018014385A1 (zh) | 薄膜晶体管及其制作方法 | |
| CN101488479A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR101467711B1 (ko) | 트랜지스터 제조 방법, 트랜지스터, 어레이 기판 및 디스플레이 장치 | |
| WO2021026990A1 (zh) | 一种阵列基板及其制作方法 | |
| TWI625847B (zh) | 畫素結構及其製作方法 | |
| WO2021097995A1 (zh) | 一种阵列基板及其制备方法 | |
| CN106856199B (zh) | 显示面板及其制造方法 | |
| CN106298951B (zh) | 薄膜晶体管的制作方法 | |
| TWI578540B (zh) | 薄膜電晶體及其製作方法 | |
| TWI453835B (zh) | 畫素結構及其製作方法 |