CN106409845B - 开关元件及其制备方法、阵列基板以及显示装置 - Google Patents

开关元件及其制备方法、阵列基板以及显示装置 Download PDF

Info

Publication number
CN106409845B
CN106409845B CN201611091732.1A CN201611091732A CN106409845B CN 106409845 B CN106409845 B CN 106409845B CN 201611091732 A CN201611091732 A CN 201611091732A CN 106409845 B CN106409845 B CN 106409845B
Authority
CN
China
Prior art keywords
electrode
thin film
film transistor
active layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611091732.1A
Other languages
English (en)
Other versions
CN106409845A (zh
Inventor
廖力勍
李红敏
王迎
王栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201611091732.1A priority Critical patent/CN106409845B/zh
Publication of CN106409845A publication Critical patent/CN106409845A/zh
Priority to US15/712,988 priority patent/US10355029B2/en
Priority to US16/433,055 priority patent/US10937816B2/en
Application granted granted Critical
Publication of CN106409845B publication Critical patent/CN106409845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

一种开关元件及其制备方法、阵列基板以及显示装置。该开关元件，包括：衬底基板；设置于所述衬底基板上的第一薄膜晶体管；设置于所述第一薄膜晶体管上的第二薄膜晶体管，其中，所述第一薄膜晶体管包括第一电极和第二电极，所述第一薄膜晶体管与所述第二薄膜晶体管共用所述第一电极和第二电极。该开关元件将两个薄膜晶体管上下并联设置，在增加开关元件开态电流的同时降低其占用面积，且两薄膜晶体管设计为共用源漏电极层，简化了开关元件的制备工艺，降低成本。

Description

开关元件及其制备方法、阵列基板以及显示装置
技术领域
本发明的实施例涉及一种开关元件及其制备方法、阵列基板以及显示装置。
背景技术
随着液晶显示技术的发展，当前消费者对产品分辨率的要求越来越高，具有高分辨率的产品逐渐成为市场的主流，而高分辨率意味着对设备中每一行像素的充电时间要缩短，对应的开关元件(例如薄膜晶体管)需要增大开态电流，以在更短的时间内对像素电极完成充放电。在阵列基板的结构设计方面，最直接的增加开关元件开态电流的方法，就是增大开关元件的W/L(宽长比)。例如可以通过增大单个开关元件的尺寸，或者使用多个开关元件并联以实现更大的W/L。然而，在通过这些方式增大W/L的情况下，每个像素区域中用于显示的面积被挤占，导致像素区域开口率降低。
发明内容
本公开至少一实施例提供了一种开关元件及其制备方法、阵列基板以及显示装置以解决以上问题。该开关元件通过将两个薄膜晶体管上下并联地设置在一起，在开态情况下其整体的电流通量增大，并且上下设置可以降低开关元件的占用空间，同时两个薄膜晶体管的源漏极共用，降低了开关元件的制备工艺流程，降低成本。
本公开至少一实施例提供一种开关元件，包括：衬底基板；设置于所述衬底基板上的第一薄膜晶体管；设置于所述第一薄膜晶体管上的第二薄膜晶体管，其中，所述第一薄膜晶体管包括第一电极和所述第二电极，所述第一薄膜晶体管与所述第二薄膜晶体管共用所述第一电极和所述第二电极。
例如，在本公开实施例提供的开关元件中，所述第一薄膜晶体管还包括在所述衬底基板上设置的位于所述衬底基板上的第一栅极、第一栅绝缘层和第一有源层；所述第二薄膜晶体管还包括在所述第一薄膜晶体管上设置的第二有源层、第二栅绝缘层和第二栅极。
例如，在本公开实施例提供的开关元件中，所述第一栅极设置在所述衬底基板上，所述第一栅绝缘层设置在所述第一栅极上，所述第一有源层设置在所述第一栅绝缘层上，所述第一电极和所述第二电极设置在所述第一有源层上；所述第二有源层设置在所述第一电极和所述第二电极上，所述第二栅绝缘层设置在所述第二有源层上，所述第二栅极设置在所述第二栅绝缘层上。
例如，本公开实施例提供的开关元件还可以包括：设置在所述第一电极和所述第二电极和所述第一有源层之间的第一欧姆接触层；设置在所述第一电极和所述第二电极和所述第二有源层之间的第二欧姆接触层；
例如，本公开实施例提供的开关元件还可以包括：设置于所述第一有源层和所述第二有源层之间的第一绝缘层。
例如，在本公开实施例提供的开关元件中，所述第一栅极与所述第二栅极彼此电连接。
例如，在本公开实施例提供的开关元件中，所述第一薄膜晶体管与所述第二薄膜晶体管相对于所述第一电极和所述第二电极对称设置。
例如，在本公开实施例提供的开关元件中，所述第一薄膜晶体管包括公共栅极，所述第一薄膜晶体管和所述第二薄膜晶体管共用所述公共栅极，并且所述第一薄膜晶体管还包括第一栅绝缘层和第一有源层，所述第一栅绝缘层位于所述第一有源层和所述公共栅极之间；所述第二薄膜晶体管还包括第二栅绝缘层和第二有源层，所述第二栅绝缘层位于所述第二有源层和所述公共栅极之间。
本公开至少一实施例还提供一种阵列基板，包括多个子像素单元，其中，每个所述子像素单元包括至少一条栅线、数据线、像素电极和上述任一开关元件，所述至少一条栅线与所述开关元件的第一薄膜晶体管和第二薄膜晶体管电连接，所述数据线与所述第一电极电连接，所述像素电极与所述第二电极电连接。
例如，本公开实施例提供的阵列基板，还包括位于不同层上的第一栅线和第二栅线，其中，所述第一栅线与所述第一薄膜晶体管电连接，所述第二栅线与所述第二薄膜晶体管电连接。
例如，在本公开实施例提供的阵列基板中，所述第一栅线和所述第二栅线彼此电连接。
例如，在本公开实施例提供的阵列基板中，所述第一栅线和所述第二栅线在所述阵列基板的周边区域中通过过孔彼此电连接。
例如，在本公开实施例提供的阵列基板中，每个所述子像素单元还包括公共电极，所述公共电极设置为在工作中与所述像素电极配合形成工作电场。
本公开的至少一实施例提供了一种显示装置，其包括上述任一的阵列基板。例如，该显示装置为液晶显示装置、有机发光二极管显示装置或电子纸显示装置。
本公开至少一实施例还提供一种开关元件的制备方法，包括：提供衬底基板；在所述衬底基板上形成第一薄膜晶体管；在所述第一薄膜晶体管层上形成第二薄膜晶体管；其中，所述第一薄膜晶体管层包括第一电极和第二电极，所述第一薄膜晶体管层和所述第二薄膜晶体管层共用所述第一电极和所述第二电极。
例如，在本公开实施例提供的制备方法中，形成所述第一薄膜晶体管和所述第二薄膜晶体管包括：在所述衬底基板上依次形成第一栅极、第一栅绝缘层、第一有源层、第一电极和所述第二电极；在所述第一电极和所述第二电极上依次形成第二有源层、第二栅绝缘层和第二栅极。例如，本公开实施例提供的制备方法，还包括：在所述第一有源层和所述第二有源层之间形成第一绝缘层。
例如，在本公开实施例提供的制备方法中，形成所述第一薄膜晶体管和所述第二薄膜晶体管包括：在所述衬底基板上依次形成第一有源层、第一电极和所述第二电极、第一栅绝缘层和公共栅极；在所述公共栅极上依次形成第二栅绝缘层和第二有源层；其中，所述第一栅绝缘层位于所述第一有源层和所述公共栅极之间，所述第一栅绝缘层位于所述第一有源层和所述公共栅极之间。
例如，本公开实施例提供的制备方法，还可以包括：在所述第一电极和所述第二电极和所述第一有源层之间形成第一欧姆接触层；在所述第一电极和所述第二电极和所述第二有源层之间形成第二欧姆接触层。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为一种当前的像素设计结构局部示意图；
图2为图1所示A区域中的开关元件结构示意图；
图3为本公开一实施例提供的一种开关元件结构示意图；
图4为本公开一实施例提供的另一种开关元件结构示意图；
图5为本公开一实施例提供的一种阵列基板的结构示意图；
图6a～6j为本公开一实施例提供的一种开关元件制备方法的过程图；
图6k～6m为本公开一实施例提供的一种阵列基板制备方法的过程图。
附图标记：
1-栅线；2-数据线；3-有源层；4-欧姆接触层；5-绝缘层；200-衬底基板；211-第一栅极；212-第二栅极；221第一栅绝缘层；222-第二栅绝缘层；231-第一电极；232-第二电极；241-第一有源层；242-第二有源层；251-第一绝缘层；252-第二绝缘层；261-第一欧姆接触层；262-第二欧姆接触层；271-像素电极；272-公共电极；301-缓冲层；302-第三绝缘层；303-公共栅极；304-遮光层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
提高设备分辨率需要缩短对设备中每一行像素的充电时间，即增加其开关元件的开态电流。增加像素单元中的开关元件的开态电流方法中最直接的就是增加开关元件的宽长(W/L)比，当前增加开关元件的宽长比的方法有多种，例如增大单个开关元件的尺寸、使用多个开关元件并联等，但是以上方法会降低像素区域中用于显示的面积，即导致像素区域的开口率降低。
图1为一种当前的像素设计结构局部示意图。如图1所示，由栅线1和数据线2限定出子像素区域(即像素单元所在区域)，区域A处为开关元件所在，通过将例如两个开关元件(薄膜晶体管)并联设置，在栅线1和数据线2控制下的开关元件为开态时，通过开关元件进入像素电极271中的开态电流增加，例如，与只设置一个开关元件相比，如图1所示的额外并联另一个完全相同的开关元件，其开态电流增加至原来的两倍。但是上述并联(沿像素平面水平并联)情况下的开关元件会额外占用像素区域的空间，降低该像素区域开口率。
图2所示为图1所示A区域中的开关元件结构示意图，其为沿图1中线B-B的剖面图。如图1所示，该开关元件包括衬底基板200以及依次设置于衬底基板200上的连接至栅线1的第一栅极211、绝缘层5、有源层3、欧姆接触层4和源漏电极层(包括第一电极231和第二电极232)。该开关元件为单层结构，通向像素电极271的电流只经过如图2所示的位于同一层中的源极和漏极，其开态电流较小，不能满足像素电极271的对快速充电的需要。
本公开的至少一个实施例提供了一种开关元件及其制备方法、阵列基板以解决以上问题。该开关元件包括衬底基板、设置于衬底基板上的第一薄膜晶体管和设置于第一薄膜晶体管上的第二薄膜晶体管，其中，第一薄膜晶体管包括源漏电极层，第一薄膜晶体管与第二薄膜晶体管共用该源漏电极层。在一些实施例中，通过将两个薄膜晶体管上下并联在一起，使得开关元件在开态情况下的电流量增大，并且上下设置(第二薄膜晶体管设置于第一薄膜晶体管之上)的方式可以降低开关元件的占用空间，同时两个薄膜晶体管设计为源漏极共用，从而简化了开关元件的制备工艺流程；此外，在一些实施例中，还可以进一步将两个薄膜晶体管设计为栅极共用，如此将不必通过例如开孔就可以将两个薄膜晶体管的栅极连通在一起，进一步简化了开关元件的制备工艺。
本公开的一实施例提供了一种开关元件，图3为该开关元件的结构示意图，其为剖面图。例如，如图3所示，该开关元件包括衬底基板200、设置于衬底基板200上的第一薄膜晶体管和设置于第一薄膜晶体管上的第二薄膜晶体管，其中，第一薄膜晶体管包括源漏电极层，第一薄膜晶体管与第二薄膜晶体管共用所述源漏电极层。该源漏电极层包括第一电极231和第二电极232，其可以分别为源极和漏极。
例如，在本公开实施例的一个示例中，该第一薄膜晶体管和第二薄膜晶体管皆为底栅型的薄膜晶体管，如图3所示，第一薄膜晶体管包括第一栅极211、第一栅绝缘层221和第一有源层241，其中，例如第一栅极211、第一栅绝缘层221和第一有源层241依次设置于衬底基板200上；第二薄膜晶体管包括第二有源层242、第二栅绝缘层222和第二栅极212，第二有源层242、第二栅绝缘层222和第二栅极212依次设置于源漏电极层之上。如此设置形成的第一薄膜晶体管和第二薄膜晶体管例如相对于源漏电极层对称设置而形成并联电路。
需要说明的是，在本发明提供的所有实施例中，当第一薄膜晶体管为底栅型结构时，则认为形成在第一薄膜晶体管之上的第二薄膜晶体管也为底栅型结构，相应的可以认为由该第一薄膜晶体管和第二薄膜晶体管构成的开关元件为底栅型；同样，在下述提及的实施例中，当第一薄膜晶体管为顶栅型结构时，则认为形成在第一薄膜晶体管之上的第二薄膜晶体管也为顶栅型结构，相应的可以认为由该第一薄膜晶体管和第二薄膜晶体管构成的开关元件为顶栅型。
例如，在本示例中，如图3所示，第一薄膜晶体管还可以包括第一欧姆接触层261，该第一欧姆接触层261设置于源漏电极层和第一有源层241之间；第二薄膜晶体管还可以包括第二欧姆接触层262，该第二欧姆接触层262设置于源漏电极层和第二有源层242之间。
例如，第一有源层241和第二有源层242可以为非晶硅、多晶硅、氧化物半导体等；例如，欧姆接触层的制作材料包括掺杂的半导体材料，例如掺杂的非晶硅、多晶硅或氧化物半导体等。
例如，在本示例中，如图3所示，该开关元件还包括第一绝缘层251，该第一绝缘层251位于第一有源层241和第二有源层242之间以将两者隔开以将其绝缘，而使第一薄膜晶体管和第二薄膜晶体管之间成为并联电路。
例如，在本示例中，如图3所示，第一栅极211和第二栅极212之间彼此例如电连接，以使得栅线的信号同时对第一薄膜晶体管和第二薄膜晶体管形成控制。第一栅极211和第二栅极212位于不同层上，为了使得二者能够电连接，例如可以通过设置过孔将二者电连接，例如该过孔通过穿过第一栅绝缘层221和第二栅绝缘层222形成。
例如，在本公开实施例的另一个示例中，该第一薄膜晶体管和第二薄膜晶体管皆为顶栅型的薄膜晶体管，图4为该开关元件的另一结构示意图。例如，如图4所示，该第一薄膜晶体管包括公共栅极303，第一薄膜晶体管和第二薄膜晶体管共用该公共栅极303，并且第一薄膜晶体管还包括第一栅绝缘层221和第一有源层241，第一栅绝缘层221位于第一有源层241和公共栅极303之间；第二薄膜晶体管还包括第二栅绝缘层222和第二有源层242，第二栅绝缘层222位于第二有源层242和公共栅极303之间。另外，公共栅极303也位于源漏电极层的第一电极231和第二电极232之间，并且第一电极231和第二电极232之间可以由绝缘层间隔开，例如该绝缘层可以为第一栅绝缘层221、第二栅绝缘层222和第三绝缘层302的至少一个或组合。
需要说明的是，第一栅绝缘层221和第三绝缘层302不限于为两个结构，也可以为一体的绝缘层结构，只要能将公共栅极303与第一有源层241、公共栅极303与第一电极231、公共栅极303与第二电极232间隔开即可达到同样的技术效果。在该实施例中，第一薄膜晶体管和第二薄膜晶体管在共用源漏电极的情况下，还共用公共栅极303，则无需通过增加例如开孔等工艺将两者的栅极连通起来，在实现第一薄膜晶体管和第二薄膜晶体管形成并联电路以增加开态电流的同时简化了开关元件的制备工艺。
例如，如图4所示的本实施例中的开关元件还可以包括缓冲层301，该缓冲层301在第一有源层211与衬底基板200之间充当一个过渡膜层，可以使第一有源层301与衬底基板200之间结合得更稳固，且可以防止衬底基板200中的有害杂质、离子等扩散到第一有源层301之中。
该缓冲层301的制备材料包括硅氧化物(SiOx)或硅氮化物(SiNx)、硅氮氧化物(SiOxNy)等。例如，该缓冲层301可以为由氮化硅或者氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层结构。
如果背光源发出的光照射到有源层之后会产生光生载流子而破坏有源层的电学特性，例如导致薄膜晶体管的漏电流增大，所以对于顶栅型结构的薄膜晶体管根据需要还可以设置遮光层以对有源层进行遮光。例如，如图4所示的本实施例中的具有顶栅型薄膜晶体管结构的开关元件还可以包括设置于第一有源层301与衬底基板200之间的遮光层304。该遮光层304的形成材料例如可以包括金属、黑色树脂等不透明材料。
在本实施例中，关于源漏电极层对称设置的第一薄膜晶体管和第二薄膜晶体管的结构、材料等完全相同，然而本领域的技术人员可以知道，第一薄膜晶体管和第二薄膜晶体管也可以非对称设置，也即二者的结构、材料等可不完全相同，只要并联设置的例如两个薄膜晶体管构成的开关元件，其整体的开态电流即大于其中由任一薄膜晶体管构成的开关元件的开态电流。例如，开关元件的对称设置的两层薄膜晶体管的结构、材料等完全相同，则其开态电流为只设置一层薄膜晶体管的开关元件的两倍。
本公开的另一实施例提供了一种阵列基板，该阵列基板包括多个排列为阵列的子像素区域，其中，每个子像素区域包括栅线、数据线、像素电极和上述实施例中提供的开关元件，至少一条栅线与该开关元件的第一薄膜晶体管和第二薄膜晶体管电连接，例如数据线与源漏电极层中的第一电极(例如源极)电连接，像素电极与源漏电极层中的第二电极(例如漏极)电连接。
例如，本实施例中的开关元件为底栅型结构，图5为本公开一实施例提供的一种阵列基板的结构示意图，该阵列基板的开关元件为如图3所示实施例中的底栅型结构。例如，如图5所示，该阵列基板还可以包括像素电极271和公共电极272，其中，像素电极271与第二电极232电连接，公共电极272设置于第二栅极212之上，并且第二栅极212和公共电极272之间设置有第二绝缘层252。
为保证第一薄膜晶体管和第二薄膜晶体管的同步工作，两者的栅极(包括第一栅极211和第二栅极212)需要彼此电连接在一起，其连接方式分为多种。例如，可以在每个像素区域中形成过孔从而将第一栅极211和第二栅极212电连接至同一栅线。
例如，本公开实施例中的阵列基板还可以包括设置于第二绝缘层252上的公共电极272，公共电极272设置为在工作中与像素电极271配合形成工作电场，以用于对例如液晶分子偏转等进行控制。在其他的示例中，阵列基板上也可以仅形成像素电极而没有与之配合的公共电极，例如当该阵列基板用于垂直电场型LCD、有机发光二极管显示装置或电子纸显示装置时。
例如，本公开实施例中的阵列基板还可以包括位于不同层上的第一栅线和第二栅线，其中，第一栅线与位于同一层的第一薄膜晶体管的第一栅极211电连接，第二栅线与位于同一层的第二薄膜晶体管的第二栅极212电连接，该第一栅线和第二栅线彼此电连接。
例如，可以在阵列基板的显示区域的像素区域中设置过孔，该第一栅线和第二栅线通过过孔彼此电连接。又例如，第一栅线和第二栅线彼此平行且上下重叠，二者通过在阵列基板的周边区域(非显示区域)形成的至少一个过孔彼此电连接。
本实施例中的阵列基板所包括的开关元件不限于如图3所述的底栅型，如图4所示的顶栅型开关元件也可以达到同样的技术效果。此外，该开关元件所包括的薄膜晶体管设置不限于两个，可以为多个上下并联设置的薄膜晶体管。
本公开的实施例提供了一种开关元件的制备方法，该制备方法包括：提供衬底基板；在衬底基板上形成第一薄膜晶体管；在第一薄膜晶体管层上形成第二薄膜晶体管；其中，第一薄膜晶体管层包括源漏电极层，第一薄膜晶体管层和第二薄膜晶体管层共用该源漏电极层。
例如，在本公开实施例提供的制备方法中，形成第一薄膜晶体管和第二薄膜晶体管的方法包括：在衬底基板上依次形成第一栅极、第一栅绝缘层、第一有源层和源漏电极层；在源漏电极层上依次形成第二有源层、第二栅绝缘层和第二栅极。
例如，本公开实施例提供的制备方法还可以包括在第一有源层和第二有源层之间形成第一绝缘层。
例如，在本公开实施例提供的制备方法中，形成第一薄膜晶体管和第二薄膜晶体管的方法包括：在衬底基板上依次形成第一有源层、源漏电极层、第一栅绝缘层和公共栅极；在公共栅极上依次形成第二栅绝缘层和第二有源层；第一栅绝缘层位于第一有源层和公共栅极之间，第二栅绝缘层位于第二有源层和公共栅极之间。
例如，本公开实施例提供的制备方法还可以包括在源漏电极层和第一有源层之间形成第一欧姆接触层；在源漏电极层和第二有源层之间形成第二欧姆接触层。
该实施例的开关元件的薄膜晶体管可以为上述实施例中提供的底栅型或顶栅型的结构，为方便理解，本实施例提供一种开关元件的制备过程作为示例。例如，本实施例中的一个示例提供一种底栅型的开关元件的制备过程，图6a～6j为本公开一实施例提供的一种底栅型的开关元件制备方法的过程图。参照图6a-6j，本实施例提供的开关元件制备过程的一个示例包括如下步骤。
如图6a所示，提供一衬底基板200，并在该衬底基板200上沉积一层第一栅极薄膜，通过对该第一栅极薄膜进行构图工艺处理以形成第一栅极211。例如，该衬底基板200可以为玻璃基板。
例如，该第一栅极211的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；该第一栅极211的材料也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；该第一栅极211的材料还可以为铝或铝合金等。
在本实施例中，构图工艺例如为光刻构图工艺，其例如包括：在需要被构图的结构层上涂覆光刻胶层，使用掩膜板对光刻胶层进行曝光，对曝光的光刻胶层进行显影以得到光刻胶图案，使用光刻胶图案对结构层进行蚀刻，然后可选地去除光刻胶图案。
如图6b所示，在形成有第一栅极211的衬底基板200上沉积第一栅绝缘层221。例如，制备该第一栅绝缘层221的材料包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料等。
如图6c所示，在第一栅绝缘层221上沉积一层第一有源层薄膜并对其进行构图工艺以形成第一有源层241。例如，制备该有源层241的材料包括非晶硅、多晶硅、氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)等金属氧化物等。
如图6d所示，在形成有第一有源层241的衬底基板200上，沉积一层第一欧姆接触层薄膜并对其进行构图工艺以形成第一欧姆接触层261。例如，制备该第一欧姆接触层261的制作材料包括掺杂的非晶硅、多晶硅或氧化物半导体等。
如图6e所示，在形成有第一欧姆接触层261的衬底基板200上沉积一层源漏电极层薄膜并对其进行构图工艺处理以形成源漏电极层(包括第一电极231和第二电极232)。
例如，源漏电极层可以为金属材料，可以形成单层或多层结构，例如，形成为单层铝结构、单层钼结构、或者由两层钼夹设一层铝的三层结构。
如图6f所示，在形成有源漏电极层的衬底基板200上沉积一层第一绝缘层薄膜并对其进行构图工艺处理以形成第一绝缘层251，该第一绝缘层251位于第一有源层241之上并且位于第一电极231和第二电极232之间。该第一绝缘层251的材料为氮化硅(SiNx)或者氧化硅(SiOx)等。
如图6g所示，在形成有第一绝缘层251的衬底基板200上沉积一层第二欧姆接触层262薄膜并对其进行构图工艺处理以形成第二欧姆接触层262。例如，制备该第二欧姆接触层262的制作材料包括掺杂的半导体材料，例如掺杂的非晶硅、多晶硅或氧化物半导体等。
如图6h所示，在形成有第二欧姆接触层262的衬底基板200上沉积一层第二有源层薄膜并对其进行构图工艺以形成第二有源层242。例如，制备该有源层242的材料包括非晶硅、多晶硅、氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)等金属氧化物等。
如图6i所示，在形成有第二有源层242的衬底基板200上沉积一层第二栅绝缘层222。例如，制备该第二栅绝缘层222的材料包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料等。
如图6j所示，在第二栅绝缘层222上沉积一层第二栅极薄膜，通过对该第二栅极薄膜进行构图工艺处理以形成第二栅极212。例如，该第二栅极212的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；该第二栅极212的材料也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；该第二栅极212的材料还可以为铝或铝合金等。
在本实施例中，第一薄膜晶体管和第二薄膜晶体管对称设置，例如，关于源漏电极层对称设置的例如有源层、欧姆接触层、栅绝缘层、栅电极等可以为相同或不相同的结构，也可以由相同或不相同的材料构成，只要第一薄膜晶体管结构和第二薄膜晶体管结构是上下并联的设置方式，即可以达到增大开关元件开态电流的技术效果。
本公开的另一实施例提供了一种阵列基板的制备方法，图6k～6m为本公开一实施例提供的一种阵列基板制备方法的过程图。该制备方法包括上述实施例提供的开关元件的制备之后的后续制备流程，其中，该开关元件不限于底栅型结构，顶栅型的开关元件也可以取得同样的技术效果，为方便理解，本实施例的一个示例以底栅型的开关元件为例，示出阵列基板的制备过程。如图6k～6m所示，本实施例提供的阵列基板的制备过程的一个示例包括如下所述的步骤。
如图6k所示，在开关元件的制备过程中，还包括在源漏电极层例如第二电极232和第一栅绝缘层221之间形成像素电极薄膜，并对其进行构图工艺以形成像素电极271，该像素电极271与第二电极232直接电连接。
例如，像素电极271采用透明导电材料形成或金属材料形成，例如，形成该像素电极271的材料包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO)和碳纳米管等。
像素电极271不限于形成在第二电极232和第一栅绝缘层221之间，实现像素电极271与第二电极232的电连接有多种方式，例如像素电极还可以形成在第二电极232和第二栅绝缘层222之间并与第二电极232电连接；像素电极还可以形成在第二栅绝缘层222之上并且通过在第二栅绝缘层222中形成过孔，使得第二电极232通过过孔与像素电极271电连接等。
如图6l所示，在形成有第二栅电极212的衬底基板200上形成一层第二绝缘层252。
如图6m所示，在第二绝缘层252上形成一层公共电极272，该公共电极272与像素电极271形成工作电场，以对例如液晶显示中的液晶偏转进行控制。
本发明的另一个实施例提供了一种显示装置，其包括上述任一实施例的阵列基板。
该显示装置的一个示例为液晶显示装置，包括阵列基板和对置基板，二者彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。
该显示装置的另一个示例为有机发光二极管(OLED)显示装置，其中，阵列基板上形成有机发光材料的叠层，每个像素单元的像素电极作为阳极或阴极用于驱动有机发光材料发光以进行显示操作。
该显示装置的再一个示例为电子纸显示装置，其中，阵列基板上形成有电子墨水层，每个像素单元的像素电极作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。
本发明的实施例提供一种开关元件及其制备方法、阵列基板以及显示装置，并且具有以下至少一项有益效果：
(1)该开关元件将两个薄膜晶体管上下并联设置，在增加开态电流同时降低占用空间。
(2)该开关元件的两个薄膜晶体管共用源漏电极层，简化了制备该开关元件的制作工艺，降低成本。
对于本公开，还有以下几点需要说明：
(1)本发明实施例附图只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种开关元件，包括：
衬底基板；
设置于所述衬底基板上的第一薄膜晶体管；
设置于所述第一薄膜晶体管上的第二薄膜晶体管，其中，所述第一薄膜晶体管包括第一电极和第二电极，所述第一薄膜晶体管与所述第二薄膜晶体管共用所述第一电极和所述第二电极，
所述第一薄膜晶体管包括位于所述衬底基板上的第一有源层，所述第二薄膜晶体管包括位于所述衬底基板上的第二有源层，所述开关元件还包括设置于所述第一有源层和所述第二有源层之间的绝缘层，以将所述第一有源层和所述第二有源层隔开以将其绝缘，并使得所述第一薄膜晶体管和所述第二薄膜晶体管之间成为并联电路。
2.根据权利要求1所述的开关元件，其中，
所述第一薄膜晶体管还包括在所述衬底基板上设置的第一栅极和第一栅绝缘层；所述第二薄膜晶体管还包括在所述第一薄膜晶体管上设置的第二栅绝缘层和第二栅极。
3.根据权利要求2所述的开关元件，其中，
所述第一栅极设置在所述衬底基板上，所述第一栅绝缘层设置在所述第一栅极上，所述第一有源层设置在所述第一栅绝缘层上，所述第一电极和所述第二电极设置在所述第一有源层上；
所述第二有源层设置在所述第一电极和所述第二电极上，所述第二栅绝缘层设置在所述第二有源层上，所述第二栅极设置在所述第二栅绝缘层上。
4.根据权利要求3所述的开关元件，还包括：
设置在所述第一电极和所述第二电极和所述第一有源层之间的第一欧姆接触层；
设置在所述第一电极和所述第二电极和所述第二有源层之间的第二欧姆接触层。
5.根据权利要求3或4所述的开关元件，还包括：
设置于所述第一有源层和所述第二有源层之间的第一绝缘层。
6.根据权利要求3所述的开关元件，其中，所述第一栅极与所述第二栅极彼此电连接。
7.根据权利要求2所述的开关元件，其中，所述第一薄膜晶体管与所述第二薄膜晶体管相对于所述第一电极和所述第二电极对称设置。
8.根据权利要求1所述的开关元件，其中，所述第一薄膜晶体管包括公共栅极，所述第一薄膜晶体管和所述第二薄膜晶体管共用所述公共栅极，并且
所述第一薄膜晶体管还包括第一栅绝缘层，所述第一栅绝缘层位于所述第一有源层和所述公共栅极之间；
所述第二薄膜晶体管还包括第二栅绝缘层，所述第二栅绝缘层位于所述第二有源层和所述公共栅极之间。
9.一种阵列基板，包括多个子像素单元，其中，每个所述子像素单元包括至少一条栅线、数据线、像素电极和权利要求1-8中任一项所述的开关元件，
所述至少一条栅线与所述开关元件的第一薄膜晶体管和第二薄膜晶体管电连接，所述数据线与所述第一电极电连接，所述像素电极与所述第二电极电连接。
10.根据权利要求9所述的阵列基板，包括位于不同层上的第一栅线和第二栅线，其中，所述第一栅线与所述第一薄膜晶体管电连接，所述第二栅线与所述第二薄膜晶体管电连接。
11.根据权利要求10所述的阵列基板，其中，所述第一栅线和所述第二栅线彼此电连接。
12.根据权利要求11所述的阵列基板，其中，所述第一栅线和所述第二栅线在所述阵列基板的周边区域中通过过孔彼此电连接。
13.根据权利要求9所述的阵列基板，其中，每个所述子像素单元还包括公共电极，所述公共电极设置为在工作中与所述像素电极配合形成工作电场。
14.一种显示装置，包括根据权利要求1-13任一所述的阵列基板或所述的开关元件。
15.根据权利要求14所述的显示装置，其中，所述显示装置为液晶显示装置、有机发光二极管显示装置或电子纸显示装置。
16.一种开关元件的制备方法，包括：
提供衬底基板；
在所述衬底基板上形成第一薄膜晶体管；
在所述第一薄膜晶体管层上形成第二薄膜晶体管；其中，所述第一薄膜晶体管层包括第一电极和第二电极，所述第一薄膜晶体管层和所述第二薄膜晶体管层共用所述第一电极和所述第二电极，
所述第一薄膜晶体管包括位于所述衬底基板上的第一有源层，所述第二薄膜晶体管包括位于所述衬底基板上的第二有源层，所述的开关元件还包括设置于所述第一有源层和所述第二有源层之间的绝缘层，以将所述第一有源层和所述第二有源层隔开以将其绝缘，并使得所述第一薄膜晶体管和所述第二薄膜晶体管之间成为并联电路。
17.根据权利要求16所述的制备方法，其中，形成所述第一薄膜晶体管和所述第二薄膜晶体管包括：
在所述衬底基板上依次形成第一栅极、第一栅绝缘层、第一有源层、第一电极和所述第二电极；
在所述第一电极和所述第二电极上依次形成第二有源层、第二栅绝缘层和第二栅极。
18.根据权利要求17所述的制备方法，还包括：在所述第一有源层和所述第二有源层之间形成第一绝缘层。
19.根据权利要求16所述的制备方法，其中，形成所述第一薄膜晶体管和所述第二薄膜晶体管包括：
在所述衬底基板上依次形成第一有源层、第一电极和第二电极、第一栅绝缘层和公共栅极；
在所述公共栅极上依次形成第二栅绝缘层和第二有源层；
其中，所述第一栅绝缘层位于所述第一有源层和所述公共栅极之间，所述第一栅绝缘层位于所述第一有源层和所述公共栅极之间。
20.根据权利要求17-19所述的制备方法，还包括：
在所述第一电极和所述第二电极和所述第一有源层之间形成第一欧姆接触层；
在所述第一电极和所述第二电极和所述第二有源层之间形成第二欧姆接触层。
CN201611091732.1A 2016-12-01 2016-12-01 开关元件及其制备方法、阵列基板以及显示装置 Active CN106409845B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611091732.1A CN106409845B (zh) 2016-12-01 2016-12-01 开关元件及其制备方法、阵列基板以及显示装置
US15/712,988 US10355029B2 (en) 2016-12-01 2017-09-22 Switching element, manufacturing method thereof, array substrate and display device
US16/433,055 US10937816B2 (en) 2016-12-01 2019-06-06 Switching element, manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611091732.1A CN106409845B (zh) 2016-12-01 2016-12-01 开关元件及其制备方法、阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
CN106409845A CN106409845A (zh) 2017-02-15
CN106409845B true CN106409845B (zh) 2023-10-20

Family

ID=58084288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611091732.1A Active CN106409845B (zh) 2016-12-01 2016-12-01 开关元件及其制备方法、阵列基板以及显示装置

Country Status (2)

Country Link
US (2) US10355029B2 (zh)
CN (1) CN106409845B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093609B (zh) * 2017-05-16 2019-10-29 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置以及驱动方法
CN107038987B (zh) 2017-05-23 2020-12-22 上海和辉光电股份有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
KR102347796B1 (ko) * 2017-05-31 2022-01-07 엘지디스플레이 주식회사 전계 발광 표시장치
CN107958922B (zh) * 2017-12-11 2020-06-30 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板
TWI651765B (zh) 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
KR20200032594A (ko) * 2018-09-18 2020-03-26 엘지디스플레이 주식회사 유기 발광 표시 장치
US11626520B2 (en) 2019-02-06 2023-04-11 Japan Display Inc. Semiconductor substrate and display device
JP7317593B2 (ja) * 2019-02-06 2023-07-31 株式会社ジャパンディスプレイ 半導体基板及び表示装置
CN111668237B (zh) 2020-06-17 2024-01-26 京东方科技集团股份有限公司 一种显示基板及其制备方法、驱动方法、显示装置
CN111754873A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
EP3982420A1 (en) * 2020-10-08 2022-04-13 Imec VZW Dynamically doped field-effect transistor and a method for controlling such
CN113113425A (zh) * 2021-03-18 2021-07-13 武汉华星光电技术有限公司 阵列基板及显示面板
CN113327924B (zh) * 2021-05-25 2024-04-12 北京京东方技术开发有限公司 半导体器件、显示基板及显示装置
CN113406832B (zh) * 2021-06-24 2023-01-24 昆山龙腾光电股份有限公司 Tft阵列基板及其驱动方法
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214693B1 (en) * 1998-09-29 2001-04-10 Sony Corporation Process for the production of semiconductor device
US6906342B1 (en) * 1999-05-13 2005-06-14 Lg. Philips Lcd Co., Ltd. Thin film transistor type optical detecting sensor
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
CN103943655A (zh) * 2014-03-11 2014-07-23 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示器
CN203883006U (zh) * 2014-06-12 2014-10-15 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN206301791U (zh) * 2016-12-01 2017-07-04 合肥京东方光电科技有限公司 开关元件、阵列基板以及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645837B2 (en) * 2000-05-31 2003-11-11 Sony Corporation Method of manufacturing semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7642573B2 (en) * 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101294235B1 (ko) * 2008-02-15 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI386886B (zh) * 2008-02-20 2013-02-21 Tpo Displays Corp 影像顯示系統
WO2010097862A1 (ja) * 2009-02-24 2010-09-02 パナソニック株式会社 半導体メモリセル及びその製造方法並びに半導体記憶装置
US8723223B2 (en) * 2011-11-30 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Fin field-effect transistors
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214693B1 (en) * 1998-09-29 2001-04-10 Sony Corporation Process for the production of semiconductor device
US6906342B1 (en) * 1999-05-13 2005-06-14 Lg. Philips Lcd Co., Ltd. Thin film transistor type optical detecting sensor
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
CN103943655A (zh) * 2014-03-11 2014-07-23 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示器
CN203883006U (zh) * 2014-06-12 2014-10-15 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN206301791U (zh) * 2016-12-01 2017-07-04 合肥京东方光电科技有限公司 开关元件、阵列基板以及显示装置

Also Published As

Publication number Publication date
US20180158845A1 (en) 2018-06-07
CN106409845A (zh) 2017-02-15
US10355029B2 (en) 2019-07-16
US20190312065A1 (en) 2019-10-10
US10937816B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN108022948B (zh) 有机发光显示装置及其制造方法
US10050098B2 (en) Organic light-emitting display device including substrate having plurality of trenches and method of fabricating the same
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
KR102207063B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US9088003B2 (en) Reducing sheet resistance for common electrode in top emission organic light emitting diode display
CN106876386B (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
US11296235B2 (en) Thin film transistor having a wire grid on a channel region and manufacturing method thereof, array substrate and manufacturing method thereof, and display panel
US11257810B2 (en) Electrostatic discharge unit, array substrate and display panel
EP2741332A2 (en) Array substrate and method of fabricating the same
KR20180071538A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
US9064905B2 (en) Array substrate and method of fabricating the same
KR20150075512A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN106997893B (zh) 有机发光显示装置及其制造方法
CN108807547B (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
US20180341355A1 (en) Touch display substrate, fabrication method and touch display device
CN110289270B (zh) 阵列基板及其制造方法、显示装置
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
KR20150042989A (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
US11758780B2 (en) Display substrate and display apparatus
KR20140129686A (ko) 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
CN110660813A (zh) 一种oled面板及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant