CN107093609B - 阵列基板、显示面板、显示装置以及驱动方法 - Google Patents
阵列基板、显示面板、显示装置以及驱动方法 Download PDFInfo
- Publication number
- CN107093609B CN107093609B CN201710345104.XA CN201710345104A CN107093609B CN 107093609 B CN107093609 B CN 107093609B CN 201710345104 A CN201710345104 A CN 201710345104A CN 107093609 B CN107093609 B CN 107093609B
- Authority
- CN
- China
- Prior art keywords
- film transistor
- grid
- tft
- thin film
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 122
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 102
- 239000010408 film Substances 0.000 claims abstract description 93
- 238000009413 insulation Methods 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了阵列基板、显示面板、显示装置以及驱动方法。该阵列基板包括:阵列基板衬底;第一薄膜晶体管,所述第一薄膜晶体管设置在所述阵列基板衬底上;第二薄膜晶体管,所述第二薄膜晶体管设置在所述阵列基板衬底上,其中,所述第一薄膜晶体管以及所述第二薄膜晶体管串联,且所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的栅极,在垂直于所述阵列基板衬底的方向上层叠设置。该阵列基板具有以下优点的至少之一:可以实现对显示面板的分区控制,不影响利用该阵列基板的显示面板的像素开口率,阵列基板的功耗较低。
Description
技术领域
本发明涉及显示领域,具体地,涉及阵列基板、显示面板、显示装置以及驱动方法。
背景技术
随着电子技术的发展,目前的电子设备逐渐向多功能化发展。并且,随着显示技术的不断提高,用户对于电子设备的显示装置的亮度、色彩饱和度以及分辨率也提出了新的要求。随着电子设备的多功能化,以及显示装置的显示效果的提高,电子设备的功耗也随之升高。为了降低电子设备,特别是显示面板的功耗,目前出现了对显示面板进行分区,并降低部分区域分辨率以及刷新频率的显示面板。通过将人眼关注的显示区域进行较高频率的刷新,以保证显示效果,而在其余人眼关注度较低的区域,采用降低分辨率以及刷新频率的策略,从而降低显示面板的功耗。
然而,目前的显示面板、显示装置以及驱动方法仍有待改进。
发明内容
本发明是基于发明人对以下事实的发现和认识而作出的:
目前,具有分区显示功能的显示面板,普遍存在像素开口率不理想、显示面板制备工艺复杂、各分区之间的栅线信号存在延迟,造成不良风险提高等问题。发明人经过深入研究以及大量实验发现,这主要是由于目前用于分区显示功能的阵列基板的结构设计不合理而导致的。具体地,如要将显示面板进行分区控制,则需要将阵列基板上的栅线(Gateline)按分区断开,从而控制不同分区中薄膜晶体管的开关,控制分区的刷新频率。而如果直接将栅线分割设置,需要额外增加阵列基板行驱动电路(GOA组),并且要增加各分区之间的跨线连接。这样不仅增加工艺难度,导致成本增加,同时增加了面板设计的复杂性,进而导致栅线的信号发生延迟,造成了不良风险提高。这一问题虽然可以通过在阵列基板上增设薄膜晶体管得到一定程度的缓解,然而目前具有两个薄膜晶体管的阵列基板,通常是将两个薄膜晶体管同层设置的。这一设置方式导致占用像素的开口面积较大,降低了像素的开口率,进而会影响显示装置的显示效果。由此,如果可以对阵列基板的结构进行改进,则像素开口率小、功耗大等问题均可以得到改善。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
有鉴于此,在本发明的一个方面,本发明提出了一种阵列基板。该阵列基板包括:阵列基板衬底;第一薄膜晶体管,所述第一薄膜晶体管设置在所述阵列基板衬底上;第二薄膜晶体管,所述第二薄膜晶体管设置在所述阵列基板衬底上,其中,所述第一薄膜晶体管以及所述第二薄膜晶体管串联,且所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的栅极,在垂直于所述阵列基板衬底的方向上层叠设置。该阵列基板具有以下优点的至少之一:可以实现对显示面板的分区控制,不影响利用该阵列基板的显示面板的像素开口率,阵列基板的功耗较低。
根据本发明的实施例,该阵列基板进一步包括:第一栅线,所述第一栅线与所述第一薄膜晶体管的所述栅极相连,用于控制所述第一薄膜晶体管的开关;第二栅线,所述第二栅线与所述第二薄膜晶体管的所述栅极相连,用于控制所述第二薄膜晶体管的开关。由此,可以实现分区控制。
根据本发明的实施例,该阵列基板包括多个所述第一薄膜晶体管,所述第一栅线与多个所述第一薄膜晶体管相连。由此,可以利用一条第一栅线,实现控制多个第一薄膜晶体管同时开或者关。
根据本发明的实施例,该阵列基板包括多个所述第二栅线以及所述第二薄膜晶体管,所述第二栅线以及所述第二薄膜晶体管一一对应;所述第二薄膜晶体管和与其串联的所述第一薄膜晶体管,用于控制同一个像素单元。由此,可以实现分别控制每一个第二薄膜晶体管的开或关,从而可以精确控制每一个像素单元的刷新频率。
根据本发明的实施例,所述第一薄膜晶体管为底栅型薄膜晶体管,所述第二薄膜晶体管为顶栅型薄膜晶体管。由此,两个薄膜晶体管可以共用一个有源层和一个源极,从而可以不增加像素开口面积的占用。
根据本发明的实施例,该阵列基板包括:第一栅极,所述第一栅极设置在所述阵列基板衬底上;栅绝缘层,所述栅绝缘层设置在所述阵列基板衬底上且覆盖所述第一栅极;有源层,所述有源层设置在所述栅绝缘层远离所述第一栅极的一侧,所述有源层覆盖所述栅绝缘层的部分表面,且所述有源层的至少一部分与所述第一栅极对应设置;第一漏极以及第二漏极,所述第一漏极以及第二漏极设置在所述栅绝缘层远离所述第一栅极的一侧,所述第一漏极以及第二漏极同层设置且分别独立地与所述有源层相连;源极,所述源极与所述第一漏极和所述第二漏极同层设置,所述源极与所述有源层相连;钝化层,所述钝化层覆盖所述第一漏极、所述第二漏极以及所述源极;第二栅极,所述第二栅极设置在所述钝化层远离所述有源层的一侧,所述第二栅极在所述有源层上的正投影,与至少一部分所述有源层重合,其中,所述第一栅极、所述有源层、所述源极以及所述第一漏极构成所述第一薄膜晶体管;所述第二栅极、所述有源层、所述源极以及所述第二漏极构成所述第二薄膜晶体管。由此,可以在不占用像素开口面积的前提下,实现两个薄膜晶体管的设置,从而可以实现对显示面板的分区控制,在节省功耗的同时,提高利用该阵列基板的显示面板的显示效果。
在本发明的另一方面,本发明提出了一种显示面板。根据本发明的实施例,该显示面板包括前面所述的阵列基板。由此,可以在不降低像素开口率的前提下,降低该显示面板的功耗。
在本发明的另一个方面,本发明提出了一种显示装置。根据本发明的实施例,该显示装置包括前面所述的显示面板。由此,可以在不影响该显示装置显示效果的前提下,降低该显示装置的功耗。
在本发明的另一个方面,本发明提出了一种驱动显示装置的方法。根据本发明的实施例,所述显示装置包括阵列基板,所述阵列基板包括阵列基板衬底,所述阵列基板衬底上设置有互相串联的第一薄膜晶体管以及第二薄膜晶体管,且所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的栅极,在垂直于所述阵列基板衬底的方向上层叠设置;所述方法包括:查询预设的画面刷新策略,根据所述画面刷新策略发出控制指令,实现所述第一薄膜晶体管以及所述第二薄膜晶体管的分别打开或关闭。由此,可以简便地实现对该显示装置进行分区画面刷新,从而有利于节省该显示装置在进行显示时的功耗。
根据本发明的实施例,该方法包括:所述阵列基板包括多个所述第一薄膜晶体管、多个所述第二薄膜晶体管、多条第一栅线以及多条第二栅线,所述第一栅线与多个所述第一薄膜晶体管的所述栅极相连,用于控制多个所述第一薄膜晶体管的开关,所述第二栅线与所述第二薄膜晶体管的所述栅极相连,用于控制所述第二薄膜晶体管的开关且所述第二栅线与所述第二薄膜晶体管一一对应,所述第二薄膜晶体管和与其串联的所述第一薄膜晶体管用于控制同一个像素单元;所述画面刷新策略包括第一画面刷新策略以及第二画面刷新策略,所述方法进一步包括:根据所述第一画面刷新策略发出第一控制指令,利用多条所述第二栅线,打开全部所述第二薄膜晶体管,利用多条所述第一栅线,依次打开全部所述第一薄膜晶体管,以便实现所述显示装置的全屏画面刷新;根据所述第二画面刷新策略发出第二控制指令,利用多条所述第一栅线,依次打开全部所述第一薄膜晶体管,利用部分所述第二栅线,打开部分所述第二薄膜晶体管,以便实现所述显示装置的部分画面刷新。由此,可以简便地实现显示装置的全屏画面刷新和部分画面刷新。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1显示了根据本发明一个实施例的阵列基板的结构示意图;
图2显示了根据本发明一个实施例的阵列基板的部分电路图;
图3显示了图2中A区域的放大示意图;
图4显示了根据本发明一个实施例的阵列基板的结构示意图;
图5显示了根据本发明另一个实施例的阵列基板的结构示意图;
图6显示了根据本发明一个实施例的显示装置的结构示意图;
图7显示了根据本发明一个实施例的驱动显示装置方法的流程示意图;以及
图8显示了根据本发明另一个实施例的驱动显示装置方法的流程示意图。
附图标记说明:
100:阵列基板衬底;200:第一薄膜晶体管;210:第一栅极;220:有源层;230:第一漏极;240:源极;300:第二薄膜晶体管;310:第二栅极;320:第二漏极;400:栅绝缘层;500:钝化层;600:树脂层;700:第二绝缘层;800:像素电极;900:阵列基板;1000:显示装置;10:第一栅线;20:第二栅线。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的一个方面,本发明提出了一种阵列基板。根据本发明的实施例,参考图1,该阵列基板包括:阵列基板衬底100、第一薄膜晶体管200以及第二薄膜晶体管300。其中,第一薄膜晶体管200和第二薄膜晶体管300均设置在阵列基板衬底100上,且第一薄膜晶体管200以及第二薄膜晶体管300串联。第二薄膜晶体管的栅极(第二栅极310)与第一薄膜晶体管的栅极(第一栅极210),在垂直于阵列基板衬底100的方向上层叠设置。该阵列基板具有以下优点的至少之一:可以实现对显示面板的分区控制,不影响利用该阵列基板的显示面板的像素开口率,阵列基板的功耗较低。
为了方面理解,下面首先对利用第一薄膜晶体管200以及第二薄膜晶体管300,对显示面板进行分区控制的原理进行简单说明:
根据本发明的实施例,参考图2以及图3,第一薄膜晶体管200以及第二薄膜晶体管300是串联设置的。第一薄膜晶体管200以及第二薄膜晶体管300用于控制同一个像素结构。当第一薄膜晶体管200以及第二薄膜晶体管300同时处于打开状态时,可以根据数据线中储存的信息,对电容充电,从而实现第一薄膜晶体管200以及第二薄膜晶体管300控制的像素结构的画面刷新。而当第一薄膜晶体管200打开,第二薄膜晶体管300关闭时,数据线中的信息无法进行写入,此时不对电容进行充电,施加在像素结构中的电信号不变,画面不进行刷新。根据本发明的实施例,阵列基板上可以包括多个第一薄膜晶体管200以及多个第二薄膜晶体管300。第二薄膜晶体管300和与其串联的第一薄膜晶体管200,用于控制同一个像素单元。由此,可以通过控制与特定区域相对应的第二薄膜晶体管300的开关,控制不同区域进行画面刷新的频率。
根据本发明的实施例,参考图2,该阵列基板进一步包括第一栅线10以及第二栅线20。参考图3,第一栅线10与第一薄膜晶体管200的栅极(第一栅极210)相连,用于控制第一薄膜晶体管200的开关,第二栅线20与第二薄膜晶体管300的栅极(第二栅极310)相连,用于控制第二薄膜晶体管300的开关。根据本发明的实施例,第一栅线10的数量、第一薄膜晶体管200的数量以及第一栅线10和第一薄膜晶体管200之间的对应关系不受特别限制。例如,可以使得第一栅线10与第一薄膜晶体管200之间一一对应,每一根第一栅线10用于控制一个第一薄膜晶体管200;或者,也可以使得第一栅线10控制多个第一薄膜晶体管200,从而可以节省布线面积,提高显示效果。类似地,第二栅线20的数量、第二薄膜晶体管300的数量以及第二栅线20和第二薄膜晶体管300之间的对应关系不受特别限制。例如,可以使得一个第二栅线20与多个第二薄膜晶体管300相连,由此,可以利用一个第二栅线20,控制一定区域中的的多个第二薄膜晶体管300的打开或关闭,实现该区域中的多个像素结构的同步画面刷新。或者,可以使得一个第二栅线20与一个第二薄膜晶体管300相连。由此,可以精确地分别控制每一个像素结构中的第二薄膜晶体管300的打开或关闭,从而有利于提高画面刷新的精度。
本领域技术人员能够理解的是,在阵列基板上,包括多个像素结构,多个像素结构可以呈阵列排布。也即是说,多个第一薄膜晶体管200也可以呈阵列排布。根据本发明的具体实施例,可以利用一个第一栅线10,控制位于同一行或是同一列的多个第一薄膜晶体管200。由此,可以同时控制同一行或是同一列的多个第一薄膜晶体管200的打开或关闭;并且,可以使得第二栅线20与第二薄膜晶体管300一一对应。由此,可以分别控制每一个第二薄膜晶体管300的打开或关闭,从而可以实现对每一个像素结构刷新频率的精确控制,也不会由于设置过多的栅线(第一栅线10以及第二栅线20)而大幅增加阵列基板上的走线面积,影响显示。
如前所述,目前采用两个薄膜晶体管实现分区控制的显示面板,普遍存在增加的薄膜晶体管占用像素的开口面积的问题。发明人经过深入研究发现,这主要是由于两个薄膜晶体管需要能够分别的打开或是关闭,以此实现显示面板的分区控制。因此,要求两个薄膜晶体管的栅极,需要互相断开。而由于阵列基板上的栅极等结构,通常是通过沉积整层金属,然后刻蚀而形成的,因此,现有的采用两个薄膜晶体管的阵列基板,多采用两个薄膜晶体管的栅极同层设置的方式,进而造成了像素开口面积的占用。根据本发明的实施例,通过对两个薄膜晶体管的结构进行设计,在不显著增加制备工艺难度的前提下,使得第一薄膜晶体管200和第二薄膜晶体管300的栅极在垂直于衬底的方向上层叠设置。由此,可以使得增加的第二薄膜晶体管300不占用像素开口面积。根据本发明的具体实施例,参考图4,第一薄膜晶体管200可以为底栅型薄膜晶体管,第二薄膜晶体管300可以为顶栅型薄膜晶体管。由此,两个薄膜晶体管可以共用一个有源层和一个源极,从而可以在不影响像素的开口率的前提下,节省材料、简化制备工艺。
根据本发明的实施例,参考图5,该阵列基板包括:第一栅极210、栅绝缘层400、有源层220、第一漏极230、第二漏极320、源极240、钝化层500、树脂层600、第二绝缘层700、第二栅极310以及像素电极800。其中,第一栅极210、有源层220、源极240以及第一漏极230构成第一薄膜晶体管200。第二栅极310、有源层220、源极240以及第二漏极320构成第二薄膜晶体管300。第一栅极210设置在阵列基板衬底100上,栅绝缘层400设置在阵列基板衬底100上且覆盖第一栅极210,有源层220设置在栅绝缘层400远离第一栅极210的一侧,有源层220覆盖栅绝缘层400的部分表面,且有源层的至少一部分与第一栅极210对应设置,以便实现第一薄膜晶体管的使用功能。第一漏极230以及第二漏极320设置在栅绝缘层400远离第一栅极210的一侧,第一漏极230以及第二漏极320同层设置且分别独立地与有源层220相连,源极240与第一漏极230和第二漏极320同层设置,且源极240与有源层220相连。钝化层500覆盖第一漏极230、第二漏极320以及源极240,第二栅极310设置在钝化层500远离有源层220的一侧,第二栅极310在有源层220上的正投影,与至少一部分有源层220重合,以便实现第二薄膜晶体管的使用功能。同时,第一薄膜晶体管和第二薄膜晶体管共用同一个源极和同一个有源层,使材料充分得到利用,节省了生产成本。由此,可以在不占用像素开口面积的前提下,实现两个薄膜晶体管的设置,从而可以实现对显示面板的分区控制,在节省功耗的同时,提高利用该阵列基板的显示面板的显示效果。
在本发明的另一方面,本发明提出了一种显示面板。根据本发明的实施例,该显示面板包括前面所述的阵列基板。由此,该显示面板具有前面所述的阵列基板的全部特征和优点,在此不再赘述。总的来说,在不降低像素开口率的前提下,可以降低该显示面板的功耗。
在本发明的另一个方面,本发明提出了一种显示装置。根据本发明的实施例,参考图6,该显示装置1000包括前面所述的显示面板。由此该显示装置具有前面所述的显示面板的全部特征和优点,在此不再赘述。总的来说,在不影响该显示装置显示效果的前提下,可以降低该显示装置的功耗。
在本发明的另一个方面,本发明提出了一种驱动显示装置的方法。根据本发明的实施例,该显示装置可以具有与前面描述的显示装置相同的特征以及优点。具体地,该显示装置可以包括阵列基板,阵列基板包括阵列基板衬底,阵列基板衬底上设置有互相串联的第一薄膜晶体管以及第二薄膜晶体管,且第二薄膜晶体管的栅极与第一薄膜晶体管的栅极,在垂直于阵列基板衬底的方向上层叠设置。该阵列基板进一步包括多个第一薄膜晶体管、多个第二薄膜晶体管、多条第一栅线以及多条第二栅线,第一栅线与多个第一薄膜晶体管的栅极相连,用于控制多个第一薄膜晶体管的开关,第二栅线与第二薄膜晶体管的栅极相连,用于控制第二薄膜晶体管的开关且第二栅线与第二薄膜晶体管一一对应,第二薄膜晶体管和与其串联的第一薄膜晶体管用于控制同一个像素单元。根据本发明的实施例,参考图7,该方法包括:
S100:查询预设的画面刷新策略
根据本发明的实施例,在该步骤中,在查询预设的画面刷新策略。根据本发明的实施例,预设的画面刷新策略可以包括对该显示装置进行全屏画面刷新,或是对该显示装置的特定区域进行画面刷新。由此,可以在不影响显示效果的前提下,有选择的对人眼关注的区域进行画面刷新,从而有利于降低该显示面板在使用过程中的功耗。
S200:发出控制薄膜晶体管的指令
根据本发明的实施例,在该步骤中,根据前面查询的画面刷新策略,发出对应的控制指令。根据本发明的实施例,根据画面刷新策略发出控制指令,实现第一薄膜晶体管以及第二薄膜晶体管的分别打开或关闭。由此,可以分别控制第一薄膜晶体管和第二薄膜晶体管,从而可以实现显示装置的分区显示。
根据本发明的实施例,参考图8,当查询到的预设画面刷新策略为对该显示装置的全屏进行刷新时,该方法可以包括:
S10:第一画面刷新策略
根据本发明的实施例,在该步骤中,查询预设的画面刷新策略,确定预设的画面刷新策略为第一画面刷新策略。
S20:发出第一控制指令:打开全部第二薄膜晶体管,然后依次打开全部第一薄膜晶体管
根据本发明的实施例,在该步骤中,发出与第一画面刷新策略对应的第一控制指令。具体的,利用多个第二栅线,打开全部第二薄膜晶体管,随后利用多个第一栅线,依次打开全部第一薄膜晶体管。由此,实现该显示装置的全屏画面刷新。
根据本发明的实施例,当查询到的预设画面刷新策略为对该显示装置的部分区域进行画面刷新时,该方法可以包括:
S30:第二画面刷新策略
根据本发明的实施例,在该步骤中,查询预设的画面刷新策略,确定预设的画面刷新策略为第二画面刷新策略。
S40:发出第二控制指令:依次打开全部第一薄膜晶体管,然后打开部分第二薄膜晶体管
根据本发明的实施例,在该步骤中,发出与第二画面刷新策略对应的第二控制指令。根据本发明的实施例,根据第二画面刷新策略,利用多个第一栅线,依次打开全部第一薄膜晶体管,利用部分第二栅线,打开部分第二薄膜晶体管。由此,可以实现第二薄膜晶体管导通的区域的画面刷新,从而实现显示装置的部分画面刷新。
在本说明书的描述中,参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (9)
1.一种阵列基板,其特征在于,包括:
阵列基板衬底;
第一薄膜晶体管,所述第一薄膜晶体管设置在所述阵列基板衬底上;
第二薄膜晶体管,所述第二薄膜晶体管设置在所述阵列基板衬底上,
其中,所述第一薄膜晶体管以及所述第二薄膜晶体管串联,且所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的栅极,在垂直于所述阵列基板衬底的方向上层叠设置;以及
第一栅线,所述第一栅线与所述第一薄膜晶体管的所述栅极相连,用于控制所述第一薄膜晶体管的开关;
第二栅线,所述第二栅线与所述第二薄膜晶体管的所述栅极相连,用于控制所述第二薄膜晶体管的开关。
2.根据权利要求1所述的阵列基板,其特征在于,包括多个所述第一薄膜晶体管,所述第一栅线与多个所述第一薄膜晶体管相连。
3.根据权利要求2所述的阵列基板,其特征在于,包括多个所述第二栅线以及多个所述第二薄膜晶体管,所述第二栅线以及所述第二薄膜晶体管一一对应;
所述第二薄膜晶体管和与其串联的所述第一薄膜晶体管用于控制同一个像素单元。
4.根据权利要求1所述的阵列基板,其特征在于,所述第一薄膜晶体管为底栅型薄膜晶体管,所述第二薄膜晶体管为顶栅型薄膜晶体管。
5.根据权利要求1所述的阵列基板,其特征在于,包括:
第一栅极,所述第一栅极设置在所述阵列基板衬底上;
栅绝缘层,所述栅绝缘层设置在所述阵列基板衬底上且覆盖所述第一栅极;
有源层,所述有源层设置在所述栅绝缘层远离所述第一栅极的一侧,所述有源层覆盖所述栅绝缘层的部分表面,且所述有源层的至少一部分与所述第一栅极对应设置;
第一漏极以及第二漏极,所述第一漏极以及第二漏极设置在所述栅绝缘层远离所述第一栅极的一侧,所述第一漏极以及第二漏极同层设置且分别独立地与所述有源层相连;
源极,所述源极与所述第一漏极和所述第二漏极同层设置,所述源极与所述有源层相连;
钝化层,所述钝化层覆盖所述第一漏极、所述第二漏极以及所述源极;
第二栅极,所述第二栅极设置在所述钝化层远离所述有源层的一侧,所述第二栅极在所述有源层上的正投影,与至少一部分所述有源层重合,
其中,所述第一栅极、所述有源层、所述源极以及所述第一漏极构成所述第一薄膜晶体管;
所述第二栅极、所述有源层、所述源极以及所述第二漏极构成所述第二薄膜晶体管。
6.一种显示面板,其特征在于,包括权利要求1-5任一项所述的阵列基板。
7.一种显示装置,其特征在于,包括权利要求6所述的显示面板。
8.一种驱动显示装置的方法,其特征在于,所述显示装置包括阵列基板,所述阵列基板包括阵列基板衬底,所述阵列基板衬底上设置有互相串联的第一薄膜晶体管以及第二薄膜晶体管,且所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的栅极,在垂直于所述阵列基板衬底的方向上层叠设置,所述方法包括:
查询预设的画面刷新策略,根据所述画面刷新策略发出控制指令,实现所述第一薄膜晶体管以及所述第二薄膜晶体管的分别打开或关闭。
9.根据权利要求8所述的方法,其特征在于,所述阵列基板包括多个所述第一薄膜晶体管、多个所述第二薄膜晶体管、多条第一栅线以及多条第二栅线,所述第一栅线与多个所述第一薄膜晶体管的所述栅极相连,用于控制多个所述第一薄膜晶体管的开关,所述第二栅线与所述第二薄膜晶体管的所述栅极相连,用于控制所述第二薄膜晶体管的开关且所述第二栅线与所述第二薄膜晶体管一一对应,所述第二薄膜晶体管和与其串联的所述第一薄膜晶体管用于控制同一个像素单元;
所述画面刷新策略包括第一画面刷新策略以及第二画面刷新策略,所述方法进一步包括:
根据所述第一画面刷新策略发出第一控制指令,利用多条所述第二栅线,打开全部所述第二薄膜晶体管,利用多条所述第一栅线,依次打开全部所述第一薄膜晶体管,以便实现所述显示装置的全屏画面刷新;
根据所述第二画面刷新策略发出第二控制指令,利用多条所述第一栅线,依次打开全部所述第一薄膜晶体管,利用部分所述第二栅线,打开部分所述第二薄膜晶体管,以便实现所述显示装置的部分画面刷新。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710345104.XA CN107093609B (zh) | 2017-05-16 | 2017-05-16 | 阵列基板、显示面板、显示装置以及驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710345104.XA CN107093609B (zh) | 2017-05-16 | 2017-05-16 | 阵列基板、显示面板、显示装置以及驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107093609A CN107093609A (zh) | 2017-08-25 |
CN107093609B true CN107093609B (zh) | 2019-10-29 |
Family
ID=59637583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710345104.XA Expired - Fee Related CN107093609B (zh) | 2017-05-16 | 2017-05-16 | 阵列基板、显示面板、显示装置以及驱动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107093609B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108806582B (zh) * | 2018-07-02 | 2021-06-18 | 上海中航光电子有限公司 | 阵列基板、电子纸式显示面板及其驱动方法和显示装置 |
CN117321500A (zh) * | 2022-04-29 | 2023-12-29 | 京东方科技集团股份有限公司 | 显示面板以及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103018987A (zh) * | 2012-12-06 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN105096873A (zh) * | 2015-08-12 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种图像显示方法及液晶显示器 |
CN105390504A (zh) * | 2014-08-29 | 2016-03-09 | 乐金显示有限公司 | 薄膜晶体管基板及使用它的显示装置 |
CN105632418A (zh) * | 2012-02-01 | 2016-06-01 | 伊英克公司 | 用于驱动电光显示器的方法 |
CN106409845A (zh) * | 2016-12-01 | 2017-02-15 | 合肥京东方光电科技有限公司 | 开关元件及其制备方法、阵列基板以及显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI386886B (zh) * | 2008-02-20 | 2013-02-21 | Tpo Displays Corp | 影像顯示系統 |
-
2017
- 2017-05-16 CN CN201710345104.XA patent/CN107093609B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105632418A (zh) * | 2012-02-01 | 2016-06-01 | 伊英克公司 | 用于驱动电光显示器的方法 |
CN103018987A (zh) * | 2012-12-06 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN105390504A (zh) * | 2014-08-29 | 2016-03-09 | 乐金显示有限公司 | 薄膜晶体管基板及使用它的显示装置 |
CN105096873A (zh) * | 2015-08-12 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种图像显示方法及液晶显示器 |
CN106409845A (zh) * | 2016-12-01 | 2017-02-15 | 合肥京东方光电科技有限公司 | 开关元件及其制备方法、阵列基板以及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107093609A (zh) | 2017-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106201072B (zh) | 一种触控显示装置 | |
CN105278194B (zh) | 一种阵列基板及其制备方法、显示装置及其控制方法 | |
KR101153528B1 (ko) | 액티브 매트릭스 기판, 표시 장치 및 텔레비전 수상기 | |
CN108598087A (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
CN101364020B (zh) | 显示面板及其像素结构 | |
CN104871080B (zh) | 液晶显示器 | |
WO2014153809A1 (zh) | 电容式内嵌触摸屏及显示装置 | |
CN107093609B (zh) | 阵列基板、显示面板、显示装置以及驱动方法 | |
CN109637482A (zh) | 像素驱动电路 | |
TW201120555A (en) | Electrophoretic display panel | |
CN104656334A (zh) | 一种阵列基板及显示装置 | |
CN107015707A (zh) | 触控显示基板、装置及其驱动方法 | |
CN106842657A (zh) | 一种液晶面板驱动电路及液晶显示装置 | |
CN107239172A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN108254985A (zh) | 阵列基板及制备方法、显示面板及制备方法、显示装置 | |
CN104795046B (zh) | 一种显示基板及其驱动方法、显示装置 | |
WO2017181925A1 (zh) | 显示基板、显示面板、显示装置及显示基板的制作方法 | |
CN106098698A (zh) | 阵列基板及其制作方法、显示装置 | |
CN106876330A (zh) | 一种阵列基板及其制备方法、显示面板及显示装置 | |
US10866468B2 (en) | Display substrate, display panel, and method for preparing the same | |
WO2019037185A1 (zh) | 显示面板和显示面板的制备方法 | |
CN104620154B (zh) | 显示面板、显示装置和制造方法 | |
CN106020544B (zh) | 一种触控显示面板及其制作方法、触控显示装置 | |
CN102856321A (zh) | 一种薄膜晶体管阵列基板及显示装置 | |
CN108389557A (zh) | 显示装置及其驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191029 Termination date: 20210516 |