TWI651765B - 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板 - Google Patents

結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板 Download PDF

Info

Publication number
TWI651765B
TWI651765B TW107111052A TW107111052A TWI651765B TW I651765 B TWI651765 B TW I651765B TW 107111052 A TW107111052 A TW 107111052A TW 107111052 A TW107111052 A TW 107111052A TW I651765 B TWI651765 B TW I651765B
Authority
TW
Taiwan
Prior art keywords
metal oxide
layer
oxide layer
crystalline metal
silicon
Prior art date
Application number
TW107111052A
Other languages
English (en)
Other versions
TW201942951A (zh
Inventor
葉家宏
黃景亮
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107111052A priority Critical patent/TWI651765B/zh
Priority to CN201810724360.4A priority patent/CN108878456B/zh
Application granted granted Critical
Publication of TWI651765B publication Critical patent/TWI651765B/zh
Priority to US16/368,891 priority patent/US11094540B2/en
Publication of TW201942951A publication Critical patent/TW201942951A/zh
Priority to US17/375,012 priority patent/US20210343526A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/046—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material with at least one amorphous inorganic material layer, e.g. DLC, a-C:H, a-C:Me, the layer being doped or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種結晶金屬氧化物層的製造方法包括：提供基板；形成第一絕緣層於基板上；形成第一金屬氧化物層於第一絕緣層上；形成第二金屬氧化物層於第一絕緣層上；形成第二絕緣層於第一金屬氧化物層以及第二金屬氧化物層上；形成矽層於第二絕緣層上；對覆蓋第一金屬氧化物層之部分矽層進行第一雷射製程；以及對覆蓋第二金屬氧化物層之部分矽層進行第二雷射製程。本發明還提供一種主動元件及其製造方法。

Description

結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
本發明是有關於一種結晶金屬氧化物層，且特別是有關於一種結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板。
近年來，由於半導體製造技術的進步，薄膜電晶體（Thin-film transistor，TFT）的製造工藝亦趨於簡單及快速，使得薄膜電晶體被廣泛應用於計算機晶片、手機晶片、液晶顯示器（Liquid crystal display，LCD）等產品中。
在一些具有薄膜電晶體的產品中，金屬氧化物被用來做為半導體通道層的材料。然而，以沉積製程形成的金屬氧化物往往是非結晶的狀態，容易造成製程上的問題。因此，目前亟需一種能解決前述問題的方法。
本發明提供一種結晶金屬氧化物層的製造方法，可以利用雷射將非結晶金屬氧化物層轉化為結晶金屬氧化物層。
本發明提供一種主動元件基板的製造方法，可以利用雷射將非結晶金屬氧化物層轉化為結晶金屬氧化物層。
本發明提供一種主動元件基板，可以改善漏電的問題。
本發明的一種結晶金屬氧化物層的製造方法，包括：提供基板；形成第一絕緣層於基板上；形成第一金屬氧化物層於第一絕緣層上；形成第二金屬氧化物層於第一絕緣層上；形成第二絕緣層於第一金屬氧化物層以及第二金屬氧化物層上，第一金屬氧化物層以及第二金屬氧化物層位於第一絕緣層與第二絕緣層之間；形成矽層於第二絕緣層上，矽層覆蓋第一金屬氧化物層以及第二金屬氧化物層；對覆蓋第一金屬氧化物層之部分矽層進行第一雷射製程，以使第一金屬氧化物層轉化為第一結晶金屬氧化物層；以及對覆蓋第二金屬氧化物層之部分矽層進行第二雷射製程，以使第二金屬氧化物層轉化為第二結晶金屬氧化物層。
本發明的一種主動元件基板的製造方法，包括：以前述方法形成結晶金屬氧化物層；形成第一閘極與第二閘極於基板上；移除覆蓋第一結晶金屬氧化物層之部分矽層；形成第一源極、第二源極、第一汲極以及第二汲極，第一源極與第一汲極電性連接第一結晶金屬氧化物層，第二源極與第二汲極電性連接第二結晶金屬氧化物層。
本發明的一種主動元件基板，包括基板、第一絕緣層、第二絕緣層、第一主動元件、第二主動元件以及第三主動元件。基板具有主動區與周邊區。第一絕緣層位於基板上。第二絕緣層位於第一絕緣層上。第一主動元件位於主動區上，第一主動元件包括第一結晶金屬氧化物層。第二主動元件位於周邊區上。第二主動元件包括第二結晶金屬氧化物層。第一結晶金屬氧化物層與第二結晶金屬氧化物層皆與第一絕緣層接觸。第三主動元件位於周邊區上，且與第二主動元件電性連接。第三主動元件包括P型摻雜之矽半導體層，其中第二絕緣層位於矽半導體層與第一絕緣層之間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A~圖1E是依照本發明的一實施例的一種結晶金屬氧化物層的製造方法的剖面示意圖。
請先參考圖1，提供基板100，基板100之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷、或其他可適用的材料）、或是其他可適用的材料。若使用導電材料或金屬時，則在基板100上覆蓋一層絕緣層（未繪示），以避免短路問題。
形成第一絕緣層110於基板100上。第一絕緣層110的材料例如包括氧化矽。在一些實施例中，形成第一絕緣層110的方法包括化學氣相沉積（Chemical Vapor Deposition，CVD）或其他類似的製程。
在一些實施例中，第一絕緣層110與基板100之間選擇性的可以有其他導電層，例如包括金屬、半導體或其組合。
請參考圖1B，形成第一金屬氧化物層120於第一絕緣層110上。在一些實施例中，形成第一金屬氧化物層120的方法例如包括濺鍍或其他類似的製程。在一些實施例中，濺鍍製程例如是於常溫中進行。第一金屬氧化物層120的位置與形狀例如是藉由黃光製程所定義出來的。第一金屬氧化物層120中例如包括銦元素、鎵元素、鋅元素以及氧元素。第一金屬氧化物層120例如是氧化銦鎵鋅。在一些實施例中，第一金屬氧化物層120包括非結晶的金屬氧化物。
在一些實施例中，第一金屬氧化物層120與基板100之間之第一絕緣層110的厚度較佳為50奈米~300奈米，例如為100奈米、150奈米、200奈米或250奈米。在此厚度範圍內，第一絕緣層110可以獲得較佳的保溫以及傳熱效果。第一金屬氧化物層120的厚度例如較佳為10奈米~120奈米，例如為20奈米、40奈米、60奈米、80奈米或100奈米。
請參考圖1C，形成第二金屬氧化物層130於第一絕緣層110上。在一些實施例中，形成第二金屬氧化物層130的方法包括濺鍍或其他類似的製程。在一些實施例中，濺鍍製程例如是於常溫中進行。第二金屬氧化物層130的位置與形狀例如是藉由黃光製程所定義出來的。第二金屬氧化物層130中例如包括銦元素、鎵元素、錫元素以及氧元素。第二金屬氧化物層130例如是氧化銦鎵錫。在一些實施例中，第二金屬氧化物層130包括非結晶的金屬氧化物。
在一些實施例中，第二金屬氧化物層130與基板100之間之第一絕緣層110的厚度較佳為50奈米~300奈米，例如為100奈米、150奈米、200奈米或250奈米。在此厚度範圍內，第一絕緣層110可以獲得較佳的保溫以及傳熱效果。第二金屬氧化物層130的厚度例如較佳為10奈米~120奈米，例如為20奈米、40奈米、60奈米、80奈米或100奈米。
請參考圖1D，形成第二絕緣層140於第一金屬氧化物層120以及第二金屬氧化物層130上。第一金屬氧化物層120以及第二金屬氧化物層130位於第一絕緣層110與第二絕緣層140之間。在本實施例中，部分第二絕緣層140形成於第一絕緣層110上，並與第一絕緣層110接觸。
第二絕緣層140的材料例如包括氧化矽。在一些實施例中，形成第二絕緣層140的方法包括化學氣相沉積（Chemical Vapor Deposition，CVD）或其他類似的製程。
形成矽層150於第二絕緣層140上。矽層150覆蓋第一金屬氧化物層120以及第二金屬氧化物層130。第一絕緣層110、第一金屬氧化物層120、第二絕緣層140以及矽層150於垂直基板100的方向DT上依序堆疊。第一絕緣層110、第二金屬氧化物層130、第二絕緣層140以及矽層150於垂直基板100的方向DT上依序堆疊。在一些實施例中，第二絕緣層140可以避免矽層150自第一金屬氧化物層120以及第二金屬氧化物層130上剝離。
矽層150的厚度較佳為40奈米~60奈米，例如為50奈米。在一些實施例中，形成矽層150的方法包括化學氣相沉積（Chemical Vapor Deposition，CVD）或其他類似的製程。在一些實施例中，矽層150包括非結晶的矽。
請參考圖1E，對覆蓋第一金屬氧化物層120之部分矽層150進行第一雷射製程L1，以使第一金屬氧化物層120轉化為第一結晶金屬氧化物層120’。在一些實施例中，第一雷射製程L1的能量為70mJ/cm 2~500mJ/cm 2，例如是100mJ/cm 2、150mJ/cm 2、160mJ/cm 2、200mJ/cm 2、250mJ/cm 2、300mJ/cm 2、350mJ/cm 2、400mJ/cm 2、450mJ/cm 2。在一些實施例中，第一結晶金屬氧化物層120’包括銦元素、鎵元素、鋅元素以及氧元素，第一結晶金屬氧化物層120’例如為氧化銦鎵鋅。
對覆蓋第二金屬氧化物層130之部分矽層150進行第二雷射製程L2，以使第二金屬氧化物層130轉化為第二結晶金屬氧化物層130’。在一些實施例中，第二雷射製程L2的能量為70mJ/cm 2~500mJ/cm 2，例如是100mJ/cm 2、150mJ/cm 2、160mJ/cm 2、200mJ/cm 2、250mJ/cm 2、300mJ/cm 2、350mJ/cm 2、400mJ/cm 2、450mJ/cm 2。在一些實施例中，第二結晶金屬氧化物層130’包括銦元素、鎵元素、錫元素以及氧元素，第二結晶金屬氧化物層130’例如為氧化銦鎵錫。
在本實施例中，第一金屬氧化物層120與第二金屬氧化物層130皆夾於第一絕緣層110與第二絕緣層140之間，因此能降低第一雷射製程L1與第二雷射製程L2所需要的能量。
在進行第一雷射製程L1與第二雷射製程L2之後，矽層150會轉化為矽層150’，在一些實施例中，部分矽層150’包含多晶矽，但本發明不以此為限。在一些實施例中，矽層150’不包含多晶矽，矽層150與矽層150’皆包含非晶矽。
在一些實施例中，第一雷射製程L1與第二雷射製程L2所用的雷射是準分子雷射、藍光雷射或綠光雷射，選用波長近似於非晶矽的吸收波長，能夠更有效地加熱矽層150。矽層150的吸收波長約為350奈米~750奈米。在一些實施例中，選用准分子雷射照射矽層150，亦即利用準分子雷射退火（Excimer laser annealing，ELA）工藝處理非結晶的矽。在一些實施例中，在以雷射照射矽層150之前，進一步包含以快速熱退火製程（Rapid thermal processing，RTP）處理矽層150，可以預防氫爆的發生。
基於上述，用雷射製程來使第一金屬氧化物層120與第二金屬氧化物層130結晶，相較於一般所用的高溫爐退火製程所需之溫度低，由於不需要用高溫爐退火的方式來使第一金屬氧化物層120與第二金屬氧化物層130結晶，因此，基板100上的各個膜層比較不容易因為熱膨脹係數不匹配而剝離。此外，用雷射製程來使第一金屬氧化物層130與第二金屬氧化物層150結晶，相較於一般所用的高溫爐退火製程使用準分子雷射退火工藝的溫度較低。
圖2是依照本發明的一實施例的一種主動元件基板的上視示意圖。在此必須說明的是，圖2的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖2，主動元件基板10包括基板100，周邊電路DR1、周邊電路DR2、掃描線SL、資料線DL以及畫素結構PX。
基板100具有主動區AA與周邊區BA。周邊電路DR1與周邊電路DR2位於周邊區BA上。掃描線SL、資料線DL以及畫素結構PX位於主動區AA上。掃描線SL與資料線DL分別自周邊電路DR1與周邊電路DR2延伸進主動區AA上。每個畫素結構PX電性連接至少一條掃描線SL。每個畫素結構PX電性連接至少一條資料線DL。
圖3A~圖3E是依照本發明的一實施例的一種主動元件基板的製造方法的剖面示意圖。在此必須說明的是，圖3A~圖3E的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3A例如是接續圖1E的製程，請參考圖3A，矽層150’包括非晶矽，對矽層150’進行第三雷射製程L3，以形成包括多晶矽的矽層150a。矽層150a、第一結晶金屬氧化物層120’以及第二結晶金屬氧化物層130’於垂直基板100的方向DT上不重疊。
請參考圖3B，移除覆蓋第一結晶金屬氧化物層120’之部分矽層150’。移除覆蓋第二結晶金屬氧化物層130’之部分矽層150’。在一些實施例中，移除所有多餘的矽層150’，只留下矽層150a。
形成第一閘極G1與第二閘極G2於基板100上，第一閘極G1與第二閘極G2互相分離。第一閘極G1與第二閘極G2的材料例如包括銀、鋁、銅、鉬、鈦、金或其他導電材料或前述導電材料的組合。第一閘極G1與第二閘極G2例如是同時形成，且第一閘極G1與第二閘極G2的形成方法例如包括沉積製程、微影蝕刻製程以及其他合適的製程。在一些實施例中，第一閘極G1例如是與掃描線SL（繪於圖2）電性連接。在一些實施例中，第一閘極G1、第二閘極G2與掃描線SL是於同一道製程中形成。
在本實施例中，第二絕緣層140位於第一閘極G1與第一結晶金屬氧化物層120’之間以及第二閘極G2與第二結晶金屬氧化物層130’之間。第一閘極G1與第一結晶金屬氧化物層120’於垂直基板100的方向DT上重疊，第二閘極G2與第二結晶金屬氧化物層130’於垂直基板100的方向DT上重疊。
請一併參考圖3B和圖3C，於第一閘極G1、第二閘極G2、矽層150a以及第二絕緣層140上形成第三絕緣層160。第三絕緣層160的材料例如包括氧化矽、氮化矽、氮氧化矽、高分子材料或其他合適的材料。形成第三絕緣層160的方法例如包括化學氣相沉積、塗佈或其他類似的製程。
於第三絕緣層160上形成第三閘極G3，第三閘極G3與矽層150a於垂直基板100的方向DT上重疊。第三閘極G3的材料例如包括銀、鋁、銅、鉬、鈦、金或其他導電材料或前述導電材料的組合。第三閘極G3的形成方法例如包括沉積製程、微影蝕刻製程以及其他合適的製程。雖然在本實施例中，第一閘極G1與第二閘極G2形成於第二絕緣層140上，且位於第二絕緣層140與第三絕緣層160之間，但本發明不以此為限。在其他實施例中，第一閘極G1、第二閘極G2與皆形成於第三絕緣層160上。
於第三閘極G3與第三絕緣層160上形成第四絕緣層170。第四絕緣層170的材料例如包括氧化矽、氮化矽、氮氧化矽、高分子材料或其他合適的材料。形成第四絕緣層170的方法例如包括化學氣相沉積、塗佈或其他類似的製程。
對矽層150a進行摻雜製程以形成矽半導體層150b。摻雜後的矽半導體層150b包括源極區152、通道區154與汲極區156，通道區154位於源極區152與汲極區156之間。源極區152與汲極區156例如包括P型半導體。在本實施例中，對矽半導體層150b進行摻雜製程是在形成第三閘極G3之後進行，例如是隔著第三絕緣層160而對矽層150a進行摻雜製程，但本發明不以此為限。在其他實施例中，摻雜製程也可以在形成第三閘極G3之前進行，例如是在矽層150a上形成光罩，接著對矽層150a進行摻雜製程。
請參考圖3C和圖3D，於第二絕緣層140、第三絕緣層160以及第四絕緣層170中形成多個開口。於第四絕緣層170上形成第一源極S1、第一汲極D1、第二源極S2、第二汲極D2、第三源極S3以及第三汲極D3。第一源極S1、第一汲極D1、第二源極S2、第二汲極D2、第三源極S3以及第三汲極D3分別填入對應的開口中。第一源極S1與第一汲極D1電性連接第一結晶金屬氧化物層120’。第二源極S2與第二汲極D2電性連接第二結晶金屬氧化物層130’。第三源極S3與第三汲極D3分別電性連接矽半導體層150b的源極區152與汲極區156。至此，第一主動元件T1、第二主動元件T2以及第三主動元件T3大致完成。在本實施例中，第一主動元件T1、第二主動元件T2以及第三主動元件T3皆包括頂部閘極型主動元件，但本發明不以此為限。在其他實施例中，第一主動元件T1、第二主動元件T2以及第三主動元件T3也可以為底部閘極型主動元件。
第二主動元件T2與第三主動元件T3例如位於基板100的周邊區BA（繪於圖2）上。第二主動元件T2與第三主動元件T3例如為周邊電路DR1（繪於圖2）或周邊電路DR2（繪於圖2）的一部分，例如能做為多工器、驅動電路或其他電子裝置中的主動元件。第一主動元件T1例如位於基板100的主動區AA（繪於圖2）上。第一主動元件T1例如為（繪於圖2）畫素結構PX的一部分。
在一些實施例中，第一主動元件T1的第一源極S1與資料線DL（繪於圖2）電性連接。在一些實施例中，第一源極S1、第一汲極D1、第二源極S2、第二汲極D2、第三源極S3以及第三汲極D3以及資料線DL是於同一道製程中形成。
在一些實施例中，第三主動元件T3的第三源極S3與第三汲極D3的其中一者電性連接至第二主動元件T2的第二源極S2與第二汲極D2的其中一者。第三主動元件T3的第三源極S3或第三汲極D3電性連接第二主動元件T2的第二結晶金屬氧化物層130’。本發明並不限定是第三汲極D3電性連接至第二源極S2。
在一些實施例中，第二結晶金屬氧化物層130’屬於本質半導體，不需要摻雜製程就具有作為載子的自由電子（例如利用氧空缺傳遞電子）。因此，通道層為P型導電型態的第三主動元件T3與通道層為N型導電型態的第二主動元件T2能結合成互補式金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor, CMOS）。不需要額外的N型摻雜製程就可以獲得節省電力的有益效果。
請參考圖3E，於第一源極S1、第一汲極D1、第二源極S2、第二汲極D2、第三源極S3以及第三汲極D3上形成平坦層180。平坦層180至少位於基板100的主動區AA上。於平坦層180上形成畫素電極PE。平坦層180具有多個開口，畫素電極PE填入平坦層180的開口並與第一汲極D1電性連接。
在本實施例中，主動元件基板20，包括基板100、第一絕緣層110、第二絕緣層140、第一主動元件T1、第二主動元件T2以及第三主動元件T3。基板100具有主動區AA與周邊區BA。第一絕緣層110位於基板100上。第二絕緣層140位於第一絕緣層110上。第一主動元件T1位於主動區AA上，第一主動元件T1包括第一結晶金屬氧化物層120’。第二主動元件T2位於周邊區BA上。第二主動元件T2包括第二結晶金屬氧化物層130’。第一結晶金屬氧化物層120’與第二結晶金屬氧化物層130’皆與第一絕緣層110接觸。第三主動元件T3位於周邊區BA上，且與第二主動元件T2電性連接。第三主動元件T3包括P型摻雜之矽半導體層150b，其中第二絕緣層140位於矽半導體層150b與第一絕緣層110之間。
在本實施例中，第一主動元件T1的第一結晶金屬氧化物層120’例如為氧化銦鎵鋅，因此畫素結構PX（繪於圖2）可以具有低偵率（Frame rate）以及低漏電流（Ioff）的特性。
在本實施例中，第二主動元件T2的第二結晶金屬氧化物層130’例如為為氧化銦鎵鋅或氧化銦鎵錫，可以與包含P型摻雜之矽半導體層150b的第三主動元件T3結合成互補式金屬氧化物半導體，增加主動元件基板的電流效率。
圖4是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖3A~圖3E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4之實施例的主動元件基板30與圖3E之實施例的主動元件基板20之間的差異在於：在主動元件基板30中，形成第一絕緣層110於基板100上之前，先形成第一閘極G1與第二閘極G2於基板100上。
第一閘極G1與第一結晶金屬氧化物層120’於垂直基板100的方向DT上重疊，第二閘極G2與第二結晶金屬氧化物層130’於垂直基板100的方向DT上重疊。在本實施例中，第一主動元件T1與第二主動元件T2包括底部閘極型主動元件。
在一些實施例中，位於第一結晶金屬氧化物層120’與第二結晶金屬氧化物層130’下方的第一閘極G1與第二閘極G2具有優良的導熱功能，能在進行第一雷射製程與第二雷射製程的時候提高第一結晶金屬氧化物層120’與第二結晶金屬氧化物層130’的結晶品質。
圖5是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖4的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5之實施例的主動元件基板40與圖4之實施例的主動元件基板30之間的差異在於：在主動元件基板40中，矽半導體層150b位於第二結晶金屬氧化物層130’與第三閘極G3之間。
在一些實施例中，第二主動元件T2與第三主動元件T3的電路圖類似於圖4實施例中第二主動元件T2與第三主動元件T3的電路圖。換句話說，第二源極S2或第二汲極D2電性連接至第二主動元件T2的第二結晶金屬氧化物層130’以及第三主動元件T3的矽半導體層150b，但本發明不以此為限。第二源極S2與第二汲極D2中的一者電性連接至矽半導體層150b，且第三源極S3與第三汲極D3中的一者電性連接至第二結晶金屬氧化物層130’。舉例來說，第二源極S2與第二汲極D2中的一者電性連接至第三源極S3（於圖5中被第二源極S2擋住）與第三汲極D3（於圖5中被第二汲極S2擋住）中的一者。
在本實施例中，矽半導體層150b與第二結晶金屬氧化物層130’於垂直基板100的方向DT上重疊。在一些實施例中，第二雷射製程在將第二金屬氧化物層轉變為第二結晶金屬氧化物層130’的同時，將第二結晶金屬氧化物層130’上之矽層中的非晶矽轉變為多晶矽，因此，可以節省第三雷射製程的成本。
在本實施例中，位於周邊區BA的第二主動元件T2與第三主動元件T3重疊，因此能縮小主動元件基板的邊框寬度。
圖6是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖6的實施例沿用圖4的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖6之實施例的主動元件基板50與圖4之實施例的主動元件基板30之間的差異在於：在主動元件基板50中第三閘極G3位於第一絕緣層110與基板100之間。
在本實施例中，形成第一絕緣層110之前，先形成第一閘極G1、第二閘極G2以及第三閘極G3。第一閘極G1、第二閘極G2以及第三閘極G3例如是於同一道製程中形成。
在本實施例中，位於第一結晶金屬氧化物層120’以及第二結晶金屬氧化物層130’上的第二絕緣層140會被移除，留下位於矽半導體層150b與第一絕緣層110之間的部分第二絕緣層140。
形成第一源極S1、第一汲極D1、第二源極S2、第二汲極D2、第三源極S3以及第三汲極D3。形成第一源極S1、第一汲極D1、第二源極S2、第二汲極D2、第三源極S3以及第三汲極D3的方法例如是先沉積整層的導電層M，接著圖案化導電層M以形成多個開口H。
在一些實施例中，結晶金屬氧化物層相較於非結晶金屬氧化物層具有更佳的抗酸蝕能力，因此，可以降低圖案化導電層M時蝕刻液對第一結晶金屬氧化物層120’以及第二結晶金屬氧化物層130’所造成的損害。在一些實施例中，圖案化導電層M會使用草酸、鋁酸、氫氟酸或其他類似的蝕刻液。在一些實施例中，導電層M使用具有較低阻值以及製造較低成本的鉬-鋁-鉬多層結構，圖案化導電層M時可以使用鋁酸蝕刻液以進一步降低製造成本。
本發明之至少一實施例可以降低形成不同之結晶金屬氧化物層時所需的成本。本發明之至少一實施例可以改善主動元件基板的漏電問題。本發明之至少一實施例可以增加主動元件基板的電流效率。本發明之至少一實施例可以縮小主動元件基板的邊框寬度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30、40、50‧‧‧主動元件基板
100‧‧‧基板
10‧‧‧第一絕緣層
120‧‧‧第一金屬氧化物層
120’‧‧‧第一結晶金屬氧化物層
130‧‧‧第二金屬氧化物層
130’‧‧‧第二結晶金屬氧化物層
140‧‧‧第二絕緣層
150、150’、150a‧‧‧矽層
150b‧‧‧矽半導體層
152‧‧‧源極區
154‧‧‧通道區
156‧‧‧汲極區
160‧‧‧第三絕緣層
170‧‧‧第四絕緣層
180‧‧‧平坦層
AA‧‧‧主動區
BA‧‧‧周邊區
D1‧‧‧第一汲極
D2‧‧‧第二汲極
D3‧‧‧第三汲極
DL‧‧‧資料線
DR1、DR2‧‧‧周邊電路
DT‧‧‧方向
G1‧‧‧第一閘極
G2‧‧‧第二閘極
G3‧‧‧第三閘極
H‧‧‧開口
L1‧‧‧第一雷射製程
L2‧‧‧第二雷射製程
L3‧‧‧第三雷射製程
M‧‧‧導電層
PE‧‧‧畫素電極
PX‧‧‧畫素結構
SL‧‧‧掃描線
S1‧‧‧第一源極
S2‧‧‧第二源極
S3‧‧‧第三源極
T1‧‧‧第一主動元件
T2‧‧‧第二主動元件
T3‧‧‧第三主動元件
圖1A~圖1E是依照本發明的一實施例的一種結晶金屬氧化物層的製造方法的剖面示意圖。 圖2是依照本發明的一實施例的一種主動元件基板的上視示意圖。 圖3A~圖3E是依照本發明的一實施例的一種主動元件基板的製造方法的剖面示意圖。 圖4是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖5是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖6是依照本發明的一實施例的一種主動元件基板的剖面示意圖。

Claims (18)

  1. 一種結晶金屬氧化物層的製造方法，包括：提供一基板；形成一第一絕緣層於該基板上；形成一第一金屬氧化物層於該第一絕緣層上；形成一第二金屬氧化物層於該第一絕緣層上；形成一第二絕緣層於該第一金屬氧化物層以及該第二金屬氧化物層上，該第一金屬氧化物層以及該第二金屬氧化物層位於該第一絕緣層與該第二絕緣層之間；形成一矽層於該第二絕緣層上，該矽層覆蓋該第一金屬氧化物層以及該第二金屬氧化物層；對覆蓋該第一金屬氧化物層之部分該矽層進行一第一雷射製程，以使該第一金屬氧化物層轉化為一第一結晶金屬氧化物層；以及對覆蓋該第二金屬氧化物層之部分該矽層進行一第二雷射製程，以使該第二金屬氧化物層轉化為一第二結晶金屬氧化物層，其中該第一結晶金屬氧化物層與該第二結晶金屬氧化物層包括不同的材料。
  2. 如申請專利範圍第1項所述的結晶金屬氧化物層的製造方法，其中該第一結晶金屬氧化物層包括銦元素、鎵元素、鋅元素以及氧元素，且該第二結晶金屬氧化物層包括銦元素、鎵元素、錫元素以及氧元素。
  3. 如申請專利範圍第1項所述的結晶金屬氧化物層的製造方法，其中該第一絕緣層與該第二絕緣層的材料包括氧化矽。
  4. 一種主動元件基板的製造方法，包括：形成一結晶金屬氧化物層，形成該結晶金屬氧化物層的方法如申請專利範圍第1項至第3項中任一項所述；形成一第一閘極與一第二閘極於該基板上；移除覆蓋該第一結晶金屬氧化物層之部分該矽層；形成一第一源極、一第二源極、一第一汲極以及一第二汲極，該第一源極與該第一汲極電性連接該第一結晶金屬氧化物層，該第二源極與該第二汲極電性連接該第二結晶金屬氧化物層。
  5. 如申請專利範圍第4項所述的主動元件基板的製造方法，更包括移除覆蓋該第二結晶金屬氧化物層之部分該矽層。
  6. 如申請專利範圍第4項所述的主動元件基板的製造方法，其中在進行該第一雷射製程之後，覆蓋該第一結晶金屬氧化物層之部分該矽層包括多晶矽，且在進行該第二雷射製程之後，覆蓋該第二結晶金屬氧化物層之部分該矽層包括多晶矽。
  7. 如申請專利範圍第4項所述的主動元件基板的製造方法，更包括：形成一第三絕緣層於該第二絕緣層上；形成一第三閘極於該第三絕緣層上；於部分該矽層中形成P型摻雜之一矽半導體層，其中該矽半導體層位於該第二結晶金屬氧化物層與該第三閘極之間；形成一第三源極以及一第三汲極，該第三源極以及該第三汲極電性連接該矽半導體層，且該第二源極或該第二汲極電性連接該矽半導體層。
  8. 如申請專利範圍第7項所述的主動元件基板的製造方法，其中於部分該矽層中形成P型摻雜之該矽半導體層之前，更包括：對該矽層進行一第三雷射製程，以使部分該矽層包括多晶矽。
  9. 如申請專利範圍第4項所述的主動元件基板的製造方法，更包括：形成一第三閘極，該第三閘極位於該基板上；於部分該矽層中形成P型摻雜之一矽半導體層，其中該矽半導體層、該第一結晶金屬氧化物層以及該第二結晶金屬氧化物層於垂直該基板的方向上不重疊；形成一第三源極以及一第三汲極，該第三源極以及該第三汲極電性連接該矽半導體層，且該第三源極或該第三汲極電性連接該第二結晶金屬氧化物層，其中該第三閘極與該矽半導體層於垂直該基板的方向上重疊。
  10. 如申請專利範圍第9項所述的主動元件基板的製造方法，其中於部分該矽層中形成P型摻雜之該矽半導體層之前，形成該第一閘極、該第二閘極以及該第三閘極。
  11. 如申請專利範圍第9項所述的主動元件基板的製造方法，其中於部分該矽層中形成P型摻雜之該矽半導體層之前，更包括：對該矽層進行一第三雷射製程，使該矽層包括多晶矽。
  12. 如申請專利範圍第4項所述的主動元件基板的製造方法，其中在形成該第一絕緣層於該基板上之前，形成該第一閘極與該第二閘極於該基板上。
  13. 一種主動元件基板，包括一基板，具有主動區與周邊區；一第一絕緣層，位於該基板上；一第二絕緣層，位於該第一絕緣層上；一第一主動元件，位於該主動區上，該第一主動元件包括一第一結晶金屬氧化物層；一第二主動元件，位於該周邊區上，該第二主動元件包括一第二結晶金屬氧化物層，其中該第一結晶金屬氧化物層與該第二結晶金屬氧化物層皆與該第一絕緣層接觸；以及一第三主動元件，位於該周邊區上，且與該第二主動元件電性連接，該第三主動元件包括一P型摻雜之矽半導體層，其中該第二絕緣層位於該矽半導體層與該第一絕緣層之間。
  14. 如申請專利範圍第13項所述的主動元件基板，其中該第一主動元件包括：一第一閘極，與該第一結晶金屬氧化物層於垂直該基板的方向上重疊，以及一第一源極與一第一汲極，電性連接該第一結晶金屬氧化物層；且該第二主動元件包括：一第二閘極，與該第二結晶金屬氧化物層於垂直該基板的方向上重疊，以及一第二源極與一第二汲極，電性連接該第二結晶金屬氧化物層。
  15. 如申請專利範圍第14項所述的主動元件基板，其中：該第三主動元件包括一第三閘極，該矽半導體層位於該第二結晶金屬氧化物層與該第三閘極之間。
  16. 如申請專利範圍第13項所述的主動元件基板，其中該矽半導體層與該第二結晶金屬氧化物層於垂直該基板的方向上重疊。
  17. 如申請專利範圍第13項所述的主動元件基板，其中該第一結晶金屬氧化物層包括銦元素、鎵元素、鋅元素以及氧元素，且該第二結晶金屬氧化物層包括銦元素、鎵元素、錫元素以及氧元素。
  18. 如申請專利範圍第13項所述的主動元件基板，其中該第一絕緣層與該第二絕緣層的材料包括氧化矽。
TW107111052A 2018-03-29 2018-03-29 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板 TWI651765B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107111052A TWI651765B (zh) 2018-03-29 2018-03-29 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
CN201810724360.4A CN108878456B (zh) 2018-03-29 2018-07-04 结晶金属氧化物层的制造方法、主动元件基板及制造方法
US16/368,891 US11094540B2 (en) 2018-03-29 2019-03-29 Manufacturing method of a pair of different crystallized metal oxide layers
US17/375,012 US20210343526A1 (en) 2018-03-29 2021-07-14 Active device substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107111052A TWI651765B (zh) 2018-03-29 2018-03-29 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板

Publications (2)

Publication Number Publication Date
TWI651765B true TWI651765B (zh) 2019-02-21
TW201942951A TW201942951A (zh) 2019-11-01

Family

ID=64298681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111052A TWI651765B (zh) 2018-03-29 2018-03-29 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板

Country Status (3)

Country Link
US (2) US11094540B2 (zh)
CN (1) CN108878456B (zh)
TW (1) TWI651765B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783627A (zh) * 2016-12-13 2017-05-31 友达光电股份有限公司 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
TWI423449B (zh) * 2010-12-09 2014-01-11 Au Optronics Corp 氧化物半導體薄膜電晶體及其製作方法
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102856320B (zh) 2012-08-13 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板及显示器
CN105917450A (zh) 2014-01-15 2016-08-31 株式会社神户制钢所 薄膜晶体管
WO2015194417A1 (ja) * 2014-06-17 2015-12-23 シャープ株式会社 半導体装置
WO2016006530A1 (ja) * 2014-07-11 2016-01-14 シャープ株式会社 半導体装置およびその製造方法、ならびに液晶表示装置
KR102509203B1 (ko) * 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US10269832B2 (en) * 2014-10-10 2019-04-23 Joled Inc. Thin film transistor substrate, method for manufacturing thin film transistor substrate, and display panel
CN104900653B (zh) 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
US10586817B2 (en) * 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
CN105870057B (zh) * 2016-04-28 2019-06-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法和显示装置
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
CN106409845B (zh) 2016-12-01 2023-10-20 合肥京东方光电科技有限公司 开关元件及其制备方法、阵列基板以及显示装置
TWI662330B (zh) * 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783627A (zh) * 2016-12-13 2017-05-31 友达光电股份有限公司 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体

Also Published As

Publication number Publication date
TW201942951A (zh) 2019-11-01
US20190304779A1 (en) 2019-10-03
US11094540B2 (en) 2021-08-17
CN108878456B (zh) 2021-05-11
US20210343526A1 (en) 2021-11-04
CN108878456A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
JP5458367B2 (ja) 薄膜トランジスタ及びその製造方法
TWI492315B (zh) 低溫多晶矽薄膜晶體管製造方法
US7476901B2 (en) Poly-silicon thin film transistor array substrate and method for fabricating the same
WO2019010960A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
CN105489552A (zh) Ltps阵列基板的制作方法
US11362216B2 (en) Active device substrate and manufacturing method thereof
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
US9773921B2 (en) Combo amorphous and LTPS transistors
US11245037B2 (en) Method of fabricating array substrate, array substrate, and display apparatus
JP2006024887A (ja) 半導体装置及びその製造方法
US10693011B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
KR100811997B1 (ko) 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
JP2009088106A (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
JP2002124683A (ja) 多結晶フィルムトランジスタ液晶表示パネルの製造方法
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
US10957606B2 (en) Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate
TWI651765B (zh) 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
JP5580624B2 (ja) 薄膜トランジスタ及びその製造方法、並びに表示装置
WO2021103142A1 (zh) 一种显示面板及其制作方法及电子设备
CN108321122B (zh) Cmos薄膜晶体管及其制备方法和显示装置
CN100456440C (zh) 高压水气退火的多晶硅薄膜晶体管组件的制作方法
JP3197723B2 (ja) 液晶表示装置
JP2008153387A (ja) 表示装置とその製造方法
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법