CN105917450A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN105917450A
CN105917450A CN201580004436.0A CN201580004436A CN105917450A CN 105917450 A CN105917450 A CN 105917450A CN 201580004436 A CN201580004436 A CN 201580004436A CN 105917450 A CN105917450 A CN 105917450A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
tft
film
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580004436.0A
Other languages
English (en)
Inventor
后藤裕史
三木绫
越智元隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN105917450A publication Critical patent/CN105917450A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明提供一种具有极高的迁移率、且应力耐受性也优异、并且湿蚀刻特性等也良好的薄膜晶体管。本发明的薄膜晶体管在基板上依次具有栅电极、栅极绝缘膜、氧化物半导体层、源‑漏电极和保护源‑漏电极的保护膜，氧化物半导体层具有In、Ga、Zn、Sn和O的第一氧化物半导体层与In、Ga、Sn和O的第二氧化物半导体层的层叠结构，第二氧化物半导体层在栅极绝缘膜上形成，第一氧化物半导体层在第二氧化物半导体层与保护膜之间形成，且构成第一氧化物半导体层和第二氧化物半导体层的各金属元素的含量相对于全部金属元素的含量的原子比均控制为规定的比率。

Description

薄膜晶体管
技术领域
本发明涉及用于液晶显示器、有机EL显示器等显示装置的薄膜晶体管(thin film transistor、TFT)。
背景技术
氧化物半导体与通用的非晶硅(a-Si)相比迁移率高，光学带隙大，能以低温成膜。因此，期待其面向要求大型、高分辨率、高速驱动的新一代显示器、耐热性低的树脂基板等的应用。例如，作为上述氧化物半导体，通常使用由铟、镓、锌和氧构成的非晶氧化物半导体(In-Ga-Zn-O、以下有时称为“IGZO”。)(专利文献1)。
近年来，在氧化物半导体中，向进一步高迁移率化的要求特性变强。例如，如果能将氧化物半导体的迁移率提高到低温聚硅半导体(Low-temperature Poly Silicon、LTPS)的迁移率水平(大概40～100cm2/Vs左右)，就能用上述氧化物半导体来制作PMOS(Positive channel MetalOxide Semiconductor)晶体管、CMOS(Complementary Metal OxideSemiconductor)晶体管。结果，可以实现能够减小包围液晶面板的边框的宽度的窄边框化、面板的低成本化等等，非常有用。
此外，对于使用氧化物半导体的TFT，要求电压施加、光照等应力施加前后的阈值电压的变化量小，即应力耐受性优异。例如，指出了如下问题：在对栅电极持续施加电压时或持续照射开始光吸收的蓝色带时，在TFT的栅极绝缘膜与氧化物半导体层的界面电荷被捕获，由于氧化物半导体层内部的电荷的变化，而阈值电压向负侧大幅变化(位移)，由此，TFT的开关特性变化。另外，在液晶面板驱动时或对栅电极施加负偏压使像素点亮时等，从液晶单元漏出的光照射在TFT上，该光给TFT带来应力，成为图像不均、TFT特性劣化的原因。实际使用TFT时，若由于光照、电压施加导致的应力而开关特性变化，则招致显示装置自身的可靠性降低。
另外，有机EL显示器中也同样，来自发光层的漏光照射在半导体层上，产生阈值电压等的值发生偏差的问题。
像这样尤其阈值电压的位移会招致具备TFT的液晶显示器、有机EL显示器等显示装置自身的可靠性降低，因此迫切需要提高应力耐受性。
此外，在制作具备氧化物半导体薄膜、和其上的源-漏电极的TFT基板时，氧化物半导体薄膜暴露于各种药剂，因此还要求对这些药剂具有耐受性。例如在氧化物半导体薄膜上形成源-漏电极时，进行基于干蚀刻或湿蚀刻的蚀刻和光刻。湿蚀刻中，使用湿蚀刻液。另外，光刻中，为了除去、清洗抗蚀剂而使用抗蚀剂剥离液。
例如利用湿蚀刻形成氧化物半导体薄膜和源-漏电极的情况下，对上述氧化物半导体薄膜要求下述(A)和(B1)两个特性。
(A)氧化物半导体薄膜对氧化物半导体加工用湿蚀刻液具有优异的可溶性
即，要求利用对氧化物半导体薄膜进行加工时使用的草酸等有机酸系湿蚀刻液，以适当的速度蚀刻所述氧化物半导体薄膜，能够无残渣地进行图案化。
(B1)氧化物半导体薄膜相对于源-漏电极用湿蚀刻液为不溶性
即，利用对氧化物半导体薄膜上成膜的源-漏电极用布线膜进行加工时使用的湿蚀刻液(例如包含磷酸、硝酸、乙酸等的无机酸)，以适当的速度蚀刻源-漏电极。此时，要求不会发生上述氧化物半导体薄膜的表面(背沟道)侧被上述湿蚀刻液削蚀、或受到损伤而TFT特性、应力耐受性降低。
利用湿蚀刻液的蚀刻的程度(蚀刻速度)根据湿蚀刻液的种类也不同。上述IGZO相对于草酸等有机酸系湿蚀刻液具有优异的可溶性，相对于例如磷酸、硝酸、乙酸等那样的无机酸系湿蚀刻液的可溶性也高，极其容易被无机酸系湿蚀刻液蚀刻。即，IGZO的上述(A)的氧化物半导体薄膜加工时的湿蚀刻性优异，但上述(B1)的源-漏电极加工时的湿蚀刻耐受性差。因此，在利用源-漏电极的湿蚀刻液进行加工时，存在IGZO膜消失而TFT的制作困难、或TFT特性等降低的问题。为了解决这样的问题，作为源-漏电极用湿蚀刻液，也在研究使用不蚀刻IGZO的药剂，例如NH4F与H2O2的混合液，上述药剂的寿命短，不稳定，因此批量生产性差。
伴随上述(B1)的源-漏电极的湿蚀刻而来的TFT特性等的降低尤其可以在图1所示那样的没有蚀刻阻挡层的背沟道蚀刻(Back ChannelEtch、BCE)结构的TFT中发现。
即，使用了氧化物半导体的底栅极TFT的结构大致分为图1所示的没有蚀刻阻挡层的背沟道蚀刻型(以下称为BCE型TFT。)、和图2所示的具有蚀刻阻挡层8的蚀刻阻挡型(Etch Stop Layer型、以下称为ESL型TFT。)这两种。
图2的ESL型TFT中的蚀刻阻挡层8以防止对源-漏电极5实施蚀刻时氧化物半导体层4受到损伤而晶体管特性降低为目的而形成。根据图2，在源-漏电极加工时对半导体层表面的损伤少，因此容易得到良好的TFT特性。作为上述蚀刻阻挡层，一般使用SiO2等绝缘膜。
与此相对，在图1的BCE型TFT中，没有蚀刻阻挡层，因此能简化工序数，生产率优异。即，根据制造方法，有时在蚀刻时就算不设置蚀刻阻挡层也不会对氧化物半导体层4带来损伤。例如，通过剥离(lift off)法加工源-漏电极5的情况下，对氧化物半导体层4没有损伤，因此不需要蚀刻阻挡层。这种情况下，使用图1的BCE型TFT。或者在使用按照即使没有蚀刻阻挡层也能发挥良好的TFT特性的方式开发的特别的湿蚀刻液的情况下，可以使用图1的BCE型TFT。
如上所述从TFT的制作成本削减和工序简化的观点出发，推荐使用没有蚀刻阻挡层的图1的BCE型TFT，但非常担心上述湿蚀刻时的问题。当然，在图2的ESL型TFT中，根据湿蚀刻液的种类，也有可能产生上述问题。
需要说明的是，上述(B1)中记载了用湿蚀刻液对源-漏电极进行湿蚀刻时的问题，与上述同样的问题在以干蚀刻对源-漏电极进行蚀刻时也可以看到。另外，源-漏电极通过光刻和蚀刻而形成，在使用抗蚀剂剥离液(例如，含胺的碱性水系抗蚀剂剥离液、非水系的抗蚀剂剥离液)除去、或清洗抗蚀剂时也可以看到。
BCE型TFT中，作为抑制氧化物半导体层的损伤的技术，例如提出了下述专利文献2～4的技术。这些技术中，通过在氧化物半导体层与源-漏电极之间形成牺牲层或陷入部，来抑制对氧化物半导体层的损伤。然而，为了形成上述牺牲层或陷入部，需要增加工序。另外，非专利文献1中，表示要除去氧化物半导体层表面的损伤层，但难以均匀地除去损伤层。
现有技术文献
专利文献
专利文献1：日本专利第4568828号公报
专利文献2：日本特开2012-146956号公报
专利文献3：日本特开2011-54812号公报
专利文献4：日本特开2009-4787号公报
非专利文献
非专利文献1：C.-J.Kim et.al，Electrochem.Solid-State Lett.12(4)，H95-H97(2009)
发明内容
发明要解决的问题
本发明鉴于上述问题而完成，其目的在于，在没有蚀刻阻挡层的BCE型的TFT中，提供一种具备如下半导体层用氧化物的TFT，所述半导体层用氧化物具有极高的迁移率，且对于光、偏压应力等的阈值电压的变化量小而应力耐受性优异，并且(A)对氧化物半导体加工用湿蚀刻液具有优异的可溶性，(B)通过蚀刻(包括湿蚀刻、干蚀刻这二者)和光刻法形成源-漏电极时，蚀刻耐受性、和对抗蚀剂剥离液的耐受性这二者优异。
另外，本发明的目的在于，在具有蚀刻阻挡层的ESL型的TFT中，也提供一种具备如下半导体层用氧化物的TFT，所述半导体层用氧化物具有极高的迁移率，且应力耐受性优异，并且(A)对氧化物半导体加工用湿蚀刻液具有优异的可溶性。
用于解决问题的手段
能够解决上述课题的本发明的第一BCE型TFT的主旨在于，其是在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极和保护所述源-漏电极的保护膜的TFT，所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层、以及由In、Ga、Sn和O构成的第二氧化物半导体层的层叠体，所述第二氧化物半导体层在所述栅极绝缘膜上形成，并且所述第一氧化物半导体层在所述第二氧化物半导体层与所述保护膜之间形成，且所述第一氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量之比(原子比，以下相同)满足
Ga/(In+Ga)＝0.50以上且0.80以下、
Ga/(In+Ga+Zn+Sn)＝0.15以上且0.45以下、
Sn/(In+Ga+Zn+Sn)＝0.05以上且0.25以下，并且
所述第二氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量之比满足
In/(In+Ga)＝0.60以上且0.75以下、
In/(In+Ga+Sn)＝0.30以上且0.58以下、
Sn/(In+Ga+Sn)＝0.15以上且0.38以下。
另外，能够解决上述课题的本发明的第二ESL型TFT的主旨在于，其是在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、蚀刻阻挡层、源-漏电极和保护所述源-漏电极的保护膜的TFT，所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层、以及由In、Ga、Sn和O构成的第二氧化物半导体层的层叠体，所述第二氧化物半导体层在所述栅极绝缘膜上形成，并且所述第一氧化物半导体层在所述第二氧化物半导体层与所述蚀刻阻挡层之间形成，且所述第一氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量之比满足
Ga/(In+Ga)＝0.50以上且0.80以下、
Ga/(In+Ga+Zn+Sn)＝0.15以上且0.45以下、
Sn/(In+Ga+Zn+Sn)＝0.05以上且0.25以下，并且
所述第二氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量之比满足
In/(In+Ga)＝0.60以上且0.75以下、
In/(In+Ga+Sn)＝0.30以上且0.58以下、
Sn/(In+Ga+Sn)＝0.15以上且0.38以下。
本发明的优选实施方式中，所述第二氧化物半导体层的厚度为5nm以上。
本发明的优选实施方式中，通过所述源-漏电极用膜的蚀刻和光刻法形成所述源-漏电极时，使用抗蚀剂剥离液。
本发明的优选实施方式中，以湿蚀刻或干蚀刻进行所述蚀刻。
本发明的优选实施方式中，以使用酸系蚀刻液的湿蚀刻进行所述蚀刻。
本发明的优选实施方式中，所述源-漏电极用膜由选自Mo、Mo合金、Ti、Ti合金中的至少一种的金属膜构成。
本发明的优选实施方式中，所述源-漏电极用膜是从氧化物半导体层侧开始依次包含选自Mo、Mo合金、Ti、Ti合金中的至少一种的金属膜；与选自Al、Al合金、Cu和Cu合金中的至少一种的金属膜的层叠结构的层叠膜。
本发明中，还包括具备上述任一项所述的TFT的显示装置。
发明效果
根据本发明，在没有蚀刻阻挡层的BCE型TFT中，可以提供一种具备如下半导体层用氧化物的TFT，所述半导体层用氧化物的迁移率极高为40cm2/Vs以上，且应力耐受性(光照和负偏压施加前后的阈值电压的位移量小)优异，并且(A)对氧化物半导体加工用湿蚀刻液具有优异的可溶性(湿蚀刻性)，(B)对使用源-漏电极用湿蚀刻液的湿蚀刻、或基于干蚀刻的蚀刻、以及光刻时使用的抗蚀剂剥离液具有优异的耐受性(蚀刻耐受性、光致抗蚀剂剥离液耐受性)。
另外，在具有蚀刻阻挡层的ESL型的TFT中，也可以提供一种具备如下半导体层用氧化物的TFT，所述半导体层用氧化物的迁移率也极高为40cm2/Vs以上，且TFT的开关特性和应力耐受性优异，并且湿蚀刻特性、即(A)对氧化物半导体加工用湿蚀刻液具有优异的可溶性(湿蚀刻性)。
附图说明
图1为用于说明以往的具备氧化物半导体层(单层)的BCE型TFT的示意性截面图。
图2为用于说明以往的具备氧化物半导体层(单层)的ESL型TFT的示意性截面图。
图3为用于说明具备第二氧化物半导体层(从基板侧来看为下侧)和第一氧化物半导体层的层叠体(从基板侧来看为上侧)作为本发明中使用的氧化物半导体层的BCE型TFT的示意性截面图。
图4为用于说明具备第二氧化物半导体层(从基板侧来看为下侧)和第一氧化物半导体层的层叠体(从基板侧来看为上侧)作为本发明中使用的氧化物半导体层的ESL型TFT的示意性截面图。
具体实施方式
本发明人等为了解决上述课题，反复进行了研究。其结果是，发现作为在栅极绝缘膜、与保护源-漏电极的保护膜或蚀刻阻挡层之间形成的氧化物半导体层的材料，若使用从栅极绝缘膜侧开始依次层叠有由规定的金属比组成构成的In、Ga和Sn的氧化物(以下，简称“IGTO”，或者有时记为“第二氧化物半导体层”。)、以及由规定的金属比组成构成的In、Ga、Zn和Sn的氧化物(以下，简称“IGZTO”，或者有时记为“第一氧化物半导体层”。)的层叠体，则可以达成预期的目的，从而完成本发明。
在本说明书中，第一或第二氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量之比(原子比)有时仅简记为“金属元素比”。
另外，在本说明书中，将源电极和漏电极总称为源-漏电极。
本说明书中“迁移率高”是指，利用后述的实施例中记载的方法测定迁移率时，迁移率为40cm2/Vs以上。
本说明书中“应力耐受性优异”是指，边利用后述的实施例中记载的方法对试料照射白色光，边持续对栅电极施加负偏压的应力施加试验进行2小时时，应力施加试验前后的阈值电压(Vth)的位移量ΔVth(绝对值)为5.0V以下。
本说明书中“湿蚀刻特性优异”在没有蚀刻阻挡层的BCE型TFT的情况，是指下述(A)湿蚀刻性优异、以及(B1)湿蚀刻耐受性优异这二者。另外，在具有蚀刻阻挡层的ESL型TFT的情况下，是指下述(A)湿蚀刻性优异。需要说明的是，以下，有时将湿蚀刻性和湿蚀刻耐受性总称为“湿蚀刻特性”。
(A)对氧化物半导体加工用湿蚀刻液具有优异的可溶性(湿蚀刻性优异)
具体来说，利用对氧化物半导体薄膜进行加工时使用的草酸等有机酸系湿蚀刻液，以基本同等程度(0.1～4倍)的蚀刻速率蚀刻具有本发明的层叠结构的氧化物半导体薄膜的第一、第二氧化物半导体层，能够无残渣地进行图案化。作为氧化物半导体加工用湿蚀刻液，除了上述之外，可例示盐酸和硝酸的混合系湿蚀刻液等。这些可以使用市售品，例如，可例示关东化学公司制“ITO-07N”(草酸与水的混合液)等。
(B1)以湿蚀刻液将源-漏电极图案化时，源-漏电极被蚀刻，而氧化物半导体层相对于上述湿蚀刻液为不溶性(湿蚀刻耐受性优异)
本说明书中，为了测定的简便化，在基板上仅将第一氧化物半导体薄膜成膜，测定用源-漏电极用湿蚀刻液图案化时的蚀刻速度，此时的第一氧化物半导体层的蚀刻速度若为源-漏电极的蚀刻速度的1/2以下，则评价为对源-漏电极用湿蚀刻液的湿蚀刻耐受性优异。若具有上述范围的蚀刻速度，则氧化物半导体薄膜难以被上述湿蚀刻液蚀刻，因此不会发生氧化物半导体层的表面(背沟道)侧被上述湿蚀刻液削蚀，或受到损伤而TFT特性、应力耐受性降低。
本发明中使用的源-漏电极用湿蚀刻液的种类没有特别限定，可例示酸系的蚀刻液(例如包含磷酸、硝酸、乙酸等的无机酸；包含硫酸、硝酸等的无机酸；过氧化氢系的蚀刻液)等。例如如后述的实施例所示，还可以使用磷酸∶硝酸∶乙酸∶水的混酸液(PAN系)。它们的组成可以适当调整。这些可以使用市售品，例如，可例示关东化学公司制的混酸蚀刻剂(磷酸、硝酸和乙酸的混合液)等。
本说明书中“蚀刻耐受性优异”是指，相对于湿蚀刻法、干蚀刻法二者的蚀刻耐受性优异。如后述的实施例中证实，本发明的BCE型TFT不仅湿蚀刻耐受性优异，而且利用干蚀刻法进行蚀刻时也不会发生减膜。因此，不会发生因蚀刻导致的TFT特性的劣化。
本说明书中“抗蚀剂剥离液耐受性优异”是指，光刻法时，对于抗蚀剂的剥离、清洗中使用的抗蚀剂剥离液的耐受性优异。如后述的实施例中证实，对于本发明的BCE型TFT而言，即使氧化物半导体层暴露于通用的抗蚀剂剥离液，由于设有规定的第一氧化物半导体层，因此氧化物半导体层不溶出，也可以得到氧化物半导体层的膜厚均匀的TFT。其结果是，能够防止TFT特性的劣化。
本发明中使用的抗蚀剂剥离液的种类没有特别限定，例如，可例示碱性水系抗蚀剂剥离液、非水系抗蚀剂剥离液、抗蚀剂剥离后的水洗清洗(清洗工序)中使用的显影液等。碱性水系抗蚀剂剥离液可以优选使用含胺的物质，例如，可以举出单乙醇胺、四甲基氢氧化铵(TMAH)等。这些可以使用市售品。作为市售品，例如，可例示以下物质。在使用碱性水系抗蚀剂剥离液的情况下，可以将这些市售品按照成为例如pH11～14左右的碱溶液的方式调整后使用。当然，不限于此。
作为非水系抗蚀剂剥离液，东京应化工业株式会社制的“TOK106”和“PRS2000”(均为单乙醇胺与二甲亚砜(DMSO)的混合溶液)
作为碱性水系抗蚀剂剥离液，Nagase Chemtex制的N-321、东京应化制的“NMD-W”、AZ Electronic Materials公司制的“AZ-300MIF”、Dongwoo Finechem公司制的“PRS2000”
以下，边对达到本发明的经过进行说明，边对本发明进行详述。
如前所述，专利文献1等中记载的IGZO作为具有高迁移率的氧化物半导体层材料是有用的。然而，本发明人为了提供比通用的IGZO的迁移率更高的材料，反复进行了研究。其结果是，发现若使用以规定的金属元素比构成的IGTO，则能够达成40cm2/Vs以上的高迁移率。
但是，根据工艺条件，上述IGTO有应力耐受性变得比IGZO还低，应力耐受性的稳定性降低的风险。因此，本发明人为了提供维持使用上述IGTO带来的极高迁移率且难以受到工艺条件的影响、应力耐受性稳定的氧化物半导体层材料，而进一步反复进行了研究。
其结果是，得知在形成使上述IGTO与由SiO2、Al2O3、HfO2等绝缘体构成的保护膜(BCE型TFT的情况)、或蚀刻阻挡层(ESL型TFT的情况)(以下，有时将这些统称为“氧化物系绝缘体”。)直接接触的结构的情况下，IGTO与氧化物系绝缘体的界面由于异种材料的接触，而容易在与IGZO的界面形成因氧缺陷造成的捕获能级。
由此进一步研究的结果发现，若在IGTO与氧化物绝缘体之间存在规定金属元素比的IGZTO，而成为IGTO与IGZTO的层叠结构，则由于IGZTO难以在与氧化物系绝缘体的界面产生氧缺陷，由此能够解决上述问题。
即，本发明的特征在于，在氧化物系绝缘体与上述IGTO(第二氧化物半导体层)之间，作为该IGTO的保护层，设置有规定金属元素比的IGZTO(第一氧化物半导体层)。尤其是设置所述第一氧化物半导体层作为直接暴露于各种药剂等的氧化物半导体层的结果，确认了上述IGTO变得不与氧化物系绝缘体直接接触，能够抑制因氧缺陷造成的捕获能级的形成。
需要说明的是，构成第一氧化物半导体层的IGZTO、与构成第二氧化物半导体层的IGTO在有无Zn这点上，构成元素严格来说不同，除了Zn的元素是重复的。本发明中，如以下详述，通过适当控制IGZTO的金属元素比，能够抑制上述的IGTO与氧化物系绝缘体的接触界面处的捕获能级的形成。其结果是，IGTO的界面结构稳定化。
另外，氧化物半导体层整体的迁移率由于构成第二氧化物半导体层的IGTO而能够充分确保，因此通过上述IGZTO的使用，基本不会使氧化物半导体层整体的迁移率等TFT特性降低。因此，认为若形成上述的IGTO(第二氧化物半导体层)与IGZTO(第一氧化物半导体层)的层叠结构，则可以维持使用IGTO带来的高迁移率，且由于IGZTO的存在而应力耐受性也提高。
此外，在本发明中，通过上述层叠结构，不会阻碍氧化物半导体层的湿蚀刻特性，湿蚀刻特性也优异。即，BCE型TFT、ESL型TFT的本发明的氧化物半导体层都对氧化物半导体加工用湿蚀刻液具有优异的可溶性(湿蚀刻性优异)。若将氧化物半导体层设为层叠结构，则由于金属的种类、含量的不同而在形成布线图案时，产生在第一层和第二层处侧蚀刻量不相同等不能图案化为所期望的形状等的问题。然而，本发明中，对于作为第一氧化物半导体层使用的IGZTO、和作为第二氧化物半导体层使用的IGTO各自而言，由于适当地控制了金属元素比，因此能够使第一氧化物半导体层与第二氧化物半导体层的蚀刻速率同等。其结果是，对氧化物加工用湿蚀刻液可溶，且能够统一地蚀刻上述层叠结构。
另外，BCE型TFT的情况下，与源-漏电极直接接触的所述第一氧化物半导体层(IGZTO)相对于源-漏电极用湿蚀刻液的不溶性高(湿蚀刻耐受性优异)。即，所述第一氧化物半导体层难以被无机酸系湿蚀刻液蚀刻，因此不会发生氧化物半导体层的表面(背沟道)侧被上述湿蚀刻液削蚀或受到损伤而TFT特性、应力耐受性降低。
此外，BCE型TFT的情况下，所述第一氧化物半导体层(IGZTO)与蚀刻的种类无关，蚀刻耐受性都优异，以干蚀刻法对源-漏电极进行蚀刻时也能得到优异的TFT特性。此外，BCE型TFT的情况下，所述第一氧化物半导体层(IGZTO)的抗蚀剂剥离液耐受性也优异。
以下，对于本发明中使用的第一和第二氧化物半导体层，进行详细说明。
1.关于第一氧化物半导体；IGZTO
构成第一氧化物半导体层的各金属元素(In、Ga、Zn、Sn)的各金属元素比(原子比)如下。在此，主要从应力耐受性、湿蚀刻性、蚀刻耐受性、抗蚀剂剥离耐受性的确保的观点出发，设定各比。
(1)Ga/(In+Ga)＝0.50以上且0.80以下
(2)Ga/(In+Ga+Zn+Sn)＝0.15以上且0.45以下
(3)Sn/(In+Ga+Zn+Sn)＝0.05以上且0.25以下
首先，对上式(2)的设定理由进行说明。
Ga是抑制氧缺陷的发生、对应力耐受性的提高有效的元素。为了有效地发挥这样的作用，将Ga相对于全部金属元素之比的下限按照上式(2)设为0.15以上。优选为0.20以上、更优选为0.25以上。但是，Ga若变得过剩，则成膜时使用的溅射靶的电导率降低，直流溅射中的放电变得困难，成为放电不良、异常放电的原因。另外，若Ga量过多，则承担电子的电导通路的In量、Sn量相对地降低，结果迁移率有可能降低。因此，将Ga相对于全部金属元素之比的上限设为0.45以下。优选为0.40以下。
接着，对上式(3)的设定理由进行说明。
Sn是对湿蚀刻特性、蚀刻耐受性和抗蚀剂剥离液耐受性的提高、以及迁移率的增加有用的元素。特别是若考虑向BCE型TFT的应用，则要求相对于源-漏电极用湿蚀刻液的不溶性高。还要求通过干蚀刻法对源-漏电极进行蚀刻时的耐受性、对抗蚀剂剥离液的耐受性也优异。本发明中，考虑蚀刻选择性等，将Sn相对于全部金属元素之比的下限设为0.05以上。优选为0.10以上、更优选为0.15以上。但是，Sn若变得过剩，则蚀刻耐受性、抗蚀剂剥离液耐受性降低，例如，对氧化物半导体加工用湿蚀刻液的湿蚀刻速率有时降低。特别是对于作为氧化物半导体加工用湿蚀刻液通用的草酸等有机酸不溶，而不能加工氧化物半导体层。因此，将Sn相对于全部金属元素之比的上限设为0.25以下。优选为0.20以下。
接着，对上式(1)的设定理由进行说明。
本发明中，对于作为第一氧化物半导体层使用的IGZTO中的Ga，满足上式(2)，并且Ga相对于除了Sn和Zn的In和Ga之比必须满足上式(1)。由此，确保高迁移率和良好的应力耐受性。
即，In是对氧化物半导体层的导电性提高有效的元素，有助于迁移率的增加。导电性强烈受In和Ga的影响，与Sn、Zn的含量无关，若In变多则导电性变高，若Ga多则导电性降低。因此，本发明中，将上式(2)的左边表示的Ga/(In+Ga)的比的上限设为0.80以下。优选为0.75以下、更优选为0.72以下。另一方面，应力耐受性也强烈受Ga和In的影响，若Ga变多则应力耐受性提高，若In多则应力耐受性降低。因此，本发明中，将上式(2)的左边表示的Ga/(In+Ga)的比的下限设为0.50以上。优选为0.60以上。
本发明中，以满足上式(1)～(3)为前提，优选In和Zn相对于全部金属元素之比满足以下的范围。
In/(In+Ga+Zn+Sn)：优选为0.10以上且0.25以下；更优选为0.15以上且0.20以下
Zn/(In+Ga+Zn+Sn)：优选为0.20以上且0.60以下；更优选为0.25以上且0.50以下
2.关于第二氧化物半导体：IGTO
构成第二氧化物半导体层的各金属元素(In、Ga、Sn)的各金属元素比(原子比)如下。在此，主要从确保本发明中规定的高迁移率的观点出发，设定各比。
(4)In/(In+Ga)＝0.60以上且0.75以下、
(5)In/(In+Ga+Sn)＝0.30以上且0.58以下、
(6)Sn/(In+Ga+Sn)＝0.15以上且0.38以下
首先，对上式(5)的设定理由进行说明。
如上所述In是有助于迁移率的提高的元素。为了得到本发明中规定的高迁移率，将In相对于全部金属元素之比的下限设为0.30以上。优选为0.35以上、更优选为0.40以上。但是，In的含量若过多则会导体化，因此将In相对于全部金属元素之比的上限设为0.58以下。优选为0.55以下、更优选为0.50以下。
接着，对上式(6)的设定理由进行说明。
首先，Sn的含量若过多，则In量相对地降低，不能得到高迁移率，因此将Sn相对于全部金属元素之比的上限设为0.38以下。优选为0.35以下、更优选为0.30以下。另一方面，Sn相对于全部金属元素之比的下限主要由与湿蚀刻特性和迁移率的关系决定。如前所述Sn是有助于湿蚀刻性的提高的元素，若Sn量多则蚀刻加工性(蚀刻速度)降低。然而，本发明的氧化物半导体层以第二氧化物半导体层(IGTO)为上层、以前述的第一氧化物半导体层(IGZTO)为其下层而构成，因此若满足第一氧化物半导体的蚀刻速度＞第二氧化物半导体层的蚀刻速度，则蚀刻形状成为顺锥形形状，不会阻碍湿蚀刻特性。干蚀刻的情况也同样。考虑到这些，将Sn相对于全部金属元素之比的下限设为0.15以上。优选为0.18以上。
接着，对上式(4)的设定理由进行说明。
本发明中，对于作为第二氧化物半导体层使用的IGTO中的In，必须满足上式(5)，并且In相对于除了Sn的In和Ga之比必须满足上式(4)。这是因为In量对于确保高迁移率是有用的，但若Ga量变多，则迁移率有可能降低，适当控制In相对于In和Ga之比也是极为重要的。
为了稳定地确保高迁移率，将上式(4)的左边表示的In/(In+Ga)的比的下限设为0.60以上。优选为0.62以上、更优选为0.65以上。另一方面，为了抑制因过剩的In量导致的导体化，将上述In的比设为0.75以下。优选为0.73以下、更优选为0.71以下。
本发明中，以满足上式(4)～(6)为前提，优选Ga相对于全部金属元素之比满足以下的范围。
Ga/(In+Ga+Sn)：优选为0.20以上、0.35以下；更优选为0.24以上、0.30以下；进一步优选为0.27以下。
以上，对赋予本发明特征的第一和第二氧化物半导体层的金属元素比进行了说明。
本发明中，所述第二氧化物半导体层的厚度对于BCE型TFT、ESL型TFT而言都没有特别限定，但若第二氧化物半导体层过薄则基板面内的特性(迁移率、S值、Vth等TFT特性)有可能产生偏差。因此，从充分抑制特性偏差的观点出发，优选将第二氧化物半导体层的厚度设为5nm以上、更优选设为10nm以上、进一步优选设为20nm以上。另一方面，若过厚则有时氧化物半导体层的加工性变差，或蚀刻成膜需要时间而生产成本增加，因此优选为100nm以下、更优选为50nm以下。
另外，所述第一氧化物半导体层的厚度也对于BCE型TFT、ESL型TFT而言都没有特别限定，但若第一氧化物半导体层的厚度过薄，则有时不能充分发挥形成所述第一氧化物半导体层的效果。因此，任何情况下，都优选为20nm以上、更优选为30nm以上。另一方面，若过厚则迁移率有可能降低，因此，在任何情况下，都优选为50nm以下、更优选为40nm以下。
上述的第二氧化物半导体层与第一氧化物半导体层的合计的膜厚对于BCE型TFT、ESL型TFT而言都是在上述范围内适当组合即可。但是，氧化物半导体层整体的膜厚若变得过厚则生产成本增加，或阻碍TFT的薄型化，因此在任何情况下，都优选为100nm以下、更优选为50nm以下。合计膜厚的下限没有特别限定，采用能够发挥上述各氧化物半导体层的效果的程度的膜厚即可。
接着，对于具备包含所述第一氧化物半导体层(IGZTO)与第二氧化物半导体层(IGTO)的层叠结构的氧化物半导体层的TFT的优选实施方案，与以往例进行对比来说明。图1和图2为以往例、图3和图4为本发明例。
首先，以往例中图1(无蚀刻阻挡层的BCE型TFT)、图2(有蚀刻阻挡层的ESL型TFT)所示由包含IGTO的第二氧化物半导体层4(单层)构成，是第二氧化物半导体层4与保护膜6(图1)或蚀刻阻挡层8(图2)、以及栅极绝缘膜3直接接触的构成。
图3为本发明的BCE型的优选实施方案的一例。如前所述第二氧化物半导体层4(IGTO)容易在与保护膜6的界面形成因氧缺陷导致的捕获能级。因此，本发明中，通过在第二氧化物半导体层(IGTO)与保护膜6之间形成第一氧化物半导体层4A(IGZTO)，可以保护第二氧化物半导体层不受氧缺陷导致的问题、源-漏电极的蚀刻(包括使用源-漏电极用蚀刻液的湿蚀刻法和干蚀刻法这两种)及其后的暴露于抗蚀剂剥离液导致的减膜等问题影响。
图示例中，按照第一氧化物半导体层4A与保护膜6直接接触的方式构成，但本发明不限于此。例如，还可以使第一氧化物半导体层4A与保护膜6之间存在其它层。
图4为本发明的ESL型的优选实施方案的另一例。第一氧化物半导体层4A在第二氧化物半导体层4与蚀刻阻挡层8之间形成。图示例中，第一氧化物半导体层4A按照与蚀刻阻挡层8直接接触的方式构成，但本发明不限于此。例如，在第一氧化物半导体层4A与蚀刻阻挡层8之间可以存在其它层。第二氧化物半导体层4(IGTO)容易在与蚀刻阻挡层8的界面形成因氧缺陷导致的捕获能级，通过在第二氧化物半导体层4(IGTO)与蚀刻阻挡层之间形成第一氧化物半导体层4A(IGZTO)，能够消除这样的问题。另外，第二氧化物半导体层4迁移率极高，因此通过不在蚀刻阻挡层8侧，而在流过大量电流的栅极绝缘膜3侧配置，能够实现高迁移率。
接着，对本发明的氧化物半导体层的制造方法进行说明。
上述包含IGTO的第二氧化物半导体层和包含IGZTO的第一氧化物半导体层优选通过溅射法使用溅射靶(以下，有时称为“靶”。)成膜。若利用溅射法，则能够容易地形成成分、膜厚的膜面内均匀性优异的薄膜。另外，也可以通过涂布法等化学成膜法形成氧化物。
作为溅射法中使用的靶，优选使用包含前述的元素、与所期望的氧化物同一组成的溅射靶，由此，能够形成组成偏差少、所期望的成分组成的薄膜。具体来说，作为成膜第二氧化物半导体层的靶，可以使用由In、Ga和Sn构成的氧化物靶(IGTO靶)。
另外，作为成膜第一氧化物半导体层的靶，可以使用由In、Ga、Zn和Sn构成的氧化物靶(IGZTO靶)。
或者可以利用对组成不同的两个靶进行同时放电的共溅射法(Co-Sputter法)进行成膜。或者还可以使用包含上述元素的至少2种以上的混合物的氧化物靶。
上述靶可以通过例如粉末烧结法进行制造。
通过溅射法成膜第二氧化物半导体层和第一氧化物半导体层的情况下，优选在保持的真空状态下连续地成膜。这是因为若在成膜第二氧化物半导体层和第一氧化物半导体层时暴露于大气中，则空气中的水分、有机成分附着于薄膜表面，而成为污垢物(品质不良)的原因。
使用上述靶通过溅射法成膜的情况下，为了在溅射成膜时补给从薄膜中脱离的氧，使氧化物半导体层的密度尽可能高，优选适当地控制成膜时的气压、氧添加量(氧的分压)、对溅射靶的输入功率、基板温度、T-S间距离(溅射靶与基板的距离)等。
具体来说，例如优选以下述溅射条件成膜。
使用上述靶进行溅射时，优选将基板温度大致控制在室温～200℃左右，适当控制氧添加量而进行。
为了作为半导体工作，氧添加量根据溅射装置的构成、靶组成等适当控制即可，优选大致使半导体载流子浓度为1015～1016cm-3来添加氧量。
另外，优选适当控制溅射成膜时的气压、对溅射靶的输入功率、T-S间距离(溅射靶与基板的距离)等，从而调整氧化物半导体层的密度。例如，为了抑制溅射原子间的散射，成膜时的总气压越低越好，从而能够形成致密(高密度)的膜。优选气压大致在1～3mTorr的范围内。另外，输入功率也越高越好，但推荐大致设定在200W以上。
另外，氧化物半导体层的密度根据成膜后的热处理条件也会受到影响，因此优选也适当地控制成膜后的热处理条件。成膜后的热处理例如优选在大气气氛和水蒸气气氛下，大致以250～400℃进行10分钟～3小时左右。这样的热处理例如在TFT的制造过程中的热过程中也可以控制。例如，通过进行预退火处理(对氧化膜半导体层进行湿蚀刻后的图案化后的热处理)，能够提高密度。
本发明中，还包含具备上述氧化物作为TFT的半导体层的TFT。TFT的半导体层中，具备本发明规定的上述第二氧化物半导体层与第一氧化物半导体层的层叠结构即可，对于包含栅极绝缘膜的其它构成没有特别限定。例如，在基板上至少具有栅电极、栅极绝缘膜、上述氧化物半导体层、源电极、漏电极、保护膜，以及设置蚀刻阻挡层时具有蚀刻阻挡层(ESL型)即可，其构成若为通常使用的构成则没有特别限定。需要说明的是，保护膜如上述图中也示出的方式形成于源-漏电极的上侧，按照保护栅极绝缘膜、所述氧化物半导体层、源-漏电极的主旨形成。
以下，边参照图3，边对没有蚀刻阻挡层的BCE型TFT的制造方法的实施方式进行说明。图3和以下的制造方法为表示本发明的优选实施方式的一例，并不意在限定于此。例如图3中示出了底栅极型结构的TFT，但不限于此，例如也可以是在氧化物半导体层上依次具备栅极绝缘膜和栅电极的顶栅极型的TFT。
图3中，在基板1上形成有栅电极2和栅极绝缘膜3，在其上形成有第二氧化物半导体层4。在第二氧化物半导体层4上形成有第一氧化物半导体层4A，进一步在其上形成有源-漏电极5，在其上形成有保护膜(绝缘膜)6，透明导电膜(未图示)经由接触孔7与漏电极5电连接。
在基板1上形成栅电极2和栅极绝缘膜3的方法没有特别限定，可以采用通常使用的方法。另外，栅电极2和栅极绝缘膜3的种类也没有特别限定，可以使用通用的种类。例如作为栅电极，可以优选使用电阻率低的Al、Cu金属、耐热性高的Mo、Cr、Ti等高熔点金属、它们的合金。另外，作为栅极绝缘膜3，可以代表性地例示出氮化硅膜(SiN)、氧化硅膜(SiO2)、氮氧化硅膜(SiON)等。除此之外，还可以使用Al2O3、Y2O3等氧化物、将它们层叠而成的物质。
接着形成氧化物半导体层(从基板侧开始依次为第二氧化物半导体层4、第一氧化物半导体层4A)。第二氧化物半导体层4也可以通过使用IGTO靶的DC溅射法或RF溅射法而成膜。同样地，第一氧化物半导体层4A可以通过使用构成第一氧化物半导体层4A的IGZTO靶的DC溅射法或RF溅射法而成膜。
优选第二氧化物半导体层4、第一氧化物半导体层4A依次经真空一环连续成膜。此时，若按照满足上述组成的方式控制第一氧化物半导体，则溅射率提高并且湿蚀刻特性也提高。
对氧化物半导体层进行湿蚀刻后，进行图案化。如上所述，氧化物半导体层的湿蚀刻中使用的蚀刻液可以使用显示装置等领域中通用的蚀刻液，例如，可以使用草酸等有机酸系湿蚀刻液。
紧接图案化之后，为了改善氧化物半导体层的膜质而优选进行热处理(预退火)，由此，晶体管特性的通态电流和场效应迁移率上升，晶体管性能提高。作为预退火条件，例如，可以举出温度：约250～400℃、时间：约10分钟～1小时等。
预退火之后形成源-漏电极。源-漏电极5的种类没有特别限定，可以使用通用的物质。例如与栅电极同样，可以使用Mo、Ti、Al、Cu等金属或它们的合金(Mo合金、Ti合金、Al合金、Cu合金)。具体来说，可以使用上述金属或合金中的至少一种的金属膜(单层)。或者，可以使用从氧化物半导体层侧开始依次包含选自Mo、Mo合金、Ti、Ti合金中的至少一种的金属膜；与选自Al、Al合金、Cu和Cu合金中的至少一种的金属膜的层叠结构的层叠膜。若使用后者的层叠膜，则可以得到电阻的降低效果。
上述层叠膜的层数只要具有上述层叠结构就没有特别限定，例如可以为上述的两层结构，或者也可以是在其上(选自Al、Al合金、Cu和Cu合金中的至少一种的金属膜)具有选自Mo、Mo合金、Ti、Ti合金中的至少一种的金属膜的三层结构。
作为源-漏电极5的形成方法广泛使用溅射法。具体来说，例如可以通过磁控溅射法成膜金属薄膜后，通过光刻进行图案化，进行湿蚀刻或干蚀刻而形成电极。源-漏电极的湿蚀刻中使用的蚀刻液的种类没有特别限定，可以使用例如酸系的蚀刻液(例如包含磷酸、硝酸、乙酸等的无机酸)。
接着，在氧化物半导体层4A、源-漏电极5上通过CVD(ChemicalVapor Deposition)法成膜保护膜6。保护膜6使用SiO2、SiON、SiN等。另外，可以利用溅射法形成保护膜6。氧化物半导体层4A的表面会因为CVD导致的等离子体损伤而容易地导通化(推测可能是由于在第一氧化物半导体表面生成的氧缺陷成为电子供体。)，因此在保护膜6的成膜之前可以进行N2O等离子体照射。N2O等离子体的照射条件采用例如下述文献中记载的条件即可。
J.Park等、Appl.Phys.Lett.，1993，053505(2008)
接着，基于常规方法，使透明导电膜经由接触孔7与漏电极5电连接。透明导电膜和漏电极的种类没有特别限定，可以使用通常使用的种类。作为漏电极，可以使用例如前述的源-漏电极中例示的漏电极。
以下，边参照图4，边对具有蚀刻阻挡层的ESL型TFT的制造方法的实施方式进行说明。图4和以下的制造方法示出本发明的优选实施方式的一例，并不意在限定于此。例如图4中，示出了底栅极型结构的TFT，但并不限于此，也可以是在氧化物半导体层上依次具备栅极绝缘膜和栅电极的顶栅极型的TFT。在顶栅极型TFT中，也使第二氧化物半导体层与蚀刻阻挡层之间存在第一氧化物半导体层即可。
图4中，在基板1上形成有栅电极2和栅极绝缘膜3，在其上形成有第二氧化物半导体层4。第二氧化物半导体层4上形成有第一氧化物半导体层4A，进一步在其上形成有蚀刻阻挡层8、源-漏电极5，在其上形成有保护膜(绝缘膜)6，透明导电膜(未图示)经由接触孔7与漏电极5电连接。
在基板1上形成栅电极2和栅极绝缘膜3的方法没有特别限定，可以采用通常使用的方法。另外，栅电极2和栅极绝缘膜3的种类也没有特别限定，可以使用通用的种类。例如作为栅电极，可以优选使用电阻率低的Al、Cu金属、耐热性高的Mo、Cr、Ti等高熔点金属、它们的合金。另外，作为栅极绝缘膜3，可代表性地例示出氮化硅膜(SiN)、氧化硅膜(SiO2)、氮氧化硅膜(SiON)等。除此之外，还可以使用Al2O3、Y2O3等氧化物、将它们层叠的膜。
接着形成氧化物半导体层(从基板侧开始依次为第二氧化物半导体层4、第一氧化物半导体层4A)。第二氧化物半导体层4也可以通过使用IGTO靶的DC溅射法或RF溅射法而成膜。同样地，第一氧化物半导体层4A可以通过使用构成第一氧化物半导体层4A的IGZTO靶的DC溅射法或RF溅射法而成膜。
优选第二氧化物半导体层4、第一氧化物半导体层4A依次经真空一环连续成膜。此时，若按照满足上述组成的方式控制第一氧化物半导体，则溅射率提高并且湿蚀刻特性也提高。
对氧化物半导体层进行湿蚀刻后，进行图案化。紧接图案化之后，为了改善氧化物半导体层的膜质优选进行热处理(预退火)，由此，晶体管特性的通态电流和场效应迁移率上升，晶体管性能提高。作为预退火条件，例如，可以举出温度：约250～400℃、时间：约10分钟～1小时等。
预退火之后形成蚀刻阻挡层8。蚀刻阻挡层8一般使用SiO2等绝缘膜。若在不形成蚀刻阻挡层8的条件下，形成源-漏电极5，则存在对源-漏电极5实施蚀刻时氧化物半导体层受到损伤而晶体管特性降低的风险。蚀刻阻挡层8的种类没有特别限定，使用通用的蚀刻阻挡层即可，例如与保护膜同样，以SiO2等形成即可。
源-漏电极5的种类没有特别限定，可以使用前述的源-漏电极。
作为源-漏电极5的形成方法广泛使用溅射法。具体来说，例如可以在通过磁控溅射法成膜金属薄膜后，通过光刻进行图案化，进行湿蚀刻或干蚀刻而形成电极。
接着，在氧化物半导体层4A、源-漏电极5上通过CVD(ChemicalVapor Deposition)法成膜保护膜6。保护膜6使用SiO2、SiON、SiN等。另外，可以利用溅射法形成保护膜6。
接着，基于常规方法，使透明导电膜经由接触孔7与漏电极5电连接。透明导电膜和漏电极的种类没有特别限定，可以使用通常使用的种类。作为漏电极，可以使用例如前述的源-漏电极中例示的漏电极。
本申请主张基于2014年1月15日申请的日本专利申请第2014-005363号的优先权的利益。2014年1月15日申请的日本专利申请第2014-005363号的说明书的全部内容用于参考被本申请援引。
实施例
以下，例举实施例更具体地说明本发明，但本发明不受下述实施例限制，还可以在符合前后述的主旨的范围内改变来实施，这些均包含于本发明的技术的范围内。
实施例1(ESL型TFT)
本实施例中，制作具有各种氧化物半导体层的ESL型TFT(图4)，评价各特性。
本实施例中，作为第一氧化物半导体层，使用表1中记载的A和B这两种IGZTO。这些均为满足本发明中规定的金属元素比的例子。
另外，本实施例中，作为第二氧化物半导体层，使用表2中记载的a～k的合计11种IGZTO。这些之中，a～c、k是满足本发明中规定的金属元素比的例子，d～j是不满足本发明中规定的金属元素比的任一个的例子。
首先，在玻璃基板1(康宁公司制Eagle 2000、直径100mm×厚度0.7mm)上，依次成膜作为栅电极2的Mo薄膜100nm、和作为栅极绝缘膜3的SiO2(200nm)。栅电极2使用纯Mo的溅射靶，通过DC溅射法，在成膜温度：室温、成膜功率：300W、载气：Ar、气压：2mTorr、Ar气流量：20sccm的条件下成膜。另外，栅极绝缘膜3利用等离子体CVD法，在载气：SiH4与N2O的混合气体、成膜功率：1.27W/cm2、成膜时的气压：133Pa、成膜温度：320℃的条件下成膜。
接着，在栅极绝缘膜3上，通过使用直流放电的溅射法，成膜第二氧化物半导体层4(IGTO、表2中记载的a～k)(膜厚10nm)。具体来说，将In2O3、Ga2O3和SnO2这3个靶配置于基板的周围，在静止的基板上通过DC溅射法成膜上述的第二氧化物半导体层。
根据这样的成膜方法，可以根据基板上的位置改变IGTO的组成比。即，随着远离靶而膜中的靶构成元素的比率降低。例如在接近In2O3靶的位置，组成为In∶Ga∶Sn＝65∶30∶5(表4的No.7)，在基板中央为In∶Ga∶Sn＝43∶27∶30(表4的No.1)。
需要说明的是，这样的成膜方法作为一直以来寻找最佳组成比的手法而确立。
接下来，连续地利用使用直流放电的溅射法，成膜第一氧化物半导体层4(IGZTO、表1中记载的A、B)(膜厚30nm)。具体来说，将In2O3、Ga2O3、ZnO和SnO2这4个靶配置在基板的周围，在静止的基板上，利用DC溅射法成膜上述的第一氧化物半导体层。
根据这样的成膜方法，能够根据基板上的位置而改变IGZTO的组成比。即，随着远离靶而膜中的靶构成元素的比率降低。例如在接近Ga2O3靶的位置，组成为In∶Ga∶Zn∶Sn＝17∶40∶33∶10(表1的No.A)。另外在接近ZnO靶的位置，组成为In∶Ga∶Zn∶Sn＝17∶17∶47∶19(表1的No.B)。
在成膜上述的第一和第二氧化物半导体层中的任一种时，各溅射中使用的装置均为株式会社ULVAC制“CS-200”，溅射条件如下。
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)＝4％
成膜功率密度：2.55W/cm2
在所述第二氧化物半导体层4和第一氧化物半导体层4A的成膜中，在途中不将腔室向大气开放，而连续地进行成膜。
如此得到的氧化物半导体层中的金属元素的各含量通过XPS(X-rayPhotoelectron Spectroscopy)法进行分析。第一、第二氧化物半导体层的金属元素比与成膜中使用的各氧化物溅射靶中的金属元素的金属元素比相同。
第二氧化物半导体层4、第一氧化物半导体层4A的成膜均利用DC溅射法进行成膜。溅射中使用的装置为株式会社ULVAC公司制“CS-200”，溅射条件如下。
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)×100＝4％
成膜功率密度：2.55W/cm2
按照上述方式成膜氧化物半导体层后，通过光刻和湿蚀刻进行图案化。(I)作为湿蚀刻液，使用关东化学公司制“ITO-07N”。
将氧化物半导体层图案化后，为了提高膜质进行预退火处理。预退火在大气气氛中以350℃进行1小时。
接着，在沟道层(氧化物半导体层)上，作为蚀刻阻挡层8，成膜100nm氧化硅膜(SiO2)。具体来说，利用等离子体CVD法，在基板温度：200℃、成膜功率：100W、载气：SiH4与N2O的混合气体的条件下成膜。需要说明的是，蚀刻阻挡层8使用与栅极绝缘膜相同的装置进行成膜。
接着，在氧化物半导体层上成膜纯Mo(膜厚200nm)作为源-漏电极5。具体来说，使用纯Mo的溅射靶，通过DC溅射法，在成膜温度：室温、成膜功率：300W、载气：Ar、气压：2mTorr、Ar气流量：20sccm、基板温度：室温的条件下成膜。接下来，通过光刻和湿蚀刻，将上述Mo电极图案化。作为湿蚀刻液，使用关东化学公司制的混酸蚀刻剂(磷酸、硝酸和乙酸的混合液)。接下来，使用东京应化制剥离液106除去不要的光致抗蚀剂，形成TFT的沟道长20μm、沟道宽210μm。
如此形成源-漏电极5后，形成用于保护氧化物半导体TFT的保护膜6。作为保护膜6，依次形成SiO2(膜厚100nm)、和SiN(膜厚100nm)。上述SiO2和SiN的形成使用Samco公司制“PD-220NL”，利用等离子体CVD法进行。本实施例中，通过N2O气体进行等离子体处理后，依次形成SiO2膜和SiN膜。
SiO2膜的形成中使用N2O和SiH4的混合气体，SiN膜的形成中使用SiH4、N2、NH3的混合气体。任一情况下都将成膜功率设为100W，将成膜温度设为150℃。
接着，通过光刻和干蚀刻，在保护膜6形成用于晶体管特性评价用探测的接触孔7。
对于如此得到的各TFT，在以下条件下评价晶体管特性(阈值电压Vth、场效应迁移率(μFE)、基于光照和负偏压的应力耐受性)。
(1)晶体管特性的测定
晶体管特性使用Agilent Technology公司制“HP4156C”的半导体参数分析仪进行测定。详细测定条件如下。
源电压：0V
漏电压：10V
栅极电压：-30～30V(测定间隔：0.25V)
基板温度：室温
(2)场效应迁移率μFE
场效应迁移率μFE由TFT特性在Vd＞Vg-VT的饱和区域导出。在饱和区域将Vg、VT分别设为栅极电压、阈值电压，将Id设为漏电流，将L、W分别设为TFT元件的沟道长、沟道宽，将Ci设为栅极绝缘膜的电容，将μFE设为场效应迁移率(1式)。μFE由以下的式子导出。本实施例中，由满足饱和区域的栅极电压附近的漏电流-栅极电压特性(Id-Vg特性)导出场效应迁移率μFE。本实施例中，迁移率≥40cm2/Vs的评价为高迁移率(表中记载为“高”)，低于上述基准的评价为不合格(表中记载为“低”)。
[数学式1]
(3)应力耐受性
本实施例中，进行边对栅电极施加负偏压边照射光(白色光)的应力施加试验。应力施加条件如下。作为光的波长，选择接近氧化物半导体的带隙、且晶体管特性容易变动的400nm左右。
栅极电压：-20V
基板温度：60℃
光应力
波长：400nm
照度(照射于TFT的光的强度)：0.1μW/cm2
光源：OPTOSUPPLY公司制LED(通过ND滤光器调整光量)
应力施加时间：2小时
本实施例中，将2小时的应力施加中的阈值电压的变动值作为阈值电压位移量ΔVth，作为TFT特性中的应力耐受性的指标。本发明中ΔVth(绝对值)为5.0V以下的评价为应力耐受性优异。
此外，在本实施例中，按照以下方式评价湿蚀刻特性。
(4)湿蚀刻特性的评价
本实施例中，为了简化测定，在上述的TFT的制造方法中，不使氧化物半导体层成为层叠结构，而成膜第一或第二氧化物半导体层(单层结构)，按照以下方式评价湿蚀刻特性。
详细而言，在上述的本实施例TFT的制造方法中，在玻璃基板上成膜第一氧化物半导体层(表1的A或B)、或第二氧化物半导体层(表2的a～k)。接下来，将如此得到的各氧化物半导体层浸渍于氧化物半导体加工用蚀刻液(关东化学公司制“ITO-07N”、液温：室温)中而进行蚀刻。对于各氧化物半导体层，测定蚀刻前后的氧化物半导体层的膜厚的变化(削减量)，基于与蚀刻时间的关系算出蚀刻速度。
其结果是，作为第一氧化物半导体层(IGZTO)，使用表1的A时的蚀刻速度为26nm/分钟，使用表1的B时的蚀刻速度为27nm/分钟。
并且，所述第二氧化物半导体层(表2的a～k的IGTO)相对于所述第一氧化物半导体层(表1的A或B的IGZTO)的蚀刻速度之比(蚀刻速率比)为0.1～4倍的情况下，对氧化物半导体加工用湿蚀刻液的湿蚀刻性评价为良好，所述蚀刻速率比为上述范围外的情况评价为不良。
这些结果示于表3～表5。需要说明的是，表4和表5中，设置综合判定一栏，上述特性全部良好的判定为“合格”，上述特性中的任一个为不良的判定为“不合格”。另外，对于表4和表5的一部分例子，同时记载了迁移率的值。
[表1]
[表2]
[表3]
[表4]
[表5]
首先，对表3进行分析。
表3的No.1是仅使用第二氧化物半导体层(表2的a)(单层)作为氧化物半导体层的例子(膜厚40nm)。如表3所示，迁移率高，而应力耐受性降低。
与此相对，表3的No.2是使用在第二氧化物半导体层(表2的a)上层叠第一氧化物半导体层(表1的A)的层叠结构作为氧化物半导体层的例子。如表3所示，与No.1相比迁移率有些降低，但依然维持40cm2/Vs以上的高迁移率，而且应力耐受性显著提高。
接着对表4进行分析。
表4是使用将表2的a～k的各氧化物用作第二氧化物半导体层、在其上层叠第一氧化物半导体层(表1的A)的层叠结构的例子。
表4的No.1～3、11是使用本发明中规定的第二氧化物半导体层a～c、k的例子，迁移率、应力耐受性、湿蚀刻性均良好。
与此相对，表4的No.4～10具有以下的问题。
表4的No.4是使用In相对于全部金属元素之比大于本发明的上限的表2的d作为第二氧化物半导体层的例子。其结果是，迁移率与表4的No.1相比变高，而应力耐受性降低。
表4的No.5是使用In相对于In和Ga之比小于本发明的下限的表2的e作为第二氧化物半导体层的例子。由于In之比小，迁移率降低。
表4的No.6是使用In相对于In和Ga之比、和Sn相对于全部金属元素之比小于本发明的下限的表2的f作为第二氧化物半导体层的例子。其结果是，迁移率降低。
表4的No.7是使用In相对于全部金属元素之比大于本发明的上限、且Sn相对于全部金属元素之比的下限小于本发明的下限的表2的g作为第二氧化物半导体层的例子。其结果是，应力耐受性降低。
表4的No.8是使用In相对于In和Ga之比大于本发明的上限、且Sn相对于全部金属元素之比大于本发明的上限的表2的h作为第二氧化物半导体层的例子。其结果是，迁移率、应力耐受性和湿蚀刻性均降低。
表4的No.9是使用Sn相对于全部金属元素之比大于本发明的上限的表2的i作为第二氧化物半导体层的例子。其结果是，迁移率和湿蚀刻性降低。
表4的No.10是使用In相对于In和Ga之比大于本发明的上限、且In相对于全部金属元素之比大于本发明的上限的表2的j作为第二氧化物半导体层的例子。其结果是，应力耐受性降低。
接着对表5进行分析。
表5是使用将表2的a、c～e、j、k的各氧化物用作第二氧化物半导体层、并在其上层叠第一氧化物半导体层(表1的B)的层叠结构的例子。
表5的No.1、2、6是使用本发明中规定的第二氧化物半导体层a、c、k的例子，迁移率、应力耐受性、湿蚀刻性均良好。
与此相对，表5的No.3～5具有以下的问题。
表5的No.3是使用In相对于全部金属元素之比大于本发明的上限的表2的d作为第二氧化物半导体层的例子。其结果是，应力耐受性降低。
表5的No.4是使用In相对于全部金属元素之比小于本发明的下限的表2的e作为第二氧化物半导体层的例子。其结果是，迁移率与表4的No.1相比变高，而应力耐受性降低。
表5的No.5是使用In相对于In和Ga之比大于本发明的上限、且In相对于全部金属元素之比大于本发明的上限的表2的j作为第二氧化物半导体层的例子。其结果是，应力耐受性降低。
实施例2(BCE型TFT)
本实施例中，测定各氧化物半导体层相对于抗蚀剂剥离液的蚀刻速率，评价抗蚀剂剥离耐受性。在此，为了简化测定，不将氧化物半导体层设为层叠结构，而成膜第一氧化物半导体层(单层结构)，按照以下方式测定蚀刻速率。
本实施例中，作为第一氧化物半导体层，使用表6中记载的A和B这两种IGZTO。它们均为满足本发明中规定的金属元素比的例子，与前述的表1的A和B相同。为了进行比较，还使用了表6中记载的C的IGZO(无Sn、原子比为In∶Ga∶Zn＝1∶1∶1)。
[表6]
另外，作为抗蚀剂剥离液，使用下述两种。
抗蚀剂剥离液A：作为有机系的非水系抗蚀剂剥离液，使用东京应化制TOK106。使用时的液温为70℃。
抗蚀剂剥离液B：作为碱性的水系抗蚀剂剥离液，使用调整到pH13的Nagase Chemtex制的N-321。使用时的液温为40℃。
首先，在玻璃基板(康宁公司制Eagle XG、直径100mm×厚度0.7mm)上，成膜所述第一氧化物半导体层(上述表6的A～C)(膜厚：40nm)。具体成膜条件如下。
成膜方法：使用直流放电的溅射法
溅射装置：株式会社ULVAC公司制“CS-200”
(溅射条件)
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)＝4％
成膜功率密度：2.55W/cm2
接着，为了提高各氧化物半导体层的膜质，进行预退火处理。预退火处理在大气气氛中以350℃进行60分钟。其后，使用遮蔽带(聚酰亚胺胶带(Kapton Tape))，形成抗蚀剂剥离液的浸渍区域和非浸渍区域。将如此处理的各氧化物半导体层浸渍于上述抗蚀剂剥离液A或B后，使用探针式轮廓仪(KLA-Tencor制Alpha-Step装置)测定相对于一定的蚀刻时间的各氧化物半导体层的被蚀刻的膜厚(膜厚的减少量、减膜)。具体来说，按照以下方式测定各氧化物半导体层的蚀刻速率[Etching rate(nm/min)；以下，有时简记为E/R]。
本实施例中，将如此测定的各氧化物半导体层的蚀刻速率[Etchingrate(nm/min)；以下，有时简记为E/R]小于1.0nm/min的评价为合格(抗蚀剂剥离液耐受性优异)。光刻通常在抗蚀剂剥离液中浸渍10分钟程度以上，这是因为若为蚀刻速率E/R＝1.0nm/min则减膜发生10nm以上，有可能招致TFT特性的降低。
将这些结果示于表7。
[表7]
表7的No.1～4均为使用满足本发明的要件的第一氧化物半导体层(表6的A和B)作为氧化物半导体层的例子。可知与抗蚀剂剥离液的种类无关，它们的蚀刻速率E/R低，抗蚀剂剥离液耐受性优异。
与此相对，表7的No.5、6均为使用以往的IGZO(表6的C)作为氧化物半导体层的例子。若使用IGZO，则根据抗蚀剂剥离液的种类而抗蚀剂剥离液耐受性不同，使用抗蚀剂剥离液A时的蚀刻速率E/R低，但若使用抗蚀剂剥离液B则蚀刻速率E/R显著增加。
通过上述的结果，证实了若使用本发明中规定的第一氧化物半导体层作为暴露于抗蚀剂剥离液的氧化物半导体层部分，则与IGZO不同，与抗蚀剂剥离液的种类无关，可发挥良好的抗蚀剂剥离液耐受性。
实施例3(BCE型TFT)
本实施例中，制作具有各种氧化物半导体层的BCE型TFT，评价各特性。本实施例中，作为第一氧化物半导体层，使用上述表7中记载的A～C，并且作为第二氧化物半导体，使用上述表2的a中记载的IGTO。在此，使用湿蚀刻液对源-漏电极进行蚀刻。
首先，在玻璃基板1(康宁公司制Eagle XG、直径100mm×厚度0.7mm)上，依次成膜作为栅电极2的Mo薄膜100nm和作为栅极绝缘膜3的SiO2膜(膜厚250nm)。所述栅电极2使用纯Mo的溅射靶，通过DC溅射法，在成膜温度：室温、成膜功率：300W、载气：Ar、气压：2mTorr的条件下成膜。另外，所述栅极绝缘膜3利用等离子体CVD法，在载气：SiH4与N2O的混合气体、成膜功率：1.27W/cm2、成膜时的气压：133Pa、成膜温度：320℃的条件下进行成膜。
接着，在栅极绝缘膜3上，通过使用直流放电的溅射法，成膜第二氧化物半导体层4(IGTO、表2中记载的a)(膜厚10nm)。接下来，连续地通过使用直流放电的溅射法成膜第一氧化物半导体层(表1中记载的A、B、C)(膜厚30nm)。所述氧化物半导体层4使用DC溅射法进行成膜。溅射中使用的装置为株式会社ULVAC公司制“CS-200”，溅射条件如下所述。
(溅射条件)
基板温度：室温
气压：1mTorr
氧分压：O2/(Ar+O2)＝4％
成膜功率密度：2.55W/cm2
在所述第二氧化物半导体层和第一氧化物半导体层的成膜中，在途中不将腔室向大气开放，而连续地进行成膜。如此得到的氧化物半导体层中的金属元素的各含量通过XPS(X-ray Photoelectron Spectroscopy)法进行分析。第一、第二氧化物半导体层的金属元素比与成膜中使用的各氧化物溅射靶中的金属元素的金属元素比相同。
按照上述方式成膜氧化物半导体层4后，通过光刻和湿蚀刻进行图案化。湿蚀刻中，使用关东化学公司制“ITO-07N”(草酸与水的混合液)的酸系蚀刻液(湿蚀刻液)。本实施例中，对于进行实验的全部氧化物薄膜，确认了没有因湿蚀刻带来的残渣，能够适当地蚀刻。
如上所述将氧化物半导体层图案化后，为了提高氧化物半导体层的膜质，进行了预退火处理。预退火处理在大气气氛中以350℃进行60分钟。
接着，形成源-漏电极(S/D电极)。在此，形成纯Mo膜。与前述的栅电极同样地通过DC溅射法进行成膜(膜厚为100nm)，然后，通过光刻和湿蚀刻进行图案化。湿蚀刻中，使用磷酸∶硝酸∶乙酸∶水＝70∶1.9∶10∶12(体积比)的混酸(PAN系)的酸系蚀刻液，蚀刻时的液温为液温。通过图案化使TFT的沟道长为10μm、使沟道宽为200μm。为了防止源-漏电极的短路，确实地进行图案化，使其进一步在上述酸系蚀刻液中浸渍(过度蚀刻)相对于源-漏电极的膜厚为50％对应的时间量。其后，使用抗蚀剂剥离液A或抗蚀剂剥离液B，除去抗蚀剂。
其后，作为保护膜，依次形成SiO2(膜厚100nm)和SiN(膜厚100nm)。该保护膜的形成使用Samco制“PD-220NL”，利用等离子体CVD法进行。本实施例中，作为前处理通过N2O气体进行等离子体处理60秒后形成上述SiO2膜。此时的基于N2O气体的等离子体条件为：功率100W、气压133Pa、处理温度200℃、处理时间：1分钟。SiO2膜的形成中使用SiH4和N2O的混合气体。另外将成膜功率设为100W，将成膜温度设为200℃。上述SiH4与N2O的气体比设为SiH4∶N2O＝40∶100(氢量4.3at％)、20∶100、或10∶100(以40∶100为标准)。其后，形成SiN膜(膜厚150nm)作为第二保护膜。该SiN膜的形成使用Samco制“PD-220NL”，利用等离子体CVD法进行。SiN膜的形成中使用SiH4、N2和NH3的混合气体。另外将成膜功率设为100W，将成膜温度设为150℃。
接着，通过光刻和干蚀刻，在保护膜上形成用于晶体管特性评价用的探测的接触孔7而得到TFT。
使用如此得到的TFT，按照以下方式评价静特性[场效应迁移率(迁移率)、S值]和应力耐受性。
[静特性(迁移率、S值)的评价]
使用上述TFT测定了Id-Vg特性。Id-Vg特性按照以下方式设定栅极电压、源-漏电极的电压，使用探针和半导体参数分析仪(Keithley4200SCS)进行测定。
栅极电压：-30～30V(步进0.25V)
源电压：0V
漏电压：10V
测定温度：室温
根据测定的Id-Vg特性，与上述实施例1同样地算出场效应迁移率(迁移率)μFE和S值。
本实施例中，基于下述基准评价迁移率和S值。本实施例中将○设为合格。
(关于迁移率)
○(高)：迁移率为40cm2/Vs以上
△(稍低)：迁移率大于20cm2/Vs且40cm2/Vs以下
×(低)：迁移率小于20cm2/Vs
(关于S值)
○：S值为0.5V/dec以下
△：S值大于0.5V/dec且1.0V/dec以下
×：S值大于1.0V/dec
[应力耐受性的评价]
接着，使用上述TFT，按照以下方式进行应力耐受性的评价。应力耐受性通过进行边对栅电极施加负偏压边照射光的应力施加试验来评价。应力施加条件如下。
·栅极电压：-20V
·源/漏电压：10V
·基板温度：60℃
·光应力条件
应力施加时间：2小时
光强度：25000NIT
光源：白色LED
测定应力施加前后的阈值电压(Vth)之差ΔVth(V)。对于如此算出的ΔVth，按下述判定基准进行评价。本实施例中将○的情况评价为应力耐受性优异。
(判定基准)
○：ΔVth(绝对值)为4.5V以下
△：ΔVth(绝对值)大于4.5V且6.0以下
×：ΔVth(绝对值)大于6.0V
这些结果示于表8。表8中，SD电极是指源-漏电极。
[表8]
表8的No.1～4是使用本发明中规定的第一和第二氧化物半导体层的例子，与抗蚀剂剥离液的种类无关，静特性(迁移率和S值)和应力耐受性二者均优异。
另一方面，若对使用表6的B作为第一氧化物半导体层的表8的No.3(使用抗蚀剂剥离液A)与No.4(使用抗蚀剂剥离液)进行对比，则与抗蚀剂剥离液的种类无关，蚀刻速率E/R比与0相同(参照上述表7的No.3、4)，因此这些迁移率和S值均同等。
与此相对，使用表6的C(IGZO)作为第一氧化物半导体层的情况下，由于发生因湿蚀刻液导致的减膜(本实施例中未示出)，表8的No.5(使用抗蚀剂剥离液A)和No.6(使用抗蚀剂剥离液B)的应力耐受性均大幅降低，S值均大幅增加，并且迁移率也略微降低。需要说明的是，No.6中，如上述表7的No.6所示，还可以看到因抗蚀剂剥离液B的使用导致的减膜的增加(蚀刻速率E/R比＝1.0)，因此迁移率、S值、ΔVth中的任一特性相比于No.5都降低。
需要说明的是，本实施例中示出了使用Mo的单层膜作为源-漏电极时的结果，但源-漏电极的种类不限于此，例如，确认了使用由Mo与Al的两层结构构成的层叠结构、由Mo、Al与Mo的三层结构构成的电极也可以得到同样的结果。
实施例4(BCE型TFT)
本实施例中，除了使用干蚀刻法对源-漏电极进行蚀刻以外，与上述实施例3同样地制作BCE型TFT，评价各特性。
以下，仅对与上述实施例3不同的干蚀刻工序进行说明。本实施例中，为了形成源-漏电极(S/D电极)，形成纯Ti膜。与前述的栅电极同样地通过DC溅射法进行成膜(膜厚为100nm)后，通过光刻和干蚀刻进行图案化。
干蚀刻中，使用日本特开2004-55842号公报中记载的ICP(电感耦合等离子体)式干蚀刻装置。上述公报中记载的等离子体发生装置是感应窗为平板型的所谓的TCP(Transfer-Coupled Plosma)型的等离子体处理装置(蚀刻装置)。在平板的石英感应窗上经由耦合器设置1匝的13.56MHz的RF天线，在石英感应窗紧下方通过电感耦合生成高密度等离子体。对于放置基板的基板基座使用施加了400kHz的基板偏压用低频的基板基座。使用该装置进行蚀刻。蚀刻条件为：气体流量：Ar/Cl2＝300/200sccm、气压：1.9Pa、对天线施加的功率(源RF)：500W、基板偏压：60W、基板温度(基座温度)：20℃。通过图案化使TFT的沟道长为10μm、使沟道宽为200μm。为了防止源-漏电极的短路，确实地进行图案化，进一步调整上述干蚀刻时间(过度蚀刻)，相对于源-漏电极的膜厚为50％对应的时间量。由于干蚀刻后，附着于抗蚀剂、S/D布线图案的反应产物与空气中的水分反应，而产生盐酸(HCl)，为了防止Al等发生腐蚀的后腐蚀，不将腔室向大气开放而在真空一环中，基于氧等离子体的灰化处理(Ash)而除去的抗蚀剂表面的固化层。其后，使用抗蚀剂剥离液A和抗蚀剂剥离液B，除去抗蚀剂。
其后，与上述实施例3同样地形成保护膜、接触孔7而得到TFT。然后与上述实施例3同样地评价各种特性。
将这些结果示于表9。
[表9]
表9的No.1～4是使用本发明中规定的第一和第二氧化物半导体层的例子，与抗蚀剂剥离液的种类无关，静特性(迁移率和S值)和应力耐受性二者优异。
另一方面，若将使用表6的B作为第一氧化物半导体层的表9的No.3(使用抗蚀剂剥离液A)与No.4(使用抗蚀剂剥离液B)进行对比，则如上述表7所示，与抗蚀剂剥离液的种类无关，蚀刻速率E/R比相同，因此它们的迁移率和S值均为同等。
与此相对，使用表6的C(IGZO)作为第一氧化物半导体层的情况下，由于发生因湿蚀刻液导致的减膜，表9的No.5(使用抗蚀剂剥离液A)和No.6(使用抗蚀剂剥离液B)中，应力耐受性大幅降低。需要说明的是，关于迁移率和S值的静特性，本实施例中基于干蚀刻的减膜是轻微的(本实施例中未示出)，因此静特性的降低幅度小，No.5中，S值和迁移率良好。但是，No.6中，通过抗蚀剂剥离液B的使用而可以看到减膜的增加，因此迁移率大幅降低，且S值也大幅增加。
需要说明的是，本实施例中示出了使用Ti的单层膜作为源-漏电极时的结果，但源-漏电极的种类不限于此，例如，确认了使用由Ti和Al的两层结构构成的层叠结构、由Ti、Al和Ti的三层结构构成的电极也可以得到同样的结果。
符号说明
1 基板
2 栅电极
3 栅极绝缘膜
4 第二氧化物半导体层
4A 第一氧化物半导体层
5 源-漏电极
6 保护膜(绝缘膜)
7 接触孔
8 蚀刻阻挡层

Claims (11)

1.一种薄膜晶体管，其特征在于，其是在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极和保护所述源-漏电极的保护膜的薄膜晶体管，其中，
所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层、和由In、Ga、Sn和O构成的第二氧化物半导体层的层叠体，
所述第二氧化物半导体层在所述栅极绝缘膜上形成，
并且，所述第一氧化物半导体层在所述第二氧化物半导体层与所述保护膜之间形成，
且在所述第一氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量的原子比满足
Ga/(In+Ga)＝0.50以上且0.80以下、
Ga/(In+Ga+Zn+Sn)＝0.15以上且0.45以下、
Sn/(In+Ga+Zn+Sn)＝0.05以上且0.25以下，并且
所述第二氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量的原子比满足
In/(In+Ga)＝0.60以上且0.75以下、
In/(In+Ga+Sn)＝0.30以上且0.58以下、
Sn/(In+Ga+Sn)＝0.15以上且0.38以下。
2.一种薄膜晶体管，其特征在于，其是在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、蚀刻阻挡层、源一漏电极和保护所述源一漏电极的保护膜的薄膜晶体管，其中，
所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层、和由In、Ga、Sn和O构成的第二氧化物半导体层的层叠体，
所述第二氧化物半导体层在所述栅极绝缘膜上形成，
并且，所述第一氧化物半导体层在所述第二氧化物半导体层与所述蚀刻阻挡层之间形成，
且在所述第一氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量的原子比满足
Ga/(In+Ga)＝0.50以上且0.80以下、
Ga/(In+Ga+Zn+Sn)＝0.15以上且0.45以下、
Sn/(In+Ga+Zn+Sn)＝0.05以上且0.25以下，并且
所述第二氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量的原子比满足
In/(In+Ga)＝0.60以上且0.75以下、
In/(In+Ga+Sn)＝0.30以上且0.58以下、
Sn/(In+Ga+Sn)＝0.15以上且0.38以下。
3.如权利要求1所述的薄膜晶体管，其中，所述第二氧化物半导体层的厚度为5nm以上。
4.如权利要求2所述的薄膜晶体管，其中，所述第二氧化物半导体层的厚度为5nm以上。
5.如权利要求2所述的薄膜晶体管，其中，通过所述源-漏电极用膜的蚀刻和光刻法形成所述源-漏电极时，使用抗蚀剂剥离液。
6.如权利要求5所述的薄膜晶体管，其中，以湿蚀刻或干蚀刻进行所述蚀刻。
7.如权利要求6所述的薄膜晶体管，其中，以使用酸系蚀刻液的湿蚀刻进行所述蚀刻。
8.如权利要求1～7中任一项所述的薄膜晶体管，其中，所述源一漏电极用膜由选自Mo、Mo合金、Ti、Ti合金中的至少一种的金属膜构成。
9.如权利要求1～7中任一项所述的薄膜晶体管，其中，
所述源-漏电极用膜是从氧化物半导体层侧开始依次包含
选自Mo、Mo合金、Ti、Ti合金中的至少一种的金属膜、与
选自Al、Al合金、Cu和Cu合金中的至少一种的金属膜的层叠结构的层叠膜。
10.一种显示装置，其具备权利要求1所述的薄膜晶体管。
11.一种显示装置，其具备权利要求2所述的薄膜晶体管。
CN201580004436.0A 2014-01-15 2015-01-15 薄膜晶体管 Pending CN105917450A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014005363 2014-01-15
JP2014-005363 2014-01-15
PCT/JP2015/050948 WO2015108110A1 (ja) 2014-01-15 2015-01-15 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN105917450A true CN105917450A (zh) 2016-08-31

Family

ID=53542996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580004436.0A Pending CN105917450A (zh) 2014-01-15 2015-01-15 薄膜晶体管

Country Status (6)

Country Link
US (1) US9640556B2 (zh)
JP (1) JP5802343B2 (zh)
KR (1) KR101919212B1 (zh)
CN (1) CN105917450A (zh)
TW (1) TWI545777B (zh)
WO (1) WO2015108110A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698240A (zh) * 2017-10-24 2019-04-30 乐金显示有限公司 包括二维半导体的薄膜晶体管以及包括其的显示设备
CN109979945A (zh) * 2017-12-26 2019-07-05 夏普株式会社 薄膜晶体管基板及其制造方法以及液晶显示装置
CN110246900A (zh) * 2018-03-07 2019-09-17 夏普株式会社 半导体装置及其制造方法
CN112335058A (zh) * 2018-06-21 2021-02-05 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
US11094540B2 (en) 2018-03-29 2021-08-17 Au Optronics Corporation Manufacturing method of a pair of different crystallized metal oxide layers
CN113348562A (zh) * 2019-02-13 2021-09-03 株式会社神户制钢所 氧化物半导体薄膜、薄膜晶体管及溅射靶
CN114761607A (zh) * 2019-12-16 2022-07-15 株式会社神户制钢所 氧化物半导体薄膜、薄膜晶体管及溅射靶
JP2022535038A (ja) * 2019-06-04 2022-08-04 アプライド マテリアルズ インコーポレイテッド 薄膜トランジスタ
JP7498197B2 (ja) 2019-06-04 2024-06-11 アプライド マテリアルズ インコーポレイテッド 薄膜トランジスタ

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6637783B2 (ja) * 2016-02-18 2020-01-29 株式会社神戸製鋼所 薄膜トランジスタ
WO2018123660A1 (ja) * 2016-12-27 2018-07-05 シャープ株式会社 酸化物半導体ｔｆｔを備えた半導体装置
KR102382130B1 (ko) 2017-02-01 2022-04-01 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체, 및 스퍼터링 타깃
KR102380806B1 (ko) 2017-02-22 2022-03-30 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체 및 스퍼터링 타깃
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
KR102434908B1 (ko) 2017-10-20 2022-08-19 엘지디스플레이 주식회사 산화물 반도체층을 포함하는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6842562B2 (ja) 2018-06-28 2021-03-17 株式会社アルバック アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
JP6735930B2 (ja) 2018-06-28 2020-08-05 株式会社アルバック アルミニウム合金ターゲット及びその製造方法
WO2020059026A1 (ja) * 2018-09-18 2020-03-26 シャープ株式会社 表示装置、および表示装置の製造方法
JP2020053638A (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
KR102189557B1 (ko) 2019-03-05 2020-12-11 에스케이머티리얼즈 주식회사 박막 트랜지스터 및 이의 제조방법
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20210111301A (ko) 2019-12-13 2021-09-10 가부시키가이샤 아루박 알루미늄 합금 타겟, 알루미늄 합금 배선막, 및 알루미늄 합금 배선막의 제조 방법
KR20220156913A (ko) 2020-06-30 2022-11-28 가부시키가이샤 아루박 금속 배선 구조체, 금속 배선 구조체의 제조방법 및 스퍼터링 타깃
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN113161292B (zh) * 2021-04-12 2023-04-25 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
WO2023238746A1 (ja) * 2022-06-07 2023-12-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770577A (zh) * 2010-02-24 2012-11-07 出光兴产株式会社 In-Ga-Sn系氧化物烧结体、靶、氧化物半导体膜、及半导体元件
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
TWI445179B (zh) 2009-07-27 2014-07-11 Kobe Steel Ltd A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
JP2011054812A (ja) 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
KR20220149630A (ko) * 2009-12-04 2022-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012146956A (ja) 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
WO2013168748A1 (ja) * 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770577A (zh) * 2010-02-24 2012-11-07 出光兴产株式会社 In-Ga-Sn系氧化物烧结体、靶、氧化物半导体膜、及半导体元件
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698240B (zh) * 2017-10-24 2022-06-14 乐金显示有限公司 包括二维半导体的薄膜晶体管以及包括其的显示设备
CN109698240A (zh) * 2017-10-24 2019-04-30 乐金显示有限公司 包括二维半导体的薄膜晶体管以及包括其的显示设备
CN109979945A (zh) * 2017-12-26 2019-07-05 夏普株式会社 薄膜晶体管基板及其制造方法以及液晶显示装置
CN110246900B (zh) * 2018-03-07 2022-11-18 夏普株式会社 半导体装置及其制造方法
CN110246900A (zh) * 2018-03-07 2019-09-17 夏普株式会社 半导体装置及其制造方法
US11094540B2 (en) 2018-03-29 2021-08-17 Au Optronics Corporation Manufacturing method of a pair of different crystallized metal oxide layers
CN112335058A (zh) * 2018-06-21 2021-02-05 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
CN112335058B (zh) * 2018-06-21 2024-03-08 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
CN113348562A (zh) * 2019-02-13 2021-09-03 株式会社神户制钢所 氧化物半导体薄膜、薄膜晶体管及溅射靶
CN113348562B (zh) * 2019-02-13 2024-04-23 株式会社神户制钢所 氧化物半导体薄膜、薄膜晶体管及溅射靶
JP2022535038A (ja) * 2019-06-04 2022-08-04 アプライド マテリアルズ インコーポレイテッド 薄膜トランジスタ
JP7498197B2 (ja) 2019-06-04 2024-06-11 アプライド マテリアルズ インコーポレイテッド 薄膜トランジスタ
CN114761607A (zh) * 2019-12-16 2022-07-15 株式会社神户制钢所 氧化物半导体薄膜、薄膜晶体管及溅射靶

Also Published As

Publication number Publication date
KR101919212B1 (ko) 2018-11-15
JP2015156482A (ja) 2015-08-27
WO2015108110A1 (ja) 2015-07-23
US20160329353A1 (en) 2016-11-10
JP5802343B2 (ja) 2015-10-28
TW201541648A (zh) 2015-11-01
TWI545777B (zh) 2016-08-11
KR20160098360A (ko) 2016-08-18
US9640556B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
CN105917450A (zh) 薄膜晶体管
CN104681625B (zh) 薄膜晶体管
CN104335353B (zh) 薄膜晶体管
CN104885229B (zh) 薄膜晶体管及其制造方法
CN104904017B (zh) 薄膜晶体管及其制造方法
CN104272463B (zh) 薄膜晶体管和显示装置
KR101549797B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 그리고 전계 효과형 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
CN105324835B (zh) 薄膜晶体管及其制造方法
CN104335354B (zh) 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
CN103415926B (zh) 薄膜晶体管的半导体层用氧化物，具备上述氧化物的薄膜晶体管的半导体层和薄膜晶体管
CN106489209B (zh) 薄膜晶体管
CN105247684B (zh) 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置
KR102151557B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
JP7384777B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
JP6637783B2 (ja) 薄膜トランジスタ
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
KR20200136988A (ko) 산화물 반도체층을 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160831

RJ01 Rejection of invention patent application after publication