TWI545777B - Thin film transistor - Google Patents

Thin film transistor Download PDF

Info

Publication number
TWI545777B
TWI545777B TW104101425A TW104101425A TWI545777B TW I545777 B TWI545777 B TW I545777B TW 104101425 A TW104101425 A TW 104101425A TW 104101425 A TW104101425 A TW 104101425A TW I545777 B TWI545777 B TW I545777B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
film
etching
source
Prior art date
Application number
TW104101425A
Other languages
English (en)
Other versions
TW201541648A (zh
Inventor
Hiroshi Goto
Aya Miki
Mototaka Ochi
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201541648A publication Critical patent/TW201541648A/zh
Application granted granted Critical
Publication of TWI545777B publication Critical patent/TWI545777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

薄膜電晶體
本發明係有關使用於液晶顯示器或有機EL顯示器等之顯示裝置之薄膜電晶體(thin film transistor、TFT)。
氧化物半導體係相較於汎用之非晶質矽(a-Si)，移動度為高，光學能帶隙為大，可在低溫下成膜。為此，期待適用於大型、高解析度、高速驅動所要求之次世代顯示器、或耐熱性低之樹脂基板等。例如，做為上述氧化物半導體，汎用有銦、鎵、鋅及氧所成非晶質氧化物半導體(In-Ga-Zn-O、以下有稱之為「IGZO」之情形。)(專利文件1)。
近年以來，於氧化物半導體中，強力要求更為高移動度化之特性。例如，將氧化物半導體之移動度，提升至低溫多晶矽半導體(Low-temperature Poly Silicon、LTPS)之移動度程度(大約、40~100cm2/Vs程度)時，可將PMOS(Positive channel Metal Oxide Semiconductor)電晶體、或CMOS(Complementary Metal Oxide Semiconductor)電晶體，以上述氧化物半導體加以製作。其結果，在獲得 使將包圍液晶面板之邊框之寬度更窄之窄邊框化。面板之低成本化等，是非常有用的。
更且，於使用氧化物半導體之TFT，電壓施加或光照射等之疲勞施加前後之臨限值電壓之變化量為少，即要求在疲勞承受性上為優異者。例如，於閘極電極持續施加電壓時，持續照射開始光吸收之藍色帶之時，於TFT之閘極絕緣膜與氧化物半導體層之界面，充電被捕獲，由於氧化物半導體層內部之電荷之變化，臨限值電壓向負側大幅地變化(偏移)，由此，會有TFT之開關特性之變化。又，於液晶面板驅動之時，或於閘極電極加上負偏壓點燈畫素之時等，從液晶晶胞漏出之光照射於TFT，此光線會賦予TFT疲勞，而成為畫像不均或TFT特性劣化之原因。實際使用TFT之時，經由光照射或電壓施加之疲勞，使開關特性變化時，會招致顯示裝置本身之可靠性下降。
又，於有機EL顯示器中，亦同樣地，從發光層漏出之光線照射於半導體層，會產生臨限值電壓等之值不均之問題。
如此，尤其臨限值電壓之偏移，會招致具有TFT之液晶顯示器或有機EL顯示器等之顯示裝置本身之可靠性下降之故，強烈期望疲勞承受性之提升。
更且，在製作氧化物半導體薄膜、和於其上具備源極-汲極電極之TFT基板之時，氧化物半導體薄膜係曝露於種種之藥液之故，亦要求具有對於此等之藥液之 承受性。例如於氧化物半導體薄膜上，形成源極-汲極電極之時、進行乾蝕刻或濕蝕刻所成蝕刻以及微影術。濕蝕刻液中，使用濕蝕刻液。又，微影術中、為了抗蝕劑之除去、洗淨，使用抗蝕劑剝離液。
例如於使用濕蝕刻之氧化物半導體薄膜及形成源極-汲極電極之時、上述氧化物半導體薄膜，要求有下述(A)及(B1)之二個特性。
(A)氧化物半導體薄膜係對於氧化物半導體加工用濕蝕刻液，具有優異之可溶性
即，要求經由加工氧化物半導體薄膜時所使用之草酸等之有機酸系濕蝕刻液，上述氧化物半導體以適切速度被蝕刻，無殘渣地加以圖案化。
(B1)氧化物半導體薄膜係對於源極-汲極電極用濕蝕刻液，為不溶性
即，經由加工成膜於氧化物半導體薄膜上之源極-汲極電極用配線膜時所使用之濕蝕刻液(例如包含磷酸、硝酸、醋酸等之無機酸)，源極-汲極電極係以適切速度加以蝕刻。此時，要求在上述氧化物半導體薄膜之表面(背通道)側，不會經由上述濕蝕刻液加以切削，而有所損傷，使TFT特性或疲勞承受性下降。
濕蝕刻液所成蝕刻程度(蝕刻速度)係由於濕蝕刻液之種類而有所不同。前述IGZO係雖對於草酸等之有機酸濕蝕刻液有優異之可溶性，但對於例如磷酸、硝酸；醋酸等之無機酸系濕蝕刻液可溶性亦高，可經由無機酸系 濕蝕刻液，極其容易地被加以蝕刻。即、IGZO係在上述(A)之氧化物半導體薄膜加工時之濕蝕刻性雖為優異，但在上述(B1)之源極-汲極電極加工時之濕蝕刻承同性上為劣。為此，在源極-汲極電極之濕蝕刻液所成加工時，IGZO膜會消失，難以進行TFT之製作，會有TFT特性等下降之問題。為解決如此問題，做為源極-汲極電極用濕蝕刻液，檢討使用不蝕刻IGZO之藥液，例如使用NH4F與H2O2之混合液，但上述藥液之壽命為短，不安定之故，量產性為劣。
伴隨上述(B1)之源極-汲極電極之濕蝕刻之TFT特性等之下降，尤其可見於如圖1所示不具蝕刻阻擋層之背通道蝕刻(Back Channel Etch,BCE)構造之TFT。
即，使用氧化物半導體之底閘極TFT之構造係大分為如圖1所示，不具蝕刻阻擋層之背通道蝕刻型(以下，稱為BCE型TFT)、和圖2所示，具有蝕刻阻擋層8之蝕刻停止型(Etch Stop Layer型，以下，稱為ESL型TFT)之2類。
圖2之ESL型TFT之蝕刻阻擋層8係防止於源極-汲極電極5，施以蝕刻時，氧化物半導體層4受到損傷，使電晶體特性下降為目的而形成。根據圖2時，於源極-汲極電極加工時，對於半導體層表面之損傷為少之故，可容易得良好之TFT特性。做為上述蝕刻阻擋層，一般而言使用SiO2等之絕緣膜。
對此，圖1之BCE型TFT中，無蝕刻阻擋層 之故，工程數可被簡化，在於生產性上為優異。即，肇因於製造方法，於蝕刻時，不設置蝕刻阻擋層，亦有不賦予氧化物半導體層4損傷之情形。例如，經由掀離法，加工源極-汲極電極5之時，無氧化物半導體層4之損傷之故，無需蝕刻阻擋層。此時係圖1之BCE型TFT所使用。或，使用無蝕刻阻擋層亦可發揮良好TFT特性而開發之特別濕蝕刻液之時，亦可使用圖1之BCE型TFT。
如上所述，從TFT之製作成本之減低或工程簡化之觀點，推薦無蝕刻阻擋層之圖1之BCE型TFT之使用，但仍有強烈前述濕蝕刻液時之問題之疑慮。當然，於圖2之ESL型TFT中，會有隨著濕蝕刻液之種類，產生上述問題之疑慮。
然而、上述(B1)中，雖記載將源極-汲極電極以濕蝕刻液加濕蝕刻時之問題，但與上述同樣之問題，在將源極-汲極電極以乾蝕刻液加乾蝕刻時亦能發現。又，源極-汲極電極雖經由微影技術及蝕刻加以形成，在使用抗蝕劑剝離液(例如含胺之鹼性之水系抗蝕劑剝離液、或非水系之抗蝕劑剝離液)，除去、洗淨抗蝕劑時亦能發現。
於BCE型TFT中，做為抑制氧化物半導體層之損傷之技術，例如提案有下述之專利文獻2~4之技術。此等技術中，於氧化物半導體層與源極-汲極電極之間，經由形成犧牲層或陷入部，抑制對於氧化物半導體層之損傷。但是，為形成上述犧牲層或陷入部，需增加工 程。又，於非專利文獻1中，雖顯示除去氧化物半導體層表面之損傷層，但難以均勻除去損傷層。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特許4568828號公報
[專利文獻2]日本特開2012-146956號公報
[專利文獻3]日本特開2011-54812號公報
[專利文獻4]日本特開2009-4787號公報
[非專利文獻]
[非專利文獻1]C. -J. Kim et. al, Electrochem. Solid-State Lett. 12(4), H95-H97(2009)
本發明係有鑑於上述之情事而成者，該目的係提供具備不具有蝕刻阻擋層之BCE型之TFT中，具有極高移動度，且對於光或偏壓疲勞等，臨限值電壓之變化量為小，在於疲勞承受性優異之同時，(A)對於氧化物半導體加工用濕蝕刻液，具有優異之可溶性，(B)令源極-汲極電極，經由蝕刻(包含濕蝕刻、乾蝕刻之兩者)及光微影法形成之時，蝕刻承受性、以及對於抗蝕劑剝離液之承受性之兩者為優異之半導體層用氧化物之TFT。
又，具有蝕刻阻擋層之ESL型之TFT中，亦提供具備具有極高之移動度，且疲勞承受性優異之同時，(A)對於氧化物半導體加工用濕蝕刻液，具有優異之可溶性之半導體層氧化物之TFT者。
有關為解決上述課題之本發明之第1之BCE型TFT係於基板上，至少依此順序具有閘極電極、閘極絕緣膜、氧化物半導體層、源極-汲極電極及保護前述源極-汲極電極之保護膜之TFT中，前述氧化物半導體層係具有由In、Ga、Zn、Sn、及O所構成之第1之氧化物半導體層、和由In、Ga、Sn、及O所構成之第2之氧化物半導體層的層積體；前述第2之氧化物半導體層係形成於前述閘極絕緣膜上之同時，前述第1之氧化物半導體層係形成於前述第2之氧化物半導體層與前述保護膜之間，且，前述第1之氧化物半導體層中，對於全金屬元素之含有量而言，各金屬元素之含有量比(原子比、以下相同)係滿足Ga/(In+Ga)=0.50以上0.80以下，Ga/(In+Ga+Zn+Sn)=0.15以上0.45以下，Sn/(In+Ga+Zn+Sn)=0.05以上0.25以下之同時， 前述第2之氧化物半導體層中，對於全金屬元素之含有量而言，各金屬元素之含有量比係滿足 In/(In+Ga)=0.60以上0.75以下，In/(In+Ga+Sn)=0.30以上0.58以下，Sn/(In+Ga+Sn)=0.15以上0.38以下，者。
又，有關為解決上述課題之本發明之第2之ESL型TFT係於基板上，至少依此順序具有閘極電極、閘極絕緣膜、氧化物半導體層、蝕刻阻擋層、源極-汲極電極及保護前述源極-汲極電極之保護膜之TFT中，前述氧化物半導體層係具有由In、Ga、Zn、Sn、及O所構成之第1之氧化物半導體層、和由In、Ga、Sn、及O所構成之第2之氧化物半導體層的層積體；前述第2之氧化物半導體層係形成於前述閘極絕緣膜上之同時，前述第1之氧化物半導體層係形成於前述第2之氧化物半導體層與前述蝕刻阻擋層之間，且，前述第1之氧化物半導體層中，對於全金屬元素之含有量而言，各金屬元素之含有量比係滿足Ga/(In+Ga)=0.50以上0.80以下，Ga/(In+Ga+Zn+Sn)=0.15以上0.45以下，Sn/(In+Ga+Zn+Sn)=0.05以上0.25以下之同時， 前述第2之氧化物半導體層中，對於全金屬元素之含有量而言，各金屬元素之含有量比係滿足In/(In+Ga)=0.60以上0.75以下，In/(In+Ga+Sn)=0.30以上0.58以下， Sn/(In+Ga+Sn)=0.15以上0.38以下，者。
於本發明之較佳實施形態中，前述第2之氧化物半導體層之厚度為5nm以上。
本發明之較佳實施形態中、令前述源極-汲極電極，經由前述源極-汲極電極用膜之蝕刻及光微影法加以形成之時、使用抗蝕劑剝離液者。
於本發明之較佳實施形態中，將前述蝕刻，以濕蝕刻或乾蝕刻加以進行者。
於本發明之較佳實施形態中，將前述蝕刻，以使用酸系蝕刻液之濕蝕刻加以進行者。
本發明之較佳實施形態中，前述源極-汲極電極用膜係選自Mo、Mo合金、Ti、Ti合金所成群之至少一種之金屬膜所成。
本發明之較佳實施形態中，前述源極-汲極電極用膜係從氧化物半導體層側順序，包含選自Mo、Mo合金、Ti、Ti合金所成群之至少一種之金屬膜；和選自Al、Al合金、Cu、及Cu合金所成群之至少一種之金屬膜之層積構造的層積膜。
本發明中，亦包含具備記載於上述之任一之TFT之顯示裝置。
根據本發明時，於不具有蝕刻阻擋層之BCE 型之TFT中，提供具備具有移動度為40cm2/Vs以上極高之移動度，且疲勞承受性(光照射及負偏壓施加前後之臨限值電壓之偏移量為少)優異之同時，(A)對於氧化物半導體加工用濕蝕刻液，具有優異之可溶性(濕蝕刻性)，(B)對於使用源極-汲極電極用濕蝕刻液，或乾蝕刻所成蝕刻、更且使用於微影技術時之抗蝕劑剝離液，具有優異承受性(蝕刻承受性、光阻劑剝離液承受性)之半導體層用氧化物之TFT。
又，具有蝕刻阻擋層之ESL型之TFT中，亦提供具備具有移動度為40cm2/Vs以上極高之移動度，且TFT之開關特性及疲勞承受性優異之同時，對於濕蝕刻稼性，即(A)對於氧化物半導體加工用濕蝕刻液，具有優異之可溶性(濕蝕刻性)之半導體層氧化物之TFT者。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧第2之氧化物半導體層
4A‧‧‧第1之氧化物半導體層
5‧‧‧源極-汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧連接孔
8‧‧‧蝕刻阻擋層
[圖1]圖1係為說明以往之氧化物半導體層(單層)之BCE型TFT之概略剖面圖。
[圖2]圖2係為說明以往之氧化物半導體層(單層)之ESL型TFT之概略剖面圖。
[圖3]圖3係為說明做為使用於本發明之氧化物半導體層之具備第2之氧化物半導體層(從基板側所視之下側)與第1之氧化物半導體層之層積體(從基板側所視上側)之BCE型TFT之概略剖面圖。
[圖4]圖4係為說明做為使用於本發明之氧化物半導體層之具備第2之氧化物半導體層(從基板側所視之下側)與第1之氧化物半導體層之層積體(從基板側所視上側)之ESL型TFT之概略剖面圖。
本發明人等，為解決上述課題，重複不斷加以檢討。結果，發現做為形成於閘極絕緣膜、和保護源極-汲極電極之保護膜或蝕刻阻擋層間之氧化物半導體層之材料，使用以從閘極絕緣膜側順序，以此順序層積特定金屬比組成所成In、Ga、及Sn之氧化物(以下略記為「IGTO」，或有表記為「第2之氧化物半導体層」之情形)、和特定金屬比組成所成In、Ga、Zn、及Sn之氧化物(以下略記為「IGZTO」，或有表記為「第1之氧化物半導体層」之情形)之層積體時，可達成所期望之目的，以完成本發明。
於本說明書中，第1或第2之氧化物半導體層中，將對於全金屬元素之含有量而言，各金屬元素之含有量比(原子比)，有單純略記為「金屬元素比」之情形。
又，本說明書中，將源極電極與汲極電極、統稱為源極-汲極電極。
於本說明書中，「移動度高」係意謂記載於後述之實施例之方法中，測定移動度時，移動度為40cm2/Vs以上者。
本說明書中，「在疲勞承受性上優異」係意謂記載於後述之實施例之方法中，邊對試料照射白色光，邊進行2小時在於閘極電極持續施加負偏壓之疲勞施加試驗時，疲勞施加試驗前後之臨限值電壓(Vth)之偏移量△Vth(絕對值)為5.0V以下者。
於本說明書中，「濕蝕刻特性優異」係不具有蝕刻阻擋層之BCE型TFT之時，意謂下述(A)濕蝕刻性優異，以及(B1)濕蝕刻承受性優異之兩者。又，在具有蝕刻阻擋層之ESL型TFT之時，意謂下述(A)濕蝕刻性優異者。然而，在以下之部分，有將濕蝕刻性及濕蝕刻承受性統稱「濕蝕刻特性」之情形。
(A)對於氧化物半導體加工用濕蝕刻液而言，具有優異之可溶性(濕蝕刻性優異)
具體而言，意謂由加工氧化物半導體薄膜時所使用之草酸等之有機酸系濕蝕刻液，本發明之具有層積構造之氧化物半導體薄膜之第1、第2化氧化物半導體層，以幾近相同程度(0.1~4倍)之蝕刻率加以蝕刻，可無殘渣地加以圖案化。做為氧化物半導體加工用濕蝕刻液，除了上述者，可例示鹽酸及硝酸之混合系濕蝕刻液等。此等可使用市售品，例如可例示關東化學公司製「ITO-07N」(草酸與水之混合液)等。
(B1)將源極-汲極電極以濕蝕刻液加圖案化之時，源極-汲極電極雖被蝕刻，氧化物半導體層係對於上述濕蝕刻液而言為不溶性者(在濕蝕刻承受性上為優異)
本說明書中，為測定上之方便，測定僅於基板上成膜第1之氧化物半導體薄膜，以源極-汲極電極用濕蝕刻液加圖案化之時之蝕刻速度，此時之第1之氧化物半導體層之蝕刻速度為源極-汲極電極之蝕刻速度之1/2以下時，對於源極-汲極電極用濕蝕刻液而言，評估濕蝕刻液承受性為優異者。具有上述範圍之蝕刻速度者，係氧化物半導體薄膜難以經由上述濕蝕刻液加以蝕刻之故，氧化物半導體層之表面(背通道)側不會經由濕蝕刻液加以切削，有所損傷，使TFT特性或疲勞承受性下降。
本發明所使用之源極-汲極電極用濕蝕刻液之種類係未特別加以限定，可例示酸系之蝕刻液(例如包含磷酸、硝酸、醋酸等之無機酸，包含硫酸、硝酸等之無機酸；過氧化氫系之蝕刻液)，等。例如，如後述之實施例所示，可使用磷酸：硝酸：醋酸：水之混合酸液(PAN系)。此等之組成係可適切加以調整。此等可使用市售品，例如可例示關東化學公司製之混酸蝕刻劑(磷酸、硝酸及醋酸之混合液)等。
於本說明書中，「蝕刻承受性優異」係對於濕蝕刻法、乾蝕刻法等之兩者之蝕刻承受性優異者。如後述之實施例所實証，本發明之BCE型之TFT係不但在濕蝕刻液承受性優異，以乾蝕刻法蝕刻之時，不會產生膜之減損。因此，不會產生蝕刻所造成之TFT特性之劣化。
於本說明書中，「抗蝕劑剝離液承受性優異」係意謂光微影法之時，對於使用於抗蝕劑之剝離、洗 淨之抗蝕劑剝離液之承受性優異者。如後述之實施例所實証，本發明之BCE型TFT係氧化物半導體層曝露於汎用之抗蝕劑剝離液時，設置特定之第1氧化物半導體層之故，氧化物半導體層不會溶出，可得均勻氧化物半導體層之膜厚之TFT。結果，可防止TFT特性之劣化。
使用於本發明之抗蝕劑剝離液之種類未特別加以限定，例如可例示鹼性水系抗蝕劑剝離液、非水系抗蝕劑剝離液、使用於抗蝕劑剝離後之水洗沖洗(洗淨工程)之顯像液等。鹼性水系抗蝕劑剝離液係較佳使用含胺者，例如可列舉單乙醇胺、四甲基氫氧化銨(TMAH)等。此等亦可使用市售品。做為市售品，例如可例示以下者。使用鹼性水系抗蝕劑剝離液之時，可將此等市售品例如調整成pH11~14程度之鹼性溶液加以使用。當然不限定於此。做為非水系抗蝕劑剝離液，有東京應化工業股份有限公司製之「TOK106」及「PRS2000」(皆為單乙醇胺與二甲亞碸(DMSO)之混合溶液)做為鹼性水系抗蝕劑剝離液，有nagasechemtex製之N-321、東京應化製之「NMD-W」、AZ Electronic Materials製之「AZ-300MIF」、Dongwoo Finechem公司製之「PRS2000」。
以下，對於達成本發明之經緯加以說明，對於本發明加以詳細。
如前所述，專利文獻1等所記載之IGZO係做為具有高移動度之氧化物半導體層材料為有用的。但是，本發明人等，為提供較汎用之IGZO更高之移動度材料， 重複不斷加以檢討。結果，使用以特定之金屬元素比所構成之IGTO時，發現可達成40cm2/Vs以上之高移動度。
惟，上述IGTO係由於製程條件，有疲勞承受性較IGZO為低，疲勞承受性之安定性下降之疑慮。在此，本發明人等，為提供維持使用上述IGTO之高移動度下，且難以受到製程條件之影響，疲勞承受性安定之氧化物半導體層材料，更加重覆地檢討。
其結果，將上述IGTO直接接觸以SiO2、Al2O3、HfO2等之絕緣體所構成之保護膜(BCE型TFT之時)，或蝕刻阻擋層(ESL型TFT之時)(以上，有將此總稱為「氧化物系絕緣體」之情形)之時，IGTO與氧化物系絕緣體之界面係則起因於異種材料之接觸，易於與IGZO之界面，形成氧缺陷所成之捕獲位準。
在此更加以檢討之結果，於IGTO與氧化物絕緣體之間，介入存在特定金屬比之IGZTO，成為IGTO與IGZTO之層積構造時，IGZTO係在氧化物系絕緣體之界面難以產生氧缺陷之故，發現可解決上述之問題。
即，本發明係於氧化物系絕緣體與上述IGTO(第2之氧化物半導體層)間，做為該IGTO之保護層，設置特定金屬元素比之IGZTO(第1之氧化物半導體層)之部分為特徵者。特別是做為直接曝露於種種之藥液之氧化物半導體層，經由設置上述第1之氧化物半導體層之結果，上述IGTO係不直接接觸氧化物系絕緣體，可抑制起因於氧缺陷之捕獲位準之形成。
然而，構成第1之氧化物半導體層之IGZTO、和構成第2之氧化物半導體層之IGTO係在Zn之有無之部分，嚴密而言構成元素雖不同，但除了Zn之元素外則是重覆的。本發明中，如以下所詳述，經由適切控制IGZTO之金屬元素比，可抑制上述IGTO與氧化物系絕緣體之接觸界面之捕獲位準之形成。其結果、IGTO之界面構造則穩定化。
又，氧化物半導體層整體之移動度係經由構成第2之氧化物半導體層之IGTO，可充分確保之故，經由上述IGZTO之使用，幾乎不會減低氧化物半導體層全體之移動度等之TFT特性。因此，成為上述IGTO(第2之氧化物半導體層)與IGTZO(第1之氧化物半導體層)之層積構造時，可維持IGTO使用所成之高移動度下，且可經由IGZTO之存在，疲勞承受性亦會提升。
更且，本發明中，經由上述層積構造，可不阻礙氧化物半導體層之濕蝕刻特性下，在濕蝕刻特性亦為優異。即，BCE型TFT、ESL型TFT，本發明之氧化物半導體層皆係對於氧化物半導體加工用濕蝕刻液而言，具有優異之可溶性(濕蝕刻性優異)。將氧化物半導體層成為層積構造時，在起因於金屬之種類或含量之不同形成配線圖案之時，在第1層與第2層，會產生無法圖案化成側蝕刻量不同之期望形狀等之問題。但是，本發明中，對於各別做為第1之氧化物半導體層使用之IGZTO、和做為第2之氧化物半導體層使用之IGTO，適切控制金屬元素比之 故，可使第1之氧化物半導體層與第2之氧化物半導體層之蝕刻率成為相同者。結果，對於氧化物半導體加工用濕蝕刻液而言，為可溶性，可將上述層積構造性一齊加以蝕刻。
又，BCE型TFT時，直接接觸源極-汲極電極之上述第1之氧化物半導體層(IGZTO)係對於上述源極-汲極電極用濕蝕刻液而言，不溶性者為高(在濕蝕刻承受性上為優異)。即，上述第1之氧化物半導體層係難以經由上述無機酸系濕蝕刻液加以蝕刻之故，氧化物半導體層之表面(背通道)側不會經由上述濕蝕刻液加以切削，有所損傷，使TFT特性或疲勞承受性下降。
更且，BCE型TFT時，上述第1之氧化物半導體層(IGZTO)係不論蝕刻之種類，蝕刻承受性為優異，使源極-汲極電極以乾蝕刻法加以蝕刻之時，亦可得優異之TFT特性。更且，BCE型TFT之時，上述第1之氧化物半導體層(IGZTO)係在抗蝕劑剝離液承受性上亦為優異。
以下，對於使用於本發明之第1及第2之氧化物半導體層，詳細加以說明。
1.有關第1之氧化物半導體；IGZTO
構成第1之氧化物半導體層之各金屬元素(In、Ga、Zn、Sn)之各金屬元素比(原子比)係如以下所述。在此，主要從疲勞承受性、濕蝕刻性、蝕刻承受性、抗蝕劑剝離 承受性之確保之觀點來看，設定各個比值。
(1)Ga/(In+Ga)=0.50以上0.80以下
(2)Ga/(In+Ga+Zn+Sn)=0.15以上0.45以下
(3)Sn/(In+Ga+Zn+Sn)=0.05以上0.25以下
首先，對於上述(2)之設定理由加以說明。
Ga係控制氧缺陷之產生，提升疲勞承受性之有效元素。為有效發揮如此之作用，將對於全屬元素之Ga比之下限，如上述(2)，成為0.15以上。較佳為0.20以上，更佳為0.25以上。惟，Ga為過多之時，使用於成膜之濺鍍靶之電性傳導率會下降，直流之放電會變得困難，而成為放電不良或異常放電之原因。又，Ga量過多時，相對地載持電子之導電通路之In量或Sn量會下降，結果有移動度下降之疑慮。為此，Ga比之上限成為0.45以下。較佳為0.40以下。
首先，對於上述(3)之設定理由加以說明。
Sn係有用於濕蝕刻特性、蝕刻特性及抗蝕劑剝離液承受性之提升，更有用於移動度之增加之元素。尤其考量到BCE型TFT之適用，對於源極-汲極電極用濕蝕刻液，要求有高不溶性。更且，要求有優異之源極-汲極電極，經由乾蝕刻加以蝕刻之時之承受性，對於抗蝕劑剝離液之承受性。本發明中，考量蝕刻選擇性待，令對於全金屬元素之Sn比之下限成為0.05以上。較佳為0.10以上，更佳為0.15以上。惟，Sn過多之時，蝕刻承受性、抗蝕劑剝離液承受性會下降，例如對於氧化物半導體加工 用濕蝕刻液而言，濕蝕刻率會有下降之情形。尤其，不溶於做為氧化物半導體加工用濕蝕刻液所汎用之草酸等之有機酸，使氧化物半導體層之加工不能進行。為此，Sn比之上限成為0.25以下。較佳為0.20以下。
首先，對於上述(1)之設定理由加以說明。
本發明中，對於做為第1之氧化物半導體層使用之IGZTO中之Ga，伴隨滿足上述(2)，除了Sn及Zn之外，對於In與Ga之Ga之比，需滿足上述式(1)。由此，可確保高移動度與良好之疲勞承受性。
即，In係有效提升氧化物半導體層之導電性之元素，賦予移動度之增加。導電性強烈受In及Ga之影響，無關於Sn或Zn之含有量，In量多時導電性為高，Ga多時，導電性則下降。為此，本發明中，使上述(2)左邊所顯示之Ga/(In+Ga)比之上限成為0.80以下。較佳為0.75以下，更佳為0.72以下。另一方面，對於疲勞承受性，亦強烈受In及Ga之影響，Ga多時，疲勞承受性則提升，In多時疲勞承受性則下降。為此，本發明中，使上述(2)左邊所顯示之Ga/(In+Ga)比之下限成為0.50以上。較佳為0.60以上。
本發明中，以滿足上述(1)~(3)為前提，對於全金屬元素之In及Zn之比係滿足以下之範圍為佳。
In/(In+Ga+Zn+Sn)：較佳為0.10以上、0.25以下；更佳為0.15以上、0.20以下
Zn/(In+Ga+Zn+Sn)：較佳為0.20以上、0.60以下；更佳 為0.25以上、0.50以下
2.有關第2之氧化物半導體；IGTO
構成第2之氧化物半導體層之各金屬元素(In、Ga、Sn)之各金屬元素比(原子比)係如以下所述。在此，主要從本發明所規定之高移動度之確保之觀點來看，設定各個比值。
(4)In/(In+Ga)=0.60以上0.75以下、
(5)In/(In+Ga+Sn)=0.30以上0.58以下、
(6)Sn/(In+Ga+Sn)=0.15以上0.38以下
首先，對於上述(5)之設定理由加以說明。
如上所述，In係賦予移動度之提升之元素。為得本發明所規定之高移動度，令對於全金屬元素之In比之下限成為0.30以上。較佳為0.35以上，更佳為0.40以上。惟，In之含有量過多時會導體化之故，In比之上限成為0.58以下。較佳為0.55以下，更佳為0.50以下。
接著，對於上述(6)之設定理由加以說明。
首先，Sn之含有量過多時，In量則相對下降，無法得高移動度之故，對於全金屬元素之Sn比之上限則成為0.38以下。較佳為0.35以下，更佳為0.30以下。另一方面，Sn比之下限係主要以濕蝕刻特性及移動度之關係加以決定。如前所述，Sn係賦予濕蝕刻性之提升之元素，Sn量多之時，蝕刻加工性(蝕刻速度)會下降。但是，本發明之氧化物半導體層係令第2之氧化物半導體 層(IGTO)為上層，前述第1之氧化物半導體層(IGZTO)為其下層而構成之故，滿足第1之氧化物半導體之蝕刻速度>第2之氧化物半導體之蝕刻速度時，蝕刻形狀係成為順推拔形狀，不會阻礙濕蝕刻特性。乾蝕刻之情形下亦相同。考量到此，Sn比之下限成為0.15以上。較佳為0.18以上。
接著，對於上述(4)之設定理由加以說明。
本發明中，對於做為第2之氧化物半導體層使用之IGTO中之In，伴隨滿足上述(5)，除了Sn之外，對於In與Ga之In之比，需滿足上述式(4)。In量係有用於為確保高移動度者，但Ga量多之時，移動度有下降之疑慮，適切控制對於In與Ga之In之比亦極為重要。
為安定確保高移動度，使上述(4)左邊所顯示之In/(In+Ga)比之下限成為0.60以上。較佳為0.62以上，更佳為0.65以上。另一方面，為抑制過量之In量造成之導體化，令上述In之比成為0.75以下。較佳為0.73以下，更佳為0.71以下。
本發明中，以滿足上述(4)~(6)為前提，對於全金屬元素之Ga比係滿足以下之範圍為佳。
Ga/(In+Ga+Sn)：0.20以上、0.35以下為佳；較佳為0.24以上、0.30以下；更佳為0.27以下
以上，對於本發明之特徵之第1及第2之氧化物半導體層之金屬元素比，做了說明。
於本發明中，上述第2之氧化物半導體層之 厚度，係BCE型TFT、ESL型TFT雖同為未特別加以限定，但第2之氧化物半導體層過薄之時，基板面內之特性(移動度、S值、Vth等之TFT特性)會有產生參差之疑慮。因此，從充分抑制特性之參差之觀點來看，使第2之氧化物半導體層之厚度，較佳成為5nm以上，更佳為10nm以上，更甚者為20nm以上。另一方面，過厚之時，氧化物半導體層之加工性變得不佳，於蝕刻成膜時需要時間，增加生產成本之故，較佳為100nm以下，更佳為50nm以下。
又，上述第1之氧化物半導體層之厚度，雖亦係BCE型TFT、ESL型TFT同為未特別加以限定，但第1之氧化物半導體層過薄之時，無法充分發揮形成上述第1之氧化物半導體層之效果。為此，不論何種情形，較佳為20nm以上，更佳為30nm以上。另一方面，過厚之時移動度會有下降之虞，因此不論何種情形，較佳為50nm以下，更佳為40nm以上。
上述之第2之氧化物半導體層與第1之氧化物半導體層之合計膜厚係BCE型TFT、ESL型TFT皆在上述範圍內適切組合即可。但是，氧化物半導體層整體之膜厚過厚之時，會增加生產成本，阻礙TFT之薄型化之故，不論何種情形，較佳為100nm以下，更佳為50nm以上。合計膜厚之下限係未特別加以限定，採用可發揮上述各氧化物半導體層之效果程度之膜厚即可。
接著，對於具備上述第1之氧化物半導體層 (IGZTO)與第2之氧化物半導體層(IGTO)之層積構造所成氧化物半導體層的TFT之較佳實施形態，與往例對比下加以說明。圖1及圖2係往例，圖3及圖4係本發明例。
首先，往例中，如圖1(無蝕刻阻擋層之BCE型TFT)、圖2(有蝕刻阻擋層之ESL型TFT)所厚，以IGTO所成第2之氧化物半導體層4(單層)所構成，第2之氧化物半導體層4則與保護膜6(圖1)、或蝕刻阻擋層8(圖2)及閘極絕緣膜3直接接觸構成。
圖3係本發明之BCE型之較佳實施形態之一例。如前所述，第2之氧化物半導體層4(IGTO)係在與保護膜6之界面，易形成氧缺陷所成捕獲位準。為此，本發明中，經由將第1之氧化物半導體層4A(IGZTO)形成於第2之氧化物半導體層(IGTO)與保護膜6之間，從氧缺陷所成問題、源極-汲極電極之蝕刻(包含使用源極-汲極電極用蝕刻液之濕蝕刻法、及乾蝕刻法之兩者)及曝露於其後之抗蝕劑剝離液所成膜減損等之問題，以保護第2之氧化物半導體層。
圖示例中，第1之氧化物半導體層4A雖與保護膜6直接接觸而構成，但本發明非限定於此。例如，於第1之氧化物半導體層4A與保護膜6之間，可介入存在其他之層。
圖4係本發明之ESL型之較佳實施形態之其他之一例。第1之氧化物半導體層4A係形成於第2之氧化物半導體層4與蝕刻阻擋層8之間，圖示例中，第1之 氧化物半導體層4A雖與蝕刻阻擋層8直接接觸而構成，但本發明非限定於此。例如，於第1之氧化物半導體層4A與蝕刻阻擋層8之間，可介入存在其他之層。第2之氧化物半導體層4(IGTO)係在與蝕刻阻擋層8之界面，易形成氧缺陷所成捕獲位準，但經由將第1之氧化物半導體層4A(IGZTO)形成於第2之氧化物半導體層4(IGTO)與蝕刻阻擋層間，可解決如此之問題。又，第2之氧化物半導體層4移動度極高之故，非在蝕刻阻擋層8側，配置在流有許多電流之閘極絕緣膜3側，可實現高移動度。
接著，對於本發明之氧化物半導體層之製造方法加以說明。
上述IGTO所成第2之氧化物半導體層與IGZTO所成第1之氧化物半導體層，係於濺鍍法，使用濺鍍標靶(以下有稱「標靶」之情形)加以成膜為佳。根據濺鍍法時，可容易形成成分或膜厚之膜面均勻性優異之薄膜。又，經由塗佈法等之化學性成膜法，形成氧化物亦可。
做為使用於濺鍍法之標靶，使用包含前述之元素，與期望之氧化物同一組成之濺鍍標靶者為佳，由此，可形成無組成偏離，期望成分組成之薄膜。具體而言、做為成膜第2之氧化物半導體層之標靶，可使用In、Ga、及Sn所構成之酸化物標靶(IGTO標靶)。
又，做為成膜第1之氧化物半導體層之標靶，可使用In、Ga、Zn及Sn所構成之酸化物標靶 (IGZTO標靶)。
或者，可使用同時放電組成不同之二個標靶之共濺鍍法(Co-Sputter法)成膜亦可。又，可使用至少包含上述元素二種以上之混合物之氧化物標靶。
上述標靶係例如可經由粉末燒結法加以製造。
將第2之氧化物半導體層與第1之氧化物半導體層，以濺鍍法成膜之時，保持真空狀態連續加以成膜為佳。於成膜第2之氧化物半導體層與第1之氧化物半導體層之時，曝露於大氣中之時，空氣中之水分或有機成分會附著於薄膜表面，成為品質不良之原因。
使用上述標靶，以濺鍍法加以成膜之時，於濺鍍成膜時，補足從薄膜中脫離之氧，為使氧化物半導體層之密度硬為提高，適切控制成膜時之氣壓、氧添加量(氧之分壓)、對濺鍍標靶之投入功率、基板溫度、T-S間距離(濺鍍標靶與基板之距離)等為佳。
具體而言、例如、以下述濺鍍條件加以成膜為佳。
使用上述標靶進行濺鍍之時，將基板溫度大致控制於室溫~200℃程度，適切控制氧添加以進行為佳。
氧添加量係做為半導體顯示動作時，雖對應濺鍍裝置之構成或標靶組成等適切加以控制即可，大致使半導體載子濃度成為1015~1016cm-3，加以添加氧量者為 佳。
又，適切控制濺鍍成膜時之氣壓、對濺鍍標靶之投入功率、T-S間距離(濺鍍標靶與基板之距離)等，調整氧化物半導體層之密度者為佳。例如，成膜時之全氣壓係為控制濺鍍原子之間之散亂，則愈低者愈佳，可成膜緻密(高密度)之膜。較佳之氣壓為大致1~3mTorr之範圍內。又，投入功率愈高愈好，推薦大抵設定在200W以上。
又，氧化物半導體層之密度係會由於成膜後之熱處理條件而受到影響之故，成膜後之熱處理條件亦適切加以控制為佳。成膜後之熱處理係例如於大氣環境及水蒸氣環境下，大抵在250~400℃下進行10分~3小時程度為佳。如此熱處理係例如可在TFT之製造過程之熱履歷下加以控制。例如，可經由進行預退火處理(將氧化膜半導體層濕蝕刻後之圖案化後之熱處理)，提高密度。
本發明中，亦包含將上述氧化物做為TFT之半導體層而具備之TFT。TFT之半導體層中，具備本發明所規定之上述第2之氧化物半導體層與第1之氧化物半導體層之層積構造即可，包含閘極絕緣膜之其他構成，則未特別加以限定。例如、於基板上，設置閘極電極、閘極絕緣膜、上述氧化物半導體層、源極電極、汲極電極、保護膜、及蝕刻阻擋層之時，至少具有蝕刻阻擋層(ESL型)即可，其構成係通常使用者則不特別加以限定。然而，保護膜係於上述圖所示，雖形成於源極-汲極電極之上側，係 為保護閘極絕緣膜、上述氧化物半導體層、源極-汲極電極之意旨下加以形成者。
以下，參照圖3，說明不具有蝕刻阻擋層之BCE型TFT之製造方法之實施形態。圖3及以下之製造方法係顯示本發明之較佳實施形態之一例者，但非限定於此。例如圖3雖顯示底閘極型構造之TFT，但非限定於此，為例如於氧化物半導體層上順序具備閘極絕緣膜與閘極電極之頂閘極型TFT亦可。
圖3中，於基板上，形成閘極電極2及閘絕緣膜3，於其上形成第2之氧化物半導體層4。於第2之氧化物半導體層4上，形成第1之氧化物半導體層4A，更且於其上，形成源極-汲極電極5，於其上，形成保護膜(絕緣膜)6，藉著連接孔7，透明導電膜(未圖示)電性連接於汲極電極5。
於基板1上形成閘極電極2及閘極絕緣膜3之方法係未特別加以限定，可採用通常使用之方法。又，閘極電極2及閘極絕緣膜3之種類係未特別加以限定，可採用汎用者。例如做為閘極電極，可較佳使用電阻率低之Al或Cu之金屬，或耐熱性高之Mo、Cr、Ti等之高融點金屬，或此等之合金。又，做為閘極絕緣膜3，代表例示矽氮化膜(SiN)、矽氧化膜(SiO2)、矽氧氮化膜(SiON)等。此外，可使用Al2O3或Y2O3等之氧化物，或此等之層積物。
接著，形成氧化物半導體層(從基板側依序為 第2之氧化物半導體層4、第1之氧化物半導體層4A)。第2之氧化物半導體層4亦經由使用IGTO之標靶之DC濺鍍法或RF濺鍍法加以成膜。同樣地，第1之氧化物半導體層4A係經由使用構成第1之氧化物半導體層4A之IGZTO之標靶之DC濺鍍法或RF濺鍍法加以成膜。
將第2之氧化物半導體層4、第1之氧化物半導體層4A，順序在真空下連續加以成膜為佳。花時，將第1之氧化物半導體滿足上述組成加以控制時，可提升濺鍍率的同時，可提升濕蝕刻特性。
例如，將氧化物半導體層濕蝕刻後，加以圖案化。如上所述，使用於氧化物半導體層之濕蝕刻之蝕刻液，係可使用在顯示裝置等之領域所汎用者，例如可使用草酸等之有機酸系濕蝕刻液。
於圖案化之後，為了氧化物半導體層之膜質之改善，進行熱處理(預退火)為佳，由此，電晶體特性之開啟電流及場效移動度會上昇，電晶體性能會為之提升。做為預退火之條件，可列舉溫度：約250~400℃，時間：約10分~1小時等。
預退火之後，形成源極-汲極電極。源極-汲極電極5之種類雖未特別加以限定，可採用汎用者。例如與閘極電極相同，使用Mo、Ti、Al、Cu等之金屬或此等合金(Mo合金、Ti合金、Al合金、Cu合金)。具體而言，可使用上述金屬或合金之至少一種之金屬膜(單層)。或可使用從氧化物半導體層側順序，包含選自Mo、Mo合金、 Ti、Ti合金所成群之至少一種之金屬膜；和選自Al、Al合金、Cu、及Cu合金所成群之至少一種之金屬膜之層積構造的層積膜。使用後者之層積膜時，可得電阻之減低之效果。
上述層積膜之層數係具有上述層積構造之下，未特別加以限定，例如可為上述二層構造，或可為於其上(選自Al、Al合金、Cu、及Cu合金所成群之至少一種之金屬膜)；具有選自Mo、Mo合金、Ti、Ti合金所成群之至少一種之金屬膜之三層構造。
做為源極-汲極電極5之形成方法，濺鍍法被廣為使用。具體而言，例如經由磁控管濺鍍法成膜金屬薄膜後，經由微影技術加以圖案化，進行濕蝕刻或乾蝕刻，而形成電極。使用於源極-汲極電極之濕蝕刻之濕蝕刻液之種類係未特別加以限定，可例示使用酸系之蝕刻液(例如包含磷酸、硝酸、醋酸等之無機酸)。
接著，於氧化物半導體層4A、源極-汲極電極5上，將保護膜6經由CVD(Chemical Vapor Deposition)法加以成膜。保護膜6係可使用SiO2或SiON、SiN等。又、使用濺鍍法，形成保護膜6亦可。氧化物半導體層4A之表面係經由CVD所成電漿損傷，容易變得導通化之故(可能是生成於第1之氧化物半導體表面之氧缺陷成為電子提供者之緣故。)，於保護膜6之成膜前，進行N2O電漿照射亦可。N2O電漿之照射條件係例如可採用下述文獻記載之條件即可。
J.Park等、Appl.Phys.Lett.,1993,053505(2008)
接著，根據正常之方法，藉由連接孔7，將透明導電膜電性連接於汲極電極5。透明導電膜及汲極電極之種類雖未特別加以限定，可採用通常使用者。做為汲極電極，例如可使用源極-汲極電極所例示者。
以下，參照圖4，說明具有蝕刻阻擋層之ESL型TFT之製造方法之實施形態。圖4及以下之製造方法係顯示本發明之較佳實施形態之一例者，但非限定於此。例如圖4雖顯示底閘極型構造之TFT，但非限定於此，可為於氧化物半導體層上順序具備閘極絕緣膜與閘極電極之頂閘極型TFT。於頂閘極型TFT中，於第2之氧化物半導體層與蝕刻阻擋層之間，介入存在第1之氧化物半導體層即可。
圖4中，於基板1上，形成閘極電極2及閘絕緣膜3，於其上形成第2之氧化物半導體層4。於第2之氧化物半導體層4上，形成第1之氧化物半導體層4A，更且於其上，形成蝕刻阻擋層8、源極-汲極電極5，於其上，形成保護膜(絕緣膜)6，藉著連接孔7，透明導電膜(未圖示)電性連接於汲極電極5。
於基板1上形成閘極電極2及閘極絕緣膜3之方法係未特別加以限定，可採用通常使用之方法。又，閘極電極2及閘極絕緣膜3之種類係未特別加以限定，可採用汎用者。例如做為閘極電極，可較佳使用電阻率低之Al或Cu之金屬，或耐熱性高之Mo、Cr、Ti等之高融點 金屬，或此等之合金。又，做為閘極絕緣膜3，代表例示矽氮化膜(SiN)、矽氧化膜(SiO2)、矽氧氮化膜(SiON)等。此外，可使用Al2O3或Y2O3等之氧化物，或此等之層積物。
接著，形成氧化物半導體層(從基板側依序為第2之氧化物半導體層4、第1之氧化物半導體層4A)。第2之氧化物半導體層4亦經由使用IGTO之標靶之DC濺鍍法或RF濺鍍法加以成膜。同樣地，第1之氧化物半導體層4A係經由使用構成第1之氧化物半導體層4A之IGZTO之標靶之DC濺鍍法或RF濺鍍法加以成膜。
將第2之氧化物半導體層4、第1之氧化物半導體層4A，順序在真空下連續加以成膜為佳。此時，將第1之氧化物半導體滿足上述組成加以控制時，可提升濺鍍率的同時，可提升濕蝕刻特性。
將氧化物半導體層濕蝕刻後，加以圖案化。於圖案化之後，為了氧化物半導體層之膜質之改善，進行熱處理(預退火)為佳，由此，電晶體特性之開啟電流及場效移動度會上昇，電晶體性能會為之提升。做為預退火之條件，可列舉溫度：約250~400℃，時間：約10分~1小時等。
預退火之後，形成蝕刻阻擋層8。做為蝕刻阻擋層8，一般而言使用SiO2等之絕緣膜。不形成蝕刻阻擋層8，形成源極-汲極電極5時，於源極-汲極電極5施以蝕刻時，氧化物半導體層會受到損傷，有使得電晶體特性 下降之疑慮。蝕刻阻擋層8之種類雖未特別加以限定，採用汎用者即可，例如與保護膜相同，以SiO2等加以形成即可。
源極-汲極電極5之種類雖未特別加以限定，可採用前述者。
做為源極-汲極電極5之形成方法，濺鍍法被廣為使用。具體而言，例如經由磁控管濺鍍法成膜金屬薄膜後，經由微影技術加以圖案化，進行濕蝕刻或乾蝕刻，而形成電極。
接著，於氧化物半導體層4A、源極-汲極電極5上，將保護膜6經由CVD(Chemical Vapor Deposition)法加以成膜。保護膜6係可使用SiO2或SiON、SiN等。又、使用濺鍍法，形成保護膜6亦可。
接著，根據正常之方法，藉由連接孔7，將透明導電膜電性連接於汲極電極5。透明導電膜及汲極電極之種類雖未特別加以限定，可採用通常使用者。做為汲極電極，例如可使用源極-汲極電極所例示者。
本發明係主張根據於2014年1月15申請之日本申請案特願2014-005363之優先權之利益者。於2014年1月15申請之日本申請案特願2014-005363之說明書之全部內容係做為本發明之參考而援用者。
[實施例]
以下，列舉實施例雖更具體說明本發明，但 本發明未經由下列實施例加以限定，可在適於前後述之要點之範圍下加以改變實施，此等亦包含於本發明之技術範圍。
實施例1(ESL型TFT)
本實施例中，製作具有種種之氧化物半導體層之ESL型TFT(圖4)，評估各別特性。
本實施例中，做為第1之氧化物半導體層，使用表1所記載之A及B之二種類之IGZTO。此等皆滿足本發明所規定之金屬元素比之例。
又，本實施例中，做為第2之氧化物半導體層，使用表2所記載之a~k合計11種類之IGZTO。此等中，a~c、k係滿足本發明所規定之金屬元素比之例，d~j係未滿足本發明所規定之金屬元素比之任一者之例。
首先，於玻璃基板1(康寧公司製eagle2000，直徑100mm×厚0.7mm)上，順序成膜做為閘極電極2，100nmMo薄膜，及做為閘極絕緣膜3之SiO2(200nm)。閘極電極2係使用純Mo之濺鍍標靶、經由DC濺鍍法，在成膜溫度：室溫、成膜功率：300W、載子氣體：Ar、氣壓2mTorr、Ar氣體流量：20sccm下，加以成膜。又、閘極絕緣膜3係使用電漿CVD法，在載子氣體：SiH4與N2O之混合氣體、成膜功率：1.27W/cm2、成膜時之氣壓：133Pa、成膜溫度：320℃下，加以成膜。
接著，於閘極絕緣膜3上，經由使用直流放 電之濺鍍法，成膜第2之氧化物半導體層4(IGTO，記載於表2之a~k)(膜厚10nm)。具體而言，將In2O3、Ga2O3、及SnO2之3個標靶，配置於基板之周圍，於靜止之基板，將上述第2之氧化物半導體層，經由DC濺鍍法加以成膜。
根據如此成膜方法時，可將IGTO之組成比經由基板上之位置加以改變。即，伴隨從標靶之遠離，膜中之標靶構成元素之比率會為之下降。例如接近In2O3標靶之位置中，組成會成為In：Ga：Sn=65：30：5(表4之No.7)，但基板中央，則成為In：Ga：Sn=43：27：30(表4之No.1)。
然而，如此成膜方法係確立做為調查以往之最佳組成比之手法。
接著，連續地，經由使用直流放電之濺鍍法，成膜第1之氧化物半導體層4(IGZTO，記載於表1之A、B)(膜厚30nm)。具體而言，將In2O3、Ga2O3、ZnO及SnO2之4個標靶，配置於基板之周圍，於靜止之基板，將上述第1之氧化物半導體層，經由DC濺鍍法加以成膜。
根據如此成膜方法時，可將IGZTO之組成比經由基板上之位置加以改變。即，伴隨從標靶之遠離，膜中之標靶構成元素之比率會為之下降。例如接近Ga2O3標靶之位置中，組成會成為In：Ga：Zn：Sn=17：40：33：10(表1之No.A)。又，接近ZnO標靶之位置中，組成會 成為In：Ga：Zn：Sn=17：17：47：19(表1之No.B)。
成膜上述第1及第2之任一之氧化物半導體層之時，使用於各濺鍍之裝置係ULVAC股份有限公司製「CS-200」，濺鍍條件係如下所述。
基板溫度：室溫
氣壓：1mTorr
氧分壓：O2/(Ar+O2)=4%
成膜功率密度：2.55W/cm2
於上述第2之氧化物半導體層4與第1之氧化物半導體層4A之成膜中，中途不使處理室開放於大氣，進行連續成膜。
如此所得之氧化物半導體層中之金屬元素之各含有量係經由XPS(X-ray Photoelectron Spectroscopy)法加以分析。第1、第2之氧化物半導體層之金屬元素比係與使用於成膜之各氧化物濺鍍標靶中之金屬元素之金屬元素比相同。
第2之氧化物半導體層4、第1之氧化物半導體層4A之成膜係經由DC濺鍍法加以成膜。使用於濺鍍之裝置係ULVAC股份有限公司製「CS-200」，濺鍍條件係如下所述。
基板溫度：室溫
氣壓：1mTorr
氧分壓：O2/(Ar+O2)×100=4%
成膜功率密度：2.55W/cm2
如上所述，成膜氧化物半導體層後，經由微影技術及濕蝕刻進行圖案化。(A)做為濕蝕刻劑液，使用關東化學公司製「ITO-07N」。
圖案化氧化膜半導體層後，為提升膜質，進行預退火處理。預退火係於大氣環境下，在350℃下進行1小時。
接著、於通道層(氧化物半導體層)上，做為蝕刻阻擋層8，成膜100nm矽氧化膜(SiO2)。具體而言、使用電漿CVD法，在基板溫度：200℃、成膜功率：100W，載子氣體：SiH4與N2O之混合氣體下，加以成膜。然而，蝕刻阻擋層8係使用與閘極絕緣膜相同之裝置加以成膜。
接著，於氧化物半導體層上，做為源極-汲極電極，成膜純Mo(膜厚200nm)。具體而言，使用純Mo之濺鍍標靶、經由DC濺鍍法，在成膜溫度：室溫、成膜功率：300W、載子氣體：Ar、氣壓2mTorr、Ar氣體流量：20sccm下，加以成膜。接著，經由微影技術及濕蝕刻，圖案化上述Mo電極。做為濕蝕刻劑液，使用關東化學公司製之混酸蝕刻劑(磷酸、硝酸及醋酸之混合液)等。接著，使用東京應化製剝離液106除去不要之光阻劑，使TFT之通道長成為20μm、通道寬度成為210μm。
如此，形成源極-汲極電極5之後，形成為保護氧化物半導體TFT之保護膜6。做為保護膜6，順序形成SiO2(膜厚100nm)及SiN(膜厚100nm)。上述SiO2及 SiN之形成係使用SAMCO公司製「PD-220NL」，使用電漿CVD加以進行。本實施例中，經由N2O氣體進行電漿處理後，順序形成SiO2膜及SiN膜。
於SiO2膜之形成，使用N2O及SiH4之混合氣體，於SiN膜之形成，使用SiH4、N2、NH3之混合氣體。不論任何情形，令成膜功率為100W，成膜溫度為150℃。
接著，經由微影技術及乾蝕刻、於保護膜6形成為電晶體特性評估用探測之連接孔7。
對於如此所得之各TFT，在以下之條件下，評估電晶體特性(臨限值電壓Vth、場效移動度(μFE)、光照射與負偏壓所成疲勞承受性)。
(1)電晶體特性之測定
電晶體特性係使用Agilent Technology公司製「HP4156C」之半導體參數分析器加以測定。詳細之測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
基板溫度：室溫
(2)場效移動度μFE
場效移動度μFE係從TFT特性為Vd>Vg-VT之飽和領域加以導出。飽和領域中，令Vg、VT為各閘極電壓、臨 限值電壓、令Id為汲極電流、L、W為各TFT元件之通道長、通道寬度、令Ci為閘極絕緣膜之靜電電容、μFE為場效移動度(1式)。μFE係由以下之式加以導出。本實施例中，從滿足飽和領域之閘極電壓附近之汲極電流-閘極電壓特性(Id-Vg特性)，導出場效移動度μFE。本實施例中，令移動度≧40cm2/Vs者評估為高移動度(表中記載為「高」)，低於上述基準者評估為不合格(表中記載為「低」)。
(3)疲勞承受性
本實施例中，進行於閘極電極，施加負偏壓，照射光(白色光)之疲勞施加試驗。疲勞施加條件係如下所述。做為光之波長，選擇接近氧化物半導體之能帶隙，電晶體特性易於變動400nm之程度。
閘極電壓：-20v
基板溫度：60℃
光疲勞
波長：400nm
照度(照射於TFT之光之強度)：0.1μW/cm2
光源：OPTOSUPPLY公司製LED(經由ND濾光片調整光量)
疲勞施加時間：2小時
在本實施例中，令2小時之疲勞施加之臨限值電壓之變動值為臨限值電壓偏移量△Vth，成為TFT特性之疲勞承受性之指標。本發明中，令△Vth(絕對值)為5.0V以下者，評估為疲勞承受性優異者。
更且，在本實施例、如以下評估濕蝕刻特性。
(4)濕蝕刻特性之評估
本實施例中，為使測定簡化，於上述TFT之製造方法中，不使氧化物半導體層成為層積構造，成膜第1或第2之氧化物半導體層(單層構造)，如以下評估濕蝕刻特性。
詳細而言，於上述本實施例TFT之製造方法中，於玻璃基板，成膜第1之氧化物半導體層(表1之A或B)或第2之氧化物半導體層(表2之a~k)。接著，將如此所得之各氧化物半導體薄膜，浸漬於氧化物半導體加工用濕蝕刻液(關東化學公司製「ITO-07N」，液溫：室溫)中，進行蝕刻。對於各氧化物半導體層，測定蝕刻前後之氧化物半導體層之膜厚之變化(切削量)，根據蝕刻時間之關係，算出蝕刻速度。
結果，做為第1之氧化物半導體層(IGZTO)， 使用表1之A時之蝕刻速度係26nm/分，使用表1之B時之蝕刻速度係27nm/分。
然後，對於上述第1之氧化物半導體層(表1之A或B之IGZTO)之上述第2之氧化物半導體層(表2之a~k之IGTO)之蝕刻速度之比(蝕刻率比)為0.1~4倍之情形、對於酸化物半導體加工用濕蝕刻液之濕蝕刻性係評估為良好，上述蝕刻率比在上述範圍外之情形時評估為不良。
將此等之結果示於表3~表5。然而，於表4及表5中，設有綜合判定之欄，令上述所有特性良好則為「合格」，上述特性之任一者為不良者判定為[不合格]。又，對於表4及表5之一部分之例，合併記載移動度之值。
首先，對於表3加以考察。
第3之No.1係做為氧化物半導體層，僅使用 第2之氧化物半導體層(表2之a)(單層)之例者(膜厚40nm)。如表3所示，移動度雖高，疲勞承受性則下降。
對此，第3之No.2係做為氧化物半導體層，使用於第2之氧化物半導體層(表2之a)之上，層積第1之氧化物半導體層(表1之A)之層積構造之例。如表3所示，相較於No.1移動度雖略為下降，但依然維持40cm2/Vs以上之高移動度，而且疲勞承受性則明顯提升。
接著，對於表4加以考察。
表4係做為第2之氧化物半導體層，使用表2之a~k之各氧化物，於其上層積第1之氧化物半導體層(表1之A)之層積構造之例。
表4之No.1~3，11係使用本發明規定之第2之氧化物半導體層a~c、k之例，移動度、疲勞承受性、濕蝕刻性皆為良好。
對此，表4之No.4~10係具有以下之不妥。
表4之No.4係做為第2之氧化物半導體層，使用對於全金屬元素之In比超越本發明之上限之表2之d之例。結果，移動度雖較表4之No.1為高，但疲勞承受性則下降。
表4之No.5係做為第2之氧化物半導體層，使用對於In與Ga之In比低於本發明之下限之表2之e之例。In之比為小之故，移動度則下降。
表4之No.6係做為第2之氧化物半導體層，使用對於In與Ga之In比及對於全金屬元素之Sn比低於 本發明之下限之表2之f之例。結果，移動度則下降。
表4之No.7係做為第2之氧化物半導體層，使用對於全金屬元素之In比超過本發明之上限，且對於全金屬元素之Sn比低於本發明之下限之表2之g之例。結果，疲勞承受性則下降。
表4之No.8係做為第2之氧化物半導體層，使用對於In與Ga之In比超過本發明之上限，且對於全金屬元素之Sn比超過本發明之上限之表2之h之例。結果，移動度、疲勞承受性及濕蝕刻性皆下降。
表4之No.9係做為第2之氧化物半導體層，使用對於全金屬元素之Sn比超越本發明之上限之表2之i之例。結果，移動度、及濕蝕刻性則下降。
表4之No.10係做為第2之氧化物半導體層，使用對於In與Ga之In比超過本發明之上限，且對於全金屬元素之In比超過本發明之上限之表2之j之例。結果，疲勞承受性則下降。
接著，對於表5加以考察。
表5係做為第2之氧化物半導體層，使用表2之a、c~e、j、k之各氧化物，於其上層積第1之氧化物半導體層(表1之B)之層積構造之例。
表5之No.1、2、6係使用本發明規定之第2之氧化物半導體層a、c、k之例，移動度、疲勞承受性、濕蝕刻性皆為良好。
對此，表5之No.3~5係具有以下之不妥。
表5之No.3係做為第2之氧化物半導體層，使用對於全金屬元素之In比超越本發明之上限之表2之d之例。結果，疲勞承受性則下降。
表5之No.4係做為第2之氧化物半導體層，使用對於全金屬元素之In比低於本發明之下限之表2之e之例。結果，移動度雖較表4之No.1為高，但疲勞承受性則下降。
表5之No.5係做為第2之氧化物半導體層，使用對於In與Ga之In比超過本發明之上限，且對於全金屬元素之In比超過本發明之上限之表2之j之例。結果，疲勞承受性則下降。
實施例2(BCE型TFT)
在本實施例中、測定對於抗蝕劑剝離液之各氧化物半導體層之蝕刻率，評估抗蝕劑剝離承受性。在此，為使測定簡化，不使氧化物半導體層成為層積構造，成膜第1之氧化物半導體層(單層構造)，如以下測定蝕刻率。
本實施例中，做為第1之氧化物半導體層，使用表6所記載之A及B之二種類之IGZTO。此等皆滿足本發明所規定之金屬元素比之例，與前述表1之A及B相同。為比較，亦使用表6所記載之C之IGZO(無Sn，原子比為In：Ga：Zn=1：1：1)。
又，做為抗蝕劑剝離液，使用下述之二種。
做為抗蝕劑剝離液A：有機系之非水系抗蝕劑剝離液，使用東京應化製TOK106。使用時之液溫為70℃。
做為抗蝕劑剝離液B：鹼性之水系抗蝕劑剝離液，使用調整成pH13之光阻層Nagasechemtex製之N-321。使用時之液溫為40℃。
首先，於玻璃基板(康寧公司製eagleXG，直徑100mm×厚0.7mm)上，成膜上述第1之氧化物半導體層(上述表6之A~C)(膜厚：40nm)。具體之成膜條件係如下。
成膜方法：使用直流放電之濺鍍法
濺鍍之裝置：ULVAC股份有限公司製「CS-200」
(濺鍍條件)
基板溫度：室溫
氣壓：1mTorr
氧分壓：O2/(Ar+O2)=4%
成膜功率密度：2.55W/cm2
接著，為提升各氧化膜半導體層之膜質，進行預退火處理。預退火處理係於大氣環境下，在350℃下進行60分鐘。之後，使用標籤膠帶(KAPTON膠帶)，形 成抗蝕劑剝離液之浸漬領域與非浸漬領域。將各此處理之各氧化物半導體層，浸漬於上述抗蝕劑剝離液A或B之後，將對於一定之蝕刻時間之各氧化物半導體層之被蝕刻之膜厚(膜厚之減少量、膜減量)，使用觸針式階差計(KLA-Tencor製Alpha-Step装置)加以測定。具體而言，如以下所述，測定各氧化物半導體層之蝕刻率[Etching rate(nm/min)；以下，有略記為E/R之情形]。
在本實施例中，令如此測定各氧化物半導體層之蝕刻率[Etching rate(nm/min)；以下，有略記為E/R之情形]不足1.0nm/min評估為合格(抗蝕劑剝離液承受性優異)。微影技術中，通常於抗蝕劑剝離液浸漬10分鐘程度以上，但蝕刻率為E/R=1.0nm/min時，產生10nm以上之膜減量，會有招致TFT特性下降之疑慮。
將此等之結果示於表7。
第7之No.1~4係皆做為氧化物半導體層，使用滿足本發明之要件之第1之氧化物半導體層(表6之 A及B)之例者。無關抗蝕劑剝離液之種類，可知此等之蝕刻率E/R為低，抗蝕劑剝離液承受性為優異。
對此，第7之No.5、6係皆做為氧化物半導體層，使用以往之IGZO(表6之C)之例者。使用IGZO時，由於抗蝕劑剝離液之種類，抗蝕劑剝離液承受性會有不同，使用抗蝕劑剝離液A時之蝕刻率E/R雖然為低，但使用抗蝕劑剝離液B之蝕刻率E/R雖=則明顯增加。
經由上述結果，做為曝露於抗蝕劑剝離液之氧化物半導體層部分，使用本發明規定之第1之氧化物半導體層時，可實証出與IGZO不同，無關於抗蝕劑剝離液之種類，可發揮良好之抗蝕劑剝離液承受性。
實施例3(BCE型TFT)
本實施例中，製作具有種種之氧化物半導體層之BCE型TFT，評估各別特性。本實施例中，做為第1之氧化物半導體層，使用表7所記載之A~C之同時，做為第2之氧化物半導體，使用記載於前述表2之a之IGTO。在此，使用濕蝕刻液，蝕刻源極-汲極電極。
首先，於玻璃基板1(康寧公司製eagleXG，直徑100mm×厚0.7mm)上，順序成膜做為閘極電極2，100nmMo薄膜，及做為閘極絕緣膜3之SiO2(膜厚250nm)。上述閘極電極2係使用純Mo之濺鍍標靶、經由DC濺鍍法，在成膜溫度：室溫、成膜功率：300W、載子氣體：Ar、氣壓：2mTorr下，加以成膜。又、上述閘極絕 緣膜3係使用電漿CVD法，在載子氣體：SiH4與N2O之混合氣體、成膜功率：1.27W/cm2、成膜時之氣壓：133Pa、成膜溫度：320℃下，加以成膜。
接著，於閘極絕緣膜3上，經由使用直流放電之濺鍍法，成膜第2之氧化物半導體層4(IGTO，記載於表2之a)(膜厚10nm)。接著，連續地，經由使用直流放電之濺鍍法，成膜第1之氧化物半導體層4(記載於表1之A、B、C)(膜厚30nm)。前述氧化物半導體層4係經由DC濺鍍法加以成膜。使用於濺鍍之裝置係ULVAC股份有限公司製「CS-200」，濺鍍條件係如下所述。
(濺鍍條件)
基板溫度：室溫
氣壓：1mTorr
氧分壓：O2/(Ar+O2)=4%
成膜功率密度：2.55W/cm2
於上述第2之氧化物半導體層與第1之氧化物半導體層之成膜中，中途不使處理室開放於大氣，進行連續成膜。如此所得之氧化物半導體層中之金屬元素之各含有量係經由XPS(X-ray Photoelectron Spectroscopy)法加以分析。第1、第2之氧化物半導體層之金屬元素比係與使用於成膜之各氧化物濺鍍標靶中之金屬元素之金屬元素比相同。
如上所述，成膜氧化膜半導體層4後，經由微影技術及濕蝕刻進行圖案化。對於濕蝕刻，使用關東化 學公司製「ITO-07N」(草酸與水之混合液)之酸系蝕刻液(濕蝕刻液)。在本實施例中，對於進行實驗之所有氧化物薄膜，確認無濕蝕刻所造成之殘渣，可適也加以蝕刻。
如上所述圖案化氧化膜半導體層後，為提升氧化物半導體層之膜質，進行預退火處理。預退火處理係於大氣環境下，在350℃下進行60分鐘。
接著，形成源極-汲極電極(S/D電極)。在此，形成純Mo膜。與前述閘極電極相同地，經由DC濺鍍法加以成膜(膜厚為100nm)，之後，經由微影技術及濕蝕刻進行圖案化。濕蝕刻中，使用磷酸：硝酸：醋酸：水=70：1.9：10：12(體積比)之混酸(PAN系)之酸系蝕刻液，蝕刻時之液溫做為液溫。經由圖案化，令TFT之通道型長為10μm、通道寬度為200μm。為防止源極-汲極電極之電極之短路，確實進行圖案化，對於源極-汲極電極之膜厚，相當於50%時間份，更浸漬於上述酸系蝕刻液(過蝕刻)。之後，使用抗蝕劑剝離液A或抗蝕劑剝離液B，除去抗蝕劑。
之後，做為保護膜，順序形成SiO2(膜厚100nm)及SiN(膜厚100nm)。該保護膜之形成係使用SAMCO公司製「PD-220NL」，以電漿CVD加以進行。本實施例中，做為前處理，經由N2O氣體進行60秒電漿處理後，形成前述SiO2膜。此時之N2O氣體所成電漿條件係功率100W、氣壓133Pa、處理溫度200℃、處理時間：1分。於SiO2膜之形成，使用SiH4及N2O之混合氣 體。又，令成膜功率為100W，成膜溫度為200℃。前述SiH4與N2O之氣體比係SiH4：N2O=40：100(氫量4.3at%)、20：100、或10：100(標準為40：100)。之後，做為第2保護膜，順序形成SiN(膜厚150nm)。該SiN膜之形成係使用SAMCO公司製「PD-220NL」，使用電漿CVD加以進行。於SiN膜之形成，使用SiH4、N2及NH3之混合氣體。又，令成膜功率為100W，成膜溫度為150℃。
接著，經由微影技術及乾蝕刻、於保護膜形成為電晶體特性評估用探測之連接孔7，得TFT。
使用如此獲得之TFT，如以下，評估靜特性[場效移動度(移動度)、S值]及疲勞承受性。
[靜特性(移動度、S值)之評估]
使用上述TFT，測定Id-Vg特性。Id-Vg特性係將閘極電壓、源極-汲極電極之電壓，如以下加以設定，使用探針及半導體參數分析器(Keithley4200SCS)進行測定。
閘極電壓：-30~30V(STEP0.25V)
源極電壓：0V
汲極電壓：10V
測量溫度：室溫
由測定之Id-Vg特性，與前述實施例1相同地，算出場效移動度(移動度)μFE及S值。
本實施例中，根據下述基準，評估移動度及S 值。本實施例中，○為合格。
(有關移動度)
○(高)：移動度為40cm2/Vs以上
△(略低)：移動度為超過20cm2/Vs，40cm2/Vs以下
×(低)：移動度為不足20cm2/Vs
(有關S值)
○：S值為0.5V/dec以下
△：S值為超過0.5V/dec，1.0V/dec以下
×：S值為超過1.0V/dec
[疲勞承受性之評估]
接著，使用上述TFT，如以下所述，進行疲勞承受性之評估。疲勞承受性係於閘極電極，進行施加負偏壓，照射光之疲勞施加試驗加以評估。疲勞施加條件係如下所述。
閘極電壓：-20v
源極-汲極電壓：10V
基板溫度：60℃
光疲勞條件
疲勞施加時間：2小時
光強度：25000NIT
光源：白色LED
測定疲勞施加前後之臨限值電壓(Vth)之差△Vth(V)。對於如此算出之△Vth，以下述判定基準加以評 估。本實施例中，將○之情形，評估為疲勞承受性優異者。
(判定基準)
○：△Vth(絕對值)為4.5V以下
△：△Vth(絕對值)為超過4.5V，6.0以下
×：△Vth(絕對值)為超過6.0V
將此等之結果示於表8。表8中，SD電極係意謂源極-汲極電極。
表8之No.1~4係使用本發明規定之第1及第2之氧化物半導體層之例，無關於抗蝕劑剝離液之種類，靜特性(移動度及S值)，及疲勞承受性之兩者皆為優異。
另一方面，做為第1之氧化物半導體層，對比使用表6之B之表8之No.3(使用抗蝕劑剝離液A)與No.4(使用抗蝕劑剝離液B)時，無關於抗蝕劑剝離液之種類，蝕刻率E/R比皆相同為0之(參照前述表7之No.3、4)故，此等之移動度及S值皆為相同者。
對此，做為第1之氧化物半導體層，使用表6之C(IGZO)時，會產生濕蝕刻液所造成之膜減量之故(本實施例中未顯示)，表8之No.5(使用抗蝕劑剝離液A)與No.6(使用抗蝕劑剝離液B)係皆使疲勞承受性大為下降，S值大為增加的同時，移動度亦為略為下降。然而，No.6中，如示於前述表7之No.6，發現有抗蝕劑剝離液b使用所造成之膜減量之增加(蝕刻率E/R比=1.0)之故，移動度、S值、△Vth之任一特性，亦較No.5為下降。
然而，本實施例中，雖顯示做為源極-汲極電極，使用Mo之單層膜時之結果，但源極-汲極電極之種類不限於此，可確認例如使用Mo與Al之二層構造所成層積構造、使用Mo與Al與Mo之三層構造所成電極，得同樣之結果。
實施例4(BCE型TFT)
本實施例中，除了使用乾蝕刻法，蝕刻源極-汲極電極之外，與前述實施例3相同，製作BCE型TFT，評估各特性。
以下之中、僅說明與前述實施例3不同之乾蝕刻工程。在本實施例中，為形成源極-汲極電極(S/D電極)，形成純Ti膜。與前述閘極電極相同地，經由DC濺鍍法加以成膜(膜厚為100nm)後，經由微影技術及濕蝕刻進行圖案化。
乾蝕刻中，使用記載於日本特開2004-55842 號公報之ICP(感應耦合電漿)式乾蝕刻裝置。記載於上述公報之電漿產生裝置，係感應窗為平板型之所謂TCP(Transfer-Coupled Plosma)型之電漿處理裝置(蝕劑機)。於平板之石英感應窗上，通線未捲之13.56MHz之RF天線，隔著整合器加以設置，於石英感應窗下，經由感應耦合，生成高密度電漿。載置基板之基板承受器中，使用施加400kHz之基板偏壓用低頻波者。使用此裝置，進行蝕刻。蝕刻條件係氣體流量：Ar/Cl2=300/200sccm、氣壓：1.9Pa、施加於天線之電力(來源RF)：500W、基板偏壓：60W、基板溫度(承受器溫度)：20℃。經由圖案化，令TFT之通道型長為10μm、通道寬度為200μm。為防止源極-汲極電極之電極之短路，確實進行圖案化，對於源極-汲極電極之膜厚，相當於50%時間份，更調整上述乾蝕刻時間(過蝕刻)。於乾蝕刻後，為防止經由附著於抗蝕劑或S/D配線圖案之反應生成物與空氣中之水分反應，產生鹽酸(HCl)，腐蝕Al等之後腐蝕，自處理室不開放大氣地，在一貫之真空下，進行氧電漿所成灰化處理之抗蝕劑表面之硬化層之除去。之後，使用抗蝕劑剝離液A及抗蝕劑剝離液B，除去抗蝕劑。
之後，與上述實施例3同樣地，形成保護膜、連接孔7，而得TFT。然後，與上述實施例3同樣地，評估各種特性。
將此等之結果示於表9。
表9之No.1~4係使用本發明規定之第1及第2之氧化物半導體層之例，無關於抗蝕劑剝離液之種類，靜特性(移動度及S值)，及疲勞承受性之兩者皆為優異。
另一方面，做為第1之氧化物半導體層，對比使用表6之B之表9之No.3(使用抗蝕劑剝離液A)與No.4(使用抗蝕劑剝離液B)時，如前述表7所示，無關於抗蝕劑剝離液之種類，蝕刻率E/R比皆相同之故，此等之移動度及S值皆為相同者。
對此，做為第1之氧化物半導體層，使用表6之C(IGZO)時，會產生濕蝕刻液所造成之膜減量之故，表9之No.5(使用抗蝕劑剝離液A)與No.6(使用抗蝕劑剝離液B)係中，疲勞承受性則大為下降。然而，對於移動度及S值之靜特性，在本實施例中，乾蝕刻所造成之膜減量為輕微之故(本實施例中未顯示)，靜特性之下降幅度為少，No.5中，S值及移動度係良好的。惟，No.6中，經由抗蝕劑剝離液B之使用，發現膜減量之增加，移動度則大為下降，且S值亦大為增加。
然而，本實施例中，雖顯示做為源極-汲極電極，使用Ti之單層膜時之結果，但源極-汲極電極之種類不限於此，可確認例如使用Ti與Al之二層構造所成層積構造、使用Ti與Al與Ti之三層構造所成電極，得同樣之結果。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧第2之氧化物半導體層
4A‧‧‧第1之氧化物半導體層
5‧‧‧源極-汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧連接孔

Claims (11)

  1. 一種薄膜電晶體，在基板上至少依此順序具有閘極電極、閘極絕緣膜、氧化物半導體層、源極-汲極電極及保護前述源極-汲極電極之保護膜之薄膜電晶體，其特徵係前述氧化物半導體層係，具有由In、Ga、Zn、Sn、及O所構成之第1之氧化物半導體層、和由In、Ga、Sn、及O所構成之第2之氧化物半導體層的層積體；前述第2之氧化物半導體層係形成於前述閘極絕緣膜上之同時，前述第1之氧化物半導體層係形成於前述第2之氧化物半導體層與前述保護膜之間，且，前述第1之氧化物半導體層中，對於全金屬元素之含有量而言，各金屬元素之含有量比(原子比、以下相同)係滿足Ga/(In+Ga)=0.50以上0.80以下，Ga/(In+Ga+Zn+Sn)=0.15以上0.45以下，Sn/(In+Ga+Zn+Sn)=0.05以上0.25以下之同時，前述第2之氧化物半導體層中，對於全金屬元素之含有量而言，各金屬元素之含有量比係滿足In/(In+Ga)=0.60以上0.75以下， In/(In+Ga+Sn)=0.30以上0.58以下，Sn/(In+Ga+Sn)=0.15以上0.38以下。
  2. 一種薄膜電晶體，在基板上至少依此順序具有閘極電極、閘極絕緣膜、氧化物半導體層、蝕刻阻擋層、源極-汲極電極及保護前述源極-汲極電極之保護膜之薄膜電晶體，其特徵係前述氧化物半導體層係，具有由In、Ga、Zn、Sn、及O所構成之第1之氧化物半導體層、和由In、Ga、Sn、及O所構成之第2之氧化物半導體層的層積體；前述第2之氧化物半導體層係形成於前述閘極絕緣膜上之同時，前述第1之氧化物半導體層係形成於前述第2之氧化物半導體層與前述蝕刻阻擋層之間，前述第1之氧化物半導體層中，對於全金屬元素之含有量而言，各金屬元素之含有量比係滿足Ga/(In+Ga)=0.50以上0.80以下，Ga/(In+Ga+Zn+Sn)=0.15以上0.45以下，Sn/(In+Ga+Zn+Sn)=0.05以上0.25以下之同時，前述第2之氧化物半導體層中，對於全金屬元素之含有量而言，各金屬元素之含有量比係滿足In/(In+Ga)=0.60以上0.75以下， In/(In+Ga+Sn)=0.30以上0.58以下，Sn/(In+Ga+Sn)=0.15以上0.38以下。
  3. 如申請專利範圍第1項記載之薄膜電晶體，其中，前述第2之氧化物半導體層之厚度為5nm以上。
  4. 如申請專利範圍第2項記載之薄膜電晶體，其中，前述第2之氧化物半導體層之厚度為5nm以上。
  5. 如申請專利範圍第2項記載之薄膜電晶體，其中，令前述源極-汲極電極，經由前述源極-汲極電極用膜之蝕刻及光微影法加以形成之時、使用抗蝕劑剝離液者。
  6. 如申請專利範圍第5項記載之薄膜電晶體，其中，將前述蝕刻，以濕蝕刻或乾蝕刻加以進行者。
  7. 如申請專利範圍第6項記載之薄膜電晶體，其中，將前述蝕刻，以使用酸系蝕刻液之濕蝕刻加以進行者。
  8. 如申請專利範圍第1~7項之任一項記載之薄膜電晶體，其中，前述源極-汲極電極用膜係選自Mo、Mo合金、Ti、Ti合金所成群之至少一種之金屬膜所成。
  9. 如申請專利範圍第1~7項之任一項記載之薄膜電晶體，其中，前述源極-汲極電極用膜，係從氧化物半導體層側，包含順序為選自Mo、Mo合金、Ti、Ti合金所成群之至少一種之金屬膜、和選自Al、Al合金、Cu、及Cu合金所成群之至少一種之金屬膜之層積構造的層積膜。
  10. 一種顯示裝置，其特徵係具備如申請專利範圍第1 項之薄膜電晶體。
  11. 種顯示裝置，其特徵係具備如申請專利範圍第2項之薄膜電晶體。
TW104101425A 2014-01-15 2015-01-15 Thin film transistor TWI545777B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014005363 2014-01-15

Publications (2)

Publication Number Publication Date
TW201541648A TW201541648A (zh) 2015-11-01
TWI545777B true TWI545777B (zh) 2016-08-11

Family

ID=53542996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101425A TWI545777B (zh) 2014-01-15 2015-01-15 Thin film transistor

Country Status (6)

Country Link
US (1) US9640556B2 (zh)
JP (1) JP5802343B2 (zh)
KR (1) KR101919212B1 (zh)
CN (1) CN105917450A (zh)
TW (1) TWI545777B (zh)
WO (1) WO2015108110A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6637783B2 (ja) * 2016-02-18 2020-01-29 株式会社神戸製鋼所 薄膜トランジスタ
WO2018123660A1 (ja) * 2016-12-27 2018-07-05 シャープ株式会社 酸化物半導体ｔｆｔを備えた半導体装置
KR102382130B1 (ko) 2017-02-01 2022-04-01 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체, 및 스퍼터링 타깃
KR102380806B1 (ko) 2017-02-22 2022-03-30 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체 및 스퍼터링 타깃
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
KR102434908B1 (ko) 2017-10-20 2022-08-19 엘지디스플레이 주식회사 산화물 반도체층을 포함하는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102418493B1 (ko) * 2017-10-24 2022-07-06 엘지디스플레이 주식회사 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
TWI651765B (zh) 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
JP6895544B2 (ja) * 2018-06-21 2021-06-30 株式会社アルバック 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
JP6842562B2 (ja) 2018-06-28 2021-03-17 株式会社アルバック アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
JP6735930B2 (ja) 2018-06-28 2020-08-05 株式会社アルバック アルミニウム合金ターゲット及びその製造方法
WO2020059026A1 (ja) * 2018-09-18 2020-03-26 シャープ株式会社 表示装置、および表示装置の製造方法
JP2020053638A (ja) * 2018-09-28 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP6753969B2 (ja) * 2019-02-13 2020-09-09 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
KR102189557B1 (ko) 2019-03-05 2020-12-11 에스케이머티리얼즈 주식회사 박막 트랜지스터 및 이의 제조방법
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20210111301A (ko) 2019-12-13 2021-09-10 가부시키가이샤 아루박 알루미늄 합금 타겟, 알루미늄 합금 배선막, 및 알루미늄 합금 배선막의 제조 방법
JP7384777B2 (ja) * 2019-12-16 2023-11-21 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
KR20220156913A (ko) 2020-06-30 2022-11-28 가부시키가이샤 아루박 금속 배선 구조체, 금속 배선 구조체의 제조방법 및 스퍼터링 타깃
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN113161292B (zh) * 2021-04-12 2023-04-25 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
WO2023238746A1 (ja) * 2022-06-07 2023-12-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
TWI445179B (zh) 2009-07-27 2014-07-11 Kobe Steel Ltd A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
JP2011054812A (ja) 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
KR20220149630A (ko) * 2009-12-04 2022-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012146956A (ja) 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
WO2013168748A1 (ja) * 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
CN104335353B (zh) * 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
CN105917450A (zh) 2016-08-31
KR101919212B1 (ko) 2018-11-15
JP2015156482A (ja) 2015-08-27
WO2015108110A1 (ja) 2015-07-23
US20160329353A1 (en) 2016-11-10
JP5802343B2 (ja) 2015-10-28
TW201541648A (zh) 2015-11-01
KR20160098360A (ko) 2016-08-18
US9640556B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
TWI545777B (zh) Thin film transistor
TWI532187B (zh) Thin film transistor
TWI514588B (zh) Thin film transistor
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
TWI566414B (zh) Thin film transistor and manufacturing method thereof
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR101795194B1 (ko) 박막 트랜지스터 및 그의 제조 방법
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
TW202006955A (zh) 薄膜電晶體
TWI529134B (zh) Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
TWI603480B (zh) Thin film transistor for semiconductor layer oxide, thin film transistor and display device
JP2012216729A (ja) 薄膜トランジスタ構造および表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees