CN107564922B - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN107564922B
CN107564922B CN201710845982.8A CN201710845982A CN107564922B CN 107564922 B CN107564922 B CN 107564922B CN 201710845982 A CN201710845982 A CN 201710845982A CN 107564922 B CN107564922 B CN 107564922B
Authority
CN
China
Prior art keywords
layer
metal electrode
spacer
conductive layer
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710845982.8A
Other languages
English (en)
Other versions
CN107564922A (zh
Inventor
田茂坤
黄中浩
吴旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710845982.8A priority Critical patent/CN107564922B/zh
Publication of CN107564922A publication Critical patent/CN107564922A/zh
Priority to US15/941,271 priority patent/US10534233B2/en
Application granted granted Critical
Publication of CN107564922B publication Critical patent/CN107564922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

本申请公开了一种阵列基板其制造方法、显示装置，属于显示领域。其中的阵列基板包括金属电极层、隔垫层、第一绝缘层和第一透明导电层；其中，隔垫层的形成材料为透明导电材料，金属电极层包括导电层和位于导电层两侧表面上的保护层，隔垫层与金属电极层连接；第一绝缘层覆盖在金属电极层和隔垫层上，第一透明导电层位于第一绝缘层之上；第一绝缘层中设有过孔，第一透明导电层通过过孔与隔垫层相连。本公开能够解决铜电极或铝电极的显示器件中电极保护层容易在过孔刻蚀中严重受损的问题，从而大幅减小保护层所需要的厚度，避免大接触电阻的形成，节约成本和产能，并实现更优的产品性能。

Description

阵列基板及其制造方法、显示装置
技术领域
本公开涉及显示领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
目前的显示器件中，铜、铝等高电导率材料已经逐渐取代传统材料而成为了金属电极主体材质的首选，促成这一转变的重要技术是保护层的运用——采用稳定性更好的钼、铌等材料在铜层或铝层两侧形成保护层，起到阻止原子扩散、防止材料氧化、改善表面特性、改善接触电阻等作用。但是，这一转变也给原有的制造工艺带来了新的问题。在刻蚀过孔以形成电极连接的工序中，为了避免局部过孔欠刻蚀，一般都会参照最深的过孔而进行超过过孔深度的刻蚀。而具体在铜电极或铝电极的方案中，上述过刻蚀的手段就会导致保护层的刻蚀损伤。如果过孔底部的保护层被刻蚀贯穿，失去保护的铜或铝就会很容易扩散或氧化，并在过孔处形成一个非常大的接触电阻，甚至造成开路。而目前为了避免保护层因过刻而贯穿，会大幅增加上层保护层的厚度，这不仅增大了靶材的消耗以及成膜花费的时间，还增大了基板的整体厚度和高低落差，引发成本、产能以及器件性能上的各种问题。
发明内容
本公开提供一种阵列基板及其制造方法、显示装置，可以解决铜电极或铝电极的显示器件中电极保护层容易在过孔刻蚀中严重受损的问题。
第一方面，本公开提供了一种阵列基板，所述阵列基板包括金属电极层、隔垫层、第一绝缘层和第一透明导电层；其中，
所述隔垫层的形成材料为透明导电材料，所述金属电极层包括导电层和位于所述导电层两侧表面上的保护层，所述隔垫层与所述金属电极层连接；
所述第一绝缘层覆盖在所述金属电极层和所述隔垫层上，所述第一透明导电层位于所述第一绝缘层之上；
所述第一绝缘层中设有过孔，所述第一透明导电层通过所述过孔与所述隔垫层相连。
在一种可能的实现方式中，所述金属电极层的设置区域位于所述过孔的设置区域之外，所述第一透明导电层经过位于所述过孔与所述金属电极层之间的隔垫层与所述金属电极层相连。
在一种可能的实现方式中，所述金属电极层的设置区域位于所述第一透明导电层的设置区域之外，所述第一透明导电层经过位于所述第一透明导电层与所述金属电极层之间的隔垫层与所述金属电极层相连。
在一种可能的实现方式中，所述过孔的设置区域位于所述金属电极层的设置区域之内，所述第一透明导电层经过位于所述过孔的底部的隔垫层与所述金属电极层相连。
在一种可能的实现方式中，所述阵列基板还包括第二透明导电层，所述第一绝缘层覆盖在所述第二透明导电层上；所述隔垫层与所述第二透明导电层在同一次构图工艺中形成。
在一种可能的实现方式中，所述阵列基板还包括栅极导电层、栅绝缘层和有源层；其中，
所述金属电极层与所述有源层之间存在连接，所述金属电极层、所述有源层、所述第二透明导电层均位于所述栅绝缘层之上；
所述栅极导电层与所述有源层彼此交叠，所述栅绝缘层覆盖在所述栅极导电层上。
在一种可能的实现方式中，所述阵列基板还包括源漏导电层和有源层，所述金属电极层包括公共电压线和栅电极，所述第一绝缘层包括栅绝缘层和钝化层；其中，
所述公共电压线与所述隔垫层连接，所述栅绝缘层覆盖在所述金属电极层、所述隔垫层和所述第二透明导电层上；
所述有源层与所述栅电极彼此交叠，所述源漏导电层与所述有源层之间存在连接；
所述钝化层覆盖在所述栅绝缘层、所述源漏导电层和所述有源层上；
所述第一透明导电层位于所述钝化层之上，所述栅绝缘层和所述钝化层中设有过孔，所述第一透明导电层通过该过孔与所述隔垫层相连。
在一种可能的实现方式中，所述导电层的形成材料为铝、铜、含铝的合金或者含铜的合金；所述保护层的形成材料为钼、铌、含钼的合金或者含铌的合金。
第二方面，本公开还提供了一种阵列基板的制造方法，所述制造方法包括：
形成包括金属电极层的图形，所述金属电极层包括导电层和位于所述导电层两侧表面上的保护层；
形成包括隔垫层的图形，所述隔垫层与所述金属电极层连接；
形成覆盖在所述金属电极层和所述隔垫层上的第一绝缘层；
在所述第一绝缘层中形成过孔；
在所述第一绝缘层之上形成包括第一透明导电层的图形，所述第一透明导电层通过所述过孔与所述隔垫层相连。
在一种可能的实现方式中，所述金属电极层的设置区域位于所述过孔的设置区域之外，所述第一透明导电层经过所述过孔与所述金属电极层之间的隔垫层与所述金属电极层相连，
或者，
所述过孔的设置区域位于所述金属电极层的设置区域之内，所述第一透明导电层经过所述过孔的底部的隔垫层与所述金属电极层相连。
第三方面，本公开还提供了一种显示装置，所述显示装置包括上述任意一种的阵列基板。
由上述技术方案可知，阵列基板中透明导电材料形成的隔垫层能实现第一透明导电层与金属电极层之间的电连接，并可以在过孔底部阻挡刻蚀液与保护层之间的接触，因而能够解决铜电极或铝电极的显示器件中电极保护层容易在过孔刻蚀中严重受损的问题。基于此，本公开能够大幅减小保护层所需要的厚度，避免大接触电阻的形成，节约成本和产能，并实现更优的产品性能。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，这些附图的合理变型也都涵盖在本公开的保护范围中。
图1是本公开一个实施例提供的阵列基板的结构示意图；
图2是本公开一个实施例提供的阵列基板的俯视视角下的结构示意图；
图3是图2所示的阵列基板的的A-A'剖面示意图；
图4是本公开一个实施例提供的阵列基板的制造方法的流程示意图；
图5是本公开一个对比示例提供的阵列基板的俯视视角下的结构示意图；
图6是图5所示的阵列基板的的A-A'剖面示意图；
图7是本公开又一实施例提供的阵列基板的俯视视角下的结构示意图；
图8是图7所示的阵列基板的的A-A'剖面示意图；
图9是本公开又一实施例提供的阵列基板的剖面结构示意图；
图10是本公开一个实施例提供的显示装置的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
图1是本公开一个实施例提供的阵列基板的结构示意图。参见图1，所述阵列基板包括金属电极层11、隔垫层12、第一绝缘层13和第一透明导电层14。其中，金属电极层11包括导电层11B和分别位于导电层11B两侧表面上的下保护层11A和上保护层11B，形成材料均为金属材料。隔垫层12的形成材料为透明导电材料，并且隔垫层12与金属电极层11连接。第一绝缘层13覆盖在金属电极层11和隔垫层12上，第一透明导电层14位于第一绝缘层13之上。第一绝缘层13中设有过孔H1，第一透明导电层14通过过孔H1与隔垫层12相连。应理解的是，形成材料为透明导电材料的隔垫层12分别与第一透明导电层14和金属电极层11连接，因而能够形成第一透明导电层14和金属电极层11之间的电连接。
还应理解的是，当需要在第一绝缘层13中通过刻蚀的手段形成过孔H1时，金属电极层11在第一绝缘层13和隔垫层12的阻挡下将完全不会受到刻蚀作用的影响。而且，由于透明导电材料大体上比金属材料更耐刻蚀，因此隔垫层12在过刻蚀的情形下受到的表面损伤要远小于金属材料在同等条件下受到的表面损伤。此外，形成材料同为透明导电材料的隔垫层12与第一透明导电层14之间可以具有很小的接触电阻(尤其在两者形成材料相同时)，金属电极层11与隔垫层12之间的连接特性容易在工艺上得到保障。
基于以上几个方面，在第一透明导电层需要通过过孔连接具有保护层的金属电极层的技术场景下，本公开实施例提供了一种能避免保护层在过孔刻蚀中严重受损并能取得良好的连接可靠性的手段。对于导电层为铜或铝的铜电极或铝电极的显示器件的应用场景，本公开实施例能够解决其电极保护层容易在过孔刻蚀中严重受损的问题。相比于增加保护层厚度以避免保护层被贯穿的方式而言，本公开实施例能够大幅减小保护层所需要的厚度，避免大接触电阻的形成，节约成本和产能，并实现更优的产品性能。
需要说明的是，图1所示的仅仅是本公开实施例的阵列基板的一种示例性的结构，其示例性所体现的方面包括而不仅限于以下几个方面：
第一，在金属电极层11与隔垫层12之间的连接方式上，除了图1所示出的是隔垫层12覆盖金属电极层11的至少部分边缘的连接方式之外，还可以例如是金属电极层11覆盖隔垫层12的至少部分边缘的连接方式，或者隔垫层12全部层叠在金属电极层11之上的连接方式，并可以不仅限于此。此外，金属电极层11可以设置在隔垫层12之上，隔垫层12也可以设置在金属电极层11之上，在能够彼此电连接的情况下两者也可以同层设置。
第二，第一绝缘层13除了可以是图1所示出的全部由绝缘材料形成的单层结构之外，还可以例如是由两个绝缘层及和位于这两个绝缘层之间的结构复合而成的层结构，过孔H1可以穿过两个或两个以上的绝缘层。
第三，阵列基板还可以包括其他未在图1中示出的结构，例如下述结构中的至少一个：覆盖在第一透明导电层14上的绝缘层，位于金属电极层11和隔垫层12之下的绝缘层或基板，与第一透明导电层14同层设置的另一金属电极层。当然，阵列基板可以包括的结构可以不仅限于此。
图2是本公开一个实施例提供的阵列基板的俯视视角下的结构示意图，图3是图2所示的阵列基板的的A-A'剖面示意图。参见图2和图3，本实施例的阵列基板包括基板20、金属电极层21、隔垫层22、第一绝缘层23、第一透明导电层24、第二透明导电层25、栅极导电层26、栅绝缘层27和有源层28。需要说明的是，图2中未示出基板20、第一绝缘层23和栅绝缘层27，以便示出其他层结构所具有的形状。
参见图2和图3，金属电极层21包括导电层和分别位于导电层两侧表面上的下保护层和上保护层，栅极导电层26同样包括导电层和分别位于导电层两侧表面上的下保护层和上保护层，导电层和保护层的形成材料均为金属材料。隔垫层22与金属电极层21连接，第一绝缘层23覆盖在金属电极层21、隔垫层22和第二透明导电层25上，第一透明导电层24位于第一绝缘层23之上。第一绝缘层23中设有过孔H2，第一透明导电层24通过过孔H2与隔垫层22相连。应理解的是，形成材料为透明导电材料的隔垫层22分别与第一透明导电层24和金属电极层21连接，因而能够形成第一透明导电层24和金属电极层21之间的电连接。此外，金属电极层21与有源层28之间存在连接，金属电极层21、有源层28和第二透明导电层25均位于栅绝缘层27之上。栅极导电层26与有源层28彼此交叠，栅绝缘层26覆盖在栅极导电层26上。
基于上述结构，图2和图3中在有源层28分别与金属电极层21中两个图形相连的位置之间，有源层28中能够形成导电沟道，而导电沟道中流经电流的大小可以被其下方的栅极导电层26所加载的电压大小所影响，即能够形成一个栅电极在栅极导电层26中、源电极和漏电极在金属电极层21中、有源区在有源层28中的薄膜晶体管。为叙述方便，以下将金属电极层21中与有源层28相连的两个图形中与隔垫层22相连的作为漏极图形，将另一个作为源极图形；应理解的是，实际应用场景中薄膜晶体管的源电极和漏电极应当根据例如晶体管类型和电路连接关系的因素设置和确定。参见图2，上述薄膜晶体管可以通过栅极导电层26中横向延伸的栅线来得到需要加载的栅极电压，并可以通过金属电极层21中纵向延伸的数据线来得到需要加载的源极电压。
图2中示出了第一透明导电层24中作为条状电极(或称栅状电极)的像素电极的图形，以及第二透明导电层25中作为板状电极(或称平面电极)的公共电极的图形。参见图2和图3，其中的像素电极通过过孔H2与隔垫层22相连，继而与上述薄膜晶体管的漏极图形相连。由此，当薄膜晶体管工作在线性区和饱和区时，能够藉由导电沟道中流过的电流使像素电极上加载与源极电压大致上相等的电压。而公共电极通过例如公共电极线的结构连接公共电压(未在图2和图3中示出)，由此基于像素电极与公共电极之间的电压差，能够在两者周围的空间内形成能使电场中的液晶分子按照预期方式偏转的电场。
图4是本公开一个实施例提供的阵列基板的制造方法的流程示意图，本公开实施例的阵列基板，例如图1所示出的阵列基板以及图2和图3所示出的阵列基板等均可以通过图4所示出的流程制造得到。参见图4，上述阵列基板的制造方法可以包括以下过程：
步骤101、形成包括金属电极层的图形，金属电极层包括导电层和位于导电层两侧表面上的保护层。
步骤102、形成包括隔垫层的图形，隔垫层与金属电极层连接。
步骤103、形成覆盖在金属电极层和隔垫层上的第一绝缘层。
步骤104、在第一绝缘层中形成过孔。
步骤105、在第一绝缘层之上形成包括第一透明导电层的图形，第一透明导电层通过过孔与隔垫层相连。
以图2和图3所示出的阵列基板为例，其制造方法可以在步骤101之前还包括下述未在图4中示出的步骤：
步骤100A、在基板上形成包括金属电极层的图形。
在一个示例中，在对基板20的表面进行清洗和烘干之后，可以在基板20的表面上采用金属材料的物理气相沉积工艺(Physical Vapor Deposition，PVD)依次沉积还未图案化的栅极导电层26的下保护层、导电层和上保护层，膜层厚度等参数的设置可以通过例如调整相关工艺参数的手段来实现。在此基础之上，对整面分布的金属层进行图案化处理：在还未图案化的栅极导电层26上采用例如旋涂的方式涂覆一层光刻胶(此处以正性光刻胶为例进行说明)，采用紫外光透过掩膜板照射全部待刻蚀区域内的光刻胶以使其充分曝光，再将其置于显影液中以通过显影将待刻蚀区域内的光刻胶全部去除，将余留下来的光刻胶作为掩膜对三个金属层进行刻蚀，刻蚀完成后再去除剩余的光刻胶，以最终形成图2和图3中所示的栅极导电层26的图形。
其中，基板20的形成材料可以例如是玻璃基板、硅片或者例如聚酰亚胺的有机高分子材料，栅极导电层26中的导电层的形成材料可以选自导电性满足需求的金属材料，例如铜、铝、含铜的合金或者含铝的合金等等；栅极导电层26中的保护层的形成材料可以选自稳定性满足需求的金属材料，例如钼、铌、含钼的合金、含铌的合金或者其他主要由惰性金属元素形成的金属材料等等。
步骤100B、形成覆盖在基板和金属电极层之上的栅绝缘层。
在一个示例中，该步骤包括在基板20和栅极导电层26之上采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)沉积覆盖在基板20和栅极导电层26的栅绝缘层27的过程，栅绝缘层27的膜层厚度可能需要满足对于薄膜晶体管的栅绝缘层的厚度的相关要求，对于膜层厚度等参数的设置可以通过例如调整相关工艺参数的手段来实现。其中，栅绝缘层的形成材料可以是氧化硅、氮化硅、光刻胶、有机高分子材料等等，并可以参照其他薄膜晶体管的栅绝缘层的制作方式来进行制作。
步骤100C、在栅绝缘层上形成包括有源层的图形。
在一个示例中，可以先采用例如化学气相沉积工艺的方式形成一层半导体材料，再经过例如离子注入的掺杂工艺和图案化处理形成具有所需图案的有源层28，其中的有源层28与上述栅极导电层26彼此交叠。其中，有源层的形成材料可以是非晶硅、多晶硅、单晶硅、金属氧化物半导体等等的半导体材料，可以根据所要制作的薄膜晶体管的类型和器件参数确定，在此不再赘述。
在经过上述步骤100A、步骤100B和步骤100C后所得到的中间产品的基础上，上述步骤101中可以按照与形成栅极导电层26时相同的方式形成未经图案化的金属电极层21并对其进行图案化处理。在金属电极层21与栅极导电层26具有相同的形成材料和膜层结构时，两者在工艺上的主要差别可以仅在于以紫外光透过掩膜板照射光刻胶时所使用的掩膜板上的图案不同。
在经过上述步骤101后所得到的中间产品的基础上，上述步骤102中可以采用例如化学气相沉积工艺的方式形成一层透明导电材料，然后经过图案化处理形成如图2和图3所示的隔垫层22及第二透明导电层25。即，隔垫层与第二透明导电层可以在同一次透明导电材料的构图工艺(包括沉积和图案化处理的过程)中形成。其中，透明导电材料可以是例如铟锡氧化物(ITO)的透光性能和导电性能满足应用需求的材料。
在经过上述步骤102后所得到的中间产品的基础上，上述步骤103中可以采用化学气相沉积工艺沉积覆盖在栅绝缘层27、有源层28和金属电极层28的第一绝缘层23的过程，第一绝缘层23的膜层厚度可能需要满足对于薄膜晶体管的栅绝缘层的厚度的相关要求，对于膜层厚度等参数的设置可以通过例如调整相关工艺参数的手段来实现。其中，第一绝缘层的形成材料可以是氧化硅、氮化硅、光刻胶、有机高分子材料等等。
在经过上述步骤103后所得到的中间产品的基础上，上述步骤104中可以包括对第一绝缘层23进行图案化处理的过程，以对应于过孔H2的刻蚀掉一部分的第一绝缘层23，形成如图2和图3中所示的过孔H2。而当第一绝缘层的形成材料为光刻胶时可以无需再制作作为掩膜的光刻胶，而直接通过曝光和显影的过程形成过孔。
在经过上述步骤104后所得到的中间产品的基础上，上述步骤105中可以包括沉积一层透明导电材料并对这层透明导电材料进行图案化处理的过程，从而形成如图2和图3中所示的第一透明导电层24。其中，透明导电材料可以是例如铟锡氧化物(ITO)的透光性能和导电性能满足应用需求的材料。
应理解的是，由于阵列基板还可以包括其他未在图2和图3中示出的结构，因而所有步骤之前、所述步骤之后和各步骤之间还可以包括其他未述及的过程，例如覆盖在第一透明导电层24上的绝缘层可以通过步骤105之后的对应步骤制作形成，例如与第一透明导电层24同层设置的透明导线可以与第一透明导电层24在同一次透明导电材料的构图工艺中形成，并可以不仅限于此。
还应理解的是，在过孔的形成过程中还可以一并形成其他过孔，并且这些过孔的过孔深度可以彼此不同，比如贯穿栅绝缘层27和第一绝缘层23的过孔的过孔深度显然大于上述过孔H2的过孔深度。在此示例性的场景中，过孔H2势必会产生上述过刻蚀的问题——为了使贯穿栅绝缘层27和第一绝缘层23的过孔完整地形成，在过孔H2已经形成而隔垫层22的表面已经暴露出来之后，刻蚀作用仍要继续持续一段时间，这段时间内隔垫层22将会受到期望之外的刻蚀作用的影响。如上文所述，然而由于透明导电材料大体上比金属材料更耐刻蚀，所以相比于金属电极层21而言这一期望之外的刻蚀作用所造成的不良影响可以得到很大程度上的抑制。
在一个对比示例中，阵列基板所具有的结构如图5和图6所示。参见图5和图6，相比于上述图2和图3所示的阵列基板而言差别仅在于未设置隔垫层22，而使第一透明导电层24直接通过过孔H2与金属电极层21相连。可理解的是，在对比示例的阵列基板的制造过程中，形成过孔H2的刻蚀过程中上述期望之外的刻蚀作用将直接作用在金属电极层21上。如此，由于金属材料的耐刻蚀性很差，因而上述期望之外的刻蚀作用可能会在金属电极层21中形成尺寸很大的凹陷，即使得过孔H2底部的金属电极层21的厚度远小于金属电极层21在其他位置处的厚度；而且，金属电极层21的上保护层可能被贯穿，暴露在周围环境中的导电层可能出现表面氧化的现象。从而，第一透明导电层24形成后其与金属电极层21之间可能具有电阻值巨大的接触电阻，甚至可能近似于开路，严重影响所期望功能的实现。此外，导电层中的原子可能会从上保护层的破损处向周围扩散，引发各种会导致产品故障或性能下降问题。
对于上述可能出现的问题，可以缓解的手段之一是增大金属电极层21的上保护层的厚度，即按照过刻蚀的程度牺牲掉过孔底部的一部分的上保护层，从而避免导电层外露而引发的严重问题。但是，这一手段不仅增大了上保护层的形成材料的靶材的消耗以及成膜花费的时间，还增大了基板的整体厚度和上保护层以上结构的高低落差，引发成本、产能以及器件性能上的各种问题。
而比较对比示例和本公开实施例可以看出，同等程度的刻蚀作用下隔垫层22能比金属电极层21受到程度更小的损伤，而且性质稳定的透明导电材料也不会产生导电层氧化的问题，第一透明导电层24与隔垫层22还可以藉由相同材料的接触而获得非常小的接触电阻，由透明导电材料较大的电阻率而带来的电阻增加又可以通过对隔垫层22的尺寸设计而限制在足够小的范围内，此外隔垫层22还能够在第一绝缘层23的阻挡下实现与金属电极层21之间的良好电性接触。综合以上方面，本公开实施例能够抑制过刻蚀所带来的不良影响，并能在同等条件下实现更优的电阻特性。而与上述上保护层的厚度的手段相比，本公开实施例能够节省靶材的消耗以及成膜花费的时间，减小基板的整体厚度和上保护层以上结构的高低落差，在成本、产能以及器件性能等方面产生有利影响。
在本公开实施例的一个方面中，基于阵列基板还包括第二透明导电层，第一绝缘层覆盖在第二透明导电层上，以及隔垫层与第二透明导电层在同一次透明导电材料的构图工艺中形成的设计，工艺上避免了单独制作隔垫层的过程的增加，而可以仅通过改变第二透明导电层的掩膜板的图案来实现，有助于简化工艺，降低成本。
在本公开实施例的又一方面中，在金属电极层与过孔之间的位置关系上，图1所示的阵列基板采取了金属电极层的设置区域位于过孔的设置区域之外的设置方式，使得第一透明导电层经过位于过孔与金属电极层之间的隔垫层与金属电极层相连；而图2和图3所示的阵列基板采取了过孔的设置区域位于金属电极层的设置区域之内的设置方式，使得第一透明导电层经过过孔的底部的隔垫层与金属电极层相连。比较可知，在第一透明导电层与金属电极层之间的连接上，后者比前者能够实现更小电阻值；而由于隔垫层的透光特性，前者比后者更有利于增大像素开口率。基于此，实施时可以根据应用需求选取其中一种方式进行设置。
在一个示例中，金属电极层与过孔之间的位置关系如图7和图8所示。参见图7和图8，其所示出的阵列基板中，金属电极层21(薄膜晶体管的漏极图形)的设置区域不仅位于过孔H2的设置区域之外，还位于第一透明导电层24(像素电极的图形)的设置区域之外，并使得第一透明导电层24(像素电极的图形)经过位于第一透明导电层24(像素电极的图形)与金属电极层21(薄膜晶体管的漏极图形)之间的隔垫层22与金属电极层21(薄膜晶体管的漏极图形)相连。基于此，第一透明导电层24的设置区域中不存在对光线有阻挡作用的金属层，阵列基板的像素开口率得以增大，从而有助于实现更佳的显示效果。
在本公开实施例的又一方面中，在例如平面转换(In-Plane Switching，IPS)模式、高级超维场转换(Advanced super Dimension Switch，ADS)、高开口率高级超维场转换(High Aperture Advanced Super Dimensional Switch，HADS)模式、边缘场开关(FringeField Switching，FFS)模式等液晶显示模式的阵列基板中，存在像素电极和公共电极的设置方式与前文述及的设置方式不同的阵列基板，而这些阵列基板同样可能适用本公开。
图9是本公开又一实施例提供的阵列基板的剖面结构示意图。参见图9，本实施例阵列基板包括金属电极层31、隔垫层32、包括栅绝缘层33和钝化层37的第一绝缘层，以及第一透明导电层34、第二透明导电层35。其中，金属电极层31包括导电层和分别位于导电层两侧表面上的下保护层和上保护层，形成材料均为金属材料。隔垫层32的形成材料为透明导电材料，并且隔垫层32与金属电极层31连接。第一绝缘层(栅绝缘层33)覆盖在金属电极层31、隔垫层32和第二透明导电层35之上，第一透明导电层34位于第一绝缘层(钝化层37)之上。第一绝缘层(栅绝缘层33和钝化层37)中设有过孔H3，第一透明导电层34通过过孔H3与隔垫层32相连。应理解的是，形成材料为透明导电材料的隔垫层32分别与第一透明导电层34和金属电极层31连接，因而能够形成第一透明导电层34和金属电极层31之间的电连接。
图9中，所示出的金属电极层31的部分为用于连接公共电压的公共电压线，所示出的第一透明导电层34的部分为公共电极的图形，所示出的第二透明导电层35的部分为像素电极的图形。即，本实施例通过在形成公共电极的透明导电材料的构图工艺中同时形成位置与过孔H3对应的隔垫层32，来避免过孔H3的形成过程中对公共电压线的过刻蚀。
在图9中未示出的是，金属电极层31还包括栅电极，阵列基板还包括位于栅绝缘层33和钝化层37之间的源漏导电层和有源层，其中有源层与栅电极彼此交叠，源漏导电层与有源层之间存在连接，钝化层37覆盖在栅绝缘层33、源漏导电层和有源层之上，从而可以形成类似于图3所示的薄膜晶体管的结构。
比照后易知，本实施例的钝化层37对照于前文的第一绝缘层23，栅绝缘层33对照于前文的栅绝缘层27，金属电极层31对照于前文的栅极导电层26，源漏导电层对照于前文的金属电极层21，从而实现了与前文所示的阵列基板具有不同液晶显示模式的阵列基板。
应理解的是，图9所示的阵列基板同样可以由图4所示的制造方法得到，并且其具体过程可以参照前文所述的制造方法示例，在此不再赘述。
基于同样的发明构思，本公开实施例提供一种显示装置，该显示装置包括由上述任意一种的阵列基板。本公开实施例中的显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。作为一种示例，图10是本公开一个实施例提供的显示装置的结构示意图。显示装置400包括上述任意一种阵列基板和与其对置的彩膜基板，以及以成盒工艺形成在阵列基板与彩膜基板之间的液晶层。参见图10，显示装置400在显示区域内包括行列设置的子像素单元Px，上述阵列基板中的像素电极与公共电极可以产生控制液晶偏转的电场，从而通过栅线和数据线上的电压控制来实现该子像素单元Px的显示灰阶的调节。
可以看出，由于显示装置包括上述任意一种阵列基板，因此本公开实施例能够解决铜电极或铝电极的显示器件中电极保护层容易在过孔刻蚀中严重受损的问题，并能够大幅减小保护层所需要的厚度，避免大接触电阻的形成，节约成本和产能，并实现更优的产品性能。
以上所述仅为本公开的实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (7)

1.一种阵列基板，其特征在于，包括金属电极层、隔垫层、第一绝缘层、第一透明导电层和第二透明导电层；其中，
所述隔垫层的形成材料为透明导电材料，所述隔垫层与所述第二透明导电层在同一次构图工艺中形成；所述金属电极层包括导电层和位于所述导电层两侧表面上的保护层，所述隔垫层与所述金属电极层连接；
所述第一绝缘层覆盖在所述第二透明导电层、所述金属电极层和所述隔垫层上，所述第一透明导电层位于所述第一绝缘层之上；
所述第一绝缘层中设有过孔，所述第一透明导电层通过所述过孔与所述隔垫层相连；所述金属电极层的设置区域位于所述过孔的设置区域之外，所述第一透明导电层经过位于所述过孔与所述金属电极层之间的隔垫层与所述金属电极层相连。
2.根据权利要求1所述的阵列基板，其特征在于，所述金属电极层的设置区域位于所述第一透明导电层的设置区域之外，所述第一透明导电层经过位于所述第一透明导电层与所述金属电极层之间的隔垫层与所述金属电极层相连。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括栅极导电层、栅绝缘层和有源层；其中，
所述金属电极层与所述有源层之间存在连接，所述金属电极层、所述有源层、所述第二透明导电层均位于所述栅绝缘层之上；
所述栅极导电层与所述有源层彼此交叠，所述栅绝缘层覆盖在所述栅极导电层上。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括源漏导电层和有源层，所述金属电极层包括公共电压线和栅电极，所述第一绝缘层包括栅绝缘层和钝化层；其中，
所述公共电压线与所述隔垫层连接，所述栅绝缘层覆盖在所述金属电极层、所述隔垫层和所述第二透明导电层上；
所述有源层与所述栅电极彼此交叠，所述源漏导电层与所述有源层之间存在连接；
所述钝化层覆盖在所述栅绝缘层、所述源漏导电层和所述有源层上；
所述第一透明导电层位于所述钝化层之上，所述栅绝缘层和所述钝化层中设有过孔，所述第一透明导电层通过该过孔与所述隔垫层相连。
5.根据权利要求1至4中任一项所述的阵列基板，其特征在于，所述导电层的形成材料为铝、铜、含铝的合金或者含铜的合金；所述保护层的形成材料为钼、铌、含钼的合金或者含铌的合金。
6.一种阵列基板的制造方法，其特征在于，包括：
形成包括金属电极层的图形，所述金属电极层包括导电层和位于所述导电层两侧表面上的保护层；
形成包括隔垫层和第二透明导电层的图形，所述隔垫层与所述金属电极层连接；
形成覆盖在所述第二透明导电层、所述金属电极层和所述隔垫层上的第一绝缘层；
在所述第一绝缘层中形成过孔；
在所述第一绝缘层之上形成包括第一透明导电层的图形，所述第一透明导电层通过所述过孔与所述隔垫层相连；
其中，所述金属电极层的设置区域位于所述过孔的设置区域之外，所述第一透明导电层经过所述过孔与所述金属电极层之间的隔垫层与所述金属电极层相连。
7.一种显示装置，其特征在于，包括如权利要求1至5中任一项所述的阵列基板。
CN201710845982.8A 2017-09-19 2017-09-19 阵列基板及其制造方法、显示装置 Active CN107564922B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710845982.8A CN107564922B (zh) 2017-09-19 2017-09-19 阵列基板及其制造方法、显示装置
US15/941,271 US10534233B2 (en) 2017-09-19 2018-03-30 Array substrate, method for manufacturing the same, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710845982.8A CN107564922B (zh) 2017-09-19 2017-09-19 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN107564922A CN107564922A (zh) 2018-01-09
CN107564922B true CN107564922B (zh) 2020-03-13

Family

ID=60981263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710845982.8A Active CN107564922B (zh) 2017-09-19 2017-09-19 阵列基板及其制造方法、显示装置

Country Status (2)

Country Link
US (1) US10534233B2 (zh)
CN (1) CN107564922B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111584513B (zh) * 2020-05-14 2023-04-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN111736396B (zh) * 2020-07-06 2023-07-04 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN112687190B (zh) * 2020-12-29 2022-06-17 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
WO2003088193A1 (fr) * 2002-04-16 2003-10-23 Sharp Kabushiki Kaisha Substrat, affichage a cristaux liquides comprenant ce substrat et procede de production du substrat
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101700882B1 (ko) * 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
KR101820372B1 (ko) * 2010-11-09 2018-01-22 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101921164B1 (ko) * 2011-07-27 2018-11-23 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR20130107937A (ko) * 2012-03-23 2013-10-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 장치, 및 이의 제조 방법
CN103579219B (zh) * 2012-07-27 2016-03-16 北京京东方光电科技有限公司 一种平板阵列基板、传感器及平板阵列基板的制造方法
US9224869B2 (en) * 2012-09-12 2015-12-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
EP2916360A4 (en) * 2012-11-02 2016-06-22 Boe Technology Group Co Ltd THIN-LAYER TRANSISTOR AND MANUFACTURING METHOD, ARRAY SUBSTRATE, DISPLAY DEVICE AND BARRIER LAYER THEREFOR
KR102104356B1 (ko) * 2012-12-24 2020-04-24 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
CN103117285B (zh) * 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
WO2014136612A1 (ja) * 2013-03-07 2014-09-12 シャープ株式会社 半導体装置およびその製造方法
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置
KR101919212B1 (ko) * 2014-01-15 2018-11-15 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
CN104678671B (zh) * 2015-03-30 2018-12-21 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN105161523B (zh) * 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
CN105304646A (zh) * 2015-10-19 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN105609563B (zh) * 2016-03-10 2018-11-23 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法
KR20180033385A (ko) * 2016-09-23 2018-04-03 엘지디스플레이 주식회사 플렉서블 표시장치
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
US20190086755A1 (en) 2019-03-21
CN107564922A (zh) 2018-01-09
US10534233B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
CN107564922B (zh) 阵列基板及其制造方法、显示装置
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
KR20140024267A (ko) 박막 트랜지스터, 어레이 기판 및 이들을 제조하는 방법, 표시 장치
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US7829897B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter and method of fabricating the same
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
TWI474092B (zh) 畫素結構及其製造方法
CN106997892B (zh) 显示装置以及该显示装置的制造方法
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN108446053B (zh) 阵列基板及其制造方法、显示装置
US9704890B2 (en) Display substrate including direct contact part and method of fabricating the same
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
JP7074683B2 (ja) 導電パターン構造及びその製造方法、アレイ基板、表示装置
CN106940507B (zh) 阵列基板及其制备方法、显示面板
TWI588968B (zh) 顯示面板及其製造方法
CN109117025B (zh) 显示面板及其制作方法、显示装置
US20170162609A1 (en) Display panel and manufacturing method thereof
CN114883346A (zh) 阵列基板及其制作方法、显示面板
CN110010698B (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
CN108594547B (zh) 像素结构及其制作方法、阵列基板和显示装置
CN106292109B (zh) 阵列基板、显示面板及其制造方法、显示装置
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant