KR101820372B1 - 표시 기판, 표시 장치 및 이의 제조 방법 - Google Patents

표시 기판, 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101820372B1
KR101820372B1 KR1020100111038A KR20100111038A KR101820372B1 KR 101820372 B1 KR101820372 B1 KR 101820372B1 KR 1020100111038 A KR1020100111038 A KR 1020100111038A KR 20100111038 A KR20100111038 A KR 20100111038A KR 101820372 B1 KR101820372 B1 KR 101820372B1
Authority
KR
South Korea
Prior art keywords
pattern
gate
buffer layer
oxide semiconductor
electrode
Prior art date
Application number
KR1020100111038A
Other languages
English (en)
Other versions
KR20120049661A (ko
Inventor
최승하
정경재
이우근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100111038A priority Critical patent/KR101820372B1/ko
Priority to US13/277,114 priority patent/US8836877B2/en
Publication of KR20120049661A publication Critical patent/KR20120049661A/ko
Priority to US14/455,771 priority patent/US9418861B2/en
Application granted granted Critical
Publication of KR101820372B1 publication Critical patent/KR101820372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

표시 기판, 표시 장치 및 표시 기판의 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 표시 기판은, 픽셀부가 정의된 기판과, 상기 기판 상에 형성된 게이트 전극 및 게이트 패드와, 상기 게이트 전극 및 게이트 패드 상에 형성된 게이트 절연층과, 상기 게이트 전극과 중첩되고, 상기 게이트 절연층 상에 형성된 버퍼층 패턴과, 상기 버퍼층 패턴 상에 형성된 절연막 패턴과, 상기 절연막 패턴 상에 형성된 산화물 반도체 패턴과, 상기 산화물 반도체 패턴 상에 형성된 소스 전극과, 상기 산화물 반도체 패턴 상에 상기 소스 전극과 분리되어 형성된 드레인 전극을 포함한다.

Description

표시 기판, 표시 장치 및 이의 제조 방법{Display substrate, display device comprising the same and method of manufacturing the same}
본 발명은 표시 기판, 표시 장치 및 이의 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 또, 반도체 기술의 급속한 진보에 의해 각종 전자 장치의 고체화, 저전압 및 저전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히 증대하고 있다.
본 발명은 소스 및 드레인 전극 형성시 발생될 수 있는 도전막의 과식각을 방지하고, 콘택홀 형성시 식각 프로파일을 개선하기 위한 것이다.
이에, 본 발명이 해결하려는 과제는, 소스 및 드레인 전극에 포함된 도전막의 과식각이 방지되고, 콘택홀의 식각 프로파일이 개선된 표시 기판을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 이러한 표시 기판의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 이러한 표시 기판을 포함하는 표시 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 기판은, 픽셀부가 정의된 기판과, 상기 기판 상에 형성된 게이트 전극 및 게이트 패드와, 상기 게이트 전극 및 게이트 패드 상에 형성된 게이트 절연층과, 상기 게이트 전극과 중첩되고, 상기 게이트 절연층 상에 형성된 버퍼층 패턴과, 상기 버퍼층 패턴 상에 형성된 절연막 패턴과, 상기 절연막 패턴 상에 형성된 산화물 반도체 패턴과, 상기 산화물 반도체 패턴 상에 형성된 소스 전극과, 상기 산화물 반도체 패턴 상에 상기 소스 전극과 분리되어 형성된 드레인 전극을 포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 기판의 제조 방법은, 픽셀부가 정의된 기판 상에 게이트 전극 및 게이트 패드를 형성하는 단계와, 상기 게이트 전극 및 게이트 패드 상에 게이트 절연층, 버퍼층, 절연막, 산화물 반도체층 및 데이터 배선용 도전막을 순차적으로 형성하는 단계와, 상기 게이트 전극과 중첩되고, 상기 데이터 배선용 도전막 상에, 제1 두께 영역과 상기 제1 두께 영역 양측에 상기 제1 두께보다 두꺼운 제2 두께 영역을 포함하는 제1 식각 마스크를 형성하는 단계와, 상기 식각 마스크를 사용하여 상기 데이터 배선용 도전막 및 상기 산화물 반도체층을 식각하여 데이터 배선용 도전막 패턴 및 산화물 반도체 패턴을 형성하는 단계와, 상기 제1 식각 마스크의 상기 제1 두께 영역을 제거하여 제2 식각 마스크를 형성하는 단계와, 상기 제2 식각 마스크를 이용하여 상기 데이터 배선용 도전막 패턴을 식각하여 소스 및 드레인 전극을 형성하고, 상기 버퍼층을 식각하여 버퍼층 패턴을 형성하고, 상기 절연막을 식각하여 절연막 패턴을 형성하는 단계를 포함한다.
상기 또 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 픽셀부가 정의된 기판과, 상기 기판 상에 형성된 게이트 전극 및 게이트 패드와, 상기 게이트 전극 및 게이트 패드 상에 형성된 게이트 절연층과, 상기 게이트 전극과 중첩하도록 상기 게이트 절연층 상에 형성된 버퍼층 패턴과, 상기 버퍼층 패턴 상에 형성된 절연막 패턴과, 상기 절연막 패턴 상에 형성된 산화물 반도체 패턴과, 상기 산화물 반도체 패턴 상에 형성된 소스 전극과, 상기 산화물 반도체 패턴 상에 상기 소스 전극과 분리되어 형성된 드레인 전극을 포함하는 제1 표시 기판과, 상기 제1 표시 기판과 대향하는 제2 표시 기판과 상기 제1 및 제2 표시 기판 사이에 위치하는 액정층을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판의 평면도이다.
도 2 및 3은 도 1의 I-I’ 선을 따라 절단한 단면도이다.
도 4는 본 발명의 제2 실시예에 의한 표시 장치의 단면도를 나타낸 것이다.
도 5는 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 나타낸 순서도이다.
도 6 내지 도 14는 본 발명의 제3 실시예에 따른 표시 기판의 제조 과정을 공정별로 나타낸 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 의한 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조 방법을 설명한다.
도 1 내지 도 3을 참조하여, 본 발명의 제1 실시예에 따른 표시 기판을 설명한다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판의 평면도이고, 도 2 및 3은 도 1의 I-I’ 선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 제1 실시예에 따른 표시 기판은 기판(10) 상에 형성된 게이트 배선(22, 24, 25), 스토리지 배선(27, 28), 게이트 절연층(30), 버퍼층 패턴(32), 절연막 패턴(34), 산화물 반도체 패턴(46), 데이터 배선(62, 65, 66, 67), 보호막(71) 및 화소 전극(82)을 포함할 수 있다. 여기서, 기판(10)에는 화상이 표시되는 픽셀부(PX)가 정의될 수 있다. 이를 위해, 픽셀부(PX)에는 화소 전극(82)이 형성되어 있다.
기판(10)은 예를 들어, 소다석회유리(soda lime glass) 또는 보로 실리케이트 유리 등의 유리 또는 플라스틱 등으로 이루어질 수 있다.
기판(10) 상에는 게이트 신호를 전달하는 게이트 배선(22, 24, 25)이 형성되어 있다. 게이트 배선(22, 24, 25)은 일 방향, 예를 들어 가로 방향으로 뻗어 있는 게이트선(22)과, 게이트선(22)으로부터 돌출되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(24)과, 게이트선(22)의 끝단에 위치하고 외부의 전기 신호가 인가되는 게이트 패드(25)를 포함한다.
또한, 기판(10) 상에는 공통 전압(common voltage)을 전달하고 스토리지 전극(27) 및 스토리지선(28)을 포함하는 스토리지 배선(27, 28)이 형성되어 있다. 스토리지선(28)은 게이트선(22)과 실질적으로 평행하게 가로 방향으로 형성될 수 있다. 스토리지 전극(27)은 스토리지선(28)보다 폭이 넓게 형성될 수 있다. 스토리지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 스토리지 커패시터를 이룰 수 있다. 한편, 스토리지 배선(27, 28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(92)과 게이트선(22)의 중첩으로 발생하는 스토리지 커패시턴스가 충분할 경우 스토리지 배선(27, 28)이 형성되지 않을 수도 있다.
게이트 배선(22, 24) 및 스토리지 배선(27, 28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 망간(Mn)과 망간 합금 등 망간 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(22, 24), 스토리지 전극(27) 및 스토리지선(28)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24) 및 스토리지 전극(27) 및 스토리지선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 산화 아연(ZnO), ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막, 또는 구리망간(CuMn) 합금 하부막과 구리 상부막, 또는 티타늄 하부막과 구리 상부막 등을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24), 스토리지 배선(27, 28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 배선(22, 24), 스토리지 배선(27, 28) 및 이들이 형성되지 않은 기판(10) 상에는 실리콘 산화물(SiOx) 등의 무기 절연 물질, BCB(BenzoCycloButene), 아크릴계 물질, 폴리이미드와 같은 유기 절연 물질로 이루어진 게이트 절연층(30)이 형성되어, 게이트 배선(22, 24) 및 스토리지 배선(27, 28)을 덮고 있다.
게이트 절연층(30) 상에는 예를 들어, 질화규소(SiNx)로 이루어진 버퍼층 패턴(32)이 형성되어 있다. 이때, 버퍼층 패턴(32)은 게이트 전극(24) 및 후술할 산화물 반도체 패턴(42)과 중첩되도록 위치한다. 이에 따라, 버퍼층 패턴(32)은 게이트 패드(25) 상이나, 화소 전극(82)이 형성된 픽셀부(PX) 상에는 위치하지 않을 수 있다. 즉, 버퍼층 패턴(32)은 후술할 산화물 반도체 패턴(42)과 중첩되는 게이트 절연층(30)의 일부 영역 상에 위치할 수 있다.
한편, 버퍼층 패턴(32)은 후술할 소스 및 드레인 전극 형성시, 소스 및 드레인 전극을 이루는 도전막을 식각 가스로부터 보호한다. 예를 들어, 상기 식각 가스는 염소 계열의 식각 가스일 수 있다. 이러한, 버퍼층 패턴(32)은 게이트 절연층(30)과 서로 다른 식각 선택비를 가질 수 있다.
버퍼층 패턴(32) 상에는 예를 들어, 산화규소(SiOx)로 이루어진 절연막 패턴(34)이 형성되어 있다. 절연막 패턴(34)은 버퍼층 패턴(32)과 산화물 반도체 패턴(42) 사이에 위치한다. 또한, 버퍼층 패턴(32)과 유사하게, 절연막 패턴(34)은 게이트 패드(25) 상이나, 화소 전극(82)이 형성된 픽셀부(PX) 상에는 위치하지 않을 수 있다. 절연막 패턴(34)은 산화물 반도체 패턴(42)의 채널부를 절연한다. 이를 위해, 절연막 패턴(34)은 저농도의 수소 이온을 포함할 수 있다. 이러한, 절연막 패턴(34)은 버퍼층 패턴(32)과 서로 다른 식각 선택비를 가질 수 있다.
절연막 패턴(34) 상에는 산화물 반도체 패턴(42)이 형성되어 있다. 산화물 반도체 패턴(42)은 Zn, In, Ga, Sn, Hf 및 이들의 조합에서 선택된 물질의 산화물로 이루어질 수 있다. 예를 들어 산화물 반도체 패턴(42)으로는 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, GaInZnO, HfInZnO, 또는 ZnO 등의 혼합 산화물이 사용될 수 있다.
이러한 산화물 반도체 패턴(42)은 수소화 비정질 규소에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도 크고, 온/오프 전류비가 105 내지 108 의 값을 가짐으로써 뛰어난 반도체 특성을 가지고 있다. 또한 산화물 반도체 패턴(42)의 경우, 밴드갭(band gap)이 약 3.0 내지 3.5eV 이므로 가시광에 대하여 누설 광전류가 발생하지 않는다. 따라서 산화물 박막 트랜지스터의 순간 잔상을 방지할 수 있고, 산화물 박막 트랜지스터 하부에 광차단막을 형성할 필요가 없으므로 박막 트랜지스터 기판의 개구율을 높일 수 있다. 산화물 반도체의 특성을 향상시키기 위해 주기율표상의 3족, 4족, 5족 또는 전이원소가 추가로 포함될 수 있다. 또한, 산화물 반도체 패턴(42)은 비정질 상태이지만 높은 전하의 유효 이동도를 가지고 있고, 기존 비정질 규소의 제조 공정을 그대로 적용할 수 있어서 대면적 표시 장치에 대하여 적용할 수 있다.
산화물 반도체 패턴(42)은 박막 트랜지스터의 채널 영역을 제외하고는 후술할 데이터 배선(62, 65, 66, 67)과 실질적으로 동일한 형상으로 패터닝될 수 있다. 이는 산화물 반도체 패턴(42)과 데이터 배선(62, 65, 66, 67)을 하나의 식각 마스크를 이용하여 패터닝하기 때문이며, 이에 대해서는 후에 자세히 설명하도록 한다.
산화물 반도체 패턴(42)은 소스 전극(65)과 드레인 전극(67) 사이에 위치하는 간극(63)과 중첩되는 채널부(48)를 포함할 수 있다. 채널부(48)의 상면은 채널부(48) 이외의 산화물 반도체 패턴(42)의 상면의 높이보다 낮게 형성될 수 있다. 즉, 채널부(42)의 상면은 기판(10) 방향으로 리세스될 수 있다.
산화물 반도체 패턴(42) 상에는 데이터 배선(62, 65, 66, 67)이 형성되어 있다. 데이터 배선(62, 65, 66, 67)은 예를 들어 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62)과, 데이터선(62)으로부터 분지되어 산화물 반도체 패턴(42)의 상부까지 연장되어 있는 소스 전극(65)과, 소스 전극(65)과 분리되어 있으며 게이트 전극(24) 또는 박막 트랜지스터의 채널부를 중심으로 소스 전극(65)과 대향하도록 산화물 반도체 패턴(42)의 상부에 형성되어 있는 드레인 전극(66)과, 드레인 전극(66)으로부터 연장되어 스토리지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함할 수 있다.
이러한 데이터 배선(62, 65, 66, 67)은 산화물 반도체 패턴(42) 접촉하여 오믹 컨택(Ohmic contact)을 형성할 수 있다. 오믹 컨택을 이루기 위하여 데이터 배선(62, 65, 66, 67)은 Ni, Co, Ti, Ag, Cu, Mo, Al, Be, Nb, Au, Fe, Se, Mn 또는 Ta 등으로 이루어진 단일막 또는 다층의 도전막을 포함하는 다중막 구조를 가질 수 있다. 다층의 도전막을 포함하는 다중막 구조의 예로는 Ta/Al, Ta/Al, Ni/Al, Co/Al, Mo(Mo 합금)/Cu, Mo(Mo 합금)/Cu, Ti(Ti 합금)/Cu, TiN(TiN 합금)/Cu, Ta(Ta 합금)/Cu, TiOx/Cu, Al/Nd, Mo/Nb, Mn(Mn 합금)/Cu 등과 같은 이중막 구조를 가질 수 있다. 또는, 도 3에 도시된 바와 같이 데이터 배선(62, 65, 66, 67)은 제1 내지 제3 도전막 패턴(62-1, 62-2, 62-3, 65-1, 65-2, 65-3, 66-1, 66-2, 66-3, 67-1, 67-2, 67-3)을 포함하는 삼중막 구조일 수 있다. 여기서, 제1 도전막 내지 제3 도전막 패턴(62-1, 62-2, 62-3, 65-1, 65-2, 65-3, 66-1, 66-2, 66-3, 67-1, 67-2, 67-3)은 예를 들어 Ti/Al/Ti, Ta/Al/Ta, Ti/Al/TiN, Ta/Al/TaN, Ni/Al/Ni, Co/Al/Co, Mo/Al/Mo으로 적층될 수 있다. 다만, 데이터 배선(62, 65, 66, 67)이 상술한 물질들로 한정되어 형성되는 것은 아니다.
한편, 소스 전극(65)과 드레인 전극(66)의 사이에는 간극(63)이 형성되어 있다. 간극(63)은 소스 전극(65)과 드레인 전극(66)을 전기적으로 절연시킨다. 간극(63)과 중첩되는 산화물 반도체 패턴(42)의 일부 영역은 채널부(48)이다. 이에 따라, 채널부(48)는 산화물 반도체 패턴(42)의 다른 부분과 달리, 외부로 노출될 수 있다. 한편, 버퍼층 패턴(32)의 두께(t1)는 데이터 배선(62, 65, 66, 67)의 두께에 비례할 수 있다. 이는 데이터 배선(62, 65, 66, 67) 형성 시, 데이터 배선(62, 65, 66, 67)에 포함된 도전성 물질이 식각 가스로부터 손상될 수 있는데, 버퍼층 패턴(32)이 이러한 손상을 방지할 수 있기 때문이다. 예를 들어, 데이터 배선(62, 65, 66, 67)이 알루미늄(Al)을 포함하는 경우, 알루미늄(Al)은 염소 계열의 식각 가스에 취약할 수 있다. 이때, 버퍼층 패턴(32) 형성전의 버퍼층(도 7a의 ‘31’ 참조)과 상기 염소 계열의 식각 가스 간의 반응을 유도함으로써, 데이터 배선(62, 65, 66, 67)에 포함된 알루미늄(Al)의 손상을 방지할 수 있다. 이에 의해, 데이터 배선(62, 65, 66, 67)의 두께(t2)를 상대적으로 두껍게 형성할 경우, 데이터 배선(62, 65, 66, 67)에 포함될 도전성 물질(예를 들어, 알루미늄(Al)의 두께가 증가될 것이므로, 증가된 도전성 물질의 손상을 방지하기 위해서는 버퍼층(도 7a의 ‘31’)의 두께(t1)를 이에 비례하도록 형성해야 할 것이다. 이에 따라, 버퍼층(도 7a의 ‘31’)의 패터닝에 의해 형성된 버퍼층 패턴(32)의 두께(t1)가 데이터 배선(62, 65, 66, 67)의 두께(t2)에 비례하는 것이다.
한편, 데이터 배선(62, 65, 66, 67)이 다층의 도전막을 포함하는 다중막 구조일 경우, 버퍼층 패턴(32)의 두께(t1)는 다층의 도전막 중에서 염소 계열의 식각 가스에 취약한 도전 물질을 포함하는 도전막의 두께에 비례할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 데이터 배선(62, 65, 66, 67)이 제1 내지 제3 도전막 패턴(62-1, 62-2, 62-3, 65-1, 65-2, 65-3, 66-1, 66-2, 66-3, 67-1, 67-2, 67-3)을 포함하는 삼중막 구조라 하고, 염소 계열의 식각 가스에 취약한 도전 물질을 알루미늄(Al)이라 하고, 제2 도전막 패턴(62-2, 65-2, 66-2, 67-2)이 알루미늄(Al)을 포함한다고 하자. 데이터 배선(62, 65, 66, 67) 형성 시 제2 도전막 패턴(62-2, 65-2, 66-2, 67-2)은 염소 계열의 식각 가스에 취약할 수 있다. 이에 따라, 알루미늄(Al)을 포함하는 제2 도전막 패턴(62-2, 65-2, 66-2, 67-2)의 손상을 방지하기 위해서는 제2 도전막 패턴(62-2, 65-2, 66-2, 67-2)의 두께(t3)에 비례하여 버퍼층(도 7a의 ‘31’)의 두께(t1)를 형성한다. 이에 의해, 버퍼층(도 7a의 ‘31’)의 패터닝에 의해 형성된 버퍼층 패턴(32)의 두께(t1)가 제2 도전막 패턴(62-2, 65-2, 66-2, 67-2)의 두께(t3)에 비례하는 것이다.
한편, 버퍼층 패턴(32), 절연막 패턴(34), 산화물 반도체 패턴(42) 및 데이터 배선(62, 65, 66, 67)의 소스 및 드레인 전극(65, 66)은 후술할 제1 또는 제2 식각 마스크(도 8의 ‘110’, 도 10의 ‘120’)에 의해 형성된다. 이에 의해, 버퍼층 패턴(32), 절연막 패턴(34), 산화물 반도체 패턴(42) 및 데이터 배선(62, 65, 66, 67)의 소스 및 드레인 전극(65, 66)의 측면은 실질적으로 동일한 프로파일을 가질 수 있다. 또한, 버퍼층 패턴(32), 절연막 패턴(34), 산화물 반도체 패턴(42) 및 데이터 배선(62, 65, 66, 67)의 소스 및 드레인 전극(65, 66)의 측면 프로파일(profile)은 각각 연속적으로 형성될 수 있다.
데이터 배선(62, 65, 66, 67), 소스 및 드레인 전극 사이의 영역과 대응하는 산화물 반도체 패턴(42)의 상부 영역 및 게이트 절연층(30) 상에는 보호막(71)이 형성되어 있다. 예를 들어 보호막(71)은 산화규소(SiOx) 등으로 이루어진 무기 물질, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 보호막(71)이 예를 들어, 산화규소(SiOx)로 형성될 경우, 산화물 반도체 패턴(42)과 산화규소(SiOx) 층이 인접하게 배치됨으로써, 산화물 반도체 패턴(42)의 TFT 특성의 열화를 방지할 수 있게 된다.
한편, 보호막(71)은 게이트 절연층(30)과 동일한 식각 선택비를 가질 수 있다. 이에 의해, 게이트 패드(25)를 노출시키는 제2 콘택홀(75)의 측면 포로파일이 개선될 수 있어, 콘택 불량이 방지될 수 있다.
보호막(71)에는 드레인 전극 확장부(67)를 노출시키는 제1 콘택홀(77)이 형성되어 있다, 이에 의해, 후술할 화소 전극(82)과 드레인 전극 확장부(67)가 전기적으로 접속될 수 있다.
보호막(71) 상에는 화소의 모양을 따라 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 콘택홀(77)을 통하여 드레인 전극 확장부(67)와 전기적으로 연결되어 있다. 여기서 화소 전극(82)은 ITO 또는 IZO 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 이루어질 수 있다. 한편, 게이트 패드(25)부 상에는 화소 전극(82)과 동일한 물질을 포함하는 브릿지 전극(84)이 형성되어 있다. 브릿지 전극(84)은 게이트 패드(25)와 제2 콘택홀(75)을 통해 전기적으로 접속된다.
다음으로, 도 4를 참조하여, 본 발명의 제2 실시예에 의한 표시 장치를 설명한다. 도 4는 본 발명의 제2 실시예에 의한 표시 장치의 단면도를 나타낸 것이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 표시 장치(1)는 제1 표시 기판(100), 제2 표시 기판(200) 및 액정층(300)을 포함할 수 있다. 여기서, 제1 표시 기판(100)은 상기 설명한 제1 실시예에 따른 표시 기판(100)과 실질적으로 동일한 것으로 반복되는 설명은 생략하기로 한다.
제2 표시 기판(200)에 대해 설명한다. 절연 기판(210) 상에 빛샘 방지를 위한 블랙 매트릭스(220)가 형성된다. 블랙 매트릭스(220)는 화소 전극(92)과 대향하는 영역을 제외하고 형성되어 픽셀부(PX)를 정의할 수 있다. 이러한 블랙 매트릭스(220)는 불투명한 유기물질 또는 불투명한 금속으로 형성될 수 있다.
또한 절연 기판(210) 상에는 색 구현을 위한 컬러필터(230)가 형성된다. 컬러필터(230)는 색을 구현하기 위해 세부적으로 적색, 녹색 및 청색의 컬러필터로 형성된다. 컬러필터(230)는 각각 자신이 포함하고 있는 적색, 녹색 및 청색 안료를 통해 특정 파장의 광을 흡수 또는 투과시킴으로써 적색, 녹색 및 청색을 띄게 된다. 이때, 컬러필터(230)는 각각 투과한 적색, 녹색 및 청색 광의 가법혼색을 통해 다양한 색상을 구현한다. 한편, 도시되지는 않았지만, 컬러필터가 제1 표시 기판(100)에 형성될 수도 있다. 이 경우, 제2 표시 기판(200)에는 컬러필터가 형성되지 않을 것이다.
블랙 매트릭스(220)와 컬러필터(230) 상에는 이들 사이의 단차를 완화시키기 위한 오버코트(240)가 형성된다. 오버코트(240)는 투명한 유기물질로 형성되며 컬러필터(230)와 블랙 매트릭스(220)를 보호하고, 후술되는 공통 전극(250)과의 절연을 위해 형성된다.
공통 전극(250)은 오버코트(240)의 상부에 형성된다. 여기서, 공통 전극(250)은 인듐 주석 산화물(Indium Tin Oxide: 이하 ITO) 또는 인듐 아연 산화물(Indium Zinc Oxide: 이하 IZO)등과 같은 투명한 도전성 물질로 형성될 수 있다.
액정층(300)은 제1 표시 기판(100)과 제2 표시 기판(200) 사이에 개재된다. 화소 전극(82)과 공통 전극(250) 사이의 전압차에 의해 투과율이 조절된다.
다음으로, 도 1 내지 도 3 및 도 5 내지 도 14를 참조하여, 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 설명한다. 설명의 편의상, 이하에서는 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하거나 간략화한다. 도 5는 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 나타낸 순서도이고, 도 6 내지 도 14는 본 발명의 제3 실시예에 따른 표시 기판의 제조 과정을 공정별로 나타낸 단면도들이다.
먼저, 도 6에 도시된 바와 같이, 기판(10) 상에 게이트 및 스토리지 배선용 금속막(미도시)를 적층한 후, 이를 패터닝하여 게이트선(22), 게이트 전극(24), 게이트 패드(25), 스토리지 전극(27) 및 스토리지선(28)을 형성한다(S1010). 여기서, 게이트선(22), 게이트 전극(24), 게이트 패드(25), 스토리지 전극(27) 및 스토리지선(28)은 단일층 구조이거나 다중막 구조일 수 있다. 상기 게이트 및 스토리지 배선용 금속막은 스퍼터링(sputtering) 등의 방법을 이용하여 증착될 수 있다. 그리고 게이트 및 스토리지 배선용 금속막을 습식 식각 또는 건식 식각 방법으로 식각하여 게이트선(22), 게이트 전극(24), 게이트 패드(25), 스토리지 전극(27) 및 스토리지선(28)을 패터닝한다. 이때, 습식 식각의 경우, 인산, 질산, 초산 등의 식각액을 사용할 수 있다. 또한 건식 식각의 경우, 염소 계열의 식각 가스, 예를 들어 Cl2, BCl3 등을 사용할 수 있다. 여기서 건식 식각은 이방성 식각이므로, 게이트 배선용 다층 금속막을 건식 식각하는 경우 게이트 배선을 보다 미세하게 패터닝할 수 있다.
계속해서, 도 7a를 참조하면, 도 6의 결과물 상에 게이트 절연층(30), 버퍼층(31), 절연막(33), 산화물 반도체층(40) 및 데이터 배선용 도전막(60)을 순차적으로 형성한다(S1020). 이때, 버퍼층(31)과 게이트 절연층(30)은 서로 다른 식각 선택비를 가질 수 있다. 또한, 절연막(33)과 버퍼층(31)은 서로 다른 식각 선택비를 가질 수 있다.
게이트 절연층(30), 버퍼층(31) 및 절연막(33)은 예를 들어, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD, PECVD) 또는 리액티브 스퍼터링(reactive sputtering)을 이용하여 증착될 수 있다. 이때, 게이트 절연층(30)은 예를 들어, 산화규소(SiOx)로 형성될 수 있다. 또한, 버퍼층(31)은 데이터 배선용 도전막(60)을 식각할 때 사용되는 염소 계열의 식각 가스에 반응하는 물질로 형성될 수 있다. 버퍼층(31)은 예를 들어 질화규소(SiNx)로 형성될 수 있다. 또한, 절연막(33)은 산화물 반도체 패턴(42)의 열화를 방지할 수 있는 물질로 형성될 수 있다. 절연막(33)은 예를 들어, 산화규소(SiOx)로 형성될 수 있다. 한편, 절연막(33) 상에 산화물 반도체층(40) 및 데이터 배선용 도전막(60)을 예를 들어, 스퍼터링을 이용하여 연속적으로 증착한다.
한편, 상술한 바와 같이, 버퍼층(31)의 두께(t1)은 데이터 배선용 도전막(60)의 두께(t2)에 비례하여 형성될 수 있다. 한편, 도 7b에 도시된 바와 같이. 데이터 배선용 도전막(60)이 다층의 도전막(60-1, 60-2, 60-3)을 포함하는 다중막 구조일 경우, 다층의 도전막(60-1, 60-2, 60-3) 중에서 염소 계열의 식각 가스에 취약한 도전 물질을 포함하는 도전막의 두께에 비례할 수 있다. 에를 들어, 데이터 배선용 도전막(60)이 제1 내지 제3 도전막(60-1, 60-2, 60-3)을 포함하는 삼중막 구조이고, 제2 도전막(60-2)이 염소 계열의 식각 가스에 취약한 물질을 포함한다고 가정하자. 이때, 버퍼층(31)의 두께(t1)는 제2 도전막(60-2)의 두께(t3)에 비례할 수 있다. 여기서, 제2 도전막(60-2)은 예를 들어, 알루미늄(Al)으로 이루어질 수 있고, 제1 및 제3 도전막(60-1, 60-3)은 몰리브덴(Mo)으로 이루어질 수 있다. 한편, 버퍼층(31)의 두께와 데이터 배선용 도전막(60)의 두께와의 관계에 대한 이유는 상술하였는바, 반복되는 설명은 생략하기로 한다.
이어서, 도 7a 및 7b를 참조하면, 데이터 배선용 도전막(60) 상에 포토레지스트막(100)을 형성한다. 포토레지스트막(100)은 예를 들어, 회전 코팅법에 의해 기판(10) 상에 포토레지스트가 도포된 후, 소프트 베이크(soft bake) 공정을 거쳐 형성될 수 있다.
계속해서, 도 8을 참조하면, 마스크를 통하여 포토레지스트막(100)에 빛을 조사한 후 현상하여, 제1 두께 영역(114) 및 제2 두께 영역(112)을 포함하는 제1 식각 마스크(110)를 형성한다(S1030).
이때, 제1 두께 영역(114)은 박막 트랜지스터의 채널부(C), 즉 소스 전극(도 2의 65)과 드레인 전극(도 2의 66) 사이에 위치한다. 제2 두께 영역(112)은 제1 두께 영역(114)의 양측에 위치한다. 이때, 제2 두께 영역(112)은 제1 두께 영역(114) 보다 두껍게 형성되도록 한다. 한편, 박막 트랜지스터의 채널부(C)와 데이터 배선부(A)를 제외한 기타 부분(B)의 포토레지스트막은 모두 제거된다. 이때 채널부(C)에 남아 있는 제1 두께 영역(114)의 두께와 데이터 배선부(A)에 남아 있는 제2 두께 영역(112)의 두께의 비는 식각 공정에서의 공정 조건에 따라 다를 수 있다.
이와 같이, 위치에 따라 서로 다른 두께를 포함하는 제1 식각 마스크(110)를 형성하는 방법으로 여러 가지가 있을 수 있다. 빛 투과량을 조절하기 위하여 주로 슬릿(slit), 격자 형태의 패턴 또는 반투명막을 이용한 마스크를 사용할 수 있다. 또한 리플로우가 가능한 물질로 이루어진 포토레지스트막을 이용하여 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 포토레지스트막이 잔류하지 않는 부분으로 포토레지스트막의 일부를 흘러내리도록 함으로써 이러한 제1 두께 영역(114)을 형성할 수도 있다.
계속해서, 도 9를 참조하면, 제1 식각 마스크(110)을 이용하여 데이터 배선용 도전막(60) 및 산화물 반도체층(40)을 식각하여, 데이터 배선용 도전막 패턴(61) 및 산화물 반도체 패턴(42)을 형성한다(S1040). 이러한 식각은 습식 식각 또는 건식 식각을 이용할 수 있으며, 습식 식각의 경우 인산, 질산, 초산 등의 식각액을 사용할 수 있고, 건식 식각의 경우 염소 계열의 식각 가스, 예를 들어 Cl2, BCl3 등을 사용할 수 있다.
이렇게 하면, 도 9에 도시된 바와 같이, 데이터 배선용 도전막 패턴(61)과 산화물 반도체 패턴(42)만이 남고 산화물 반도체 패턴(42) 및 데이터 배선용 도전막 패턴(61)을 제외한 기타 부분의 데이터 배선용 도전막(60) 및 산화물 반도체층(40)은 모두 제거되어 그 하부의 절연막(33)이 노출된다. 이 때 남은 데이터 배선용 도전막 패턴(61)은 소스 전극(도 2의 65) 및 드레인 전극(도 2의 66)으로 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(도 1 및 도 2의 62, 65, 66, 67)의 형태와 동일하다.
계속해서, 도 10을 참조하면, 제1 식각 마스크(110)를 에치백(etch-back)하여 제1 식각 마스크(110)의 제1 두께 영역(114)을 제거한다. 이에 의해, 제2 식각 마스크(120)를 형성한다(S1050). 이때, 제1 두께 영역(114)이 제거됨으로써, 제1 두께 영역(114)에 대응하는 데이터 배선용 도전막 패턴(61)의 일부 영역이 노출된다.
계속해서, 도 11을 참조하면, 제2 식각 마스크(120)를 이용하여 절연막(33)을 식각하여 절연막 패턴(34)을 형성한다. 절연막(33)은 예를 들어, 건식 식각 방법으로 식각될 수 있다. 이때, 산화물 반도체 패턴(42)의 하부에 대응하는 절연막(33)의 영역을 제외하고, 나머지 영역의 절연막(33)이 모두 제거된다. 즉, 게이트 패드(25) 및 픽셀부(PX) 상에 형성된 절연막(33)은 제거된다. 이에 의해, 절연막 패턴(34)의 하부에 대응하는 버퍼층(31)의 일부 영역을 제외하고, 버퍼층(31)이 노출된다.
계속해서, 도 12를 참조하면, 제2 식각 마스크에 의해 노출된 데이터 배선용 도전막 패턴(61)을 식각하여 소스 및 드레인 전극(65, 66)을 형성한다. 이때, 데이터 배선용 도전막 패턴(61)을 식각하는 과정에서 산화물 반도체 패턴(42)의 채널부의 일부가 식각될 수 있다. 또한, 버퍼층(31)을 식각하여 버퍼층 패턴(32)을 형성한다(S1060). 이때, 건식 식각 방법으로 데이터 배선용 도전막 패턴(61)을 식각할 수 있다.
한편, 식각 가스로는 염소 계열의 식각 가스, 예를 들어 Cl2, BCl3 등을 사용할 수 있다. 여기서 건식 식각은 이방성 식각이므로, 데이터 배선용 도전막 패턴(61)을 건식 식각하는 경우 데이터 배선을 보다 미세하게 패터닝할 수 있다. 만일 본 단계에서 등방성 식각인 습식 식각 방법으로 데이터 배선용 도전막 패턴(61)을 식각하는 경우, 이미 외부로 노출된 데이터 배선용 도전막 패턴(61)의 측부도 식각될 수 있기 때문에 데이터 배선(62, 65, 66, 67)이 과식각(over-etch)되어서 정밀한 미세 패턴을 구현하기 어려울 수 있다.
한편, 데이터 배선용 도전막 패턴(61)이 알루미늄(Al)을 포함할 경우, 데이터 배선용 도전막 패턴(61)을 식각하는 과정에서 염소 계열의 식각 가스는 알루미늄에 흡착되어 알루미늄을 부식시킬 수 있다. 이때, 버퍼층(31)이 염소 계열의 식각 가스와 반응함으로써, 염소 계열의 식각 가스가 알루미늄에 흡착되는 것을 방지할 수 있다. 이때, 버퍼층(31)은 버퍼층(31)의 영역 중 절연막 패턴(34)의 하부에 대응하는 영역을 제외하고 상기 염소 계열의 식각 가스와 반응할 수 있다. 이에 의해, 절연막 패턴(34)의 하부에 대응하는 영역의 버퍼층(31)을 제외한 버퍼층(31)이 제거되어, 버퍼층 패턴(32)이 형성된다. 이때, 게이트 패드(25) 및 픽셀부(PX)상의 버퍼층(31)도 제거된다. 한편, 상술한 바와 같이 버퍼층(31)에 의해 데이터 배선용 도전막 패턴(61)이 알루미늄(Al)을 포함할 경우, 알루미늄(Al)의 부식을 효과적으로 방지할 수 있다.
한편, 제1 또는 제2 식각 마스크에 의해 형성되는 버퍼층 패턴(32), 절연막 패턴(34), 산화물 반도체 패턴(42) 및 데이터 배선(62, 65, 66, 67)의 측면은 실질적으로 동일한 프로파일을 가질 수 있다. 또한,
제1 또는 제2 식각 마스크에 의해 형성되는 버퍼층 패턴(32), 절연막 패턴(34), 산화물 반도체 패턴(42) 및 데이터 배선(62, 65, 66, 67)의 측면의 프로파일은 각각 연속적으로 형성될 수 있다.
계속해서, 도 13을 참조하면, 도 12의 제2 식각 마스크(120)를 제거하고, 제2 식각 마스크(120)가 제거된 기판(10)의 전면 상에 보호막(71)을 형성한다. 이때, 보호막(71)은 이후의 공정에서 형성될 제2 콘택홀(도 14의 ‘75’참조)의 측면 프로파일이 양호하게 형성될 수 있도록 게이트 절연층(30)과 동일한 식각 선택비를 갖는 물질로 형성될 수 있다. 예를 들어, 게이트 절연층(30)이 산화규소(SiOx)로 형성될 경우, 보호막(71)도 산화규소(SiOx)로 형성될 수 있다.
계속해서, 도 14를 참조하면, 보호막(71)에 제1 콘택홀(77) 및 제2 콘택홀(75)를 형성한다. 제1 콘택홀(77)은 드레인 전극 확장부(67)를 노출시킨다. 한편, 제2 콘택홀(75)은 게이트 패드(25)를 노출시킨다.
계속해서, 도 2를 참조하면, 도 14의 결과물 상에, 예를 들어 ITO 또는 IZO와 같은 도전체를 스퍼터링 방법에 의해 증착하고 패터닝하여 픽셀부 상에 화소 전극(82)과 게이트 패드(25) 상에 브릿지 전극(84)을 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 22: 게이트 선
24: 게이트 전극 25: 게이트 패드
30: 게이트 절연층 32: 버퍼층 패턴
34: 절연막 패턴 42: 산화물 반도체 패턴 62: 데이터선 65: 소스 전극
66: 드레인 전극 71: 보호막
82: 화소 전극 84: 브릿지 전극

Claims (28)

  1. 픽셀부가 정의된 기판;
    상기 기판 상에 형성된 게이트 전극 및 게이트 패드;
    상기 게이트 전극 및 게이트 패드 상에 형성된 게이트 절연층;
    상기 게이트 전극과 중첩되고, 상기 게이트 절연층 상에 형성된 버퍼층 패턴;
    상기 버퍼층 패턴 상에 형성된 절연막 패턴;
    상기 절연막 패턴 상에 형성된 산화물 반도체 패턴;
    상기 산화물 반도체 패턴 상에 형성된 소스 전극; 및
    상기 산화물 반도체 패턴 상에 상기 소스 전극과 분리되어 형성된 드레인 전극을 포함하되
    상기 버퍼층 패턴, 상기 절연막 패턴, 상기 산화물 반도체 패턴, 상기 소스 전극 및 상기 드레인 전극의 측면은 동일한 프로파일을 갖는 표시 기판.
  2. 삭제
  3. 제1 항에 있어서,
    상기 버퍼층 패턴의 두께는 상기 소스 또는 드레인 전극의 두께에 비례하는 표시 기판.
  4. 제3 항에 있어서,
    상기 소스 및 드레인 전극은 다층의 도전막 패턴을 포함하되, 상기 다층의 도전막 패턴중 적어도 하나는 알루미늄을 포함하는 표시 기판.
  5. 제4 항에 있어서,
    상기 버퍼층 패턴의 두께는 상기 알루미늄을 포함하는 상기 도전막 패턴의 두께에 비례하는 표시 기판.
  6. 제1 항에 있어서,
    상기 소스 및 드레인 전극, 상기 소스 및 드레인 전극 사이의 영역과 대응되는 산화물 반도체 패턴의 영역 및 상기 게이트 절연층 상에 형성된 보호막을 더 포함하는 표시 기판.
  7. 제6 항에 있어서,
    상기 보호막과 상기 게이트 절연층은 동일한 식각 선택비를 갖는 표시 기판.
  8. 제7 항에 있어서,
    상기 게이트 패드를 노출시키도록 상기 보호막과 상기 게이트 절연층에 형성된 콘택홀을 더 포함하는 표시 기판.
  9. 제1 항에 있어서,
    상기 버퍼층 패턴과 상기 게이트 절연층 또는 상기 절연막 패턴의 식각 선택비가 서로 다른 표시 기판.
  10. 제9 항에 있어서,
    상기 버퍼층 패턴은 질화 규소(SiNx)를 포함하고, 상기 게이트 절연층 및 절연막 패턴은 산화 규소(SiOx)를 포함하는 표시 기판.
  11. 제1 항에 있어서,
    상기 절연막 패턴 및 상기 버퍼층 패턴과 상기 픽셀부는 서로 중첩되지 않는 표시 기판.
  12. 제11 항에 있어서,
    상기 픽셀부에 위치하는 화소 전극을 더 포함하되, 상기 화소 전극은 상기 게이트 절연층과 중첩되는 표시 기판.
  13. 제1 항에 있어서,
    상기 산화물 반도체 패턴은 상기 소스 및 드레인 전극이 분리된 영역에 의해 노출된 채널부를 포함하되, 상기 채널부는 기판 방향으로 리세스된 표시 기판.
  14. 픽셀부가 정의된 기판 상에 게이트 전극 및 게이트 패드를 형성하는 단계;
    상기 게이트 전극 및 게이트 패드 상에 게이트 절연층, 버퍼층, 절연막, 산화물 반도체층 및 데이터 배선용 도전막을 순차적으로 형성하는 단계;
    상기 게이트 전극과 중첩되고, 상기 데이터 배선용 도전막 상에, 제1 두께 영역과 상기 제1 두께 영역 양측에 상기 제1 두께보다 두꺼운 제2 두께 영역을 포함하는 제1 식각 마스크를 형성하는 단계;
    상기 제1 식각 마스크를 사용하여 상기 데이터 배선용 도전막 및 상기 산화물 반도체층을 식각하여 데이터 배선용 도전막 패턴 및 산화물 반도체 패턴을 형성하는 단계;
    상기 제1 식각 마스크의 상기 제1 두께 영역을 제거하여 제2 식각 마스크를 형성하는 단계; 및
    상기 제2 식각 마스크를 이용하여 상기 데이터 배선용 도전막 패턴을 식각하여 소스 및 드레인 전극을 형성하고, 상기 버퍼층을 식각하여 버퍼층 패턴을 형성하고, 상기 절연막을 식각하여 절연막 패턴을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  15. 제14 항에 있어서,
    상기 버퍼층의 두께는 상기 데이터 배선용 도전막의 두께에 비례하는 표시 기판의 제조 방법.
  16. 제15 항에 있어서,
    상기 데이터 배선용 도전막은 다층의 도전막을 포함하되, 상기 다층의 도전막 중 적어도 하나는 알루미늄을 포함하는 표시 기판의 제조 방법.
  17. 제16 항에 있어서,
    상기 버퍼층의 두께는 상기 다층의 도전막 중에서, 알루미늄을 포함하는 도전막의 두께에 비례하는 표시 기판의 제조 방법.
  18. 제15 항에 있어서,
    상기 데이터 배선용 도전막 패턴은 건식 식각의 방법으로 식각되는 표시 기판의 제조 방법.
  19. 제18 항에 있어서,
    상기 건식 식각은 염소 계열의 식각 가스를 사용하는 표시 기판의 제조 방법.
  20. 제14 항에 있어서,
    상기 버퍼층 패턴 및 상기 절연막 패턴을 형성하는 단계에서, 상기 게이트 패드 및 상기 픽셀부 상의 버퍼층 및 절연막이 제거되는 표시 기판의 제조 방법.
  21. 제20 항에 있어서,
    상기 게이트 패드 상에 보호막을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  22. 제21 항에 있어서,
    상기 게이트 패드를 노출시키도록 상기 보호막 및 상기 게이트 절연층을 식각하여 콘택홀을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  23. 제22 항에 있어서,
    상기 보호막과 상기 게이트 절연층은 동일한 식각 선택비를 갖는 표시 기판의 제조 방법.
  24. 제14 항에 있어서,
    상기 버퍼층과 상기 게이트 절연층 또는 상기 절연막의 식각 선택비가 서로 다른 표시 기판의 제조 방법.
  25. 제24 항에 있어서,
    상기 버퍼층은 질화 규소(SiNx)를 포함하고, 상기 게이트 절연층 및 절연막은 산화 규소(SiOx)를 포함하는 표시 기판의 제조 방법.
  26. 제14 항에 있어서,
    상기 소스 및 드레인 전극을 형성하는 단계는, 상기 소스 및 드레인 전극 사이에 간극을 형성하는 것을 더 포함하는 표시 기판의 제조 방법.
  27. 제26 항에 있어서,
    상기 산화물 반도체 패턴은 상기 간극과 중첩되는 채널부를 포함하되, 상기 채널부는 상기 기판 방향으로 리세스된 표시 기판의 제조 방법.
  28. 픽셀부가 정의된 기판과, 상기 기판 상에 형성된 게이트 전극 및 게이트 패드와, 상기 게이트 전극 및 게이트 패드 상에 형성된 게이트 절연층과, 상기 게이트 전극과 중첩하도록 상기 게이트 절연층 상에 형성된 버퍼층 패턴과, 상기 버퍼층 패턴 상에 형성된 절연막 패턴과, 상기 절연막 패턴 상에 형성된 산화물 반도체 패턴과, 상기 산화물 반도체 패턴 상에 형성된 소스 전극과, 상기 산화물 반도체 패턴 상에 상기 소스 전극과 분리되어 형성된 드레인 전극을 포함하는 제1 표시 기판;
    상기 제1 표시 기판과 대향하는 제2 표시 기판; 및
    상기 제1 및 제2 표시 기판 사이에 위치하는 액정층을 포함하되
    상기 버퍼층 패턴, 상기 절연막 패턴, 상기 산화물 반도체 패턴, 상기 소스 전극 및 상기 드레인 전극의 측면은 동일한 프로파일을 갖는 표시 장치.
KR1020100111038A 2010-11-09 2010-11-09 표시 기판, 표시 장치 및 이의 제조 방법 KR101820372B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100111038A KR101820372B1 (ko) 2010-11-09 2010-11-09 표시 기판, 표시 장치 및 이의 제조 방법
US13/277,114 US8836877B2 (en) 2010-11-09 2011-10-19 Display substrate, display device, and method of manufacturing the display substrate
US14/455,771 US9418861B2 (en) 2010-11-09 2014-08-08 Method of manufacturing a display substrate using two etch masks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111038A KR101820372B1 (ko) 2010-11-09 2010-11-09 표시 기판, 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120049661A KR20120049661A (ko) 2012-05-17
KR101820372B1 true KR101820372B1 (ko) 2018-01-22

Family

ID=46019327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111038A KR101820372B1 (ko) 2010-11-09 2010-11-09 표시 기판, 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US8836877B2 (ko)
KR (1) KR101820372B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402593B (zh) * 2010-12-30 2013-07-21 Ind Tech Res Inst 畫素陣列的製作方法
TWI441198B (zh) * 2011-12-30 2014-06-11 Au Optronics Corp 面板及其製法
KR101451403B1 (ko) 2012-06-26 2014-10-23 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP2014032399A (ja) * 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
US9660004B2 (en) * 2014-03-21 2017-05-23 Apple Inc. Flexible displays with strengthened pad area
JP6335652B2 (ja) * 2014-05-27 2018-05-30 三菱電機株式会社 表示装置、薄膜トランジスタの製造方法
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109656069A (zh) 2017-10-11 2019-04-19 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
KR20200098750A (ko) * 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
CN114868077B (zh) * 2020-10-28 2023-09-19 京东方科技集团股份有限公司 驱动背板及其制备方法和显示模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057672A1 (en) * 2007-08-31 2009-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US20100109003A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262954B1 (ko) * 1997-09-03 2000-08-01 구본준 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
JP3998320B2 (ja) 1998-03-31 2007-10-24 三洋電機株式会社 液晶表示装置の膜厚設定方法及び液晶表示装置
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101319326B1 (ko) 2007-01-17 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조방법
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057672A1 (en) * 2007-08-31 2009-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US20100109003A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US9418861B2 (en) 2016-08-16
US8836877B2 (en) 2014-09-16
US20120113346A1 (en) 2012-05-10
US20140349445A1 (en) 2014-11-27
KR20120049661A (ko) 2012-05-17

Similar Documents

Publication Publication Date Title
KR101820372B1 (ko) 표시 기판, 표시 장치 및 이의 제조 방법
JP6204517B2 (ja) 表示基板
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2016195039A1 (ja) アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
KR101666368B1 (ko) 표시 기판, 표시 장치 및 이의 제조 방법
US20080176364A1 (en) Method of manufacturing thin film transistor substrate
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100070081A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US8884286B2 (en) Switching element, display substrate and method of manufacturing the same
KR20110084760A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20150214374A1 (en) Circuit board and display device
US8558230B2 (en) Thin film transistor substrate and method of fabricating the same
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
KR101571124B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102111067B1 (ko) 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
KR101707039B1 (ko) 표시 기판
KR101496204B1 (ko) 액정 표시 장치 제조 방법
KR20100070085A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100127051A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right