KR20100075058A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100075058A
KR20100075058A KR1020080133660A KR20080133660A KR20100075058A KR 20100075058 A KR20100075058 A KR 20100075058A KR 1020080133660 A KR1020080133660 A KR 1020080133660A KR 20080133660 A KR20080133660 A KR 20080133660A KR 20100075058 A KR20100075058 A KR 20100075058A
Authority
KR
South Korea
Prior art keywords
data line
semiconductor layer
electrode
thin film
film transistor
Prior art date
Application number
KR1020080133660A
Other languages
English (en)
Inventor
윤여건
김주한
김희준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080133660A priority Critical patent/KR20100075058A/ko
Publication of KR20100075058A publication Critical patent/KR20100075058A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

안정성 및 동작 특성이 개선된 박막 트랜지스터 기판 및 그 제조 방법이 제공된다. 상기 박막 트랜지스터 기판은 절연 기판 상에 형성된 반도체층, 반도체층 상에 형성된 데이터 배선으로서, 데이터선과, 데이터선으로부터 분지된 소스 전극과, 소스 전극으로부터 이격된 드레인 전극을 포함하는 데이터 배선, 소스 전극 및 드레인 전극 상에, 반도체층과 오버랩되도록 형성된 게이트 전극, 및 데이터선 상에, 데이터선의 적어도 일부와 오버랩되도록 형성된 쉴드 패턴(shield pattern)을 포함한다.
박막 트랜지스터 기판, 쉴드 패턴(shield pattern), 데이터선, 커플링

Description

박막 트랜지스터 기판 및 그 제조 방법{Thin film transistor array substrate and method thereof}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 개재되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 제1 및 제2 기판에 각각 구비되어 있는 형태이다. 이 중에서도, 제1 기판(즉, 박막 트랜지스터 기판)에는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있고 제2 기판에는 하나의 공통 전극이 기판 전면을 덮고 있다.
이러한 액정 표시 장치에서 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터 를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 포함하는 다수의 배선을 기판 상에 형성한다.
그런데, 종래의 액정 표시 장치는 데이터선과 화소 전극의 커플링에 의해서, 데이터선에 인가되는 전압이 변할 때 화소 전극에 인가되어 있는 전압이 같이 변하게 되는 문제가 있었다.
본 발명이 해결하고자 하는 과제는, 안정성 및 동작 특성이 향상된 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 안정성 및 동작 특성이 향상된 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 박막 트랜지스터 기판의 일 태양(aspect)는, 절연 기판 상에 형성된 반도체층, 반도체층 상에 형성된 데이터 배선으로서, 데이터선과, 데이터선으로부터 분지된 소스 전극과, 소스 전극으로부터 이격된 드레인 전극을 포함하는 데이터 배선, 소스 전극 및 드레인 전극 상에, 반도체층과 오버랩되도록 형성된 게이트 전극, 및 데이터선 상에, 데이터선의 적어도 일부와 오버랩되도록 형성된 쉴드 패턴(shield pattern)을 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 박막 트랜지스터 기판의 제조 방 법의 일 태양(aspect)은, 절연 기판 상에 반도체층을 형성하는 단계, 반도체층 상에 형성된 데이터 배선을 형성하되, 데이터선과, 데이터선으로부터 분지된 소스 전극과, 소스 전극으로부터 이격된 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 소스 전극 및 드레인 전극 상에, 반도체층과 오버랩되도록 게이트 전극을 형성하는 단계, 및 데이터선 상에, 데이터선의 적어도 일부와 오버랩되도록 쉴드 패턴(shield pattern)을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
본 명세서에서 사용되는 용어인 "박막 트랜지스터 기판" 은 박막 트랜지스터를 적어도 하나 포함하는 기판을 말하며, 박막 트랜지스터와 기판 사이에 다른 구조물이 개재되어 있거나, 그 위에 다른 구조물이 형성되어 있는 경우를 배제하지 않는다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다. 도 2는 도 1의 A-A', B-B'를 따라 절단한 단면도이다. 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에서는 게이트 전극이 산화물 반도체층 위에 배치된 탑 게이트 구조(top gate structure)를 채택한다.
도 1 및 도 2를 참조하면, 절연 기판(10) 상에 산화물 반도체층(50)이 형성되어 있다. 산화물 반도체층(50)은 Zn, In, Ga, Sn 및 이들의 조합에서 선택된 물질의 산화물로 이루어질 수 있다. 예를 들어, 산화물 반도체층(50)으로는 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, 또는 GaInZnO 등의 혼합 산화물이 사용될 수 있다.
이러한 산화물 반도체층(50)은 수소화 비정질 규소에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도 크고, 온/오프 전류비가 105 내지 108 의 값을 가짐으로써 뛰어난 반도체 특성을 가지고 있다. 또한 산화물 반도체층(50)의 경우, 가시광에 대하여 누설 광전류가 잘 발생하지 않는다. 따라서 산화물 박막 트랜지스터의 순간 잔상을 방지할 수 있고, 산화물 박막 트랜지스터 하부에 광차단막을 형성할 필요가 없으므로 액정 표시 장치의 개구율을 높일 수 있다. 산화물 반도체의 특성을 향상시키기 위해 주기율표상의 3족, 4족, 5족 또는 전이원소가 추가로 포함될 수 있다.
또한, 이러한 산화물 반도체층(50)을 구성하는 물질들은 후술하는 데이터 배선(22, 25, 26)과의 오믹 콘택(Ohmic contact) 특성이 좋으므로 별도로 오믹 콘택 층을 형성할 필요가 없으므로 공정 시간을 단축할 수 있다. 또한, 산화물 반도체층(50)은 비정질 상태이지만 높은 전하의 유효 이동도를 가지고 있고, 기존 비정질 규소의 제조 공정을 그대로 적용할 수 있어서 대면적 표시 장치에 대하여 적용할 수 있다.
한편, 산화물 반도체층(50) 상에 데이터 배선(22, 25, 26)이 형성되어 있다. 데이터 배선(22, 25, 26)은 세로 방향으로 형성되어 데이터 신호를 전달하는 데이터선(22), 데이터선(22)으로부터 가로 방향으로 분지되고 다시 세로 방향으로 휘어진 소스 전극(25), 소스 전극(25)으로부터 이격된 드레인 전극(26)을 포함한다.
데이터선(22)은 다른 층 또는 외부 장치와 접속하기 용이하도록 끝단(미도시)이 확장된 형상을 가질 수 있다. 데이터 신호를 생성하는 데이터 구동 회로가 기판(10)에 집적되어 있는 경우에는 데이터선(22)이 데이터 구동 회로에 직접 연결될 수 있다. 데이터선(22)에 연결되어 있는 소스 전극(25)은 데이터선(22)에 인가된 데이터 신호를 박막 트랜지스터에 입력하는 입력 전극이며, 드레인 전극(26)은 출력 전극으로서의 역할을 한다.
이러한 데이터 배선(22, 25, 26)은 산화물 반도체층(50)과 직접 접촉하여 오믹 콘택(Ohmic contact)을 형성하는 물질로 구성될 수 있다. 데이터 배선(22, 25, 26)이 산화물 반도체층(50)을 구성하는 물질보다 일함수(work function)가 작은 물질로 이루어지면 두 층간에 오믹 콘택이 이루어질 수 있다. 따라서 산화물 반도체층(50)의 일함수가 약 5 eV 이상, 예를 들어 약 5.1 내지 5.3eV인 경우에는, 데이터 배선(22, 25, 26)의 일함수가 약 5.3eV 이하가 되는 물질로 형성할 수 있다. 또 한, 데이터 배선(22, 25, 26)과 산화물 반도체층(50)의 일함수 값의 차이가 약 1.5eV이하인 것이 접촉 저항 특성 향상에 보다 적합할 수 있다. 따라서, 산화물 반도체층(50)과 오믹 콘택을 이루기 위하여 데이터 배선(22, 25, 26)은 하기 표 1에 나타난 바와 같이 Ni, Co, Ti, Ag, Cu, Mo, Al, Be, Nb, Au, Fe, Se, 또는 Ta 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한 상기 금속에 Ti, Zr, W, Ta, Nb, Pt, Hf, O, N에서 선택된 하나이상의 원소가 포함된 합금도 적용 가능하다.
이하 표 1은 데이터 배선(22, 25, 26)으로 사용되는 금속 물질의 일함수를 나타낸 표이다.
[표 1]
금속 Ni Co Ti Ag Cu Mo
일함수(eV) 5.01 5.0 4.7 4.73 4.7 4.5
금속 Al Be Nb Au Fe Se
일함수(eV) 4.08 5.0 4.3 5.1 4.5 5.11
한편 산화물 반도체층(50)은 Al, Cu, Ag 등의 금속과 직접 접촉할 경우 상호간의 반응 내지는 확산에 의해 이들 금속을 데이터 배선(22, 25, 26)으로 채용한 산화물 박막 트랜지스터의 특성이 나빠질 수 있다. 따라서, 데이터 배선(22, 25, 26)을 이중막 또는 삼중막 구조로 형성할 수 있다.
데이터 배선(22, 25, 26)으로 Al 또는 Al에 Nd, Sc, C, Ni, B, Zr, Lu, Cu, Ag 등이 함유된 합금을 적용할 경우, Al 또는 Al 합금의 상부 및/또는 하부에 이종막이 적층된 다층막이 적용될 수 있다. 예를 들면, Mo(Mo 합금)/Al(Al 합금), Ti(Ti 합금)/Al(Al 합금), Ta(Ta 합금)/Al(Al 합금), Ni(Ni 합금)/Al(Al 합금), Co(Co 합금)/Al(Al 합금) 등과 같은 이중막 또는 Ti(Ti 합금)/Al(Al 합금)/Ti(Ti 합금), Ta(Ta 합금)/ Al(Al 합금)/Ta(Ta 합금), Ti(Ti 합금)/Al(Al 합금)/TiN, Ta(Ta 합금)/Al(Al 합금)/TaN, Ni(Ni 합금)/Al(Al 합금)/Ni(Ni 합금), Co(Co 합금)/Al(Al 합금)/Co(Co 합금), Mo(Mo 합금)/Al(Al 합금)/Mo(Mo 합금) 등과 같은 삼중막이 적용될 수 있다. 합금으로 표시된 물질들에는 Mo, W, Nb, Zr, V, O, N 등이 첨가되어 있을 수 있다.
한편 데이터 배선(22, 25, 26)으로 Cu 또는 Cu 합금을 적용할 경우에는, 데이터 배선(22, 25, 26)과 화소 전극(110)과의 오믹 콘택 특성은 큰 문제가 없기 때문에 데이터 배선(22, 25, 26)으로 Cu 또는 Cu 합금막과 산화물 반도체층(50)의 사이에 Mo, Ti 또는 Ta를 포함하는 막이 적용된 이중막이 적용될 수 있다. 예를 들면, Mo(Mo 합금)/Cu, Ti(Ti 합금)/Cu, TiN(TiN 합금)/Cu, Ta(Ta 합금)/Cu, TiOx/Cu 등과 같은 이중막이 적용될 수 있다.
한편, 데이터 배선(22, 25, 26) 상에 저유전율(low-k) 절연 패턴(32, 35, 36)이 형성되어 있다. 저유전율 절연 패턴(35)은 다양한 물질이 가능하지만, SiOF, 유기고분자 불소 수지(PTFF), 폴리이미드계 수지(PIQTM, FLARETM), 수소함유 SOG, HSQ, 유기 SOG(R7) 등을 예로 들 수 있다.
한편, 산화물 반도체층(50), 데이터 배선(22, 25, 26), 저유전율 절연 패턴(32, 35, 36)은 산화물 박막 트랜지스터의 채널 영역을 제외하고는 서로 실질적으로 동일한 형상일 수 있다. 후술하겠으나(도 6 내지 도 12의 제조 방법(4매 마스크 공정) 참조), 산화물 반도체층(50), 데이터 배선(22, 25, 26), 저유전율 절연 패턴(32, 35, 36)은 하나의 식각 마스크를 이용하여 패터닝되기 때문이다. 따라서, 본 발명의 제1 실시예에서, 저유전율 절연 패턴(32, 35, 36)은 데이터 배선(22, 25, 26)을 따라 연장되어 형성될 수 있다. 또한, 데이터 배선(22, 25, 26)의 측벽과 저유전율 절연 패턴(32, 35, 36)의 측벽은 서로 연결되어 있을 수 있다.
물론, 제조 방법(예를 들어, 5매 마스크 공정)에 따라서, 산화물 반도체층(50), 데이터 배선(22, 25, 26), 저유전율 절연 패턴(32, 35, 36)은 다른 형상을 가질 수도 있다. 본 발명의 핵심 사상을 그대로 유지하면서 이 정도의 형태 변형을 하는 것은, 당업자에게 자명하다.
산화물 반도체층(50), 데이터 배선(22, 25, 26), 저유전율 절연 패턴(32, 35, 36)이 형성된 절연 기판(10) 상에 제1 보호막(80)이 형성되어 있다. 제1 보호막(80)은 예를 들어, 질화규소 또는 산화규소 등으로 이루어진 무기 물질, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 등으로 이루어질 수 있다. 또한, 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
제1 보호막(80) 상에는 게이트 배선(72, 74)이 형성되어 있다. 게이트 배선(72, 74)은 가로 방향으로 뻗어 데이터선(22)과 교차하며 화소를 정의하는 게이트선(72), 게이트선(72)으로부터 세로 방향으로 돌출되어 있는 게이트 전극(74)을 포함한다.
게이트선(72)은 게이트 신호를 인가받으며, 다른 층 또는 외부 장치와 접속하기 용이하도록 끝단(미도시)이 확장된 형상을 가질 수 있다.
이와 같은 게이트 배선(72, 74)은 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브 덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등으로 이루어질 수 있다. 또한, 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등의 내화성 금속으로 형성되고, 다른 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항을 갖는 알루미늄, 은, 구리 또는 이들의 합금 등으로 형성될 수 있다. 또, 알루미늄, 은, 구리 등을 포함하는 도전막의 상하부에 상기한 내화성 금속으로 이루어진 도전막을 형성될 수도 있으며 이에 제한되지 않는다. 하나의 예로서 몰리브덴/알루미늄/몰리브덴 삼중막을 들 수 있다.
또한, 데이터선(22) 상에는 쉴드 패턴(77)이 형성되어 있다. 특히, 쉴드 패턴(77)은 게이트 배선(72, 74)과 동일한 배선 레벨(interconnection level)에 형성되어 있을 수 있다. "a 배선과 b 배선이 동일한 배선 레벨에 있다"는 의미는, a배선과 b배선이 동일한 하부층 상에 형성되어 있다는 의미이다. 이러한 경우 대부분, a배선과 b배선은 동일한 공정을 통해서 동시에 형성되나, 그렇지 않아도 무관하다. 본 발명의 제1 실시예에서, 게이트 배선(72, 74)과 쉴드 패턴(77)은 제1 보호막(80) 상에 형성되어 있다. 게이트 배선(72, 74)과 쉴드 패턴(77)은 동시에 패터닝되어 형성되었으나, 이에 한정되는 것은 아니다.
쉴드 패턴(77)에는 커패시터 전압(Vcst) 또는 공통 전압(Vcom)이 연결되어 있을 수 있다. 공통 전압(Vcom)은 화소 전극(110)에 인가되는 전압을 의미한다. 도 1에 도시되지 않았으나, 각 픽셀마다 유지 커패시터가 형성되어 있을 수 있다. 이러한 유지 커패시터에는 커패시터 전압(Vcst)이 인가된다. 커패시터 전압(Vcst)은 공통 전압(Vcom)과 동일하거나, 공통 전압(Vcom)보다는 낮은 레벨의 전압일 수 있다.
쉴드 패턴(77)은 게이트선(72)과 실질적으로 평행하게 형성되어 있는 배선(77a)과 연결될 수 있다. 이러한 배선(77a)을 통해서 쉴드 패턴(77)에 전압이 인가될 수 있다.
쉴드 패턴(77)은 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등으로 이루어질 수 있다. 또한, 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등의 내화성 금속으로 형성되고, 다른 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항을 갖는 알루미늄, 은, 구리 또는 이들의 합금 등으로 형성될 수 있다. 또, 알루미늄, 은, 구리 등을 포함하는 도전막의 상하부에 상기한 내화성 금속으로 이루어진 도전막을 형성될 수도 있으며 이에 제한되지 않는다. 하나의 예로서 몰리브덴/알루미늄/몰리브덴 삼중막을 들 수 있다.
게이트 배선(72, 74) 및 쉴드 패턴(77)이 형성된 절연 기판(10) 상에 제2 보호막(102)이 형성되어 있다. 제2 보호막(102)은 예를 들어, 질화규소 또는 산화규소 등으로 이루어진 무기 물질, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 등으로 이루어질 수 있다. 또한, 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
제2 보호막(102) 상에는 화소 전극(110)이 형성되어 있다. 또한, 제1 보호 막(80)과 제2 보호막(102)을 관통하는 컨택홀(86)이 형성되어 있고, 화소 전극(110)은 컨택홀(86)을 통해서 드레인 전극(26)과 전기적으로 연결된다.
본 발명의 제1 실시예에서, 커패시터 전압(Vcst) 또는 공통 전압(Vcom)이 인가되는 쉴드 패턴(77)은 데이터선(22) 상에, 데이터선(22)의 적어도 일부와 오버랩되도록 형성된다. 또한, 쉴드 패턴(77)의 적어도 일부는 화소 전극(110)과 오버랩되도록 형성될 수 있다.
이러한 쉴드 패턴(77)은 데이터선(22)과 화소 전극(110) 사이에 배치되어, 데이터선(22)과 화소 전극(110)의 커플링을 줄일 수 있다. 또한, 데이터선(22) 상에 저유전율 절연 패턴(32, 35, 36)이 형성되어 있기 때문에, 데이터선(22)과 화소 전극(110) 사이의 기생 커패시터 크기를 더 줄일 수 있다. 따라서, 데이터선(22)에 인가되는 전압의 변화에 따라, 화소 전극(110)에 인가되어 있는 전압이 같이 변하는 것을 줄일 수 있다.
또한, 쉴드 패턴(77)은 인접한 화소 전극(110) 사이의 영역에 배치되어 있기 때문에, 화소 전극(110) 사이로 광이 새는 것을 방지할 수 있다. 광이 새는 것을 방지하기 위해, 쉴드 패턴(77)은 인접한 화소 전극(110)과 오버랩되도록 형성될 수 있다.
따라서, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판은 동작특성 및 안정성이 향상된다.
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다. 도 4는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다. 도 5는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다. 도 1 및 도 2에서 언급된 내용과 동일 또는 대응되는 내용은 설명을 생략하도록 한다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에 형성된 박막 트랜지스터는 다결정 규소 반도체층(52)을 이용한다.
또한, 도 4를 참조하면, 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판에 형성된 박막 트랜지스터는 비정질 규소 반도체층(54)을 이용한다. 그런데, 비정질 규소 반도체층(54) 하부에는 광차단막(49)이 필요하다. 왜냐하면, 비정질 규소 반도체층(54)에 가시광선 대역의 광이 조사되면, 누설전류가 증가되기 때문이다. 광차단막(49)으로는 예를 들어, 금속막(아래) 및 절연막(위)의 적층물, 비정질 규소 반도체막(아래) 및 절연막(위)의 적층물, 유기막, 무기막을 사용할 수 있다. 여기서, 유기막과 무기막은 불투명할 수 있다. 또한, 비정질 규소 반도체막과 절연막의 적층물을 광차단막(49)으로 사용하면, 아래의 비정질 규소 반도체막이 광을 흡수하여, 비정질 규소 반도체층(54)까지 광이 전달되지 않게 된다.
도 5를 참조하면, 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판에 형성된 박막 트랜지스터는 저유전율 절연 패턴(32, 35, 36)을 사용하지 않는다. 도면으로는 표시하지 않았으나, 다결정 규소 반도체층(52), 비정질 규소 반도체층(54)을 사용한 박막 트랜지스터도 저유전율 절연 패턴(32, 35, 36)을 사용하지 않을 수 있다.
도 6 내지 도 12는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제 조 방법을 설명하기 위한 중간단계 도면들이다. 도 6 내지 도 12를 이용하여 설명한 방법은 4 마스크 공정을 설명한 것이나, 본 발명은 이에 한정되지 않는다. 예를 들어, 5 마스크 공정 등을 이용하여 공정 진행할 수도 있다.
도 6을 참조하면, 절연 기판(10) 상에 산화물 반도체 물질(50a), 데이터 배선용 도전물질(20a), 저유전율 절연물질(30a)을 순차적으로 형성한다. 이어서, 감광막(120)을 형성한다.
구체적으로, 산화물 반도체 물질(50a), 데이터 배선용 도전물질(20a)은 예를 들어 스퍼터링 방식을 이용하여 연속적으로 증착할 수 있다. 하나의 진공 챔버 내에 진공을 깨지 않고 연속적으로 증착함으로써 산화물 반도체 물질(50a)이 대기 중에서 산소에 영향을 받아서 특성이 저하되는 것을 방지할 수 있다.
여기서 산화물 반도체 물질(50a)으로는 Zn, In, Ga, Sn 및 이들의 조합으로 이루어진 그룹에서 선택된 물질의 산화물로 이루어진 산화물이 사용될 수 있다. 예를 들어 산화물 반도체 물질(50a)으로는 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaInZnO 등의 혼합 산화물이 사용될 수 있다. 또한 데이터 배선용 도전물질(20a)으로는 산화물 반도체 물질(50a)보다 일함수가 작은 금속물질이 사용될 수 있다. 예를 들어 데이터 배선용 도전물질(20a)은 Ni, Co, Ti, Ag, Cu, Mo, Al, Be, Nb, Au, Fe, Se, 또는 Ta 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한 상기 금속에 Ti, Zr, W, Ta, Nb, Pt, Hf, O, N에서 선택된 하나이상의 원소가 포함된 합금도 적용 가능하다.
저유전율 절연 물질(30a)은 예를 들어, 플라즈마 강화 화학 기상 증착 법(Plasma Enhanced CVD, PECVD) 또는 리액티브 스퍼터링(reactive sputtering)을 이용하여 증착한다.
도 7을 참조하면, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 감광막 패턴(122, 124)을 형성한다.
구체적으로, 감광막 패턴(122, 124) 중에서 박막 트랜지스터의 채널부(III), 즉 소스 전극(도 2의 25)과 드레인 전극(도 2의 26) 사이에 위치한 감광막 패턴(124)은 데이터 배선부(I), 즉 데이터 배선이 형성될 부분에 위치한 감광막 패턴(122)보다 두께가 얇게 되도록 한다. 채널부(III)와 데이터 배선부(I)를 제외한 기타 부분(II)의 감광막은 모두 제거한다. 이 때 채널부(III)에 남아 있는 감광막 패턴(124)의 두께와 데이터 배선부(I)에 남아 있는 감광막 패턴(122)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다를 수 있다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 빛 투과량을 조절하기 위하여 주로 슬릿(slit), 격자 형태의 패턴 또는 반투명막을 이용한 마스크를 사용할 수 있다. 또한 리플로우가 가능한 물질로 이루어진 감광막을 이용하여 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 이러한 얇은 두께의 감광막 패턴(124)을 형성할 수도 있다.
도 8을 참조하면, 저유전율 절연물질(30a), 데이터 배선용 도전물질(20a), 산화물 반도체 물질(50a)을 식각하여, 저유전율 절연물질(30b), 데이터 배선용 도 전패턴(20b), 산화물 반도체 물질(50b)을 형성한다.
예를 들어, 데이터 배선용 도전물질(20a)이 Al, Mo 등과 같은 금속이고 산화물 반도체 물질(50a)이 InZnO, GaInZnO인 경우, 인산, 질산, 초산 등의 식각액으로 일괄적으로 식각할 수 있다. 또한 데이터 배선용 도전물질(20a)이 Ti, Ta이고 산화물 반도체 물질(50a)이 InZnO, GaInZnO인 경우, 불산 및 탈이온수의 혼합 식각액으로 일괄적으로 식각할 수 있다.
도 9을 참조하면, 감광막 패턴(122, 124)을 에치백(etch-back)하여 채널부의 감광막 패턴(124)을 제거한다.
도 10을 참조하면, 감광막 패턴(122)를 이용하여 저유전율 절연물질(30b) 일부와, 데이터 배선용 도전패턴(20b)의 일부(채널부 영역)을 습식 식각 또는 건식 식각의 방법으로 제거하여 저유전율 절연 패턴(32, 35, 36), 데이터 배선(22, 25, 26)을 완성한다. 습식 식각의 경우 인산, 질산 및 초산의 혼합액, 불산(HF) 및 탈이온수(deionized water)의 혼합액 등의 식각액을 사용할 수 있다. 건식 식각의 경우 불소 계열의 식각 가스 또는 염소 계열의 식각 가스를 사용할 수 있다. 불소 계열의 식각 가스로는 SF6, CF4, XeF2, BrF2, ClF2 등이 있고, 염소 계열의 식각 가스로는 Cl2, BCl3, HCl 등이 있다.
이어서, 감광막 패턴(122)를 제거한다.
도 11에 도시된 바와 같이 상기 결과물 상에 제1 보호막(80)을 형성한다.
이어서, 제1 보호막(80) 상에, 게이트 배선용 도전물질을 형성한다. 상기 게 이트 배선용 도전물질을 식각하여 게이트선(72), 게이트 전극(74), 쉴드 패턴(77)을 동시에 형성한다.
도 12에 도시된 바와 같이, 게이트선(72), 게이트 전극(74), 쉴드 패턴(77)이 형성된 제1 보호막(80) 상에 제2 보호막(102)을 형성한다.
이어서. 제1 보호막(80) 및 제2 보호막(102)을 식각하여 드레인 전극의 일부를 노출하는 콘택홀(86)을 형성한다.
마지막으로, 도 2에 도시한 바와 같이, ITO, IZO 등과 같은 투명 도전체 또는 반사성 도전체를 증착하고 사진 식각하여 화소 전극(82)을 형성한다.
또한, 도 6 내지 도 12를 통해서 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법만을 설명하였으나, 상기 설명으로부터 본 발명이 속하는 당업자는 제2 내지 제4 실시예에 따른 박막 트랜지스터 기판의 제조 방법도 알 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다.
도 2는 도 1의 A-A', B-B'를 따라 절단한 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다.
도 4는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다.
도 5는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다.
도 6 내지 도 12는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 중간단계 도면들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22: 데이터선
25: 소스 전극 26: 드레인 전극
50: 산화물 반도체층 72: 게이트선
74: 게이트 전극 77: 쉴드 패턴
80: 제1 보호막 86: 컨택홀
102: 제2 보호막 110: 화소 전극

Claims (15)

  1. 절연 기판 상에 형성된 반도체층;
    상기 반도체층 상에 형성된 데이터 배선으로서, 데이터선과, 상기 데이터선으로부터 분지된 소스 전극과, 상기 소스 전극으로부터 이격된 드레인 전극을 포함하는 데이터 배선;
    상기 소스 전극 및 드레인 전극 상에, 상기 반도체층과 오버랩되도록 형성된 게이트 전극; 및
    상기 데이터선 상에, 상기 데이터선의 적어도 일부와 오버랩되도록 형성된 쉴드 패턴(shield pattern)을 포함하는 박막 트랜지스터 기판.
  2. 제 1항에 있어서,
    상기 게이트 전극과 상기 쉴드 패턴은 동일한 배선 레벨(interconnection level)에 형성되는 박막 트랜지스터 기판.
  3. 제 1항 또는 제 2항에 있어서,
    상기 드레인 전극과 전기적으로 연결된 화소 전극을 더 포함하고,
    상기 쉴드 패턴은 상기 데이터선과 상기 화소 전극 사이에 배치되는 박막 트랜지스터 기판.
  4. 제 3항에 있어서,
    상기 쉴드 패턴의 적어도 일부는 상기 화소 전극과 오버랩되는 박막 트랜지스터 기판.
  5. 제 3항에 있어서,
    상기 쉴드 패턴에는 커패시터 전압(Vcst) 또는 공통 전압(Vcom)이 인가되는 박막 트랜지스터 기판.
  6. 제 1항에 있어서,
    상기 데이터 배선 상에, 상기 데이터 배선을 따라 연장되어 형성된 저유전율(low-k) 절연 패턴을 더 포함하는 박막 트랜지스터 기판.
  7. 제 1항에 있어서,
    상기 데이터 배선의 측벽과 상기 저유전율 절연 패턴의 측벽은 서로 연결되어 있는 박막 트랜지스터 기판.
  8. 제 1항에 있어서,
    상기 반도체층은 Zn, In, Ga, Sn 및 이들의 조합에서 선택된 물질의 산화물로 이루어진 박막 트랜지스터 기판.
  9. 제 1항에 있어서,
    상기 반도체층은 다결정 규소인 박막 트랜지스터 기판.
  10. 제 1항에 있어서,
    상기 반도체층은 비정질 규소이고,
    상기 절연 기판과 상기 반도체층 사이에 형성된 광차단막을 더 포함하는 박막 트랜지스터 기판.
  11. 제 10항에 있어서,
    상기 광차단막은 금속막 및 절연막의 적층물, 비정질 규소 반도체막 및 절연막의 적층물, 유기막, 무기막 중 적어도 하나를 포함하는 박막 트랜지스터 기판.
  12. 절연 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 형성된 데이터 배선을 형성하되, 데이터선과, 상기 데이터선으로부터 분지된 소스 전극과, 상기 소스 전극으로부터 이격된 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 상에, 상기 반도체층과 오버랩되도록 게이트 전극을 형성하는 단계; 및
    상기 데이터선 상에, 상기 데이터선의 적어도 일부와 오버랩되도록 쉴드 패턴(shield pattern)을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방 법.
  13. 제 12항에 있어서,
    상기 게이트 전극과 상기 쉴드 패턴은 동일한 배선 레벨에 형성하는 박막 트랜지스터 기판의 제조 방법.
  14. 제 13항에 있어서, 상기 게이트 전극과 상기 쉴드 패턴을 형성하는 단계는,
    상기 데이터 배선이 형성된 절연 기판 상에, 도전물질을 형성하는 단계와,
    상기 도전물질을 식각하여 상기 게이트 전극과 상기 쉴드 패턴을 동시에 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  15. 제 12항에 있어서, 상기 데이터 배선을 형성하는 단계는
    반도체물질, 데이터 배선용 도전물질, 저유전율 절연물질을 순차적으로 형성하는 단계와,
    상기 저유전율 절연 물질과, 상기 데이터 배선용 도전물질과, 상기 반도체물질을 식각하여, 순차적으로 적층된 상기 반도체층, 상기 데이터 배선, 저유전율 절연 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020080133660A 2008-12-24 2008-12-24 박막 트랜지스터 기판 및 그 제조 방법 KR20100075058A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133660A KR20100075058A (ko) 2008-12-24 2008-12-24 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133660A KR20100075058A (ko) 2008-12-24 2008-12-24 박막 트랜지스터 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100075058A true KR20100075058A (ko) 2010-07-02

Family

ID=42637507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133660A KR20100075058A (ko) 2008-12-24 2008-12-24 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20100075058A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553203B2 (en) 2014-01-13 2017-01-24 Samsung Display Co., Ltd. Display panel
KR20170097259A (ko) * 2016-02-17 2017-08-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020017835A1 (ko) * 2018-07-19 2020-01-23 삼성디스플레이 주식회사 표시 장치
US11348992B2 (en) 2019-06-21 2022-05-31 Samsung Display Co., Ltd. Display apparatus
CN116300222A (zh) * 2023-03-21 2023-06-23 福州京东方光电科技有限公司 一种显示面板及电子设备
US12035595B2 (en) 2018-07-19 2024-07-09 Samsung Display Co., Ltd. Display apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553203B2 (en) 2014-01-13 2017-01-24 Samsung Display Co., Ltd. Display panel
KR20170097259A (ko) * 2016-02-17 2017-08-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020017835A1 (ko) * 2018-07-19 2020-01-23 삼성디스플레이 주식회사 표시 장치
KR20200010697A (ko) * 2018-07-19 2020-01-31 삼성디스플레이 주식회사 표시 장치
KR20230062521A (ko) * 2018-07-19 2023-05-09 삼성디스플레이 주식회사 표시 장치
US12035595B2 (en) 2018-07-19 2024-07-09 Samsung Display Co., Ltd. Display apparatus
US11348992B2 (en) 2019-06-21 2022-05-31 Samsung Display Co., Ltd. Display apparatus
CN116300222A (zh) * 2023-03-21 2023-06-23 福州京东方光电科技有限公司 一种显示面板及电子设备

Similar Documents

Publication Publication Date Title
JP6204517B2 (ja) 表示基板
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20130234124A1 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
US20130107155A1 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100070081A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100130490A (ko) 어레이 기판 및 이의 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
CN104508808A (zh) 半导体装置及其制造方法
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20100123327A (ko) 어레이 기판의 제조방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110003801A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR101743111B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
KR20080047179A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination