JP2011258949A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2011258949A
JP2011258949A JP2011123767A JP2011123767A JP2011258949A JP 2011258949 A JP2011258949 A JP 2011258949A JP 2011123767 A JP2011123767 A JP 2011123767A JP 2011123767 A JP2011123767 A JP 2011123767A JP 2011258949 A JP2011258949 A JP 2011258949A
Authority
JP
Japan
Prior art keywords
oxide
gate insulating
protective film
insulating film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011123767A
Other languages
English (en)
Inventor
Seung-Ha Choi
昇 夏 崔
Qingzai Zheng
卿 在 鄭
Woo-Geun Yi
禹 根 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011258949A publication Critical patent/JP2011258949A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高い電荷移動度を有し、大面積表示装置に対して均一な電気的特性を得ることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたＳｉＮｘから構成された第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成されたＳｉＯｘから構成された第２ゲート絶縁膜と、前記ゲート電極と重畳するように形成され、チャネル部を有する酸化物半導体層と、前記酸化物半導体層及び前記ゲート電極の上部に形成されたＳｉＯｘから構成された保護膜とを含み、前記保護膜はドレイン電極拡張部を露出するコンタクトホールを含む。ここで、前記コンタクトホールは、ドレイン電極拡張部を直接的に露出する部分の保護膜が、その上部の保護膜よりさらに狭い領域を占める形状を有する。
【選択図】図４Ｃ

Description

本発明は、薄膜トランジスタ表示板及びその製造方法に関し、特に、酸化物半導体層を含む液晶表示装置用薄膜トランジスタ表示板及びその製造方法を提供することである。
通常の液晶表示装置は、電界を利用して液晶の光透過率を調節することによって画像を表示する。このために、液晶表示装置は、複数の画素がマトリックス状に配列された液晶パネルと、液晶パネルを駆動するための駆動回路とを備える。
液晶パネルは、互いに対向する薄膜トランジスタアレイ表示板とカラーフィルタアレイ表示板、二つの表示板の間に一定のセルギャップを維持するために位置するスペーサ、及びそのセルギャップに満たされた液晶層を備える。
一般に、薄膜トランジスタアレイ表示板は、薄膜トランジスタ（ＴＦＴ）を保護する保護膜（ｐａｓｓｉｖａｔｉｏｎ）、及び薄膜トランジスタ（ＴＦＴ）と電気的に接続された画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）をさらに含む。この時、薄膜トランジスタ（ＴＦＴ）と画素電極を電気的に接続するためには、保護膜上にコンタクトホールを形成しなければならず、保護膜のコンタクトホールは、一般に、エッチングエージェント（エッチング作用を引き起こす物質）を用いて保護膜をエッチングして形成する。
しかし、エッチングによって開口が形成された保護膜の垂直的な構造が不安定な構造を有する場合、薄膜トランジスタ（ＴＦＴ）と画素電極との間の電気的な接続関係に問題が発生し、その結果、ピクセル（ｐｉｘｅｌ）の作動不良が発生し得る。
特開２００９−１４７０３９号
従来の液晶表示装置は、スイッチング素子のチャネル領域を構成する物質により、非晶質シリコン薄膜トランジスタと多結晶シリコン薄膜トランジスタとに区分される。非晶質シリコン薄膜トランジスタは、約０．５ｃｍ２／Ｖｓ程度の低い電荷の移動度を有するが、大面積表示装置に対して均一な電気的特性を実現することができる。反面、多結晶シリコン薄膜トランジスタは、数百ｃｍ２／Ｖｓ程度の高い電荷の移動度を有するが、大面積表示装置に対して均一な電気的特性を実現することが難しい。
本発明の目的は、高い電荷移動度を有し、大面積表示装置に対して均一な電気的特性を得ることができる薄膜トランジスタ表示板を提供することにある。
また、本発明の他の目的は、このような薄膜トランジスタ表示板の効果的な製造方法を提供することにある。
本発明の目的は、以上で言及した課題に制限されず、言及されない他の目的は下記記載から当業者に明らかに理解されるはずである。
前記目的を達成するために、本発明の一実施形態に係る薄膜トランジスタアレイ表示板は、絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されるゲート絶縁膜と、前記ゲート絶縁膜を介して、前記ゲート電極と重畳し、チャネル部を有する酸化物半導体層と、前記酸化物半導体層の上に形成されて、互いに離隔して配置されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極の上部に形成され、酸化物を含む保護膜とを含み、前記保護膜は、前記ドレイン電極を露出する第１コンタクトホールを有し、前記第１コンタクトホールは底面から上部に向かうほど次第に断面積が広くなる形状を有する。
ここで、前記酸化物半導体層は、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎ、Ｃｄ、Ｇｅ、Ｐｂ、Ｓｒ、Ｃａ、Ｎｉ、Ｃｕ、Ｓｂ、Ｂａ、Ｓｃ、Ｙ、Ｎｂ、Ｔａ、Ｈｆ、Ｎｄ、１２、１３、１４族金属元素及びこれらの組み合わせから選択した物質の酸化物から構成されるとよく、前記保護膜は、前記酸化物半導体層の上に形成されて、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる第１保護膜と、前記第１保護膜の上に形成されて、ＳｉＯＮ、ＳｉＮｘ、及びＳｉＯＮとＳｉＮｘの組み合わせのいずれか１種からなる第２保護膜とを含むとよい。さらに、前記第１保護膜は、５０ｎｍから４００ｎｍ間の厚さを有し、前記第２保護膜は、５０ｎｍから４００ｎｍ間の厚さを有するとよい。
また、前記第１コンタクトホールの側壁は、前記第１保護膜での傾度が前記第２保護膜での傾度に比べて緩やかであるとよく、前記第１保護膜は５０ｎｍから４００ｎｍの間の厚さを有し、前記第２保護膜は５０ｎｍから４００ｎｍ間の厚さを有するとよい。
また、前記ゲート絶縁膜は、前記ゲート電極上に形成される第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成される第２ゲート絶縁膜を含むとよい。第２ゲート絶縁膜は、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなるとよい。そして、前記第１ゲート絶縁膜は２５０ｎｍから５００ｎｍの間の厚さを有し、前記第２ゲート絶縁膜は３０ｎｍから１００ｎｍ間の厚さを有するとよい。
本発明の一実施形態に係る薄膜トランジスタアレイ表示板は、前記ゲート電極に接続されてゲート信号を供給し、ゲートパッド部を有するゲート線を絶縁基板上にさらに含み、前記保護膜及び前記ゲート絶縁膜は前記ゲートパッド部を露出する第２コンタクトホールを有し、前記第２コンタクトホールは底面から上部に向かうほど次第に断面積が広くなる形状を有するとよい。
このような本発明の一実施形態に係る薄膜トランジスタ表示板は、絶縁基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に酸化物半導体層を形成する段階と、前記酸化物半導体層上に互いに離隔して配置されたソース電極及びドレイン電極を形成する段階と、前記ドレイン電極を露出する第１コンタクトホールを有し、酸化物を含む保護膜を前記ソース電極及び前記ドレイン電極上に形成する段階とを含む方法によって製造し、前記第１コンタクトホールは底面から上部に向かうほど次第に断面積が広くなる形状を有する。
ここで、前記コンタクトホールを形成する段階は、ＳＦ６／Ｏ２系のエッチングガスを使用する第１段階と、ＳＦ６／Ｏ２系のエッチングガスに加えて炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスを共に使用する第２段階とから構成できる。
ここで、前記炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスとしては、Ｃ４Ｆ８、Ｃ２Ｆ６、ＣＦ４、及びＣＨＦ３のうちの少なくとも１種を使用することができる。
ドレイン電極拡張部を露出するコンタクトホール、及びゲートパッド部を露出するコンタクトホールを、コンタクトホールの底面から上部に向かうほど断面積が次第に広くなる垂直方向に安定した形状の構造に形成することによって、薄膜トランジスタ表示板の信頼性を向上することができる。
本発明の一実施形態に係る液晶表示装置用薄膜トランジスタアレイ表示板の配置図である。 図１のＡ−Ａ´線に沿った断面図である。 図１のＢ−Ｂ´線に沿った断面図である。 本発明の実施形態に係る液晶表示装置用薄膜トランジスタアレイ表示板のコンタクトホールを及びゲートパッド部の製造方法を示す図１のＡ−Ａ'線及びＢ−Ｂ’線に沿った断面図である。 本発明の実施形態に係る液晶表示装置用薄膜トランジスタアレイ表示板のコンタクトホールを及びゲートパッド部の製造方法を示す図１のＡ−Ａ'線及びＢ−Ｂ’線に沿った断面図である。 本発明の実施形態に係る液晶表示装置用薄膜トランジスタアレイ表示板のコンタクトホールを及びゲートパッド部の製造方法を示す図１のＡ−Ａ'線及びＢ−Ｂ’線に沿った断面図である。 エッチングガス比率に応じたＳｉＮｘとＳｉＯｘのエッチング速度及びエッチング選択比の傾向を示すグラフである。 実際の工程でコンタクトホールのエッチングを進行した後のコンタクトホール領域を測定した電子顕微鏡断面写真である。 実際の工程でコンタクトホールのエッチングを進行した後のゲートパッド部領域を測定した電子顕微鏡断面写真である。
添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。図面において、本発明を明確に説明するために説明上不必要な部分は省略し、明細書の全体にわたって同一または類似する構成要素に対しては同一の参照符号が付されている。また、広く知られている公知技術については、その詳細な説明を省略する。
図面において、種々の層、膜、及び領域を明確に表現するために、それらの厚さを拡大して示している。層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「すぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「すぐ上」にあるという時には、中間に他の部分がないことを意味する。反対に、層、膜、領域、板などの部分が他の部分の「下」にあるという時、これは他の部分の「すぐ下」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分「すぐ下」にあるという時には、中間に他の部分がないことを意味する。
最初に、図１乃至図３を参照して、本発明の実施形態に係る液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
図１は、本発明の一実施形態に係る液晶表示装置用薄膜トランジスタ表示板の配置図である。図２は、図１の薄膜トランジスタ表示板のＡ−Ａ’線に沿った断面図である。図３は、図１の薄膜トランジスタ表示板のＢ−Ｂ’線に沿った断面図である。
図１乃至図３を参照すれば、絶縁基板１０の上にゲート信号を伝達するゲート配線２２、２６が形成されている。ゲート配線２２、２６は、横方向に延びているゲート線２２と、ゲート線２２に接続されて突起状に形成された薄膜トランジスタのゲート電極２６とを含む。
そして、絶縁基板１０の上にはストレージ電圧を伝達するストレージ配線２７、２８が形成されている。ストレージ配線２７、２８は、画素領域を横切ってゲート線２２と実質的に平行に形成されたストレージ線２８と、ストレージ線２８に比べ幅が広く形成されてストレージ線２８に接続されたストレージ電極２７とを含む。ストレージ電極２７は後述する画素電極８２と接続されたドレイン電極拡張部６７と重畳して、画素の電荷保存能力を向上させるストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を形成する。ストレージ電極２７及びストレージ線２８の形状及び配置などは多様な形態に変更でき、画素電極８２と共通電極（図示せず）の間に形成される液晶キャパシタンスが十分であるか、または画素電極８２とゲート線２２との重畳によって発生するストレージキャパシタンス（ｓｔｏｒａｇｅ ｃａｐａｃｉｔａｎｃｅ）が十分である場合、ストレージ電極２７及びストレージ線２８は形成しなくてもよい。
ゲート配線２２、２６、及びストレージ配線２７、２８は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）と銀合金など銀系の金属、銅（Ｃｕ）と銅合金など銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などで形成できる。また、ゲート配線２２、２６及びストレージ配線２７、２８は、物理的性質の異なる二つの導電膜（図示せず）を含む多重膜構造を有することができる。
絶縁基板１０、ストレージ配線２７、２８、及びゲート配線２２、２６の上にはゲート絶縁膜２３０が形成されている。ゲート絶縁膜２３０は、ゲート線２２上に形成された下部絶縁膜２３２、及び下部絶縁膜２３２上に形成されて酸化物半導体層４０と接触する上部絶縁膜２３４からなる。下部絶縁膜２３２は酸化物半導体層４０と接触しないことが好ましい。下部絶縁膜２３２は窒化物、例えば窒化ケイ素（ＳｉＮｘ）、窒化酸化ケイ素（ＳｉＯＮ）、ＳｉＯＮとＳｉＮｘとの組み合わせ等で形成され、好ましくは窒化ケイ素で形成されるとよい。上部絶縁膜２３４は、酸化物半導体層４０の電気的特性の劣化を防止するために、酸化物、例えば、酸化ケイ素、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンなどで形成され、好ましくは酸化ケイ素で形成されるとよい。下部絶縁膜２３２は約２５０乃至５００ｎｍの厚さに形成され、上部絶縁膜２３４は約３０乃至１００ｎｍの厚さに形成されるとよい。
一般に、水素は酸化物半導体層４０と反応すれば、酸化物半導体層４０を還元させ、酸化物半導体層４０内に酸素空孔（ｏｘｙｇｅｎ ｖａｃａｎｃｙ）を生成する。このような酸素空孔は、酸化物半導体層４０のチャネル部のキャリア（ｃａｒｒｉｅｒ）濃度を増加させる。したがって、ゲート絶縁膜２３０内に水素の含有量の高い場合、キャリア濃度が増加するようになって、酸化物薄膜トランジスタのしきい電圧（Ｖｔｈ）が負の方向に移動することによって、酸化物半導体層４０が導電体と同様の電気的特性を有するようになる。したがって、ゲート絶縁膜２３０の場合、酸化物半導体層４０と接触するため、ゲート絶縁膜２３０内の水素含有量を低くするのが重要である。
酸化物半導体層４０と接触する上部絶縁膜２３４を酸化物、例えば、酸化ケイ素で形成する場合、反応ガスとして水素含有ガスを使用せずに、Ｎ２ＯガスまたはＯ２ガスを使用するため、上部絶縁膜２３４内に水素の含有量が殆どなくて、酸化物半導体層４０の電気的特性が劣化するのを防止することができる。
ゲート絶縁膜２３０の上には、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎ、Ｃｄ、Ｇｅ、Ｐｂ、Ｓｒ、Ｃａ、Ｎｉ、Ｃｕ、Ｓｂ、Ｂａ、Ｓｃ、Ｙ、Ｎｂ、Ｔａ、Ｈｆ、Ｎｄ、１２、１３、１４族金属元素及びこれらの組み合わせから選択される物質の酸化物からなる酸化物半導体層４０が形成されている。例えば、酸化物半導体層４０としては、ＺｎＯ、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、ＧａＺｎＳｎＯまたはＧａＩｎＺｎＯなどの混合酸化物を用いることができる。このような酸化物半導体層４０は、水素化非晶質シリコンに比べて電荷の有効移動度（ｅｆｆｅｃｔｉｖｅ ｍｏｂｉｌｉｔｙ）が２乃至１００倍程度大きく、オン／オフ電流比が１０５乃至１０８の値を有することによって、優れた半導体特性を有している。また、このような酸化物半導体層４０においては、バンドギャップ（ｂａｎｄ ｇａｐ）が約３．０乃至３．５ｅＶであるため、可視光に対して漏れ光電流が発生しない。したがって、酸化物薄膜トランジスタの瞬間残像を防止でき、酸化物薄膜トランジスタの下に光遮断膜を形成する必要がないことから、液晶表示装置の開口率を高められる。酸化物半導体の特性を向上させるために、周期律表上の３族、４族、５族または遷移元素が追加的に含まれてもよい。また、このような酸化物半導体層４０を構成する物質は、後述するデータ配線６２、６５、６６、６７とのオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）特性が良いため、別途にオーミックコンタクト層を形成する必要がないので、工程時間を短縮することができる。また、酸化物半導体層４０は非晶質状態であるが、高い電荷の有効移動度を有しており、既存の非晶質シリコンの製造工程をそのまま適用できることにより、大面積表示装置に対して適用できる。
本実施形態の酸化物薄膜トランジスタの場合には、酸化物半導体層４０とデータ配線６２、６５、６６、６７のパターン形状が互いに異なる。しかし、４枚のマスク工程を適用する場合、酸化物半導体層４０は酸化物薄膜トランジスタのチャネル領域を除いては、データ配線６２、６５、６６、６７と実質的に同一の形状にパターニングできる。これは、酸化物半導体層４０とデータ配線６２、６５、６６、６７を一つのエッチングマスクを利用してパターニングするためである。本実施形態では５枚のマスク工程によって製造された構造を例示しているが、本発明はこれに限定されず、５枚のマスク工程とは異なる工程、例えば、３枚または４枚のマスク工程にも本発明を適用できるのは、当業者に明らかである。
酸化物半導体層４０及びゲート絶縁膜２３０の上にはデータ配線６２、６５、６６、６７が形成されている。データ配線６２、６５、６６、６７は、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２から枝（ｂｒａｎｃｈ）状に分岐されて酸化物半導体層４０の上部まで延長されているソース電極６５、ソース電極６５と分離され、ゲート電極２６または酸化物薄膜トランジスタのチャネル部を挟んでソース電極６５と対向するように酸化物半導体層４０の上部に形成されているドレイン電極６６、及びドレイン電極６６から延長されてストレージ電極２７と重畳する広い面積のドレイン電極拡張部６７を含む。
このようなデータ配線６２、６５、６６、６７は、酸化物半導体層４０と直接接触してオーミックコンタクトを形成する物質で構成できる。即ち、酸化物半導体層４０とオーミックコンタクトを形成するために、データ配線６２、６５、６６、６７はニッケル（Ｎｉ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、モルルブデン（Ｍｏ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）、ニオブ（Ｎｂ）、金（Ａｕ）、鉄（Ｆｅ）、セレン（Ｓｅ）、またはタンタル（Ｔａ）等からなる単一膜または多重膜構造を有することができる。また、前記金属にチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、白金（Ｐｔ）、ハフニウム（Ｈｆ）、酸素（Ｏ）、窒素（Ｎ）から選択された１種以上の元素が含まれている合金も適用可能である。
ソース電極６５は酸化物半導体層４０と少なくとも一部分が重畳し、ドレイン電極６６は酸化物薄膜トランジスタのチャネル部を挟んでソース電極６５と対向し、酸化物半導体層４０と少なくとも一部分が重畳する。
ドレイン電極拡張部６７は、ストレージ電極２７と重畳するように形成され、ゲート絶縁膜２３０を介在してストレージ電極２７と共にストレージキャパシタを形成する。ストレージ電極２７を形成しない場合、ドレイン電極拡張部６７を形成しなくてもよい。
データ配線６２、６５、６６、６７及びこれによって露出した酸化物半導体層４０の上部には保護膜１７０が形成されている。上記したゲート絶縁膜２３０の形成過程で説明したように、酸化物半導体層４０と接触する保護膜１７０内の水素含有量を低くするのが重要である。したがって、保護膜１７０は、酸化物半導体層４０と接触する下部保護膜１７２、及び酸化物半導体層４０と接触しないように下部保護膜１７２上に形成された上部保護膜１７４からなる。下部保護膜１７２は、酸化物半導体層４０の電気的特性の劣化を防止するために酸化物、例えば、酸化ケイ素、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンなどで形成され、好ましくは酸化ケイ素で形成されるとよい。上部保護膜１７４は窒化物、例えば、窒化ケイ素、窒素酸化ケイ素（ＳｉＯＮ）、ＳｉＯＮとＳｉＮｘとの組み合わせ等で形成され、好ましくは窒化ケイ素で形成されるとよい。下部保護膜１７２は、約５０乃至４００ｎｍの厚さに形成され、上部保護膜１７４は約５０乃至４００ｎｍの厚さに形成されるとよい。
酸化物半導体層４０と接触する下部保護膜１７２を酸化物、例えば酸化ケイ素で形成する場合、反応ガスとして水素含有ガスを使用せずに、Ｎ２ＯガスまたはＯ２ガスを使用するため、下部保護膜１７２内に水素の含有量が殆どなくて、酸化物半導体層４０の電気的特性が劣化するのを防止することができる。この時、酸化ケイ素のみで形成された保護膜の厚さは３５０ｎｍ以上に形成するとよい。
保護膜１７０には、ドレイン電極拡張部６７を露出するコンタクトホール７７が形成されている。前記コンタクトホール７７を形成する過程で、図３に示すように、ゲートパッド部を露出するコンタクトホール１０６を共に形成する。
保護膜１７０の上には、コンタクトホール７７を通じてドレイン電極６６と電気的に接続する画素電極８２が形成されている。画素電極８２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の透明導電体、またはアルミニウムなどの反射性導電体で形成することができる。
データ電圧が印加された画素電極８２は、薄膜トランジスタ表示板と対向する上部表示板の共通電極と共に電界を生成することにより、画素電極８２と共通電極との間の液晶層の液晶分子の配列を決定する。
このような本発明の実施形態に係る液晶表示装置用薄膜トランジスタ表示板では、上述したゲート絶縁膜２３０及び保護膜１７０の形成過程で説明したように、酸化物半導体層４０と接触するゲート絶縁膜２３０及び保護膜１７０内の水素含有量を低くするのが重要である。したがって、酸化物半導体層４０と直接的に接触する絶縁膜及び保護膜は、酸化物半導体層４０の電気的特性の劣化を防止するために酸化物で形成され、生産性を考慮して窒化物と共に多層膜で構成される。しかし、上記酸化物と窒化物の多層膜でゲート絶縁膜２３０及び保護膜１７０を成膜する場合、ドレイン電極拡張部６７を露出するコンタクトホール７７を形成する時、ゲート絶縁膜２３０及び保護膜１７０は、相対的にエッチング速度が低い酸化物が多層膜の中間に挟まっている構造となる。したがって、ゲート絶縁膜２３０及び保護膜１７０は、エッチングによって形成されたコンタクトホールの垂直的な構造が不安定な構造、例えば、下側の幅が上側の幅より広い構造を有することもあり、結果的に薄膜トランジスタ（ＴＦＴ）及び画素電極の間の電気的な接続関係に問題が発生し得る。
したがって、本発明の他の実施形態では、酸化物半導体におけるコンタクトホールの形成において、工程改善のための方案を提示する。即ち、本発明では、ドレイン電極拡張部を露出するコンタクトホールを形成時、エッチング工程を２段階に分けることによって、コンタクトホールが垂直的に安定した構造、例えば、底面から上部に向かうほど断面積が次第に広くなる逆梯形状の構造を有する。
以下、図４Ａ乃至図４Ｃを参照して、本発明の他の実施形態による酸化物半導体におけるコンタクトホールの形成方法について詳細に説明する。図４Ａは、コンタクトホールの形成時、同時にパターニングされるドレイン電極拡張部を露出するコンタクトホール及びゲートパッド部を示した断面図である。図４Ｂ及び図４Ｃは、それぞれ第１段階及び第２段階のコンタクトホールのエッチング後に、ドレイン電極拡張部を露出するコンタクトホール及びゲートパッド部を露出するコンタクトホールを示した断面図である。
まず、図４Ａに示したように、ゲート絶縁膜２３０はゲート線２２上に形成された下部絶縁膜２３２、及び下部絶縁膜２３２上に形成されて、酸化物半導体層４０と接触する上部絶縁膜２３４で形成される。下部絶縁膜２３２は酸化物半導体層４０と接触しないことが好ましい。下部絶縁膜２３２は窒化物、例えば、窒化ケイ素、窒化酸化ケイ素（ＳｉＯＮ）、ＳｉＯＮとＳｉＮｘとの組み合わせ等で形成でき、好ましくは窒化ケイ素で形成できる。上部絶縁膜２３４は、酸化物半導体層４０の電気的特性の劣化を防止するために酸化物、例えば、酸化ケイ素、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンなどで形成され、好ましくは酸化ケイ素で形成されるとよい。下部絶縁膜２３２は約５０乃至２００ｎｍの厚さに形成され、上部絶縁膜２３４は約５０乃至２００ｎｍの厚さに形成されるとよい。
ゲート絶縁膜２３０の上にはデータ配線６２、６５、６６、６７が形成されている。このようなデータ配線６２、６５、６６、６７は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）、ニオブ（Ｎｂ）、金（Ａｕ）、鉄（Ｆｅ）、セレン（Ｓｅ）、またはタンタル（Ｔａ）等からなる単一膜または多重膜構造を有することができる。また、上記金属にチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、白金（Ｐｔ）、ハフニウム（Ｈｆ）、酸素（Ｏ）、窒素（Ｎ）から選択された１種以上の元素が含まれている合金も適用可能である。
データ配線６２、６５、６６、６７の上部には保護膜１７０が形成されている。上記したゲート絶縁膜２３０の形成過程で説明したように、酸化物半導体層４０と接触する保護膜１７０内の水素含有量を低くするのが重要である。したがって、保護膜１７０は、酸化物半導体層４０と接触する下部保護膜１７２、及び酸化物半導体層４０と接触しないように下部保護膜１７２上に形成された上部保護膜１７４からなる。下部保護膜１７２は、酸化物半導体層４０の電気的特性の劣化を防止するために酸化物、例えば、酸化ケイ素、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンなどで形成され、好ましくは酸化ケイ素で形成されるとよい。上部保護膜１７４は窒化物、例えば、窒化ケイ素、窒化酸化ケイ素（ＳｉＯＮ）、ＳｉＯＮとＳｉＮｘとの組み合わせ等で形成され、好ましくは窒化ケイ素で形成されるとよい。下部保護膜１７２は約２５０乃至５００ｎｍの厚さに形成され、上部保護膜１７４は約３０乃至１００ｎｍの厚さに形成されるとよい。
酸化物半導体層４０と接触する下部保護膜１７２を酸化物、例えば、酸化ケイ素で形成する場合、反応ガスとして水素含有ガスを使用せずに、Ｎ２ＯガスまたはＯ２ガスを使用するため、下部保護膜１７２内に水素の含有量が殆どなくて、酸化物半導体層４０の電気的特性が劣化するのを防止することができる。この時、酸化ケイ素のみで形成された保護膜の厚さは３５０ｎｍ以上に形成するとよい。
保護膜１７０には、ドレイン電極拡張部６７を露出するコンタクトホール７７を形成するために、図４Ａに示したように、感光性フォトレジストを全面塗布した後、露光及び現像工程によって感光膜パターン（ＰＲ）を形成する。
次に、図４Ｂに示したように、乾式エッチングを利用して、第１段階のコンタクトホールのパターニングを行う。本実施形態による第１段階のコンタクトホールのパターニングは、エッチングエージェントとしてＳＦ６／Ｏ２系を使用するドライエッチングを利用することを特徴とする。主なエッチングエージェントとしてはＳＦ６／Ｏ２系のガスが用いられ、機能性ガスとしてＮ２、Ａｒ、Ｈｅ、Ｈ２等を共に添加することもできる。図４Ｂを参照すれば、本実施形態による第１段階のコンタクトホールのパターニングは、エッチングエージェントとしてＳＦ６／Ｏ２系のエッチングガスを用いて、ゲートパッド部の下部窒化膜がエッチングされる前まで行う。即ち、第１段階のコンタクトホールのパターニングでは、ＳＦ６／Ｏ２系のエッチングガスを用いると共に、高い工程圧力まで工程の拡張が可能であるので、生産時間の大幅な減少が可能である。
次に、図４Ｃに示したように、ドライエッチングを利用して第２段階のコンタクトホールのパターニングを行う。本実施形態による第２段階のコンタクトホールのパターニングは、エッチングエージェントとして第１段階で使用されたＳＦ６／Ｏ２系のガスに加え、炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のガスを使用するドライエッチングを利用する。ここで、炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスは、Ｃ４Ｆ８、Ｃ２Ｆ６、ＣＦ４、及びＣＨＦ３等のようなＣとＦの化合物を含み、主なエッチングエージェントとしては炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のガスが用いられ、機能性ガスとしてＮ２、Ａｒ、Ｈｅ、Ｈ２などを共に添加することもできる。
図５は、炭素を含むフッ素系のエッチングガスとしてＣ４Ｆ８を、１段階で使用されたＳＦ６／Ｏ２系のガスに加えて共にエッチングエージェントとして使用した時のＳｉＮｘのエッチング速度、ＳｉＯｘのエッチング速度、及びエッチング選択比（ＳｉＮｘエッチング速度／ＳｉＯｘエッチング速度）を示すグラフである。図５に示したように、炭素を含むフッ素系のガス比率が高くなることによって、ＳｉＮｘのエッチング速度が減少しながら、選択比が減少する傾向が確認できる。
したがって、本実施形態による第２段階のコンタクトホールのパターニングは、エッチングエージェントとしてＳＦ６／Ｏ２系のエッチングガスに加え、炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスを使用する。この時、ゲート絶縁膜２３０及び保護膜１７０を構成する酸化物と窒化物のエッチング選択比は２以下に調節し、この際の炭素を含むフッ素系ガスの流量比は総流量対比２５％以上であることが好ましい。
図４Ｃを参照すれば、エッチングエージェントとしてＳＦ６／Ｏ２系のエッチングガスに加え、炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスを使用して第２段階のコンタクトホールのパターニングを行えば、第１段階のコンタクトホールのパターニングで酸化物と窒化物のエッチング速度の差によって発生した酸化物チップ（ｔｉｐ）の領域が除去され、酸化物と窒化物のエッチング選択比が大きくないことで、酸化物下部の窒化物層のアンダーカット（ｕｎｄｅｒ ｃｕｔ）の発生を防止することができる。即ち、底面から上部に向かうほど断面積が次第に広くなる垂直的に安定した構造のコンタクトホールが形成される。このように、第２段階のコンタクトホールのパターニングまで進行すれば、図４Ｃに示したように、逆梯形状のコンタクトホールが形成され、コンタクトホールの側壁は、窒化シリコン膜での傾度に比べ、酸化シリコン膜での傾度がさらに緩やかな構造を有する。ゲートパッド部を露出するコンタクトホールの場合、下から窒化シリコン膜、酸化シリコン膜、窒化シリコン膜が順序積層された絶縁膜を貫いていることによって、コンタクトホールの側壁は、急な第１傾斜、第１傾斜より緩やかな第２傾斜、第２傾斜より急な第３傾斜が交互に現れる。ここで、第３傾斜は第１傾斜と同等な傾度を有することができる。ここで、第１傾斜と第３傾斜はコンタクトホールの底面を基準として３０度乃至８０度の間に形成され、第２傾斜は１０度乃至７０度の間に形成される。
結果的に、実際の工程に適用した図６を参照すれば、ドレイン電極拡張部を露出するコンタクトホール（図６Ａ）やゲートパッド部を露出するコンタクトホール（図６Ｂ）において、コンタクトホールの底面から上部に向かうほど断面積が次第に広くなる垂直的に安定した形状の構造を有することが確認できる。
以上、実施形態を参照して説明したが、当該技術分野の熟練した当業者は、下記の特許請求の範囲に記載された本発明の思想及び要旨から逸脱しない範囲内で、本発明を種々に修正及び変更させることができることを理解するはずである。
２２、２６ ゲート配線
２７、２８ ストレージ配線
６７ ドレイン電極拡張部
８２ 画素電極
２３０ ゲート絶縁膜
４０ 酸化物半導体層
１７０ 保護膜
７７、１０６ コンタクトホール

Claims (22)

  1. 絶縁基板上に形成されたゲート電極と、
    前記ゲート電極上に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記ゲート電極と重畳し、チャネル部を有する酸化物半導体層と、
    前記酸化物半導体層の上に形成されて、互いに離隔して配置されたソース電極及びドレイン電極と、
    前記ソース電極及び前記ドレイン電極の上部に形成され、酸化物を含む保護膜とを含み、
    前記保護膜は、前記ドレイン電極を露出する第１コンタクトホールを有し、
    前記第１コンタクトホールは、底面から上部に向かうほど次第に断面積が広くなる形状を有する、薄膜トランジスタ表示板。
  2. 前記保護膜は、前記酸化物半導体層の上に形成されて、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる第１保護膜と、前記第１保護膜の上に形成されて、ＳｉＯＮ、ＳｉＮｘ、及びＳｉＯＮとＳｉＮｘとの組み合わせのいずれか１種からなる第２保護膜とを含む、請求項１に記載の薄膜トランジスタ表示板。
  3. 前記第１コンタクトホールの側壁は前記第１保護膜での傾度が前記第２保護膜での傾度に比べて緩やかである、請求項２に記載の薄膜トランジスタ表示板。
  4. 前記ゲート絶縁膜は、前記ゲート電極上に形成される第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成される第２ゲート絶縁膜を含み、
    前記第２ゲート絶縁膜は、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる、請求項１に記載の薄膜トランジスタ表示板。
  5. 前記第１ゲート絶縁膜は２５０ｎｍから５００ｎｍ間の厚さを有し、前記第２ゲート絶縁膜は３０ｎｍから１００ｎｍ間の厚さを有する、請求項４に記載の薄膜トランジスタ表示板。
  6. 前記酸化物半導体層は、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎ、Ｃｄ、Ｇｅ、Ｐｂ、Ｓｒ、Ｃａ、Ｎｉ、Ｃｕ、Ｓｂ、Ｂａ、Ｓｃ、Ｙ、Ｎｂ、Ｔａ、Ｈｆ、Ｎｄ、１２、１３、１４族金属元素及びこれらの組み合わせから選択した物質の酸化物を含む、請求項１乃至５に記載の薄膜トランジスタ表示板。
  7. 前記ゲート電極に接続してゲート信号を供給し、ゲートパッド部を有するゲート線を絶縁基板上にさらに含み、
    前記保護膜及び前記ゲート絶縁膜は、前記ゲートパッド部を露出する第２コンタクトホールを有し、
    前記第２コンタクトホールは、底面から上部に向かうほど次第に断面積が広くなる形状を有する、請求項１に記載の薄膜トランジスタ表示板。
  8. 前記保護膜は、前記酸化物半導体層の上に形成されており、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる第１保護膜と、前記第１保護膜の上に形成されており、ＳｉＯＮ、ＳｉＮｘ、及びＳｉＯＮとＳｉＮｘの組み合わせのいずれか１種からなる第２保護膜とを含み、
    前記第２コンタクトホールの側壁は、底面から上部に向かって第１傾斜、前記第１傾斜より緩やかな第２傾斜、及び前記第２傾斜より急な第３傾斜を有する、請求項７に記載の薄膜トランジスタ表示板。
  9. 前記ゲート絶縁膜は、前記ゲート電極上に形成される第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成される第２ゲート絶縁膜を含み、
    前記第２ゲート絶縁膜は、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる、請求項７または８に記載の薄膜トランジスタ表示板。
  10. 前記第１ゲート絶縁膜は２５０ｎｍから５００ｎｍ間の厚さを有し、前記第２ゲート絶縁膜は３０ｎｍから１００ｎｍ間の厚さを有する、請求項９に記載の薄膜トランジスタ表示板。
  11. 前記第１保護膜は、５０ｎｍから４００ｎｍ間の厚さを有し、前記第２保護膜は、５０ｎｍから４００ｎｍ間の厚さを有する、請求項２または８に記載の薄膜トランジスタ表示板。
  12. 絶縁基板上にゲート電極を形成する段階と、
    前記ゲート電極上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に酸化物半導体層を形成する段階と、
    前記酸化物半導体層上に互いに離隔して配置されたソース電極及びドレイン電極を形成する段階と、
    前記ドレイン電極を露出する第１コンタクトホールを有し、酸化物を含む保護膜を前記ソース電極及び前記ドレイン電極上に形成する段階と
    を含み、
    前記第１コンタクトホールは底面から上部に向かうほど次第に断面積が広くなる形状を有する薄膜トランジスタ表示板の製造方法。
  13. 前記第１コンタクトホールを形成する段階は、ＳＦ６／Ｏ２系のエッチングガスを使用する第１段階と、前記第１段階で使用されたエッチングガスに加え、炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスを使用する第２段階とを含む、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  14. 前記炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスとしては、Ｃ４Ｆ８、Ｃ２Ｆ６、ＣＦ４、及びＣＨＦ３のうちの少なくとも１種を使用する、請求項１３に記載の薄膜トランジスタ表示板の製造方法。
  15. 前記保護膜は、前記酸化物半導体層の上に形成されて、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる第１保護膜と、前記第１保護膜の上に形成されて、ＳｉＯＮ、ＳｉＮｘ、及びＳｉＯＮとＳｉＮｘとの組み合わせのいずれか１種からなる第２保護膜とを含む、請求項１４に記載の薄膜トランジスタ表示板の製造方法。
  16. 前記ゲート絶縁膜を形成する段階は、前記ゲート電極上に第１ゲート絶縁膜を形成する段階と、前記第１ゲート絶縁膜上に酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる第２ゲート絶縁膜を形成する段階とを含み、
    前記第１ゲート絶縁膜は２５０ｎｍから５００ｎｍ間の厚さを有し、前記第２ゲート絶縁膜は３０ｎｍから１００ｎｍ間の厚さを有する、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  17. 前記ゲート電極を形成する段階において、前記ゲート電極に接続されてゲート信号を供給し、ゲートパッド部を有するゲート線を形成し、
    前記保護膜を形成する段階において、前記保護膜及び前記ゲート絶縁膜を貫いて前記ゲートパッド部を露出し、底面から上部に向かうほど次第に断面積が広くなる形状を有する第２コンタクトホールを形成する、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  18. 前記開口部を形成する段階は、ＳＦ６／Ｏ２系のエッチングガスを使用する第１段階と、前記第１段階で使用されたエッチングガスに加え、炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスを使用する第２段階とを含む、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
  19. 前記炭素（Ｃａｒｂｏｎ）を含むフッ素（Ｆｌｕｏｒｉｎｅ）系のエッチングガスとしては、 Ｃ４Ｆ８、Ｃ２Ｆ６、ＣＦ４、及びＣＨＦ３のうちの少なくとも１種を使用する、請求項１８に記載の薄膜トランジスタ表示板の製造方法。
  20. 前記保護膜を形成する段階は、酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる第１保護膜を前記酸化物半導体層の上に形成する段階と、ＳｉＯＮ、ＳｉＮｘ、及びＳｉＯＮとＳｉＮｘの組み合わせのいずれか１種からなる第２保護膜を前記第１保護膜の上に形成する段階とを含み、
    前記第２コンタクトホールの側壁は、底面から上部に向かって第１傾斜、前記第１傾斜より緩やかな第２傾斜、及び前記第２傾斜より急な第３傾斜を有する、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
  21. 前記ゲート絶縁膜を形成する段階は、前記ゲート電極上に第１ゲート絶縁膜を形成する段階と、前記第１ゲート絶縁膜上に酸化ケイ素（ＳｉＯｘ）、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステンのうちの少なくとも１種からなる第２ゲート絶縁膜を形成する段階とを含み、
    前記第１ゲート絶縁膜は２５０ｎｍから５００ｎｍ間の厚さを有し、前記第２ゲート絶縁膜は３０ｎｍから１００ｎｍ間の厚さを有する、請求項１９に記載の薄膜トランジスタ表示板の製造方法。
  22. 前記第１保護膜は、５０ｎｍから４００ｎｍ間の厚さを有し、前記第２保護膜は、５０ｎｍから４００ｎｍ間の厚さを有する、請求項１５または２０に記載の薄膜トランジスタ表示板の製造方法。
JP2011123767A 2010-06-04 2011-06-01 薄膜トランジスタ表示板及びその製造方法 Pending JP2011258949A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0052879 2010-06-04
KR1020100052879A KR20110133251A (ko) 2010-06-04 2010-06-04 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2011258949A true JP2011258949A (ja) 2011-12-22

Family

ID=45052877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123767A Pending JP2011258949A (ja) 2010-06-04 2011-06-01 薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (1) US9184090B2 (ja)
JP (1) JP2011258949A (ja)
KR (1) KR20110133251A (ja)
CN (1) CN102270644B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013190838A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
WO2014080826A1 (ja) * 2012-11-21 2014-05-30 シャープ株式会社 表示装置
JP2014123723A (ja) * 2012-12-21 2014-07-03 Beijing Boe Optoelectronics Technology Co Ltd 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
WO2016139828A1 (ja) * 2015-03-03 2016-09-09 株式会社 東芝 半導体装置
WO2017043516A1 (ja) * 2015-09-10 2017-03-16 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US9627515B2 (en) 2013-10-03 2017-04-18 Joled Inc. Method of manufacturing thin-film transistor substrate
JP2017092299A (ja) * 2015-11-12 2017-05-25 株式会社 オルタステクノロジー 薄膜トランジスタ
JP2018050064A (ja) * 2012-03-14 2018-03-29 株式会社半導体エネルギー研究所 半導体装置
WO2018061954A1 (ja) * 2016-09-28 2018-04-05 シャープ株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
WO2019026741A1 (ja) * 2017-08-02 2019-02-07 シャープ株式会社 基板及び基板の製造方法
JP2022183195A (ja) * 2013-07-25 2022-12-08 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP5535147B2 (ja) * 2011-08-03 2014-07-02 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8710497B2 (en) * 2011-12-08 2014-04-29 LG Dispay Co., Ltd Array substrate including thin film transistor and method of fabricating the same
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
TWI489171B (zh) * 2012-05-28 2015-06-21 Au Optronics Corp 畫素陣列基板、顯示面板、接觸窗結構及其製造方法
KR101434452B1 (ko) * 2012-07-18 2014-08-26 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조방법
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) * 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR20230175323A (ko) 2012-09-13 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN203085533U (zh) * 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
FR2998580B1 (fr) * 2012-11-26 2016-10-21 Institut De Rech Pour Le Developpement Ird Marqueurs moleculaires et methodes pour l'identification des genotypes de palmier dattier
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103022152A (zh) * 2012-12-26 2013-04-03 青岛盛嘉信息科技有限公司 一种薄膜晶体管
KR102022886B1 (ko) * 2012-12-28 2019-09-19 엘지디스플레이 주식회사 유기발광장치
US9290695B2 (en) * 2013-04-19 2016-03-22 Joled Inc Method for manufacturing a thin-film semiconductor device using an etching solution for an aluminum oxide film
KR102089314B1 (ko) 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
TWI566405B (zh) * 2013-11-08 2017-01-11 元太科技工業股份有限公司 有機無機混合型電晶體
US20160272889A1 (en) * 2013-11-12 2016-09-22 Dic Corporation Liquid crystal display device
CN105745572A (zh) * 2013-11-12 2016-07-06 Dic株式会社 液晶显示元件
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104503169B (zh) * 2014-11-21 2018-03-06 深圳市华星光电技术有限公司 垂直配向型液晶显示器
CN104538405B (zh) * 2015-01-04 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN104766869B (zh) * 2015-04-07 2018-01-26 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
CN104867940B (zh) * 2015-04-22 2019-03-15 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板、显示装置
KR102367245B1 (ko) * 2015-07-21 2022-02-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN106710499B (zh) * 2015-08-24 2020-06-26 群创光电股份有限公司 显示面板及触控显示装置
CN105931986A (zh) * 2016-05-18 2016-09-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102676341B1 (ko) 2016-12-30 2024-06-17 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
TWI631393B (zh) 2017-06-09 2018-08-01 元太科技工業股份有限公司 可撓性疊層結構及顯示器
CN107516647B (zh) 2017-08-18 2021-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102560695B1 (ko) 2018-09-05 2023-07-27 삼성전자주식회사 집적회로 장치
CN109659323B (zh) * 2018-12-18 2020-12-25 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN110854132B (zh) * 2019-10-25 2022-07-12 Tcl华星光电技术有限公司 一种显示面板及显示装置
CN110797304B (zh) * 2019-11-12 2022-09-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN113985667B (zh) * 2021-10-12 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998016867A1 (fr) * 1996-10-16 1998-04-23 Seiko Epson Corporation Appareil a cristaux liquides, sa fabrication et dispositif d'affichage associe
JPH11186243A (ja) * 1997-12-10 1999-07-09 Internatl Business Mach Corp <Ibm> 酸化シリコン層のエッチング方法
JPH11204498A (ja) * 1998-01-19 1999-07-30 Toshiba Corp 半導体装置の製造方法
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Ｃｒ膜とのコンタクトの形成方法
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2009015101A (ja) * 2007-07-06 2009-01-22 Toshiba Matsushita Display Technology Co Ltd アレイ基板
JP2009260378A (ja) * 2005-09-29 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010074138A (ja) * 2008-08-19 2010-04-02 Fujifilm Corp 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP2010170057A (ja) * 2009-01-26 2010-08-05 Nec Lcd Technologies Ltd 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2001109014A (ja) 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
KR100796795B1 (ko) 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR20060064264A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101376073B1 (ko) 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR20090041506A (ko) 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP5079463B2 (ja) 2007-11-20 2012-11-21 株式会社ジャパンディスプレイウェスト 液晶表示装置及びその製造方法
JP5309547B2 (ja) 2007-12-13 2013-10-09 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998016867A1 (fr) * 1996-10-16 1998-04-23 Seiko Epson Corporation Appareil a cristaux liquides, sa fabrication et dispositif d'affichage associe
JPH11186243A (ja) * 1997-12-10 1999-07-09 Internatl Business Mach Corp <Ibm> 酸化シリコン層のエッチング方法
JPH11204498A (ja) * 1998-01-19 1999-07-30 Toshiba Corp 半導体装置の製造方法
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Ｃｒ膜とのコンタクトの形成方法
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2009260378A (ja) * 2005-09-29 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2009015101A (ja) * 2007-07-06 2009-01-22 Toshiba Matsushita Display Technology Co Ltd アレイ基板
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010074138A (ja) * 2008-08-19 2010-04-02 Fujifilm Corp 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP2010170057A (ja) * 2009-01-26 2010-08-05 Nec Lcd Technologies Ltd 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012833A (ja) * 2012-03-14 2019-01-24 株式会社半導体エネルギー研究所 半導体装置
JP2018050064A (ja) * 2012-03-14 2018-03-29 株式会社半導体エネルギー研究所 半導体装置
US9564474B2 (en) 2012-06-21 2017-02-07 Joled Inc. TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device
JPWO2013190838A1 (ja) * 2012-06-21 2016-02-08 株式会社Ｊｏｌｅｄ Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法
WO2013190838A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
US9349673B2 (en) 2012-07-04 2016-05-24 Seiko Epson Corporation Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JPWO2014080826A1 (ja) * 2012-11-21 2017-01-05 シャープ株式会社 表示装置
WO2014080826A1 (ja) * 2012-11-21 2014-05-30 シャープ株式会社 表示装置
US10217774B2 (en) 2012-12-21 2019-02-26 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate, and display device
JP2014123723A (ja) * 2012-12-21 2014-07-03 Beijing Boe Optoelectronics Technology Co Ltd 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置
JP7402952B2 (ja) 2013-07-25 2023-12-21 株式会社半導体エネルギー研究所 表示装置
JP2022183195A (ja) * 2013-07-25 2022-12-08 株式会社半導体エネルギー研究所 表示装置
US9627515B2 (en) 2013-10-03 2017-04-18 Joled Inc. Method of manufacturing thin-film transistor substrate
WO2016139828A1 (ja) * 2015-03-03 2016-09-09 株式会社 東芝 半導体装置
JPWO2016139828A1 (ja) * 2015-03-03 2017-04-27 株式会社東芝 半導体装置
WO2017043516A1 (ja) * 2015-09-10 2017-03-16 シャープ株式会社 アクティブマトリクス基板及びその製造方法
JP2017092299A (ja) * 2015-11-12 2017-05-25 株式会社 オルタステクノロジー 薄膜トランジスタ
WO2018061954A1 (ja) * 2016-09-28 2018-04-05 シャープ株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
WO2019026741A1 (ja) * 2017-08-02 2019-02-07 シャープ株式会社 基板及び基板の製造方法
US10957712B2 (en) 2017-08-02 2021-03-23 Sharp Kabushiki Kaisha Substrate and method for producing substrate

Also Published As

Publication number Publication date
KR20110133251A (ko) 2011-12-12
US20110297930A1 (en) 2011-12-08
CN102270644B (zh) 2016-10-12
US9184090B2 (en) 2015-11-10
CN102270644A (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
US8778722B2 (en) TFT substrate and method for producing TFT substrate
JP5410764B2 (ja) 表示基板およびこれを含む表示装置
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2014054428A1 (ja) 半導体装置
US8853699B2 (en) Thin film transistor and method of forming the same
JP2016225661A (ja) 薄膜トランジスタパネルの製造方法
JP2016136634A (ja) 表示基板
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20110112030A (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
KR20100070081A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
WO2018180723A1 (ja) アクティブマトリクス基板およびその製造方法
KR20100030068A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US10782580B2 (en) Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
CN106997892B (zh) 显示装置以及该显示装置的制造方法
KR101428940B1 (ko) 표시 장치 및 그 제조 방법
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP2024059714A (ja) 薄膜トランジスタ
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101743111B1 (ko) 박막 트랜지스터 및 그 제조 방법
US11688743B2 (en) Active matrix substrate and method for manufacturing same
JP2020031107A (ja) 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法
WO2016084687A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151221

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160115