KR102367245B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102367245B1
KR102367245B1 KR1020150102881A KR20150102881A KR102367245B1 KR 102367245 B1 KR102367245 B1 KR 102367245B1 KR 1020150102881 A KR1020150102881 A KR 1020150102881A KR 20150102881 A KR20150102881 A KR 20150102881A KR 102367245 B1 KR102367245 B1 KR 102367245B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
forming
gate
semiconductor
Prior art date
Application number
KR1020150102881A
Other languages
English (en)
Other versions
KR20170012621A (ko
Inventor
박준현
김성환
송세영
신경주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150102881A priority Critical patent/KR102367245B1/ko
Priority to US14/995,675 priority patent/US20170025447A1/en
Publication of KR20170012621A publication Critical patent/KR20170012621A/ko
Application granted granted Critical
Publication of KR102367245B1 publication Critical patent/KR102367245B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 기판; 상기 기판 위에 위치하는 박막 트랜지스터; 상기 박막 트랜지스터의 반도체층과 동일한 층에 위치하며, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되어 있는 유지 전극; 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되어 있는 화소 전극; 및 공통 전극;을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 같은 표시 장치는 스위칭 소자인 박막 트랜지스터와 저장 소자인 유지 축전기(storage capacitor)를 포함한다. 유지 축전기는 일정 시간 동안 전하를 축적하여 전압을 유지하는 역할을 하는 것으로서, 박막 트랜지스터가 턴 오프(turn off)된 후에도 인가된 전압을 유지한다.
유지 축전기는 예컨대 게이트 도전체로 이루어진 유지 전극, 화소 전극, 그리고 이들 사이의 절연층으로 형성될 수 있다. 게이트 도전체와 같이 신호를 전달하는 배선은 저항이 작아야 하므로 보통 금속으로 형성되는데, 금속은 빛이 투과하지 못하고 반사되기 때문에 유지 전극의 면적이 커지면 화소의 개구율이나 투과율이 줄어들 수 있다.
표시 장치의 해상도가 높아질수록 화소의 피치가 줄어들어 유지 전극을 형성할 수 있는 영역이 줄어들 수 있다. 이로 인한 유지 축전기의 용량 감소는 박막 트랜지스터의 기생 용량 감소보다 클 수 있고, 그 결과 킥백 전압이 증가할 수 있다. 따라서 인가된 전압을 일정하게 유지하거나 킥백 전압의 증가를 억제하기 위해서는 유지 축전기의 충분한 용량이 확보되어야 하며, 이것은 유지 전극의 면적을 줄이는 것에 한계가 있음을 의미한다. 하지만 이를 위해서는 복잡한 방식으로 유지 전극을 형성하거나, 개구율 감소가 불가피할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 표시 장치의 개구율의 감소 없이 유지 정전 용량을 증가시키는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 마스크의 추가 없이 화소의 개구부에 투명한 유지 전극을 형성하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는, 기판; 상기 기판 위에 위치하는 박막 트랜지스터; 상기 박막 트랜지스터의 반도체층과 동일한 층에 위치하며, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되어 있는 유지 전극; 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되어 있는 화소 전극; 및 공통 전극;을 포함한다.
상기 유지 전극과 상기 공통 전극 사이에 위치하는 절연막을 더 포함할 수 있고, 상기 유지 전극, 상기 공통 전극 및 상기 절연막은 유지 축전기를 형성할 수 있다.
상기 유지 전극은 상기 화소 전극과 중첩할 수 있다.
상기 유지 전극은 상기 박막 트랜지스터의 드레인 전극과 물리적으로 연결되어 있을 수 있다.
상기 유지 전극은 산화물 반도체를 포함할 수 있고, 상기 산화물 반도체에 수소 또는 불소가 확산되어 있을 수 있다.
상기 유지 전극은 도핑된 다결정 규소를 포함할 수 있다.
상기 공통 전극은 상기 유지 전극과 상기 화소 전극 사이에 위치할 수 있다.
상기 절연막은 상기 유지 전극 위에 위치하는 제1 보호막 및 상기 제1 보호막 위에 위치하는 제2 보호막을 포함할 수 있다.
상기 제1 보호막은 규소 질화물을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법은, 기판 위에 게이트 전극 및 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 반도체층을 형성하는 단계; 박막 트랜지스터에 대응하는 상기 반도체층의 영역을 가리고 유지 전극에 대응하는 상기 반도체층의 영역을 노출시키는 감광막 패턴을 형성하는 단계; 상기 노출되는 반도체층의 영역에 수소 또는 불소를 확산시켜 도전체인 상기 유지 전극을 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 소스 전극 및 드레인 전극을 형성하는 단계; 및 공통 전극을 형성하는 단계;를 포함한다.
상기 수소 또는 불소를 확산시키는 것은 수소 가스 분위기 또는 불소 계열 가스 분위기에서 플라스마 처리를 포함할 수 있다.
상기 수소를 확산시키는 것은 규소 질화막을 형성하고 열 처리하는 것을 포함할 수 있다.
상기 방법은 상기 유지 전극과 상기 공통 전극 사이에 위치하는 절연막을 형성하는 단계를 더 포함할 수 있고, 상기 유지 전극, 상기 공통 전극 및 상기 절연막은 유지 축전기를 형성할 수 있다.
상기 절연막을 형성하는 단계는 상기 유지 전극 위에 제1 보호막을 형성하고 열 처리하는 단계 및 상기 제1 보호막 위에 제2 보호막을 형성하는 단계를 포함할 수 있다.
상기 게이트 전극은 표시 영역 및 주변 영역에 각각 형성될 수 있고, 상기 방법은 상기 반도체층을 형성한 후 상기 감광막 패턴을 형성하기 전에, 상기 주변 영역에 형성된 게이트 전극의 일부를 노출시키는 접촉 구멍을 형성하는 단계를 더 포함할 수 있다.
상기 감광막 패턴은 상기 접촉 구멍을 형성하기 위한 감광막 패턴을 식각하여 형성될 수 있다.
상기 방법은 화소 전극을 형성하는 단계를 더 포함하며, 상기 유지 전극과 상기 화소 전극은 서로 중첩하게 형성될 수 있다.
상기 유지 전극은 상기 박막 트랜지스터의 드레인 전극과 물리적으로 연결되게 형성될 수 있다.
상기 유지 전극은 도핑된 산화물 반도체를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 유지 전극의 면적을 증가시켜 유지 정전 용량을 증가시킬 수 있다. 유지 전극은 게이트 도전체와 데이터 도전체의 직접 연결을 위해 사용되는 마스크를 이용하여 형성될 수 있으므로, 유지 전극의 형성을 위한 추가 마스크를 요하지 않는다.
유지 전극은 투명한 도전체로 형성되므로 유지 전극은 개구부에 형성될 수 있으며, 유지 전극으로 인해 개구율이 감소하지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소 영역을 나타내는 배치도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 게이트 구동부가 포함하는 박막 트랜지스터의 배치도이다.
도 4는 도 2에서 B-B 선 및 도 3에서 C-C 선을 따라 자른 단면을 함께 나타내는 단면도이다.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 12는 본 발명의 다른 일 실시예에 따른 표시 장치의 화소 영역을 나타내는 배치도이다.
도 13은 도 12에서 D-D 선을 따라 자른 단면도이다.
첨부한 도면을 참고로 하여, 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 부여하였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명의 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 개략적으로 나타낸 도면이다.
도 1을 참고하면, 표시 장치는 표시 패널(300), 데이터 구동부(460), 게이트 구동부(500), 신호 제어부(600) 등을 포함한다.
표시 패널(300)은 화상을 표시하는 표시 영역(DA), 그리고 게이트선(G1-Gn)에 게이트 전압을 인가하는 게이트 구동부(500) 등이 배치되어 있는, 표시 영역(DA) 주변의 주변 영역(PA)을 포함한다.
표시 영역(DA)의 데이터선(D1-Dm)은 표시 패널(300)에 부착된 가요성 인쇄회로기판(flexible printed circuit board, FPCB)(450) 위에 형성된 집적 회로(IC)인 데이터 구동부(460)로부터 데이터 전압을 인가 받을 수 있다. 데이터선(D1-Dm)은 표시 영역(DA)으로부터 주변 영역(PA)으로 연장되어, 주변 영역(PA)에서 팬아웃부(fanout portion)(도시되지 않음)의 적어도 일부분을 형성할 수 있다.
게이트 구동부(500) 및 데이터 구동부(460)는 신호 제어부(600)에 의하여 제어된다. FPCB(450) 외측에는 인쇄회로기판(400)이 위치하여 신호 제어부(600)로부터의 신호를 데이터 구동부(460) 및 게이트 구동부(500)로 전달할 수 있다. 신호 제어부(600)에서 게이트 구동부(500)로 제공되는 신호는 수직 개시 신호(STV), 클록 신호(CKV, CKVB) 등의 신호와 특정 레벨의 저전압(VSS)을 제공하는 신호를 포함할 수 있다. 실시예에 따라서는 보다 적은 또는 많은 종류의 수직 개시 신호 및/또는 클록 신호를 포함할 수 있고, 두 종류의 저전압을 가질 수도 있다.
표시 영역(DA)은 박막 트랜지스터, 유지 축전기 등을 포함한다. 액정 표시 장치의 경우 표시 영역(DA)은 액정 축전기를 포함하고, 액정 축전기는 액정층을 포함한다. 액정층은 하나 또는 복수의 화소 영역마다 미세 공간(도시되지 않음)에 충전되어 있을 수도 있다. 유기 발광 표시 장치의 경우 표시 영역(DA)은 발광 소자를 포함한다. 표시 영역(DA)에는 다수의 게이트선(G1-Gn)과 다수의 데이터선(D1-Dm)이 배치되어 있다. 게이트선(G1-Gn)과 데이터선(D1-Dm)은 서로 절연되게 교차하여 있을 수 있다.
액정 표시 장치의 경우, 화소(PX)는 박막 트랜지스터, 액정 축전기, 그리고 적어도 하나의 유지 축전기를 포함한다. 박막 트랜지스터의 제어 단자는 게이트선에 연결되고, 박막 트랜지스터의 입력 단자는 데이터선에 연결되며, 박막 트랜지스터의 출력 단자는 액정 축전기의 일측 단자 및 유지 축전기의 일측 단자에 연결된다. 액정 축전기의 타측 단자는 공통 전극에 연결되어 공통 전압을 인가 받으며, 유지 축전기의 타측 단자는 유지 전압을 인가 받는다. 유지 전압은 공통 전압과 동일할 수 있다. 유기 발광 표시 장치의 경우, 화소(PX)는 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 포함하는 적어도 두 개의 박막 트랜지스터, 적어도 하나의 유지 축전기, 그리고 발광 소자를 포함한다.
데이터선(D1-Dm)은 데이터 구동부(460)로부터 데이터 전압을 인가 받으며, 게이트선(G1-Gn)은 게이트 구동부(500)로부터 게이트 전압을 인가 받는다.
데이터 구동부(460)는 표시 패널(300)의 상측 또는 하측에 위치하여 세로 방향으로 연장된 데이터선(D1-Dm)과 연결될 수 있다.
게이트 구동부(500)는 수직 개시 신호, 클록 신호 및 게이트 오프 전압에 준하는 저전압을 인가 받아서 게이트 전압(게이트 온 전압 및 게이트 오프 전압)를 생성하여 게이트선(G1-Gn)에 인가한다. 게이트 구동부(500)는 이들 신호를 이용하여 게이트 전압을 생성 및 출력하는 복수의 스테이지(ST1-STn) 및 스테이지(ST1-STn)에 이들 신호를 전달하는 복수의 신호선(SL)을 포함한다. 신호선(SL)은 스테이지(ST1-STn)보다 표시 영역(DA)으로부터 외각에 위치할 수 있다. 도 1에서 하나의 선으로 도시되어 있을지라도, 신호선(SL)은 게이트 구동부(500)로 인가되는 신호의 수에 대응하는 수의 신호선을 포함할 수 있고, 그보다 많거나 적은 수의 신호선을 포함할 수도 있다. 게이트 구동부(500)는 표시 패널(300)의 주변 영역(PA) 집적되어 있을 수 있지만, 예컨대 인쇄회로기판이나 FPCB에 IC 칩 형태로 실장되어 표시 패널(300)에 전기적으로 연결될 수도 있다.
게이트 구동부(500)로 인가되는 수직 개시 신호, 클록 신호 및 저전압은 게이트 구동부(500)에 가깝게 위치하는 FPCB(450)을 통하여 게이트 구동부(500)로 인가된다. 이들 신호는 외부 또는 신호 제어부(600)로부터 인쇄회로기판(400)을 통하여 FPCB(450)로 전달될 수 있다.
게이트 구동부(500)는 주변 영역(PA)에, 예컨대, 표시 영역(DA)의 좌측, 우측, 또는 좌측과 우측에 위치할 수 있다. 게이트 구동부(500)의 스테이지(ST1-STn)는 복수의 박막 트랜지스터 및 적어도 하나의 축전기를 포함할 수 있다. 박막 트랜지스터 중 적어도 하나는 다이오드 연결되어 있을 수 있다. 이들 박막 트랜지스터 및 축전기는 표시 영역(DA)의 화소(PX)가 포함하는 박막 트랜지스터 등과 동일한 공정에서 제조될 수 있다.
지금까지 표시 장치의 전체적인 구조에 대해 살펴보았다. 이제 도 2 내지 도 4를 참고하여 본 발명의 일 실시예에 따른 표시 패널(300)에 대해 액정 표시 패널을 예로 들어 좀더 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소 영역을 나타내는 배치도이고, 도 3은 본 발명의 일 실시예에 따른 표시 장치의 게이트 구동부가 포함하는 박막 트랜지스터의 배치도이다. 도 4는 도 2에서 B-B 선 및 도 3에서 C-C 선을 따라 자른 단면을 함께 나타내는 단면도이다.
표시 패널(300)은 서로 마주하는 하부 표시판(100) 및 상부 표시판(200), 그리고 이들 사이에 위치하는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명하면, 투명한 유리, 플라스틱 등으로 이루어진 절연 기판(110) 위에 게이트선(121), 게이트 전극(124, 124p)을 포함하는 게이트 도전체가 형성되어 있다. 게이트 전극(124)은 표시 영역(DA)에 위치하고, 게이트 전극(124p)는 주변 영역(PA)에 위치한다.
게이트선(121)은 게이트 신호를 전달하며, 게이트 구동부(500)와 연결되어 있는 넓은 끝 부분(도시되지 않음)을 포함한다. 게이트선(121)의 넓은 끝 부분은 주변 영역(PA)에서 게이트 구동부(500)의 스테이지(ST1-STn)를 구성하는 박막 트랜지스터의 드레인 전극(도시되지 않음)과 연결되어 있을 수 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있다. 게이트선(121)은 알루미늄(Al), 알루미늄 합금 등 알루미늄 계열 금속; 은(Ag), 은 합금 등 은 계열 금속; 구리(Cu), 구리 합금 등 구리 계열 금속; 몰리브덴(Mo), 몰리브덴 합금 등 몰리브덴 계열 금속; 크롬(Cr); 탄탈륨(Ta); 티타늄(Ti) 등의 금속으로 만들어질 수 있다. 게이트선(121)은 하나의 도전막으로 형성될 수 있고, 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막으로 형성될 수도 있다.
게이트 도전체 위에는 규소 질화물(SiNx), 규소 산화물(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연막을 포함하는 다중막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 산화물 반도체를 포함하는 반도체(154)가 형성되어 있다. 반도체(154)는 인듐(In), 갈륨(Ga) 같은 3가 원소(3A족 원소)와 아연(Zn) 같은 2가 원소(2B족 원소)와 산소를 포함하는 최소 3원계 이상의 산화물 반도체를 포함할 수 있고, 예컨대, 갈륨-인듐-아연 산화물(IGZO)일 수 있다. 반도체(154)는 단일막 또는 다중막으로 형성될 수 있으며, 예컨대 반도체(154)가 이중막으로 형성되는 경우, 하부막은 갈륨-인듐-아연 산화물(IGZO)이고 상부막은 갈륨-아연 산화물(GZO)일 수 있다. 반도체(154)는 비정질 규소 또는 다결정 규소를 포함할 수도 있다. 한편, 주변 영역(PA)에서 게이트 전극(124p)에 드레인 전극(175p)이 직접 연결되는 영역에서도 게이트 절연막(140) 위에 반도체(159)가 형성될 수 있지만, 형성되지 않을 수도 있다.
게이트 절연막(140) 위에는 반도체(154)와 같이 산화물 반도체를 포함하는 유지 전극(157)이 또한 형성되어 있다. 유지 전극(157)은 반도체(154)와 일체로 형성될 수 있으며, 따라서 반도체(154)와 물리적으로 연결되어 있다. 유지 전극(157)은 산화물 반도체에 수소가 확산되어 있을 수 있으며, 높은 캐리어 농도로 인해 도전체로서 기능할 수 있다. 실시예에 따라서는, 유지 전극(157)은 산화물 반도체에 불소가 확산되어 도전체로서 기능할 수도 있다. 유지 전극(157)은 이웃하는 데이터선(171)과 이웃하는 게이트선(121)에 의해 한정되는 영역에 주로 형성될 수 있고, 예컨대 화소(PX)의 개구부(즉, 실제 명암이 표현될 수 있는 영역)에 주로 형성될 수 있다.
도 2에서 유지 전극(157)이 화소(PX)의 개구부의 거의 전체 영역에 걸쳐 형성되어 있는 것으로 도시되어 있지만, 화소(PX)의 개구부의 일부 영역에만 형성될 수도 있다. 유지 전극(157)이 통판으로 형성되어 있는 예가 도시되어 있지만, 유지 전극(157)은 패턴을 포함할 수도 있다. 예컨대, 유지 전극(157)은 화소 전극(191)의 절개부(92)와 중첩하는 위치에 절개부가 형성되어 있을 수 있다.
반도체(154) 위에는 배리어(barrier)(163, 165)가 형성되어 있다. 배리어(163, 165)는 인듐-아연 산화물(IZO), 인듐-주석 산화물(ITO) 같은 투명한 도전성 산화물로 형성될 수 있다. 배리어(163, 165)는 소스 및 드레인 전극(173, 175)의 구리 등의 물질이 반도체(154)로 확산되는 것을 방지하는 확산 방지층의 역할을 한다. 배리어(163, 165)는 갈륨-아연 산화물, 알루미늄-아연 산화물 같은 금속 산화물이나, 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 몰리브덴(Mo) 계열 금속 등을 포함할 수도 있다. 반도체(154)가 비정질 규소로 형성되는 경우, 반도체(154) 위에는 저항성 접촉 부재(ohmic contact)가 형성될 수 있다. 저항성 접촉 부재는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
배리어(163, 165) 및 게이트 절연막(140) 위에는 데이터선(171), 소스 전극(173, 173p) 및 드레인 전극(175, 175p)을 포함하는 데이터 도전체가 형성되어 있다. 소스 전극(173) 및 드레인 전극(175)은 표시 영역(DA)에 위치하고, 소스 전극(173p) 및 드레인 전극(175p)은 주변 영역(PA)에 위치한다.
데이터선(171)은 다른 층 또는 데이터 구동부(460)과의 접속을 위한 넓은 끝 부분(도시되지 않음)을 포함한다. 예컨대 데이터선(171)의 넓은 끝 부분은 팬아웃부에서 게이트 절연막(140)에 형성된 접촉 구멍(도시되지 않음)을 통해 게이트 도전체에 직접 연결될 수 있다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 데이터선(171)은 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 굴곡부를 가질 수 있고, 굴곡부는 화소 영역의 중간 부근에서 서로 만나 V자 형상을 이룰 수 있다.
소스 전극(173)은 데이터선(171)의 일부이고 데이터선(171)과 동일선 상에 배치되어 있을 수 있다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성될 수 있다. 이에 의해, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있으므로 표시 장치의 개구율을 증가시킬 수 있다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다. 박막 트랜지스터의 소스 전극(173)과 드레인 전극(175)은 서로 반대로 불릴 수도 있지만, 본 명세서에는 데이터선(171)에 연결된 것을 소스 전극(173)이라 하고, 화소 전극에 연결된 것을 드레인 전극(175)이라고 한다.
소스 전극(173p) 및 드레인 전극(175p)은 주변 영역(PA)에 위치하는 게이트 전극(124p) 및 반도체(도시되지 않음) 위에 위치하며 서로 마주한다. 게이트 전극(124p), 소스 전극(173p) 및 드레인 전극(175p)은 반도체와 함께 박막 트랜지스터를 이룬다. 도 3 및 도 4에 도시된 실시예에서, 박막 트랜지스터는 다이오드 연결되어 있다. 예컨대, 드레인 전극(175p)이 게이트 전극(124p)에 연결되어 있을 수 있다. 드레인 전극(175p)은 게이트 절연막(140)에 형성된 접촉 구멍(89p)을 통해 게이트 전극(124p)에 직접 연결되어 있다. 이러한 다이오드 연결된 박막 트랜지스터는 예컨대 게이트 구동부(500)의 스테이지(ST1-STn)를 구성하는 복수의 박막 트랜지스터 중 하나일 수 있다. 다이오드 연결된 박막 트랜지스터는 소스 전극(173p)이 게이트 전극(124p)에 직접 연결되어 있는 구조를 가질 수도 있다.
한편, 박막 트랜지스터가 게이트선(121)의 넓은 끝 부분에 연결되는 박막 트랜지스터인 경우, 드레인 전극(175p)은 게이트 전극(124p)이 아닌 게이트선(121)의 넓은 끝 부분에, 게이트 절연막(140)에 형성된 접촉 구멍을 통해 직접 연결되어 있을 수 있다. 하지만 드레인 전극(175p)과 게이트선(121)은 끝 부분은 화소 전극(191)과 같은 층에 형성되는 별도의 브리지(bridge)를 통해 연결되어 있을 수도 있다.
주변 영역(PA)에서 게이트 도전체에 데이터 도전체의 직접 연결은 게이트 구동부(500) 외에도 팬아웃부에서도 배선의 연결을 위해 적용될 수 있다. 게이트 도전체에 데이터 도전체를 직접 연결할 경우 연결 영역을 줄일 수 있고 (예컨대 브리지를 통해 연결할 때보다 약 50% 이상), 따라서 주변 영역의 폭을 줄임으로써 표시 장치의 베젤 폭을 줄일 수 있다. 하지만, 직접 연결을 위해서는 게이트 절연막(140)을 형성한 후 여기에 접촉 구멍(89p) 같이 게이트 도전체의 일부를 드러나는 접촉 구멍을 형성하는 것이 필요하고, 그러한 접촉 구멍의 형성을 위한 별도의 마스크가 필요할 수 있다. 게이트 도전체와 데이터 도전체는 통상 금속으로 형성되므로, 게이트 도전체와 데이터 도전체 사이의 층에 접촉 구멍을 형성하여 게이트 도전체에 데이터 도전체를 물리적으로, 전기적으로 직접 연결하는 하는 것을 금속 직접 연결(metal direct connection, MDC)이라고 칭하기도 한다.
데이터 도전체는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어질 수 있고, 내화성 금속막(도시되지 않음)과 저저항 도전막(도시되지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 하부막과 알루미늄 상부막의 이중막, 몰리브덴 하부막과 알루미늄 중간막과 몰리브덴 상부막의 삼중막을 들 수 있다. 이 외에도, 데이터 도전체는 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터 도전체, 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 제1 보호막(180a)이 형성되어 있다. 제1 보호막(180a)은 무기 절연 물질 등으로 이루어질 수 있다. 예컨대, 제1 보호막(180a)은 규소 산화물의 하부막과 규소 질화물의 상부막의 이중막 구조를 가질 수 있다. 제1 보호막(180a)은 유기 절연 물질로 형성될 수도 있다.
제1 보호막(180a) 위에는 제2 보호막(180b)이 배치되어 있다. 제2 보호막(180b)은 생략 가능하다. 제2 보호막(180b)은 색 필터일 수 있다. 제2 보호막(180b)이 색 필터인 경우, 제2 보호막(180b)은 기본 색(primary color) 중 하나를 고유하게 표시할 수 있다. 기본 색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시되지 않았지만, 색 필터는 기본 색 외에 기본 색의 혼합 색 또는 백색(white)을 표시하는 색 필터를 더 포함할 수 있다.
제2 보호막(180b) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 면형(planar)으로서 기판(110) 전면 위에 통판으로 형성되어 있을 수 있다. 즉, 공통 전극(270)은 인접하는 판 형태의 평면 형태를 가질 수 있으며, 표시 영역(DA) 외부에서 공급되는 공통 전압을 전달받을 수 있다. 다만, 화소 전극(191)과 드레인 전극(175)의 연결을 위해, 공통 전극(270)에는 드레인 전극(175) 주변에 대응하는 영역에서 개구부(opening)(273)가 형성되어 있다.
공통 전극(270) 위에는 제3 보호막(180c)이 배치되어 있다. 제3 보호막(180c)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제3 보호막(180c) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)에는 절개부(cutout)(92)가 형성되어 있다. 화소 전극(191)은 절개부(92)와 화소 전극(191)의 가장자리에 의해 정의되는 복수의 가지 전극(192)을 포함한다. 화소 전극(191)의 가지 전극(192)은 데이터선(171)의 굴곡부와 거의 나란한 굴곡변(curved edge)을 가질 수 있다. 화소 전극(191)의 가지 전극(192)의 양쪽 끝 부분은 중앙 부분과 다른 각도로 굽어 있을 수 있다.
제1 보호막(180a), 제2 보호막(180b) 및 제3 보호막(180c)에는 드레인 전극(175)을 드러내는 접촉 구멍(185)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적, 전기적으로 연결되어, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
유지 전극(157), 공통 전극(270) 및 화소 전극(191)의 관계에 대해 살펴보면, 하부 기판(110) 위로 공통 전극(270)과 화소 전극(191)은 제3 보호막(180c)을 사이에 두고 동일 평면 상에서 서로 이격되어 형성되어 있다. 따라서 공통 전극(270)과 화소 전극(191)은 이들 사이의 절연층과 함께 제1 유지 축전기를 형성한다. 또한, 하부 기판(110) 위에는 유지 전극(157)과 공통 전극(270)이 절연층인 제1 보호막(180a) 및 제2 보호막(180b)을 사이에 두고 동일 평면 상에서 서로 이격되어 형성되어 있다. 유지 전극(157)은 박막 트랜지스터의 반도체(154)와 물리적으로 연결되어 있고, 따라서 박막 트랜지스터의 드레인 전극(175)과 전기적으로 연결되어 있다. 따라서 드레인 전극(175)을 통해 화소 전극(191)에 인가되는 데이터 전압은 유지 전극(157)에도 또한 인가된다. 유지 전극(157)과 공통 전극(270)은 이들 사이의 절연층과 함께 제2 유지 축전기를 형성한다. 이와 같이 반도체층을 이용하여 유지 전극(157)을 형성하고 이에 의해 제2 유지 축전기를 이룸으로써 유지 정전 용량을 증가시킬 수 있다. 유지 전극(157)은 투명한 재료로 형성되므로 화소의 개구부에 형성될 수 있고, 그러한 개구부에 넓은 면적으로 형성되더라도 투과율 저하가 문제되지 않는다.
화소 전극(191)과 제3 보호막(180c) 위에는 배향막(alignment layer)(도시되지 않음)이 형성되어 있다. 배향막은 수평 배향막일 수 있으며, 일정한 방향으로 러빙되어 있을 수 있다. 배향막은 광반응 물질을 포함하여, 광배향되어 있을 수도 있다.
상부 표시판(200)에 대하여 설명하면, 투명한 유리, 플라스틱 등으로 만들어진 절연 기판(210) 아래에 차광 부재(light blocking member)(220)가 위치한다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛 샘이나 빛 반사를 막아준다. 공정적으로는 차광 부재(220)가 기판(210) 위에 형성되는 것이지만, 상부 표시판(200)과 하부 표시판(100)이 결합된 표시 패널에서는 도시된 바와 같이 기판(210) 아래에 위치하므로, 그렇게 표현할 수 있다. 이하 기판(210)에 형성되는 다른 층에 대해서도 같은 식으로 표현하기로 한다.
기판(210) 아래에는 복수의 색 필터(230)가 또한 위치한다. 하부 표시판(100)의 제2 보호막(180b)이 색 필터인 경우, 상부 표시판(200)의 색 필터(230)는 생략될 수 있다. 또한, 상부 표시판(200)의 차광 부재(220)도 하부 표시판(100)에 형성될 수 있다.
색 필터(230) 및 차광 부재(220) 아래에는 덮개막(overcoat)(250)이 위치한다. 덮개막(250)은 유기 절연 물질로 만들어질 수 있으며, 색 필터(230)가 노출되는 것을 방지하고 평탄 면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 아래에는 배향막이 형성되어 있을 수 있다.
액정층(3)은 양의 유전율 이방성 또는 음의 유전율 이방성을 가지는 액정 분자를 포함한다. 전기장이 없는 상태에서 액정층(3)의 액정 분자는 그 장축 방향이 표시판(100, 200)에 평행하게 배열되어 있을 수 있다.
화소 전극(191)은 데이터선(171)으로부터 박막 트랜지스터를 통해 데이터 전압을 인가 받고, 공통 전극(270)은 표시 영역 외부에 배치되어 있는 공통 전압 인가부로부터 일정한 크기의 공통 전압을 인가 받는다. 그러면 화소 전극(191)과 공통 전극(270)은 전기장을 생성하고, 두 전극(191, 270) 사이에 위치하는 액정층(3)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
이제 앞에서 설명한 도면과 함께 도 5 내지 도 11을 참고하여, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 대해서 설명한다. 상부 표시판(200)은 층 구조가 간단하므로, 하부 표시판(110)을 위주로 제조 방법에 대해 설명하기로 한다.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 5를 참고하면, 절연 기판(110) 위에 금속 등의 도전성 물질을 적층하고 포토레지스트(photoresist) 등의 감광성 물질 및 제1 마스크(도시되지 않음)를 사용하여 패터닝하여, 게이트선(121) 및 게이트 전극(124, 124p)를 포함하는 게이트 도전체를 형성한다. 이어서 규소 질화물, 규소 산화물 등의 절연 물질을 적층하여 게이트 절연막(140)을 형성하고, 그 위에 산화물 반도체 등의 반도체 물질을 적층하여 반도체층(150)을 형성한다. 그 다음, 반도체층(150) 위에 IZO, ITO 같은 도전체를 적층하여 배리어층(160)을 형성한다.
이어서, 반도체층(150) 위에 감광성 물질을 적층하고 제2 마스크(M2)를 이용하여 높이가 다른 부분을 포함하는 1차 감광막 패턴(P21)를 형성한다. 제2 마스크(M2)는 빛이 투과하는 완전 투과 영역(F), 빛의 일부만 투과하는 반투과 영역(H), 그리고 빛이 차단되는 차단 영역(B)을 포함한다. 감광성 물질이 빛에 조사되면 남는 부분이 되는 양의 감광성을 가진 경우, 1차 감광막 패턴(P21) 중 두께가 두꺼운 부분은 제2 마스크(M2)의 차단 영역(B)에 대응하는 부분일 수 있고, 두께가 얇은 부분은 제2 마스크(M2)의 반투과 영역(H)에 대응하여 노광된 부분일 수 있다. 감광성 물질이 완전히 제거되어 1차 감광막 패턴(P21)이 형성되지 않은 부분은 제2 마스크(M2)의 완전 투과 영역(F)에 대응하여 노광된 부분일 수 있다. 감광성 물질이 음의 감광성을 가지는 경우에는 1차 감광막 패턴(P21)에 대응하는 제2 마스크(M2)의 투명도는 반대일 수 있다.
위와 같이 제2 마스크(M2)를 이용하여 1차 감광막 패턴(P21)을 형성한 후, 1차 감광막 패턴(P21)을 식각 마스크로 하여 배리어층(160), 반도체층(150) 및 게이트 절연막(140)을 식각하여, 게이트 전극(124p)을 노출시키는 접촉 구멍(89p)을 형성한다. 이때, 주변 영역(PA)에서 데이터 도전체와 직접 연결을 위해 게이트 도전체를 노출시키는 다른 접촉 구멍(도시되지 않음)이 함께 형성될 수 있다.
다음 도 6을 참고하면, 1차 감광막 패턴(21)의 일부를 식각하여 얇은 부분을 제거한다. 이때, 1차 감광막 패턴(21)의 두꺼운 부분도 함께 식각되어 폭과 높이가 줄어들어 2차 감광막 패턴(22)이 된다. 그 결과, 처음 적층된 감광성 물질은 박막 트랜지스터에 대응하는 영역에는 2차 감광막 패턴(22)으로 남아있고 유지 전극(157)에 대응하는 영역에는 제1 감광막 패턴(21)이 완전히 제거되어 있을 수 있다. 2차 감광막 패턴(22)을 식각 마스크로 하여 배리어층(160)을 제거한다. 이에 의해 배리어층(160)은 박막 트랜지스터에 대응하는 영역에만 남아있을 수 있다.
다음 도 7을 참고하면, 수소 가스 분위기에서 플라즈마 처리가 수행된다. 이에 의해 2차 감광막 패턴에 의해 가려지지 않고 노출되는 반도체층(150) 부분에는 수소가 확산되어 반도체가 도체화된다. 반도체층(150)의 도체화된 부분은 유지 전극(157)이 된다. 유지 전극(157)은 반도체층(150)의 도체화되지 않은 부분과 연결되어 있다. 수소 확산 및 안정화를 증가시키기 위해, 플라즈마 처리와 함께 열 처리가 수행될 수도 있다. 실시예에 따라서는, CF4, CF6 같은 불소 계열 가스 분위기에서 플라즈마 처리가 수행될 수도 있으며, 이에 의해 노출되는 반도체층(150) 부분에 불소가 확산되어 반도체가 도체화될 수 있다.
도 8을 참고하면, 2차 감광막 패턴(22) 및 유지 전극(157) 위로 규소 질화물층(145)을 적층한 후 열 처리를 수행한다. 그러면 규소 질화물 내의 수소가 유지 전극(157)으로 확산되어 유지 전극(157)의 도전성(conductivity)이 더 증가할 수 있다. 규소 질화물층(145)의 두께가 증가할수록 유지 전극(157)의 반도체로 확산되는 수소가 증가하므로, 규소 질화물층(145)의 두꺼울수록 유지 전극(157)의 도전성 증가에 유리할 수 있다. 이후, 규소 질화물층(145) 및 2차 감광막 패턴(22)을 제거된다.
위와 같이 유지 전극(157)은 금속 직접 연결(MDC)을 위한 접촉 구멍(89p)을 게이트 절연막(140) 등에 형성하기 위해 사용되는 제2 마스크(M2)를 이용하여 형성될 수 있다. 따라서 유지 전극(157)을 형성하기 위해 추가 마스크의 사용이나 복잡한 공정 단계를 요하지 않는다. 도 7의 수소 플라즈마 처리와 도 8의 규소 질화물층(145)의 적층 중 하나는 생략될 수도 있다.
도 9를 참고하면, 금속 등의 도전성 물질을 적층하고 감광성 물질과 제3 마스크(M3)를 사용하여 패터닝하여, 데이터선(171), 소스 전극(173) 및 드레인 전극(175, 175p)을 포함하는 데이터 도전체를 형성한다. 이때, 드레인 전극(175p)은 제2 마스크(M2)를 이용하여 형성된 접촉 구멍(89p)을 통해 게이트 전극(124p)에 직접 연결될 수 있다. 이러한 금속 직접 연결은 주변 영역(PA)의 팬아웃부 같은 부분에서도 이루어질 수 있다.
제2 마스크(M2)와 유사하게, 제3 마스크(M3)는 완전 투과 영역(F), 반투과 영역(H) 및 차단 영역(B)을 포함한다. 따라서 제3 마스크(M3)를 이용하여 두께가 다른 감광막 패턴을 형성함으로써, 복수의 층을 선택적으로 식각할 수 있다. 예컨대, 감광성 물질이 양의 감광성을 가진 경우, 제3 마스크(M3)의 차단 영역(B)에 대응하는 부분에 데이터 도전체가 형성될 수 있다. 제3 마스크(M3)의 반투과 영역(H)에 대응하는 부분에는 배리어층(160)이 제거되어, 소스 전극(173)과 반도체(154) 사이, 그리고 드레인 전극(175)과 반도체(154) 사이에 배리어(163, 165)가 형성될 수 있다. 제3 마스크(M3)의 완전 투과 영역(F)에 대응하는 부분에는 반도체층(150)까지 제거되어, 박막 트랜지스터의 반도체(154)가 형성될 수 있다.
다음 도 10을 참고하면, 무기 절연 물질 등을 적층하여 제1 보호막(180a)을 형성한다. 제1 보호막(180a)은 규소 산화물과 규소 질화물의 이중막 구조 또는 그 이상의 다중막 구조를 가질 수 있다. 제1 보호막(180a)을 형성한 후 열 처리가 수행될 수 있고, 이 때 규소 질화물 내의 수소가 유지 전극(157)으로 확산되어 유지 전극(157)의 전도도가 더 증가할 수 있다.
도 11을 참고하면, 유기 절연 물질을 적층하고 제4 마스크(도시되지 않음)를 이용하여 패터닝하여 제2 보호막(180b)을 형성한다. 그 후 ITO, IZO 같은 투명한 도전성 물질을 적층하고 제5 마스크(도시되지 않음)를 이용하여 패터닝하여 개구부(273)를 가진 공통 전극(270)을 형성한다. 그 후, 유기 절연 물질 또는 무기 절연 물질을 적층하고 제6 마스크(도시되지 않음)를 이용하여 패터닝하여 드레인 전극(175)을 노출시키는 접촉 구멍이 형성된 제3 보호막(180c)을 형성한다. 그 다음, ITO, IZO 같은 투명 도전성 산화물을 적층하고 제7 마스크(도시되지 않음)를 이용하여 패터닝하여 박막 트랜지스터의 드레인 전극(175)과 물리적, 전기적으로 연결되어 있는 화소 전극(191)을 형성한다. 이후, 화소 전극(191) 위에 배향막(도시되지 않음)을 형성함으로써 도 11에 도시된 것과 같은 하부 표시판(100)이 제조될 수 있다.
이하에는 도 12 및 도 13을 참고하여, 본 발명의 일 실시예에 따른 표시 패널(300)에 대해 유기 발광 표시 패널을 예로 들어 설명한다. 전술한 액정 표시 패널과 중복되는 구성에 대해서는 설명을 간단히 하거나 생략할 수 있다.
도 12는 본 발명의 다른 일 실시예에 따른 표시 장치의 화소 영역을 나타내는 배치도이고, 도 13은 도 12에서 D-D 선을 따라 자른 단면도이다.
표시 장치는 유리, 플라스틱 같은 투명한 절연 기판(110) 및 그 위에 형성된 복수의 층을 포함한다. 하부 기판(110) 바로 위에는 반도체 특성을 열화시키는 불순물이 확산되는 것을 방지하고 수분 등의 침투를 방지하기 위한 차단층(blocking layer)(111)이 형성될 수 있다.
차단층(111) 위에는 제1 반도체(154a) 및 제2 반도체(154b)가 형성되어 있다. 제1 반도체(154a)는 채널 영역(도시되지 않음)과 채널 영역의 양측에 위치하며 도핑되어 형성된 소스 영역(도시하지 않음) 및 드레인 영역(도시하지 않음)을 포함할 수 있다. 제2 반도체(154b)는 채널 영역(152b)과 채널 영역(152b)의 양측에 위치하며 도핑되어 형성된 소스 영역(153b) 및 드레인 영역(155b)을 포함할 수 있다. 도핑을 위해, 예컨대, p 영역 형성에는 이온화 보론(boron), n 영역 형성에는 이온화 인 가스가 이용될 수 있다. 제1 반도체(154a) 및 제2 반도체(154b)는 다결정 규소를 포함할 수 있다. 차단층(111) 위에는 제2 반도체(154b)와 같이 다결정 규소를 포함하는 유지 전극(157)이 또한 형성되어 있다. 유지 전극(157)은 소스 영역(153b)과 같이 도핑되어 도전체로서 기능할 수 있다. 유지 전극(157)은 이웃하는 데이터선(171)과 구동 전압선(172)에 의해 한정되는 영역, 예컨대 화소(PX)의 개구부에 형성되어 있을 수 있다. 유지 전극(157)은 제2 반도체(154b)와 일체로 형성될 수 있으며, 제2 반도체(154b)의 소스 영역(153b)과 물리적으로 연결되어 있을 수 있다. 유지 전극(157)은 제1 반도체(154a)와 일체로 형성되어 제1 반도체(154a)의 드레인 영역과 물리적으로 연결되어 있을 수도 있다. 유지 전극(157)은 제1 반도체(154a) 및 제2 반도체(154b)와 분리되게 형성되어 데이터 전압과 다른 종류의 전압을 인가 받을 수도 있다. 한편, 제1 반도체(154a) 및 제2 반도체(154b)는 산화물 반도체나 비정질 규소를 포함할 수 있고, 유지 전극(157)은 산화물 반도체를 포함할 수 있다.
제1 반도체(154a), 제2 반도체(154b) 및 유지 전극(157) 위에는 규소 산화물, 규소 질화물 등으로 이루어질 수 있는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성될 수 있다.
게이트 절연막(140) 위에는 게이트선(121), 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트 신호를 전달하는 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 제1 게이트 전극(124a)은 게이트선(121)으로부터 위로 연장되어 있을 수 있다. 제2 게이트 전극(124b)은 게이트선(121)과 분리되어 있다. 제2 게이트 전극(124b)은 세로 방향으로 길게 뻗은 다른 유지 전극(도시되지 않음)을 포함할 수 있다. 제1 게이트 전극(124a)은 제1 반도체(154a)의 채널 영역과 중첩할 수 있고, 제2 게이트 전극(124b)은 제2 반도체(154b)의 채널 영역(152b)과 중첩할 수 있다.
게이트 절연막(140) 및 게이트 도전체 위에는 제1 보호막(180a)이 위치한다. 제1 보호막(180a) 및 게이트 절연막(140)은 제1 반도체(154a)의 소스 영역을 드러내는 접촉 구멍(183a), 드레인 영역을 드러내는 접촉 구멍(185a), 제2 반도체(154b)의 소스 영역(153b)을 드러내는 접촉 구멍(183b), 그리고 드레인 영역(155b)을 드러내는 접촉 구멍(185b)을 포함한다. 제1 보호막(180a)은 제2 게이트 전극(124b)을 드러내는 접촉 구멍(184)을 또한 포함한다.
제1 보호막(180a) 위에는 데이터선(171), 구동 전압선(172), 제1 소스 전극(173a), 제2 소스 전극(173b), 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 포함하는 데이터 도전체가 형성되어 있다.
데이터 전압을 전달하는 데이터선(171) 및 구동 전압을 전달하는 구동 전압선(172)은 주로 세로 방향으로 뻗어 있으며, 게이트선(121)과 교차할 수 있다. 제1 소스 전극(173a)은 데이터선(171)으로부터 제1 게이트 전극(124a)을 향하여 연장되어 있다. 제2 소스 전극(173b)은 구동 전압선(172)으로부터 제2 게이트 전극(124b)을 향하여 연장되어 있다. 제2 게이트 전극(124b)이 유지 전극을 포함하는 경우 구동 전압선(172)은 유지 전극과 중첩하는 부분을 포함할 수 있다.
제1 드레인 전극(175a)과 제2 드레인 전극(175b)은 서로 분리되어 있으며, 데이터선(171) 및 구동 전압선(172)과도 분리되어 있다. 제1 소스 전극(173a)과 제1 드레인 전극(175a)은 제1 반도체(154a) 위에서 마주하고, 제2 소스 전극(173b)과 제2 드레인 전극(175b)도 제2 반도체(154b) 위에서 마주한다.
제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 각각 접촉 구멍(183a, 185a)을 통해 제1 반도체(154a)의 소스 영역 및 드레인 영역과 연결될 수 있다. 제1 드레인 전극(175a)은 접촉 구멍(184)을 통해 제2 게이트 전극(124b)과 연결될 수 있다. 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 각각 접촉 구멍(183b, 185b)을 통해 제2 반도체(154b)의 소스 영역(153b) 및 드레인 영역(155b)과 연결될 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 스위칭 박막 트랜지스터(Qs)를 이루고, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 구동 박막 트랜지스터(Qd)를 이룬다. 이들 박막 트랜지스터(Qs, Qd)에서 게이트 전극(124a, 124b)이 반도체(154a, 154b)보다 위에 위치하므로 탑 게이트형(top-gate) 박막 트랜지스터로 불릴 수 있다. 이와 같은 탑 게이트형 박막 트랜지스터는 전술한 액정 표시 패널에도 적용될 수 있다. 스위칭 박막 트랜지스터(Qs) 및 구동 박막 트랜지스터(Qd)의 구조는 이에 한정되는 것은 아니고 다양하게 바꿀 수 있다. 예컨대, 박막 트랜지스터(Qs, Qd)는 전술한 액정 표시 패널에서 설명한 박막 트랜지스터와 같이 게이트 전극이 반도체 아래 위치하는 보텀 게이트형(bottom-gate) 박막 트랜지스터일 수도 있다.
데이터 도전체 위에는 규소 산화물, 규소 질화물 따위의 무기 절연 물질로 이루어질 수 있는 제2 보호막(180b)이 위치할 수 있다. 제2 보호막(180b)은 그 위에 형성될 유기 발광 소자의 발광 효율을 높이기 위해 평탄한 표면을 가질 수 있다. 제2 보호막(180b)에는 제2 드레인 전극(175b)을 드러내는 접촉 구멍(185c)이 형성될 수 있다.
제2 보호막(180b) 위에는 화소 전극(191)이 위치한다. 각 화소의 화소 전극(191)은 제2 보호막(180b)의 접촉 구멍(185c)을 통해 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있다. 화소 전극(191)은 반사성 도전 물질 또는 반투과성 도전 물질로 형성될 수 있고, 투명한 도전성 물질로 형성될 수도 있다. 화소 전극(191)은 단일층 또는 다중층으로 형성될 수 있다.
제2 보호막(180b) 위에는 화소 전극(191)을 드러내는 복수의 개구부를 가지는 화소 정의막(격벽이라고도 함)(360)이 위치할 수 있다. 화소 전극(191)을 드러내는 화소 정의막(360)의 개구부는 각 화소 영역을 정의할 수 있다. 화소 정의막(360)은 생략될 수도 있다.
화소 정의막(360) 및 화소 전극(191) 위에는 발광 부재(370)가 위치한다. 발광 부재(370)는 차례대로 적층된 제1 유기 공통층(371), 복수의 발광층(373), 그리고 제2 유기 공통층(375)을 포함할 수 있다.
제1 유기 공통층(371)은 정공 주입층(hole injecting layer, HIL) 및 정공 수송층(hole transport layer, HTL) 중 적어도 하나를 포함할 수 있다. 이들 층을 모두 포함할 경우, 정공 주입층과 정공 수송층이 차례대로 적층될 수 있다. 제1 유기 공통층(371)은 화소가 배치되어 있는 표시 영역 전면에 걸쳐 형성될 수도 있고 각 화소 영역에만 형성될 수도 있다.
발광층(373)은 각각 대응하는 화소의 화소 전극(191) 위에 위치할 수 있다. 발광층(373)은 적색, 녹색 및 청색 등의 기본 색의 광을 고유하게 내는 유기 물질로 만들어질 수도 있고, 서로 다른 색의 광을 내는 복수의 유기 물질층이 적층된 구조를 가질 수도 있다. 예컨대, 적색을 나타내는 화소의 제1 유기 공통층(371) 위에는 적색 유기 발광층이 적층되고, 녹색을 나타내는 화소의 제1 유기 공통층(371) 위에는 녹색 유기 발광층이 적층되고, 청색을 나타내는 화소의 제1 유기 공통층(371) 위에는 청색 유기 발광층이 적층될 수 있다. 그러나 이에 한정되지 않고, 한 기본 색을 나타내는 유기 발광층이 서로 다른 색을 나타내는 화소에 적층될 수도 있다. 실시예에 따라서, 발광층(373)은 백색을 나타내는 백색 발광층을 포함할 수도 있다. 발광층(373)의 일부는 구동 박막 트랜지스터(Qd)와 중첩하게 위치할 수 있다.
제2 유기 공통층(375)은 예를 들어 전자 수송층(electron transport layer, ETL) 및 전자 주입층(electron injecting layer, EIL) 중 적어도 하나를 포함할 수 있고, 이들을 모두 포함할 경우 전자 수송층과 전자 주입층이 차례대로 적층되어 있을 수 있다.
발광 부재(370) 위에는 공통 전압을 전달하는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 같은 투명 도전성 물질로 형성되거나, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 금속을 얇게 적층하여 형성함으로써 광 투과성을 가지도록 할 수 있다.
각 화소의 화소 전극(191), 발광 부재(370) 및 공통 전극(270)은 발광 소자를 이룬다. 또한 서로 중첩하는 유지 전극(157)과 공통 전극(270)은 유지 축전기를 이룰 수 있다. 이와 같이 반도체층을 이용하여 유지 전극(157)을 형성하고 이에 의해 유지 축전기를 이룸으로써 유지 정전 용량을 증가시킬 수 있다. 유지 전극(157)은 투명한 재료로 형성되므로 화소의 개구부에 형성될 수 있고, 그러한 개구부에 넓은 면적으로 형성되더라도 투과율 저하가 문제되지 않는다.
공통 전극(270) 상부에는 봉지 기판(encapsulating substrate)(210)이 위치한다. 봉지 기판(210)은 발광 부재(370) 및 공통 전극(270)을 봉지하여 외부로부터 수분이나 산소가 침투하는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 통상의 기술자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
100: 하부 표시판 121: 게이트선
124, 124p: 124a, 124b: 게이트 전극
140: 게이트 절연막 145: 규소 질화물층
154, 154a, 154b, 159: 반도체 157: 유지 전극
163, 165: 배리어 171: 데이터선
172: 구동 전압선 173, 173p, 173a, 173b: 소스 전극
175, 175p, 175a, 175b: 드레인 전극
180a. 180b, 180c: 보호막
183a, 183b, 184, 185, 185a, 185b, 185c, 89p: 접촉 구멍
191: 화소 전극 200: 상부 표시판
21, 22: 감광막 패턴 220: 차광 부재
230: 색 필터 250: 덮개막
270: 공통 전극 3: 액정층
300: 표시 패널 460: 데이터 구동부
500: 게이트 구동부 600: 신호 제어부

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기판 위에 게이트 전극 및 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 반도체층을 형성하는 단계;
    박막 트랜지스터에 대응하는 상기 반도체층의 영역을 가리고 유지 전극에 대응하는 상기 반도체층의 영역을 노출시키는 감광막 패턴을 형성하는 단계;
    상기 노출되는 반도체층의 영역에 수소 또는 불소를 확산시켜 도전체인 상기 유지 전극을 형성하는 단계;
    상기 감광막 패턴을 제거하는 단계;
    소스 전극 및 드레인 전극을 형성하는 단계; 및
    공통 전극을 형성하는 단계;
    를 포함하는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 수소 또는 불소를 확산시키는 것은 수소 가스 분위기 또는 불소 계열 가스 분위기에서 플라스마 처리를 포함하는 표시 장치의 제조 방법.
  13. 제11항에서,
    상기 수소를 확산시키는 것은 규소 질화막을 형성하고 열 처리하는 것을 포함하는 표시 장치의 제조 방법.
  14. 제11항에서,
    상기 유지 전극과 상기 공통 전극 사이에 위치하는 절연막을 형성하는 단계를 더 포함하며,
    상기 유지 전극, 상기 공통 전극 및 상기 절연막은 유지 축전기를 형성하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 절연막을 형성하는 단계는,
    상기 유지 전극 위에 제1 보호막을 형성하고 열 처리하는 단계;
    및 상기 제1 보호막 위에 제2 보호막을 형성하는 단계;
    를 포함하는 표시 장치의 제조 방법.
  16. 제11항에서,
    상기 게이트 전극은 표시 영역 및 주변 영역에 각각 형성되고,
    상기 반도체층을 형성한 후 상기 감광막 패턴을 형성하기 전에, 상기 주변 영역에 형성된 게이트 전극의 일부를 노출시키는 접촉 구멍을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 감광막 패턴은 상기 접촉 구멍을 형성하기 위한 감광막 패턴을 식각하여 형성되는 표시 장치의 제조 방법.
  18. 제11항에서,
    화소 전극을 형성하는 단계를 더 포함하며,
    상기 유지 전극과 상기 화소 전극은 서로 중첩하게 형성되는 표시 장치의 제조 방법.
  19. 제11항에서,
    상기 유지 전극은 상기 박막 트랜지스터의 드레인 전극과 물리적으로 연결되게 형성되는 표시 장치의 제조 방법.
  20. 제11항에서,
    상기 유지 전극은 도핑된 산화물 반도체를 포함하는 표시 장치의 제조 방법.
KR1020150102881A 2015-07-21 2015-07-21 표시 장치 및 그 제조 방법 KR102367245B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150102881A KR102367245B1 (ko) 2015-07-21 2015-07-21 표시 장치 및 그 제조 방법
US14/995,675 US20170025447A1 (en) 2015-07-21 2016-01-14 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150102881A KR102367245B1 (ko) 2015-07-21 2015-07-21 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170012621A KR20170012621A (ko) 2017-02-03
KR102367245B1 true KR102367245B1 (ko) 2022-02-25

Family

ID=57837806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150102881A KR102367245B1 (ko) 2015-07-21 2015-07-21 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20170025447A1 (ko)
KR (1) KR102367245B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346622B (zh) * 2017-01-25 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN112785917B (zh) * 2019-11-04 2023-10-10 群创光电股份有限公司 电子装置
KR20220016373A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155721A1 (en) * 2008-12-24 2010-06-24 Je-Hun Lee Thin film transistor array substrate and method of fabricating the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110297930A1 (en) * 2010-06-04 2011-12-08 Seung-Ha Choi Thin film transistor display panel and manufacturing method of the same
US20140070209A1 (en) * 2012-09-13 2014-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155721A1 (en) * 2008-12-24 2010-06-24 Je-Hun Lee Thin film transistor array substrate and method of fabricating the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110297930A1 (en) * 2010-06-04 2011-12-08 Seung-Ha Choi Thin film transistor display panel and manufacturing method of the same
US20140070209A1 (en) * 2012-09-13 2014-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20170025447A1 (en) 2017-01-26
KR20170012621A (ko) 2017-02-03

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9252278B2 (en) Array substrate, display device and manufacturing method thereof
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
JP2010206154A (ja) 表示装置
KR101569766B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20170117261A (ko) 액정 표시 장치 및 이의 제조 방법
JP2013507771A (ja) マスク・レベルを削減した金属酸化物ｆｅｔの製造法
KR20160001821A (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
US20080197357A1 (en) Display panel and manufacturing method
US9741861B2 (en) Display device and method for manufacturing the same
KR101948171B1 (ko) 유기발광소자표시장치 및 그 제조방법
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
KR20070006070A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102367245B1 (ko) 표시 장치 및 그 제조 방법
US9954015B2 (en) Method of manufacturing thin film transistor array substrate
TWI621258B (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
KR20160128518A (ko) 표시장치 및 그 제조방법
CN116565027A (zh) 制造薄膜晶体管的方法
US11695020B2 (en) Active matrix substrate and method for manufacturing same
KR20120043404A (ko) 표시장치 및 이의 제조방법
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20150064277A (ko) 프로세스 키를 포함하는 표시패널
KR20160053376A (ko) 고 개구율 평판 표시장치용 박막 트랜지스터 기판
KR102390967B1 (ko) 표시 장치의 제조 방법
CN116224666A (zh) 阵列基板及其制备方法、显示面板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant