TWI621258B - 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法 - Google Patents

用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法 Download PDF

Info

Publication number
TWI621258B
TWI621258B TW102131757A TW102131757A TWI621258B TW I621258 B TWI621258 B TW I621258B TW 102131757 A TW102131757 A TW 102131757A TW 102131757 A TW102131757 A TW 102131757A TW I621258 B TWI621258 B TW I621258B
Authority
TW
Taiwan
Prior art keywords
region
layer
electrode
opening
gate
Prior art date
Application number
TW102131757A
Other languages
English (en)
Other versions
TW201423976A (zh
Inventor
金廣海
崔宰凡
鄭寬旭
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201423976A publication Critical patent/TW201423976A/zh
Application granted granted Critical
Publication of TWI621258B publication Critical patent/TWI621258B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

一種用於顯示設備的基板被揭露。在一態樣中，基板包含主動層，其形成於下基板實質上的整個部分上且包含第一區域及比第一區域有更高載子濃度的第二區域。基板亦包含與第一區域重疊的線路及電性連接線路到主動層的第二區域的接觸電極。

Description

用於顯示設備的基板、包含該基板的顯示設備及製造該 顯示設備的方法
相關申請案之交互參照
本申請案主張於2012年12月13日向韓國智慧財產局申請的專利申請號10-2012-0145712之效益，其全部揭露於此併入作為參考。
所述技術大體而言是關於包含線路的用於顯示設備的基板、包含基板的顯示設備、及製造顯示設備的方法。
顯示設備被安裝在具有包含薄膜電晶體(TFT)、電容、及連接薄膜電晶體及電容的線路的圖樣的基板上。顯示設備被安裝在基板上，而具有精細圖樣的遮罩係被使用以轉印於其上的圖樣以形成包含例如薄膜電晶體或諸如此類的精細圖樣。
藉由使用遮罩來轉印圖樣通常可藉由光刻來執行。根據光刻程序，光阻材料均勻地摻雜在欲形成圖樣的基板上，接著，光阻材料藉由使用暴露設備如步進器(stepper)而暴露，接著，(在正光阻材料的例子中)，暴露的光阻材料可受到顯影。此外，在光阻材料顯影之後，圖樣藉由使用殘留光阻材料作為遮罩而蝕刻而形成，並移除不必要的光阻材料。
本發明的一態樣為可防止線路中的寄生電容的用於顯示設備的基板、具有基板的顯示設備、及製造顯示設備的方法。
另一態樣為用於顯示設備的基板，包含：主動層，其實質上形成於下基板的整個部分上且包含第一區域及比第一區域有更高的載子濃度的第二區域；與第一區域重疊的線路；以及電性連接線路到主動層的第二區域的接觸電極。
第二區域不與線路重疊且設置鄰近於線路。主動層包含矽。
基板可更包含第一絕緣層，其覆蓋主動層且包含暴露第二區域的第一開口，其中線路形成以在第一絕緣層上與第一區域重疊。
基板可更包含第二絕緣層，其包含覆蓋線路及暴露線路的一部分的第二開口、及連接到第一開口的第三開口。
第二區域的面積相對於第三開口的大小。第二絕緣層的厚度比第一絕緣層的厚度厚。接觸電極形成於第二絕緣層上且藉由第一開口、第二開口及第三開口電性連接線路到主動層。線路電性連接到薄膜電晶體。線路分割為複數個線路且接著整合，而接觸電極設置於線路分割為複數個線路接著整合的位置。
另一態樣為顯示設備，包含：主動層，其實質上形成於下基板的整個部分上且包含第一區域及比第一區域有更高的載子濃度的第二區域；包含一部分主動層、閘極電極、源極電極及汲極電極的薄膜電晶體；連接薄膜電晶體且發射光線的顯示裝置；電性連接到閘極電極且與第一區域重疊的閘極線；以及電性連接閘極線到第二區域的接觸電極。
顯示設備可更包含覆蓋主動層且包含暴露第二區域的第一開口的第一絕緣層，其中閘極線形成在第一絕緣層上與第一區域重疊。
顯示設備可更包含第二絕緣層，其包含覆蓋閘極線且暴露一部分閘極線的第二開口及連接到第一開口的第三開口，其中源極電極及汲極電極對應主動層形成在第二絕緣層上。
第二區域的面積相對於第三開口的大小。第二絕緣層的厚度比第一絕緣層的厚度厚。接觸電極形成在第二絕緣層上且經由第一開口、第二開口及第三開口電性連接閘極線到主動層。接觸電極係與源極電極及汲極電極以相同材料形成於相同層上。
另一態樣為製造顯示設備的方法，其包含：形成半導體層在下基板實質上的整個區域上；第一遮罩製程，用於形成薄膜電晶體的閘極電極及閘極線在半導體層上；第二遮罩製程，用於形成層間絕緣層，其具有暴露一部分對應電路區域的半導體層、一部分閘極線及一部分鄰近閘極線的半導體層的開口；藉由從開口摻雜對應電路區域的部分半導體層及鄰近閘極線的部分半導體層以形成主動層；以及第三遮罩製程，用於形成接觸對應電路區域之主動層的源極電極及汲極電極，及接觸部分閘極線及部分鄰近閘極線的半導體層的接觸電極。
本方法可更包含：在第一遮罩製程之前，形成閘極絕緣層在閘極電極及閘極線下方，其中第二遮罩製程執行以形成閘極絕緣層中的開口以暴露對應電路區域的部分半導體層及鄰近閘極線的部分半導體層。
層間絕緣層的厚度比閘極絕緣層的厚度厚。主動層的形成可藉由使用層間絕緣層作為遮罩而執行。半導體層可包含矽。
1‧‧‧電路區域
2‧‧‧發射區域
3‧‧‧線路區域
10‧‧‧下基板
11‧‧‧緩衝層
12‧‧‧半導體層
13‧‧‧閘極絕緣層
15‧‧‧層間絕緣層
17‧‧‧平坦化層
19‧‧‧像素定義層
21‧‧‧第一電極
22‧‧‧第二電極
23‧‧‧中間層
120‧‧‧主動層
121‧‧‧第一區域
122‧‧‧第二區域
122s‧‧‧源極區域
122d‧‧‧汲極區域
140‧‧‧閘極線
141‧‧‧閘極電極
141a‧‧‧第一子閘極線
142a‧‧‧第二子閘極線
160‧‧‧資料線
161s‧‧‧源極電極
161d‧‧‧汲極電極
165‧‧‧接觸電極
DA‧‧‧顯示區域
H1‧‧‧第一開口
H2‧‧‧第二開口
H3‧‧‧第三開口
H4‧‧‧第四開口
Hs、Hd‧‧‧接觸孔
NDA‧‧‧非顯示區域
OLED‧‧‧有機發光二極體
P‧‧‧像素
t1、t2‧‧‧厚度
TFT‧‧‧薄膜電晶體
第1圖為根據實施例之顯示設備之示意概念圖。
第2圖為第1圖的像素的放大圖。
第3圖為沿著第2圖的Ⅲ-Ⅲ’線的剖面圖。
第4圖為第2圖中所繪示的線路區域的細節圖。
第5圖為沿著第4圖的V-V’線的剖面圖。
第6圖為呈現實施例效果的示意圖。
第7圖至第10圖為描繪形成第3圖及第5圖中的薄膜電晶體(TFT)及線路區域的方法的剖面圖。
第11圖為根據另一實施例之繪示於第2圖中的線路區域的細節圖。
第12圖為沿著第10圖的XⅡ-XⅡ'線的剖面圖。
第13圖為根據另一實施例之繪示於第2圖中的線路區域的細節圖。
第14圖為沿著第13圖的XⅣ-XⅣ’線的剖面圖。
當圖樣藉由使用遮罩轉印時，具有所需圖樣的遮罩必須在轉印之前準備。因此，當使用遮罩的製程數量增加時，準備遮罩的製造花費也增加。因此，減少所需遮罩數量的結構是有必要的。
所需遮罩的數量可藉由省略特定層而減少。然而在此例子中，各層的重疊可在各層並不該重疊之處發生，且不希望得到的電容連接可導致寄生電容。特別是，當寄生電容在電路中發生時，RC延遲可發生，因 此顯示設備的顯示品質可降低。
詞彙如「第一(first)」及「第二(second)」在此僅用以描述各種構成元件，但構成元件並不以該些詞彙所限制。該些詞彙僅用以達到辨識一構成元件及其他構成元件的目的。
將進一步理解的是當一層被指在另一層、薄膜、區域或基板「上(on)」時，其可直接地在其他層、薄膜、區域或基板上，或其間可存在中介元件。
在圖中，層或區域的厚度係提供描述的清晰度。在圖中為了方便描述，也可誇示一些層或區域的厚度。
實施例將在此參考附圖而更完全地描述。同一材料或對應元件被標示同一參考符號，而其描述將不被重複。
如「至少其中之一(at least one of)」的敘述，用於列舉元件時，修改全部的列舉元件而並非修改單一列舉元件。
第1圖為根據實施例之顯示設備之示意概念圖。第2圖為第1圖的像素的放大圖。第3圖為沿著第2圖的Ⅲ-Ⅲ’線的剖面圖。第4圖為第2圖中所繪示的線路區域的細節圖。第5圖為沿著第4圖的V-V’線的剖面圖。
請參閱第1圖，顯示設備包含具有顯示區域DA及非顯示區域NDA的下基板10。顯示區域DA設置於下基板10的中央，且為用於顯示影像的區域。非顯示區域NDA設置於下基板10的邊緣，環繞顯示區域DA，並且顯示影像。發射光線以顯示影像的像素P及提供電子訊號或電源到像素P的線路設置於顯示區域DA中。
第2圖為了簡化敘述而僅描繪一個像素P。然而，顯示區域 DA可包含複數個此像素P，而像素P的設置可根據設計而修改。此外，第2圖為了簡化敘述僅繪示部分閘極線140及部分資料線160。然而，除了這些線路以外，電源線及控制線更可設置於顯示區域DA中。
閘極線140朝著第一方向X延伸，閘極訊號沿此方向從閘極驅動單元(未繪示)傳送到像素P。資料線160朝著實質上垂直於第一方向X的第二方向Y延伸，資料訊號沿此方向從資料驅動單元(未繪示)傳送到像素P。閘極線140及資料線160並不以此為限，而可根據設計而修改。
因像素P需要連接閘極線140及資料線160，像素P設置於閘極線140及資料線160交叉處。像素P包含有機發光裝置OLED發射具有對應資料訊號的驅動電流的亮度的光線、以及用於控制有機發光裝置OLED的驅動電流的像素電路。像素電路連接到閘極線140及資料線160，而有機發光裝置OLED連接到像素電路。像素電路可包含複數個薄膜電晶體及至少一電容。
下文中，下基板10上像素電路形成的區域稱為電路區域1，而下基板10上有機發光裝置OLED形成的區域稱為發射區域2。而下基板10上線路形成的區域稱為線路區域3。
請參閱第3圖，包含像素電路及有機發光裝置OLED的像素P將詳細描述。
同樣地，雖然第3圖中描繪的像素P包含一個薄膜電晶體TFT及一個有機發光裝置OLED，像素P可更包含除了繪示元件以外的其他薄膜電晶體及電容。
薄膜電晶體TFT形成在電路區域1上，而薄膜電晶體TFT可具有上方閘極類型結構，其包含依序設置遠離下基板10的主動層120、閘極電極141、源極電極161s及汲極電極161d。在一些實施例中，如圖 中所繪示，主動層120設置在電路區域1、發射區域2以及線路區域3上。舉例來說，主動層120形成在下基板10實質上的整個區域上。若主動層120並未圖樣化，則用於主動層120圖樣化的遮罩製程可省略，從而簡化顯示設備的製造過程。然而，當主動層120未圖樣化，形成在顯示區域DA中的複數個薄膜電晶體可彼此不電性分離，從而導致短路。然而在此例子中，短路可藉由使用部分摻雜以分離鄰近裝置而避免。
平坦化層17形成以覆蓋薄膜電晶體TFT。平坦化層17可為由無機材料及/或有機材料形成的薄膜，其可具有單層或多層結構。舉例來說，無機材料可為金屬氧化物或金屬氮化物，而特別是，無機材料可為二氧化矽(SiO2)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al2O3)、二氧化鈦(TiO2)、氧化鉭(Ta2O5)，二氧化鉿(HfO2)、或氧化鋅(ZnO2)。此外，有機材料可為特定用途的聚合物，例如聚甲基丙烯酸酯(polymethylmethacrylate,PMMA)或聚苯乙烯(polystylene,PS)、具有苯酚基團(phenol-based group)的聚合物衍生物、丙烯醯基(acryl-based)聚合物、亞醯胺基(imide-based)聚合物、芳基醚基(arylether-based)聚合物、醯胺基(amide-based)聚合物、氟基(fluorine-based)聚合物、對二甲苯基(p-xylene-based)聚合物、乙烯醇基(vinylalcohol-based)聚合物、或其混合。此外，平坦化層17可形成為無機絕緣膜及有機絕緣膜的複合堆疊。平坦化層17形成以移除薄膜電晶體造成的高低差，並將上方表面平坦化以防止有機發光裝置OLED由於設置在有機發光裝置OLED下方的不平整結構而產生缺陷。
顯示裝置形成在平坦化層17上。根據本實施例，包含由有機材料形成的發射層的有機發光裝置OLED作為顯示裝置使用。然而，本發明並不以此為限，亦即，包含液晶顯示裝置的液晶顯示設備可作為替代被使用為顯示裝置及背光元件。
同樣地，第2圖所示之有機發光裝置OLED形成在薄膜電晶體TFT上。然而，本發明並不以此為限。有機發光裝置OLED可包含島狀第一電極21(請見第3圖)，並省略用於圖樣化第一電極21的遮罩製程，第一電極21可形成於薄膜電晶體TFT的閘極電極141的相同層。在此例子中，閘極電極141可為由構成第一電極21的材料及構成閘極電極141的低電阻材料依序堆疊而形成的雙層。亦即，有機發光裝置OLED可被替代為形成在閘極絕緣層13上，而非如第3圖所示形成在平坦化層17上。
有機發光裝置OLED包含第一電極21、第二電極22、以及設置於第一電極21及第二電極22之間的中間層23。當顯示裝置為朝著下基板10發光的底部發射類型的顯示裝置時，第一電極21為透明電極而第二電極22為反射電極。換句話說，當顯示裝置為朝著下基板10的反方向發光的頂部發射類型的顯示裝置時，第一電極21為反射電極而第二電極22為半透明電極。當顯示裝置為雙邊發射類型的顯示裝置時，第一電極21為透明電極而第二電極22為半透明電極。
當第一電極21作為陽極時，至少一材料選自包含氧化錫銦(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦(In2O3)、氧化鎵銦(IGO)、以及氧化鋁鋅(AZO)群組的高介電材料(high-k material)可被用以形成第一電極21。第一電極21可對應每一像素而圖樣化為島狀。此外，第一電極21可連接薄膜電晶體TFT的汲極電極161d以從其接收電流。
暴露部分第一電極21以定義發射區域2的像素定義層19形成在第一電極21上。像素定義層19可藉由例如旋轉塗佈選自包含聚亞醯氨、聚醯氨、壓克力樹脂、苯環丁烯、以及酚樹脂所組成之群組之至少一有機絕緣材料而形成。中間層23係藉由像素定義層19而定義以形成於發射區域2上。中間層23可包含以預定波長發射光線的有機發射層。有機 發射層可包含有機材料。
當有機發射層為低分子量有機材料形成的低分子有機層時，電洞傳輸層(HTL)及電洞注入層(HIL)從有機發射層朝向第一電極21的方向堆疊，而電子傳輸層(ETL)及電子注入層(EIL)從有機發射層朝向第二電極22的方向堆疊。根據另一實施例，電洞注入層、電洞傳輸層、電子傳輸層及電子注入層以外的各種其他層更可根據用途而堆疊。
根據本實施例，每一像素分別地包含有機發射層。關於這點，像素可發射紅光、綠光及藍光，而發射紅光、綠光及藍光的像素群組可構成一個單元像素。然而，本發明並不以此為限，舉例來說，所有像素可共用一個有機發射層。舉例來說，發射紅光、綠光及藍光之複數個有機發射層可垂直地堆疊或混合以形成白光。發射白光的顏色組合並不以此為限。在此例子中，用於將發射的白光轉換為預定顏色的顏色轉換層或顏色過濾器可被各別地包含。
第二電極22可由形成導電無機材料形成。當第二電極22作為陰極時，鋰、鈣、氟化鋰/鈣、氟化鋰/鋁、鋁、鎂、或銀等低介電材料可被用以形成第二電極22。第二電極22可在影像被實施的整個顯示區域DA中形成為共用電極。關於這點，第二電極22可藉由使用不傷害中間層23的蒸鍍程序而形成。根據另一實施例，第一電極21可為陰極而第二電極22可為陽極。
此外，形成在下基板10上的有機發光裝置OLED密封於外界空氣。舉例來說，有機發光裝置OLED可以接觸下基板10的封裝基板藉由密封構件而密封。根據實施例，薄膜封裝層可形成在下基板10實質上的整個表面上以密封有機發光裝置OLED。
接著，請參閱第4圖及第5圖，如第2圖所示的線路區域3 將詳細說明。承上所述，主動層120並未圖樣化，且放置在電路區域1及線路區域3上，因而覆蓋下基板10之實質上整個區域上。然而因為主動層120包含半導體材料，非計畫中的的寄生電容可發生於線路及至少部分重疊於線路的部分主動層120之間。特別是，相對薄的閘極絕緣層13形成於閘極線140及主動層120之間。因此，產生於閘極線140及主動層120之間的寄生電容導致閘極線140的RC延遲，因此導致顯示器品質的下降。因此，根據實施例，接觸電極165形成以移除耦接於閘極線140及閘極線140下方的主動層120之間的電容以移除閘極線140的RC延遲。
根據本實施例，接觸電極165形成以電性連接閘極線140到主動層120。然而，本發明並不以此為限。亦即，接觸電極165可應用於設計以移除由省略遮罩製程結構中的非計畫中的重疊而造成寄生電容的任何不同結構。舉例來說，接觸電極可設置於其他線路及主動層之間。
此外，接觸電極165形成在接觸電極165不與其他線路重疊的區域中。舉例來說，閘極線140及資料線160的交叉區域不具有接觸電極的空間，因此，接觸電極165並不設置於交叉區域中。
接觸電極165可電性連接閘極線140到鄰近閘極線140的主動層120。接觸電極165形成以盡可能地遠離像素P。閘極絕緣層13及覆蓋主動層120的層間絕緣層15及閘極線140可具有第一到第三開口H1、H2及H3，而接觸電極165可經由第一到第三開口H1、H2及H3電性連接主動層120到閘極線140。藉由第一到第三開口H1、H2及H3而打開的部分主動層120以高濃度雜質摻雜，因此當接觸電極165接觸主動層120時，接觸電阻降低，因此而接觸電極165使得鄰近閘極線140的部分主動層120具有與閘極線140相似的電位。因此，由層間絕緣層15的第一到第三開口H1、H2及H3暴露的部分主動層120的第二區域122可具有比 藉由層間絕緣層15覆蓋的部分主動層120的第一區域121更高的載子濃度。
在本實施例中，當閘極線140及主動層藉由接觸電極165而彼此電性連接時，閘極線140及主動層120可具有等位性(equipotentiality)，或其寄生電容可被移除或減少而使其具有相似電位。最終，如第6圖中確認，閘極線140的RC延遲被移除而因此增進顯示品質。同樣地，因為接觸電極165形成以鄰近閘極線140並且與像素P有相對間隔，即使當電位藉由接觸電極165提供到主動層120，這並不影響像素P。
第7圖到第10圖為繪示形成如第3圖到第5圖所示之薄膜電晶體(TFT)及線路區域3的方法的剖面圖。請參閱第7圖到第10圖，薄膜電晶體TFT及線路區域3繪示為彼此靠近。然而實際上，這兩個元件彼此比圖中所繪示的具有更遠的距離。
首先，下基板10被準備。下基板10支撐顯示設備並維持其剛性。下基板10可具有平坦的上方表面且可由透明絕緣材料而形成。舉例來說，下基板10可由玻璃形成。然而，用於形成下基板10的材料並不以此為限。根據另一實施例，下基板10可由如聚醚石風(polyethersulfone,polyethersulphone PES)或聚丙烯酸酯(polyacrylate,polyacrylate PAR)的塑膠材料形成。根據另一實施例，下基板10可由如金屬或碳纖維的非透明材料形成。根據另一實施例，欲實施可撓性顯示設備，下基板10可為可撓性塑膠，例如聚亞醯氨(PI)薄膜。
請參閱第7圖，緩衝層11形成於下基板10上。緩衝層11可平坦化緩衝層11的上方表面並可防止雜質的滲入。緩衝層11可以如氧化矽(SiOx)及/或氮化矽(SiNx)的無機材料形成為多層或單層薄膜，而關於 這點，各種沉積方法可被使用。緩衝層11可視需求而省略。
半導體層12形成在緩衝層11上。半導體層在其特定區域並未以高濃度雜質摻雜的狀態。半導體層102包含半導體材料，舉例來說，半導體層可包含非晶矽或藉由結晶化非晶矽而成的多晶矽。舉例來說，如第7圖所示的半導體層12包含多晶矽，而半導體層12可包含在覆蓋摻雜之後擴散及熱處理的少量雜質。
然而，本發明並不以此為限，而半導體層12可包含例如具有G-I-Z-O[(In2O3)a(Ga2O3)b(ZnO)c]結構的氧化半導體，其中a、b及c為分別地符合a0、b0、以及c>0條件的實數。關於這點，半導體層12除了GIZO之外可包含週期表中第12、13或14群組的金屬元素，例如鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)、鎘(Cd)、鍺(Ge)、或鉿(Hf)、及其組合。
接著，不需對半導體層12圖樣化，閘極絕緣層13形成在半導體層12上。於此，閘極絕緣層13可具有由無機材料例如氧化矽或氮化矽而形成的單層或多層結構，而各種沉積方法可被使用以形成閘極絕緣層13。
根據實施例，半導體層12除了電路區域1還形成在發射區域2及線路區域3上。亦即，半導體層12形成在下基板10實質上的全部區域上。亦即，半導體層12直接形成在閘極絕緣層13下方而不使用遮罩圖樣化，因此，包含於典型製造過程的用於半導體層12的遮罩製程可於此被省略。
接著，如第8圖所示，形成閘極線140及閘極電極141。在一實施例中，導電層(未繪示)形成在閘極絕緣層13的實質上全部表面上。導電層可為包含至少一個選自銀、鎂、鋁、鉑、鈀、金、鎳、釹、銥、鉻、鋰、鈣、鉬、鈦、鎢、鉬鎢、以及鋁/銅所組成之群組的金屬材料的多層或 單層結構。在導電層形成之後，使用第一遮罩(未繪示)的第一製程執行以圖樣化線路區域3上的閘極線140及電路區域1中的閘極電極141。雖然未於此說明，閘極線140及閘極電極141可彼此電性連接。
接著，如第9圖所示，層間絕緣層15被形成而接觸孔Hs及Hd及暴露半導體層12的第一到第三開口H1、H2及H3形成在閘極絕緣層13及層間絕緣層15中。詳細來說，層間絕緣層15形成在閘極絕緣層13上以覆蓋閘極線140及閘極電極141。詳細來說，層間絕緣層15係形成在閘極絕緣層13上以覆蓋閘極線140及閘極電極141。層間絕緣層15的厚度t2比閘極絕緣層13的厚度t1厚。層間絕緣層15可由無機金屬薄膜形成為多層或單層。舉例來說，無機材料可為金屬氧化物或金屬氮化物，而特別是，無機材料可為二氧化矽(SiO2)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al2O3)、二氧化鈦(TiO2)、氧化鉭(Ta2O5)、二氧化鉿(HfO2)、或氧化鋅(ZnO2)。然而，層間絕緣層15可替代為由有機金屬薄膜形成為單層或多層。根據另一實施例，由無機材料形成的薄膜及由有機材料形成的薄膜可交互形成。在層間絕緣層15形成之後，遮罩製程使用第二遮罩(未繪示)被執行以對應電路區域1在部分閘極絕緣層13及層間絕緣層15形成接觸孔Hs及Hd，而第一到第三開口H1、H2及H3對應線路區域3形成於部分閘極絕緣層13及層間絕緣層15中。
詳細來說，接觸孔Hs及Hd形成在閘極絕緣層13及層間絕緣層15上，鄰近薄膜電晶體TFT的閘極電極141，並可包含源極接觸孔Hs及汲極接觸孔Hd。接觸孔Hs及Hd移除層間絕緣層15及閘極絕緣層13以暴露半導體層12。
開口H1、H2及H3可形成在閘極線140上方並鄰近閘極線140，並可包含第一到第三開口H1、H2及H3。第二開口H2形成於閘極 線140上的層間絕緣層15上以暴露閘極線140。第一開口H1形成在鄰近閘極線140的部份半導體層12上的閘極絕緣層13上。第三開口H3連接第一開口H1且係形成在鄰近閘極線140的部分半導體層12上的層間絕緣層15上。因此，半導體層12藉由第一開口H1及第三開口H3而暴露。
接著，請參閱第9圖，高濃度雜質經由接觸孔Hs及Hd及第一到第三開口H1、H2及H3藉由使用層間絕緣層15作為遮罩而摻雜到半導體層12中，接著進行擴散及熱處理，從而形成主動層120。雜質可為n型或p型雜質，舉例來說，原子價3的硼或原子價5的磷。既然層間絕緣層15較厚，由層間絕緣層15覆蓋的部分半導體層12可能不被雜質充分地摻雜。然而，由層間絕緣層15暴露的部分半導體層12以高濃度雜質摻雜，因此其載子濃度可增加。詳細來說，由源極接觸孔Hs暴露的部分半導體層12及汲極接觸孔Hd暴露的部分半導體層12可個別地以高濃度雜質摻雜，從而分別地形成源極區域122s及汲極區域122d。當源極電極161s及汲極電極161d分別地接觸源極區域122s及汲極區域122d時，源極區域122s及汲極區域122d可減少接觸電阻，並可使電流流入其中以驅動薄膜電晶體。此外，由第一開口H1及第三開口H3暴露的部分半導體層12以高濃度雜質摻雜，從而形成具有相對地高載子濃度的第二區域122。既然層間絕緣層15作為遮罩功能，第二區域122的面積對應於第三開口H3的大小。當接觸電極165產生接觸時第二區域122可減少接觸電阻且可使主動層120具有相似於鄰近閘極線140的電位。此外，主動層120並未以高濃度雜質摻雜的剩餘區域被表示為第一區域121，使得剩餘區域可與第二區域122區別。因此，第二區域122為具有比第一區域121更高載子濃度的區域。
接著，如第10圖所示，形成源極電極161s、汲極電極161d、以及接觸電極165。
詳細來說，填充接觸孔Hs及Hd及第一到第三開口H1、H2及H3且完全地覆蓋層間絕緣層15的導電層(未繪示)被形成。導電層可為包含至少一個選自銀、鎂、鋁、鉑、鈀、金、鎳、釹、銥、鉻、鋰、鈣、鉬、鈦、鎢、鉬鎢、以及鋁/銅所組成之群組的金屬材料的多層或單層結構。在導電層形成之後，執行使用第三遮罩(圖未示)的遮罩製程以圖樣化電路區域1上的源極電極161s及汲極電極161d及線路區域3上的接觸電極165。
源極電極161s及汲極電極161d經由源極接觸孔Hs及汲極接觸孔Hd分別地接觸源極區域122及汲極區域122d。
接觸電極165經由第二開口H2接觸閘極線140，並且經由第一開口H1及第三開口H3接觸第二區域122。承上所述，接觸電極165電性連接閘極線140及鄰近閘極線140的第二區域122。於此，「鄰近閘極線140的第二區域122」可指出第二區域122可比像素(第2圖的P)相對地更靠近閘極線140。從如此的結構中，當電子訊號流入閘極線140時，由於接觸電極165，與閘極線140的電位相似的電位還可流入第二區域122及至少與閘極線140部分重疊的主動層120的第一區域121。在第一區域121之間，至少與閘極線140部分重疊的部分第一區域121可由於閘極線140及鄰近的第二區域122而具有相似的電位。因此，閘極線140及至少與閘極線140部分重疊的部分主動層120之間的寄生電容可被移除或減少。最後，閘極線140的RC延遲可減少而顯示品質可提升。
第11圖為根據另一實施例之繪示於第2圖中的線路區域的細節圖。第12圖為沿著第10圖的XⅡ-XⅡ'線的剖面圖。
與第4圖及第5圖中所繪示的實施例相比，根據第11圖及第12圖中繪示的實施例，閘極線140被分割為二且接著整合。閘極線140 可分割為複數個線路，且接著，該些線路整合於部分線路區域。於此，分割的閘極線可被稱為第一子閘極線141a及第二子閘極線142a。接觸電極165可設置以連接鄰近第一子閘極線141a及第二子閘極線142a其一的主動層120。接觸電極165可設置於第一子閘極線141a及第二子閘極線142a之間。
請參閱第10圖及第11圖，閘極線分割為兩線路，但實施例並不以此為限，舉例來說，閘極線可分割為三條或更多線路。
第13圖為根據另一實施例之繪示於第2圖中的線路區域的細節圖。第14圖為沿著第13圖的XⅣ-XⅣ’線的剖面圖。
與第11圖及第12圖所繪示的實施例相比，根據第13圖及第14圖所繪示的實施例，接觸電極電性連接到閘極線140的全部分割線路。詳細來說，接觸電極165電性連接第一子閘極線141a及第二子閘極線142a，並且連接第一及第二子閘極線141a及142a到主動層120。在本實施例中閘極線及主動層之間相似電位的形成可比上個實施例更容易地執行。
根據第11圖到第14圖中所繪示的實施例，由第一子閘極線141a及第二子閘極線142a分割而成的封閉空間可被形成。因此，除了層間絕緣層15，第一子閘極線141a及第二子閘極線142a可作為摻雜半導體層的遮罩使用。若僅閘極線被作為遮罩使用，閘極線被形成，接著半導體層被摻雜以形成主動層。既然主動層與閘極線重疊的部分並未以雜質摻雜，形成的裝置可與其他裝置電性分離，而於此，閘極線可做為導引器。
根據上述實施例，主動層的遮罩圖樣化被省略，因此，需要較少數量的遮罩，使得製造花費的減少及製造過程的簡化。
同樣地，根據上述實施例，產生於主動層及線路之間的寄生 電容被移除，使得線路的RC延遲改善而可增進顯示品質。
當上述實施例參考附圖被描述時，可被技術領域中具有通常知識者理解的是，在不偏離由以下申請專利範圍所定義的本發明的精神及範疇下，可對其作各種形式及細節的變更。

Claims (19)

  1. 一種用於顯示設備的基板，該基板包含：一下基板；一主動層，係形成於該下基板實質上地整個部分上，其中該主動層包含一第一區域及具有比該第一區域更高的載子濃度的一第二區域；一線路，係至少部分地與該第一區域重疊；一接觸電極，設置以電性連接該線路到該主動層的該第二區域；一第一絕緣層，係覆蓋該主動層且包含暴露該第二區域的一第一開口，其中該線路形成在該第一絕緣層上與該第一區域至少部分地重疊；以及一第二絕緣層，其包含覆蓋該線路且暴露部分該線路的一第二開口及連接到該第一開口的一第三開口。
  2. 如申請專利範圍第1項所述之基板，其中該第二區域不與該線路重疊且設置以鄰近該線路。
  3. 如申請專利範圍第1項所述之基板，其中該主動層包含矽。
  4. 如申請專利範圍第1項所述之基板，其中該第二區域的面積相對於該第三開口的大小。
  5. 如申請專利範圍第1項所述之基板，其中該第二絕緣層的厚度比該第一絕緣層的厚度厚。
  6. 如申請專利範圍第1項所述之基板，其中該接觸電極形成在該第二絕緣層上且設置以經由該第一開口、該第二開口、及該第 三開口電性連接該線路到該主動層。
  7. 如申請專利範圍第1項所述之基板，其中該線路電性連接到一薄膜電晶體。
  8. 如申請專利範圍第1項所述之基板，其中該線路分割為複數個子線路接著整合，且其中該接觸電極設置於該線路分割之處。
  9. 一種顯示設備，包含：一下基板；一主動層，係形成於該下基板實質上地整個部分上，其中該主動層包含一第一區域及具有比該第一區域更高的載子濃度的一第二區域；一薄膜電晶體，包含部分該主動層、一閘極電極、一源極電極、及一汲極電極；一顯示裝置，係連接到該薄膜電晶體且設置以發射光線；一閘極線，係電性連接到該閘極電極且與該第一區域至少部分地重疊；一接觸電極，係設置以電性連接該閘極線到該第二區域；一第一絕緣層，係覆蓋該主動層且包含暴露該第二區域的一第一開口，其中該閘極線形成在該第一絕緣層上與該第一區域至少部分地重疊；以及一第二絕緣層，其包含覆蓋該閘極線且暴露部分該閘極線的一第二開口及連接到該第一開口的一第三開口。
  10. 如申請專利範圍第9項所述之顯示設備，其中該源極電極及該汲極電極對應該主動層而形成在該第二絕緣層上。
  11. 如申請專利範圍第10項所述之顯示設備，其中該第二區域的面積相對於該第三開口的大小。
  12. 如申請專利範圍第10項所述之顯示設備，其中該第二絕緣層的厚度比該第一絕緣層的厚度厚。
  13. 如申請專利範圍第10項所述之顯示設備，其中該接觸電極形成於該第二絕緣層上且設置以經由該第一開口、該第二開口、及該第三開口電性連接該閘極線到該主動層。
  14. 如申請專利範圍第10項所述之顯示設備，其中該接觸電極與該源極電極及該汲極電極形成在同一層且以相同材料形成。
  15. 一種製造顯示設備之方法，該方法包含：形成一半導體層在一下基板之實質上的整個區域上；在該半導體層上形成一薄膜電晶體的一閘極電極及一閘極線；形成一層間絕緣層，其具有暴露對應一電路區域的部分該半導體層、部分該閘極線、及鄰近該閘極線之部分該半導體層之開口；經由該開口摻雜對應該電路區域的部分該半導體層及鄰近該閘極線的部分該半導體層以形成一主動層；以及形成接觸對應該電路區域的該主動層的一源極電極及一汲極電極，以及形成接觸部分該閘極線及鄰近該閘極線之部分半導體層之一接觸電極。
  16. 如申請專利範圍第15項所述之方法，更包含： 在形成該閘極電極及該閘極線之前，在該閘極電極及該閘極線下方形成一閘極絕緣層，其中該層間絕緣層的形成包含形成該閘極絕緣層中的開口以暴露對應該電路區域的部分該半導體層及鄰近該閘極線的部分該半導體層。
  17. 如申請專利範圍第16項所述之方法，其中該層間絕緣層的厚度比該閘極絕緣層的厚度厚。
  18. 如申請專利範圍第15項所述之方法，其中該主動層的形成係藉由使用該層間絕緣層作為一遮罩而執行。
  19. 如申請專利範圍第15項所述之方法，其中該半導體層包含矽。
TW102131757A 2012-12-13 2013-09-04 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法 TWI621258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120145712A KR101996438B1 (ko) 2012-12-13 2012-12-13 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
??10-2012-0145712 2012-12-13

Publications (2)

Publication Number Publication Date
TW201423976A TW201423976A (zh) 2014-06-16
TWI621258B true TWI621258B (zh) 2018-04-11

Family

ID=50910440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131757A TWI621258B (zh) 2012-12-13 2013-09-04 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法

Country Status (4)

Country Link
US (1) US10068989B2 (zh)
KR (1) KR101996438B1 (zh)
CN (2) CN110299395B (zh)
TW (1) TWI621258B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102304726B1 (ko) 2015-03-27 2021-09-27 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치
KR20170109182A (ko) 2016-03-18 2017-09-28 삼성디스플레이 주식회사 박막트랜지스터와 제조 방법, 및 이를 포함하는 유기 발광 표시 장치
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR20200064207A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753202A (zh) * 2004-09-20 2006-03-29 三星Sdi株式会社 有机薄膜晶体管及包括该有机薄膜晶体管的平板显示器
US20070046846A1 (en) * 2005-09-01 2007-03-01 Seiko Epson Corporation Electro-optical device and electronic apparatus
TW200950583A (en) * 2008-03-05 2009-12-01 Semiconductor Energy Lab Method for manufacturing EL display device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020060321A1 (en) * 2000-07-14 2002-05-23 Kazlas Peter T. Minimally- patterned, thin-film semiconductor devices for display applications
KR100796790B1 (ko) 2001-05-29 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP4027164B2 (ja) * 2002-06-21 2007-12-26 株式会社日立製作所 表示装置
AU2003302834A1 (en) * 2002-12-09 2004-06-30 Samsung Electronics Co., Ltd. Display pixel, display apparatus having an image pixel and method of manufacturing display device
JP4446707B2 (ja) * 2003-09-30 2010-04-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP4180018B2 (ja) * 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
CN100504553C (zh) 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR100603393B1 (ko) 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR101189137B1 (ko) * 2005-12-26 2012-10-10 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101251349B1 (ko) * 2006-08-18 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.
JP5046915B2 (ja) 2007-12-27 2012-10-10 京セラ株式会社 表示装置用基板、表示装置、及び表示装置用基板の製造方法
KR101274708B1 (ko) * 2008-06-25 2013-06-12 엘지디스플레이 주식회사 평판 표시장치용 어레이 기판 및 그의 제조방법
KR20100014029A (ko) * 2008-08-01 2010-02-10 엘지디스플레이 주식회사 반사형 액정표시장치 및 그 제조 방법
KR101056250B1 (ko) * 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101048987B1 (ko) * 2009-12-10 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
JP5691167B2 (ja) 2009-12-24 2015-04-01 カシオ計算機株式会社 発光装置の製造方法
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120076181A (ko) 2010-12-29 2012-07-09 엘지디스플레이 주식회사 액정표시장치의 어레이기판 및 이의 제조방법
KR101922445B1 (ko) * 2011-02-17 2019-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
JP6019329B2 (ja) 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753202A (zh) * 2004-09-20 2006-03-29 三星Sdi株式会社 有机薄膜晶体管及包括该有机薄膜晶体管的平板显示器
US20070046846A1 (en) * 2005-09-01 2007-03-01 Seiko Epson Corporation Electro-optical device and electronic apparatus
TW200950583A (en) * 2008-03-05 2009-12-01 Semiconductor Energy Lab Method for manufacturing EL display device

Also Published As

Publication number Publication date
KR101996438B1 (ko) 2019-07-05
TW201423976A (zh) 2014-06-16
CN103872073B (zh) 2019-07-26
CN110299395B (zh) 2023-07-18
US10068989B2 (en) 2018-09-04
CN110299395A (zh) 2019-10-01
KR20140077023A (ko) 2014-06-23
US20140167050A1 (en) 2014-06-19
CN103872073A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
JP7418862B2 (ja) タッチ検出機能付き表示装置及びその製造方法
TWI482274B (zh) 顯示裝置及電子裝置
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US10529790B2 (en) Organic light-emitting diode display and method of manufacturing the same with no cladding process
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
TWI621258B (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
KR102016070B1 (ko) 플렉서블 유기전계 발광소자 및 그의 제조방법
US9842888B2 (en) Organic light emitting display device and method of manufacturing the same
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
US9911802B2 (en) Display device and method for manufacturing the same
US20120241745A1 (en) Display device, manufacturing method of display device and electronic equipment
TW201618288A (zh) 顯示裝置及其製造方法
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
KR102367245B1 (ko) 표시 장치 및 그 제조 방법
US11825706B2 (en) Display apparatus having bridge electrode electrically connecting lower electrode pattern layer and semiconductor layer of transistor
US20220223674A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
KR20150002119A (ko) 유기전계 발광소자 및 이의 제조 방법
US11114522B2 (en) Display device, manufacturing method of display device, and exposure device
US20220037456A1 (en) Display apparatus and method of manufacturing the same
WO2019187069A1 (ja) トランジスタおよび表示装置
KR20230127430A (ko) 디스플레이 장치 및 그 제조 방법
KR20230099979A (ko) 전계 발광 표시 장치