CN103872073A - 基板、包括该基板的显示装置以及该显示装置的制造方法 - Google Patents

基板、包括该基板的显示装置以及该显示装置的制造方法 Download PDF

Info

Publication number
CN103872073A
CN103872073A CN201310392449.2A CN201310392449A CN103872073A CN 103872073 A CN103872073 A CN 103872073A CN 201310392449 A CN201310392449 A CN 201310392449A CN 103872073 A CN103872073 A CN 103872073A
Authority
CN
China
Prior art keywords
opening
area
line
electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310392449.2A
Other languages
English (en)
Other versions
CN103872073B (zh
Inventor
金广海
崔宰凡
郑宽旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN201910588386.5A priority Critical patent/CN110299395B/zh
Publication of CN103872073A publication Critical patent/CN103872073A/zh
Application granted granted Critical
Publication of CN103872073B publication Critical patent/CN103872073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

用于显示装置的基板被公开。一方面，基板包括：活性层，被形成在底部基板的基本所有部分上，并且包括第一区域和具有高于第一区域的载流子浓度的第二区域。基板还包括：线，与第一区域重叠；以及接触电极，将线电连接到活性层的第二区域。

Description

基板、包括该基板的显示装置以及该显示装置的制造方法
技术领域
本申请总体上涉及包括线的用于显示装置的基板、包括该基板的显示装置以及该显示装置的制造方法。
背景技术
显示装置被安装在包括薄膜晶体管（TFT）、电容器以及连接TFT和电容器的线的具有图案的基板上。显示装置待安装在基板上，具有精细图案的掩膜被用为将该图案转印到基板上，以形成包括如TFT等的精细图案。
通常，可以通过光刻法执行通过使用掩膜的图案转印。根据光刻法工艺，光刻胶被均匀地涂覆在待具有图案的基板上，通过使用如步进器的曝光设备曝光光刻胶，之后，（在正性光刻胶的情况下），曝光的光刻胶被进行显影。此外，在光刻胶的显影之后，使用剩余的光刻胶作为掩膜通过蚀刻形成图案，并去除无需的光刻胶。
发明内容
一个创造性方面为防止线中的寄生电容的用于显示装置的基板、包括该基板的显示装置以及显示装置的制造方法。
另一个方面为用于显示装置的基板，包括：活性层，形成在底部基板的基本所有部分上并且包括第一区域和具有高于第一区域的载流子浓度的第二区域；线，与第一区域重叠；以及接触电极，将线电连接到活性层的第二区域。
第二区域不与线重叠并且被布置为与线相邻。活性层包括硅。
基板可以进一步包括：第一绝缘层，覆盖活性层并且包括暴露第二区域的第一开口，其中线被形成为与第一区域重叠在第一绝缘层上。
基板可以进一步包括：第二绝缘层，包括覆盖线并暴露线的一部分的第二开口和连接到第一开口的第三开口。
第二区域的面积对应于第三开口的尺寸。第二绝缘层的厚度大于第一绝缘层的厚度。接触电极被形成在第二绝缘层上并且通过第一开口、第二开口和第三开口将线电连接活性层。线被电连接到薄膜晶体管。线被划分为多个线并且之后合并起来，并且接触电极被布置在线被划分为多个线并且之后合并起来的位置。
另一个方面为显示装置，包括：活性层，形成在底部基板的基本所有部分上并且包括第一区域和具有高于第一区域的载流子浓度的第二区域；薄膜晶体管，包括活性层的一部分、栅电极、源电极和漏电极；显示装置，连接到薄膜晶体管并发光；栅极线，被电连接到栅电极并且与第一区域重叠；以及接触电极，将栅极线电连接到第二区域。
显示装置可以进一步包括：第一绝缘层，覆盖活性层并且包括暴露第二区域的第一开口，其中栅极线被形成为与第一区域重叠在第一绝缘层上。
显示装置可以进一步包括：第二绝缘层，包括覆盖栅极线并暴露线的一部分的第二开口和连接到第一开口的第三开口，其中源电极和漏电极被形成在第二绝缘层上，对应于活性层。
第二区域的面积对应于第三开口的尺寸。第二绝缘层的厚度大于第一绝缘层的厚度。接触电极被形成在第二绝缘层上并且通过第一开口、第二开口和第三开口将栅极线电连接活性层。接触电极被形成在与源电极和漏电极相同的水平并且由与源电极和漏电极相同的材料形成。
另一方面为显示装置的制造方法，包括：在底部基板的基本所有区域上形成半导体层；用于在半导体层上形成薄膜晶体管的栅电极和栅极线的第一掩膜工艺；用于形成层间绝缘层的第二掩膜工艺，该层间绝缘层具有暴露对应于电路区域的半导体层的一部分、栅极线的一部分和相邻于栅极线的半导体层的一部分的开口；通过开口掺杂对应于电路区域的半导体层的一部分和相邻于栅极线的半导体层的一部分，形成活性层；以及用于形成与对应于电路区域的活性层接触的源电极和漏电极，形成与栅极线的一部分和相邻于栅极线的半导体层的一部分接触的接触电极的第三掩膜工艺。
该方法可以进一步包括：在第一掩膜工艺之后，形成覆盖栅电极和栅极线的栅极绝缘层，其中第二掩膜工艺被执行为在栅极绝缘层中形成开口以暴露对应于电路区域的半导体层的一部分和相邻于栅极线的半导体层的一部分。
层间绝缘膜的厚度大于栅极绝缘膜的厚度。可以通过使用层间绝缘层作为掩膜执行活性层的形成。半导体层可以包括硅。
附图说明
图1为根据实施方式的显示装置的示意图。
图2为图1的像素的放大视图。
图3为图2沿Ⅲ-Ⅲ’线的剖视图。
图4为图2所示的线区域的详细视图。
图5为图4沿Ⅴ-Ⅴ’线的剖视图。
图6为示出实施方式效果的图表。
图7至图10为示出形成薄膜晶体管（TFT）和图3和图5所示的线区域的方法的剖视图。
图11为根据另一实施方式的图2所示的线区域的详细视图。
图12为图11沿ⅩⅡ-ⅩⅡ’线的剖视图。
图13为根据另一实施方式的图2所示的线区域的详细视图。
图14为图13沿ⅩⅡ-ⅩⅡ’线的剖视图。
具体实施方式
当使用掩膜转印图案时，在转印之前需要准备具有所需图案的掩膜。从而，当使用掩膜的工艺数量增加时，用于准备掩膜的制造成本增加。从而，需要减少所需掩膜数量的结构。
通过省略特定层的图案化可以减少所需掩膜的数量。然而，这种情况下，将在不旨在发生重叠的地方发生层的重叠，并且不期望的帽耦合（cap coupling）将导致寄生电容。尤其是，当寄生电容发生在线中时，将发生RC延迟，并由此会导致显示装置的显示质量降低。
本文中使用的术语，如“第一”和“第二”仅仅是为了描述多个构成要素，但是构成要素并不限制于术语。术语仅仅是为了区别一个构成元件与另一个构成元件。
应当理解，当层被称为在其他层、膜、区域或基板“上”时，其可以直接在其他层、膜、区域或基板上或者也可以存在有中间层。
附图中，为了描述的清晰起见，层和区域的厚度被延长。此外，在附图中，为了描述的方便起见，一些层或区域的厚度可能被夸大。
以下，将参照附图更全面地描述实施方式。材料相同或对应的构件将赋予相同的附图标记，并且将不会重复对其的描述。
当如“至少一个”的表述在元件列表之前时，请修改元件的完整列表而不是修改列表中的单个元件。
图1为根据实施方式的显示装置的示意图。图2为图1的像素的放大视图。图3为图2沿Ⅲ-Ⅲ’线的剖视图。图4为图2所示的线区域的详细视图。图5为图4沿Ⅴ-Ⅴ’线的剖视图。
参照图1，显示装置包括：具有显示区域DA和非显示区域NDA的底部基板10。显示区域DA被布置在底部基板10的中心上，并且为用于显示图像的区域。非显示区域NDA被布置在底部基板10的边缘上，围绕显示区域DA，并且显示图像。发光以显示图像的像素P以及用于供给电信号或电力到像素P的线被布置在显示区域DA。
为了描述的简便，图2只示出一个像素P。然而，显示区域DA可以包括多个这种像素P，并且像素P的排列可以根据设计而变化。此外，为了描述的简便，图2只示出栅极线140的一部分和数据线160的一部分。然而，除了这些线以外，在显示区域DA中可以进一步布置有电源线、控制线。
栅极线140以第一方向X进行延伸，栅极信号通过其从栅极驱动单元（未示出）传输到像素P。数据线160以基本垂直于第一方向X的第二方向Y进行延伸，数据信号通过其从数据驱动单元（未示出）传输到像素P。栅极线140和数据线160并不限于此，并且可以根据设计而变化。
因为像素P需要被连接到栅极线140和数据线160，所以像素P被布置在栅极线140与数据线160交叉的位置。像素P包括：有机发光装置OLED，用于发出光，其亮度对应于与数据信号对应的驱动电源；以及像素电路，用于控制流动在有机发光装置OLED中的驱动电流。像素电路被连接到栅极线140和数据线160，并且有机发光装置OLED被连接到像素电路。像素电路可以包括：多个薄膜晶体管和至少一个电容器。
下文中，形成有像素电路的底部基板10的区域被称为电路区域1，形成有有机发光装置OLED的底部基板10的区域被称为发光区域2。并且，形成有线的底部基板10的区域被称为线区域3。
参照图3，详细描述包括像素电路和有机发光装置OLED的像素P。
并且，虽然图3所示的像素P包括一个薄膜晶体管TFT和一个有机发光装置OLED，但是像素P可以进一步包括除了所示元件之外的其他薄膜晶体管和电容器。
薄膜晶体管TFT被形成在电路区域1上，并且薄膜晶体管TFT可以具有顶栅型结构，包括依次布置为远离底部基板10的活性层120的一部分、栅电极141、源电极161s和漏电极161d。在一些实施方式中，如附图所示，活性层120被布置在电路区域1、发光区域2和线区域3上。例如，活性层120被形成在底部基板10的基本所有区域上。如果活性层不被图案化，则用于图案化活性层120的掩膜工艺可以被省略，由此导致用于显示装置的制造工艺的简化。然而，当活性层不被图案化时，形成在显示区域DA中的多个薄膜晶体管会无法彼此电分离，由此导致短路。然而，在这种情况下，通过部分掺杂来电分离相邻设备，可以防止这种短路。
平坦化膜17被形成为覆盖薄膜晶体管TFT。平坦化膜17可以为由无机材料和/或有机材料形成的膜，其可以具有单层或多层结构。例如，无机材料可以为金属氧化物或金属氮化物，并且尤其是，无机材料可以为二氧化硅（SiO2）、氮化硅（SiNx）、氮氧化硅（SiON）、氧化铝（Al2O3）、二氧化钛（TiO2）、氧化钽（Ta2O5）、氧化铪（HfO2）或氧化锌（ZnO2）。此外，有机材料可以为通常使用的聚合物，例如，聚甲基丙烯酸甲酯（PMMA）或者聚苯乙烯（PS）、具有基于酚的基团的聚合物衍生物、基于丙烯醛基的聚合物、基于酰亚胺的聚合物、基于芳醚的聚合物、基于酰胺的聚合物、基于氟的聚合物、基于对二甲苯的聚合物、基于乙烯醇的聚合物或它们的共混物。此外，平坦化膜17可以被形成为无机绝缘膜和有机绝缘膜的复合材料叠层。平坦化膜17可以被形成以去除由薄膜晶体管TFT引起的阶，并且平坦化顶面，从而防止由于显示装置OLED下布置的不平坦的结构导致的有机发光装置OLED的缺陷。
显示装置被形成在平坦化膜17上。根据本实施方式，包括由有机材料形成的发光层的有机发光装置OLED被用作为显示器件。然而，本发明并不限于此，也就是说，可以替代地使用包括液体显示装置的液体显示设备作为显示装置和背光元件。
并且，图2所示的有机发光装置OLED被形成在薄膜晶体管TFT上。然而，本发明并不限于此。有机发光装置OLED可以包括：岛型的第一电极21（参照图3），并且为了省略用于图案化第一电极21的掩膜工艺，第一电极21可以被形成在与薄膜晶体管TFT的栅电极141同一水平上。这种情况下，栅电极141可以为由依次叠层的、构成第一电极21的材料和构成栅电极141的低电阻材料形成的双层。也就是说，有机发光装置OLED可以被替代地形成在栅极绝缘膜13上，而非如图3所示的形成在平坦化膜17上。
有机发光装置OLED包括第一电极21、第二电极22和介入于第一电极21与第二电极22之间的中间层23。当显示装置为朝着底部基板10发光的底部发光型显示装置时，第一电极21为透明电极，第二电极22为反射电极。另一方面，当显示装置为在底部基板10的相反方向上发光的顶部发光型显示装置时，第一电极21为反射电极，第二电极为半透明电极。当显示装置为双发光型显示装置时，第一电极21为透明电极，第二电极22为半透明电极。
当第一电极21功能为阳极时，选自作为高k材料的氧化铟锡（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化铟（In2O3）、氧化铟镓（IGO）和氧化锌铝（AZO）中的至少一种材料可用于形成第一电极21。第一电极21可以被图案化为对应于各个像素的岛型。此外，第一电极21可以被连接到薄膜晶体管TFT的漏电极161d以从其接收电流。
暴露第一电极21的一部分以限定发光区域2的像素限定膜19被形成在第一电极21上。例如，可以通过旋涂选自聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中的至少一种有机绝缘材料，来形成像素限定膜19。中间层23被形成在由像素限定膜19限定的发光区域2上。中间层23可以包括发出具有预定波长的光的有机发光层。有机发光层可以包括有机材料。
当有机发光层为由低分子量有机材料形成的低分子量有机层时，空穴传输层（HTL）和空穴注入层（HIL）以从有机发光层到第一电极21的方向被叠层，并且电子传输层（ETL）和电子注入层（EIL）以从有机发光层到第二电极22的方向被叠层。根据另一实施方式，HIL、HTL、ETL和EIL可以根据目的进一步被叠层。
根据本实施方式，各个像素独立地包括有机发光层。在这方面，像素可以发红光、绿光或蓝光，并且发红光、绿光和蓝光的像素群构成一个单元像素。然而，本发明并不限于此，并且，例如，所有像素可以共享一个有机发光层。例如，发红光、绿光和蓝光的多个有机发光层可以被垂直叠层或被混合以形成白光。用于发白光的颜色的组合并不限于此。在这种情况下，可以独立地包括用于将发出的白光转换为预定颜色的颜色转换层、或滤光片。
可以由传导性无机材料形成第二电极22。当第二电极功能为阴极时，作为低k材料的Li、Ca、LiF/Ca、LiF/Al、Al、Mg或Ag可以被用于形成第二电极22。第二电极22可以被形成为穿过呈现图像的显示区域DA的公共电极。在这方面，可以通过使用不会损害中间层23的蒸镀工艺形成第二电极22。根据另一实施方式，第一电极21可以为阴极，第二电极22可以为阳极。
此外，形成在底部基板10上的有机发光装置OLED与外部空气隔绝。例如，可以使用通过使用密封构件与底部基板10接触的封装基板密封有机发光装置OLED。根据实施方式，薄膜封装层可以被形成在底部基板10的基本所有表面以密封有机发光装置OLED。
之后，参照图4和图5，详细描述图2所示的线区域3。如上所述，活性层120未被图案化，并且被定位在电路区域和线区域3上，由此覆盖底部基板10的基本所有区域。然而，因为活性层包括半导体材料，所以可能在线与活性层120的至少部分与线重叠的的部分之间产生不期望的寄生电容。尤其是，相对薄的栅极绝缘膜13被形成在栅极线140与活性层120之间。从而，发生在栅极线140与活性层120之间的寄生电容导致栅极线140的RC延迟，进而导致显示质量的下降。从而，根据实施方式，形成接触电极165以消除在栅极线140下方的栅极线140与活性层120之间的帽耦合，以消除栅极线140的RC延迟。
根据本实施方式，接触电极165被形成为将栅极线140电连接到活性层120。然而，本发明并不限于此。也就是说，接触电极165可以适用于被设计为消除由结构中用于省略掩膜工艺的意想不到的重叠导致的寄生电容的多种结构的任何一种中。例如，接触电极可以被布置在其他线与活性层之间。
此外，接触电极165被形成在接触电极165不与其他线重叠的区域。例如，栅极线140和数据线160的交叉区域不具有用于接触电极165的空间，并且从而，接触电极165不布置在交叉区域中。
接触电极165可以将栅极线140电连接到与栅极线140相邻的活性层120。接触电极165被形成为尽可能远离像素P。覆盖活性层120的栅极绝缘膜13和覆盖栅极线140的层间绝缘膜15可以具有开口H1、开口H2和开口H3，并且接触电极165可以通过开口H1、开口H2和开口H3将活性层120电连接到栅极线140。活性层120的由开口H1、开口H2和开口H3开放的部分掺杂有高浓度杂质，从而在接触电极165与活性层120接触时降低接触电阻，并且接触电极165使得与栅极线140相邻的活性层120的部分具有与栅极线140相似的电位。从而，第二区域122（作为通过层间绝缘膜15的开口H1、开口H2和开口H3暴露的活性层120的部分）可以具有高于第一区域121（作为由层间绝缘膜15覆盖的活性层120的部分）的载流子浓度。
在本实施方式中，当栅极线140与活性层120通过接触电极165彼此电连接时，栅极线140和活性层120可以具有等电位，或者其中的寄生电容可以被消除或降低以使得它们具有相似的电位。最终，如图6中所证实的，栅极线140的RC延迟被消除，并且由此改善了显示质量。并且，因为接触电极165形成为与栅极线140相邻并与像素P相对相隔地被布置，所以甚至在电位通过接触电极165施加到活性层120时也不会影响到像素P。
图7至图10示出形成薄膜晶体管（TFT）和图3和图5所示的线区域3的方法的剖视图。参照图7至图10，薄膜晶体管TFT和线区域3被示出为彼此接近。然而，实际上，两个元件彼此相隔大于图中所示的距离。
首先，准备底部基板10。底部基板10支承显示装置并保持其刚性。底部基板10可以具有平坦的顶部平面并且可以由透明的绝缘材料形成。例如，可以由玻璃形成底部基板10。然而，用于形成底部基板10的材料并不限于此。根据另一实施方式，可以由如聚醚砜（PES），或聚丙烯酸酯（PAR）的塑料材料形成底部基板10。根据另一实施方式，可以由如金属或碳纤维的非透明材料形成底部基板10。根据另一实施方式，为了实现柔性显示装置，底部基板10可以为如聚酰亚胺（PI）膜的柔性塑料。
参照图7，缓冲膜11被形成在底部基板10上。缓冲膜11可以平坦化缓冲膜11的顶部表面，并且可以防止杂质的渗透。缓冲膜11可以被形成为由如氧化硅（SiOx）和/或氮化硅（SiNx）形成的多层或单层膜，并且在这方面，可以使用多种沉积方法。如果需要，可以省略缓冲膜11。
半导体层12被形成在缓冲膜11上。半导体层处于其特定区域未掺杂有高浓度杂质的状态。半导体层102包括半导体材料，并且例如，半导体层102可以包括非晶硅或通过结晶化非晶硅形成的多晶硅。例如，如图7所示的半导体层12包括多晶硅，并且半导体层12可以包括在毯掺杂后被扩散和热处理的少量杂质。
然而，本发明并不限于此，并且半导体层12可以包括，例如，具有G-I-Z-O[In2O3)a(Ga2O3)b(ZnO)c]的结构的氧化半导体材料，其中a、b和c分别为满足条件a≥0，b≥0和c＞0的实数。在这方面，除了GIZO以外，半导体层12可以包括：如锌（Zn）、铟（In）、镓（Ga）、锡（Sn）、镉（Cd）、锗（Ge）或者铪（Hf）的12、13、14族金属元素及其组合物。
之后，在没有图案化半导体层12的情况下，栅极绝缘膜13被形成在半导体层12上。此处，栅极绝缘膜13可以具有由如氧化硅或氮化硅的无机材料形成的单层或多层结构，并且可以使用多种沉积方法以形成栅极绝缘膜13。
根据实施方式，除了电路区域1以外，半导体层12还被形成在发光区域2和线区域3上。也就是说，半导体层120被形成在底部基板10的基本所有区域上。也就是说，半导体层12被直接形成在未使用掩膜进行图案化的栅极绝缘膜13上，并且从而，此处可以省略被包含在典型的制造工艺中的用于半导体层12的掩膜工艺。
之后，如图8所示，栅极线140和栅电极141被形成。在一个实施方式中，导电层（未示出）被形成在栅极绝缘膜13的基本所有表面上。导电层可以为多层或单层，包括选自Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、MoW和Al/Cu中的至少一种金属材料。在导电层被形成之后，使用第一掩膜（未示出）的掩膜工艺被执行，以在线区域3上图案化栅极线140并且在电路区域1中图案化栅电极141。虽然未在此处示出，但是栅极线140与栅电极141可以被彼此电连接。
之后，如图9所示，层间绝缘膜15被形成，并且暴露半导体层12的接触空穴Hs和Hd、开口H1、开口H2和开口H3被形成在栅极绝缘膜13和层间绝缘膜15中。详细地，层间绝缘膜15被形成在栅极绝缘膜13上以覆盖栅极线140和栅电极141。层间绝缘膜15的厚度t2大于栅极绝缘膜13的厚度t1。层间绝缘膜15可以被形成为由无机材料膜形成的多层或单层。例如，无机材料可以为氧化硅（SiO2）、氮化硅（SiNx）、氮氧化硅（SiON）、氧化铝（Al2O3）、氧化钛（TiO2）、氧化钽（Ta2O5）、氧化铪（HfO2）或氧化锌（ZnO2）。然而，层间绝缘膜15可以被替代性地形成为由有机材料膜形成的多层或单层。根据另一实施方式，由无机材料形成的膜与由有机材料形成的膜可以被交替地形成。在形成层间绝缘膜15之后，使用第二掩膜（未示出）的掩膜工艺被执行，以在栅极绝缘膜13和层间绝缘膜15的对应于电路区域1的部分中形成接触空穴Hs和Hd，并且在栅极绝缘膜13和层间绝缘膜15的对应于线区域3的部分中形成开口H1、开口H2和开口H3。
详细地，接触空穴Hs和接触空穴Hd被形成在栅极绝缘膜13和层间绝缘膜15上，与薄膜晶体管TFT的栅电极141相邻，并且可以包括源接触空穴Hs和漏接触空穴Hd。接触空穴Hs和接触空穴Hd去除层间绝缘膜15和栅极绝缘膜13以暴露半导体层12。
开口H1、开口H2和开口H3可以被形成在栅极线140上以及相邻于栅极线140，并且可以包括第一开口H1、第二开口H2和第三开口H3。第二开口H2可以被形成在栅极线140上的层间绝缘膜15上以暴露栅极线140。第一开口H1被形成在栅极绝缘膜13上，在半导体层12的与栅极线140相邻的的部分上。第三开口H3与第一开口H1连接，并且被形成在层间绝缘膜15上，在半导体层12的与栅极线140相邻的部分上。从而，通过第一开口H1和第三开口H3暴露半导体层12。
之后，参照图9，通过使用层间绝缘膜15作为掩膜，经由接触空穴Hs和Hd以及开口H1、开口H2和开口H3，高浓度杂质被掺杂到半导体层12中，并且之后，进行扩散和热处理，由此形成活性层120。杂质可以为n型或p型杂质，并且例如，三价硼（B）或五价磷（P）。因为层间绝缘膜15较厚，因而半导体层12的由层间绝缘膜15覆盖的部分将无法很好地被掺杂杂质。然而，半导体层12的由层间绝缘膜15暴露的部分被掺杂高浓度杂质，并且因此可以增加其载流子浓度。详细地，半导体层12的由源接触空穴Hs暴露的部分、和半导体层12的由漏接触空穴Hd暴露的部分可以分别被掺杂高浓度杂质，由此分别形成源区域122s和漏区域122d。当源电极161s和漏电极161d分别与源区域122s和漏区域122d接触时，源区域122s和漏区域122d可以减少接触电阻，并允许电流在其中流动以驱动薄膜晶体管。此外，半导体层12的由第一开口H1和第三开口H3暴露的部分被掺杂高浓度杂质，由此形成具有相对高载流子浓度的第二区域122。因为层间绝缘膜15功能为掩膜，因而第二区域122的面积W1对应于第三开口H3的尺寸W2。第二区域122可以减少当接触电极165被接触时的接触电阻，并可以使得活性层120具有与相邻的栅极线140相似的电位。此外，活性层120的未掺杂高浓度杂质的其余区域被称为第一区域121，从而使得其余区域区别于第二区域122。从而，第二区域122为具有高于第一区域121的载流子浓度的区域。
之后，如图10所示，源电极161s、漏电极161d和接触电极165被形成。
详细地，填充接触电极Hs和接触电极Hd以及开口H1、开口H2和开口H3并完全覆盖层间绝缘膜15的导电层（未示出）被形成。导电层可以为多层或单层，包括选自Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、MoW和Al/Cu中的至少一种金属材料。在导电层被形成之后，使用第三掩膜（未示出）的掩膜工艺被执行，以对电路区域1上的源电极161s和漏电极161d以及线区域3上的接触电极165进行图案化。
源电极161s和漏电极161d分别通过源接触空穴Hs和漏接触空穴Hd与源区域122s和漏区域122d接触。
接触电极165通过第二开口H2与栅极线140接触，通过第一开口H1和第三开口H3与第二区域122接触。如上所述，接触电极165将栅极线140电连接到与栅极线140相邻的第二区域122。本文中，用词“与栅极线140相邻的第二区域122”可表示第二区域122相比于像素（图2的P）可以相对更接近栅极线140。在这种结构中，当电信号在栅极线140中流动时，由接触电极165，使得甚至在第二区域122以及活性层120的与栅极线140至少部分地重叠的第一区域121中，与栅极线140的电位相似的电位可以流动。在第一区域121之中，由于栅极线140和相邻的第二区域122，使得第一区域121的至少部分地与栅极线140重叠的部分可以具有相似的电位。从而，栅极线140与活性层120的至少部分地与栅极线重叠的部分之间的寄生电容可以被去除或降低。最终，可以降低栅极线140的RC延迟并改善显示质量。
图11为根据另一实施方式的图2所示的线区域的详细视图。图12为图10沿ⅩⅡ-ⅩⅡ’线的剖视图。
与图4和图5所示的实施方式相比，根据图11和图12所示的实施方式，栅极线140被划分为两个并且之后两个被合并起来。栅极线140可以被划分为多个线，并且之后线被合并到线区域的一部分中。本文中，划分为的栅极线可以被称为第一子栅极线141a和第二子栅极线142a。接触电极165可以被布置为连接与第一子栅极线141a和第二子栅极线142中的一个相邻的活性层120。接触电极165可以被布置在第一子栅极线141a和第二子栅极线142a之间。
参照图10和图11，栅极线被划分为两个线，但是实施方式并不被限制于此，并且例如，栅极线可以被划分为三个或更多的线。
图13为根据另一实施方式的图2所示的线区域的详细视图。图14为图13沿ⅩⅣ-ⅩⅣ’线的剖视图。
与图11和图12所示实施方式相比，根据图13和图14所示实施方式，接触电极被电连接到栅极线140所有的分线。详细地，接触电极165电连接触第一子栅极线141a和第二幅栅极线142a，并且将第一子栅极线141a和第二幅栅极线142a连接到活性层120。相比于前面的实施方式，本实施方式中可以更容易形成栅极线与活性层的相似的电位。
根据图11至图14所示的实施方式，可以形成由第一子栅极线141a和第二子栅极线142a分割的密封空间。从而，除了层间绝缘膜15以外，第一子栅极线141a和第二子栅极线142a可以被用作为掩膜以掺杂半导体层。如果只是栅极线被用作为掩膜，则栅极线被形成并且之后，半导体层被掺杂以形成活性层。因为活性层与栅极线的重叠部分不被掺杂杂质，因而形成的装置可以从其他装置电分离，并且本文中，栅极线可以用作导线。
根据上述实施方式，活性层的掩膜图案化被省略，并且因此，需要更少数量的掩膜，使得制造成本下降并且简化制造工艺。
并且，根据上述实施方式，发生在活性层与线之间的寄生电容被去除，从而改善线的RC延迟并且可以改善显示质量。
虽然参照附图描述了上述实施方式，但是本技术领域的技术人员应当理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下可以对其形式和席间进行多种改变。

Claims (22)

1.一种用于显示装置的基板，所述基板包括：
底部基板；
活性层，形成在所述底部基板的基本所有部分上，其中所述活性层包括第一区域和具有高于所述第一区域的载流子浓度的第二区域；
线，至少部分地与所述第一区域重叠；以及
接触电极，配置为将所述线电连接到所述活性层的所述第二区域。
2.如权利要求1所述的基板，其中，
所述第二区域不与所述线重叠并且被布置为与所述线相邻。
3.如权利要求1所述的基板，其中，
所述活性层包括硅。
4.如权利要求1所述的基板，进一步包括：
第一绝缘层，覆盖所述活性层并且包括暴露所述第二区域的第一开口，
其中，所述线被形成为在所述第一绝缘层上至少部分地与所述第一区域重叠。
5.如权利要求4所述的基板，进一步包括：
第二绝缘层，包括覆盖所述线并暴露所述线的一部分的第二开口和连接到所述第一开口的第三开口。
6.如权利要求5所述的基板，其中，
所述第二区域的面积对应于所述第三开口的尺寸。
7.如权利要求5所述的基板，其中，
所述第二绝缘层的厚度大于所述第一绝缘层的厚度
8.如权利要求5所述的基板，其中，
所述接触电极被形成在所述第二绝缘层上并且配置为通过所述第一开口、所述第二开口和所述第三开口将所述线电连接到所述活性层。
9.如权利要求1所述的基板，其中，
所述线被电连接到薄膜晶体管。
10.如权利要求1所述的基板，其中，
所述线被划分为多个线并且之后合并起来，并且所述接触电极被布置在所述线被划分的位置。
11.一种显示装置，包括：
底部基板；
活性层，形成在所述底部基板的基本所有部分上，其中所述活性层包括第一区域和具有高于所述第一区域的载流子浓度的第二区域；
薄膜晶体管，包括所述活性层的一部分、栅电极、源电极和漏电极；
显示装置，连接到所述薄膜晶体管并且配置为发光；
栅极线，电连接到所述栅电极并且至少部分地与所述第一区域重叠；以及
接触电极，配置为将所述栅极线电连接到所述第二区域。
12.如权利要求11所述的显示装置，进一步包括：
第一绝缘层，覆盖所述活性层并且包括暴露所述第二区域的第一开口，
其中，所述栅极线被形成为在所述第一绝缘层上至少部分地与所述第一区域重叠。
13.如权利要求12所述的显示装置，进一步包括：
第二绝缘层，包括覆盖所述栅极线并暴露所述线的一部分的第二开口和连接到所述第一开口的第三开口，
其中，所述源电极和所述漏电极被形成在所述第二绝缘层上，对应于所述活性层。
14.如权利要求13所述的显示装置，其中，
所述第二区域的面积对应于所述第三开口的尺寸。
15.如权利要求13所述的显示装置，其中，
所述第二绝缘层的厚度大于所述第一绝缘层的厚度。
16.如权利要求13所述的显示装置，其中，
所述电极被形成在所述第二绝缘层上并且配置为通过所述第一开口、所述第二开口和所述第三开口将所述栅极线电连接到所述活性层。
17.如权利要求13所述的显示装置，其中，
所述接触电极被形成在与所述源电极和所述漏电极的相同水平并且由与所述源电极和所述漏电极相同的材料形成。
18.一种显示装置的制造方法，所述方法包括：
在底部基板的所有区域上形成半导体层；
在所述半导体层上形成薄膜晶体管的栅电极、和栅极线；
形成层间绝缘层，所述层间绝缘层具有开口，所述开口暴露出：
对应于电路区域的、所述半导体层的一部分，
所述栅极线的一部分，以及
相邻于所述栅极线的、所述半导体层的一部分；
经由所述开口通过将对应于所述电路区域的所述半导体层的所述一部分、和相邻于所述栅极线的所述半导体层的所述一部分掺杂，形成活性层；以及
形成与对应于所述电路区域的所述活性层接触的源电极和漏电极，以及形成与所述栅极线的所述一部分和相邻于所述栅极线的所述半导体层的所述一部分接触的接触电极。
19.如权利要求18所述的方法，进一步包括：
在形成所述栅电极和所述栅极线之前，在所述栅电极和所述栅极线的下面形成栅极绝缘层，
其中，所述层间绝缘层的形成包括：在所述栅极绝缘层中形成开口，以暴露对应于所述电路区域的所述半导体层的所述一部分和相邻于所述栅极线的所述半导体层的所述一部分。
20.如权利要求19所述的方法，其中，
所述层间绝缘层的厚度大于所述栅极绝缘层的厚度。
21.如权利要求18所述的方法，其中，
通过使用所述层间绝缘层作为掩膜执行所述活性层的所述形成。
22.如权利要求18所述的方法，其中，
所述半导体层包括硅。
CN201310392449.2A 2012-12-13 2013-09-02 基板、包括该基板的显示装置以及该显示装置的制造方法 Active CN103872073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910588386.5A CN110299395B (zh) 2012-12-13 2013-09-02 基板、包括该基板的显示装置以及该显示装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0145712 2012-12-13
KR1020120145712A KR101996438B1 (ko) 2012-12-13 2012-12-13 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910588386.5A Division CN110299395B (zh) 2012-12-13 2013-09-02 基板、包括该基板的显示装置以及该显示装置的制造方法

Publications (2)

Publication Number Publication Date
CN103872073A true CN103872073A (zh) 2014-06-18
CN103872073B CN103872073B (zh) 2019-07-26

Family

ID=50910440

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910588386.5A Active CN110299395B (zh) 2012-12-13 2013-09-02 基板、包括该基板的显示装置以及该显示装置的制造方法
CN201310392449.2A Active CN103872073B (zh) 2012-12-13 2013-09-02 基板、包括该基板的显示装置以及该显示装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910588386.5A Active CN110299395B (zh) 2012-12-13 2013-09-02 基板、包括该基板的显示装置以及该显示装置的制造方法

Country Status (4)

Country Link
US (1) US10068989B2 (zh)
KR (1) KR101996438B1 (zh)
CN (2) CN110299395B (zh)
TW (1) TWI621258B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102304726B1 (ko) 2015-03-27 2021-09-27 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치
US10840318B2 (en) 2016-03-18 2020-11-17 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same, and organic light-emitting display device including the same
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR20200064207A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106847A1 (en) * 2000-07-14 2002-08-08 Kazlas Peter T. Fabrication of electronic circuit elements using unpatterned semiconductor layers
US20030141811A1 (en) * 2001-12-29 2003-07-31 Lg. Philips Lcd Co., Ltd. Active matrix organic luminescence display device and manufacturing method for the same
US20080007155A1 (en) * 2002-06-21 2008-01-10 Hitachi Displays, Ltd. Display Device
CN101527284A (zh) * 2008-03-05 2009-09-09 株式会社半导体能源研究所 El显示装置的制造方法
US20110090438A1 (en) * 2009-10-21 2011-04-21 Samsung Mobile Display Co., Ltd. Flat panel display device and method of manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796790B1 (ko) 2001-05-29 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US7920220B2 (en) * 2002-12-09 2011-04-05 Samsung Electronics Co., Ltd. Display pixel, display apparatus having an image pixel and method of manufacturing display device
JP4446707B2 (ja) * 2003-09-30 2010-04-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP4180018B2 (ja) * 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
CN100504553C (zh) 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100603393B1 (ko) 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP4449863B2 (ja) 2005-09-01 2010-04-14 セイコーエプソン株式会社 電気光学装置、電子機器
KR101189137B1 (ko) * 2005-12-26 2012-10-10 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101251349B1 (ko) * 2006-08-18 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.
JP5046915B2 (ja) 2007-12-27 2012-10-10 京セラ株式会社 表示装置用基板、表示装置、及び表示装置用基板の製造方法
KR101274708B1 (ko) * 2008-06-25 2013-06-12 엘지디스플레이 주식회사 평판 표시장치용 어레이 기판 및 그의 제조방법
KR20100014029A (ko) * 2008-08-01 2010-02-10 엘지디스플레이 주식회사 반사형 액정표시장치 및 그 제조 방법
KR101048987B1 (ko) * 2009-12-10 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
JP5691167B2 (ja) 2009-12-24 2015-04-01 カシオ計算機株式会社 発光装置の製造方法
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120076181A (ko) 2010-12-29 2012-07-09 엘지디스플레이 주식회사 액정표시장치의 어레이기판 및 이의 제조방법
KR101922445B1 (ko) * 2011-02-17 2019-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
JP6019329B2 (ja) 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106847A1 (en) * 2000-07-14 2002-08-08 Kazlas Peter T. Fabrication of electronic circuit elements using unpatterned semiconductor layers
US20030141811A1 (en) * 2001-12-29 2003-07-31 Lg. Philips Lcd Co., Ltd. Active matrix organic luminescence display device and manufacturing method for the same
US20080007155A1 (en) * 2002-06-21 2008-01-10 Hitachi Displays, Ltd. Display Device
CN101527284A (zh) * 2008-03-05 2009-09-09 株式会社半导体能源研究所 El显示装置的制造方法
US20110090438A1 (en) * 2009-10-21 2011-04-21 Samsung Mobile Display Co., Ltd. Flat panel display device and method of manufacturing the same

Also Published As

Publication number Publication date
CN110299395B (zh) 2023-07-18
US10068989B2 (en) 2018-09-04
TWI621258B (zh) 2018-04-11
KR101996438B1 (ko) 2019-07-05
CN110299395A (zh) 2019-10-01
US20140167050A1 (en) 2014-06-19
CN103872073B (zh) 2019-07-26
TW201423976A (zh) 2014-06-16
KR20140077023A (ko) 2014-06-23

Similar Documents

Publication Publication Date Title
USRE49814E1 (en) Transistor display panel, manufacturing method thereof, and display device including the same
KR101438039B1 (ko) 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
CN104952903B (zh) 显示装置、制造显示装置的方法以及修复显示装置的方法
KR20200052782A (ko) 표시 장치
KR102022396B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN103579532A (zh) 有机发光二极管显示装置及其制造方法
KR20150005264A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102139677B1 (ko) 플렉서블 유기전계 발광장치 및 그 제조방법
CN104167425A (zh) 有机发光显示设备及其制造方法
TW201618288A (zh) 顯示裝置及其製造方法
CN103872073A (zh) 基板、包括该基板的显示装置以及该显示装置的制造方法
US12002821B2 (en) Display apparatus and method of manufacturing the same
US20220223674A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
KR20150078155A (ko) 표시 장치 및 그 제조 방법
TWI559554B (zh) 半導體裝置及其製造方法
KR102054848B1 (ko) 유기 발광 표시 장치 및 그 제조방법
CN115735427A (zh) 显示基板及其制备方法、显示装置
US9029865B2 (en) Organic light emitting diode display and method for manufacturing the same
CN114503274A (zh) 显示基板及显示装置
WO2013191033A1 (ja) 半導体装置およびその製造方法
WO2024113186A1 (zh) 一种显示基板及其制备方法、显示装置
US20240260338A1 (en) Organic Light Emitting Display Device and Method for Manufacturing the Same
US20240107811A1 (en) Display apparatus
CN105552100B (zh) 有机发光显示装置及其制造方法
CN115955874A (zh) 显示装置和提供该显示装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant