TWI559554B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI559554B
TWI559554B TW102121609A TW102121609A TWI559554B TW I559554 B TWI559554 B TW I559554B TW 102121609 A TW102121609 A TW 102121609A TW 102121609 A TW102121609 A TW 102121609A TW I559554 B TWI559554 B TW I559554B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
gate
electrode
connection layer
Prior art date
Application number
TW102121609A
Other languages
English (en)
Other versions
TW201405834A (zh
Inventor
內田誠一
小川康行
宮本忠芳
伊東一篤
高丸泰
中澤淳
宮本光伸
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201405834A publication Critical patent/TW201405834A/zh
Application granted granted Critical
Publication of TWI559554B publication Critical patent/TWI559554B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體形成之半導體裝置及其製造方法，尤其係關於一種液晶顯示裝置或有機EL(Electroluminescence，電致發光)顯示裝置之主動矩陣基板及其製造方法。此處，半導體裝置包含主動矩陣基板及具備其之顯示裝置。
液晶顯示裝置等中使用之主動矩陣基板係針對每一像素而具備薄膜電晶體(Thin Film Transistor；以下，稱為「TFT」)等之開關元件。具備TFT作為開關元件之主動矩陣基板被稱為TFT基板。
作為TFT，一直以來廣泛使用將非晶矽膜作為活性層之TFT(以下，稱為「非晶矽TFT」)或將多晶矽膜作為活性層之TFT(以下，稱為「多晶矽TFT」)。
近年來，作為TFT之活性層之材料，提出使用氧化物半導體來替代非晶矽或多晶矽。將此種TFT稱為「氧化物半導體TFT」。氧化物半導體具有較非晶矽高之移動度。因此，氧化物半導體TFT可較非晶矽TFT更高速地動作。又，氧化物半導體膜可以較多晶矽膜簡便之製程形成。
專利文獻1中，揭示有具備氧化物半導體TFT之TFT基板之製造方法。根據專利文獻1中記載之製造方法，藉由使氧化物半導體層之一 部分低電阻化來形成像素電極，而可削減TFT基板之製造步驟數。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-91279號公報
伴隨近年之液晶顯示裝置等之高精細化，要求於相同基板上形成有助於顯示之像素用之TFT、及使像素用之TFT驅動之驅動電路。 一般而言，像素用之TFT係形成於顯示區域，驅動電路係形成於位於顯示區域之周邊之驅動電路區域。
根據本發明者之研究而發現，於專利文獻1中揭示之製造方法中，存在無助於顯示之例如驅動電路區域之面積不必要地增大之情形。
因此，本發明之一態樣之主要目的在於提供一種可以簡便之製程製造、使無助於顯示之區域狹小化之TFT基板及其製造方法。
本發明之實施形態之半導體裝置係包含基板、及形成於上述基板上之薄膜電晶體者，且上述薄膜電晶體包含：閘極電極，其形成於上述基板上；閘極絕緣層，其形成於上述閘極電極上；氧化物半導體層，其形成於上述閘極絕緣層上；以及源極電極及汲極電極，其等與上述氧化物半導體層電性連接；且上述半導體裝置進而包含：閘極連接層，其包含與上述閘極電極相同之導電膜；源極連接層，其包含與上述源極電極相同之導電膜；第1透明電極，其與上述汲極電極電性連接；層間絕緣層，其形成於上述源極電極及上述汲極電極上；第2透明電極，其形成於上述層間絕緣層上；以及透明連接層，其由與上述第2透明電極相同之導電膜形成；上述源極連接層係經由上述透明 連接層而與上述閘極連接層電性連接，上述氧化物半導體層及上述第1透明電極係由相同之氧化物膜形成。
一實施形態中，於上述閘極連接層上形成有上述閘極絕緣層，上述源極連接層係與由上述氧化物膜形成之氧化物層之上表面接觸，於上述閘極絕緣層及上述層間絕緣層，形成有自上述基板之法線方向觀察時與上述閘極連接層重疊之接觸孔，上述源極連接層及上述氧化物層之一部分係於上述接觸孔內接觸，上述氧化物層中於上述接觸孔內與上述透明連接層接觸之部分之電阻小於上述氧化物半導體層之電阻。
一實施形態中，於上述閘極連接層上形成有上述源極連接層之端部。
一實施形態中，上述第2透明電極係隔著上述層間絕緣層而與上述第1透明電極重疊。
一實施形態中，上述氧化物膜係含有In、Ga及Zn。
一實施形態中，上述第1透明電極係以較上述氧化物半導體層高之濃度而含有雜質，上述層間絕緣層中之位於上述第1透明電極上之部分係以較其他部分高之濃度而含有雜質。
本發明之實施形態之半導體裝置之製造方法包含：步驟(a)，係準備基板；步驟(b)，係於基板上由第1導電膜形成閘極電極及閘極連接層；步驟(c)，係於上述閘極電極及閘極連接層上形成閘極絕緣層；步驟(d)，係於上述閘極絕緣層上形成氧化物半導體膜；步驟(e)，係於上述氧化物半導體膜上形成第2導電膜，且藉由使上述氧化物半導體膜及上述第2導電膜圖案化，而自上述氧化物半導體膜形成相互分離之第1及第2氧化物半導體膜，且由上述第2導電膜形成源極電極、汲極電極及源極連接層之步驟，於上述第1氧化物半導體膜上形成上述源極電極及上述汲極電極，於上述第2氧化物半導體膜上形 成上述源極連接層；步驟(f)，係於形成保護上述第1氧化物半導體膜之通道區域之保護層之後，進行使上述第1氧化物半導體膜之一部分低電阻化之低電阻化處理來形成第1透明電極，上述第1氧化物半導體膜中之未實施低電阻化之部分成為氧化物半導體層；步驟(g)，係於上述源極電極及上述汲極電極上形成層間絕緣層；及步驟(h)，係於上述層間絕緣層上由透明導電膜形成第2透明電極及透明連接層之步驟，上述源極連接層經由上述透明連接層而與上述閘極連接層電性連接。
某實施形態中，上述步驟(g)包含形成自基板之法線方向觀察時與上述閘極連接層重疊之接觸孔之步驟(g1)，上述源極連接層之至少一部分位於上述接觸孔內，於上述接觸孔內，上述源極連接層經由上述透明連接層而與上述閘極連接層電性連接。
一實施形態中，上述氧化物半導體膜含有In、Ga及Zn。
根據本發明之實施形態，提供一種可以簡便之製程製造且使無助於顯示之區域狹小化之TFT基板及其製造方法。
2‧‧‧基板
3、3b‧‧‧閘極電極
3'‧‧‧閘極配線
3a‧‧‧閘極連接層
4‧‧‧閘極絕緣層
4a‧‧‧下層閘極絕緣層
4b‧‧‧上層閘極絕緣層
4u‧‧‧開口部
5‧‧‧氧化物半導體層
5'‧‧‧氧化物半導體膜
5a'‧‧‧第1氧化物半導體膜
5b'‧‧‧第2氧化物半導體膜(氧化物層)
6a‧‧‧源極連接層
6d‧‧‧汲極電極
6s‧‧‧源極電極
6x‧‧‧源極‧汲極電極
7‧‧‧第1透明電極
8‧‧‧層間絕緣層
8a‧‧‧保護層
8‧‧‧開口部
9‧‧‧透明電極
9a‧‧‧透明連接層
10A‧‧‧薄膜電晶體(TFT)
100A‧‧‧半導體裝置(TFT基板)
110‧‧‧顯示區域
120‧‧‧驅動電路區域
CH、CH1、CH2‧‧‧接觸孔
R‧‧‧抗蝕劑遮罩層
圖1(a)係本發明之實施形態之TFT基板100A之模式性平面圖，(b)係沿(a)之A-A'線之TFT基板100A之模式性剖面圖。
圖2中，(a)係閘極連接層3a及源極連接層6a之連接部分之模式性平面圖，(b)係沿圖2(a)之B-B'線之模式性剖面圖，(c)係TFT基板100A之模式性平面圖。
圖3(a)~(c)係閘極連接層3a及源極連接層6a之連接部分之改變例之模式性平面圖。
圖4(a)~(h)係說明本發明之實施形態之TFT基板100A之製造方法之模式性剖面圖。
圖5(a)~(f)係說明TFT基板100A之製造方法之模式性剖面圖。
圖6(a)~(c)係說明本發明之另一實施形態之TFT基板100A之改變例之製造方法的模式性剖面圖。
圖7(a)~(c)係說明本發明之又一實施形態之TFT基板100A之改變例之製造方法的模式性剖面圖。
圖8(a)~(c)係說明本發明之又一實施形態之TFT基板100A之改變例之製造步驟的模式性剖面圖。
圖9(a)係說明比較例之閘極連接層3a及源極連接層6a之連接部分之模式性平面圖，(b)係沿圖9(a)之B-B'線之模式性剖面圖。
圖10(a)係說明另一比較例之閘極連接層3a及源極連接層6a之連接部分之模式性平面圖，(b)係沿圖10(a)之B-B'線之模式性剖面圖。
以下，一面參照圖式，一面說明本發明之實施形態之半導體裝置。本實施形態之半導體裝置具備含有包含氧化物半導體之活性層之薄膜電晶體(氧化物半導體TFT)。再者，本實施形態之半導體裝置亦可不具備氧化物半導體TFT，廣泛地包含主動矩陣基板、各種顯示裝置、電子機器等。
此處，以用於液晶顯示裝置之氧化物半導體TFT為例而說明本發明之實施形態之半導體裝置。再者，以下說明之半導體裝置中，具有與國際申請PCT/JP2013/051422號揭示之半導體裝置共通之部分，故而將國際申請PCT/JP2013/051422號之全部揭示內容引用於本申請案說明書中。
圖1(a)及圖2(c)係本實施形態之TFT基板100A之模式性平面圖，圖1(b)係沿圖1(a)之A-A'線之半導體裝置(TFT基板)100A之模式性剖面圖。圖2(a)係TFT基板100A之閘極連接層3a與源極連接層6a之連接構造之模式性平面圖，圖2(b)係圖2(a)之B-B'線之模式性剖面圖。
如圖1(a)及圖1(b)所示，TFT基板100A包含：基板2；以及薄膜電晶體(TFT)10A，其形成於基板2上。TFT10A包含：閘極電極3，其形成於基板2上；閘極絕緣層4，其形成於閘極電極3上；氧化物半導體層5，其形成於閘極絕緣層4上；以及源極電極6s及汲極電極6d，其等與氧化物半導體層5電性連接。TFT基板100A進而包含：閘極連接層3a，其由與閘極電極3相同之導電膜形成；源極連接層6a，其由與源極電極6s相同之導電膜形成；透明電極7，其與汲極電極6d電性連接；層間絕緣層8a，其形成於源極電極6s及汲極電極6d上；透明電極9，其形成於層間絕緣層8a上；以及透明連接層9a，其由與透明電極9相同之導電膜形成。源極連接層6a係經由透明連接層9a而與閘極連接層3a電性連接，氧化物半導體層5及透明電極7係由相同之氧化物膜形成。氧化物膜亦可含有In、Ga及Zn。
進而，如圖2(a)及圖2(b)所示，TFT基板100A中，較佳為於閘極連接層3a上形成有閘極絕緣層4，源極連接層6a與由氧化物膜形成之氧化物層5b'(亦存在稱作氧化物半導體膜5b'之情形)之上表面接觸，於閘極絕緣層4及層間絕緣層8a上，形成有自基板2之法線方向觀察時與閘極連接層3a重疊之接觸孔CH。更佳為，源極連接層6a及氧化物層5b'之一部分於接觸孔CH內接觸，氧化物層5b'中之於接觸孔CH內與透明連接層9a接觸之部分之電阻小於氧化物半導體層5之電阻。
如圖2(c)所示，TFT基板100A包含顯示區域110、及位於顯示區域110之周邊之驅動電路區域120。於顯示區域110形成有TFT10A，閘極連接層3a、源極連接層6a及透明連接層9a係形成於驅動電路區域120。驅動電路區域120並非係有助於顯示之區域，故而驅動電路區域120之面積較小為宜。
TFT基板100A中，可使無助於顯示之驅動電路區域120之面積較小，從而相應地可使有助於顯示之顯示區域110之面積較大。
一面參照圖9及圖10一面說明其理由。圖9(a)及圖10(a)分別係比較例之閘極連接層3a與源極連接層6a之連接部分之模式性平面圖。圖9(b)及圖10(b)分別係沿圖9(a)及圖10(a)之B-B'線之模式性剖面圖。再者，對於與TFT基板100A共通之構成要素標註相同參照符號，避免說明之重複。
於圖9(a)及圖9(b)所示之比較例中，與TFT基板100A不同，自基板2之法線方向觀察時，不含有閘極連接層3a與源極連接層6a重疊之部分。因此，於使閘極連接層3a與源極連接層6a電性連接之情形時，形成使各連接層3a及6a之一部分露出之接觸孔CH1及CH2之後，形成透明連接層9a，使閘極連接層3a及源極連接層6a電性連接。該例中，必需於2個部位形成接觸孔CH1及CH2，從而相應地，無助於顯示之驅動電路區域120之面積增大。
另一方面，圖2(a)及圖2(b)所示之TFT基板100A中，可經由形成於1個部位上之接觸孔CH而將閘極連接層3a與源極連接層6a電性連接，無需較多地形成接觸孔，故而可防止驅動電路區域120之面積之增大化。
進而，圖10(a)及圖10(b)所示之比較例中，於閘極絕緣層4之一部分上形成開口部4u而使閘極連接層3a之一部分露出之後，於開口部4u內使閘極連接層3a與源極連接層6a電性連接。該例中，僅於1個部位上形成開口部4u即可，故而可防止驅動電路區域120之面積之增大化。但是，需要用以形成開口部4u之遮罩，故而相應地製造製程變得複雜，製造成本增大。
根據以上所述，與圖9及圖10所示之比較例相比，TFT基板100A一方面實現無助於顯示之區域之狹小化，一方面可以簡便且製造成本不增大之方法而製造。
又，如圖3(a)~圖3(c)所示，閘極連接層3a與源極連接層6a之連 接可採取各種各樣之變化。圖3(a)~圖3(c)係閘極連接層3a及源極連接層6a之連接部分之模式性平面圖。
例如，如圖3(a)所示，源極連接層6a亦可包含於閘極連接層3a上形成為L字狀之部分。進而，如圖3(b)所示，源極連接層6a之端部亦可位於閘極連接層3a上。進而，如圖3(c)所示，亦可以於閘極連接層3a上包含形成為配線狀之源極連接層6a之一部分之方式形成源極連接層6a。圖3(a)~圖3(c)所示之例中，任一者均係於閘極連接層3a與源極連接層6a重疊之部分上形成有透明連接層9a，且經由透明連接層9a而使閘極連接層3a與源極連接層6a電性連接。
進而，如圖1(b)所示，TFT基板100A中，藉由透明電極9之至少一部分隔著層間絕緣層8a與透明電極7重疊而形成輔助電容。因此，TFT基板100A所包含之輔助電容為透明(使可見光透過)，故而不會使開口率降低。因此，TFT基板100A較具備包含如先前般使用金屬膜(閘極金屬層或源極金屬層)形成之不透明之電極之輔助電容的TFT基板，可具有較高之開口率。又，不會因輔助電容而使開口率降低，故而亦可具有視需要而可加大輔助電容之電容值(輔助電容之面積)之優點。
進而，較佳為於透明電極7上形成有汲極電極6d，且透明電極7與汲極電極6d直接接觸。若採用此種構造，則可將透明電極7形成至汲極電極6d之大致端部為止，故而TFT基板100A可具有較專利文獻1中記載之TFT基板高之開口率。
TFT基板100A中，於層間絕緣層8a、源極電極6s、汲極電極6d及源極連接層6a上形成有保護層8b。保護層8b之一部分與氧化物半導體層5之通道區域接觸。亦存在未形成保護層8b之情形。
其次，詳細地說明TFT基板100A之各構成要素。
基板2典型而言係透明基板，例如係玻璃基板。除玻璃基板外， 亦可使用塑料基板。塑料基板包含由熱硬化性樹脂或熱可塑性樹脂形成之基板，進而包含該等樹脂與無機纖維(例如玻璃纖維、玻璃纖維之不織布)之複合基板。作為具有耐熱性之樹脂材料，可例示聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)、丙烯酸樹脂、及聚醯亞胺樹脂。又，於使用反射型液晶顯示裝置之情形時，作為基板2，亦可使用矽基板。
閘極電極3與閘極配線3'電性連接。閘極電極3、閘極連接層3a及閘極配線3'具有例如上層係W(鎢)層、下層係TaN(氮化鉭)層之積層構造。此外，閘極電極3、閘極連接層3a及閘極配線3'亦可具有由Mo(鉬)/Al(鋁)/Mo形成之積層構造，亦可具有單層構造、2層構造、4層以上之積層構造。進而，閘極電極3、閘極連接層3a及閘極配線3'亦可由選自Cu(銅)、Al、Cr(鉻)、Ta(鉭)、Ti(鈦)、Mo及W中之元素、或以該等元素為成分之合金或金屬氮化物等形成。閘極電極3、閘極連接層3a及閘極配線3'各自之厚度較佳為約50nm以上且600nm以下。閘極電極3、閘極連接層3a及閘極配線3'各自之厚度例如為約420nm。
閘極絕緣層4例如含有下層閘極絕緣層與上層閘極絕緣層。上層閘極絕緣層較佳為包含氧化物絕緣層，氧化物絕緣層較佳為與氧化物半導體層5直接接觸。若氧化物絕緣層與氧化物半導體層5直接接觸，則可將氧化物絕緣層中所含之氧供給至氧化物半導體層5，從而防止因氧化物半導體層5之缺氧而導致半導體特性之劣化。上層閘極絕緣層例如係SiO2(氧化矽)層。下層閘極絕緣層例如係SiNx(氮化矽)層。本實施形態中，下層閘極絕緣層之厚度例如為約325nm，上層閘極絕緣層之厚度為約50nm，閘極絕緣層4之厚度為約375nm。此外作為閘極絕緣層4，可使用例如由SiO2(氧化矽)、SiNx(氮化矽)、SiOxNy(氮氧化矽，x>y)、SiNxOy(氧氮化矽，x>y)、Al2O3(氧化鋁)或氧化鉭 (Ta2O5)形成之單層或積層。閘極絕緣層4之厚度例如為約50nm以上且600nm以下。再者，為了防止來自基板2之雜質等之擴散，下層閘極絕緣層較佳為由SiNx、或SiNxOy(氧氮化矽，x>y)形成。上層閘極絕緣層根據防止氧化物半導體層5之半導體特性之劣化之觀點，較佳為由SiO2或SiOxNy(氮氧化矽，x>y)形成。進而，為了以較低之溫度形成閘極洩漏電流較少之緻密之閘極絕緣層4，較佳為一面使用Ar(氬)等之稀有氣體一面形成閘極絕緣層4。
氧化物半導體層5係以例如1：1：1之比例含有In(銦)、Ga(鎵)及Zn(鋅)之In-Ga-Zn-O系之半導體層(以下，略稱為「In-Ga-Zn-O系半導體層」)。In、Ga及Zn之比例可適當選擇。亦可替代In-Ga-Zn-O系半導體膜，使用其他氧化物半導體膜形成氧化物半導體層5。例如亦可使用Zn-O系半導體(ZnO)膜、In-Zn-O系半導體(IZO(註冊商標))膜、Zn-Ti-O系半導體(ZTO)膜、Cd-Ge-O系半導體膜、Cd-Pb-O系半導體膜、CdO(氧化鎘)、Mg-Zn-O系半導體膜等。進而，作為氧化物半導體層5，可使用添加有1族元素、13族元素、14族元素、15族元素及17族元素等中之一種或複數種之雜質元素之ZnO之非晶質(非晶)狀態、多晶狀態或非晶質狀態與多晶狀態混合存在之微晶狀態者，或未添加任何雜質元素者。氧化物半導體層5之厚度例如較佳為約30nm以上且100nm以下。氧化物半導體層5之厚度例如為約50nm。
源極電極6s、汲極電極6d及源極連接層6a例如具有由Ti/Al/Ti形成之積層構造。此外，源極電極6s、汲極電極6d及源極連接層6a亦可具有由Mo/Al/Mo形成之積層構造，亦可具有單層構造、2層構造或4層以上之積層構造。進而，源極電極6s、汲極電極6d及源極連接層6a亦可由選自Al、Cr、Ta、Ti、Mo及W中之元素、或以該等元素為成分之合金或金屬氮化物等形成。源極電極6s、汲極電極6d及源極連接層6a之厚度分別較佳為約50nm以上且600nm以下。源極電極6s、汲極 電極6d及源極連接層6a之厚度例如為約350nm。
層間絕緣層8a例如係由SiNx形成。層間絕緣層8a係形成於透明電極7與透明電極9之間，且形成輔助電容。如此，若由透明電極7及9及透明之層間絕緣層8a形成輔助電容，則將TFT基板100A用於顯示面板時，可製造具有較高開口率之顯示面板。層間絕緣層8a之厚度例如為約100nm以上且500nm以下(本實施形態中，層間絕緣層8a之厚度為約200nm)。此外，層間絕緣層8a例如可由SiOxNy(氮氧化矽，x>y)、SiNxOy(氧氮化矽，x>y)、Al2O3(氧化鋁)或Ta2O5(氧化鉭)形成。
保護層8b係以與氧化物半導體層5之通道區域接觸之方式形成。保護層8b較佳為由絕緣氧化物(例如SiO2)形成。若保護層8b由絕緣氧化物形成，則如上所述可防止因氧化物半導體層5之缺氧而導致之半導體特性之劣化。此外，保護層8b例如可由SiON(氮氧化矽、氧氮化矽)、Al2O3或Ta2O5形成。保護層8b之厚度例如為約50nm以上且300nm以下(本實施形態中，保護層8b之厚度為約150nm)。
透明電極7例如係由In-Ga-Zn-O系氧化物形成。詳情將於以下描述，透明電極7與氧化物半導體層5係由相同之透明之氧化物膜(例如In-Ga-Zn-O系氧化物膜)形成。若由相同之氧化物膜形成透明電極7與氧化物半導體層5，則可簡化製造製程且可削減製造成本之透明電極7之厚度例如較佳為約20nm以上且200nm以下。透明電極7之厚度例如為約50nm。
詳情將於以下描述，亦存在如下情形：透明電極7以較氧化物半導體層5高之濃度而含有p型雜質(例如B(硼))或n型雜質(例如P(磷))，且層間絕緣層8a中之位於透明電極7上之部分以較其他部分高之濃度而含有p型雜質或n型雜質。
透明電極9係由透明導電膜(例如ITO(Indium Tin Oxide，氧化銦錫)、或IZO(Indium Zinc Oxide，氧化銦鋅)膜)形成。透明電極9之厚 度例如較佳為20nm以上且200nm以下。透明電極9之厚度例如為約100nm。
TFT基板100A例如係用於Fringe Field Switching(FFS，邊界電場切換)模式之液晶顯示裝置。此時，將下層之透明電極7用作像素電極(被供給顯示信號電壓)，且將上層之透明電極9用作共通電極(被供給共通電壓或對向電壓)。於透明電極9上，設置有至少1個以上之狹縫。
其次，說明TFT基板100A之製造方法。
本發明之實施形態之TFT基板100A之製造方法包含：步驟(a)，係準備基板2；步驟(b)，係於基板2上由第1導電膜形成閘極電極3及閘極連接層3a；步驟(c)，於閘極電極3及閘極連接層3a上形成閘極絕緣層4；以及步驟(d)，於閘極絕緣層4上形成氧化物半導體膜5'。進而，TFT基板100A之製造方法包含步驟(e)，係於氧化物半導體膜5'上形成第2導電膜，且藉由使氧化物半導體膜5'及第2導電膜圖案化，而自氧化物半導體膜5'形成相互分離之第1及第2氧化物半導體膜5a'及5b'，由第2導電膜形成源極電極6s、汲極電極6d及源極連接層6a之步驟，於第1氧化物半導體膜5a'上形成源極電極6s及汲極電極6d，於第2氧化物半導體膜5b'上形成源極連接層6a。進而，TFT基板100A之製造方法包含：步驟(f)，係於形成保護第1氧化物半導體膜5a'之通道區域之保護層8之後，進行使第1氧化物半導體膜5a'之一部分低電阻化之低電阻化處理來形成透明電極7，第1氧化物半導體膜5a'中之未實施低電阻化之部分成為氧化物半導體層5；步驟(g)，係於源極電極6s及汲極電極6d上形成層間絕緣層8a；及步驟(h)，係於層間絕緣層8a上由透明導電膜形成透明電極9及透明連接層9a之步驟，源極連接層6a經由透明連接層9a而與閘極連接層3a電性連接。
步驟(g)較佳為包含形成自基板2之法線方向觀察時與閘極連接層 3a重疊之接觸孔CH之(g)。較佳為，源極連接層6a之至少一部分位於接觸孔CH內，且於接觸孔CH內，源極連接層6a經由透明連接層9a而與閘極連接層3a電性連接。
此種TFT基板100A之製造方法係簡化之半導體裝置之製造方法，故而可削減製造成本。進而，可減小驅動電路區域120之面積。
其次，一面參照圖4及圖5，一面詳細地說明TFT基板100A之製造方法之一例。圖4(a)~圖4(d)及圖5(a)~圖5(c)係說明形成於TFT基板100A中之顯示區域110上之TFT10A之製造方法的模式性剖面圖。圖4(e)~圖4(h)及圖5(d)~圖5(f)係說明形成於TFT基板100A中之驅動電路區域120上之驅動電路用TFT及閘極連接層3a與源極連接層6a之連接部分之製造方法的模式性剖面圖。
首先，如圖4(a)及圖4(e)所示，於基板2上，由相同之導電膜形成閘極電極3及3b及閘極連接層3a。作為基板2，可使用例如玻璃基板等之透明絕緣性之基板。閘極電極3及3b及閘極連接層3b係以濺鍍法於基板2上形成導電膜之後，藉由光微影法進行導電膜之圖案化而形成。此處，作為導電膜，使用自基板2側起依序包含TaN膜(厚度：約50nm)及W膜(厚度：約370nm)之2層構造之積層膜。再者，作為導電膜，亦可使用例如Ti、Mo、Ta、W、Cu、Al或Cr等之單層膜、包含其等之積層膜、合金膜或該等之氮化金屬膜等。
繼而，如圖4(b)及圖4(f)所示，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法，以覆蓋閘極電極3及3b及閘極連接層3b之方式形成閘極絕緣層4。此處，閘極絕緣層4係由下層閘極絕緣層及上層閘極絕緣層形成。下層閘極絕緣層係由SiNx膜(厚度：約325nm)形成，上層閘極絕緣層係由SiO2膜(厚度：約50nm)形成。作為上層及下層閘極絕緣層，例如可由SiO2、SiNx、SiOxNy(氮氧化矽，x>y)、SiNxOy(氧氮化矽，x>y)、Al2O3或Ta2O5形成。
繼而，如圖4(c)及圖4(g)所示，於閘極絕緣層4上以濺鍍法形成氧化物半導體膜5'。作為氧化物半導體膜5'使用In-Ga-Zn-O系半導體膜。氧化物半導體膜5'之厚度例如為約50nm。
此後，於氧化物半導體膜5'上，藉由濺鍍法形成含有源極電極6s、汲極電極6d、源極‧汲極電極6x及源極連接層6a之導電膜(未圖示)。
其次，如圖4(d)及圖4(h)所示，藉由使用有半色調遮罩之光微影法、乾式蝕刻法及灰化法而使上述之導電膜及氧化物半導體膜5'同時圖案化，自氧化物半導體膜5'形成相互分離之第1及第2氧化物半導體膜5a'及5b'，並且由導電膜形成源極電極6s、汲極電極6d、源極‧汲極電極6x及源極連接層6a。如此，以1片遮罩而可進行源極電極6s及汲極電極6d之形成及氧化物半導體膜5'之圖案化，故而可簡化製造製程，可削減製造成本。
於第1氧化物半導體膜5'上形成有源極電極6s及汲極電極6d。於第2氧化物半導體膜5b'上形成有源極‧汲極電極6x及源極連接層6a。源極‧汲極電極6x之一方係與源極連接層6a電性連接。源極連接層6a之至少一部分係以自基板2之法線方向觀察時與閘極連接層3a重疊之方式形成。源極‧汲極電極6x係以與第2氧化物半導體膜5b'上表面接觸之方式形成。
源極電極6s、汲極電極6d、源極‧汲極電極6x及源極連接層6a例如具有Ti/Al/Ti之積層構造。下層之Ti層之厚度為約50nm，Al層之厚度為約200nm，上層之Ti層之厚度為約100nm。
其次，如圖5(a)及圖5(d)所示，以覆蓋第1及第2氧化物半導體膜5a'及5b'之通道區域之方式藉由濺鍍法及光微影法形成保護層8b。於形成保護層8b時，形成有自基板2之法線方向觀察時與閘極連接層3a重疊之開口部8bu，使閘極連接層3a之一部分露出。進而，於開口部 8bu內第2氧化物半導體膜5b'之一部分露出(圖5(d)之虛線包圍之部分)。保護層8b例如係由絕緣氧化物(例如SiO2)形成，其厚度例如為約150nm。又，自基板2之法線方向觀察時，保護層8b之端部較佳為位於汲極電極6d上。其原因在於，可形成透明電極7至汲極電極6d之端部附近為止。
其後，對第1氧化物半導體膜5a'之一部分實施低電阻化處理。第1氧化物半導體膜5a'中之由源極電極6s、汲極電極6d及保護層8b覆蓋之部分並未實施低電阻化處理。藉此，如圖5(a)所示，第1氧化物半導體膜5a'中，於已實施低電阻化處理之部分上形成有透明電極7，於未實施低電阻化處理之部分上形成有氧化物半導體層5。進而，對第2氧化物半導體膜5b'中之開口部8bu內露出之部分亦進行低電阻化處理，該部分實施低電阻化。當然，已實施低電阻化處理之部分之電阻小於未實施低電阻化處理之部分之電阻。於低電阻化處理中，可列舉例如電漿處理、或p型雜質或n型雜質之摻雜等。作為低電阻化處理，於使用有p型雜質或n型雜質之摻雜之情形時，透明電極7之雜質之濃度大於氧化物半導體層5之雜質之濃度。又，藉由雜質之擴散而存在如下情形：位於汲極電極6d之下之氧化物半導體膜5'之一部分亦得以低電阻化，從而成為透明電極7之一部分。將於以下描述，於使用摻雜裝置進行雜質之注入之情形時，可越過絕緣層注入雜質而進行低電阻化處理，故而可靈活地應對製造製程。
除此之外，作為低電阻化處理，可例舉例如使用有CVD裝置之氫電漿處理、使用有蝕刻裝置之氬電漿處理、還原氣體環境下之退火處理等。
繼而，如圖5(b)及圖5(e)所示，於透明電極7及保護層8b上，以CVD法形成層間絕緣層8a。層間絕緣層8a例如係由SiNx形成。層間絕緣層8a之厚度為約200nm。伴隨層間絕緣層8a之形成，藉由公知之方 法形成與閘極連接層3a重疊之接觸孔CH。於接觸孔CH內，閘極連接層3a之至少一部分與源極連接層6a之至少一部分露出。
繼而，如圖5(c)及圖5(f)所示，於層間絕緣層8a上以濺鍍法等，由相同之透明導電膜形成透明電極9及透明連接層9a。透明電極9之至少一部分隔著層間絕緣層8a而與透明電極7重疊。透明連接層9a係於接觸孔CH內使閘極連接層3a與源極連接層6a電性連接。透明電極9及透明連接層9a例如係由ITO形成，其厚度為約100nm。
如上所述，亦存在未形成保護層8b之情形。
其次，一面參照圖6~圖8，一面說明未形成保護層8b之TFT基板100A之改變例之製造方法。此處，以形成於顯示區域110上之TFT10A為中心進行說明，儘量避免形成於驅動電路區域120上之驅動電路用之TFT或閘極連接層3a及源極連接層6a之連接部分之重複說明。
首先，一面參照圖6一面說明TFT基板100A之改變例之製造方法之一例。
圖6(a)~圖6(c)係說明TFT基板100A之改變例之製造方法之模式性剖面圖。
如上所述，於基板2上，形成閘極電極3、閘極連接層3a、閘極絕緣層4、第1及第2氧化物半導體膜5a'及5b'、源極電極6s、汲極電極6d、源極‧汲極電極6x及源極連接層6a等(參照圖4(a)~圖4(h))。
繼而，如圖6(a)所示，以與第1及第2氧化物半導體膜5a'及5b'中之通道區域接觸之方式，藉由公知之方法形成保護層(存在抗蝕劑遮罩層之情形)R。抗蝕劑遮罩層R例如係由感光性之樹脂形成。又，自基板2之法線方向觀察時，抗蝕劑遮罩層R之端部較佳為與汲極電極6d重疊。其原因在於，可形成透明電極7至汲極電極6d之端部附近為止。
其後，以上述方法對第1氧化物半導體膜5a'之一部分實施低電阻 化處理。第1氧化物半導體膜5a'中之由源極電極6s、汲極電極6d及抗蝕劑遮罩層R覆蓋之部分未實施低電阻化處理。如上所述，藉由低電阻化處理，形成透明電極7與氧化物半導體層5(參照圖6(b))。此後，藉由公知之方法去除抗蝕劑遮罩層R。再者，存在如下情形：第2氧化物半導體膜5b'之一部分亦藉由低電阻化處理而得以低電阻化(參照圖5(d))。
繼而，如圖6(c)所示，以上述方法於源極電極6s、汲極電極6d及透明電極7上形成層間絕緣層8a。雖未圖示，但層間絕緣層8a亦可形成於源極‧汲極電極6x及源極連接層6a上。
繼而，以上述方法於層間絕緣層8a上形成透明電極9，並且形成透明連接層9a，使閘極連接層3a與源極連接層6a電性連接。
其次，一面參照圖7，一面說明TFT基板100A之改變例之製造方法之另一例。圖7(a)~圖(c)係說明TFT基板100A之改變例之製造方法之模式性剖面圖。
如上所述，於基板2上，形成閘極電極3、閘極連接層3a、閘極絕緣層4、第1及第2氧化物半導體膜5a'及5b'、源極電極6s、汲極電極6d、源極‧汲極電極6x及源極連接層6a等(參照圖4(a)~圖4(c))。
繼而，如圖7(a)所示，於源極電極6s、汲極電極6d、源極‧汲極電極6x、源極連接層6a及第1氧化物半導體膜5a'上，以上述方法形成層間絕緣層8a。
繼而，如圖7(b)所示，藉由公知之方法形成保護第1及第2氧化物半導體膜5a'及5b'中之通道區域之抗蝕劑遮罩層R。抗蝕劑遮罩層R係形成於層間絕緣層8a上。自基板2之法線方向觀察時，抗蝕劑遮罩層R之端部較佳為與汲極電極6d重疊。其原因在於，可形成透明電極7至汲極電極6d之端部附近為止。
其後，以上述方法對第1氧化物半導體膜5a'及5b'之一部分實施低 電阻化處理。第1氧化物半導體膜5a'中之由源極電極6s、汲極電極6d及抗蝕劑遮罩層R覆蓋之部分未實施低電阻化處理。如上所述，藉由低電阻化處理，形成透明電極7與氧化物半導體層5(參照圖7(c))。此後，藉由公知之方法去除抗蝕劑遮罩層R。
繼而，以上述方法於層間絕緣層8a上形成透明電極9，並且形成透明連接層9a，使閘極連接層3a與源極連接層6a電性連接。
其次，一面參照圖8，一面說明TFT基板100A之改變例之進而另一例。圖8(a)~圖8(c)係說明TFT基板100A之改變例之進而其他製造方法之模式性剖面圖。
如上所述，於基板2上，形成閘極電極3、閘極連接層3a、閘極絕緣層4、第1及第2氧化物半導體膜5a'及5b'、源極電極6s、汲極電極6d、源極‧汲極電極6x及源極連接層6a等(參照圖4(a)~圖4(c))。
繼而，如圖8(a)所示，於源極電極6s、汲極電極6d、源極‧汲極電極6x、源極連接層6a及第1氧化物半導體膜5a'上，以上述方法形成層間絕緣層8a。
繼而，如圖8(b)所示，以上述方法，於層間絕緣層8a上形成透明電極9。
繼而，如圖8(c)所示，藉由公知之方法形成保護第1及第2氧化物半導體膜5a'及5b'中之通道區域之抗蝕劑遮罩層R。抗蝕劑遮罩層R係形成於層間絕緣層8a上。
其後，以上述方法對第1及第2氧化物半導體膜5a'及5b'之一部分實施低電阻化處理。低電阻化處理中，第1氧化物半導體膜5a'中之由源極電極6s、汲極電極6d及抗蝕劑遮罩層R覆蓋之部分未實施低電阻化處理。如上所述，藉由低電阻化處理，形成透明電極7與氧化物半導體層5。此後，將抗蝕劑遮罩層R以公知之方法而去除。
上述TFT基板100A之改變例之製造方法中，於至少越過層間絕緣 層8a而摻雜p型雜質或n型雜質進行低電阻化處理以製造TFT基板100A之改變例之情形時，層間絕緣層8a中之位於透明電極7上之部分係以高於其他部分之濃度而含有p型雜質或n型雜質。
以上，根據本發明之實施形態，提供一種可以簡便之製程製造且使無助於顯示之區域狹小化之TFT基板半導體裝置及該半導體裝置之製造方法。
[產業上之可利用性]
本發明之實施形態可廣泛應用於主動矩陣基板等之電路基板、液晶顯示裝置、有機電致發光(EL)顯示裝置及無機電致發光顯示裝置等之顯示裝置、影像感測器裝置等之攝像裝置、圖像輸入裝置或指紋讀取裝置等之電子裝置等之包含薄膜電晶體的裝置。
2‧‧‧基板
3‧‧‧閘極電極
3'‧‧‧閘極配線
4‧‧‧閘極絕緣層
5‧‧‧氧化物半導體層
6d‧‧‧汲極電極
6s‧‧‧源極電極
7‧‧‧第1透明電極
8a‧‧‧層間絕緣層
8b‧‧‧保護層
9‧‧‧透明電極
10A‧‧‧薄膜電晶體(TFT)
100A‧‧‧半導體裝置(TFT基板)

Claims (7)

  1. 一種半導體裝置，其係包含基板、及形成於上述基板上之薄膜電晶體者，且上述薄膜電晶體包含：閘極電極，其形成於上述基板上；閘極絕緣層，其形成於上述閘極電極上；氧化物半導體層，其形成於上述閘極絕緣層上；以及源極電極及汲極電極，其等與上述氧化物半導體層電性連接；且上述半導體裝置進而包含：閘極連接層，其由與上述閘極電極相同之導電膜形成；源極連接層，其由與上述源極電極相同之導電膜形成；第1透明電極，其與上述汲極電極電性連接；層間絕緣層，其形成於上述源極電極及上述汲極電極上；第2透明電極，其形成於上述層間絕緣層上；以及透明連接層，其由與上述第2透明電極相同之導電膜形成；上述源極連接層係經由上述透明連接層而與上述閘極連接層電性連接，上述氧化物半導體層及上述第1透明電極係由相同之氧化物膜形成，於上述閘極連接層上形成有上述閘極絕緣層，上述源極連接層係與由上述氧化物膜形成之氧化物層之上表面接觸，於上述閘極絕緣層及上述層間絕緣層，形成有自上述基板之法線方向觀察時與上述閘極連接層重疊之接觸孔， 上述源極連接層及上述氧化物層之一部分係於上述接觸孔內接觸，上述氧化物層中之於上述接觸孔內與上述透明連接層接觸之部分之電阻小於上述氧化物半導體層之電阻。
  2. 如請求項1之半導體裝置，其中於上述閘極連接層上形成有上述源極連接層之端部。
  3. 如請求項1之半導體裝置，其中上述第2透明電極係隔著上述層間絕緣層而與上述第1透明電極重疊。
  4. 如請求項1之半導體裝置，其中上述氧化物膜係含有In、Ga及Zn。
  5. 如請求項1至4中任一項之半導體裝置，其中上述第1透明電極係以較上述氧化物半導體層高之濃度而含有雜質，上述層間絕緣層中之位於上述第1透明電極上之部分係以較其他部分高之濃度而含有雜質。
  6. 一種半導體裝置之製造方法，其包含：步驟(a)，係準備基板；步驟(b)，係於基板上由第1導電膜形成閘極電極及閘極連接層；步驟(c)，係於上述閘極電極及閘極連接層上形成閘極絕緣層；步驟(d)，係於上述閘極絕緣層上形成氧化物半導體膜；步驟(e)，係於上述氧化物半導體膜上形成第2導電膜，且藉由使上述氧化物半導體膜及上述第2導電膜圖案化，而自上述氧化物半導體膜形成相互分離之第1及第2氧化物半導體膜，且由上述第2導電膜形成源極電極、汲極電極及源極連接層之步驟，於上述第1氧化物半導體膜上形成上述源極電極及上述汲極電極， 於上述第2氧化物半導體膜上形成上述源極連接層；步驟(f)，係於形成保護上述第1氧化物半導體膜之通道區域之保護層之後，進行使上述第1氧化物半導體膜之一部分低電阻化之低電阻化處理而形成第1透明電極，上述第1氧化物半導體膜中之未實施低電阻化之部分成為氧化物半導體層；步驟(g)，係於上述源極電極及上述汲極電極上形成層間絕緣層；以及步驟(h)，係於上述層間絕緣層上由透明導電膜形成第2透明電極及透明連接層之步驟，上述源極連接層經由上述透明連接層而與上述閘極連接層電性連接，上述步驟(g)包含形成自基板之法線方向觀察時與上述閘極連接層重疊之接觸孔之步驟(g1)，上述源極連接層之至少一部分位於上述接觸孔內，於上述接觸孔內，上述源極連接層經由上述透明連接層而與上述閘極連接層電性連接，上述第2氧化物半導體膜中之於上述接觸孔內與上述透明連接層接觸之部分之電阻小於上述氧化物半導體層之電阻。
  7. 如請求項6之半導體裝置之製造方法，其中上述氧化物半導體膜係含有In、Ga及Zn。
TW102121609A 2012-06-22 2013-06-18 半導體裝置及其製造方法 TWI559554B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012140783 2012-06-22

Publications (2)

Publication Number Publication Date
TW201405834A TW201405834A (zh) 2014-02-01
TWI559554B true TWI559554B (zh) 2016-11-21

Family

ID=49768644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121609A TWI559554B (zh) 2012-06-22 2013-06-18 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9379250B2 (zh)
CN (1) CN104380474B (zh)
TW (1) TWI559554B (zh)
WO (1) WO2013191044A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI532154B (zh) * 2014-02-25 2016-05-01 群創光電股份有限公司 顯示面板及顯示裝置
US10825843B2 (en) * 2016-10-19 2020-11-03 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
CN108417497B (zh) * 2018-02-07 2019-11-15 信利（惠州）智能显示有限公司 一种ltps背板布线的刻蚀工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018970A (ja) * 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
US20120108018A1 (en) * 2009-07-24 2012-05-03 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5599026B2 (ja) * 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI459477B (zh) * 2011-11-16 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
WO2013115052A1 (ja) 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120108018A1 (en) * 2009-07-24 2012-05-03 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
JP2012018970A (ja) * 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置

Also Published As

Publication number Publication date
TW201405834A (zh) 2014-02-01
WO2013191044A1 (ja) 2013-12-27
US9379250B2 (en) 2016-06-28
CN104380474A (zh) 2015-02-25
US20150200303A1 (en) 2015-07-16
CN104380474B (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
TWI623101B (zh) 半導體裝置及其製造方法
TWI550877B (zh) 半導體裝置之製造方法
TWI538210B (zh) 半導體裝置及其製造方法
JP5824534B2 (ja) 半導体装置およびその製造方法
TW201401523A (zh) 半導體裝置及其製造方法
JP5824535B2 (ja) 半導体装置およびその製造方法
TWI559554B (zh) 半導體裝置及其製造方法
WO2013161738A1 (ja) 半導体装置およびその製造方法
TWI546965B (zh) 半導體裝置及其製造方法
TWI532188B (zh) 半導體裝置及其製造方法