JP5599026B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5599026B2 JP5599026B2 JP2009244967A JP2009244967A JP5599026B2 JP 5599026 B2 JP5599026 B2 JP 5599026B2 JP 2009244967 A JP2009244967 A JP 2009244967A JP 2009244967 A JP2009244967 A JP 2009244967A JP 5599026 B2 JP5599026 B2 JP 5599026B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- layer
- oxide semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000010409 thin film Substances 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000002834 transmittance Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 230000001174 ascending effect Effects 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 105
- 239000010408 film Substances 0.000 description 37
- 238000004544 sputter deposition Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 17
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- -1 SiONx Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、酸化物半導体層を活性層に用いた薄膜トランジスタ（ＴＦＴ）の製造方法に関する。
近年、液晶表示装置（ＬＣＤ）や有機ＥＬ表示装置は、その表示性能、省エネルギー、軽量、コンパクトという理由から広く利用されている。特に、携帯電話、パソコン、ノートパソコン、テレビ、デジタルサイネージ等の表示装置として、主流となっている。これらの表示装置には、一般にＴＦＴ基板が用いられている。ＴＦＴの材料としては、大面積均一性に優れたアモルファスシリコンを半導体活性層に用いたＴＦＴや、高い電子移動度が実現できる多結晶シリコンを半導体活性層に用いたＴＦＴの開発が積極的に進められている。また、ここ数年、アモルファスシリコンと同等の大面積均一性が期待でき、且つ、高い電子移動度を示す酸化物半導体を活性層に用いたＴＦＴの研究が勢力的に進められている。
従来のＴＦＴ基板の製造方法としては、通常５枚のフォトマスクを使用する５マスクプロセスや、ハーフトーン露光技術を利用してマスクを４枚に減らした４枚マスクプロセス等が知られている。このようなＴＦＴの製造方法は、製造プロセス工程数として、４０〜３５工程を超える工程が必要である。工程数が多いと、工程が複雑となり歩留まりも下がりやすく、製造コストが増大する恐れがある。
上記従来技術の改良技術として、マスク枚数を減らし、より製造工程を削減した方法でＴＦＴ基板を製造する技術が種々提案されている。例えば、ＣＮＥＴ（Centre National d’Etudes des Telecomunications, France）のJ. RICHARD 等がEURODISPLAY’84 FOURTH
DISPLAY RESEARCH CONFERENCEで発表したTFTは、マスク枚数２枚で製造されている。また、下記特許文献１には、マスク枚数２〜３枚を用いたＴＦＴ製造方法が記載されている。
また、直接的にマスク枚数を減少させる技術が開示されているわけではないが、下記特許文献２には、水素もしくは水素プラズマにより、酸化物半導体層が低抵抗化し電極として使用できることが記載されている。
上記従来技術の改良技術として、マスク枚数を減らし、より製造工程を削減した方法でＴＦＴ基板を製造する技術が種々提案されている。例えば、ＣＮＥＴ（Centre National d’Etudes des Telecomunications, France）のJ. RICHARD 等がEURODISPLAY’84 FOURTH
DISPLAY RESEARCH CONFERENCEで発表したTFTは、マスク枚数２枚で製造されている。また、下記特許文献１には、マスク枚数２〜３枚を用いたＴＦＴ製造方法が記載されている。
また、直接的にマスク枚数を減少させる技術が開示されているわけではないが、下記特許文献２には、水素もしくは水素プラズマにより、酸化物半導体層が低抵抗化し電極として使用できることが記載されている。
しかしながら、上記特許文献１に記載された２枚〜３枚のマスクを用いたＴＦＴ基板の製造方法には幾つかの問題点がある。例えば、ゲート−ソース、ゲート−ドレイン間の絶縁耐圧が低かったり、ドレイン配線がＩＴＯであるため抵抗が大きく、液晶表示装置の大面積化が困難であったり、また、表面保護用絶縁膜がないためＴＦＴ特性が経時変化しやすい。また、アモルファスシリコン活性層が隣の素子と分離されておらず、隣の画素の影響を受けやすい。また、マスク枚数はフォトリソグラフィー法によりフォトレジストをパターニングする際のフォトマスクの枚数のみを指し、実際には更に、メタルマスク等の選択的被着形成が必要な方法もある。この場合、微細な画素の形成が困難で、大面積化も精度が課題となり実現が難しい。また、ゲート絶縁膜の陽極酸化工程が付加されているなど、煩雑な製造プロセスがあり、実用に供することが困難な方法もある。また、ハーフトーン露光技術を２回利用して、マスク枚数を減らす方法や、マスク枚数を減らす為に、反射型ＬＣＤ用のＴＦＴの製造に限定された方法であった。
本発明は、係る困難や制約を克服するという課題に鑑みなされたものであり、製造工程の工程数を削減すること、かつ、製造歩留りを向上させることにより、製造コストを大幅に低減することが可能なＴＦＴ基板の製造方法を提供することを目的とする。
本発明は、係る困難や制約を克服するという課題に鑑みなされたものであり、製造工程の工程数を削減すること、かつ、製造歩留りを向上させることにより、製造コストを大幅に低減することが可能なＴＦＴ基板の製造方法を提供することを目的とする。
上記目的を達成する為に、本発明者らは、マスク枚数を減らすために製造プロセスの検討を精力的に進めた。その結果、基板上でゲート電極をパターニングした後、第一の絶縁層、酸化物半導体層、電極層を順次積層し、ハーフトーン露光技術を用いたフォトレジストのパターニング工程の後、二段階のエッチング工程により、酸化物半導体層、ソース電極、ドレイン電極、透明画素電極とする領域を所望の形状にパターニングし、電極層の上に第二の絶縁層を堆積した後これを所望の形状にパターニングし、非被覆領域の酸化物半導体層を低抵抗化処理し、透明画素電極にする本発明の完成に至った。
以下、本発明について具体的に説明する。
本発明は、酸化物半導体を含有する透明画素電極を有する薄膜トランジスタの製造方法であって、第１から第６の工程からなる。第１の工程では、基板の上にゲート電極を形成する。第２の工程では、前記ゲート電極の上に第一の絶縁層を形成し、前記第一の絶縁層の上に酸化物半導体からなる酸化物半導体層を形成し、前記酸化物半導体層の上に電極層を形成する。
第３の工程では、前記電極層の上にフォトレジストを形成し、低い順に所定の透過率が割り当てられた遮光部、光減衰部、透光部を有するハーフトーンマスクを用いて前記フォトレジストを露光し、現像して、層厚が厚い第一の領域と、前記ハーフトーンマスクの前記光減衰部に対応し前記第一の領域より層厚が薄い第二の領域とを有するレジストパターンを形成し、前記レジストパターンをマスクとして前記電極層と前記酸化物半導体層とをエッチングする。
第４の工程では、前記第二の領域のレジストパターンを除去して前記電極層が露出された非被覆領域を形成した後、残存する前記第一の領域のレジストパターンをマスクとして前記電極層をエッチングする。第５の工程では、少なくとも残存する前記電極層の上に第二の絶縁層を形成した後に、前記第二の絶縁層をパターニングする。第６の工程では、前記酸化物半導体層の一部を低抵抗化させ透明画素電極を形成する。
前記透明画素電極は、前記第３の工程により活性層が形成される領域とは離間して前記活性層が形成される領域とともに前記第二の領域に対応して残され、前記第４の工程により前記第二の領域に対応して露出され、前記第５の工程により露出される領域がさらに制限され、前記第６の工程により選択的に低抵抗化される、前記酸化物半導体層の領域である。
本発明は、酸化物半導体を含有する透明画素電極を有する薄膜トランジスタの製造方法であって、第１から第６の工程からなる。第１の工程では、基板の上にゲート電極を形成する。第２の工程では、前記ゲート電極の上に第一の絶縁層を形成し、前記第一の絶縁層の上に酸化物半導体からなる酸化物半導体層を形成し、前記酸化物半導体層の上に電極層を形成する。
第３の工程では、前記電極層の上にフォトレジストを形成し、低い順に所定の透過率が割り当てられた遮光部、光減衰部、透光部を有するハーフトーンマスクを用いて前記フォトレジストを露光し、現像して、層厚が厚い第一の領域と、前記ハーフトーンマスクの前記光減衰部に対応し前記第一の領域より層厚が薄い第二の領域とを有するレジストパターンを形成し、前記レジストパターンをマスクとして前記電極層と前記酸化物半導体層とをエッチングする。
第４の工程では、前記第二の領域のレジストパターンを除去して前記電極層が露出された非被覆領域を形成した後、残存する前記第一の領域のレジストパターンをマスクとして前記電極層をエッチングする。第５の工程では、少なくとも残存する前記電極層の上に第二の絶縁層を形成した後に、前記第二の絶縁層をパターニングする。第６の工程では、前記酸化物半導体層の一部を低抵抗化させ透明画素電極を形成する。
前記透明画素電極は、前記第３の工程により活性層が形成される領域とは離間して前記活性層が形成される領域とともに前記第二の領域に対応して残され、前記第４の工程により前記第二の領域に対応して露出され、前記第５の工程により露出される領域がさらに制限され、前記第６の工程により選択的に低抵抗化される、前記酸化物半導体層の領域である。
本発明のＴＦＴ基板の製造方法によれば、製造工程の工程数を削減することによって、製造コストを大幅に低減でき、かつ、透明画素電極も同時に形成できる。また、低コスト化が可能な、ボトムエミッション型の発光素子も、容易に製造することができる。
以下、添付図面を参照して本発明を実施するための形態を説明する。
図１は、本発明の実施形態にかかるＴＦＴ基板の製造方法を説明する為の概略フローチャート図を示している。
図１に示すように、本発明は、第１から第６の工程からなる。第１の工程では、基板の上にゲート電極を形成する。第２の工程では、前記ゲート電極の上に第一の絶縁層を形成し、前記第一の絶縁層の上に酸化物半導体からなる酸化物半導体層を形成し、前記酸化物半導体層の上に電極層を形成する。第３の工程では、前記電極層の上にフォトレジストを形成し、ハーフトーンマスクを用いて前記フォトレジストを露光し、現像して、厚みが厚い第一の領域と厚みが薄い第二の領域を有するレジストパターンを形成し、前記レジストパターンをマスクとして前記電極層と前記酸化物半導体層をエッチングする。第４の工程では、前記第二の領域のレジストパターンを除去して非被覆領域とした後、残存する前記第一の領域のレジストパターンをマスクとして前記電極層をエッチングする。第５の工程では、第二の絶縁層を形成した後に、前記第二の絶縁層をパターニングする。第６の工程では、前記非被覆領域の前記酸化物半導体層を低抵抗化する。
図１は、本発明の実施形態にかかるＴＦＴ基板の製造方法を説明する為の概略フローチャート図を示している。
図１に示すように、本発明は、第１から第６の工程からなる。第１の工程では、基板の上にゲート電極を形成する。第２の工程では、前記ゲート電極の上に第一の絶縁層を形成し、前記第一の絶縁層の上に酸化物半導体からなる酸化物半導体層を形成し、前記酸化物半導体層の上に電極層を形成する。第３の工程では、前記電極層の上にフォトレジストを形成し、ハーフトーンマスクを用いて前記フォトレジストを露光し、現像して、厚みが厚い第一の領域と厚みが薄い第二の領域を有するレジストパターンを形成し、前記レジストパターンをマスクとして前記電極層と前記酸化物半導体層をエッチングする。第４の工程では、前記第二の領域のレジストパターンを除去して非被覆領域とした後、残存する前記第一の領域のレジストパターンをマスクとして前記電極層をエッチングする。第５の工程では、第二の絶縁層を形成した後に、前記第二の絶縁層をパターニングする。第６の工程では、前記非被覆領域の前記酸化物半導体層を低抵抗化する。
図２は、本発明の実施形態に関わるＴＦＴ基板の製造方法における、第一のフォトマスクを用いた工程（第１の工程）を説明する為の断面概略図である。(ａ)は処理前のガラス基板の断面図を、（ｂ）はメタルを成膜した断面図を、（ｃ）は第一のフォトレジストを塗布した断面図を、（ｄ）は露光／現像／エッチング／レジスト剥離を経て、ゲート電極及びゲート配線を形成した断面図を示している。
図２（ｂ）において、まず、基板１０の上にゲート電極及びゲート配線２０となるメタルを成膜する。メタルには、Ａｕ,Ａｇ,Ａｌ,Ｃｕ,Ｍｏ,Ｔｉ,Ｍｎ,Ｍｇ,Ｎｉ等の単層膜、積層膜、或は、合金膜等を用いる。形成方法は、特に限定されるものではなく、電子ビーム蒸着法、ヒータ加熱蒸着法、或は、ＤＣスパッタリング法、高周波スパッタリング法、等が用いられる。堆積膜厚は、製造する基板サイズにより、その配線抵抗、画素サイズ等を考慮して設計される。
図２（ｃ）において、第一のフォトレジスト２１を塗布し、第一のフォトマスク２２を用いて、フォトリソグラフィー法により（露光及び現像）、所定の形状にフォトレジスト（不図示）を形成する。
その後、エッチング及びレジスト剥離（不図示）を行い、図２（ｄ）に示す断面形状のゲート電極及びゲート配線２３が形成される。このようにして図１の第１の工程は終了する。なお、この工程は、上記フォトリソグラフィー法を用いずとも、メタルマスク等を用いた選択的被着形成法によっても可能である。その場合には、フォトリソグラフィー法に用いられる、第一のフォトレジスト２１の塗布や第一のフォトマスク２２を用いる必要はない。そのため、図４（ｂ）に示す断面形状のＴＦＴを形成するために必要なマスクの数は２枚で足りる。
図２（ｂ）において、まず、基板１０の上にゲート電極及びゲート配線２０となるメタルを成膜する。メタルには、Ａｕ,Ａｇ,Ａｌ,Ｃｕ,Ｍｏ,Ｔｉ,Ｍｎ,Ｍｇ,Ｎｉ等の単層膜、積層膜、或は、合金膜等を用いる。形成方法は、特に限定されるものではなく、電子ビーム蒸着法、ヒータ加熱蒸着法、或は、ＤＣスパッタリング法、高周波スパッタリング法、等が用いられる。堆積膜厚は、製造する基板サイズにより、その配線抵抗、画素サイズ等を考慮して設計される。
図２（ｃ）において、第一のフォトレジスト２１を塗布し、第一のフォトマスク２２を用いて、フォトリソグラフィー法により（露光及び現像）、所定の形状にフォトレジスト（不図示）を形成する。
その後、エッチング及びレジスト剥離（不図示）を行い、図２（ｄ）に示す断面形状のゲート電極及びゲート配線２３が形成される。このようにして図１の第１の工程は終了する。なお、この工程は、上記フォトリソグラフィー法を用いずとも、メタルマスク等を用いた選択的被着形成法によっても可能である。その場合には、フォトリソグラフィー法に用いられる、第一のフォトレジスト２１の塗布や第一のフォトマスク２２を用いる必要はない。そのため、図４（ｂ）に示す断面形状のＴＦＴを形成するために必要なマスクの数は２枚で足りる。
次に図３の図面を参照して、第２の工程、第３の工程を説明する。同図(ａ)において、第１の工程終了後、ゲート電極及びゲート配線２３が形成された基板の上に、第一の絶縁層３０（ここではゲート絶縁層）を形成する（図３（ａ））。絶縁層３０には、例えば、ＳｉＯｘ，ＳｉＯＮｘ，ＳｉＮｘ，ＳｉＯｘ:Ｈ，ＳｉＯＮｘ:Ｈ，ＳｉＮｘ:Ｈ，Ａｌ２Ｏ３，Ｙ２Ｏ３、ＨｆＯ２等の単膜、或は積層膜を用いることができる。成膜方法には、高周波スパッタリング法、プラズマＣＶＤ法、或は、パルスレーザー堆積法を用いることができる。膜厚は、ゲート電極及びゲート配線２３を十分に被覆しうる膜厚以上が必要である。
次に酸化物半導体層３１を形成する（図３（ａ））。前記酸化物半導体層３１は、Ｉｎ、Ｚｎ及びＳｎの少なくとも1種類の元素を含む酸化物半導体か、あるいはＩｎ、Ｚｎ及びＧａを含む酸化物半導体からなることが好ましい。また、アモルファスであればより好ましい。前記酸化物半導体層３１の形成方法は、特に限定されるものではなく、ＤＣスパッタリング法、高周波スパッタリング法、プラズマＣＶＤ法、パルスレーザー堆積法、或は、インクジェットプリンティング法等を用いることができる。膜厚は、１０ｎｍ〜１５０ｎｍが好ましい。膜厚が１０ｎｍより薄い場合、低抵抗化処理（第６の工程）を経て、透明画素電極領域を形成した際、ピンホールが数多く発生する問題が生じる。膜厚が１５０ｎｍより厚い場合、ＴＦＴのオフ動作時のリーク電流や、サブスレッシュホルドスウィング値（Ｓ値）が増大する問題が生じる。酸化物半導体層３１の抵抗値は、１０Ωｃｍ〜１０ＭΩｃｍが好ましく、そのキャリア濃度は、１×１０１７〜３×１０１１ｃｍ-３が好ましい。これよりも、高抵抗(＞１０ＭΩｃｍ)でもＴＦＴは動作するが、透明画素電極領域を形成する低抵抗化処理（第６の工程）の条件が厳しくなり、好ましくない。また、１０Ωｃｍよりも低抵抗である場合には、ＴＦＴをオフさせることが困難になり、ドレイン電流の立ち上がり電圧(立ち上がり開始ゲート電圧)は、負側に大きくなってしまう。
次にソース電極、ドレイン電極、およびそれらを接続する配線となる電極層３２を形成する（図３（ａ））。ここまでが第２の工程である。メタルには、Ａｕ,Ａｇ,Ａｌ,Ｃｕ,Ｍｏ,Ｔｉ,Ｍｎ,Ｍｇ,Ｎｉ等の単層膜、積層膜、或は、合金膜等を用いることができる。形成方法は特に限定されるものではなく、電子ビーム蒸着法、ヒータ加熱蒸着法、或は、ＤＣスパッタリング法、高周波スパッタリング法等を用いることができる。また、酸化物半導体層３１と電極層３２をパターニングする第３の工程を、ウェットエッチングで行う場合は、予めそのエッチャントに対してエッチングレートが高いメタルを使用することは言うまでもない。
次に第二のフォトレジスト３３を塗布する（図３（ａ））。その後、第二のフォトマスク３４（ハーフトーンマスク）を用いて、第二のレジストパターン（不図示）を形成する。パターニングされるレジストの厚みは領域によって異なり、ソース電極、ドレイン電極、透明画素電極とする領域では他の領域より薄く形成する。また、パターニング工程は２段階に分かれる。初めは、酸化物半導体層３１と電極層３２を同様のパターンで形成する。ここまでが第３の工程である。
その後、フォトレジストのアッシング処理により新たなパターンを形成し、ドライエッチングによって、ソース電極、ドレイン電極、透明画素電極部を形成する。このようにして、図３（ｂ）が形成され、図１の第４の工程が終了する。
次に図４の図面を参照して、第５の工程、第６の工程を説明する。第４の工程終了後、第二の絶縁層４１を形成する（図４（ａ））。第二の絶縁層４１には、例えば、ＳｉＯｘ，ＳｉＯＮｘ，ＳｉＮｘ，ＳｉＯｘ:Ｈ，ＳｉＯＮｘ:Ｈ，ＳｉＮｘ:Ｈ，Ａｌ２Ｏ３，Ｙ２Ｏ３、ＨｆＯ２等の単膜、或は積層膜を用いることができる。形成方法には、高周波スパッタリング法、プラズマＣＶＤ法、或は、パルスレーザー堆積法等による堆積を用いることができる。膜厚は、電極層３２を十分に被覆しうる膜厚が必要である。
次に、第三のフォトレジスト４２を塗布し、これに、第三のマスク４３を用いてレジストパターンを形成する（図４（ａ））。ここまでが第５の工程である。なお、第５の工程では、特に透明画素電極部と、外部電極と接続する電極パッド部をパターニングする。
次に、第三のフォトレジスト４２を塗布し、これに、第三のマスク４３を用いてレジストパターンを形成する（図４（ａ））。ここまでが第５の工程である。なお、第５の工程では、特に透明画素電極部と、外部電極と接続する電極パッド部をパターニングする。
次に、透明画素電極４４を形成する第６の工程を説明する。前記第二の絶縁層４１に被覆されていない、非被覆領域の酸化物半導体層３１に低抵抗化処理を施し、透明画素電極４４を形成する。低抵抗化処理は、特に方法が限定されるわけではなく、結果的に低抵抗の透明電極となれば良い。例えば、水素プラズマ処理、アルゴンプラズマ処理、或は、還元雰囲気下でのアニール処理等により形成する。次にレジストを剥離して、図４（ｂ）に示す状態となる。
以上の工程によって、パターニングされた透明画素電極を有するＴＦＴ基板を製造することができる。第１の工程でメタルマスク等を用いる場合、必要なフォトマスクの枚数は、ハーフトーンマスク１枚とバイナリマスク１枚の合計２枚である。第１の工程でメタルマスク等を用いない場合、必要なフォトマスクの枚数は、ハーフトーンマスク１枚とバイナリマスク２枚の合計３枚である。なお、バイナリマスクは、透光部と遮光部からなる。ハーフトーンマスクは、透光部と遮光部と光減衰部からなり、それぞれの光透過率の大小関係は以下のとおりである。
遮光部の光透過率 ＜ 光減衰部の光透過率 ＜ 透光部の光透過率
例えば、波長４３６ｎｍの光に対して、遮光部の光透過率は約０％、光減衰部の光透過率は約２０％、透光部の光透過率は約９０％である。
遮光部の光透過率 ＜ 光減衰部の光透過率 ＜ 透光部の光透過率
例えば、波長４３６ｎｍの光に対して、遮光部の光透過率は約０％、光減衰部の光透過率は約２０％、透光部の光透過率は約９０％である。
以下、本発明の実施例を具体的に説明するが、本発明は以下の実施例に限定されるものではない。
（実施例１）
本実施例では図１のフローチャートに沿って、図２（ａ）〜図４（ｂ）及び図５（ａ）〜図５（ｄ）に示す逆スタガ（ボトムゲート）型ＴＦＴを有するＴＦＴ基板の製造方法を説明する。
（第１の工程）
先ず洗浄したガラス基板１０（コーニング社製１７３７）を用意した（図２（ａ））。次に、ゲート電極・配線層２０として、不図示のＤＣスパッタ装置により、Ｍｏ膜を２００ｎｍの厚さで形成した（図２（ｂ））。次に、ゲート電極・配線層２０の上に、第一のフォトレジストを塗布した（図２（ｃ））。さらに、第一のフォトマスク２２を用いてフォトリソグラフィー法とドライエッチング法により、ゲート電極・配線２３を形成した（図２（ｄ））。
（実施例１）
本実施例では図１のフローチャートに沿って、図２（ａ）〜図４（ｂ）及び図５（ａ）〜図５（ｄ）に示す逆スタガ（ボトムゲート）型ＴＦＴを有するＴＦＴ基板の製造方法を説明する。
（第１の工程）
先ず洗浄したガラス基板１０（コーニング社製１７３７）を用意した（図２（ａ））。次に、ゲート電極・配線層２０として、不図示のＤＣスパッタ装置により、Ｍｏ膜を２００ｎｍの厚さで形成した（図２（ｂ））。次に、ゲート電極・配線層２０の上に、第一のフォトレジストを塗布した（図２（ｃ））。さらに、第一のフォトマスク２２を用いてフォトリソグラフィー法とドライエッチング法により、ゲート電極・配線２３を形成した（図２（ｄ））。
（第２の工程）
次に図３（ａ）に示すように、第一の絶縁層３０としてａ−ＳｉＯｘ：Ｈ膜を不図示のＣＶＤ装置で、２００ｎｍの膜厚で堆積した。その際、基板温度は３００℃とし、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：２２/６００ｓｃｃｍ）を用い、ＲＦパワーを３５０Ｗ、圧力を１７５Ｐａとした。
次に図３（ａ）に示すように、第一の絶縁層３０としてａ−ＳｉＯｘ：Ｈ膜を不図示のＣＶＤ装置で、２００ｎｍの膜厚で堆積した。その際、基板温度は３００℃とし、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：２２/６００ｓｃｃｍ）を用い、ＲＦパワーを３５０Ｗ、圧力を１７５Ｐａとした。
次に、スパッタターゲットにＩｎＧａＺｎＯ４焼結体ターゲットを備えた不図示のＤＣスパッタ装置を用いて、４０ｎｍの膜厚の酸化物半導体層３１を堆積した。スパッタガスには酸素２.５％アルゴン混合ガスを用い、圧力は２×１０-１Ｐａ、ＤＣパワーは３００Ｗとした。酸化物半導体層３１は、金属組成比がＩｎ:Ｇａ:Ｚｎ＝１．００：０．９４：０．７５となるアモルファスＩｎ―Ｇａ―Ｚｎ―Ｏであった。
更に、電極層３２として、不図示のＤＣスパッタ装置により、Ｍｏ膜を２００ｎｍの膜厚で堆積した。諸条件はゲート電極・配線層２０の形成条件と同じであった。
更に、電極層３２として、不図示のＤＣスパッタ装置により、Ｍｏ膜を２００ｎｍの膜厚で堆積した。諸条件はゲート電極・配線層２０の形成条件と同じであった。
（第３の工程）
更に、第ニのフォトレジスト３３を塗布した後、第ニのフォトマスク３４（ハーフトーンマスク）を用いてフォトリソグラフィー法により、レジストパターンを形成した。ここで、ソース電極、ドレイン電極、透明画素電極とする領域のレジストの厚みを他の領域より薄くした（図５（ａ））。
次に、水で希釈した燐酸：硝酸：酢酸（混合比７０％：３％：４％）ス溶液を用いたウェットエッチング法により、酸化物半導体層３１と電極層３２を同様な形状にパターニングした（図５（ｂ））。
更に、第ニのフォトレジスト３３を塗布した後、第ニのフォトマスク３４（ハーフトーンマスク）を用いてフォトリソグラフィー法により、レジストパターンを形成した。ここで、ソース電極、ドレイン電極、透明画素電極とする領域のレジストの厚みを他の領域より薄くした（図５（ａ））。
次に、水で希釈した燐酸：硝酸：酢酸（混合比７０％：３％：４％）ス溶液を用いたウェットエッチング法により、酸化物半導体層３１と電極層３２を同様な形状にパターニングした（図５（ｂ））。
（第４の工程）
次に、不図示のアッシング装置を用いて、前記第二のフォトレジスト３３のソース電極、ドレイン電極、透明画素電極を形成する領域（フォトレジスト３３の膜厚が他の領域より薄い領域）を、下地の電極層３２が露出するまで除去した（図５（ｃ））。アッシング条件は、酸素ガス流量が２０ｓｃｃｍ、ＲＦパワーが２００Ｗ、圧力が５Ｐａの条件であった。
この後、エッチングガスにＣＦ４/Ｏ２（流量：３０/３０ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を１０Ｐａとして、電極層３２をドライエッチングし、ソース電極、ドレイン電極を形成した。また同時に、透明画素電極となる領域を形成した（図５（ｄ））。次に、残っているフォトレジスト３３を除去した（図３（ｂ））。
次に、不図示のアッシング装置を用いて、前記第二のフォトレジスト３３のソース電極、ドレイン電極、透明画素電極を形成する領域（フォトレジスト３３の膜厚が他の領域より薄い領域）を、下地の電極層３２が露出するまで除去した（図５（ｃ））。アッシング条件は、酸素ガス流量が２０ｓｃｃｍ、ＲＦパワーが２００Ｗ、圧力が５Ｐａの条件であった。
この後、エッチングガスにＣＦ４/Ｏ２（流量：３０/３０ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を１０Ｐａとして、電極層３２をドライエッチングし、ソース電極、ドレイン電極を形成した。また同時に、透明画素電極となる領域を形成した（図５（ｄ））。次に、残っているフォトレジスト３３を除去した（図３（ｂ））。
（第５の工程）
次に、第二の絶縁層４１としてａ−ＳｉＯｘ：Ｈ膜を不図示のＣＶＤ装置で、２００ｎｍの膜厚まで堆積した。基板温度は２８０℃、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：１８/６００ｓｃｃｍ）、ＲＦパワーは３８０Ｗ、圧力は１７５Ｐａであった。第三のフォトレジスト４２を塗布した後、第三のフォトマスク４３を用いて、フォトリソグラフィー法により、透明画素電極となる領域と、電極端部のパッド部のフォトレジスト４２をパターニングした。そして不図示のドライエッチング装置により、エッチングガスにＣＦ４/Ｏ２（流量：２０/２ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を５Ｐａとして、第二の絶縁層４１をドライエッチングし、図４（ａ）に示す形態を得た。
次に、第二の絶縁層４１としてａ−ＳｉＯｘ：Ｈ膜を不図示のＣＶＤ装置で、２００ｎｍの膜厚まで堆積した。基板温度は２８０℃、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：１８/６００ｓｃｃｍ）、ＲＦパワーは３８０Ｗ、圧力は１７５Ｐａであった。第三のフォトレジスト４２を塗布した後、第三のフォトマスク４３を用いて、フォトリソグラフィー法により、透明画素電極となる領域と、電極端部のパッド部のフォトレジスト４２をパターニングした。そして不図示のドライエッチング装置により、エッチングガスにＣＦ４/Ｏ２（流量：２０/２ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を５Ｐａとして、第二の絶縁層４１をドライエッチングし、図４（ａ）に示す形態を得た。
（第６の工程）
次に、透明画素電極４４を得る為に、不図示のドライエッチング装置内で、水素プラズマ処理を行った。処理条件は、水素流量が３０ｓｃｃｍ、ＲＦパワーが２００Ｗ、圧力が１７５Ｐａであった。その後レジストを剥離し、図４（ｂ）の形態のＴＦＴ基板を得た。
このようにして得られたＴＦＴ基板と同様に作製したテストサンプルによれば、チャネル部分の抵抗率は、１００Ωｃｍであった。また、透明画素電極部の抵抗率は１０-３Ωｃｍであった。
次に、透明画素電極４４を得る為に、不図示のドライエッチング装置内で、水素プラズマ処理を行った。処理条件は、水素流量が３０ｓｃｃｍ、ＲＦパワーが２００Ｗ、圧力が１７５Ｐａであった。その後レジストを剥離し、図４（ｂ）の形態のＴＦＴ基板を得た。
このようにして得られたＴＦＴ基板と同様に作製したテストサンプルによれば、チャネル部分の抵抗率は、１００Ωｃｍであった。また、透明画素電極部の抵抗率は１０-３Ωｃｍであった。
（実施例２）
以下に説明するように、実施例１と同様にＴＦＴ基板を形成した。
先ず洗浄したガラス基板１０（コーニング社製１７３７）を用意した（図２（ａ））。次に、ゲート電極・配線層２０として、不図示のＤＣスパッタ装置により、Ａｌ膜を２００ｎｍの膜厚で形成した（図２（ｂ））。次に、ゲート電極・配線層２０の上に、第一のフォトレジストを塗布した（図２（ｃ））。さらに、第一のフォトマスク２２を用いてフォトリソグラフィー法とドライエッチング法により、ゲート電極・配線２３を形成した（図２（ｄ））。
以下に説明するように、実施例１と同様にＴＦＴ基板を形成した。
先ず洗浄したガラス基板１０（コーニング社製１７３７）を用意した（図２（ａ））。次に、ゲート電極・配線層２０として、不図示のＤＣスパッタ装置により、Ａｌ膜を２００ｎｍの膜厚で形成した（図２（ｂ））。次に、ゲート電極・配線層２０の上に、第一のフォトレジストを塗布した（図２（ｃ））。さらに、第一のフォトマスク２２を用いてフォトリソグラフィー法とドライエッチング法により、ゲート電極・配線２３を形成した（図２（ｄ））。
（第２の工程）
次に図３（ａ）に示すように、不図示のＣＶＤ装置により、第一の絶縁層３０としてａ−ＳｉＯｘ：Ｈ膜を２１０ｎｍの膜厚で堆積した。基板温度は２５０℃、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：２４/６００ｓｃｃｍ）、ＲＦパワーは３００Ｗ、圧力は１７２Ｐａであった。
次に、スパッタターゲットにＩｎＧａＺｎＯ４焼結体ターゲットを備えた不図示のＤＣスパッタ装置を用いて、４０ｎｍの膜厚の酸化物半導体層３１を堆積した。スパッタガスには酸素２.０％アルゴン混合ガスを用い、圧力は２×１０-１Ｐａ、ＤＣパワーは３００Ｗであった。酸化物半導体層３１は、金属組成比がＩｎ:Ｇａ:Ｚｎ＝１．００：０．８４：０．７０となるアモルファスＩｎ―Ｇａ―Ｚｎ―Ｏ膜であった。
更に、電極層３２として、不図示のＤＣスパッタ装置により、Ａｌ膜を２００ｎｍの膜厚で堆積した。
次に図３（ａ）に示すように、不図示のＣＶＤ装置により、第一の絶縁層３０としてａ−ＳｉＯｘ：Ｈ膜を２１０ｎｍの膜厚で堆積した。基板温度は２５０℃、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：２４/６００ｓｃｃｍ）、ＲＦパワーは３００Ｗ、圧力は１７２Ｐａであった。
次に、スパッタターゲットにＩｎＧａＺｎＯ４焼結体ターゲットを備えた不図示のＤＣスパッタ装置を用いて、４０ｎｍの膜厚の酸化物半導体層３１を堆積した。スパッタガスには酸素２.０％アルゴン混合ガスを用い、圧力は２×１０-１Ｐａ、ＤＣパワーは３００Ｗであった。酸化物半導体層３１は、金属組成比がＩｎ:Ｇａ:Ｚｎ＝１．００：０．８４：０．７０となるアモルファスＩｎ―Ｇａ―Ｚｎ―Ｏ膜であった。
更に、電極層３２として、不図示のＤＣスパッタ装置により、Ａｌ膜を２００ｎｍの膜厚で堆積した。
（第３の工程）
更に、第ニのフォトレジスト３３を塗布した後、第ニのフォトマスク３４（ハーフトーンマスク）を用いてフォトリソグラフィー法により、フォトレジスト３３をパターニングした。その際、ソース電極、ドレイン電極、透明画素電極とする領域のレジストは、他の領域より厚みを薄くした（図５（ａ））。
次に、水で希釈した燐酸：硝酸：酢酸（混合比７０％：２％：３％）水溶液を用いたウェットエッチング法により、酸化物半導体層３１と電極層３２を同様な形状にパターニングした（図５（ｂ））。
更に、第ニのフォトレジスト３３を塗布した後、第ニのフォトマスク３４（ハーフトーンマスク）を用いてフォトリソグラフィー法により、フォトレジスト３３をパターニングした。その際、ソース電極、ドレイン電極、透明画素電極とする領域のレジストは、他の領域より厚みを薄くした（図５（ａ））。
次に、水で希釈した燐酸：硝酸：酢酸（混合比７０％：２％：３％）水溶液を用いたウェットエッチング法により、酸化物半導体層３１と電極層３２を同様な形状にパターニングした（図５（ｂ））。
（第４の工程）
次に、不図示のアッシング装置を用いて、前記第二のフォトレジスト３３のソース電極、ドレイン電極、透明画素電極を形成する領域（フォトレジスト３３の膜厚が他の領域より薄い領域）を、下地の電極層３２が露出するまで除去した（図５（ｃ））。アッシング条件は、酸素ガス流量が２０ｓｃｃｍ、ＲＦパワーが２００Ｗ、圧力が５Ｐａの条件であった。
この後、エッチングガスにＣＦ４/Ｏ２（流量：３０/３０ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を１０Ｐａとして、電極層３２をドライエッチングし、ソース電極、ドレイン電極を形成した。また同時に、透明画素電極となる領域を形成した（図５（ｄ））。次に、残っているフォトレジスト３３を除去した（図３（ｂ））。
次に、不図示のアッシング装置を用いて、前記第二のフォトレジスト３３のソース電極、ドレイン電極、透明画素電極を形成する領域（フォトレジスト３３の膜厚が他の領域より薄い領域）を、下地の電極層３２が露出するまで除去した（図５（ｃ））。アッシング条件は、酸素ガス流量が２０ｓｃｃｍ、ＲＦパワーが２００Ｗ、圧力が５Ｐａの条件であった。
この後、エッチングガスにＣＦ４/Ｏ２（流量：３０/３０ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を１０Ｐａとして、電極層３２をドライエッチングし、ソース電極、ドレイン電極を形成した。また同時に、透明画素電極となる領域を形成した（図５（ｄ））。次に、残っているフォトレジスト３３を除去した（図３（ｂ））。
（第５の工程）
次に、第二の絶縁層４１としてａ−ＳｉＯｘ：Ｈ膜を不図示のＣＶＤ装置で、２００ｎｍの膜厚まで堆積した。基板温度は２３０℃、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：２０/６００ｓｃｃｍ）、ＲＦパワーは３００Ｗ、圧力は１７０Ｐａであった。第三のフォトレジスト４２を塗布した後、第三のフォトマスク４３を用いて、フォトリソグラフィー法により、透明画素電極となる領域と、電極端部のパッド部のフォトレジスト４２をパターニングした。そして不図示のドライエッチング装置により、エッチングガスにＣＦ４/Ｏ２（流量：２０/１ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を５Ｐａとして、第二の絶縁層４１をドライエッチングし、図４（ａ）に示す形態を得た。
次に、第二の絶縁層４１としてａ−ＳｉＯｘ：Ｈ膜を不図示のＣＶＤ装置で、２００ｎｍの膜厚まで堆積した。基板温度は２３０℃、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：２０/６００ｓｃｃｍ）、ＲＦパワーは３００Ｗ、圧力は１７０Ｐａであった。第三のフォトレジスト４２を塗布した後、第三のフォトマスク４３を用いて、フォトリソグラフィー法により、透明画素電極となる領域と、電極端部のパッド部のフォトレジスト４２をパターニングした。そして不図示のドライエッチング装置により、エッチングガスにＣＦ４/Ｏ２（流量：２０/１ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を５Ｐａとして、第二の絶縁層４１をドライエッチングし、図４（ａ）に示す形態を得た。
（第６の工程）
次に、透明画素電極４４を得る為に、不図示のドライエッチング装置内で、水素プラズマ処理を行った。処理条件は、水素流量が３０ｓｃｃｍ、ＲＦパワーが１００Ｗ、圧力が１８５Ｐａであった。その後レジストを剥離し、図４（ｂ）の形態のＴＦＴ基板を得た。
このようにして得られたＴＦＴ基板と同様に作製したテストサンプルによれば、チャネル部分の抵抗率は、１０Ωｃｍであった。また、透明画素電極部の抵抗率は、１０-３Ωｃｍであった。
次に、透明画素電極４４を得る為に、不図示のドライエッチング装置内で、水素プラズマ処理を行った。処理条件は、水素流量が３０ｓｃｃｍ、ＲＦパワーが１００Ｗ、圧力が１８５Ｐａであった。その後レジストを剥離し、図４（ｂ）の形態のＴＦＴ基板を得た。
このようにして得られたＴＦＴ基板と同様に作製したテストサンプルによれば、チャネル部分の抵抗率は、１０Ωｃｍであった。また、透明画素電極部の抵抗率は、１０-３Ωｃｍであった。
（実施例３）
（第１の工程）
まず初めに、実施例１と同様の方法で基板１０の上にゲート電極・配線２３を形成した。
（第２の工程）
次に、実施例１と同様の方法で第一の絶縁層３０を形成した。
次に、スパッタターゲットにＩｎＧａＺｎＯ４焼結体ターゲットを備えた不図示のＤＣスパッタ装置を用いて、４０ｎｍの膜厚の酸化物半導体層３１を堆積した。スパッタガスには酸素１３.０％アルゴン混合ガスを用い、圧力は２.５×１０-１Ｐａ、ＤＣパワーは３５０Ｗであった。酸化物半導体層３１は、金属組成比がＩｎ:Ｇａ:Ｚｎ＝０.９５：１.０５：０．７５となるアモルファスＩｎ―Ｇａ―Ｚｎ―Ｏ膜であった。
更に、電極層３２として、不図示のＤＣスパッタ装置により、Ｍｏ膜を２００ｎｍの膜厚で堆積した。
（第１の工程）
まず初めに、実施例１と同様の方法で基板１０の上にゲート電極・配線２３を形成した。
（第２の工程）
次に、実施例１と同様の方法で第一の絶縁層３０を形成した。
次に、スパッタターゲットにＩｎＧａＺｎＯ４焼結体ターゲットを備えた不図示のＤＣスパッタ装置を用いて、４０ｎｍの膜厚の酸化物半導体層３１を堆積した。スパッタガスには酸素１３.０％アルゴン混合ガスを用い、圧力は２.５×１０-１Ｐａ、ＤＣパワーは３５０Ｗであった。酸化物半導体層３１は、金属組成比がＩｎ:Ｇａ:Ｚｎ＝０.９５：１.０５：０．７５となるアモルファスＩｎ―Ｇａ―Ｚｎ―Ｏ膜であった。
更に、電極層３２として、不図示のＤＣスパッタ装置により、Ｍｏ膜を２００ｎｍの膜厚で堆積した。
（第３の工程）
更に、第ニのフォトレジスト３３を塗布した後、第ニのフォトマスク３４（ハーフトーンマスク）を用いてフォトリソグラフィー法により、フォトレジスト３３をパターニングした。その際、ソース電極、ドレイン電極、透明画素電極とする領域のレジストは、他の領域より厚みを薄くした（図５（ａ））。
次に、水で希釈した燐酸：硝酸：酢酸（混合比７０％：３％：４％）水溶液を用いたウェットエッチング法により、酸化物半導体層３１と電極層３２を同様形状にパターニングした（図５（ｂ））。
更に、第ニのフォトレジスト３３を塗布した後、第ニのフォトマスク３４（ハーフトーンマスク）を用いてフォトリソグラフィー法により、フォトレジスト３３をパターニングした。その際、ソース電極、ドレイン電極、透明画素電極とする領域のレジストは、他の領域より厚みを薄くした（図５（ａ））。
次に、水で希釈した燐酸：硝酸：酢酸（混合比７０％：３％：４％）水溶液を用いたウェットエッチング法により、酸化物半導体層３１と電極層３２を同様形状にパターニングした（図５（ｂ））。
（第４の工程）
次に、不図示のアッシング装置を用いて、前記第二のフォトレジスト３３のソース電極、ドレイン電極、透明画素電極を形成する領域（フォトレジスト３３の膜厚が他の領域より薄い領域）を、下地の電極層３２が露出するまで除去した（図５（ｃ））。アッシング条件は、酸素ガス流量が２０ｓｃｃｍ、ＲＦパワーが２００Ｗ、圧力が５Ｐａの条件であった。
この後、エッチングガスにＣＦ４/Ｏ２（流量：３０/３０ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を１０Ｐａとして、電極層３２をドライエッチングし、ソース電極、ドレイン電極を形成した。また同時に、透明画素電極となる領域を形成した（図５（ｄ））。次に、残っているフォトレジスト３３を除去した（図３（ｂ））。
次に、不図示のアッシング装置を用いて、前記第二のフォトレジスト３３のソース電極、ドレイン電極、透明画素電極を形成する領域（フォトレジスト３３の膜厚が他の領域より薄い領域）を、下地の電極層３２が露出するまで除去した（図５（ｃ））。アッシング条件は、酸素ガス流量が２０ｓｃｃｍ、ＲＦパワーが２００Ｗ、圧力が５Ｐａの条件であった。
この後、エッチングガスにＣＦ４/Ｏ２（流量：３０/３０ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を１０Ｐａとして、電極層３２をドライエッチングし、ソース電極、ドレイン電極を形成した。また同時に、透明画素電極となる領域を形成した（図５（ｄ））。次に、残っているフォトレジスト３３を除去した（図３（ｂ））。
（第５の工程）
次に、第二の絶縁層４１としてａ−ＳｉＯｘ：Ｈ膜を不図示のＣＶＤ装置で、２００ｎｍの膜厚まで堆積した。基板温度は２８０℃、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：１８/６００ｓｃｃｍ）、ＲＦパワーは３８０Ｗ、圧力は１７５Ｐａであった。第三のフォトレジスト４２を塗布した後、第三のフォトマスク４３を用いて、フォトリソグラフィー法により、透明画素電極となる領域と、電極端部のパッド部のフォトレジスト４２をパターニングした。そして不図示のドライエッチング装置により、エッチングガスにＣＦ４/Ｏ２（流量：２０/２ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を５Ｐａとして、第二の絶縁層４１をドライエッチングし、図４（ａ）に示す形態を得た。
次に、第二の絶縁層４１としてａ−ＳｉＯｘ：Ｈ膜を不図示のＣＶＤ装置で、２００ｎｍの膜厚まで堆積した。基板温度は２８０℃、原料ガスはＳｉＨ４/Ｎ２Ｏ（流量：１８/６００ｓｃｃｍ）、ＲＦパワーは３８０Ｗ、圧力は１７５Ｐａであった。第三のフォトレジスト４２を塗布した後、第三のフォトマスク４３を用いて、フォトリソグラフィー法により、透明画素電極となる領域と、電極端部のパッド部のフォトレジスト４２をパターニングした。そして不図示のドライエッチング装置により、エッチングガスにＣＦ４/Ｏ２（流量：２０/２ｓｃｃｍ）を用い、ＲＦパワーを１５０Ｗ、圧力を５Ｐａとして、第二の絶縁層４１をドライエッチングし、図４（ａ）に示す形態を得た。
（第６の工程）
次に、透明画素電極４４を得る為に、不図示のドライエッチング装置内で、水素プラズマ処理を行った。処理条件は、水素流量が４０ｓｃｃｍ、ＲＦパワーが３５０Ｗ、圧力が１００Ｐａであった。その後レジストを剥離し、図４（ｂ）の形態のＴＦＴ基板を得た。
このようにして得られたＴＦＴ基板と同様に作製したテストサンプルによれば、チャネル部分の抵抗率は、１０ｋΩｃｍであった。また、透明画素電極部の抵抗率は、３×１０-３Ωｃｍであった。
次に、透明画素電極４４を得る為に、不図示のドライエッチング装置内で、水素プラズマ処理を行った。処理条件は、水素流量が４０ｓｃｃｍ、ＲＦパワーが３５０Ｗ、圧力が１００Ｐａであった。その後レジストを剥離し、図４（ｂ）の形態のＴＦＴ基板を得た。
このようにして得られたＴＦＴ基板と同様に作製したテストサンプルによれば、チャネル部分の抵抗率は、１０ｋΩｃｍであった。また、透明画素電極部の抵抗率は、３×１０-３Ωｃｍであった。
本発明に係る薄膜トランジスタ（ＴＦＴ）からなる電子素子は、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。
また、プラスチックフィルムをはじめとするフレキシブル素材に低温でＴＦＴの全てのプロセスを形成することが可能であり、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
また、プラスチックフィルムをはじめとするフレキシブル素材に低温でＴＦＴの全てのプロセスを形成することが可能であり、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
１０ ガラス基板
２０ ゲート電極・配線層
２１ 第一のフォトレジスト
２２ 第一のフォトマスク
２３ ゲート電極・配線
３０ 第一の絶縁層
３１ 酸化物半導体層
３２ 電極層
３３ 第二のフォトレジスト
３４ 第二のフォトマスク（ハーフトーンマスク）
４１ 第二の絶縁層
２０ ゲート電極・配線層
２１ 第一のフォトレジスト
２２ 第一のフォトマスク
２３ ゲート電極・配線
３０ 第一の絶縁層
３１ 酸化物半導体層
３２ 電極層
３３ 第二のフォトレジスト
３４ 第二のフォトマスク（ハーフトーンマスク）
４１ 第二の絶縁層
Claims (8)
- 酸化物半導体を含有する透明画素電極を有する薄膜トランジスタの製造方法であって、
基板の上にゲート電極を形成する第１の工程と、
前記ゲート電極の上に第一の絶縁層を形成し、前記第一の絶縁層の上に酸化物半導体からなる酸化物半導体層を形成し、前記酸化物半導体層の上に電極層を形成する第２の工程と、
前記電極層の上にフォトレジストを形成し、低い順に所定の透過率が割り当てられた遮光部、光減衰部、透光部を有するハーフトーンマスクを用いて前記フォトレジストを露光し、現像して、層厚が厚い第一の領域と、前記ハーフトーンマスクの前記光減衰部に対応し前記第一の領域より層厚が薄い第二の領域とを有するレジストパターンを形成し、前記レジストパターンをマスクとして前記電極層と前記酸化物半導体層とをエッチングする第３の工程と、
前記第二の領域のレジストパターンを除去して前記電極層が露出された非被覆領域を形成した後、残存する前記第一の領域のレジストパターンをマスクとして前記電極層をエッチングする第４の工程と、
少なくとも残存する前記電極層の上に第二の絶縁層を形成した後に、前記第二の絶縁層をパターニングする第５の工程と、
前記酸化物半導体層の一部を低抵抗化させ透明画素電極を形成する第６の工程と、を含み、
前記透明画素電極は、前記第３の工程により活性層が形成される領域とは離間して前記活性層が形成される領域とともに前記第二の領域に対応して残され、前記第４の工程により前記第二の領域に対応して露出され、前記第５の工程により露出される領域がさらに制限され、前記第６の工程により選択的に低抵抗化される、前記酸化物半導体層の領域であることを特徴とする薄膜トランジスタの製造方法。 - 共通の酸化物半導体を含有する活性層と透明画素電極とを有する薄膜トランジスタの製造方法であって、
基板の上にゲート電極を形成する第１の工程と、
前記ゲート電極の上に第一の絶縁層を形成し、前記第一の絶縁層の上に酸化物半導体からなる酸化物半導体層を形成し、前記酸化物半導体層の上に電極層を形成する第２の工程と、
前記電極層の上にフォトレジストを形成し、ハーフトーンマスクを用いて前記フォトレジストを露光し、現像して、少なくともソース電極およびドレイン電極とに対応して設けられパターン厚が厚い第一の領域と、活性層および透明画素電極に対応して設けられ前記第一の領域よりパターン厚が薄い第二の領域とを有するレジストパターンを形成し、前記レジストパターンをマスクとして前記電極層と前記酸化物半導体層をエッチングする第３の工程と、
前記第二の領域のレジストパターンを除去して前記電極層が露出された非被覆領域を形成した後、残存する前記第一の領域のレジストパターンをマスクとして前記電極層をエッチングし、前記ソース電極および前記ドレイン電極のそれぞれに対応する電極パターンと、前記活性層が形成される領域と前記透明画素電極が形成される領域を含む領域とのそれぞれに対応して前記酸化物半導体層が露出された露出パターンと、を形成する第４の工程と、
少なくとも前記電極層の上に第二の絶縁層を形成した後に、前記露出パターンの一部を残して前記第二の絶縁層をパターニングする第５の工程と、
パターニングされた前記第二の絶縁層をマスクとして、前記露出パターンの領域内の前記酸化物半導体層の一部を低抵抗化させ前記透明画素電極を形成する第６の工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。 - 前記酸化物半導体は、Ｉｎ、Ｚｎ及びＳｎからなる群から選ばれる少なくとも１種類の元素を含む酸化物半導体、あるいはＩｎ、Ｚｎ及びＧａを含む酸化物半導体であることを特徴とする請求項１又は２に記載の薄膜トランジスタの製造方法。
- 前記酸化物半導体は、アモルファスであることを特徴とする請求項１乃至３のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記第４の工程において、前記第二の領域のレジストパターンをアッシング処理で除去した後、ドライエッチングすることを特徴とする請求項１乃至４のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記第３の工程のエッチングが、ウェットエッチングであることを特徴とする請求項１乃至５のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記透明画素電極は、前記ソース電極または前記ドレイン電極のいずれか一方に対して、前記酸化物半導体層を介して電気的に接続されるものであることを特徴とする請求項１乃至６のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記第二の領域は、前記ソース電極または前記ドレイン電極のいずれか一方と電気的に接続される配線に対応して設けられた領域を含み、
前記透明画素電極は、前記ソース電極または前記ドレイン電極のいずれか一方と前記配線とを電気的に接続するように前記酸化物半導体層に設けられたものであることを特徴とする請求項１乃至７のいずれか１項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009244967A JP5599026B2 (ja) | 2009-10-23 | 2009-10-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009244967A JP5599026B2 (ja) | 2009-10-23 | 2009-10-23 | 薄膜トランジスタの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011091279A JP2011091279A (ja) | 2011-05-06 |
| JP2011091279A5 JP2011091279A5 (ja) | 2012-12-06 |
| JP5599026B2 true JP5599026B2 (ja) | 2014-10-01 |
Family
ID=44109255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009244967A Active JP5599026B2 (ja) | 2009-10-23 | 2009-10-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5599026B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10797082B2 (en) | 2017-09-29 | 2020-10-06 | Sharp Kabushiki Kaisha | Thin film transistor array substrate and method of producing the same |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9214533B2 (en) | 2012-01-31 | 2015-12-15 | Sharp Kabushiki Kaisha | Semiconductor device having transparent electrodes |
| CN104081507B (zh) * | 2012-01-31 | 2017-03-22 | 夏普株式会社 | 半导体装置及其制造方法 |
| WO2013115051A1 (ja) * | 2012-01-31 | 2013-08-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN102629590B (zh) * | 2012-02-23 | 2014-10-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| WO2013137045A1 (ja) * | 2012-03-12 | 2013-09-19 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2013150981A1 (ja) | 2012-04-04 | 2013-10-10 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US9035303B2 (en) | 2012-04-06 | 2015-05-19 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| WO2013161738A1 (ja) * | 2012-04-23 | 2013-10-31 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2013172185A1 (ja) * | 2012-05-14 | 2013-11-21 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN104396019B (zh) | 2012-06-19 | 2017-04-12 | 夏普株式会社 | 半导体装置及其制造方法 |
| US9379250B2 (en) | 2012-06-22 | 2016-06-28 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
| US9679954B2 (en) * | 2012-10-31 | 2017-06-13 | Sharp Kabushiki Kaisha | Electroluminescent substrate, method for producing same, electroluminescent display panel, and electroluminescent display device |
| JP2014110300A (ja) * | 2012-11-30 | 2014-06-12 | Nichia Chem Ind Ltd | 半導体発光素子の製造方法 |
| JP6083089B2 (ja) | 2013-03-27 | 2017-02-22 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
| US9704894B2 (en) * | 2013-05-10 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel electrode including oxide |
| JP6367655B2 (ja) * | 2013-09-13 | 2018-08-01 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2016001712A (ja) | 2013-11-29 | 2016-01-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2015087585A1 (ja) * | 2013-12-09 | 2015-06-18 | シャープ株式会社 | 液晶表示装置 |
| CN105845841A (zh) * | 2015-01-14 | 2016-08-10 | 南京瀚宇彩欣科技有限责任公司 | 半导体装置及其制造方法 |
| US20200035717A1 (en) * | 2018-07-26 | 2020-01-30 | Sharp Kabushiki Kaisha | Thin film transistor substrate and method of producing thin film transistor substrate |
| TWI692077B (zh) * | 2019-04-09 | 2020-04-21 | 友達光電股份有限公司 | 半導體基板及其製造方法 |
| CN112542485A (zh) * | 2019-09-23 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 显示设备与其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007040194A (ja) * | 2005-08-03 | 2007-02-15 | Yagi Seisakusho:Kk | 往復動ポンプの駆動方法 |
| JP4404881B2 (ja) * | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| JP5406449B2 (ja) * | 2007-05-30 | 2014-02-05 | キヤノン株式会社 | 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置 |
-
2009
- 2009-10-23 JP JP2009244967A patent/JP5599026B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10797082B2 (en) | 2017-09-29 | 2020-10-06 | Sharp Kabushiki Kaisha | Thin film transistor array substrate and method of producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011091279A (ja) | 2011-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5599026B2 (ja) | 薄膜トランジスタの製造方法 | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| US8956926B2 (en) | Method for manufacturing self-aligned thin film transistor | |
| US8263977B2 (en) | TFT substrate and TFT substrate manufacturing method | |
| TWI273637B (en) | Manufacturing method of semiconductor device | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| WO2018113214A1 (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| JP2008205469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US20080096332A1 (en) | Method of manufacturing a thin-film transistor substrate | |
| JP2015521383A (ja) | 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置 | |
| JP5568317B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法 | |
| WO2016004692A1 (zh) | 阵列基板制备方法 | |
| JP2007184601A (ja) | 有機薄膜トランジスタ及びその製造方法 | |
| JP6899487B2 (ja) | Ｔｆｔ基板及びその製造方法 | |
| TWI416736B (zh) | 薄膜電晶體及其製造方法 | |
| WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
| KR101200237B1 (ko) | 디스플레이용 박막 트랜지스터 및 이의 제조방법 | |
| US20200194572A1 (en) | ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING ARRAY SUBSTRATE (As Amended) | |
| CN110112072B (zh) | 阵列基板的制造方法和阵列基板 | |
| JP2007227440A (ja) | Ｔｆｔ基板及びその製造方法 | |
| WO2020019557A1 (zh) | 薄膜晶体管的制作方法及薄膜晶体管 | |
| TW201810682A (zh) | 薄膜電晶體及其製作方法 | |
| US20130270556A1 (en) | Active device and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140808 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5599026 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |