CN104081507B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104081507B
CN104081507B CN201380007575.XA CN201380007575A CN104081507B CN 104081507 B CN104081507 B CN 104081507B CN 201380007575 A CN201380007575 A CN 201380007575A CN 104081507 B CN104081507 B CN 104081507B
Authority
CN
China
Prior art keywords
oxide semiconductor
electrode
insulating barrier
layer
transparency electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380007575.XA
Other languages
English (en)
Other versions
CN104081507A (zh
Inventor
宫本忠芳
伊东笃
伊东一笃
森重恭
宫本光伸
小川康行
中泽淳
内田诚
内田诚一
松尾拓哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104081507A publication Critical patent/CN104081507A/zh
Application granted granted Critical
Publication of CN104081507B publication Critical patent/CN104081507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

半导体装置(100A)包括：基板(2)；在基板(2)上形成的氧化物半导体层(5)；与氧化物半导体层(5)电连接的源极电极(6s)和漏极电极(6d)；与漏极电极(6d)电连接的第一透明电极(7)；在源极电极(6s)和漏极电极(6d)上形成的电介质层(8)；和在电介质层(8)上形成的第二透明电极(9)。第一透明电极(7)的上表面和下表面中的至少一个与具有将氧化物半导体层(5)所含的氧化物半导体还原的性质的还原绝缘层(8a)接触。第二透明电极(9)的至少一部分隔着电介质层(8)与第一透明电极(7)重叠，氧化物半导体层(5)和第一透明电极(7)由相同的氧化物膜形成。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体装置及其制造方法，特别涉及液晶显示装置和有机EL显示装置的有源矩阵基板及其制造方法。此处，半导体装置包括有源矩阵基板和具备它的显示装置。
背景技术
液晶显示装置中使用的有源矩阵基板按每像素形成有薄膜晶体管(Thin FilmTransistor，以下，“TFT”)等开关元件。作为开关元件具备TFT的有源矩阵基板被称为TFT基板。
作为TFT，历来广泛使用以非晶硅膜为活性层的TFT(以下，称为“非晶硅TFT”)、以多晶硅膜为活性层的TFT(以下，称为“多晶硅TFT”)。
近年来，作为TFT的活性层的材料，提案有代替非晶硅和多晶硅而使用氧化物半导体的技术。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体与非晶硅相比具有更高的移动度。因此，氧化物半导体TFT与非晶硅TFT相比能够以更高速度动作(工作)。此外，氧化物半导体膜能够利用比多晶硅膜更简便的工艺形成。
在专利文献1中，公开有具备氧化物半导体TFT的TFT基板的制造方法。根据专利文献1中记载的制造方法，使氧化物半导体层的一部分低电阻化而形成像素电极，由此能够削减TFT基板的制造工序数。
近年来，随着液晶显示装置等的高精细化的进展，像素开口率的降低成为问题。其中，像素开口率是指占据显示区域的像素(例如，在透射型液晶显示装置，使有助于显示的光透射的区域)的面积比率，以下仅称为“开口率”。
特别是移动用途的中小型的透射型液晶显示装置，因为显示区域的面积小，所以各个像素的面积当然也小，高精细化导致的开口率的降低显著。此外，当移动用途的液晶显示装置的开口率降低时，为了达到所期望的亮度，需要使背光源的亮度增大，还会引起导致消耗电力的增大的问题。
为了得到高的开口率，减小按每像素设置的TFT和辅助电容等由不透明的材料形成的元件所占的面积即可，但是TFT和辅助电容当然为了发挥其作用也具有所必需的最低限度的尺寸。当作为TFT使用氧化物半导体TFT时，与使用非晶硅TFT的情况相比，具有能够将TFT小型化的优势。另外，辅助电容是为了保持被施加至像素的液晶层(在电学上被称为“液晶电容”)的电压而成为相对于液晶电容电并联地设置的电容，一般以辅助电容的至少一部分与像素重叠的方式形成。
现有技术文献
专利文献
专利文献1：日本特开2011-91279号公报
发明内容
发明所要解决的问题
但是，对于高开口率化的要求在变强，仅使用氧化物半导体TFT，不能应对该要求。此外，显示装置的低价格化也在进行，还要求廉价地制造高精细化且高开口率的显示装置的技术的开发。
因此，本发明的一个实施方式的主要目的在于，提供能够以简便的工艺制造且能够实现与现有技术相比高精细且高开口率的显示装置的、TFT基板及其制造方法。
用于解决问题的方式
本发明的实施方式的半导体装置包括：基板；在上述基板上形成的栅极电极；在上述栅极电极上形成的栅极绝缘层；在上述栅极绝缘层上形成的氧化物半导体层；与上述氧化物半导体层电连接的源极电极和漏极电极；与上述漏极电极电连接的第一透明电极；在上述源极电极和上述漏极电极上形成的电介质层；和在上述电介质层上形成的第二透明电极，上述第二透明电极的至少一部分隔着上述电介质层与上述第一透明电极重叠，上述第一透明电极的上表面和下表面中的至少一个与具有将上述氧化物半导体层所含的氧化物半导体还原的性质的还原绝缘层接触，上述还原绝缘层不与上述氧化物半导体层的沟道区域接触，上述氧化物半导体层和上述第一透明电极由相同的氧化物膜形成。
在一个实施方式中，上述电介质层具有上述还原绝缘层和与上述氧化物半导体层的沟道区域接触的氧化物绝缘层。
在一个实施方式中，上述栅极绝缘层具有上述还原绝缘层和与上述氧化物半导体层的下表面接触的上述氧化物绝缘层。
在一个实施方式中，上述漏极电极形成在上述第一透明电极上，上述第一透明电极与上述漏极电极直接接触。
在一个实施方式中，从上述基板的法线方向看时，上述还原绝缘层的端部与上述漏极电极重叠。
在一个实施方式中，上述氧化物膜包含In、Ga和Zn。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O类的半导体。
本发明的实施方式的半导体装置的制造方法包括：准备基板的工序(a)；在基板上形成栅极电极和栅极绝缘层的工序(b)；在上述栅极绝缘层上形成氧化物半导体膜的工序(c)；在上述氧化物半导体膜上形成源极电极和漏极电极的工序(d)；在上述源极电极和上述漏极电极上形成电介质层的工序(e)；工序(f)，在上述工序(c)之前或之后形成与上述氧化物半导体膜的一部分接触、且具有将上述氧化物半导体膜的氧化物半导体还原的性质的还原绝缘层，由此在上述氧化物半导体膜中与上述还原绝缘层接触的部分形成第一透明电极、在未被还原的部分形成氧化物半导体层；和工序(g)，在上述电介质层上形成第二透明电极，上述第二透明电极的至少一部分隔着上述电介质层与上述第一透明电极重叠。
在一个实施方式中，上述工序(f)包括在上述工序(b)中。
在一个实施方式中，上述工序(f)包括在上述工序(e)中。
在一个实施方式中，上述电介质层和上述栅极绝缘层中的至少一个包括氧化物绝缘层，上述氧化物绝缘层与上述氧化物半导体层接触。
在一个实施方式中，从上述基板的法线方向看时，上述还原绝缘层的端部与上述漏极电极重叠。
在一个实施方式中，上述氧化物半导体膜包含In-Ga-Zn-O类的半导体。
发明的效果
根据本发明的实施方式，提供能够以简便的工艺制造且能够实现与现有技术相比高精细且高开口率的显示装置的、TFT基板及其制造方法。
附图说明
图1(a)是本发明的实施方式中的TFT基板100A的示意性平面图，(b)是沿(a)的A1-A1’线的TFT基板100A的示意性截面图，(c)是具有TFT基板100A的液晶显示装置500的示意性截面图。
图2(a)是表示氧化物绝缘层与氧化物半导体层直接接触的氧化物半导体TFT的栅极电压(Vg)-漏极电流(Id)曲线的图表，(b)是表示还原绝缘层8a与氧化物半导体层直接接触的氧化物半导体TFT的栅极电压(Vg)-漏极电流(Id)曲线的图表。
图3(a)是改变例的TFT基板100A’的示意性平面图，(b)是沿(a)的A2-A2’线的TFT基板100A’的示意性截面图。
图4(a)～(e)是说明本发明的实施方式中的TFT基板100A的制造工序的一个例子的示意性工序截面图。
图5是本发明的另一实施方式中的TFT基板100B的示意性截面图。
图6(a)和(b)是说明本发明的实施方式中的TFT基板100B的制造工序的示意性工序截面图。
图7是本发明的又一实施方式中的TFT基板100C的示意性截面图。
图8说明是本发明的又一实施方式中的TFT基板100C的制造工序的示意性工序截面图。
图9是本发明的又一实施方式中的TFT基板100D的示意性截面图。
具体实施方式
以下，参照附图说明本发明的实施方式的半导体装置。本实施方式的半导体装置包括具有由氧化物半导体构成的活性层的薄膜晶体管(氧化物半导体TFT)。另外，本实施方式的半导体装置只要具备氧化物半导体TFT即可，广泛地包括有源矩阵基板、各种显示装置、电子设备等。
此处，以液晶显示装置中使用的氧化物半导体TFT为例说明本发明的实施方式的半导体装置。
图1(a)是本实施方式的TFT基板100A的示意性平面图，图1(b)是沿图1(a)的A1-A1’线的半导体装置(TFT基板)100A的示意性截面图。图1(c)是具有TFT基板100A的液晶显示装置500的示意性截面图。图1(c)的虚线箭头表示电场方向。
TFT基板100A包括：基板2；在基板2上形成的栅极电极3；在栅极电极3上形成的栅极绝缘层4；在栅极绝缘层4上形成的氧化物半导体层5；与氧化物半导体层5的沟道区域接触的氧化物绝缘层；与氧化物半导体层5电连接的源极电极6s和漏极电极6d；与漏极电极6d电连接的第一透明电极7；在源极电极6s和漏极电极6d上形成的电介质层8；和在电介质层8上形成的第二透明电极9，其中，第二透明电极9的至少一部分隔着电介质层8与第一透明电极7重叠，第一透明电极7的上表面和下表面中的至少一个面与具有将氧化物半导体层5所含的氧化物半导体还原的性质的还原绝缘层8a接触，氧化物半导体层5和第一透明电极7由相同的氧化物膜形成。还原绝缘层8a不与氧化物半导体层5的沟道区域接触。
在TFT基板100A，第二透明电极9的至少一部分隔着电介质层8与第一透明电极7重叠，由此形成辅助电容。从而，因为TFT基板100A所具有的辅助电容是透明的(因为透射可见光)，所以不会使开口率降低。因此，与现有技术那样包括具有使用金属膜(栅极金属层或源极金属层)形成的不透明的电极的辅助电容的TFT基板相比，TFT基板100A能够具有更高的开口率。此外，因为开口率不因辅助电容而降低，所以还能够获得能够根据需要使辅助电容的电容值(辅助电容的面积)变大的优势。
进一步，优选在第一透明电极7上形成漏极电极6d，并且第一透明电极7与漏极电极6d直接接触。采用这样的结构，能够将第一透明电极7形成至漏极电极6d的大致端部，因此，TFT基板100A能够具有比专利文献1中记载的TFT基板更高的开口率。
在TFT基板100A，电介质层8具有还原绝缘层8a和绝缘保护层8b。还原绝缘层8a在第一透明电极7之上形成，绝缘保护层8b在还原绝缘层8a之上形成。
接着，对TFT基板100A的各构成要素进行详细说明。
基板2典型的是透明基板，例如是玻璃基板。除了玻璃基板以外，还能够使用塑料基板。塑料基板包括由热固化性树脂或热可塑性树脂形成的基板，进一步包括这些树脂与无机纤维(例如，玻璃纤维、玻璃纤维的无纺布)的复合基板。作为具有耐热性的树脂材料，能够例示聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜树脂(PES)、丙烯酸树脂、聚酰亚胺树脂。此外，在使用反射型液晶显示装置的情况下，作为基板2，还能够使用硅基板。
栅极电极3与栅极配线3’电连接。栅极电极3和栅极配线3’例如具有上层为W(钨)层、下层为TaN(氮化钽)层的层叠结构。此外，栅极电极3和栅极配线3’也可以具有由Mo(钼)/Al(铝)/Mo形成的层叠结构，还可以具有单层结构、2层结构、4层以上的层叠结构。进一步，栅极电极3a也可以由选自Cu(铜)、Al、Cr(铬)、Ta(钽)、Ti(钛)、Mo和W的元素、或者以这些元素为成分的合金或金属氮化物等形成。栅极电极3的厚度例如为约420nm。栅极电极3的厚度例如优选为约50nm以上约600nm以下的范围。
栅极绝缘层4具有下部栅极绝缘层4a和上部栅极绝缘层4b。与氧化物半导体层5接触的上部栅极绝缘层4b优选包括氧化物绝缘层。当氧化物绝缘层与氧化物半导体层5直接接触时，氧化物绝缘层所含的氧被供给至氧化物半导体层5，能够防止氧化物半导体层5的氧缺损导致的半导体特性的劣化。上部栅极绝缘层4b例如为SiO2(氧化硅)层。下部栅极绝缘层4a例如为SiNx(氮化硅)层。在本实施方式中，下部栅极绝缘层4a的厚度为约325nm，上部栅极绝缘层4b的厚度为约50nm，栅极绝缘层4的厚度为约375nm。此外，作为栅极绝缘层4，例如能够使用由SiO2(氧化硅)、SiNx(氮化硅)、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或氧化钽(Ta2O5)形成的单层或层叠。栅极绝缘层4的厚度例如优选为约50nm以上约600nm以下。另外，为了防止来自基板2的杂质等的扩散，优选下部栅极绝缘层4a由SiNx或SiNxOy(氮化氧化硅，x＞y)形成。上部栅极绝缘层4b从防止氧化物半导体层5的半导体特性的劣化的观点出发，优选由SiO2或SiOxNy(氧化氮化硅，x＞y)形成。进一步，为了以低的温度形成栅极漏电流少的致密的栅极绝缘层4，使用Ar(氩)等稀有气体形成栅极绝缘层4即可。
氧化物半导体层5例如包括In-Ga-Zn-O类的半导体(以下，简称为“IGZO类半导体”)。此处，IGZO类半导体为In(铟)、Ga(镓)、Zn(锌)的三元氧化物(ternary oxide)，In、Ga和Zn的比例(组成比)并无特别限定，例如包括In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。IGZO类半导体既可以为非晶质也可以为结晶质。作为结晶质IGZO类半导体，优选c轴与层面大致垂直地取向的结晶质IGZO类半导体。这样的IGZO类半导体的结晶结构例如在日本特开2012-134475号公报中有所公开。为了参考，在本说明书中引用日本特开2012-134475号公报的全部公开内容。
构成氧化物半导体层5的氧化物半导体材料并不限定于IGZO类半导体，例如还可以为Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。进一步，氧化物半导体层5还可以包含添加有1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的ZnO的非晶质(amorphous)状态、多晶状态或非晶质状态与多晶状态混合存在的微晶状态的物质，或杂质元素都不添加的物质。作为氧化物半导体层5，当使用非晶氧化物半导体层时，能够以低温进行制造且能够实现高的移动度。氧化物半导体层5的厚度例如为约50nm。氧化物半导体层5的厚度例如优选为约30nm以上约100nm以下。
源极电极6s和漏极电极6d例如具有由Ti/Al/Ti形成的层叠结构。此外，源极电极6s和漏极电极6d也可以具有由Mo/Al/Mo形成的层叠结构，还可以具有单层结、2层结构或4层以上的层叠结构。进一步，源极电极6s和漏极电极6d还可以由选自Al、Cr、Ta、Ti、Mo和W的元素或以这些元素为成分的合金或金属氮化物等形成。源极电极6s和漏极电极6d的厚度例如为约350nm。源极电极6s和漏极电极6d的厚度例如分别优选为约50nm以上约600nm以下。
电介质层8具有绝缘保护层8b。电介质层8在第一透明电极7与第二透明电极9之间形成，形成辅助电容。当像这样由透明电极7和透明电极9以及透明的电介质层8形成辅助电容时，则在将TFT基板100A用作显示面板时，能够制造具有高的开口率的显示面板。
接着，参照图2对还原绝缘层8a进行说明。还原绝缘层8a具有在与氧化物半导体层接触时使其电阻降低的功能。图2(a)是表示具有以与氧化物半导体层(活性层)的整个下表面接触的方式形成有氧化物绝缘层(例如SiO2)的结构的氧化物半导体TFT的栅极电压(Vg)-漏极电压(Id)曲线的图表，图2(b)是表示具有以与氧化物半导体层(活性层)的整个下表面接触的方式形成有还原绝缘层(例如SiNx)的结构的氧化物半导体TFT的栅极电压(Vg)-漏极电压(Id)曲线的图表。
从图2(a)可知，氧化物绝缘层与氧化物半导体层直接接触的氧化物半导体TFT具有良好的TFT特性。
另一方面，从图2(b)可知，还原绝缘层与氧化物半导体层直接接触的氧化物半导体TFT不具有TFT特性，氧化物半导体层通过还原绝缘层被导体化。
从以上说明可知，当还原绝缘层8a与氧化物半导体层接触时，氧化物半导体层的电阻变小。这被认为是因为，还原绝缘层8a例如含有大量氢，还原绝缘层8a与氧化物半导体层5接触而使氧化物半导体层5还原，由此氧化物半导体膜被降低电阻(低电阻化)。从而，当将这样的还原绝缘层8a以与氧化物半导体层5直接接触的方式形成时，即使不为了使氧化物半导体层5低电阻化而进行特别的低电阻化处理(例如氢等离子体处理等)，也能够将氧化物半导体层5低电阻化。在本实施方式的TFT基板100A的制造工艺中，以与氧化物半导体膜的一部分接触的方式配置还原绝缘层8a，由此，能够将氧化物半导体膜部分地低电阻化地形成电极。氧化物半导体膜中的未被低电阻化的部分能够用作TFT的活性层。从而，能够简化制造工艺，削减制造成本。
还原绝缘层8a例如由SiNx形成。能够以基板温度为约100℃以上约250℃以下(例如，220℃)、并调整流量使得SiH4与NH3的混合气体的流量(单位：sscm)比(SiH4的流量/NH3的流量)成为4以上20以下的条件，形成还原绝缘层8a。此外，还原绝缘层8a的厚度例如为约100nm。还原绝缘层8a的厚度例如优选为约50nm以上约300nm以下。
绝缘保护层8b以与氧化物半导体层5的沟道区域接触的方式形成。优选绝缘保护层8b由绝缘氧化物(例如SiO2)形成。当绝缘保护层8b由绝缘氧化物形成时，能够防止氧化物半导体层5的氧缺损导致的半导体特性的劣化。除此以外，绝缘保护层8b例如能够由SiON(氧化氮化硅、氮化氧化硅)、Al2O3或Ta2O5形成。绝缘保护层8b的厚度为约265nm。绝缘保护层8b的厚度例如为约50nm以上约300nm以下。
第一透明电极7例如为包含In-Ga-Zn-O类的半导体(IGZO类氧化物)的导电体层。第一透明电极7的厚度例如为约50nm。第一透明电极7的厚度例如优选为约20nm以上约200nm以下。第一透明电极7与氧化物半导体层5由相同的透明的氧化物膜形成，详细情况如后所述。当第一透明电极7与氧化物半导体层5由相同的氧化物膜形成时，能够简化制造工艺，能够削减制造成本。作为氧化物膜，例如能够使用IGZO类半导体膜等包含IGZO类氧化物的膜。另外，如上所述，在本说明书中，将IGZO类氧化物中呈现半导体特性的氧化物简称为IGZO类半导体。
第二透明电极9由透明导电膜(例如ITO(Indium Tin Oxide：氧化铟锡)或IZO膜)形成。第二透明电极9的厚度例如为约100nm。优选第二透明电极9的厚度为约20nm以上约200nm以下。
如图1(c)所示，TFT基板100A例如被用于Fringe Field Switching(边缘场开关)(FFS)模式的液晶显示装置500。此时，将下层的第一透明电极7用作像素电极(供给显示信号电压)，将上层的第二透明电极9用作共用电极(供给共用电压或对置电压)。在第二透明电极9至少设置有一个以上的隙缝。这样的结构的FFS模式的液晶显示装置500例如在日本特开2011-53443号公报中被公开。为了参考，在本说明书中引用日本特开2011-53443号公报的全部公开内容。
液晶显示装置500具有TFT基板100A和对置基板200以及在TFT基板100A与对置基板200之间形成的液晶层50。在液晶显示装置500中，在对置基板200的液晶层50一侧不具备能够由透明电极(例如ITO)等形成的对置电极。通过由在TFT基板100A形成的第一透明电极(像素电极)7和第二透明电极(共用电极)9产生的横方向的电场控制液晶层50中的液晶分子的取向，进行显示。
TFT基板100A能够改变为图3所示的TFT基板100A’。图3(a)是改变例的TFT基板100A’的示意性的平面图，图3(b)是沿图3(a)的A2-A2’线的TFT基板100A’的示意性的截面图。
图3(a)和图3(b)所示的TFT基板100A’，在栅极配线3’上具有氧化物半导体层5，具有在从基板2的法线方向看时、栅极配线3’与源极电极6s和漏极电极6d重叠的结构，在这方面与TFT基板100A不同。在TFT基板100A’，栅极配线3’作为栅极电极3发挥作用。TFT基板100A’能够具有比TFT基板100A更高的开口率。
另外，TFT基板100A’与TFT基板100A相比具有栅极·漏极间的寄生电容(Cgd)大的缺点。众所周知，当栅极·漏极间的寄生电容(Cgd)大时，馈通电压变大。馈通电压成为图像的残影和闪烁的原因。为了降低馈通电压，使栅极·漏极间的寄生电容(Cgd)相对于像素的总电容(液晶电容Clc+辅助电容Cs+栅极·漏极间的寄生电容Cgd)的比率变小即可。TFT基板100A’因为具有具备透明电极的、透明的辅助电容，所以能够使开口率不降低，而通过使辅助电容的面积变大来使电容值增大。即，即使如TFT基板100A’那样采用栅极·漏极间的寄生电容(Cgd)大的结构，也能够使馈通电压足够小。
此外，像素的总电容大，在为了对像素施加规定的电压时需要大量的电荷。TFT基板100A’因为具备与现有的非晶TFT相比电流供给能力高的氧化物半导体TFT，所以显示品质不会由于像素的电容的增大而降低。
接着，对TFT基板100A的制造方法进行说明。
本发明的实施方式的半导体装置100A的制造方法包括：准备基板2的工序(a)；在基板2上形成栅极电极3和栅极绝缘层4的工序(b)；在栅极绝缘层4上形成氧化物半导体膜5’的工序(c)；在氧化物半导体膜5’上形成源极电极6s和漏极电极6d的工序(d)；在源极电极6s和漏极电极6d上形成电介质层8的工序(e)；工序(f)，其是在工序(c)之前或之后形成还原绝缘层8a的工序，该还原绝缘层8a与氧化物半导体膜5’的一部分接触，具有将氧化物半导体膜5’的氧化物半导体还原的性质，由此在氧化物半导体膜5’中与还原绝缘层8a接触的部分形成第一透明电极7、在未被还原的部分形成氧化物半导体层5；和工序(g)，其是在电介质层8上形成第二透明电极9的工序，第二透明电极7的至少一部分隔着电介质层8与第一透明电极7重叠。
这样的半导体装置的制造方法是被简化了的半导体装置的制造方法，因此能够削减制造成本。
接着，参照图4详细说明TFT基板100A的制造方法的一个例子。
图4(a)～图4(e)是用于说明TFT基板100A的制造方法的一个例子的示意性工序截面图。
首先，如图4(a)所示那样，在基板2上形成栅极电极3。作为基板2，例如能够使用像玻璃基板等的透明绝缘性的基板。栅极电极3能够在利用溅射法在基板2上形成导电膜后、利用光刻法进行导电膜的图案化而形成。此处，作为导电膜，使用从基板2侧起依次具有TaN膜(厚度：约50nm)和W膜(厚度：约370nm)的2层结构的层叠膜。另外，作为第一导电膜，例如也可以使用Ti、Mo、Ta、W、Cu、Al和Cr等的单层膜、包含它们的层叠膜、合金膜或它们的氮化金属膜等。
接着，如图4(b)所示那样，利用CVD(Chemical Vapor Deposition：化学气象沉积)法，以覆盖栅极电极3的方式形成下部栅极绝缘层4a和上部栅极绝缘层4b。此处，下部栅极绝缘层4a由SiNx膜(厚度：约325nm)形成，上部栅极绝缘层4b例如由SiO2膜(厚度：约50nm)形成。上部栅极绝缘层4b例如能够由SiO2、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3或Ta2O5形成。下部栅极绝缘层4a例如能够由SiNx、SiO2、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3或Ta2O5形成。
接着，如图4(c)所示那样，在上部栅极绝缘层4b上利用溅射法形成氧化物半导体膜5’。作为氧化物半导体膜5’，例如使用IGZO类半导体膜。氧化物半导体膜5’的厚度为约50nm。
之后，在氧化物半导体5’上，利用溅射法形成导电膜(未图示)，该导电膜形成源极电极6s和漏极电极6d。接着，利用使用中间色调(halftone)掩模的光刻法、干蚀刻法和灰化法对上述的导电膜和氧化物半导体膜5’同时进行图案化，将氧化物半导体膜5’图案化为所期望的形状并形成源极电极6s和漏极电极6d。这样，能够用一个掩模进行源极电极6s和漏极电极6d的形成以及氧化物半导体膜5’的图案化，因此能够简化制造工艺，能够削减制造成本。源极电极6s和漏极电极6d例如具有Ti/Al/Ti的层叠结构。下层的Ti层的厚度为约50nm，Al层的厚度为约200nm，上层的Ti层的厚度为约100nm。
接着，如图4(d)所示那样，以不覆盖氧化物半导体膜5’的沟道区域的方式，利用CVD法和光刻法形成还原绝缘层8a。在本实施方式中，作为成膜还原绝缘层8a的条件，使用基板温度为约100℃以上约250℃以下(例如，约220℃)、SiH4与NH3的混合气体的流量比(SiH4的流量/NH3的流量)为4以上20以下那样的条件。还存在从基本2的法线方向看时还原绝缘层8a的端部与漏极电极6d重叠的情况。当这样形成还原绝缘层8a时，能够将后述的第一透明电极7形成至漏极电极6d的位于与沟道区域侧相反一侧的端部附近，像素的开口率得到提高。还原绝缘层8a例如由SiNx形成，其厚度为约100nm。
氧化物半导体膜5’中与还原绝缘层8a接触的部分通过还原绝缘层8a所含的例如氢被还原，形成第一透明电极7。此外，还存在由于氢的扩散而氧化物半导体膜5’中位于漏极电极6d之下的部分也被低电阻化，成为第一透明电极7的一部分的情况。此外，在氧化物半导体膜5’中未被低电阻化的部分形成氧化物半导体层5。
接着，如图4(e)所示那样，在第一透明电极7上，利用CVD法形成与氧化物半导体层5的沟道区域接触的绝缘保护层8b。在本实施方式中，还原绝缘层8a和绝缘保护层8b构成电介质层8。绝缘保护层8b例如由SiO2形成。绝缘保护层8b的厚度为约265nm。另外，在绝缘保护层8b，利用公知的方法形成有未图示的接触孔。此外，也可以在形成绝缘保护层8b之后，以形成绝缘保护层8b的成膜温度以上的温度(例如约300℃)进行热处理(退火处理)。由此，能够将还原绝缘层8a所含的氢更加扩散于氧化物半导体膜5’中，能够使上述第一透明电极7的电阻更小。
接着，如图1(b)所示那样，利用溅射法等在绝缘保护层8b上形成透明导电膜，通过对其进行图案化而形成第二透明电极9。第二透明电极9的至少一部分隔着电介质层8与第一透明电极7重叠。第二透明电极9例如由ITO形成，其厚度为约100nm。
此外，虽然未图示，但是用于形成该第二透明电极9的透明导电膜不仅用作共同电极，而且能够作为在与由和源极配线(源极总线)相同的导电膜形成的源极金属层、或由和栅极配线(栅极总线)相同的导电膜形成的栅极金属层电连接时使用的引出配线，被充分地利用。由此，例如能够形成将驱动电路一体地形成的TFT基板，由此能够制造高品质的显示装置。
接着，参照图5说明本发明的实施方式中的TFT基板100B。图5是TFT基板100B的示意性的截面图，对应于图1(b)的TFT基板100A的截面图。对与TFT基板100A共通的构成要素，标注相同的参照附图标记，避免重复的说明。
图5所示的TFT基板100B是TFT基板100A的还原绝缘层8a不形成在第一透明电极7上、第一透明电极7与下部的栅极绝缘层4a接触的TFT基板。在TFT基板100B，代替在第一透明电极7上形成还原绝缘层8a，使位于第一透明电极7下的下部栅极绝缘层4a作为还原绝缘层8a发挥作用，使下部栅极绝缘层4a与第一透明电极7接触。从而，下部栅极绝缘层4a由形成还原绝缘层8a的材料形成，氧化物半导体层5不与下部栅极绝缘层4a接触。在TFT基板100B，电介质层8具有绝缘保护层8b，不具有还原绝缘层8a。
接着，参照图6说明TFT基板100B的制造方法的一个例子。图6(a)和图6(b)是说明TFT基板100B的制造方法的示意性的工序截面图。
如图6(a)所示那样，利用公知的方法，在基板2上形成栅极电极3、下部栅极绝缘层4a和上部栅极绝缘层4b。此时，下部栅极绝缘层4a由形成上述还原绝缘层8a的材料形成。此外，上部栅极绝缘层4b被进行图案化，露出下部栅极绝缘层4b的一部分。
接着，利用上述的方法，在上部和下部的电极绝缘层4a和4b上形成氧化物半导体膜5’，在氧化物半导体膜5’上形成源极电极6s和漏极电极6d。
如图6(b)所示，在氧化物半导体膜5’中与下部栅极绝缘层4a接触的部分，由于上述的还原作用而被低电阻化，形成第一透明电极7，在氧化物半导体膜中未被低电阻化的部分形成氧化物半导体层5。氧化物半导体层5以与上部栅极绝缘层4b接触的方式形成。
接着，利用上述的方法在第一透明电极7上形成与氧化物半导体层5的沟道区域接触的绝缘保护层8b，形成电介质层8。之后，在绝缘保护层8b上形成第一透明电极9，制造图5所示的TFT基板100B。
接着，参照图7说明本发明的实施方式中的TFT基板100C。图7是与图1(b)对应的TFT基板100C的示意性的截面图。对与TFT基板100A共通的构成要素，标注相同的参照附图标记，避免重复的说明。
图7所示的TFT基板100C是在TFT基板100B的第一透明电极7上形成有还原绝缘层8a的TFT基板。因此，在TFT基板100C，第一透明电极7与还原绝缘层8a和由形成还原绝缘层8a的材料形成的下部栅极绝缘层4a接触。在TFT基板100C，电介质层8具有还原绝缘层8a和绝缘保护层8b。在TFT基板100C，下部栅极绝缘层4a由形成还原绝缘层8a的材料形成。
接着，参照图8说明TFT基板100C的制造方法的另一个例子。图8是说明TFT基板100C的制造方法的示意性的工序截面图。
如上所述，在基板2上形成栅极电极3、下部栅极绝缘层4a、上部栅极绝缘层4b、氧化物半导体膜5’、源极电极6s和漏极电极6d(参照图6(a)和图6(b))。
接着，如图8所示，在氧化物半导体膜5’上，利用上述的方法形成还原绝缘层4a。还原绝缘层4a以不与氧化物半导体膜5’的沟道区域接触的方式形成。此外，优选从基板2的法线方向看时、还原绝缘层4a的端部与漏极电极6d重叠。
氧化物半导体膜5’中与下部栅极绝缘层4a或还原绝缘层4a接触的部分被低电阻化，形成第一透明电极7。在氧化物半导体膜5’中未被低电阻化的部分形成氧化物半导体层5。
接着，如上所述，在还原绝缘层8a上形成与氧化物半导体层5的沟道区域接触的绝缘保护层8b，在绝缘保护层8b上形成第二透明电极9，制造图7所示的TFT基板100C。
接着，参照图9说明本发明的实施方式中的TFT基板100D。图9是与图1(b)对应的TFT基板100D的示意性的截面图。对与TFT基板100A共通的构成要素，标注相同的参照附图标记，避免重复的说明。
图9所示的TFT基板100D包括：在基板2上形成的栅极电极3；在栅极电极3上形成的栅极绝缘层4；在栅极绝缘层4上形成的还原绝缘层8a和氧化物半导体层5；在氧化物半导体层5上形成的源极电极6s和漏极电极6d；在源极电极6s和漏极电极6d上形成的电介质层8；和在电介质层8上形成的第二透明电极9。
在TFT基板100D，在第一透明电极7下形成有还原绝缘层8a。还原绝缘层8a与第一透明电极7接触，与氧化物半导体层5不接触。栅极绝缘层4由形成上述上部栅极绝缘层4b的材料形成。电介质层8具有上述的绝缘保护层8b，不具有还原绝缘层8a。在本例中，电介质层8也可以具有还原绝缘层8a。栅极绝缘层4和绝缘保护层8b与氧化物半导体层5接触。
以上，根据本发明的实施方式，提供能够在抑制制造成本的同时制造显示品质高的显示面板的半导体装置及该半导体装置的制造方法。
产业上的可利用性
本发明能够在有源矩阵基板等的电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、图像传感装置等摄像装置、图像输入装置或指纹读取装置等电子装置等的具备薄膜晶体管的装置中广泛地应用。
附图标记的说明
2 基板
3 栅极电极
4 栅极绝缘层
4a 下部的栅极绝缘层
4b 上部的栅极绝缘层
5 氧化物半导体层
6s 源极电极
6d 漏极电极
7 第一透明电极
8 电介质层
8a 还原绝缘层
8b 绝缘保护层
9 第二透明电极
50 液晶层
100A 半导体装置(TFT基板)
200 对置基板
500 液晶显示装置

Claims (11)

1.一种半导体装置，其特征在于，包括：
基板；
在所述基板上形成的栅极电极；
在所述栅极电极上形成的栅极绝缘层；
在所述栅极绝缘层上形成的氧化物半导体层；
与所述氧化物半导体层电连接的源极电极和漏极电极；
与所述漏极电极电连接的第一透明电极；
在所述源极电极和所述漏极电极上形成的电介质层；和
在所述电介质层上形成的第二透明电极，
所述第二透明电极的至少一部分隔着所述电介质层与所述第一透明电极重叠，
所述第一透明电极的下表面与具有将所述氧化物半导体层所含的氧化物半导体还原的性质的还原绝缘层接触，
所述还原绝缘层不与所述氧化物半导体层的沟道区域接触，
所述氧化物半导体层和所述第一透明电极由相同的氧化物膜形成，所述第一透明电极的电阻比所述氧化物半导体层的电阻小，
所述栅极绝缘层具有所述还原绝缘层和与所述氧化物半导体层的下表面接触的氧化物绝缘层。
2.如权利要求1所述的半导体装置，其特征在于：
所述漏极电极形成在所述第一透明电极上，
所述第一透明电极与所述漏极电极直接接触。
3.如权利要求1所述的半导体装置，其特征在于：
从所述基板的法线方向看时，
所述还原绝缘层的端部与所述漏极电极重叠。
4.如权利要求1所述的半导体装置，其特征在于：
所述氧化物膜包含In、Ga和Zn。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类的半导体。
6.一种半导体装置的制造方法，其特征在于，包括：
准备基板的工序(a)；
在基板上形成栅极电极和栅极绝缘层的工序(b)；
在所述栅极绝缘层上形成氧化物半导体膜的工序(c)；
在所述氧化物半导体膜上形成源极电极和漏极电极的工序(d)；
在所述源极电极和所述漏极电极上形成电介质层的工序(e)；
工序(f1)，在所述工序(c)之前或之后形成与所述氧化物半导体膜的一部分接触、且具有将所述氧化物半导体膜的氧化物半导体还原的性质的还原绝缘层的工序；
工序(f2)，在所述工序(c)和所述工序(f1)之后，在所述氧化物半导体膜中与所述还原绝缘层接触的部分形成第一透明电极、在未被还原的部分形成氧化物半导体层；和
工序(g)，在所述电介质层上形成第二透明电极，所述第二透明电极的至少一部分隔着所述电介质层与所述第一透明电极重叠。
7.如权利要求6所述的半导体装置的制造方法，其特征在于：
所述工序(f1)在所述工序(c)之前进行，所述还原绝缘层作为所述工序(b)的所述栅极绝缘层的一部分构成。
8.如权利要求6所述的半导体装置的制造方法，其特征在于：
所述工序(f1)在所述工序(c)之后进行，所述还原绝缘层作为所述工序(e)的所述电介质层的一部分构成包括在所述工序(e)中。
9.如权利要求6所述的半导体装置的制造方法，其特征在于：
所述电介质层和所述栅极绝缘层中的至少一个包括氧化物绝缘层，
所述氧化物绝缘层与所述氧化物半导体层接触。
10.如权利要求6所述的半导体装置的制造方法，其特征在于：
从所述基板的法线方向看时，
所述还原绝缘层的端部与所述漏极电极重叠。
11.如权利要求6～10中任一项所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体膜包含In-Ga-Zn-O类的半导体。
CN201380007575.XA 2012-01-31 2013-01-24 半导体装置及其制造方法 Active CN104081507B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-018752 2012-01-31
JP2012018752 2012-01-31
PCT/JP2013/051415 WO2013115050A1 (ja) 2012-01-31 2013-01-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104081507A CN104081507A (zh) 2014-10-01
CN104081507B true CN104081507B (zh) 2017-03-22

Family

ID=48905092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380007575.XA Active CN104081507B (zh) 2012-01-31 2013-01-24 半导体装置及其制造方法

Country Status (7)

Country Link
US (1) US9520476B2 (zh)
JP (1) JP5824534B2 (zh)
CN (1) CN104081507B (zh)
MY (1) MY167301A (zh)
SG (1) SG11201404426YA (zh)
TW (1) TWI543371B (zh)
WO (1) WO2013115050A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183495A1 (ja) 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
KR102197416B1 (ko) 2013-09-13 2020-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6625796B2 (ja) * 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
JP5921787B1 (ja) * 2014-06-17 2016-05-24 三菱電機株式会社 液晶表示装置およびその製造方法
WO2016021453A1 (ja) * 2014-08-05 2016-02-11 シャープ株式会社 導電素子及び液晶表示素子
US9989828B2 (en) * 2014-08-20 2018-06-05 Sharp Kabushiki Kaisha Semiconductor device and liquid crystal display device
JP6509514B2 (ja) * 2014-09-17 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
CN104377230B (zh) 2014-11-18 2017-09-19 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板、显示装置
CN108701720B (zh) * 2016-02-24 2021-09-21 夏普株式会社 薄膜晶体管基板和显示面板
CN107590423A (zh) * 2016-07-08 2018-01-16 上海箩箕技术有限公司 光学指纹传感器及其形成方法
JP6703169B2 (ja) * 2019-05-24 2020-06-03 三菱電機株式会社 表示用パネル基板、表示パネル、および表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804091B2 (en) * 2006-08-09 2010-09-28 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same
CN102004360A (zh) * 2009-09-02 2011-04-06 索尼公司 液晶显示面板
CN102122672A (zh) * 2010-12-09 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法
CN102257621A (zh) * 2008-12-19 2011-11-23 株式会社半导体能源研究所 晶体管的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481373B2 (en) * 2009-07-24 2013-07-09 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
WO2011030582A1 (ja) * 2009-09-11 2011-03-17 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
JP5174988B2 (ja) * 2010-04-07 2013-04-03 シャープ株式会社 回路基板および表示装置
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804091B2 (en) * 2006-08-09 2010-09-28 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same
CN102257621A (zh) * 2008-12-19 2011-11-23 株式会社半导体能源研究所 晶体管的制造方法
CN102004360A (zh) * 2009-09-02 2011-04-06 索尼公司 液晶显示面板
CN102122672A (zh) * 2010-12-09 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
JP5824534B2 (ja) 2015-11-25
TW201342616A (zh) 2013-10-16
TWI543371B (zh) 2016-07-21
SG11201404426YA (en) 2014-11-27
CN104081507A (zh) 2014-10-01
MY167301A (en) 2018-08-16
US9520476B2 (en) 2016-12-13
JPWO2013115050A1 (ja) 2015-05-11
WO2013115050A1 (ja) 2013-08-08
US20140361295A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
CN104081507B (zh) 半导体装置及其制造方法
CN104094386B (zh) 半导体装置及其制造方法
CN104170069B (zh) 半导体器件及其制造方法
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
CN104205341B (zh) 半导体器件及其制造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104094409B (zh) 半导体装置及其制造方法
CN108140675A (zh) 半导体装置及其制造方法
CN104285286A (zh) 半导体装置及其制造方法
CN104247031B (zh) 半导体装置及其制造方法
TW201405831A (zh) 半導體裝置及其製造方法
CN104380474B (zh) 半导体装置及其制造方法
CN104205310B (zh) 半导体装置及其制造方法
CN104396019B (zh) 半导体装置及其制造方法
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant