CN104205341B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104205341B
CN104205341B CN201380018474.2A CN201380018474A CN104205341B CN 104205341 B CN104205341 B CN 104205341B CN 201380018474 A CN201380018474 A CN 201380018474A CN 104205341 B CN104205341 B CN 104205341B
Authority
CN
China
Prior art keywords
layer
coating
conductive
regions
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380018474.2A
Other languages
English (en)
Other versions
CN104205341A (zh
Inventor
伊东笃
伊东一笃
高丸泰
宫本忠芳
宫本光伸
中泽淳
小川康行
内田诚
内田诚一
森重恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104205341A publication Critical patent/CN104205341A/zh
Application granted granted Critical
Publication of CN104205341B publication Critical patent/CN104205341B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体器件(100)具备：栅极电极(3)；栅极绝缘层(4)；氧化物层(50)，其形成在栅极绝缘层(4)之上，包含第一半导体区域(51)和第一导电体区域(55)，第一半导体区域(51)的至少一部分隔着栅极绝缘层(4)与栅极电极(3)重叠；源极电极(6s)，其以与氧化物层(50)的第一半导体区域(51)的上表面接触的方式形成；漏极电极(6d)，其以与氧化物层(50)的第一半导体区域(51)的上表面接触的方式形成，且与第一导电体区域(55)电连接；和导电层(60)，其与氧化物层(50)的上表面接触地形成，且具有多个开口部(66)或缺口部，氧化物层(50)包含在导电层的多个开口部内或缺口部内具有表面的多个第二导电体区域(57、58)。

Description

半导体器件及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体器件及其制造方法，特别涉及液晶显示装置和有机EL显示装置的有源矩阵基板及其制造方法。此处，半导体器件包括有源矩阵基板和具备该有源矩阵基板的显示装置。
背景技术
液晶显示装置等所使用的有源矩阵基板中，按每个像素设置有薄膜晶体管(ThinFilm Transistor：以下称为“TFT”)等开关元件。具备TFT作为开关元件的有源矩阵基板被称为TFT基板。
作为TFT，历来广泛使用将非晶硅膜作为活性层的TFT(以下称为“非晶硅TFT”)和将多晶硅膜作为活性层的TFT(以下称为“多晶硅TFT”)。
近年来，提出了使用氧化物半导体代替非晶硅和多晶硅来作为TFT的活性层的材料的方案。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，与非晶硅TFT相比，氧化物半导体TFT能够高速地进行动作。此外，氧化物半导体膜能够通过比多晶硅膜简便的工艺形成。
专利文献1中公开了具备氧化物半导体TFT的TFT基板的制造方法。根据专利文献1中记载的制造方法，使氧化物半导体膜的一部分低电阻化而形成像素电极，由此能够削减TFT基板的制造工序数。
现有技术文献
专利文献
专利文献1：日本特开2011-91279号公报
发明内容
发明要解决的技术问题
专利文献1中仅公开了TFT基板中的氧化物半导体TFT和像素电极的结构，对配线结构、端子部的结构没有提及。
本发明的发明人进行了研究，认为如果想要抑制制造工序数或制造成本地制造专利文献1所公开的TFT基板，则存在源极配线层一部分(例如源极配线)形成在氧化物半导体膜上的情况。但是，已知源极配线层容易从氧化物半导体膜的表面剥离，其结果，存在成品率下降的可能性。针对该问题将在后文叙述。
于是，本发明的一个实施方式的目的在于，提供能够在抑制成品率下降的同时以简便的工艺制造，并且能够实现比以往高分辨率且高开口率的显示装置的TFT基板及其制造方法。
解决技术问题的技术手段
本发明的某实施方式的半导体器件具备：基板；在上述基板之上形成的栅极电极；在上述栅极电极之上形成的栅极绝缘层；氧化物层，其形成在上述栅极绝缘层之上，包含第一半导体区域和第一导电体区域，上述第一半导体区域的至少一部分隔着上述栅极绝缘层与上述栅极电极重叠；源极电极，其以与上述氧化物层的上述第一半导体区域的上表面接触的方式形成；漏极电极，其以与上述氧化物层的上述第一半导体区域的上表面接触的方式形成，且与上述第一导电体区域电连接；和导电层，其与上述氧化物层的上表面接触地形成，且具有多个开口部或缺口部，上述氧化物层包含在上述导电层的上述多个开口部内或缺口部内具有表面的多个第二导电体区域。
在某优选实施方式中，上述导电层包含配线，上述配线包含上述多个开口部或缺口部的至少一部分。
在某优选实施方式中，上述半导体器件还具备覆盖上述导电层的绝缘层，在上述至少一部分的开口部内或缺口部，上述多个第二导电体区域的至少一部分与上述绝缘层接触。
在某优选实施方式中，上述半导体器件还具备端子部，上述导电层包含配置于上述端子部的源极连接层，上述源极连接层包含上述多个开口部或缺口部的至少一部分，上述端子部包含外部连接层，该外部连接层与上述源极连接层的上表面接触，并且，在上述至少一部分的开口部内或缺口部与上述多个第二导电体区域的至少一部分接触。
在某优选实施方式中，上述导电层具有网状或条纹状的图案。
在某优选实施方式中，上述半导体器件还具备端子部，上述氧化物层还具有位于上述端子部的其它导电体区域，上述端子部包含与上述其它导电体区域的上表面接触的外部连接层。
在某优选实施方式中，上述导电层与上述源极电极以及上述漏极电极由同一导电膜形成。
在某优选实施方式中，上述半导体器件还具备：在上述源极电极和上述漏极电极之上形成的上部绝缘层；和在上述上部绝缘层之上形成的上部透明电极，上述上部透明电极的至少一部分隔着上述上部绝缘层与上述导电体区域重叠。
在某优选实施方式中，上述氧化物层包含In、Ga和Zn。
在某优选实施方式中，上述多个第二导电体区域和上述第一导电体区域以比上述第一半导体区域高的浓度包含杂质。
本发明的某实施方式的半导体器件的制造方法包含：工序(A)，准备在表面形成有栅极电极和栅极绝缘层的基板；工序(B)，在上述栅极绝缘层之上形成氧化物半导体层和与上述氧化物半导体层的上表面接触的源极电极、漏极电极和导电层，上述导电层具有使上述氧化物半导体层的上表面露出的多个开口部或缺口部；工序(C)，形成至少覆盖上述氧化物半导体层中的成为沟道区域的区域的保护层；工序(D)，进行使上述氧化物半导体层的一部分低电阻化的低电阻化处理，形成包含第一导电体区域、第一半导体区域和多个第二导电体区域的氧化物层，其中，上述第一半导体区域包含沟道区域，上述第一导电体区域形成在上述氧化物半导体层中的既没有被上述保护层覆盖也没有被上述导电层覆盖的部分，上述多个第二导电体区域形成在上述氧化物半导体层中的从上述导电层的上述多个开口部或缺口部露出的部分，上述第一半导体区域形成在上述氧化物半导体层中的没有被低电阻化的部分。
在某优选实施方式中，上述导电层包含配线，上述配线包含上述多个开口部或缺口部的至少一部分。
在某优选实施方式中，上述导电层包含源极连接层，上述源极连接层包含上述多个开口部或缺口部的至少一部分，在上述工序(D)之后，还包含形成与上述源极连接层的上表面和上述多个第二导电体区域的至少一部分接触的外部连接层的工序。
在某实施方式中，上述氧化物半导体层包含In、Ga和Zn。
发明效果
根据本发明的实施方式，提供能够在抑制成品率的下降的同时以简便的工艺制造，并且能够实现比以往高分辨率且高开口率的显示装置的半导体器件及其制造方法。更具体而言，在具备以与氧化物层的上表面接触的方式形成的导电层(源极配线等)的半导体器件中，能够抑制由于导电层从氧化物层的上表面剥离而导致的成品率下降，其中，该氧化物层包含成为TFT的活性层的半导体区域。此外，由于使氧化物层的一部分低电阻化而构成像素电极，所以能够使制造工序数减少，并且与以往相比能够提高开口率。
附图说明
图1是本发明的实施方式1中的TFT基板100的示意性俯视图。
图2中，(a)～(c)分别是沿着图1所示的TFT基板100的A-A’线、B-B’线和C-C’线的剖视图，(a)表示包含TFT的截面，(b)表示配线部的截面，(c)表示端子部的端面。
图3中，(a)～(c)分别是表示TFT基板100的端子部的其他例子的俯视图。
图4中，(a)～(e)是用于说明本发明的实施方式中的TFT基板100的制造工序的示意性工序剖视图。
图5中，(a)和(b)是用于说明本发明的实施方式中的TFT基板100的制造工序的示意性工序剖视图。
图6中，(a)和(b)分别是表示图4(c)所示的工序中的端子部和配线的俯视形状的图。
图7中，(a)和(b)分别是表示图4(e)中低电阻化处理后的端子部和配线的俯视形状的图，(c)和(d)是表示端子部和配线的俯视形状的其他例子的图。
图8中，(a)～(c)分别是例示TFT基板100的源极-栅极连接部的结构的剖视图。
图9中，(a)是本发明的实施方式A1的TFT基板100A(1)的示意性俯视图，(b)是沿着(a)中的A1-A1’线的TFT基板100A(1)的示意性剖视图，(c)是具有TFT基板100A(1)的液晶显示装置500的示意性剖视图。
图10中，(a)是实施方式A1的变形例的TFT基板100A(1)’的示意性俯视图，(b)是沿着(a)中的A2-A2’线的TFT基板100A(1)’的示意性剖视图。
图11是本发明的实施方式A2的TFT基板100A(2)的示意性剖视图。
图12中，(a)～(c)是用于说明实施方式A2的TFT基板100A(2)的制造工序的示意性工序剖视图。
图13中，(a)～(c)是用于说明TFT基板100A(2)的另一个制造工序的示意性工序剖视图。
图14中，(a)～(c)是用于说明TFT基板100A(2)的又一个制造工序的示意性工序剖视图。
图15中，(a)是本发明的实施方式B1的TFT基板100B(1)的示意性俯视图，(b)是沿着(a)的A1-A1’线的示意性剖视图。
图16中，(a)～(c)分别是用于例示使用了TFT基板100B(1)的显示装置的示意性剖视图。
图17中，(a)是作为实施方式B1的变形例的TFT基板100B(1)’的示意性俯视图，(b)是沿着(a)中的A2-A2’线的TFT基板100B(1)’的示意性剖视图。
图18中，(a)～(f)是用于说明实施方式B1的TFT基板100B(1)的制造工序的一例的示意性工序剖视图。
图19中，本发明的实施方式B2的TFT基板100B(2)的示意性剖视图。
图20中，(a)～(c)是用于说明实施方式B2的TFT基板100B(2)的制造工序的示意性工序剖视图。
图21中，(a)是本发明的实施方式C1的TFT基板100C(1)的示意性俯视图，(b)是沿着(a)中的A1-A1’线的TFT基板100C(1)的示意性剖视图。
图22中，(a)是表示具有以与氧化物半导体层接触的方式形成有氧化物绝缘层的结构的氧化物半导体TFT的栅极电压-漏极电流曲线的曲线图，(b)是表示具有以与氧化物半导体层接触的方式形成有还原绝缘层的结构的氧化物半导体TFT的栅极电压-漏极电流曲线的曲线图。
图23中，(a)是作为实施方式C1的变形例的TFT基板100C(1)’的示意性俯视图，(b)是沿着(a)中的A2-A2’线的TFT基板100C(1)’的示意性剖视图。
图24中，(a)～(e)是用于说明实施方式C1的TFT基板100C(1)的制造工序的一例的示意性工序剖视图。
图25是本发明的实施方式C2的TFT基板100C(2)的示意性剖视图。
图26中，(a)和(b)是用于说明实施方式C2的TFT基板100C(2)的制造工序的示意性工序剖视图。
图27是表示本发明的实施方式C3的TFT基板100C(3)的示意性剖视图。
图28是本发明的实施方式C4的TFT基板100C(4)的示意性剖视图。
具体实施方式
本发明的发明人对简便地制造将氧化物半导体膜的一部分作为TFT的活性层使用，并将另一部分低电阻化后作为像素电极使用的TFT基板的方法进行了各种研究。此时，根据制造方法，在配线之下，存在局部被低电阻化后的氧化物膜，配线与氧化物膜接触。尤其在采用将配线从TFT基板上的端子部引绕至显示区域内的TFT的结构的情况下，如果想要抑制制造工序数，则在配线之下存在氧化物膜。本发明的发明人进行研究后发现，由于在配线与氧化物膜的界面粘接性低，配线容易剥离，有成品率下降的可能性。
本发明的发明人发现特别是在制造工艺中，在配线与氧化物半导体膜接触的状态下对氧化物半导体膜实施低电阻化处理而形成局部被低电阻化的氧化物膜的情况下，氧化物膜与配线的粘接性进一步下降。在由于除了低电阻化处理以外的目的而实施了热处理的情况下也存在同样的问题。
配线的剥离可能由例如来自在显示区域以外的区域(周边区域)中形成的驱动电路的引绕配线、显示区域内的源极配线(数据信号线)产生。此外，在端子部也可能产生与配线由同一层形成的连接层的剥离。在端子部，由于连接层与其下的氧化物膜之间的接触面积比较大，所以容易产生连接层的剥离，可能成为成品率下降的主要原因。
本发明的发明人发现：通过在以与氧化物膜的上表面接触的方式配置的导电层(配线、连接层等)设置多个开口部或缺口部，使导电层与氧化物膜之间的接触面积减少，由此能够抑制导电层的剥离。根据该结构，在导电层的下方，氧化物膜的一部分被低电阻化而成为导电体区域。其结果，例如，能够抑制由在导电层设置开口部等而引起的电阻值(配线电阻值等)的增大。
(实施方式1)
以下，参照附图对本发明的实施方式1的半导体器件进行说明。本实施方式的半导体器件具备具有由氧化物半导体构成的活性层的薄膜晶体管(氧化物半导体TFT)。另外，本实施方式的半导体器件只要具备氧化物半导体TFT即可，广泛设置于有源矩阵基板、各种显示装置、电子设备等。
在此，以液晶显示装置中使用的氧化物半导体TFT为例对本发明的实施方式的半导体器件进行说明。
图1是本实施方式的TFT基板100的示意性俯视图，图2(a)～(c)分别是沿着图1中所示的TFT基板100的A-A’线、B-B’线和C-C’线的剖视图。图2(a)表示包含TFT的剖面，图2(b)表示配线部的剖面，图2(c)表示端子部的剖面。
TFT基板100包括：基板1；形成在基板1之上的栅极电极3；形成在栅极电极3之上的栅极绝缘层4；和形成在栅极绝缘层4之上的氧化物层50。在氧化物层50之上，以与氧化物层50的上表面接触的方式形成有源极电极6s、漏极电极6d和导电层60。在源极电极6s、漏极电极6d和导电层60之上形成有上部绝缘层8。虽然没有图示，但TFT基板100可以具有在上部绝缘层8之上形成的上部透明电极。
氧化物层50包含：半导体区域51、52、53；和导电体区域55、57、58。导电体区域55、57、58是与半导体区域51、52、53相比电阻低的区域(例如电阻为100kΩ/sq以下，优选为10kΩ/sq以下)。根据用于低电阻化的处理方法的不同而不同，例如导电体区域55、57、58也可以以比半导体区域51、52、53高的浓度包含杂质(例如硼)。半导体区域51以隔着栅极绝缘层4与栅极电极3重叠的方式配置，作为TFT的活性层发挥作用。导电体区域55以与半导体区域51接触的方式配置，能够作为透明电极(例如像素电极)发挥作用。
源极电极6s和漏极电极6d以与半导体区域(活性层)51的上表面接触的方式设置。在导电体区域55用作像素电极的情况下，漏极电极6d与导电体区域55电连接。在此情况下，漏极电极6d的一部分优选与导电体区域55的上表面的一部分接触。
导电层60可以包含配线(此处为源极配线)61。配线61与源极电极6s连接。在配线61上设置有使氧化物层50的表面露出的多个开口部66。也可以代替开口部66，在配线61的外缘设置缺口部。另外，“缺口部”是指在从上方看导电层60时，在导电层60的图案的周缘形成的凹部。
如图2(b)所示，氧化物层50中的与配线61重叠的部分包含导电体区域57。多个导电体区域57在配线61的多个开口部66内(或者在缺口部)具有上表面。因此，多个导电体区域57的至少一部分在开口部66内(或缺口部)与上部绝缘层8接触。多个导电体区域57优选彼此分离。氧化物层50的与配线61重叠的部分中，导电体区域57以外的区域是半导体区域52。
导电层60可以包含形成于源极配线层的源极连接层62。源极连接层62能够配置于用于与外部配线连接的端子部90、用于与形成于栅极配线层的栅极连接层连接的源极-栅极连接部等。
端子部90如图2(c)所示，包含氧化物层50、源极连接层62和外部连接层9t。在上部绝缘层8之上设置上部透明电极的情况下，外部连接层9t也可以与上部透明电极由同一导电膜形成。源极连接层62具有使氧化物层50的表面露出的多个开口部66。代替开口部66，也可以在配线61的外缘具有缺口部。
氧化物层50中的与源极连接层62重叠的部分包含多个导电体区域58。多个导电体区域58在源极连接层62的多个开口部66内(或在缺口部)具有上表面。氧化物层50的与源极连接层62重叠的部分中，导电体区域58以外的区域是半导体区域53。在图2(c)所示的例子中，外部连接层9t与源极连接层62的上表面和开口部66的侧面接触，并且，在开口部66内与导电体区域58接触。
另外，在本实施方式中，可以在配线61和源极连接层62均设置开口部66或缺口部，也可以仅在配线61和源极连接层62中的任意一者设置开口部66或缺口部。或者，可以在配置于配线部、端子部以外的区域的导电层60中设置开口部等。
根据本实施方式，在TFT基板100中，使氧化物层50局部低电阻化，例如形成成为像素电极的导电体区域55，能够由作为半导体残存的部分形成成为TFT的活性层的半导体区域51，所以能够使制造工艺简便。此外，通过在与氧化物层50的上表面接触的导电层60设置多个开口部或缺口部，能够减少导电层60与氧化物层50的接触面积。因此，即使在对氧化物层50进行了低电阻化处理或者为了其他目的而进行了热处理的情况下，也能够抑制导电层60从氧化物层50的上表面剥离。
进一步，根据本实施方式，能够抑制由于在导电层60(配线61、源极连接层62)设置多个开口部等而引起的电阻值(配线电阻值、端子部的电阻值)的增大。形成于氧化物层50的导电体区域57通过扩散等，变得比由导电层60的开口部规定的区域大。因此，各导电体区域57的周缘部与导电层60的下表面接触，所以导电体区域57与导电层60电连接。其结果，各导电体区域57也变得能够作为配线、源极连接层的一部分发挥作用。因此，能够在抑制配线电阻值、端子部的电阻的增大的同时，抑制配线61、源极连接层62的剥离。
在图1和图2所示的例子中，导电层60(配线61和源极连接层62)的各开口部为狭缝状。这些狭缝沿着相同的方向排列成条纹状。相邻的狭缝的间隔为例如2μm以上10μm以下。由此，能够在抑制配线电阻值等的增大的同时，有效地抑制导电层60的剥离。
导电层60优选与源极电极6s以及漏极电极6d由同一导电膜形成。在本说明书中，有时将与源极电极6s以及源极配线由同一导电膜形成的层称为“源极配线层”。
另外，导电层60的图案并不限于此。优选导电层60具有网状或条纹状的图案。由此，能够有效地减少导电层60与氧化物层50的接触面积，使导电层60的剥离变得难以产生。此外，即使在产生了膜剥离的情况下也能够将剥离面积抑制得较小。因此，能够更加有效地抑制由剥离引起的成品率下降。
图3中，(a)和(b)是表示源极连接层62的其他例子的放大俯视图。可以如图3(a)所示，各开口部66排列成格子状。或者，也可以如图3(b)所示，源极连接层62在外缘具有多个缺口部67。在该例子中，缺口部67是在规定方向上延伸的狭缝状。
进一步，也可以如图3(c)所示，在端子部，导电层60被除去，位于其下的氧化物层50从导电层60露出。在此情况下，露出的氧化物层50为低电阻化后的导电体区域58。虽然未图示，但外部连接层以与导电体区域58的上表面接触的方式配置。因此，能够使外部连接层与配线61通过导电体区域58电连接。
使导电体区域55作为像素电极发挥作用的情况下，优选导电体区域55的一部分与漏极电极6d的下表面直接接触。当采用这种结构时，能够将像素电极形成至漏极电极6d的大致端部，所以TFT基板100能够具有比专利文献1中记载的TFT基板高的开口率。
接着，对TFT基板100的各结构要素详细地进行说明。
基板1典型的是透明基板，例如为玻璃基板。除玻璃基板外，也可以使用塑料基板。塑料基板包括由热固化性树脂或热可塑性树脂形成的基板，还包括这些树脂与无机纤维(例如玻璃纤维、玻璃纤维的无纺布)的复合基板。作为具有耐热性的树脂材料，能够例示聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂、聚酰亚胺树脂。此外，在用于反射型液晶显示装置的情况下，作为基板1也可以使用硅基板。
栅极电极3与栅极配线3’电连接。栅极电极3和栅极配线3’具有例如上层为W(钨)层、下层为TaN(氮化钽)层的层叠结构。除此之外，栅极电极3和栅极配线3’既可以具有由Mo(钼)/Al(铝)/Mo形成的层叠结构，也可以具有单层结构、2层结构、4层以上的层叠结构。进一步，栅极电极3可以由选自Cu(铜)、Al、Cr(铬)、Ta(钽)、Ti(钛)、Mo和W的元素，或者以这些元素为成分的合金或金属氮化物等形成。栅极电极3的厚度为大约50nm以上600nm以下(在本实施方式中，栅极电极3的厚度为大约420nm)。
作为栅极绝缘层4，能够使用由例如SiO2(氧化硅)、SiNx(氮化硅)、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或氧化钽(Ta2O5)形成的单层或叠层。栅极绝缘层4的厚度例如为大约50nm以上600nm以下。另外，为了防止来自基板1的杂质等的扩散，优选绝缘层4a由SiNx或SiNxOy(氮化氧化硅，x＞y)形成。绝缘层4b从防止半导体区域51的半导体特性的劣化的角度出发，优选由SiO2或SiOxNy(氧化氮化硅，x＞y)形成。进一步，为了以较低的温度形成栅极泄漏电流少的致密的栅极绝缘层4，最好一边使用Ar(氩)等稀有气体一边形成栅极绝缘层4。
氧化物层50包含例如In-Ga-Zn-O类氧化物(以下，简称为“In-Ga-Zn-O类氧化物”)。此处，In-Ga-Zn-O类氧化物是In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组分比)没有特别限定，包括例如In∶Ga∶Zn＝2∶2∶1、In∶Ga∶Zn＝1∶1∶1、In∶Ga∶Zn＝1∶1∶2等。在本实施方式中，使用以1∶1∶1的比例包含In、Ga和Zn的In-Ga-Zn-O类的氧化物膜。在使用In-Ga-Zn-O类氧化物膜作为氧化物层50的情况下，成为TFT的沟道区域的半导体区域51，为In-Ga-Zn-O类半导体区域。在本说明书中，将In-Ga-Zn类氧化物中的显示半导体特性的氧化物简称为In-Ga-Zn-O类半导体。以In-Ga-Zn-O类半导体区域为活性层的TFT具有高迁移率(超过a-SiTFT的20倍)和低泄漏电流(不足a-SiTFT的百分之一)，适宜用作驱动TFT和像素TFT。
氧化物层50可以包含例如Zn-O类(ZnO)、In-Zn-O类(IZO(注册商标))、Zn-Ti-O类(ZTO)、Cd-Ge-O类、Cd-Pb-O类、CdO(氧化镉)、Mg-Zn-O类、In-Sn-Zn-O类(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类等氧化物来代替In-Ga-Zn-O类氧化物。进一步，作为氧化物层50，能够使用添加了1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的非晶(无定形)状态、多晶状态或非晶状态与多晶状态混合存在的微晶状态的ZnO，或者没有添加任何杂质元素的ZnO。作为氧化物层50，优选使用无定形氧化物膜。这是因为能够以低温制造，并且能够实现高迁移率。氧化物层50的厚度例如为大约30nm以上100nm以下(例如大约50nm)。
本实施方式的氧化物层50具有：作为半导体发挥作用的高电阻部分；和比高电阻部分电阻低的低电阻部分。在图1所示的例子中，高电阻部分包含半导体区域51、52、53，低电阻部分包含导电体区域55、57、58。这种氧化物层50能够通过使氧化物半导体膜的一部分低电阻化而形成。因低电阻化的方法而不同，存在低电阻部分以比高电阻部分高的浓度包含p型杂质(例如B(硼))或n型杂质(例如P(磷))的情况。低电阻部分的电阻为例如100kΩ/sq以下，优选为10kΩ/sq以下。
源极配线层(此处包含源极电极6s、漏极电极6d和导电层60)可以具有由Ti/Al/Ti形成的层叠结构。或者，源极配线层可以具有由Mo/Al/Mo形成的层叠结构，也可以具有单层结构、2层结构或4层以上的层叠结构。进一步，可以由选自Al、Cr、Ta、Ti、Mo和W的元素，或者以这些元素为成分的合金或金属氮化物等形成。源极配线层的厚度例如为50nm以上600nm以下(例如大约350nm)。
接着，对TFT基板100的制造方法进行说明。
图4(a)～图4(e)、图5(a)和(b)是用于说明TFT基板100的制造方法的一个例子的示意性工序剖视图。图中示出配线部和显示区域的剖面结构，端子部由于与配线部相同，所以省略图示。
首先，如图4(a)所示，在基板1上形成栅极电极3。作为基板1，能够使用例如玻璃基板等的透明绝缘性的基板。栅极电极3能够在通过喷溅法在基板1上形成导电膜后，通过光刻法进行导电膜的图案形成而形成。此处，作为导电膜，使用从基板1侧依次具有TaN膜(厚度：大约50nm)和W膜(厚度：大约370nm)的2层结构的层叠膜。另外，作为导电膜，例如可以使用Ti、Mo、Ta、W、Cu、Al或Cr等的单层膜、包含这些的层叠膜、合金膜或它们的氮化金属膜等。
接着，如图4(b)所示，通过CVD(Chemical Vapor deposition：化学气相沉积)法以覆盖栅极电极3的方式形成栅极绝缘层4，接着形成氧化物半导体膜50’。
栅极绝缘层4能够由例如SiO2、SiNx、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3或Ta2O5形成。此处，形成具有以SiNx膜(厚度：大约325nm)为下层，以SiO2膜(厚度：大约50nm)为上层的层叠结构的栅极绝缘层4。
氧化物半导体膜50’在栅极绝缘层4上通过例如喷溅法形成。
氧化物半导体膜50’可以包含例如In-Ga-Zn-O类半导体。氧化物半导体膜50’中包含的氧化物半导体材料并不限定于In-Ga-Zn-O类半导体，也可以为例如Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。氧化物半导体膜50’的厚度例如可以为大约30nm以上大约100nm以下。此处，使用In-Ga-Zn-O类半导体膜(厚度：例如大约50nm)作为氧化物半导体膜50’。
In-Ga-Zn-O类半导体可以为非晶质，也可以为晶质。作为晶质In-Ga-Zn-O类半导体，优选c轴与层面大致垂直地取向的晶质In-Ga-Zn-O类半导体。这种In-Ga-Zn-O类半导体的结晶结构公开于例如日本特开2012-134475号公报中。将特开2012-134475号公报的所有公开内容援引至本说明书中以供参考。进一步，氧化物半导体膜50’可以包含添加了1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的非晶(无定形)状态、多晶状态或者非晶状态与多晶状态混合存在的微晶状态的ZnO，或者没有添加任何杂质元素的ZnO。作为氧化物半导体膜50’，当使用非晶氧化物半导体膜时，能够以低温制造，并且能够实现高迁移率。
接着，如图4(c)所示，形成包含源极电极6s、漏极电极6d和导电层60的源极配线层。源极配线层例如在氧化物半导体膜50’之上通过喷溅法形成导电膜(未图示)，通过对导电膜进行图案形成而得到。在本实施方式中，对导电膜进行图案形成时，也进行氧化物半导体膜50’的图案形成，得到氧化物层50。
成为源极配线层的导电膜可以具有例如Ti/Al/Ti等的层叠结构。下层的Ti层的厚度为大约50nm，Al层的厚度为大约200nm，上层的Ti层的厚度为大约100nm。此处，首先使用利用了中间色调掩模的光刻法在导电膜上形成局部厚度不同的抗蚀剂图案。抗蚀剂图案例如以在沟道区域和成为多个开口部(或缺口部)的部分上比其他部分厚的方式形成。接着，使用干式蚀刻法和灰化法，同时对导电膜和氧化物半导体膜50’进行图案形成。由此，将氧化物半导体膜50’图案形成为期望的形状而形成氧化物层50，并且由导电膜形成源极电极6s、漏极电极6d和具有多个开口部或缺口部的导电层60。此时，如图6(a)和(b)中例示的那样，在从基板1的法线方向看时，导电层60的图案的外缘与氧化物层50的图案的外缘大致对准，但在源极电极6s与漏极电极6d之间(成为沟道的部分)以及多个开口部或缺口部，氧化物层50的表面露出。在此状态下，氧化物层50为半导体层(氧化物半导体层)。像这样，当用1个光掩模进行源极电极6s和漏极电极6d的形成以及氧化物半导体膜50’的图案形成时，能够简化制造工艺，能削减制造成本。
导电层60的开口部或缺口部优选设置在膜剥离尤其成问题的部分。例如，在从基板1的法线方向看时，优选配置在导电层60中的细长的部分(例如周边驱动电路的引绕配线、在显示区域内形成的数据信号线)、面积大的部分(例如端子部的连接层)。
接着，如图4(d)所示，以覆盖氧化物层50的沟道区域的方式通过喷溅法和光刻法形成绝缘保护层8b。绝缘保护层8b由例如绝缘氧化物(例如SiO2)形成，其厚度为大约100nm。此外，在从基板1的法线方向看时，优选绝缘保护层8b的端部与漏极电极6d重叠。由此，能够在之后的工序中，使氧化物层50中的位于漏极电极6d的端部附近的部分也低电阻化，形成导电体区域(透明电极)。
然后，如图4(e)所示，对氧化物层50的一部分实施低电阻化处理L，形成导电体区域55、57、58。具体而言，氧化物层50中的没有被源极电极6s、漏极电极6d、绝缘保护层8b和导电层60中的任一者覆盖的部分被低电阻化而成为导电体区域55。同样地，导电层60的从开口部或缺口部露出的部分也被低电阻化而成为导电体区域57、58。氧化物层50中的没有被低电阻化的部分作为半导体区域51、52、53残留。被实施了低电阻化处理L的部分(低电阻部分)的电阻比没有被实施低电阻化处理L的部分(高电阻部分)的电阻小。
作为低电阻化处理L，例如可以举出等离子体处理、p型杂质或n型杂质的掺杂等。在想要低电阻化的区域掺杂p型杂质或n型杂质的情况下，导电体区域55、57、58的杂质的浓度变得比半导体区域51、52、53的杂质的浓度大。在使用掺杂装置注入杂质的情况下，也可以在氧化物层50之上形成上部绝缘层8后，隔着上部绝缘层8注入杂质而进行低电阻化处理，这将在后面叙述。
有时由于杂质的扩散等，氧化物层50中的位于漏极电极6d的端部下方的部分也被低电阻化，成为导电体区域55的一部分。在此情况下，导电体区域55与漏极电极6d直接接触。同样地，存在从基板1的法线方向看时，导电体区域57、58也变得比导电层60的开口部大一圈，与导电层60的下表面直接接触的情况。
作为低电阻化处理L，可以使用上述以外的处理方法，例如使用了CVD装置的氢等离子体处理、使用了蚀刻装置的氩等离子体处理、还原气氛下的退火处理等。
在图7(a)和(b)中例示进行了低电阻化处理L后的导电层60和氧化物层50的放大俯视图。如图示那样，导电体区域57、58分别形成在导电层60的从开口部66露出的部分。另外，存在如图7(c)和(d)所示，例如通过杂质的扩散，从基板1的法线方向看时，导电体区域57、58变得比对应的开口部66大一圈的情况。在此情况下，导电体区域57、58在它们的周缘部与导电层60的下表面直接接触。
然后，如图5(a)所示，以覆盖源极配线层和氧化物层50的方式形成上部绝缘层(钝化膜)8。此处，作为上部绝缘层8，沉积SiO2膜(厚度：例如200nm)。
在该例子中，上部绝缘层8以与氧化物层50的导电体区域55、57、58接触的方式形成。虽未图示，但在上部绝缘层8上，使用未图示的光掩模在上部绝缘层8的规定的区域形成开口。例如分别到达源极电极6s和漏极电极6d的接触孔、在端子部到达源极连接层的开口部等，通过公知的方法来形成。
根据所采用的显示模式的不同，可以根据需要，如图5(b)所示，在上部绝缘层8之上形成透明导电膜(厚度：例如100nm)，对其进行图案形成，由此形成上部透明电极9。作为透明导电膜，例如可以使用ITO(Indium Tin Oxide：铟锡氧化物)、IZO膜等。虽然未图示，但上部透明电极9也设置于上部绝缘层8的开口内，以规定的电位连接。此外，虽然未图示，但在端子部，通过透明导电膜的图案形成，形成图2(c)所示的外部连接层9t。
根据上述方法，能够提供不增加制造工序数、掩模个数就抑制了导电层60的剥离的可靠性高的半导体器件。
此外，在上文中，对TFT基板100的显示区域和端子部的结构进行了说明，其他部分也可以采用利用了氧化物层50的导电体区域的结构。以下，对利用了导电体区域的源极-栅极连接部的结构例进行说明。
图8(a)～(c)分别是例示用于连接源极配线层与栅极配线层的源极-栅极连接部的剖视图。
图8(a)所示的源极-栅极连接部包括：栅极配线层中的栅极连接层31；源极配线层中的源极连接层32；与上部透明电极由同一透明导电膜形成的透明连接层33。源极连接层32与氧化物层50的上表面接触。在源极连接层32设置有使氧化物层50的上表面露出的开口部。氧化物层50中的从开口部露出的区域是被低电阻化的导电体区域59，没有被低电阻化的区域是半导体区域54。导电体区域59的上表面的一部分与源极连接层32接触。透明连接层33在形成于绝缘层4、8的开口部内与栅极连接层31接触，并且在设置于上部绝缘层8的开口部内与导电体区域59接触。因此，栅极连接层31与源极连接层32通过透明连接层33和氧化物层50的导电体区域59电连接。
在图8(b)所示的结构中，源极连接层32具有缺口部，在氧化物层50中的从缺口部露出的部分形成有导电体区域59。透明连接层33以与栅极连接层31、导电体区域59和源极连接层32接触的方式设置。由此，能够通过透明连接层33和氧化物层50的导电体区域59将栅极连接层31与源极连接层32电连接。
或者，可以如图8(c)所示，在栅极绝缘层4的开口部内，栅极连接层31与氧化物层50的导电体区域59接触。由此，不设置透明连接层33就能够通过导电体区域59将源极连接层32与栅极连接层31电连接。
以下，参照附图对本发明的半导体器件的其他实施方式进行说明。另外，在以下的实施方式中，将图示显示区域和配线部的结构，但端子部的结构由于与图3所示的结构相同，所以省略。
(实施方式A1)
图9(a)是实施方式A1的TFT基板100A(1)的示意性俯视图，图9(b)是沿着图9(a)中的A1-A1’线的半导体器件(TFT基板)100A的示意性剖视图。图9(c)是具有TFT基板100A(1)的液晶显示装置500的示意性剖视图。图9(c)的虚线箭头表示电场方向。
TFT基板100A(1)在上部绝缘层8之上具备上部透明电极9，这一点与图1和图2所示的TFT基板100不同。
优选上部透明电极9中的至少一部分隔着上部绝缘层8与导电体区域(下部透明电极)55重叠。由此，在2个透明电极重叠的部分形成辅助电容。该辅助电容是透明的(由于使可见光透射)，不会使开口率降低。因此，TFT基板100A(1)与如以往那样具备具有使用金属膜(栅极金属层或源极金属层)形成的不透明的电极的辅助电容的TFT基板相比，能够具有较高的开口率。此外，不会由于辅助电容而使开口率下降，所以能够得到能根据需要增大辅助电容的电容值(辅助电容的面积)的优点。在图9(a)所示的例子中，上部透明电极9以覆盖像素的大致整体(除了形成有TFT的区域之外)的方式形成。
本实施方式的栅极绝缘层4具有绝缘层4a和绝缘层4b。栅极绝缘层4中的与氧化物层50的半导体区域51直接接触的层(此处为绝缘层4b)优选包含氧化物绝缘层。当氧化物绝缘层与半导体区域51直接接触时，包含于氧化物绝缘层中的氧被供给至半导体区域51，能够防止由半导体区域51的氧缺损导致的半导体特性的劣化。绝缘层4b例如为SiO2(氧化硅)层。绝缘层4a例如为SiNx(氮化硅)层。在本实施方式中，绝缘层4a的厚度为大约325nm，绝缘层4b的厚度为大约50nm，栅极绝缘层4的厚度为大约375nm。
上部绝缘层8可以具有层叠结构。此外，也可以包含与半导体区域51的沟道区域接触的绝缘保护层8b。进一步，可以包含位于2个透明电极之间的电介质层等。在本实施方式中，上部绝缘层8包含绝缘保护层8b和在其上形成的绝缘层8a。
绝缘保护层8b优选由例如SiO2等的绝缘氧化物形成。当绝缘保护层8b由绝缘氧化物形成时，能够防止由氧化物层的半导体区域51的氧缺损导致的半导体特性的劣化。此外，绝缘保护层8b可以由例如SiON(氧化氮化硅、氮化氧化硅)、Al2O3或Ta2O5形成。绝缘保护层8b的厚度例如为大约50nm以上300nm以下(在本实施方式中，绝缘保护层8b的厚度为大约150nm)。
在本说明书中，有时将形成在下部透明电极(导电体区域)55与上部透明电极9之间、形成辅助电容的绝缘层(在本实施方式中为绝缘层8a)称为电介质层。电介质层包含例如SiNx。或者，能够由例如SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或Ta2O5(氧化钽)形成。电介质层的厚度例如为大约100nm以上500nm以下(例如大约200nm)。
上部透明电极9由透明导电膜(例如ITO或IZO膜)形成。上部透明电极9的厚度例如为20nm以上200nm以下(本实施方式中，上部透明电极9的厚度为大约100nm)。
如图9(c)所示，TFT基板100A(1)例如被用于边缘场开关(Fringe FieldSwitching，FFS)模式的液晶显示装置500中。此时，将氧化物层50的导电体区域55用作被供给显示信号电压的像素电极，将上部透明电极9用作共用电极。共用电极被供给共用电压或对置电压。上部透明电极9设置有至少1个以上的狭缝。这种结构的FFS模式的液晶显示装置500被公开于例如特开2011-53443号公报中。将特开2011-53443号公报的所有公开内容援引至本说明书中以供参考。
液晶显示装置500具有：TFT基板100A(1)和对置基板200；形成在TFT基板100A(1)与对置基板200之间的液晶层150。在液晶显示装置500中，在对置基板200的液晶层150侧，没有设置由透明电极(例如ITO)等形成的对置电极。通过由在TFT基板100A(1) 形成的像素电极与共用电极产生的横方向的电场，对液晶层150中的液晶分子的取向进行控制，以进行显示。
TFT基板100A(1)能够通过与参照图4和图5在前文叙述的方法相同的方法来制造。另外，在本实施方式中，对上部绝缘层8之上形成的透明导电膜进行图案形成而形成上部透明电极9时，上部透明电极9的至少一部分以隔着上部绝缘层8与下部透明电极(导电体区域55)重叠的方式配置。上部透明电极9以规定的电位连接，能够作为共用电极发挥作用。
虽然未图示，但通过透明导电膜的图案形成，不仅能够形成共用电极，在端子部，也能够形成与外部配线连接的外部连接层。此外，还能够形成跟与源极配线(源极总线)由同一导电膜形成的源极金属层或与栅极配线(栅极总线)由同一导电膜形成的栅极金属层电连接时使用的引出配线。由此，能够形成例如一体地形成有驱动电路的TFT基板，由此能够制造高品质的显示装置。
在TFT基板100A(1)中，在从基板1的法线方向看时，半导体区域51以与从栅极配线3’突出的栅极电极3重叠的方式配置，也可以以与栅极配线3’重叠的方式配置。
图10(a)是变形例的TFT基板100A(1)’的示意性俯视图，图10(b)是沿着图10(a)中的A2-A2’线的TFT基板100A(1)’的示意性剖视图。
图10(a)和图10(b)所示的TFT基板100A(1)’在栅极配线3’上具有半导体区域51，在从基板1的法线方向看时，具有栅极配线3’与源极电极6s以及漏极电极6d重叠的结构，这一点与TFT基板100A(1)不同。TFT基板100A(1)’能够具有比TFT基板100A(1)更高的开口率。
另外，TFT基板100A(1)’与TFT基板100A(1)相比，具有栅极漏极间的寄生电容(Cgd)大的缺点。如众所周知的那样，如果栅极漏极间的寄生电容(Cgd)大，则馈通电压变大。馈通电压成为图像的残影、闪烁的原因。为了使馈通电压下降，只要减小栅极漏极间的寄生电容(Cgd)占像素的总电容(液晶电容Clc+辅助电容Cs+栅极漏极间的寄生电容Cgd)的比率即可。TFT基板100A(1)’由于具有具备透明电极的透明的辅助电容，所以能够通过增大辅助电容的面积来使电容值增大，而不使开口率下降。即，即使如TFT基板100A(1)’那样，采用栅极漏极间的寄生电容(Cgd)变大的结构，也能够使馈通电压充分小。
此外，像素的总电容大，导致为了对像素施加规定的电压，需要大量电荷。TFT基板100A(1)’由于具备与以往的无定形TFT相比电流供给能力高的氧化物半导体TFT，所以显示品质不会因像素的电容的增大而下降。
(实施方式A2)
接着，参照图11，对实施方式A2的TFT基板100A(2)进行说明。图11是TFT基板100A(2)的示意性剖视图，与图9(b)的TFT基板100A(1)的剖视图对应。对与TFT基板100A(1)相同的结构要素标注同一参照附图标记，省略重复的说明。
TFT基板100A(2)没有形成绝缘保护层8b，上部绝缘层8以与沟道区域接触的方式设置，这一点与TFT基板100A(1)不同。因此，在TFT基板100A(2)中，优选上部绝缘层8由绝缘氧化物(例如SiO2)形成。这是因为如上所述，能够防止半导体区域51的半导体特性的劣化。
此外，在TFT基板100A(2)中，也存在如下情况，即，上部绝缘层8中的位于导电体区域55上的部分以比其他部分高的浓度包含p型杂质或n型杂质，具体将在后面叙述。
接着，参照图12对TFT基板100A(2)的制造方法的一个例子进行说明。图12(a)～图12(c)是用于说明TFT基板100A(2)的制造方法的示意性工序剖视图。
如上所述，在基板1上形成栅极电极3、栅极绝缘层4、氧化物层50、源极电极6s和漏极电极6d(参照图4(a)～图4(c))。
接着，如图12(a)所示，通过公知的方法以与氧化物层50中的沟道区域接触的方式形成保护层(有时称为抗蚀剂掩模层)R。抗蚀剂掩模层R由例如感光性树脂形成。此外，在从基板1的法线方向看时，抗蚀剂掩模层R的沟道侧的端部优选与漏极电极6d重叠。这是因为能够将导电体区域55形成至漏极电极6d的端部附近。此外，抗蚀剂掩模层R以不覆盖导电层60的开口部或缺口部的方式配置。
然后，利用上述的方法对氧化物层50的一部分实施低电阻化处理L。氧化物层50中的没有被源极电极6s、漏极电极6d、导电层60和抗蚀剂掩模层R中的任一者覆盖的部分被低电阻化，形成导电体区域55。此外，氧化物层50中的从导电层60的开口部露出的部分也被低电阻化而成为导电体区域57。没有被低电阻化的部分成为半导体区域51、52(参照图12(b))。然后，利用公知的方法除去抗蚀剂掩模层R。接着，如图12(c)所示，通过上述的方法形成上部绝缘层8。接着，在上部绝缘层8之上形成上部透明电极(未图示)。
TFT基板100A(2)的制造方法不限于上述方法。也可以如一下所说明的那样，在氧化物层50之上形成上部绝缘层8后，隔着上部绝缘层8进行低电阻化处理。或者，也可以在氧化物层50之上形成上部绝缘层8和上部透明电极9后，隔着上部绝缘层8和上部透明电极9进行低电阻化处理。
参照图13对TFT基板100A(2)的制造方法的另一个例子进行说明。图13(a)～图13(c)是用于说明TFT基板100A(2)的制造方法的示意性工序剖视图。
如上所述，在基板1上形成栅极电极3、栅极绝缘层4、氧化物层50、源极电极6s、漏极电极6d和导电层60(参照图4(a)～图4(c))。
接着，如图13(a)所示，在源极电极6s、漏极电极6d和氧化物层50之上形成上部绝缘层8。
接着，如图13(b)所示，在上部绝缘层8之上形成抗蚀剂掩模层R。抗蚀剂掩模层R在从基板1的法线方向看时，以与氧化物层50中的沟道区域重叠的方式配置。此外，在从基板1的法线方向看时，抗蚀剂掩模层R的端部优选与漏极电极6d重叠。这是因为能够将导电体区域55形成至漏极电极6d的端部附近。此外，在从基板1的法线方向看时，抗蚀剂掩模层R以与导电层60的开口部或缺口部不重叠的方式配置。
然后，对氧化物层50的一部分实施低电阻化处理L。例如隔着上部绝缘层8对氧化物层50掺杂p型杂质或n型杂质。由此，在氧化物层50中的被掺杂了杂质的区域形成导电体区域55、57，没有被掺杂杂质的区域成为半导体区域51、52(参照图13(c))。之后，通过公知的方法除去抗蚀剂掩模层R。接着，通过上述的方法在上部绝缘层8上形成上部透明电极，对此没有图示。
接下来，参照图14对TFT基板100A(2)的制造方法的又一个例子进行说明。图14(a)～图14(c)是用于说明TFT基板100A(2)的制造方法的示意性工序剖视图。
如上所述，在基板1上形成栅极电极3、栅极绝缘层4、氧化物层50、源极电极6s、漏极电极6d和导电层60(参照图4(a)～图4(c))。
接着，如图14(a)所示，在源极电极6s和氧化物层50之上，形成上部绝缘层8。接着，如图14(b)所示，通过上述的方法，在上部绝缘层8之上形成上部透明电极9。
然后，如图14(c)所示，在上部绝缘层8之上形成抗蚀剂掩模层R。抗蚀剂掩模层R在从基板1的法线方向看时，以与氧化物层50中的沟道区域重叠的方式配置。此外，在从基板1的法线方向看时，抗蚀剂掩模层R的端部优选与漏极电极6d重叠。这是因为能够将导电体区域形成至漏极电极6d的端部附近。此外，在从基板1的法线方向看时，抗蚀剂掩模层R以与导电层60的开口部或缺口部不重叠的方式配置。
接着，对氧化物层50的一部分实施低电阻化处理L。由此，虽然没有图示，但氧化物层50中的被低电阻化的区域成为导电体区域55、57。在氧化物层50中的没有被低电阻化的区域形成半导体区域51、52。然后，通过公知的方法除去抗蚀剂掩模层R。
在图13和图14所示的制造方法中，在由上部绝缘层8覆盖氧化物层50的状态下对氧化物层50进行低电阻化处理L。在这种情况下，上部绝缘层8中的位于导电体区域55、57上的部分以比位于半导体区域51、52上的部分高的浓度包含p型杂质或n型杂质。
(实施方式B1)
图15(a)是实施方式B1的TFT基板100B(1)的示意性俯视图，图15(b)是沿着图15(a)中的A1-A1’线的半导体器件(TFT基板)100B的示意性剖视图。
TFT基板100B(1)具备：基板1；在基板1之上形成的栅极电极3和下部透明电极2；在栅极电极3和下部透明电极2之上形成的绝缘层4b、4c；和在绝缘层4b、4c之上形成的氧化物层50。绝缘层4b、4c作为栅极绝缘层4发挥作用。此外，在该例子中，在下部透明电极2与栅极电极3之间形成有绝缘层4a。
与前面叙述的实施方式同样地，氧化物层50包含半导体区域51、52和导电体区域55、57。在氧化物层50之上，形成有：源极电极6s和漏极电极6d；和具有多个开口部的导电层60。氧化物层50、源极电极6s、漏极电极6d、导电层60的结构与前面叙述的实施方式相同。
在本实施方式中，下部透明电极2的至少一部分隔着绝缘层(此处为绝缘层4b、4c)与导电体区域55重叠。半导体区域51的至少一部分隔着栅极绝缘层4与栅极电极3重叠。
在TFT基板100B(1)中，下部透明电极2的至少一部分隔着栅极绝缘层4与导电体区域55重叠，由此形成辅助电容。因此，TFT基板100B(1)所具有的辅助电容是透明的(因使可见光透射)，不会使开口率下降。因此，TFT基板100B(1)，与如以往那样具备具有使用金属膜(栅极金属层或源极金属层)形成的不透明的电极的辅助电容的TFT基板相比能够具有高开口率。此外，由于开口率不会因辅助电容而下降，所以能够得到能根据需要将辅助电容的电容值(辅助电容的面积)增大的优点。
在本实施方式中，优选与前面叙述的实施方式同样地，在导电体区域55之上形成漏极电极6d，导电体区域55与漏极电极6d直接接触。
在TFT基板100B(1)中，下部透明电极2被绝缘层4a覆盖，在绝缘层4a上形成有栅极电极3。此外，TFT基板100B(1)具有在源极电极6s和漏极电极6d之上形成的绝缘保护层8b。绝缘保护层8b以与半导体区域51的沟道区域接触的方式形成。绝缘保护层8b由例如氧化物形成。
接着，对TFT基板100B(1)的各结构要素详细地进行说明。
基板1、栅极配线层(包含栅极电极3和栅极配线3’)、栅极绝缘层4、氧化物层50、源极配线层(包含源极电极6s、漏极电极6d和源极配线等)、绝缘保护层8b的材料和厚度，可以与在前面叙述的实施方式中说明的材料和厚度相同。
在本实施方式中，栅极绝缘层4具有由成为下层的绝缘层4b和成为上层的绝缘层4c构成的二层结构，绝缘层4c与氧化物层50的半导体区域51直接接触。绝缘层4c优选包含氧化物绝缘层。如果栅极绝缘层中的与半导体区域51直接接触的层包含氧化物绝缘层，则氧化物绝缘层所包含的氧被供给至半导体区域51，能够防止由半导体区域51的氧缺损导致的半导体特性的劣化。
此处，绝缘层4a例如是SiNx(氮化硅)层，其厚度为大约100nm。绝缘层4b例如是SiNx(氮化硅)层，绝缘层4c例如是SiO2(氧化硅)层。绝缘层4b的厚度为大约325nm，绝缘层4c的厚度为大约50nm。因此，栅极绝缘层4的厚度为大约375nm。另外，作为这些绝缘层4a、4b、4c，可以使用由例如SiO2(氧化硅)、SiNx(氮化硅)、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3(氧化铝)或氧化钽(Ta2O5)形成的单层或叠层。栅极绝缘层4的厚度例如为大约50nm以上600nm以下。另外，为了防止来自基板1的杂质等的扩散，优选绝缘层4a和绝缘层4b由SiNx或SiNxOy(氮化氧化硅，x＞y)形成。从防止半导体区域51的半导体特性的劣化的角度出发，优选绝缘层4c由SiO2或SiOxNy(氧化氮化硅，x＞y)形成。进一步，为了以较低的温度形成栅极泄漏电流少的致密的栅极绝缘层4，最好一边使用Ar(氩)等稀有气体一边形成栅极绝缘层4。
接着，参照图16，对具备TFT基板100B(1)的液晶显示装置进行说明。图16(a)～图16(c)是具备TFT基板100B(1)的液晶显示装置的示意性剖视图。图16(a)～图16(c)所示的虚线箭头表示电场方向。
如图16(a)所示，TFT基板100B(1)被用于例如边缘场开关(Fringe FieldSwitching，FFS)模式的液晶显示装置500’中。此时，将下部透明电极2用作共用电极(被供给共用电压或对置电压)，将上层的导电体区域55用作像素电极(被供给显示信号电压)。在导电体区域55中设置有至少1个以上的狭缝。FFS模式的液晶显示装置的进一步详细的结构和显示原理已经参照图9(c)在前面进行了叙述，因而此处省略。
在TFT基板100B(1)中，下部透明电极(共用电极)2与作为上部透明电极(像素电极)的导电体区域55相比位于基板1侧。因此，不仅能够在FFS模式的液晶显示装置500’中应用TFT基板100B(1)，而且能够在各种液晶模式的液晶显示装置中应用TFT基板100B(1)。
例如，如图16(b)所示，能够在对置基板200的液晶层侧设置对置电极27，通过由对置电极27与导电体区域(像素电极)55产生的纵电场来控制液晶层150的液晶分子的取向而进行显示的纵电场模式的液晶显示装置600中，使用TFT基板100B(1)。在此情况下，可以不在导电体区域55设置多个狭缝。
进一步，如图16(c)所示，能够在对置基板200的液晶层侧设置对置电极27，在导电体区域(像素电极)55设置多个狭缝，通过由电体区域(像素电极)55与下部透明电极(共用电极)2产生的横电场和由导电体区域(像素电极)55与对置电极27产生的纵电场，控制液晶层150的液晶分子的取向从而进行显示的纵横电场模式的液晶显示装置700中，使用TFT基板100B(1)。这种液晶显示装置700例如记载在国际公开第2012/053415号中。
通过以上叙述可知，TFT基板100B(1)相比于像素电极与共用电极相比位于基板侧的TFT基板，能够适用于更多的液晶显示模式。
TFT基板100B(1)能够变形为图17所示的TFT基板100B(1)’。图17(a)是变形例的TFT基板100B(1)’的示意性俯视图，图17(b)是沿着图17(a)中的A2-A2’线的TFT基板100B(1)’的示意性剖视图。
图17(a)和图17(b)所示的TFT基板100B(1)’在栅极配线3’上具有半导体区域51，在从基板1的法线方向看时，具有栅极配线3’与源极电极6s以及漏极电极6d重叠的结构，这一点与TFT基板100B(1)不同。在此情况下，栅极配线3’中的与半导体区域51重叠的部分作为栅极电极发挥作用。TFT基板100B(1)’能够具有比TFT基板100B(1)进一步高的开口率。
另外，TFT基板100B(1)’与TFT基板100B(1)相比，具有栅极漏极间的寄生电容(Cgd)大的缺点。但是，即使如参照图10在前面叙述的那样，采用栅极漏极间的寄生电容(Cgd)变大的结构，也能够使馈通电压充分小。此外，显示品质不会因像素的电容的增大而下降。
接下来，对TFT基板100B(1)的制造方法进行说明。
图18(a)～图18(f)是用于说明TFT基板100B(1)的制造方法的一个例子的示意性工序剖视图。
首先，如图18(a)所示，在基板1上形成下部透明电极2。作为基板1可以使用例如玻璃基板等的透明绝缘性基板。下部透明电极2通过喷溅法等公知的方法形成。下部透明电极2由例如ITO形成，其厚度为大约100nm。
接着，如图18(b)所示，在下部透明电极2之上，通过CVD等形成绝缘层4a。绝缘层4a由例如SiNx形成。绝缘层4a的厚度为大约100nm。
接着，如图18(c)所示，在绝缘层4a上形成栅极电极3。栅极电极3在通过喷溅法在绝缘层4a之上形成导电膜后，利用光刻法进行导电膜的图案形成而形成。另外，在从基板1的法线方向看时，栅极电极3和下部透明电极2以不重叠的方式配置。此处，作为导电膜，使用从基板1侧依次具有TaN膜(厚度：大约50nm)和W膜(厚度：大约370nm)的2层结构的层叠膜。另外，作为导电膜，可以使用例如Ti、Mo、Ta、W、Cu、Al或Cr等的单层膜、包含它们的层叠膜、合金膜或它们的氮化金属膜等。
接着，如图18(d)所示，通过CVD法，以覆盖栅极电极3的方式形成绝缘层4b和绝缘层4c。接着，通过喷溅法在绝缘层4c上形成氧化物半导体膜50’。此处，作为绝缘层4b使用SiNx膜(厚度：大约325nm)，作为绝缘层4c使用SiO2膜(厚度：大约50nm)。此外，作为氧化物半导体膜50’使用In-Ga-Zn-O类半导体膜(厚度：大约50nm)。
然后，如图18(e)所示，在氧化物半导体膜50’之上，通过喷溅法形成源极电极6s、漏极电极6d和用于导电层60的导电膜(未图示)。导电膜具有例如Ti/Al/Ti的层叠结构。下层的Ti层的厚度为大约50nm，Al层的厚度为大约200nm，上层的Ti层的厚度为大约100nm。
接着，通过使用了中间色调掩模的光刻法、干式蚀刻法和灰化法同时对上述导电膜和氧化物半导体膜50’进行图案形成。由此，将氧化物半导体膜50’图案形成为规定的形状而得到氧化物层50，并且得到源极电极6s、漏极电极6d和具有多个开口部或缺口部的导电层60。
接下来，如图18(f)所示，以覆盖氧化物层50的沟道区域的方式通过喷溅法和光刻法形成绝缘保护层8b。绝缘保护层8b由例如氧化物(例如SiO2)形成，其厚度为大约150nm。此外，从基板1的法线方向看时，绝缘保护层8b的端部优选与漏极电极6d重叠。由此，能够对氧化物层50中的位于漏极电极6d的端部的部分也进行后面叙述的低电阻化处理L。
然后，对氧化物层50的一部分进行低电阻化处理L。由此，虽然未图示，但对氧化物层50的一部分实施低电阻化处理L，形成导电体区域55、57。具体而言，氧化物层50中的没有被源极电极6s、漏极电极6d、绝缘保护层8b和导电层60中的任一者覆盖的部分被低电阻化而成为导电体区域55。此外，从导电层60的开口部或缺口部露出的部分也被低电阻化而成为导电体区域57。氧化物层50中的没有被低电阻化的部分作为半导体区域51、52残留。被实施了低电阻化处理L的部分(低电阻部分)的电阻比没有被实施低电阻化处理L的部分(高电阻部分)的电阻小。作为低电阻化处理L，可以使用参照图4(e)例示的处理方法相同的方法。
(实施方式B2)
接着，参照图19对本发明的实施方式中的TFT基板100B(2)进行说明。图19是TFT基板100B(2)的示意性剖视图。TFT基板100B(2)的俯视图与图15(a)所示的俯视图相同，因此省略。图19表示沿着图15(a)中的A1-A1’线的剖面。在图19中，对与TFT基板100B(1)相同的结构要素标注相同的参考附图标记，省略重复的说明。
在TFT基板100B(2)中，栅极电极3比下部透明电极2更加位于基板侧，这一点与TFT基板100B(1)不同。在本实施方式中，栅极电极3被绝缘层4a覆盖，在绝缘层4a上配置有下部透明电极2。TFT基板100B(2)中，绝缘层4a、4b和4c这3层作为栅极绝缘层4发挥作用。
接着，参照图20对TFT基板100B(2)的制造方法的一个例子进行说明。图20(a)～图20(c)是用于说明TFT基板100B(2)的制造方法的示意性工序剖视图。
如图20(a)所示，在基板1上形成栅极电极3。接着，如图20(b)所示，形成覆盖栅极电极3的绝缘层4a。接着，如图20(c)所示，在绝缘层4a上形成下部透明电极2。另外，在从基板1的法线方向看时，栅极电极3与下部透明电极2不重叠。此后的工序与参照图18(d)～图18(f)在前面叙述的工序相同。
(实施方式C1)
图21(a)是本实施方式的TFT基板100C(1)的示意性俯视图，图21(b)是沿着图21(a)中的A1-A1’线的半导体器件(TFT基板)100C的示意性剖视图。
在本实施方式中，具备具有将氧化物层50的半导体区域51所包含的氧化物半导体还原的性质的还原绝缘层8r。还原绝缘层8r与氧化物层50的导电体区域55、57的上表面和下表面中的至少一者接触，与半导体区域51、52不接触。其他结构与实施方式A1相同。
图21所示的TFT基板100C(1)中，上部绝缘层8包含还原绝缘层8r和绝缘保护层8b。还原绝缘层8r与氧化物层50的导电体区域55、57的上表面接触，绝缘保护层8b与半导体区域51、52的上表面接触。
如在后面详细叙述的那样，还原绝缘层8r具有与氧化物半导体膜接触时使其电阻下降的功能。因此，当利用还原绝缘层8r时，能够使氧化物层50局部地导体化。因此，根据本实施方式，可以不如前面叙述的其他实施方式那样进行使用了等离子体处理或杂质的掺杂等的低电阻化处理L，能够使制造工艺更加简便。
另外，在本实施方式中，虽然不进行伴随热处理的低电阻化处理L，但有可能由于为了其他目的而进行的热处理而产生导电层60的剥离。此外，即使不进行热处理，在氧化物层50与导电层(例如金属层)60的粘接性比氧化物层50与其他层(例如绝缘层)的粘接性低的情况下，也可能产生膜剥离的问题。因此，通过适用在导电层60中设置多个开口部等的结构，与前面叙述的实施方式同样地，能够得到抑制导电层60的剥离的效果。
接着，参照图22，对本实施方式中的还原绝缘层8r进行说明。
还原绝缘层8r具有当与氧化物半导体层接触时使其电阻下降的功能。图22(a)是表示具有以与氧化物半导体层(活性层)的整个下表面接触的方式形成有氧化物绝缘层(例如SiO2)的结构的氧化物半导体TFT的栅极电压(Vg)-漏极电流(Id)曲线的曲线图，图22(b)是表示具有以与氧化物半导体层(活性层)的整个下表面接触的方式形成有还原绝缘层(例如SiNx)的结构的氧化物半导体TFT的栅极电压(Vg)-漏极电流(Id)曲线的曲线图。
由图22(a)可知，氧化物绝缘层与氧化物半导体层直接接触的氧化物半导体TFT具有良好的TFT特性。
另一方面，由图22(b)可知，还原绝缘层与氧化物半导体层直接接触的氧化物半导体TFT不具有TFT特性，氧化物半导体层被还原绝缘层导体化。可以认为这是因为还原绝缘层包含例如大量氢，与氧化物半导体层接触，而使氧化物半导体还原，由此使氧化物半导体层低电阻化。
由图22所示的结果可知，当将还原绝缘层8r配置成与氧化物半导体层接触时，氧化物半导体层中的与还原绝缘层8r接触的部分成为电阻比其他部分小的低电阻区域，不再作为活性层发挥作用。因此，当将还原绝缘层8r形成为仅与氧化物层(氧化物半导体层)50的一部分直接接触时，使氧化物层50局部低电阻化从而能够得到导电体区域55、57。像这样，根据本实施方式，可以不进行特别的低电阻化处理(例如氢等离子体处理等)，因此能够进一步将制造工艺简化。
还原绝缘层8r由例如SiNx形成。还原绝缘层8r例如在如下条件下形成：基板温度为大约100℃以上大约250℃以下(例如220℃)，调整了流量使得SiH4与NH3的混合气体的流量(单位：sscm)比(SiH4的流量/NH3的流量)为4以上20以下。还原绝缘层8r的厚度优选例如为大约50nm以上大约300nm以下。本实施方式的还原绝缘层8r的厚度例如为大约100nm。
本实施方式的绝缘保护层8b以与半导体区域51的沟道区域接触的方式形成。绝缘保护层8b优选由绝缘氧化物(例如SiO2)形成。当绝缘保护层8b由绝缘氧化物形成时，能够防止半导体区域51的氧缺损所导致的半导体特性的劣化。除此之外绝缘保护层8b能够由例如SiON(氧化氮化硅、氮化氧化硅)、Al2O3或Ta2O5形成。绝缘保护层8b的厚度为大约265nm。绝缘保护层8b的厚度优选例如为大约50nm以上大约300nm以下。
TFT基板100C(1)也与实施方式A1同样地，上部透明电极9的至少一部分隔着上部绝缘层8与导电体区域55重叠，由此形成辅助电容，能够得到高开口率。此外，优选以与导电体区域55的上表面接触的方式形成有漏极电极6d。
本实施方式的基板1、栅极配线层(包含栅极电极3和栅极配线3’)、栅极绝缘层4、氧化物层50、源极配线层(包含源极电极6s、漏极电极6d和源极配线等)和上部透明电极9的材料以及厚度，可以与前面叙述的实施方式中说明的材料以及厚度相同。
TFT基板100C(1)能够适用于例如图9(c)所示的FFS模式的液晶显示装置500。此时，可以将导电体区域57用作像素电极(被供给显示信号电压)，将上部透明电极9用作共用电极(被供给共用电压或对置电压)。上部透明电极9设置有至少1个以上的狭缝。
TFT基板100C(1)能够变形为图23所示的TFT基板100C(1)’。图23(a)是变形例的TFT基板100C(1)’的示意性俯视图，图23(b)是沿着图23(a)中的A2-A2’线的TFT基板100C(1)’的示意性剖视图。
图23(a)和图23(b)所示的TFT基板100C(1)’在栅极配线3’上具有半导体区域51，在从基板1的法线方向看时，具有栅极配线3’与源极电极6s以及漏极电极6d重叠的结构，这一点与TFT基板100C(1)不同。在TFT基板100C(1)’中，栅极配线3’作为栅极电极3发挥作用。TFT基板100C(1)’与TFT基板100C(1)相比具有进一步高的开口率。
另外，TFT基板100C(1)’尽管与TFT基板100C(1)相比，栅极漏极间的寄生电容(Cgd)变大，但能够将馈通电压抑制到充分小。这是因为，如参照图10在前面叙述的那样，TFT基板100C(1)’具有具备透明电极的透明的辅助电容，所以能够通过增大辅助电容的面积来使电容值增大，而不使开口率降低。此外，TFT基板100C(1)’由于具有与以往的无定形TFT相比电流供给能力高的氧化物半导体TFT，所以显示品质不会因像素的电容的增大而下降，因此有利。
接着，对TFT基板100C(1)的制造方法进行说明。
图24(a)～图24(e)是用于说明TFT基板100C(1)的制造方法的一个例子的示意性工序剖视图。
首先，如图24(a)所示，在基板1上形成栅极电极3。作为基板1，可以使用例如玻璃基板等的透明绝缘性基板。栅极电极3能够通过喷溅法在基板1上形成导电膜后，利用光刻法进行导电膜的图案形成而形成。此处，作为导电膜，使用从基板1侧依次具有TaN膜(厚度：大约50nm)和W膜(厚度：大约370nm)的2层结构的层叠膜。另外，作为导电膜，可以使用例如Ti、Mo、Ta、W、Cu、Al或Cr等的单层膜，包含这些的层叠膜、合金膜或它们的氮化金属膜等。
接下来，如图24(b)所示，利用CVD法，以覆盖栅极电极3的方式形成绝缘层4a和绝缘层4b。接着，利用喷溅法在绝缘层4b上形成氧化物半导体膜50’。
此处，绝缘层4a是SiNx膜(厚度：大约325nm)，绝缘层4b是SiO2膜(厚度：大约50nm)。绝缘层4b能够由例如SiO2、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3或Ta2O5形成。绝缘层4a能够由例如SiNx、SiO2、SiOxNy(氧化氮化硅，x＞y)、SiNxOy(氮化氧化硅，x＞y)、Al2O3或Ta2O5形成。作为氧化物半导体膜50’，使用例如In-Ga-Zn-O类半导体膜。氧化物半导体膜50’的厚度为大约50nm。
然后，如图24(c)所示，在氧化物半导体膜50’之上，利用喷溅法形成源极电极6s、漏极电极6d和导电层60，并且进行氧化物半导体膜50’的图案形成，得到氧化物层50。
首先，在氧化物半导体膜50’之上，形成源极配线用层的导电膜(未图示)。接着，利用使用了中间色调掩模的光刻法、干式蚀刻法和灰化法同时对上述的导电膜和氧化物半导体膜50’进行图案形成。由此，由氧化物半导体膜50’得到氧化物层50，并且由导电膜得到源极电极6s、漏极电极6d和导电层60(源极配线层)。在导电层60形成使氧化物层50露出的多个开口部或缺口部。像这样，能够用1个光掩模进行源极配线层用的导电膜和氧化物半导体膜50’的图案形成，因此能够简化制造工艺，削减制造成本。
作为导电膜，可以使用例如具有Ti/Al/Ti的层叠结构的层叠膜。可以是下层的Ti层的厚度为大约50nm，Al层的厚度为大约200nm，上层的Ti层的厚度为大约100nm。
接下来，如图24(d)所示，以不覆盖氧化物层50的沟道区域的方式形成还原绝缘层8r。还原绝缘层8r以与氧化物层50中的形成成为像素电极的导电体区域的区域接触的方式设置。此外，还原绝缘层8r以覆盖导电层60的方式配置，也与从导电层60的开口部或缺口部露出的氧化物层50的上表面接触。
还原绝缘层8r通过例如CVD法和光刻法形成。作为形成还原绝缘层8r的条件，使用例如基板温度为大约100℃以上大约250℃以下(例如，大约220℃)且SiH4与NH3的混合气体的流量比(SiH4的流量/NH3的流量)为4以上20以下的条件。在从基板1的法线方向看时，也存在还原绝缘层8r的端部与漏极电极6d重叠的情况。当像这样形成还原绝缘层8r时，能够将后述的导电体区域(下部透明电极)形成至位于漏极电极6d的与沟道区域侧相反一侧的端部附近，因此能够提高像素的开口率。还原绝缘层8r由例如SiNx形成，其厚度为大约100nm。
氧化物层50中的与还原绝缘层8r接触的部分，被还原绝缘层8r中所包含的氢还原而成为导电体区域55、57。此外，也存在如下情况，即，通过氢的扩散，氧化物层50中的位于漏极电极6d的端部的下方的部分也被低电阻化，而成为导电体区域55的一部分。此外，在氧化物层50中的没有被低电阻化的部分形成半导体区域51、52。
接下来，如图24(e)所示，在氧化物层50和源极配线层之上，通过例如CVD法形成与半导体区域51的沟道区域接触的绝缘保护层8b。在本实施方式中，还原绝缘层8r和绝缘保护层8b成为构成辅助电容的电介质层。绝缘保护层8b由例如SiO2形成。绝缘保护层8b的厚度为大约265nm。另外，通过公知的方法在绝缘保护层8b形成未图示的接触孔。此外，形成绝缘保护层8b后，可以在形成绝缘保护层8b的成膜温度以上的温度(例如大约300℃)进行热处理(退火处理)。由此，还原绝缘层8r中包含的氢变得容易扩散至氧化物层50中，能够将导电体区域55的电阻进一步减小。
接下来，通过喷溅法等在绝缘保护层8b之上形成透明导电膜，通过对其进行图案形成而形成上部透明电极9，对此没有图示。上部透明电极9的至少一部分隔着电介质层(此处为还原绝缘层8r和绝缘保护层8b)与导电体区域55重叠。上部透明电极9为例如ITO膜(厚度：大约100nm)。
另外，用于形成上部透明电极9的透明导电膜，不仅可以用作共用电极，还可以用作跟与源极配线(源极总线)由同一导电膜形成的源极金属层或与栅极配线(栅极总线)由同一导电膜形成的栅极金属层电连接时使用的引出配线。由此，能够形成例如一体地形成有驱动电路的TFT基板，由此能够制造高品质的显示装置。
(实施方式C2)
还原绝缘层8r可以以与氧化物层50的下表面接触的方式配置。以下，对在氧化物层50的下方具有还原绝缘层8r的结构的一个例子进行说明。
图25是TFT基板100C(2)的示意性剖视图，与图21(b)的TFT基板100C(1)的剖视图对应。对与TFT基板100C(1)相同的结构要素标注同一参照附图标记，省略重复的说明。
在TFT基板100C(2)中，作为栅极绝缘层的下层的绝缘层4a，具有作为还原绝缘层8r的功能。绝缘层4a以与氧化物层50的一部分接触的方式配置。氧化物层50中的与绝缘层4a接触的部分成为导电体区域55、57。另外，在氧化物层50中的作为活性层发挥作用的区域与还原绝缘层(绝缘层4a)之间，设置有不具有使氧化物半导体还原的性质的绝缘层4b。因此，作为活性层发挥作用的区域，不会因与绝缘层4a接触而被导体化，作为半导体区域51残留。
本实施方式的导电体区域57，不管导电层60的开口部的位置、形状如何，均设置在氧化物层50中的与还原绝缘层8r接触的部分。因此，也存在氧化物层50中的被导电层60覆盖的部分的大致整体成为导电体区域57的情况。此外，在氧化物层50的下方设置有还原绝缘层，因此绝缘层(电介质层)8可以不包含还原绝缘层。
接着，参照图26对TFT基板100C(2)的制造方法的一个例子进行说明。图26(a)、图26(b)是用于说明TFT基板100C(2)的制造方法的示意性工序剖视图。
如图26(a)所示，通过公知的方法在基板1上形成栅极电极3、绝缘层4a和4b。此时，绝缘层4a由形成上述的还原绝缘层8r的材料形成。此外，绝缘层4b仅形成在绝缘层4a的一部分上。
接着，如图26(b)所示，通过与用图24说明的方法相同的方法，在绝缘层4a和4b上，形成氧化物半导体膜和导电膜，通过进行图案形成，得到氧化物层50、源极电极6s、漏极电极6d和导电层60。氧化物层50中的与绝缘层4a接触的部分成为导电体区域55、57。与绝缘层4a不接触的部分作为半导体区域51、52残留。
然后，虽然未图示，但在源极配线层和氧化物层50之上形成上部绝缘层8。接着，在上部绝缘层8之上形成上部透明电极9，得到TFT基板100C(2)。
上部绝缘层8优选包含与半导体区域51的沟道区域接触的绝缘保护层8b。可以如图25所示的例子那样，作为上部绝缘层8形成绝缘保护层8b。
(实施方式C3)
图27是表示本发明的实施方式C3的TFT基板100C(3)的剖视图。图27所示的TFT基板100C(3)中，导电体区域55的上表面和下表面均与还原绝缘层接触，这一点与前面叙述的TFT基板100C(1)、100C(2)不同。
在TFT基板100C(3)中，上部绝缘层8包含：与导电体区域55、57接触的还原绝缘层8r；覆盖半导体区域51的沟道区域的绝缘保护层8b。此外，作为栅极绝缘层4的下层的绝缘层4a，作为还原绝缘层发挥作用。导电体区域55、57的下表面与绝缘层4b接触。在绝缘层4a与氧化物层50的半导体区域51之间，配置有作为栅极绝缘层4的上层的绝缘层4b。因此，半导体区域51既不与绝缘层4a接触也不与还原绝缘层8r接触。
根据本实施方式，氧化物层50中的想要导体化的区域的上表面和下表面，均与作为还原绝缘层发挥作用的绝缘层4a、8a接触。因此，能够使导电体区域55、57的电阻进一步减小。
TFT基板100C(3)能够通过例如以下这样的方法来制造。
TFT基板100C(3)首先通过与参照图26在前面叙述的方法相同的方法来在基板1上形成栅极电极3、绝缘层4a、绝缘层4b、氧化物层50、源极电极6s、漏极电极6d和导电层60。接下来，通过参照图24(d)在前面叙述的方法在氧化物层50之上形成还原绝缘层8r。还原绝缘层8r以与氧化物层50的沟道区域不接触的方式形成。此外，从基板1的法线方向看时，优选还原绝缘层8r的端部与漏极电极6d重叠。接下来，在还原绝缘层8r之上，形成与半导体区域51的沟道区域接触的绝缘保护层8b，在绝缘保护层8b之上形成上部透明电极9。通过这样操作，得到图27所示的TFT基板100C(3)。
(实施方式C4)
在上述的实施方式中，栅极绝缘层4和电介质层8中的至少一者包含还原绝缘层，在本实施方式中，还原绝缘层8r与栅极绝缘层4和电介质层8分开设置，这一点与上述的实施方式不同。
图28是本实施方式的另一个TFT基板100C(4)的示意性剖视图。对与TFT基板100C(1)相同的结构要素标注同一参照附图标记，省略重复的说明。
在TFT基板100C(4)中，在栅极绝缘层4(此处为绝缘层4b)与氧化物层50之间设置有还原绝缘层8r。还原绝缘层8r仅配置在栅极绝缘层4的一部分上。氧化物层50的导电体区域55、57的下表面与还原绝缘层8r接触，半导体区域51的下表面与还原绝缘层8r不接触。在图示的例子中，上部绝缘层8具有绝缘保护层8b，但不具有还原绝缘层，但上部绝缘层8可以包含与导电体区域55、57的上表面接触的其他还原绝缘层。
产业上的可利用性
本发明的实施方式能够广泛适用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、摄像传感器装置等摄像装置、图像输入装置、指纹读取装置等电子装置等的具备薄膜晶体管的装置。
附图标记说明
1 基板
2 下部透明电极
3 栅极电极
4 栅极绝缘层
4a、4b、4c 绝缘层
6s 源极电极
6d 漏极电极
8 上部绝缘层
8a 绝缘保护层
8b 还原绝缘层
9 上部透明电极
9t 外部连接层
50 氧化物层
55、57、58、59 导电体区域
51、52、53、54 半导体区域
60 导电体层
61 配线
62 源极连接层
66 开口部
150 液晶层
100、100A、100B、100C 半导体器件(TFT基板)
200 对置基板
500、600、700 液晶显示装置

Claims (13)

1.一种半导体器件，其特征在于，具备：
基板；
在所述基板之上形成的栅极电极；
在所述栅极电极之上形成的栅极绝缘层；
氧化物层，其形成在所述栅极绝缘层之上，包含第一半导体区域和第一导电体区域，所述第一半导体区域的至少一部分隔着所述栅极绝缘层与所述栅极电极重叠；
源极电极，其以与所述氧化物层的所述第一半导体区域的上表面接触的方式形成；
漏极电极，其以与所述氧化物层的所述第一半导体区域的上表面接触的方式形成，且与所述第一导电体区域电连接；和
导电层，其以与所述氧化物层的上表面接触的方式形成，且具有多个开口部或缺口部，
所述导电层包含与所述源极电极连接的配线，
所述氧化物层包含在所述导电层的所述多个开口部内或缺口部内具有表面的多个第二导电体区域，
所述配线与所述氧化物层的所述第一半导体区域和所述第二导电体区域两者接触。
2.如权利要求1所述的半导体器件，其特征在于：
还具备覆盖所述导电层的绝缘层，在至少一部分的所述开口部内或缺口部内，所述多个第二导电体区域的上表面的一部分与所述绝缘层接触。
3.如权利要求1所述的半导体器件，其特征在于：
还具备端子部，
所述导电层包含配置于所述端子部的源极连接层，所述源极连接层包含所述多个开口部或缺口部的至少一部分，
所述端子部包含外部连接层，该外部连接层与所述源极连接层的上表面接触，并且，在所述至少一部分的开口部内或缺口部与所述多个第二导电体区域的至少一部分接触。
4.如权利要求1所述的半导体器件，其特征在于：
所述导电层具有网状或条纹状的图案。
5.如权利要求1所述的半导体器件，其特征在于：
还具备端子部，
所述氧化物层还具有位于所述端子部的其它导电体区域，
所述端子部包含与所述其它导电体区域的上表面接触的外部连接层。
6.如权利要求1所述的半导体器件，其特征在于：
所述导电层与所述源极电极以及所述漏极电极由同一导电膜形成。
7.如权利要求1所述的半导体器件，其特征在于，还具备：
形成在所述源极电极和所述漏极电极之上的上部绝缘层；和
形成在所述上部绝缘层之上的上部透明电极，
所述上部透明电极的至少一部分隔着所述上部绝缘层与所述第一导电体区域重叠。
8.如权利要求1所述的半导体器件，其特征在于：
所述氧化物层包含In、Ga和Zn。
9.如权利要求1至8中任一项所述的半导体器件，其特征在于：
所述多个第二导电体区域和所述第一导电体区域以比所述第一半导体区域高的浓度包含杂质。
10.一种半导体器件的制造方法，其特征在于，包含：
工序(A)，准备在表面形成有栅极电极和栅极绝缘层的基板；
工序(B)，在所述栅极绝缘层之上形成氧化物半导体层以及与所述氧化物半导体层的上表面接触的源极电极、漏极电极和导电层，所述导电层具有使所述氧化物半导体层的上表面露出的多个开口部或缺口部；
工序(C)，形成至少覆盖所述氧化物半导体层中的成为沟道区域的区域的保护层；和
工序(D)，进行使所述氧化物半导体层的一部分低电阻化的低电阻化处理，形成包含第一导电体区域、第一半导体区域和多个第二导电体区域的氧化物层，其中，所述第一半导体区域包含沟道区域，所述第一导电体区域形成在所述氧化物半导体层中的既没有被所述保护层覆盖也没有被所述导电层覆盖的部分，所述多个第二导电体区域形成在所述氧化物半导体层中的通过所述导电层的所述多个开口部或缺口部露出的部分，所述第一半导体区域形成在所述氧化物半导体层中的没有被低电阻化的部分。
11.如权利要求10所述的半导体器件的制造方法，其特征在于：
所述导电层包含配线，所述配线包含所述多个开口部或缺口部的至少一部分。
12.如权利要求10所述的半导体器件的制造方法，其特征在于：
所述导电层包含源极连接层，所述源极连接层包含所述多个开口部或缺口部的至少一部分，
在所述工序(D)之后，还包含形成与所述源极连接层的上表面和所述多个第二导电体区域的至少一部分接触的外部连接层的工序。
13.如权利要求10至12中任一项所述的半导体器件的制造方法，其特征在于：
所述氧化物半导体层包含In、Ga和Zn。
CN201380018474.2A 2012-04-04 2013-03-29 半导体器件及其制造方法 Expired - Fee Related CN104205341B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012085903 2012-04-04
JP2012-085903 2012-04-04
PCT/JP2013/059615 WO2013150981A1 (ja) 2012-04-04 2013-03-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104205341A CN104205341A (zh) 2014-12-10
CN104205341B true CN104205341B (zh) 2017-04-05

Family

ID=49300465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380018474.2A Expired - Fee Related CN104205341B (zh) 2012-04-04 2013-03-29 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9337213B2 (zh)
CN (1) CN104205341B (zh)
TW (1) TWI538210B (zh)
WO (1) WO2013150981A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035303B2 (en) 2012-04-06 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9373648B2 (en) * 2012-04-23 2016-06-21 Sharp Kabushiki Kaisha Semiconductor device and method of manufacture thereof
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
WO2016027758A1 (ja) * 2014-08-20 2016-02-25 シャープ株式会社 半導体装置及び液晶表示装置
CN104267546A (zh) * 2014-09-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板和显示装置
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
JP6663249B2 (ja) * 2016-02-26 2020-03-11 株式会社ジャパンディスプレイ 表示装置
CN108257971B (zh) * 2016-12-27 2019-07-05 昆山工研院新型平板显示技术中心有限公司 柔性显示装置及其制造方法
WO2018167591A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6703169B2 (ja) * 2019-05-24 2020-06-03 三菱電機株式会社 表示用パネル基板、表示パネル、および表示装置
JP7318474B2 (ja) 2019-10-09 2023-08-01 株式会社デンソー 高周波トランジスタ
CN111275001A (zh) * 2020-02-18 2020-06-12 京东方科技集团股份有限公司 指纹识别单元及其制作方法、显示基板和显示装置
CN111739898B (zh) * 2020-07-29 2022-08-02 厦门天马微电子有限公司 阵列基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104940A (en) * 2009-07-27 2011-02-01 Au Optronics Corp Pixel structure, organic electro-luminescence display unit, and faricating method thereof
CN102054846A (zh) * 2009-10-27 2011-05-11 乐金显示有限公司 薄膜晶体管基板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR101392268B1 (ko) * 2008-11-26 2014-05-08 엘지디스플레이 주식회사 액정표시장치의 패드부
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101701978B1 (ko) * 2010-06-03 2017-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
WO2012053415A1 (ja) 2010-10-18 2012-04-26 シャープ株式会社 液晶表示装置
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104940A (en) * 2009-07-27 2011-02-01 Au Optronics Corp Pixel structure, organic electro-luminescence display unit, and faricating method thereof
CN102054846A (zh) * 2009-10-27 2011-05-11 乐金显示有限公司 薄膜晶体管基板及其制造方法

Also Published As

Publication number Publication date
CN104205341A (zh) 2014-12-10
TW201349506A (zh) 2013-12-01
TWI538210B (zh) 2016-06-11
US9337213B2 (en) 2016-05-10
WO2013150981A1 (ja) 2013-10-10
US20150053969A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
CN104205341B (zh) 半导体器件及其制造方法
CN104170069B (zh) 半导体器件及其制造方法
CN104094386B (zh) 半导体装置及其制造方法
CN103681751B (zh) 薄膜晶体管阵列基板及其制造方法
CN104081507B (zh) 半导体装置及其制造方法
CN104685635B (zh) 半导体装置
CN104508808B (zh) 半导体装置及其制造方法
CN108140675A (zh) 半导体装置及其制造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN105849878A (zh) 具有未图案化的蚀刻停止的motft
CN104285286A (zh) 半导体装置及其制造方法
CN107078165A (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
CN104620389B (zh) 半导体装置及其制造方法
KR20170120238A (ko) 표시 장치 및 그 제조 방법
CN107464819A (zh) 发光面板
CN104094409B (zh) 半导体装置及其制造方法
TW201310646A (zh) 半導體裝置及其製造方法
CN107004718A (zh) 半导体装置及其制造方法
US10991725B2 (en) Active matrix substrate and method for producing same
CN107851668A (zh) 半导体装置及其制造方法
CN104247031B (zh) 半导体装置及其制造方法
CN105981148A (zh) 半导体器件及其制造方法
CN104380474B (zh) 半导体装置及其制造方法
CN106104810A (zh) 半导体器件及其制造方法
CN106876451A (zh) 薄膜晶体管及其制备方法、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405