JP5708910B2 - 薄膜トランジスタおよびその製造方法、並びに表示装置 - Google Patents

薄膜トランジスタおよびその製造方法、並びに表示装置 Download PDF

Info

Publication number
JP5708910B2
JP5708910B2 JP2010245035A JP2010245035A JP5708910B2 JP 5708910 B2 JP5708910 B2 JP 5708910B2 JP 2010245035 A JP2010245035 A JP 2010245035A JP 2010245035 A JP2010245035 A JP 2010245035A JP 5708910 B2 JP5708910 B2 JP 5708910B2
Authority
JP
Japan
Prior art keywords
film
region
oxide semiconductor
thin film
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010245035A
Other languages
English (en)
Other versions
JP2011228622A5 (ja
JP2011228622A (ja
Inventor
成浩 諸沢
成浩 諸沢
宜浩 大島
宜浩 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010245035A priority Critical patent/JP5708910B2/ja
Priority to CN201110067996.4A priority patent/CN102208452B/zh
Priority to KR1020110025260A priority patent/KR20110109885A/ko
Priority to US13/053,997 priority patent/US9859437B2/en
Publication of JP2011228622A publication Critical patent/JP2011228622A/ja
Publication of JP2011228622A5 publication Critical patent/JP2011228622A5/ja
Application granted granted Critical
Publication of JP5708910B2 publication Critical patent/JP5708910B2/ja
Priority to KR1020170126056A priority patent/KR101847355B1/ko
Priority to US15/813,735 priority patent/US10763371B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明は、酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびその製造方法、並びにこの薄膜トランジスタを備えた表示装置に関する。
アクティブ駆動方式の液晶表示装置または有機ＥＬ（Electroluminescence ）表示装置では、薄膜トランジスタを駆動素子として用いると共に、映像を書き込むための信号電圧に対応する電荷を保持容量に保持させている。しかし、薄膜トランジスタのゲート電極とソース電極またはドレイン電極との交差領域に生じる寄生容量が大きくなると、信号電圧が変動してしまい、画質の悪化を引き起こすおそれがある。
特に有機ＥＬ表示装置では、寄生容量が大きい場合には保持容量も大きくする必要があり、画素のレイアウトにおいて配線等の占める割合が大きくなる。その結果、配線間のショート等の確率が増加し、製造歩留まりが低下してしまうという問題が生じる。
そこで、従来では、例えば酸化亜鉛（ＺｎＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体をチャネルに用いた薄膜トランジスタについて、ゲート電極とソース電極またはドレイン電極との交差領域に形成される寄生容量を低減する試みがなされている。
例えば特許文献１および非特許文献１では、酸化物半導体薄膜層のチャネル領域上に、ゲート電極およびゲート絶縁膜を同一形状に形成したのち、酸化物半導体薄膜層のゲート電極およびゲート絶縁膜に覆われていない領域を低抵抗化してソース・ドレイン領域を形成するセルフアライン（自己整合）トップゲート薄膜トランジスタが記載されている。また、非特許文献２には、ゲート電極をマスクとした裏面露光により酸化物半導体膜にソース領域およびドレイン領域を形成するセルフアライン構造のボトムゲート薄膜トランジスタが記載されている。
特開２００７−２２０８１７号公報
J.Park、外１１名，"Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors "，Applied Physics Letters ，American Institute of Physics ，２００８年，第９３巻，０５３５０１ R. Hayashi、外６名，"Improved Amorphous In-Ga-Zn-O TFTs"，ＳＩＤ ０８ ＤＩＧＥＳＴ，２００８年，４２．１，ｐ．６２１−６２４
しかしながら、特許文献１および非特許文献２では、低抵抗のソース・ドレイン領域を自己整合的に形成するために、層間絶縁膜としてプラズマＣＶＤ法によりシリコン窒化膜を形成し、このシリコン窒化膜に含まれる水素を酸化物半導体薄膜層に導入していた。更に特許文献１では、シリコン窒化膜からの水素導入に加えて、水素ガスのプラズマ処理を併用していた。また、非特許文献１ではアルゴンガスのプラズマ雰囲気に酸化物半導体膜を晒すことにより低抵抗のソース・ドレイン領域を形成していた。これらの従来方法では、素子特性が、変動要素の多いプラズマ工程に依存することになり、安定的に量産に適用することが難しいという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、セルフアライン構造の薄膜トランジスタの特性を安定させることが可能な薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを備えた表示装置を提供することにある。
本発明による第１の薄膜トランジスタは、以下の（Ａ）〜（Ｄ）の構成要素を備えたものである。
（Ａ）ゲート電極
（Ｂ）ゲート電極に対向してチャネル領域を有すると共にチャネル領域の一方の側にソース領域、他方の側にドレイン領域を有し、ソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を有する酸化物半導体膜
（Ｃ）低抵抗領域に接続されたソース電極およびドレイン電極
（Ｄ）酸化物半導体膜の低抵抗領域側の表面に設けられ、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種の酸化物よりなる高抵抗膜
本発明の第１の薄膜トランジスタでは、酸化物半導体膜のソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域が設けられている。酸化物半導体膜の低抵抗領域側の表面には、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種の酸化物よりなる高抵抗膜が設けられている。よって、素子特性が安定したものとなる。
本発明による第２の薄膜トランジスタは、以下の（Ａ）〜（Ｄ）の構成要素を備えたものである。
（Ａ）ゲート電極
（Ｂ）ゲート電極に対向してチャネル領域を有すると共にチャネル領域の一方の側にソース領域、他方の側にドレイン領域を有し、ソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、チャネル領域よりも酸素濃度が低い低抵抗領域を有する酸化物半導体膜
（Ｃ）低抵抗領域に接続されたソース電極およびドレイン電極
（Ｄ）酸化物半導体膜の低抵抗領域側の表面に設けられ、酸化チタン，酸化アルミニウムまたは酸化インジウムよりなると共に、複数の島状高抵抗膜よりなる高抵抗膜
本発明の第２の薄膜トランジスタでは、酸化物半導体膜のソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、チャネル領域よりも酸素濃度が低い低抵抗領域が設けられている。酸化物半導体膜の低抵抗領域側の表面には、酸化チタン，酸化アルミニウムまたは酸化インジウムよりなると共に、複数の島状高抵抗膜よりなる高抵抗膜が設けられている。よって、素子特性が安定したものとなる。
本発明による第１の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｅ）の工程を含むものである。
（Ａ）基板に、チャネル領域を有すると共にチャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する酸化物半導体膜を形成する工程
（Ｂ）酸化物半導体膜のチャネル領域上にゲート絶縁膜およびゲート電極をこの順に同一形状で形成する工程
（Ｃ）酸化物半導体膜，ゲート絶縁膜およびゲート電極の上に金属膜を形成する工程
（Ｄ）熱処理により前記金属膜を酸化させて高抵抗膜とすると共に、ソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を形成する工程
（Ｅ）低抵抗領域にソース電極およびドレイン電極を接続する工程
本発明による第２の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｅ）の工程を含むものである。
（Ａ）基板に、チャネル領域を有すると共にチャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する酸化物半導体膜を形成する工程
（Ｂ）酸化物半導体膜のチャネル領域上にゲート絶縁膜およびゲート電極をこの順に同一形状で形成する工程
（Ｃ）酸化物半導体膜，ゲート絶縁膜およびゲート電極の上に複数の島状金属膜よりなる金属膜を形成する工程
（Ｄ）熱処理により前記金属膜を酸化させて、複数の島状高抵抗膜よりなる高抵抗膜とすると共に、ソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、チャネル領域よりも酸素濃度が低い低抵抗領域を形成する工程
（Ｅ）低抵抗領域にソース電極およびドレイン電極を接続する工程
本発明による第１および第２の表示装置は、複数の画素および複数の画素を駆動するための薄膜トランジスタを備え、薄膜トランジスタは、上記本発明の第１および第２の薄膜トランジスタによりそれぞれ構成されたものである。
本発明の第１および第２の表示装置では、それぞれ、上記本発明の第１および第２の薄膜トランジスタによって画素が駆動され、画像表示がなされる。
本発明の第１および第２の薄膜トランジスタによれば、酸化物半導体膜のソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む、またはチャネル領域よりも酸素濃度が低い低抵抗領域を設けるようにした。酸化物半導体膜の低抵抗領域側の表面には、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種の酸化物よりなる高抵抗膜、または酸化チタン，酸化アルミニウムあるいは酸化インジウムよりなると共に、複数の島状高抵抗膜よりなる高抵抗膜を設けるようにした。従って、セルフアライン構造の薄膜トランジスタの特性を安定させることが可能となる。よって、この薄膜トランジスタを用いて表示装置を構成すれば、寄生容量の小さいセルフアライン構造と共に安定した特性を有する本発明の薄膜トランジスタにより、高品質な表示が可能となる。
本発明の第１の薄膜トランジスタの製造方法によれば、酸化物半導体膜のチャネル領域上にゲート絶縁膜およびゲート電極をこの順に同一形状で形成したのち、酸化物半導体膜，ゲート絶縁膜およびゲート電極の上にドーパント材料膜を形成し、熱処理によりドーパント材料膜を酸化させて高抵抗膜とすると共に、ソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を形成するようにした。本発明の第２の薄膜トランジスタの製造方法によれば、酸化物半導体膜のチャネル領域上にゲート絶縁膜およびゲート電極をこの順に同一形状で形成したのち、酸化物半導体膜，ゲート絶縁膜およびゲート電極の上に複数の島状金属膜よりなる金属膜を形成し、熱処理により金属膜を酸化させて、複数の島状高抵抗膜よりなる高抵抗膜とすると共に、ソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に、チャネル領域よりも酸素濃度が低い低抵抗領域を形成するようにした。これにより、低抵抗領域を、プラズマなどの変動要素の多い工程を使わずに形成することが可能となる。よって、従来のような素子特性のプラズマ工程への依存を解消し、安定した素子特性を得ることが可能となる。
本発明の第１の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図２に続く工程を表す断面図である。 チャネル領域および低抵抗領域のＥＤＸ解析結果を表す図である。 図１に示した薄膜トランジスタの特性を従来と対比して表す図である。 本発明の第２の実施の形態に係る薄膜トランジスタの低抵抗領域のアルミニウム濃度の測定結果を表す図である。 変形例１に係る薄膜トランジスタの構造を表す断面図である。 図７に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 本発明の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。 図９に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図１０に続く工程を表す断面図である。 変形例２に係る薄膜トランジスタの構造を表す断面図である。 図１２に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 本発明の第３の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 島状高抵抗膜の一例を表す断面図である。 島状高抵抗膜の他の例を表す断面図である。 島状高抵抗膜の大きさを説明するための図である。 図１４に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図１８に示した工程を詳しく説明するための断面図である。 ソントンのモデルを表す図である。 図１４に示した薄膜トランジスタの特性を従来と対比して表す図である。 高抵抗膜の厚みを異ならせた場合の薄膜トランジスタの特性を表す図である。 変形例３に係る薄膜トランジスタの製造方法を工程順に表す断面図である。 図２３に続く工程を表す断面図である。 変形例４に係る薄膜トランジスタの製造方法を工程順に表す断面図である。 図２５に続く工程を表す断面図である。 本発明の第４の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図２７に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図２８に続く工程を表す断面図である。 適用例１に係る表示装置の回路構成を表す図である。 図３０に示した画素駆動回路の一例を表す等価回路図である。 適用例２の外観を表す斜視図である。 （Ａ）は適用例３の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例４の外観を表す斜視図である。 適用例５の外観を表す斜視図である。 （Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 図１に示した薄膜トランジスタの変形例を表す断面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（トップゲート薄膜トランジスタ；金属の酸化を利用して低抵抗領域を形成した例）
２．第２の実施の形態（トップゲート薄膜トランジスタ；ドーパントを利用して低抵抗領域を形成した例）
３．変形例１（トップゲート薄膜トランジスタ；高抵抗膜を除去した例）
４．第３の実施の形態（ボトムゲート薄膜トランジスタ；高抵抗膜を残した例）
５．変形例２（ボトムゲート薄膜トランジスタ；高抵抗膜を除去した例）
６．第４の実施の形態（トップゲート薄膜トランジスタ；高抵抗膜を島状とする例）
７．変形例３（金属膜を島状にパターニングしたのちに酸化させて高抵抗膜とする製造方法の例）
８．変形例４（金属膜を酸化させて高抵抗膜としたのちに島状にパターニングする製造方法の例）
９．第５の実施の形態（ボトムゲート薄膜トランジスタ；高抵抗膜を島状とした例）
１０．適用例
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、液晶ディスプレイや有機ＥＬディスプレイなどの駆動素子として用いられるものであり、例えば、基板１１に酸化物半導体膜２０，ゲート絶縁膜３０，ゲート電極４０，高抵抗膜５０，層間絶縁膜６０，ソース電極７０Ｓおよびドレイン電極７０Ｄがこの順に積層されたトップゲート型（スタガ型）の構成を有している。
基板１１は、例えば、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜２０を成膜するため、安価なプラスチックフィルムを用いることができる。また、基板１１は、目的に応じて、ステンレス鋼（ＳＵＳ）などの金属基板であってもよい。
酸化物半導体膜２０は、基板１１上に、ゲート電極４０およびその近傍を含む島状に設けられ、薄膜トランジスタ１の活性層としての機能を有するものである。酸化物半導体膜２０は、例えば厚みが５０ｎｍ程度であり、ゲート電極４０に対向してチャネル領域２０Ａを有している。チャネル領域２０Ａ上には、ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で設けられており、チャネル領域２０Ａの一方の側にはソース領域２０Ｓ、他方の側にはドレイン領域２０Ｄがそれぞれ設けられている。
チャネル領域２０Ａは、酸化物半導体により構成されている。ここで酸化物半導体とは、インジウム，ガリウム，亜鉛，スズ等の元素と、酸素とを含む化合物である。具体的には、非晶質の酸化物半導体としては、酸化インジウムガリウム亜鉛（ＩＧＺＯ）が挙げられ、結晶性の酸化物半導体としては、酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ），酸化インジウム（ＩｎＯ）等が挙げられる。
ソース領域２０Ｓおよびドレイン領域２０Ｄは、それぞれ、上面から深さ方向における一部に低抵抗領域２１を有している。低抵抗領域２１は、例えば、チャネル領域２０Ａよりも酸素濃度が低いことにより低抵抗化されている。これにより、この薄膜トランジスタ１は、セルフアライン（自己整合）構造を有すると共に特性を安定させることが可能となっている。
低抵抗領域２１に含まれる酸素濃度は、３０％以下であることが望ましい。低抵抗領域２１中の酸素濃度が３０％を超えると、抵抗が高くなってしまうからである。
ソース領域２０Ｓおよびドレイン領域２０Ｄの低抵抗領域２１以外の領域は、チャネル領域２０Ａと同様に酸化物半導体により構成されている。低抵抗領域２１の深さについては後述する。
ゲート絶縁膜３０は、例えば、厚みが３００ｎｍ程度であり、シリコン酸化膜，シリコン窒化膜，シリコン窒化酸化膜または酸化アルミニウム膜などの単層膜または積層膜により構成されている。特に、シリコン酸化膜または酸化アルミニウム膜は、酸化物半導体膜２０を還元させにくいので好ましい。
ゲート電極４０は、薄膜トランジスタ１にゲート電圧を印加し、このゲート電圧により酸化物半導体膜２０中の電子密度を制御する役割を有するものである。ゲート電極４０は、基板１１上の選択的な領域に設けられ、例えば、厚みが１０ｎｍ〜５００ｎｍ、具体的には２００ｎｍ程度であり、モリブデン（Ｍｏ）により構成されている。ゲート電極４０は低抵抗であることが望ましいので、その構成材料としては、例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）などの低抵抗金属が好ましい。また、アルミニウム（Ａｌ）または銅（Ｃｕ）よりなる低抵抗層と、チタン（Ｔｉ）またはモリブデン（Ｍｏ）よりなるバリア層とを組み合わせた積層膜も好ましい。ゲート電極４０の低抵抗化が可能となるからである。
高抵抗膜５０は、層間絶縁膜６０と、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０との間に設けられている。この高抵抗膜５０は、後述する製造工程において低抵抗領域２１に拡散される金属の供給源としての金属膜が酸化されたものであり、例えば、酸化チタン，酸化アルミニウムまたは酸化インジウムにより構成されている。酸化チタン，酸化アルミニウムまたは酸化インジウムよりなる高抵抗膜５０は、外気に対して良好なバリア性を有し、酸化物半導体膜２０の電気的特性を変化させる酸素や水分の影響を低減することが可能である。よって、高抵抗膜５０を設けることにより、薄膜トランジスタ１の電気特性を安定化させることが可能となり、層間絶縁膜６０の効果をより高めることが可能となる。高抵抗膜５０の厚みは、例えば２０ｎｍ以下である。
層間絶縁膜６０は、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に、高抵抗膜５０を間にして設けられている。層間絶縁膜６０は、例えば、厚みが３００ｎｍ程度であり、シリコン酸化膜，酸化アルミニウム膜などの単層膜または積層膜により構成されている。特に、シリコン酸化膜および酸化アルミニウム膜の積層膜とすれば、酸化物半導体膜２０への水分の混入や拡散を抑え、薄膜トランジスタ１の電気的安定性や信頼性を更に高めることが可能となる。
ソース電極７０Ｓおよびドレイン電極７０Ｄは、層間絶縁膜６０および高抵抗膜５０に設けられた接続孔を介して低抵抗領域２１に接続されている。ソース電極７０Ｓおよびドレイン電極７０Ｄは、例えば、厚みが２００ｎｍ程度であり、モリブデン（Ｍｏ）により構成されている。また、ソース電極７０Ｓおよびドレイン電極７０Ｄは、ゲート電極４０と同様に、アルミニウム（Ａｌ）または銅（Ｃｕ）などの低抵抗金属配線により構成されていることが好ましい。更に、アルミニウム（Ａｌ）または銅（Ｃｕ）よりなる低抵抗層と、チタン（Ｔｉ）またはモリブデン（Ｍｏ）よりなるバリア層とを組み合わせた積層膜も好ましい。このような積層膜を用いることにより、配線遅延の少ない駆動が可能となる。
また、ソース電極７０Ｓおよびドレイン電極７０Ｄは、ゲート電極４０直上の領域を回避して設けられていることが望ましい。ゲート電極４０とソース電極７０Ｓおよびドレイン電極７０Ｄとの交差領域に形成される寄生容量を低減することが可能となるからである。
この薄膜トランジスタ１は、例えば次のようにして製造することができる。
図２および図３は、薄膜トランジスタ１の製造方法を工程順に表したものである。まず、基板１１の全面に、例えばスパッタリング法により、上述した材料よりなる酸化物半導体膜２０を、５０ｎｍ程度の厚みで形成する。その際、ターゲットとしては、形成しようとする酸化物半導体膜２０と同一組成のセラミックターゲットを用いる。また、酸化物半導体膜２０中のキャリア濃度はスパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。
次いで、図２（Ａ）に示したように、例えばフォトリソグラフィおよびエッチングにより酸化物半導体膜２０を、チャネル領域２０Ａおよびその一方の側にソース領域２０Ｓ、他方の側にドレイン領域２０Ｄを含む島状に成形する。その際、リン酸と硝酸と酢酸との混合液を用いたウェットエッチングにより加工することが好ましい。リン酸と硝酸と酢酸との混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。
続いて、図２（Ｂ）に示したように、基板１１および酸化物半導体膜２０の全面に、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法等により、シリコン酸化膜または酸化アルミニウム膜などのゲート絶縁材料膜３０Ａを、３００ｎｍ程度の厚みで形成する。シリコン酸化膜はプラズマＣＶＤ法のほか、反応性スパッタリング法により形成することが可能である。また、酸化アルミニウム膜は、反応性スパッタリング法，ＣＶＤ法または原子層成膜法により形成することが可能である。
そののち、同じく図２（Ｂ）に示したように、ゲート絶縁材料膜３０Ａの全面に、例えばスパッタリング法により、モリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム（Ａｌ）等の単層膜または積層膜よりなるゲート電極材料膜４０Ａを、２００ｎｍ程度の厚みで形成する。
ゲート電極材料膜４０Ａを形成したのち、図２（Ｃ）に示したように、例えばフォトリソグラフィおよびエッチングにより、ゲート電極材料膜４０Ａを所望の形状に成形して、酸化物半導体膜２０のチャネル領域２０Ａ上にゲート電極４０を形成する。
引き続き、同じく図２（Ｃ）に示したように、ゲート電極４０をマスクとしてゲート絶縁材料膜３０Ａをエッチングすることによりゲート絶縁膜３０を形成する。このとき、酸化物半導体膜２０をＺｎＯ，ＩＺＯ，ＩＧＯ等の結晶化材料により構成した場合には、ゲート絶縁材料膜３０Ａをエッチングする際に、フッ酸等の薬液を用いて非常に大きなエッチング選択比を維持して容易に加工することが可能となる。これにより、酸化物半導体膜２０のチャネル領域２０Ａ上に、ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で形成される。
ゲート絶縁膜３０およびゲート電極４０を形成したのち、図３（Ａ）に示したように、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に、例えばスパッタリング法により、チタン（Ｔｉ），アルミニウム（Ａｌ）またはインジウム（Ｉｎ）等の酸素と比較的低温で反応する金属よりなる金属膜５０Ａを、例えば５ｎｍ以上１０ｎｍ以下の厚みで形成する。
金属膜５０Ａを形成したのち、熱処理を行うことにより、図３（Ｂ）に示したように、
金属膜５０Ａが酸化されて高抵抗膜５０が形成される。この金属膜５０Ａの酸化反応には、ソース領域２０Ｓおよびドレイン領域２０Ｄに含まれる酸素の一部が利用される。そのため、金属膜５０Ａの酸化の進行に伴って、ソース領域２０Ｓおよびドレイン領域２０Ｄの金属膜５０Ａと接する上面側から、ソース領域２０Ｓおよびドレイン領域２０Ｄ中の酸素濃度が低下していく。これにより、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、チャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１が形成される。
図４は、上述した製造方法と同様にして、金属膜５０Ａの熱処理を行ったのち、チャネル領域２０Ａ、並びにソース領域２０Ｓおよびドレイン領域２０Ｄ中の酸素濃度の深さ方向の依存性をＥＤＸ法（エネルギー分散形Ｘ線分光法）を用いて調べた結果を表したものである。その際、酸化物半導体薄膜２０の材料はＩＧＺＯとし、金属膜５０Ａは厚み５ｎｍのアルミニウム膜とし、熱処理は３００℃のアニールにより行った。
図４に示したように、ソース領域２０Ｓおよびドレイン領域２０Ｄ中の酸素濃度は、深さ方向の全体にわたって、チャネル領域２０Ａ中の酸素濃度よりも低くなっていることが分かる。中でも特に深さ１０ｎｍ以内の領域では、チャネル領域２０Ａ中の酸素濃度と、ソース領域２０Ｓおよびドレイン領域２０Ｄ中の酸素濃度との差がきわめて明瞭になっている。すなわち、低抵抗領域２１は、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向の一部、具体的には１０ｎｍ以内の領域であることが分かる。
金属膜５０Ａの熱処理としては、例えば、上述したように、３００℃程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、低抵抗領域２１の酸素濃度が低くなりすぎるのを抑え、酸化物半導体膜２０に十分な酸素を供給することが可能となる。よって、後工程で行うアニール工程を削減することが可能となり、工程の簡略化が可能となる。
また、例えば、図３（Ａ）に示した金属膜５０Ａを形成する工程で基板１１の温度を２００℃程度に比較的高い温度とすることにより、図３（Ｂ）に示した熱処理を行わずに低抵抗領域２１を形成することも可能である。この場合には、酸化物半導体膜２０のキャリア濃度をトランジスタとして必要なレベルに低減することが可能である。
金属膜５０Ａは、上述したように１０ｎｍ以下の厚みで形成することが好ましい。金属膜５０Ａの厚みを１０ｎｍ以下とすれば、熱処理により金属膜５０Ａを完全に酸化することが可能となるからである。金属膜５０Ａが完全に酸化されていない場合には、金属膜５０Ａをエッチングにより除去する工程が必要となる。金属膜５０Ａが完全に酸化されて高抵抗膜５０となっている場合には、エッチングして除去する工程は不要となり、製造工程の簡略化が可能となる。金属膜５０Ａを１０ｎｍ以下の厚みで形成した場合、高抵抗膜５０の厚みは結果として２０ｎｍ以下となる。
その際、金属膜５０Ａを酸化させる方法としては、熱処理のほか、水蒸気雰囲気での酸化、またはプラズマ酸化などの方法により酸化を促進させることも可能である。特にプラズマ酸化は、後工程で層間絶縁膜６０をプラズマＣＶＤ法により形成する直前に実施することが可能であり、特に工程を増やす必要がないという利点がある。プラズマ酸化では、例えば、基板１１の温度を２００℃〜４００℃程度にして、酸素や二窒化酸素等の酸素を含むガス雰囲気中でプラズマを発生させて処理することが望ましい。これにより、上述したような外気に対して良好なバリア性を有する高抵抗膜５０を形成することが可能となるからである。
なお、高抵抗膜５０は、酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄ以外に、ゲート絶縁膜３０またはゲート電極４０上などにも形成される。しかし、高抵抗膜５０をエッチングにより除去せずに残しておいてもリーク電流の原因になることはない。
低抵抗領域２１を形成したのち、図３（Ｃ）に示したように、高抵抗膜５０上に、例えばシリコン酸化膜あるいは酸化アルミニウム膜、またはそれらの積層膜よりなる層間絶縁膜６０を、上述した厚みで形成する。その際、シリコン酸化膜はプラズマＣＶＤ法により形成することが可能である。酸化アルミニウム膜は、アルミニウムをターゲットとしたＤＣまたはＡＣ電源による反応性スパッタリング法により形成することが望ましい。高速に成膜することが可能となるからである。
続いて、図１に示したように、例えばフォトリソグラフィおよびエッチングにより、層間絶縁膜６０および高抵抗膜５０に接続孔を形成する。そののち、層間絶縁膜６０の上に、例えばスパッタリング法により、例えばモリブデン（Ｍｏ）膜を２００ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、図１に示したように、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。以上により、図１に示した薄膜トランジスタ１が完成する。
この薄膜トランジスタ１では、図示しない配線層を通じてゲート電極４０に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると、酸化物半導体膜２０のチャネル領域２０Ａ中に電流（ドレイン電流）が生じる。ここでは、酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に、チャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１が設けられているので、素子特性が安定したものとなる。
図５（Ｂ）は、実際に上述した製造方法により低抵抗領域２１を有する薄膜トランジスタ１を作製し、トランジスタ特性を調べた結果を表したものである。その際、金属膜５０Ａとしては厚み５ｎｍのアルミニウム膜を用い、熱処理として酸素雰囲気中で３００℃で１時間アニールを行うことにより低抵抗領域２１を形成した。
一方、金属膜の形成および熱処理を行わずに薄膜トランジスタを作製し、トランジスタ特性を調べた。その結果を図５（Ａ）に示す。なお、その際、プラズマ処理は行っていない。
図５（Ａ）および図５（Ｂ）から分かるように、金属膜５０Ａの熱処理により低抵抗領域２１を形成した薄膜トランジスタ１では、金属膜の形成および熱処理を行わなかったものに比べて、トランジスタのオン電流が二桁以上向上した。すなわち、酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に、アルミニウムをドーパントとして含む、またはチャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１を設けることにより、セルフアライン構造により寄生容量を低減すると共に素子特性が安定した薄膜トランジスタ１を実現できることが分かった。
このように本実施の形態の薄膜トランジスタ１では、酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に、チャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１を設けるようにしたので、セルフアライン構造のトップゲート薄膜トランジスタの特性を安定させることが可能となる。よって、この薄膜トランジスタ１を用いてアクティブ駆動方式のディスプレイを構成すれば、寄生容量の小さいセルフアライン構造と共に安定した特性を有する薄膜トランジスタ１により、高品質な表示が可能となり、大画面化、高精細化、ハイフレームレート化に対応可能となる。また、保持容量の小さいレイアウトを適用することが可能となり、画素レイアウトにおける配線の占める割合を小さくすることが可能となる。よって、配線間ショートによる欠陥の発生確率を小さくし、製造歩留まりを高めることが可能となる。
本実施の形態の薄膜トランジスタ１の製造方法では、酸化物半導体膜２０のチャネル領域２０Ａ上にゲート絶縁膜３０およびゲート電極４０をこの順に同一形状で形成したのち、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の上に、金属膜５０Ａを形成し、この金属膜５０Ａに対して熱処理を行うことにより、金属膜５０Ａを酸化により高抵抗膜５０とすると共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向の一部に、チャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１を形成するようにしたので、低抵抗領域２１を、プラズマなどの変動要素の多い工程を使わずに形成可能となる。よって、従来のような素子特性のプラズマ工程への依存を解消し、安定した素子特性を得ることが可能となる。
（第２の実施の形態）
本実施の形態は、低抵抗領域２１の構成および製造方法において上記第１の実施の形態と異なるものである。このことを除いては、本実施の形態の薄膜トランジスタは、図１に示した第１の実施の形態の薄膜トランジスタ１と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。また、第１の実施の形態と重複する工程については、図１ないし図３を参照して説明する。
本実施の形態の薄膜トランジスタは、低抵抗領域２１が、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含むことにより低抵抗化されている。これにより、この薄膜トランジスタ１は、セルフアライン（自己整合）構造を有すると共に特性を安定させることが可能となっている。
ここでアルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ），鉛（Ｐｂ）等の元素は酸化物半導体中に存在する場合には、ドーパントとして働くために酸化物半導体中の電子濃度を増加させることが可能となり、酸化物半導体を低抵抗化することが可能となる。この場合に酸化物半導体を低抵抗化するために必要なドーパント濃度は１×１０19ｃｍ−３以上含まれていることが望ましい。
低抵抗領域２１には、上記の元素の群のうち１種のみを含んでいてもよいし、２種以上を含んでいてもよい。また、低抵抗領域２１に含まれる上記元素のドーパント濃度は、チャネル領域２０Ａよりも高いことが望ましい。
この薄膜トランジスタ１は、例えば、次のようにして製造することができる。
まず、第１の実施の形態と同様にして、図２（Ａ）に示した工程により、酸化物半導体膜２０を形成する。次いで、第１の実施の形態と同様にして、図２（Ｂ）および図２（Ｃ）に示した工程により、酸化物半導体膜２０のチャネル領域２０Ａ上に、ゲート絶縁膜３０およびゲート電極４０をこの順に同一形状で形成する。
続いて、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域２１を形成する。
具体的には、アルミニウム（Ａｌ），インジウム（Ｉｎ）またはチタン（Ｔｉ）の場合には、第１の実施の形態と同様にして、図３（Ａ）および図３（Ｂ）に示した工程により低抵抗領域２１を形成することが可能である。すなわち、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に、ドーパント材料膜として、アルミニウム（Ａｌ），インジウム（Ｉｎ）またはチタン（Ｔｉ）よりなる金属膜５０Ａを形成し、この金属膜５０Ａの熱処理を行うことにより、金属膜５０Ａが酸化されて、酸化アルミニウム，酸化インジウムまたは酸化チタンよりなる高抵抗膜５０が形成される。これと共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、アルミニウム（Ａｌ），インジウム（Ｉｎ）またはチタン（Ｔｉ）をドーパントとして含む低抵抗領域２１が形成される。
また、ホウ素（Ｂ），ガリウム（Ｇａ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ），鉛（Ｐｂ）の場合についても、上述したアルミニウム（Ａｌ）等と同じ工程により低抵抗領域２１を形成することが可能である。すなわち、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に、ドーパント材料膜として、ホウ素（Ｂ），ガリウム（Ｇａ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）または鉛（Ｐｂ）よりなる金属膜５０Ａまたは非金属膜５０Ａを形成する。この非金属膜５０Ａの熱処理を行うことにより、非金属膜５０Ａが酸化されて、酸化ホウ素，酸化ガリウム，シリコン酸化物，ゲルマニウム酸化物，酸化スズまたは酸化鉛よりなる高抵抗膜５０が形成される。これと共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、ホウ素（Ｂ），ガリウム（Ｇａ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）または鉛（Ｐｂ）をドーパントとして含む低抵抗領域２１が形成される。
図６は、実際に上述した製造方法によりアルミニウム（Ａｌ）をドーパントとして含む低抵抗領域２１を形成し、得られた低抵抗領域２１のアルミニウム濃度をＳＩＭＳ法（２次イオン質量分析法）により測定した結果を表したものである。図６から、酸化物半導体の表面付近に最も高濃度のアルミニウムが含まれており、表面から４０ｎｍ深い領域においても酸化物半導体中に１×１０19ｃｍ-３以上のアルミニウムが含まれていることがわかる。
低抵抗領域２１を形成したのち、第１の実施の形態と同様にして、図３（Ｃ）に示した工程により、高抵抗膜５０上に層間絶縁膜６０を形成する。続いて、図１に示したように、例えばフォトリソグラフィおよびエッチングにより層間絶縁膜６０に接続孔を形成する。
そののち、層間絶縁膜６０の上に、例えばスパッタリング法により、例えばモリブデン（Ｍｏ）膜を２００ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、同じく図１に示したように、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。以上により、図１に示した薄膜トランジスタ１が完成する。
この薄膜トランジスタ１では、第１の実施の形態と同様に、ゲート電極４０に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると、酸化物半導体膜２０のチャネル領域２０Ａ中に電流（ドレイン電流）が生じる。ここでは、酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域２１が設けられているので、素子特性が安定したものとなる。
このように本実施の形態の薄膜トランジスタ１では、酸化物半導体膜２０のソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域２１を設けるようにしたので、セルフアライン構造のトップゲート薄膜トランジスタの特性を安定させることが可能となる。よって、この薄膜トランジスタ１を用いてアクティブ駆動方式のディスプレイを構成すれば、寄生容量の小さいセルフアライン構造と共に安定した特性を有する薄膜トランジスタ１により、高品質な表示が可能となり、大画面化、高精細化、ハイフレームレート化に対応可能となる。また、保持容量の小さいレイアウトを適用することが可能となり、画素レイアウトにおける配線の占める割合を小さくすることが可能となる。よって、配線間ショートによる欠陥の発生確率を小さくし、製造歩留まりを高めることが可能となる。
本実施の形態の薄膜トランジスタ１の製造方法では、酸化物半導体膜２０のチャネル領域２０Ａ上にゲート絶縁膜３０およびゲート電極４０をこの順に同一形状で形成したのち、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の上に、ドーパント材料膜として金属膜または非金属膜５０Ａを形成し、この金属膜または非金属膜５０Ａに対して熱処理を行うことにより、金属膜または非金属膜５０Ａを酸化により高抵抗膜５０とすると共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向の一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域２１を形成するようにしたので、低抵抗領域２１を、プラズマなどの変動要素の多い工程を使わずに形成可能となる。よって、従来のような素子特性のプラズマ工程への依存を解消し、安定した素子特性を得ることが可能となる。
（変形例１）
図７は、本発明の変形例１に係る薄膜トランジスタ１Ａの断面構成を表したものである。この薄膜トランジスタ１Ａは、高抵抗膜５０を設けないことによりリーク電流を低減するようにしたことを除いては、上記第１の実施の形態の薄膜トランジスタ１と同様の構成を有し、その作用および効果も同様である。
この薄膜トランジスタ１Ａは、例えば、次のようにして製造することができる。まず、上記第１の実施の形態と同様にして、図２（Ａ）ないし図３（Ｂ）に示した工程により、基板１１に、酸化物半導体膜２０，ゲート絶縁膜３０，ゲート電極４０および金属膜５０Ａを形成し、金属膜５０Ａの熱処理により低抵抗領域２１および高抵抗膜５０を形成する。次いで、図８（Ａ）に示したように、エッチングにより高抵抗膜５０を除去する。その際、塩素等を含むガスを用いたドライエッチング法により、高抵抗膜５０および完全に酸化されなかった金属膜５０Ａを容易に除去することが可能である。続いて、図８（Ｂ）に示したように、第１の実施の形態と同様にして、層間絶縁膜６０を形成する。そののち、図８（Ｃ）に示したように、第１の実施の形態と同様にして、層間絶縁膜６０に接続孔を設けて、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。
（第３の実施の形態）
図９は、本発明の第３の実施の形態に係る薄膜トランジスタ１Ｂの断面構成を表したものである。この薄膜トランジスタ１Ｂは、基板１１上にゲート電極４０，ゲート絶縁膜３０および酸化物半導体膜２０，チャネル保護膜８０，層間絶縁膜６０，ソース電極７０Ｓおよびドレイン電極７０Ｄをこの順に積層したボトムゲート薄膜トランジスタである。このことを除いては、この薄膜トランジスタ１Ｂは、上記第１の実施の形態の薄膜トランジスタ１と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
チャネル保護膜８０は、酸化物半導体膜２０のチャネル領域２０Ａ上に設けられ、例えば、厚みが２００ｎｍ程度であり、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜の単層膜または積層膜により構成されている。
この薄膜トランジスタ１Ｂは、例えば次のようにして製造することができる。なお、第１の実施の形態と同一の工程については第１の実施の形態を参照して説明する。
まず、基板１１上の全面に例えばスパッタリング法や蒸着法を用いて、ゲート電極４０の材料となるモリブデン（Ｍｏ）膜を、例えば２００ｎｍ程度の厚みで形成する。このモリブデン膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、図１０（Ａ）に示したように、ゲート電極４０を形成する。
次いで、同じく図１０（Ａ）に示したように、ゲート電極４０を形成した基板１１の全面に、例えばプラズマＣＶＤ法により、シリコン酸化膜または酸化アルミニウム膜などのゲート絶縁膜３０を、３００ｎｍ程度の厚みで形成する。
次いで、図１０（Ｂ）に示したように、ゲート絶縁膜３０の上に、第１の実施の形態と同様にして、酸化物半導体膜２０を形成する。
続いて、酸化物半導体膜２０およびゲート絶縁膜３０上の全面に、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜の単層膜または積層膜よりなるチャネル保護材料膜を、２００ｎｍ程度の厚みで形成する。そののち、ゲート電極４０をマスクとした裏面露光により、図１０（Ｃ）に示したように、自己整合的にゲート電極４０と近い位置にチャネル保護膜８０を形成する。
チャネル保護膜８０を形成したのち、図１０（Ｄ）に示したように、酸化物半導体膜２０およびチャネル保護膜８０の上に、第１の実施の形態と同様にして、金属膜５０Ａを形成する。
引き続き、図１１（Ａ）に示したように、第１の実施の形態と同様にして、熱処理により、金属膜５０Ａを酸化させて高抵抗膜５０を形成すると共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向の一部に、チャネル領域２０Ａよりも酸素濃度の低い低抵抗領域２１を形成する。
低抵抗領域２１および高抵抗膜５０を形成したのち、図１１（Ｂ）に示したように、第１の実施の形態と同様にして、高抵抗膜５０の上に層間絶縁膜６０を形成する。
層間絶縁膜６０を形成したのち、図１１（Ｃ）に示したように、第１の実施の形態と同様にして、層間絶縁膜６０に接続孔を設け、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。以上により、図９に示した薄膜トランジスタ１Ｂが完成する。
この薄膜トランジスタ１Ｂの作用および効果は、第１の実施の形態と同様である。
（変形例２）
図１２は、変形例２に係る薄膜トランジスタ１Ｃの断面構成を表したものである。この薄膜トランジスタ１Ｃは、高抵抗膜５０を設けないことによりリーク電流を低減するようにしたことを除いては、上記第３の実施の形態の薄膜トランジスタ１Ｂと同様の構成を有し、その作用および効果も同様である。
この薄膜トランジスタ１Ｃは、例えば、次のようにして製造することができる。まず、上記第３の実施の形態と同様にして、図１０（Ａ）ないし図１０（Ｄ）に示した工程により、基板１１に、ゲート電極４０，ゲート絶縁膜３０，酸化物半導体膜２０，チャネル保護膜８０および金属膜５０Ａを形成し、金属膜５０Ａの熱処理により低抵抗領域２１および高抵抗膜５０を形成する。次いで、図１３（Ａ）に示したように、エッチングにより高抵抗膜５０を除去する。続いて、図１３（Ｂ）に示したように、第３の実施の形態と同様にして、層間絶縁膜６０を形成する。そののち、図１３（Ｃ）に示したように、第３の実施の形態と同様にして、層間絶縁膜６０に接続孔を設けて、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。
（第４の実施の形態）
図１４は、本発明の第４の実施の形態に係る薄膜トランジスタの構造を表したものである。この薄膜トランジスタ１Ｄは、高抵抗膜５０が複数の不連続な島状高抵抗膜５１よりなるものであることを除いては、上記第１の実施の形態の薄膜トランジスタ１と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
島状高抵抗膜５１は、例えば、酸化アルミニウムにより構成されている。なお、島状高抵抗膜５１は、必ずしも厚み方向の全部が酸化アルミニウムにより構成されている必要はない。例えば、島状高抵抗膜５１は、図１５に示したように上面のみが酸化アルミニウムよりなる酸化部５３Ａとなっており、それ以外の部分（下部）は金属アルミニウムよりなる未酸化部５３Ｂであってもよい。また、島状高抵抗膜５１は、図１６に示したように上面および側面が酸化アルミニウムよりなる酸化部５３Ａであり、それ以外の部分（中心部）は金属アルミニウムよりなる未酸化部５３Ｂでもよい。
隣接する島状高抵抗膜５１の間には隙間５２があり、この隙間５２により隣接する島状高抵抗膜５１は物理的に互いに分離され、２次元的につながらない島状の構造となっている。そのため、島状高抵抗膜５１同士は面内方向にほとんど電気を流すことがなく、ゲート電極４０からソース電極７０Ｓまたはドレイン電極７０Ｄへの電流リークを遮断することが可能となる。なお、島状高抵抗膜５１や隙間５２の平面形状は特に限定されず、不規則な平面形状であってもよい。
複数の島状高抵抗膜５１は、ゲート電極４０と酸化物半導体膜２０との間（ゲート絶縁膜３０の側面）の少なくとも一か所で、隙間５２により互いに分離されていることが好ましい。換言すれば、島状高抵抗膜５１の最も長い辺は、ゲート絶縁膜３０の厚みよりも短い（島状高抵抗膜５１の最大寸法がゲート絶縁膜３０の厚みよりも小さい）ことが好ましい。後述する製造工程において島状金属膜５１Ａが完全に酸化されず、島状高抵抗膜５１の内部に金属よりなる未酸化部５３Ｂが残存している場合には、例えば図１７に示したように、島状高抵抗膜５１の未酸化部５３Ｂがゲート電極４０の側面と低抵抗領域２１の上面との両方に接触し、ゲート電極４０とソース電極７０Ｓまたはドレイン電極７０Ｄとの間で短絡が生じてしまうおそれがあるからである。
この薄膜トランジスタ１Ｄは、例えば次のようにして製造することができる。
図１８は、図１４に示した薄膜トランジスタ１Ｄの製造方法を工程順に表したものである。なお、第１の実施の形態と同一の工程については図２を参照して説明する。
まず、第１の実施の形態と同様にして、図２（Ａ）に示した工程により、酸化物半導体膜２０を形成する。次いで、第１の実施の形態と同様にして、図２（Ｂ）および図２（Ｃ）に示した工程により、酸化物半導体膜２０のチャネル領域２０Ａ上に、ゲート絶縁膜３０およびゲート電極４０をこの順に同一形状で形成する。
続いて、図１８（Ａ）に示したように、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に、アルミニウム（Ａｌ）よりなる複数の島状金属膜５１Ａよりなる金属膜５０Ａを形成する。図１９（Ａ）は、複数の島状金属膜５１Ａよりなる金属膜５０Ａを拡大して模式的に表したものである。複数の島状金属膜５１Ａの間には隙間５２が生じている。
金属膜５０Ａの形成手法としては真空蒸着またはスパッタリング法が適しているが、複数の島状金属膜５１Ａよりなる金属膜５０Ａを形成する手法として最も適しているのはスパッタリング法である。図２０は、スパッタリング法におけるソントンのモデルを表したものである。図２０において、Ｔは基板温度、Ｔｍは材料の融点を表す。スパッタリング法では、基板の温度およびスパッタガスであるアルゴン（Ａｒ）の圧力を変化させることで、形成される膜の結晶性・粒径分布に違いが生じる。Ｔ／Ｔｍが大きく、アルゴンの圧力が低い場合、すなわちスパッタされる粒子のエネルギーが極めて大きく、かつ基板上で金属膜が動きやすい条件の場合には、ＺＯＮＥ３という状態になり、極めて緻密な膜が形成される。一方、Ｔ／Ｔｍが小さく、アルゴンの圧力が高い条件の場合には、ＺＯＮＥ１という状態になる。このＺＯＮＥ１の状態では、膜を非常に厚くしても粗な状態である。すなわち、初期形成過程では島状の膜を形成することが可能となる。よって、金属膜５０Ａを成膜する際に、基板温度およびアルゴンの圧力を適切に調整することにより、複数の島状金属膜５１Ａよりなる金属膜５０Ａを形成することが可能である。
そののち、図１８（Ｂ）に示したように、第１の実施の形態と同様にして熱処理を行うことにより、金属膜５０Ａの複数の島状金属膜５１Ａが酸化されて、酸化アルミニウムよりなる複数の島状高抵抗膜５１を有する高抵抗膜５０が形成される。これと共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、アルミニウムをドーパントとして含む、またはチャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１が形成される。
図１９（Ｂ）は、金属膜５０Ａの酸化を拡大して模式的に表したものである。金属膜５０Ａの複数の島状金属膜５１Ａは、雰囲気中の酸素Ｏ２および下地である酸化物半導体膜２０中の酸素Ｏを取り込んで酸化する。この際、各島状金属膜５１Ａは、取り込んだ酸素の量に応じて体積が増大する。また、複数の島状金属膜５１Ａよりなる金属膜５０Ａは、酸素と接触する表面積が大きくなるので、より酸化が進みやすくなり、この点からもリークを抑えることが可能となる。一方、酸化物半導体膜２０では、各島状金属膜５１Ａの直下に低抵抗領域２１が形成される。
図１９（Ｃ）は、金属膜５０Ａの酸化により、複数の島状高抵抗膜５１よりなる高抵抗膜５０が形成されると共に、酸化物半導体膜２０に低抵抗領域２１が形成された状態を拡大して模式的に表したものである。島状高抵抗膜５１は酸化により膨張する一方、隙間５２は縮小する。そのため、島状高抵抗膜５１は、隙間５２により隣接する島状高抵抗膜５１と隔てられているものもあるし、隙間５２が消失して隣接する島状高抵抗膜５１とつながるものも存在する。
低抵抗領域２１を形成したのち、第１の実施の形態と同様にして、図１８（Ｃ）に示したように、高抵抗膜５０上に層間絶縁膜６０を形成する。続いて、図１４に示したように、例えばフォトリソグラフィおよびエッチングにより層間絶縁膜６０に接続孔を形成する。
そののち、層間絶縁膜６０の上に、例えばスパッタリング法により、例えばモリブデン（Ｍｏ）膜を２００ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、同じく図１４に示したように、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。
図１９（Ｄ）は、複数の島状高抵抗膜５１の上にソース電極７０Ｓおよびドレイン電極７０Ｄを形成した状態を表したものである。複数の島状高抵抗膜５１は隙間５２により互いに分離されているので、この隙間５２を介して、ソース電極７０Ｓおよびドレイン電極７０Ｄが低抵抗領域２１と接続される。よって、ソース電極７０Ｓおよびドレイン電極７０Ｄと低抵抗領域２１とのコンタクト抵抗が小さくなり、低抵抗領域２１上の島状高抵抗膜５１を除去する工程が不要となる。以上により、図１４に示した薄膜トランジスタ１Ｄが完成する。
この薄膜トランジスタ１Ｄでは、第１の実施の形態と同様に、ゲート電極４０に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると、酸化物半導体膜２０のチャネル領域２０Ａ中に電流（ドレイン電流）が生じる。ここでは、高抵抗膜５０が複数の不連続な島状高抵抗膜５１により構成され、隣接する島状高抵抗膜５１は隙間５２により物理的に互いに分離されているので、島状高抵抗膜５１同士の間にはほとんど電気が流れることがない。よって、ゲート電極４０からソース電極７０Ｓまたはドレイン電極７０Ｄへの電流リークが遮断され、トランジスタ特性が向上する。
図２１（Ａ）は、実際に上述した製造方法により、複数の島状高抵抗膜５１よりなる高抵抗膜５０を有する薄膜トランジスタ１Ｄを作製し、トランジスタ特性を調べた結果を表したものである。その際、まず、ガラス基板よりなる基板１１上に、バッファ層としてＰＥＣＶＤ法により厚み２００ｎｍの酸化シリコン（ＳｉＯ2）膜を形成した。次いで、厚み４０ｎｍのＩｎＧａＺｎＯ膜よりなる酸化物半導体膜２０を形成した。続いて、厚み５ｎｍのアルミニウム膜よりなる金属膜５０Ａを形成した。金属膜５０Ａの成膜条件は、基板温度約１００℃、アルゴン圧力約０．５Ｐａとした。この場合、アルミニウムの融点は６６０℃程度であることから、Ｔ／Ｔｍ＝０．１５となる。アルゴン圧力が低いので、図２０に示したソントンのモデルにおけるＺＯＮＥ Ｔ（transition）で成膜されている可能性が高い。しかしながら、成膜後の金属膜５０Ａの断面を調べたところ、複数の不連続な島状金属膜５１Ａが形成されていることが確認された。なお、アルゴン圧力をもう少し高くすることでＺＯＮＥ１での成膜が可能となり、金属膜５０Ａの厚みを厚くすることが可能となると考えられる。そののち、金属膜５０Ａに対する熱処理として、約３０％の酸素雰囲気中、３００℃で１時間アニールを行うことにより低抵抗領域２１を形成した。
一方、金属膜の形成および熱処理を行わずに薄膜トランジスタを作製し、トランジスタ特性を調べた。その結果を図２１（Ｂ）に示す。
図２１（Ａ）および図２１（Ｂ）から分かるように、複数の島状金属膜５１Ａよりなる金属膜５０Ａの熱処理により低抵抗領域２１を形成すると共に複数の島状高抵抗膜５１よりなる高抵抗膜５０を形成した薄膜トランジスタ１Ｄでは、金属膜の形成および熱処理を行わなかったものに比べて、トランジスタのオン電流が二桁以上向上した。すなわち、高抵抗膜５０を複数の島状高抵抗膜５１よりなるものとした場合にも、第１の実施の形態と同様に、セルフアライン構造により寄生容量を低減すると共に素子特性が安定した薄膜トランジスタ１Ｄを実現できることが分かった。
図２２は、金属膜５０Ａの厚みを５ｎｍおよび１０ｎｍと異ならせることにより、高抵抗膜５０の厚みの異なる薄膜トランジスタ１Ｄを作製し、得られた薄膜トランジスタ１Ｄについて、Ｉｄ（ソース−ドレイン間の電流）およびＩｇ（ゲート−ドレイン間の電流）を調べた結果を表したものである。図２２から分かるように、金属膜５０Ａの厚みを１０ｎｍとした場合には、５ｎｍとした場合に比べてトランジスタのオフ時の電流が大きく、ソース電極７０Ｓとドレイン電極７０Ｄとの間がつながっていることが示唆されている。また、Ｉｇで示すリーク電流が極めて大きく、高抵抗膜５０がリークパスとなっていることが明らかである。すなわち、金属膜５０Ａを５ｎｍ以下の厚みで形成することにより、リークを低減し、トランジスタ特性を向上させることが可能となることが分かった。
このように本実施の形態では、高抵抗膜５０を複数の島状高抵抗膜５１により構成するようにしたので、第１の実施の形態の効果に加えて、リーク電流を低減し、トランジスタ特性を向上させることが可能となる。また、ソース電極７０Ｓおよびドレイン電極７０Ｄと低抵抗領域２１とのコンタクト抵抗を低減することが可能となり、低抵抗領域２１上の島状高抵抗膜５１を除去する工程が不要となるので製造工程が簡素化される。
（変形例３）
図２３および図２４は、変形例３に係る薄膜トランジスタ１Ｄの製造方法を工程順に表したものである。この製造方法は、第４の実施の形態とは高抵抗膜５０を形成する方法が異なるものである。また、第１の実施の形態と製造工程が重複する部分については、図２を参照して説明する。
まず、第１の実施の形態と同様にして、図２（Ａ）に示した工程により、酸化物半導体膜２０を形成する。次いで、第１の実施の形態と同様にして、図２（Ｂ）および図２（Ｃ）に示した工程により、酸化物半導体膜２０のチャネル領域２０Ａ上に、ゲート絶縁膜３０およびゲート電極４０をこの順に同一形状で形成する。
続いて、図２３（Ａ）に示したように、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に、アルミニウム（Ａｌ）よりなる金属膜５０Ａを、一様な連続膜として形成する。
そののち、図２３（Ｂ）に示したように、例えばフォトリソグラフィおよびエッチングにより金属膜５０Ａをパターニングすることにより、金属膜５０Ａを、複数の島状金属膜５１Ａに分割する。複数の島状金属膜５１Ａの間には隙間５２を設け、この隙間５２により複数の島状金属膜５１Ａを物理的に分離する。
複数の島状金属膜５１Ａを形成したのち、図２４（Ａ）に示したように、第１の実施の形態と同様にして熱処理を行うことにより、金属膜５０Ａの複数の島状金属膜５１Ａが酸化されて、酸化アルミニウムよりなる複数の島状高抵抗膜５１を有する高抵抗膜５０が形成される。これと共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、アルミニウムをドーパントとして含む、またはチャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１が形成される。
低抵抗領域２１を形成したのち、第１の実施の形態と同様にして、図２４（Ｂ）に示したように、高抵抗膜５０上に層間絶縁膜６０を形成する。続いて、図１４に示したように、例えばフォトリソグラフィおよびエッチングにより層間絶縁膜６０に接続孔を形成する。
そののち、層間絶縁膜６０の上に、例えばスパッタリング法により、例えばモリブデン（Ｍｏ）膜を２００ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、同じく図１４に示したように、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。複数の島状高抵抗膜５１は隙間５２により互いに分離されているので、この隙間５２を介して、ソース電極７０Ｓおよびドレイン電極７０Ｄが低抵抗領域２１と接続される。よって、ソース電極７０Ｓおよびドレイン電極７０Ｄと低抵抗領域２１とのコンタクト抵抗が小さくなり、低抵抗領域２１上の島状高抵抗膜５１を除去する工程が不要となる。以上により、図１４に示した薄膜トランジスタ１Ｄが完成する。
（変形例４）
図２５および図２６は、変形例４に係る薄膜トランジスタ１Ｄの製造方法を工程順に表したものである。この製造方法は、第４の実施の形態とは高抵抗膜５０を形成する方法が異なるものである。また、第１の実施の形態と製造工程が重複する部分については、図２を参照して説明する。
まず、第１の実施の形態と同様にして、図２（Ａ）に示した工程により、酸化物半導体膜２０を形成する。次いで、第１の実施の形態と同様にして、図２（Ｂ）および図２（Ｃ）に示した工程により、酸化物半導体膜２０のチャネル領域２０Ａ上に、ゲート絶縁膜３０およびゲート電極４０をこの順に同一形状で形成する。
続いて、図２５（Ａ）に示したように、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に、アルミニウム（Ａｌ）よりなる金属膜５０Ａを、一様な連続膜として形成する。
そののち、図２５（Ｂ）に示したように、第１の実施の形態と同様にして熱処理を行うことにより、金属膜５０Ａが酸化されて高抵抗膜５０が形成される。これと共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、アルミニウムをドーパントとして含む、またはチャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１が形成される。
そののち、図２６（Ａ）に示したように、例えばフォトリソグラフィおよびエッチングにより高抵抗膜５０をパターニングすることにより、高抵抗膜５０を、複数の島状高抵抗膜５１に分割する。複数の島状高抵抗膜５１の間には隙間５２を設け、この隙間５２により複数の島状高抵抗膜５１を物理的に分離する。
複数の島状高抵抗膜５１を形成したのち、第１の実施の形態と同様にして、図２６（Ｂ）に示したように、高抵抗膜５０上に層間絶縁膜６０を形成する。続いて、図１４に示したように、例えばフォトリソグラフィおよびエッチングにより層間絶縁膜６０に接続孔を形成する。
そののち、層間絶縁膜６０の上に、例えばスパッタリング法により、例えばモリブデン（Ｍｏ）膜を２００ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、同じく図１４に示したように、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。複数の島状高抵抗膜５１は隙間５２により互いに分離されているので、この隙間５２を介して、ソース電極７０Ｓおよびドレイン電極７０Ｄが低抵抗領域２１と接続される。よって、ソース電極７０Ｓおよびドレイン電極７０Ｄと低抵抗領域２１とのコンタクト抵抗が小さくなり、低抵抗領域２１上の島状高抵抗膜５１を除去する工程が不要となる。以上により、図１４に示した薄膜トランジスタ１Ｄが完成する。
（第５の実施の形態）
図２７は、本発明の第５の実施の形態に係る薄膜トランジスタ１Ｅの構造を表したもの
である。この薄膜トランジスタ１Ｅは、基板１１上にゲート電極４０，ゲート絶縁膜３０および酸化物半導体膜２０，チャネル保護膜８０，層間絶縁膜６０，ソース電極７０Ｓおよびドレイン電極７０Ｄをこの順に積層したボトムゲート薄膜トランジスタである。このことを除いては、この薄膜トランジスタ１Ｅは、上記第３および第４の実施の形態の薄膜トランジスタ１Ｂ，１Ｄと同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
この薄膜トランジスタ１Ｅは、例えば次のようにして製造することができる。なお、第１または第３の実施の形態と同一の工程については第１または第３の実施の形態を参照して説明する。
まず、第３の実施の形態と同様にして、図１０（Ａ）に示した工程により、図２８（Ａ）に示したように、基板１１上にゲート電極４０およびゲート絶縁膜３０を順に形成する。
次いで、第３の実施の形態と同様にして、図１０（Ｂ）に示した工程により、図２８（Ｂ）に示したように、ゲート絶縁膜３０の上に酸化物半導体膜２０を形成する。
続いて、第３の実施の形態と同様にして、図１０（Ｃ）に示した工程により、図２８（Ｃ）に示したように、酸化物半導体膜２０上にチャネル保護膜８０を形成する。
そののち、第４の実施の形態と同様にして、図１８（Ａ）に示した工程により、図２８（Ｄ）に示したように、酸化物半導体膜２０，チャネル保護膜８０およびゲート絶縁膜３０の上に、複数の島状金属膜５１Ａよりなる金属膜５０Ａを形成する。
引き続き、第４の実施の形態と同様にして、図１８（Ｂ）に示した工程により、図２９（Ａ）に示したように、熱処理により、金属膜５０Ａの複数の島状金属膜５１Ａを酸化させて、複数の島状高抵抗膜５１よりなる高抵抗膜５０を形成する。これと同時に、ソース領域２０Ａおよびドレイン領域２０Ｄの上面から深さ方向の一部または全部に、チャネル領域２０Ａよりも酸素濃度の低い低抵抗領域２１を形成する。
低抵抗領域２１および高抵抗膜５０を形成したのち、図２９（Ｂ）に示したように、第１の実施の形態と同様にして、高抵抗膜５０の上に層間絶縁膜６０を形成する。
層間絶縁膜６０を形成したのち、図２９（Ｃ）に示したように、第１の実施の形態と同様にして、層間絶縁膜６０に接続孔を設け、ソース電極７０Ｓおよびドレイン電極７０Ｄを低抵抗領域２１に接続する。以上により、図２７に示した薄膜トランジスタ１Ｅが完成する。
＜適用例１＞
図３０は、この薄膜トランジスタ１を駆動素子として備えた表示装置の回路構成を表すものである。表示装置９０は、例えば液晶ディスプレイや有機ＥＬディスプレイなどであり、駆動パネル９１上に、マトリクス状に配設された複数の画素１０Ｒ，１０Ｇ，１０Ｂと、これらの画素１０Ｒ，１０Ｇ，１０Ｂを駆動するための各種駆動回路とが形成されたものである。画素１０Ｒ，１０Ｇ，１０Ｂはそれぞれ、赤色（Ｒ：Red ），緑色（Ｇ：Green ）および青色（Ｂ：Blue）の色光を発する液晶表示素子や有機ＥＬ素子などである。これら３つの画素１０Ｒ，１０Ｇ，１０Ｂを一つのピクセルとして、複数のピクセルにより表示領域１１０が構成されている。駆動パネル９１上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０と、画素駆動回路１５０とが配設されている。この駆動パネル９１には、図示しない封止パネルが貼り合わせられ、この封止パネルにより画素１０Ｒ，１０Ｇ，１０Ｂおよび上記駆動回路が封止されている。
図３１は、画素駆動回路１５０の等価回路図である。画素駆動回路１５０は、上記薄膜トランジスタ１，１Ａ〜１Ｅとして、トランジスタＴｒ１，Ｔｒ２が配設されたアクティブ型の駆動回路である。トランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられ、第１の電源ライン（Ｖcc）および第２の電源ライン（ＧＮＤ）の間において、画素１０Ｒ（または画素１０Ｇ，１０Ｂ）がトランジスタＴｒ１に直列に接続されている。このような画素駆動回路１５０では、列方向に信号線１２０Ａが複数配置され、行方向に走査線１３０Ａが複数配置されている。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介してトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介してトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。この表示装置では、トランジスタＴｒ１，Ｔｒ２が、上記実施の形態の薄膜トランジスタ１，１Ａ〜１Ｅにより構成されているので、セルフアライン構造により寄生容量が小さくなっていると共に特性の安定した薄膜トランジスタ１，１Ａ〜１Ｅにより、高品質な表示が可能となる。このような表示装置９０は、例えば次の適用例２〜６に示した電子機器に搭載することができる。
＜適用例２＞
図３２は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。
＜適用例３＞
図３３は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。
＜適用例４＞
図３４は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。
＜適用例５＞
図３５は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。
＜適用例６＞
図３６は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態では、低抵抗領域２１がソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に設けられている場合について説明したが、低抵抗領域２１は、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に設けられていればよい。例えば、低抵抗領域２１は、図３７に示したように、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における全部に設けられていてもよい。
また、例えば、上記実施の形態では、酸化物半導体膜２０が基板１１上に直接設けられている場合について説明したが、酸化物半導体２０は、基板１１上に、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜などの絶縁膜を間にして設けられていてもよい。これにより、基板１１から酸化物半導体膜２０に不純物や水分などが拡散することを抑えることが可能となる。
更に、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
加えて、本発明は、液晶ディスプレイおよび有機ＥＬディスプレイのほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
１…薄膜トランジスタ、１１…基板、２０…酸化物半導体薄膜、２０Ａ…チャネル領域、２０Ｓ…ソース領域、２０Ｄ…ドレイン領域、２１…低抵抗領域、３０…ゲート絶縁膜、４０…ゲート電極、５０Ａ…金属膜、５０…高抵抗膜、５０Ａ…金属膜、５１…島状高抵抗膜、５１Ａ…島状金属膜、６０…層間絶縁膜、７０Ｓ…ソース電極、７０Ｄ…ドレイン電極、８０…チャネル保護膜、９０…表示装置、９１…駆動パネル、１０Ｒ，１０Ｇ，１０Ｂ…画素、１１０…表示領域、１２０…信号線駆動回路、１３０…走査線駆動回路、１５０…画素駆動回路、Ｔｒ１，Ｔｒ２…トランジスタ。

Claims (16)

  1. ゲート電極と、
    前記ゲート電極に対向してチャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有し、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を有する酸化物半導体膜と、
    前記低抵抗領域に接続されたソース電極およびドレイン電極と、
    前記酸化物半導体膜の前記低抵抗領域側の表面に設けられ、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種の酸化物よりなる高抵抗膜と
    を備えた薄膜トランジスタ。
  2. 前記高抵抗膜は、複数の島状高抵抗膜よりなる
    請求項１記載の薄膜トランジスタ。
  3. 前記複数の島状高抵抗膜は、前記ゲート電極と前記酸化物半導体膜との間の少なくとも一か所で互いに分離されている
    請求項２記載の薄膜トランジスタ。
  4. 前記酸化物半導体膜は基板上に設けられ、
    前記酸化物半導体膜の前記チャネル領域上にゲート絶縁膜および前記ゲート電極がこの順に同一形状で設けられ、
    前記酸化物半導体膜，前記ゲート絶縁膜および前記ゲート電極の表面に前記高抵抗膜および層間絶縁膜がこの順に設けられ、
    前記層間絶縁膜または前記高抵抗膜に設けられた接続孔を介して前記ソース電極および前記ドレイン電極が前記低抵抗領域に接続されている
    請求項１ないし３のいずれか１項に記載の薄膜トランジスタ。
  5. ゲート電極と、
    前記ゲート電極に対向してチャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有し、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に、前記チャネル領域よりも酸素濃度が低い低抵抗領域を有する酸化物半導体膜と、
    前記低抵抗領域に接続されたソース電極およびドレイン電極と、
    前記酸化物半導体膜の前記低抵抗領域側の表面に設けられ、酸化チタン，酸化アルミニウムまたは酸化インジウムよりなると共に、複数の島状高抵抗膜よりなる高抵抗膜と
    を備えた薄膜トランジスタ。
  6. 前記低抵抗領域は、前記ソース領域および前記ドレイン領域の上面から深さ方向に１０ｎｍ以内の領域である
    請求項５記載の薄膜トランジスタ。
  7. 前記複数の島状高抵抗膜は、前記ゲート電極と前記酸化物半導体膜との間の少なくとも一か所で互いに分離されている
    請求項５または６に記載の薄膜トランジスタ。
  8. 前記酸化物半導体膜は基板上に設けられ、
    前記酸化物半導体膜の前記チャネル領域上にゲート絶縁膜および前記ゲート電極がこの順に同一形状で設けられ、
    前記酸化物半導体膜，前記ゲート絶縁膜および前記ゲート電極の表面に前記高抵抗膜および層間絶縁膜がこの順に設けられ、
    前記層間絶縁膜または前記高抵抗膜に設けられた接続孔を介して前記ソース電極および前記ドレイン電極が前記低抵抗領域に接続されている
    請求項５ないし７のいずれか１項に記載の薄膜トランジスタ。
  9. 基板に、チャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜のチャネル領域上にゲート絶縁膜およびゲート電極をこの順に同一形状で形成する工程と、
    前記酸化物半導体膜，前記ゲート絶縁膜および前記ゲート電極の上に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種よりなるドーパント材料膜としての金属膜または非金属膜を形成する工程と、
    熱処理により前記ドーパント材料膜を酸化させて高抵抗膜とすると共に、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を形成する工程と、
    前記低抵抗領域にソース電極およびドレイン電極を接続する工程と
    を含む薄膜トランジスタの製造方法。
  10. 前記熱処理を酸化性のガス雰囲気中で行う
    請求項９記載の薄膜トランジスタの製造方法。
  11. 前記金属膜を形成する工程において、複数の島状金属膜よりなる金属膜を形成したのち、
    前記低抵抗領域を形成する工程において、熱処理により前記金属膜を酸化させて、複数の島状高抵抗膜よりなる前記高抵抗膜とする
    請求項１０記載の薄膜トランジスタの製造方法。
  12. 基板に、チャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜のチャネル領域上にゲート絶縁膜およびゲート電極をこの順に同一形状で形成する工程と、
    前記酸化物半導体膜，前記ゲート絶縁膜および前記ゲート電極の上に複数の島状金属膜よりなる金属膜を形成する工程と、
    熱処理により前記金属膜を酸化させて、複数の島状高抵抗膜よりなる高抵抗膜とすると共に、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に、前記チャネル領域よりも酸素濃度が低い低抵抗領域を形成する工程と、
    前記低抵抗領域にソース電極およびドレイン電極を接続する工程と
    を含む薄膜トランジスタの製造方法。
  13. 前記金属膜を、チタン（Ｔｉ），アルミニウム（Ａｌ）またはインジウム（Ｉｎ）により構成する
    請求項１２記載の薄膜トランジスタの製造方法。
  14. 前記熱処理を酸化性のガス雰囲気中で行う
    請求項１３記載の薄膜トランジスタの製造方法。
  15. 複数の画素および前記複数の画素を駆動するための薄膜トランジスタを備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極に対向してチャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有し、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を有する酸化物半導体膜と、
    前記低抵抗領域に接続されたソース電極およびドレイン電極と、
    前記酸化物半導体膜の前記低抵抗領域側の表面に設けられ、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種の酸化物よりなる高抵抗膜と
    を備えた表示装置。
  16. 複数の画素および前記複数の画素を駆動するための薄膜トランジスタを備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極に対向してチャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有し、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に、前記チャネル領域よりも酸素濃度が低い低抵抗領域を有する酸化物半導体膜と、
    前記低抵抗領域に接続されたソース電極およびドレイン電極と、
    前記酸化物半導体膜の前記低抵抗領域側の表面に設けられ、酸化チタン，酸化アルミニウムまたは酸化インジウムよりなると共に、複数の島状高抵抗膜よりなる高抵抗膜と
    を備えた表示装置。
JP2010245035A 2010-03-30 2010-11-01 薄膜トランジスタおよびその製造方法、並びに表示装置 Active JP5708910B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010245035A JP5708910B2 (ja) 2010-03-30 2010-11-01 薄膜トランジスタおよびその製造方法、並びに表示装置
CN201110067996.4A CN102208452B (zh) 2010-03-30 2011-03-21 薄膜晶体管及其制造方法、以及显示装置
KR1020110025260A KR20110109885A (ko) 2010-03-30 2011-03-22 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치
US13/053,997 US9859437B2 (en) 2010-03-30 2011-03-22 Thin-film transistor, method of manufacturing the same, and display device
KR1020170126056A KR101847355B1 (ko) 2010-03-30 2017-09-28 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치
US15/813,735 US10763371B2 (en) 2010-03-30 2017-11-15 Thin-film transistor, method of manufacturing the same, and display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010079293 2010-03-30
JP2010079293 2010-03-30
JP2010245035A JP5708910B2 (ja) 2010-03-30 2010-11-01 薄膜トランジスタおよびその製造方法、並びに表示装置

Publications (3)

Publication Number Publication Date
JP2011228622A JP2011228622A (ja) 2011-11-10
JP2011228622A5 JP2011228622A5 (ja) 2013-11-28
JP5708910B2 true JP5708910B2 (ja) 2015-04-30

Family

ID=44697196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010245035A Active JP5708910B2 (ja) 2010-03-30 2010-11-01 薄膜トランジスタおよびその製造方法、並びに表示装置

Country Status (4)

Country Link
US (2) US9859437B2 (ja)
JP (1) JP5708910B2 (ja)
KR (2) KR20110109885A (ja)
CN (1) CN102208452B (ja)

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
CN103053014B (zh) * 2010-08-07 2016-03-16 夏普株式会社 薄膜晶体管基板和具备它的液晶显示装置
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9190526B2 (en) * 2011-04-18 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor, display panel, and method for fabricating thin film transistor
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
KR20130055521A (ko) * 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102084274B1 (ko) * 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6080563B2 (ja) * 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
TW201338173A (zh) 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
JP6019331B2 (ja) * 2012-03-05 2016-11-02 株式会社Ｊｏｌｅｄ トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP6142136B2 (ja) * 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
CN102646632B (zh) 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6087672B2 (ja) * 2012-03-16 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
WO2013150981A1 (ja) * 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
CN104272461B (zh) * 2012-05-09 2017-08-08 Imec 非营利协会 用于增加金属氧化物半导体层的电导率的方法
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR101957972B1 (ko) * 2012-06-05 2019-07-04 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102037646B1 (ko) 2012-06-15 2019-10-28 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014046480A1 (ko) 2012-09-18 2014-03-27 주식회사 엘지화학 투명 전도성막 및 이의 제조방법
KR102009017B1 (ko) * 2012-09-28 2019-10-23 엘지디스플레이 주식회사 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
JP2014093433A (ja) 2012-11-05 2014-05-19 Sony Corp 半導体装置、表示装置および電子機器
KR102072800B1 (ko) 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103022149B (zh) 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9466725B2 (en) * 2013-01-24 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5948427B2 (ja) 2013-03-18 2016-07-06 パナソニック株式会社 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
KR102123529B1 (ko) 2013-03-28 2020-06-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103219391B (zh) * 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102107535B1 (ko) 2013-04-18 2020-05-29 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI506797B (zh) * 2013-06-21 2015-11-01 Ye Xin Technology Consulting Co Ltd 薄膜晶體管及其製造方法
KR102080482B1 (ko) * 2013-07-23 2020-02-24 엘지디스플레이 주식회사 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
JP6426177B2 (ja) * 2013-07-24 2018-11-21 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体薄膜トランジスタの製造方法
KR20150028449A (ko) * 2013-09-06 2015-03-16 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR102225594B1 (ko) 2013-09-12 2021-03-09 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN105493242B (zh) * 2013-09-26 2021-02-09 英特尔公司 在微电子器件中形成低带隙源极和漏极结构的方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
KR102207916B1 (ko) * 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102080484B1 (ko) * 2013-10-31 2020-02-24 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
KR102162885B1 (ko) * 2013-11-25 2020-10-08 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
CN111129039B (zh) 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102345617B1 (ko) 2014-01-13 2022-01-03 삼성디스플레이 주식회사 표시패널
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN110867469B (zh) 2014-03-17 2023-12-29 三星显示有限公司 有机el显示装置
WO2016009715A1 (ja) * 2014-07-16 2016-01-21 株式会社Ｊｏｌｅｄ トランジスタ、表示装置および電子機器
JP2016025100A (ja) * 2014-07-16 2016-02-08 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP6527416B2 (ja) 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104143533B (zh) * 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
JP6519073B2 (ja) 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP2016111105A (ja) 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP6444745B2 (ja) * 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法
JP6430302B2 (ja) * 2015-03-13 2018-11-28 東芝メモリ株式会社 不揮発性半導体記憶装置
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
WO2017013691A1 (ja) 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102477631B1 (ko) 2015-12-09 2022-12-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20170080320A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
JP6539873B2 (ja) 2016-03-16 2019-07-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
JP2017175022A (ja) * 2016-03-24 2017-09-28 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
US10109650B2 (en) 2016-04-01 2018-10-23 Joled Inc. Semiconductor device and active matrix substrate using semiconductor device
CN105742240B (zh) * 2016-04-05 2019-09-13 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6563367B2 (ja) 2016-06-15 2019-08-21 株式会社Ｊｏｌｅｄ アクティブマトリクス基板、アクティブマトリクス基板の製造方法および表示装置
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
CN106129086B (zh) * 2016-07-21 2019-04-30 深圳市华星光电技术有限公司 Tft基板及其制作方法
KR102471021B1 (ko) 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102618961B1 (ko) 2016-09-30 2024-01-02 삼성디스플레이 주식회사 트랜지스터 기판, 표시 장치, 및 트랜지스터 기판 제조 방법
CN108305874B (zh) 2017-01-12 2022-03-08 株式会社日本有机雷特显示器 半导体装置
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
US11315961B2 (en) 2017-03-17 2022-04-26 Ricoh Company, Ltd. Field-effect transistor, method for producing same, display element, display device, and system
TW201901971A (zh) * 2017-05-12 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
JPWO2018215878A1 (ja) * 2017-05-26 2020-03-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2018206828A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107293493A (zh) 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
KR102621455B1 (ko) 2017-06-27 2024-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101979308B1 (ko) * 2017-08-03 2019-08-28 고려대학교 산학협력단 산화물 박막 트랜지스터 및 이의 제조방법
US11626037B2 (en) 2017-08-04 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP7175900B2 (ja) 2017-09-01 2022-11-21 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
KR102512106B1 (ko) 2017-09-01 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
WO2019048983A1 (ja) 2017-09-05 2019-03-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US20200266289A1 (en) 2017-09-05 2020-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
JP7198214B2 (ja) 2017-10-20 2022-12-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7109902B2 (ja) * 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20200077532A (ko) 2017-11-02 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6542329B2 (ja) * 2017-11-14 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
JP6896020B2 (ja) * 2017-11-14 2021-06-30 株式会社半導体エネルギー研究所 半導体装置
US11349032B2 (en) 2017-12-22 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200101964A (ko) 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102588958B1 (ko) 2018-01-19 2023-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20200138224A (ko) 2018-03-02 2020-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP7242633B2 (ja) 2018-03-16 2023-03-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US10854612B2 (en) * 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
WO2019180539A1 (ja) 2018-03-23 2019-09-26 株式会社半導体エネルギー研究所 半導体装置
JP2019169606A (ja) * 2018-03-23 2019-10-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2019186315A1 (ja) 2018-03-29 2019-10-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111902856A (zh) * 2018-03-30 2020-11-06 株式会社半导体能源研究所 显示装置
JP7275112B2 (ja) 2018-04-20 2023-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6795543B2 (ja) * 2018-04-27 2020-12-02 株式会社Ｊｏｌｅｄ 半導体装置の製造方法
CN112385021A (zh) 2018-06-29 2021-02-19 株式会社半导体能源研究所 半导体装置的制造方法
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2020027862A (ja) * 2018-08-10 2020-02-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20200050266A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 패널, 전자장치 및 트랜지스터
CN109860118B (zh) * 2018-12-18 2021-01-15 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
KR20210127183A (ko) 2019-02-15 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2020202286A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示デバイス、表示デバイスの製造方法
JP7284986B2 (ja) * 2019-04-08 2023-06-01 株式会社Joled 半導体装置および表示装置
WO2020231398A1 (en) 2019-05-13 2020-11-19 Hewlett-Packard Development Company, L.P. Thin-film transistors
US20220238724A1 (en) * 2019-06-04 2022-07-28 Sakai Display Products Corporation Thin film transistor and manufacturing method of same, and display device
US11251268B2 (en) * 2020-01-28 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with doped structure
CN114388625A (zh) * 2020-10-19 2022-04-22 华为技术有限公司 一种薄膜晶体管及其制作方法、驱动基板和电子设备
JPWO2022106953A1 (ja) 2020-11-17 2022-05-27

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3084300A (en) * 1961-02-17 1963-04-02 Micro Systems Inc Semiconductor strain gauge
JPH02256248A (ja) * 1989-03-29 1990-10-17 Canon Inc 薄膜半導体素子の製造方法
US5079476A (en) * 1990-02-09 1992-01-07 Motorola, Inc. Encapsulated field emission device
JPH0945925A (ja) * 1995-07-31 1997-02-14 Sanyo Electric Co Ltd トランジスタの製造方法，薄膜トランジスタの製造方法，表示装置
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR100574297B1 (ko) * 2004-09-24 2006-04-27 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN101680081B (zh) * 2007-03-20 2012-10-31 出光兴产株式会社 溅射靶、氧化物半导体膜及半导体器件
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP2009147192A (ja) * 2007-12-17 2009-07-02 Fujifilm Corp 結晶性無機膜とその製造方法、半導体装置
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5363009B2 (ja) * 2008-02-29 2013-12-11 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010056437A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 半導体装置の製造方法および半導体装置
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP4941507B2 (ja) 2009-05-27 2012-05-30 沖電気工業株式会社 負荷分散制御装置、プログラム及び方法、並びに、負荷分散装置及び情報処理装置
KR101763126B1 (ko) * 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US10763371B2 (en) 2020-09-01
US20180076330A1 (en) 2018-03-15
KR20170117928A (ko) 2017-10-24
CN102208452B (zh) 2015-07-08
US20110240998A1 (en) 2011-10-06
KR101847355B1 (ko) 2018-04-09
CN102208452A (zh) 2011-10-05
KR20110109885A (ko) 2011-10-06
JP2011228622A (ja) 2011-11-10
US9859437B2 (en) 2018-01-02

Similar Documents

Publication Publication Date Title
JP5708910B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
US9006734B2 (en) Thin film transistor, method of manufacturing the same, and display unit
TWI479662B (zh) 薄膜電晶體及顯示裝置
US9209026B2 (en) Method of fabricating a thin-film device
JP5685989B2 (ja) 表示装置および電子機器
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
JP2011187506A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5743064B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2010205987A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
TW201145520A (en) Thin film transistor, display device, and electronic unit
JP2012160679A (ja) 薄膜トランジスタ、表示装置および電子機器
TW201005950A (en) Thin film transistor and method of manufacturing the same
JP2012169344A (ja) 薄膜トランジスタならびに表示装置および電子機器
JP2011155061A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器
WO2017018271A1 (ja) 半導体装置およびその製造方法
JP2014229814A (ja) 薄膜トランジスタ、表示装置および電子機器
JP2012191008A (ja) 表示装置および電子機器
JP2013211410A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP2012204548A (ja) 表示装置およびその製造方法
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150217

R151 Written notification of patent or utility model registration

Ref document number: 5708910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113