KR102107535B1 - 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치 - Google Patents

박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102107535B1
KR102107535B1 KR1020130043032A KR20130043032A KR102107535B1 KR 102107535 B1 KR102107535 B1 KR 102107535B1 KR 1020130043032 A KR1020130043032 A KR 1020130043032A KR 20130043032 A KR20130043032 A KR 20130043032A KR 102107535 B1 KR102107535 B1 KR 102107535B1
Authority
KR
South Korea
Prior art keywords
region
electrode
light emitting
insulating film
organic light
Prior art date
Application number
KR1020130043032A
Other languages
English (en)
Other versions
KR20140125186A (ko
Inventor
양희원
최천기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130043032A priority Critical patent/KR102107535B1/ko
Priority to US14/034,291 priority patent/US9153700B2/en
Publication of KR20140125186A publication Critical patent/KR20140125186A/ko
Application granted granted Critical
Publication of KR102107535B1 publication Critical patent/KR102107535B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치에 관한 것으로, 본 발명은 본 발명의 일 실시예에 따르면, 기판 상에 산화물 제1 영역 및 제2 영역을 포함하는 반도체 패턴을 형성하는 단계; 상기 산화물 반도체 패턴을 덮도록 상기 기판 상에 절연막을 형성하는 단계; 상기 제2 영역 상부에 있는 상기 절연막을 패터닝을 통해 제거하는 단계; 열처리를 통해 상기 산화물 반도체 패턴의 상기 제1 영역의 캐리어 농도를 증가시키는 단계; 상기 절연막 상에 상기 산화물 반도체 패턴과 절연되고, 상기 제2 영역과 중첩되도록 게이트 전극을 형성하는 단계; 상기 게이트 전극과 절연되고 상기 제1 영역과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함하는 박막 트랜지스터의 제조 방법이 제공된다.

Description

박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치{Method of manufacturing for TFT and TFT thereof, and method of manufacturing for organic luminescence display and organic luminescence display thereof}
본 발명은 산화물 반도체를 포함하는 일 전극을 구비하는 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치에 관한 것이다.
유기발광표시장치, 액정표시장치 등과 같은 평판 표시 장치는 구동을 위해 적어도 하나의 박막 트랜지스터(Thin Film Transistor: TFT) 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판상에 제작된다. 여기서, 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(active layer)과, 채널 영역 상부에 형성되며 게이트 절연막에 의해 활성층과 전기적으로 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막 트랜지스터의 활성층은 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성되는데, 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다. 또한, 저온 폴리 실리콘(low temperature poly-silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되기 때문에 설비 투자 및 관리 비용이 높고 대면적의 기판에 적용이 어려운 문제점이 있다. 이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
산화물 반도체를 사용하는 유기발광표시장치는 탑-게이트 구조를 가질 때 게이트 전극과 소스/드레인 배선 사이에 절연 특성을 위하여 일정 간격의 오프셋(offset)을 가지게 된다. 이러한 오프셋을 가지게 될 영우, 소스/드레인 양단의 저항의 증가로 박막 트랜지스터의 전류 특성이 감소하는 문제점이 존재한다. LTPS 공정을 이용한 기존의 실리콘 반도체에서는 이러한 문제점을 해결하기 위한 방법으로 반도체에 고농도의 도핑을 행함으로써 오믹 콘택층을 형성하였으나, 산화물 반도체의 경우 고농도 도핑 방법이 없어 플라즈마 처리를 통하여 활성층의 캐리어 농도를 높이는 방법을 사용하지만 이 역시 추가적인 마스크 공정이 필요한 문제점이 존재한다.
본 발명의 일 실시예는 열처리를 통해 산화물 반도체의 캐리어 농도를 증가시킴으로써, 활성층의 소스/드레인 영역을 도체화할 수 있는 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따르면, 기판 상에 산화물 제1 영역 및 제2 영역을 포함하는 반도체 패턴을 형성하는 단계; 상기 산화물 반도체 패턴을 덮도록 상기 기판 상에 절연막을 형성하는 단계; 상기 제2 영역 상부에 있는 상기 절연막을 패터닝을 통해 제거하는 단계; 열처리를 통해 상기 산화물 반도체 패턴의 상기 제1 영역의 캐리어 농도를 증가시키는 단계; 상기 절연막 상에 상기 산화물 반도체 패턴과 절연되고, 상기 제2 영역과 중첩되도록 게이트 전극을 형성하는 단계; 상기 게이트 전극과 절연되고 상기 제1 영역과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함하는 박막 트랜지스터의 제조 방법이 제공된다.
본 발명에 있어서, 상기 열처리를 통해 상기 절연막의 수소가 상기 제1 영역으로 확산되는 것을 특징으로 한다.
본 발명에 있어서, 상기 절연막은 SiNx를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 전극을 형성하는 단계는, 상기 산화물 반도체 패턴과 절연시키기 위해 상기 절연막 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 제2 영역과 중첩되도록 게이트 전극을 형성하는 단계; 를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 절연막은 SiO2, Al2O3, CuOx, Tb4O7, Y2O3, Nb2O5, Pr2O3 중 어느 하나를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 산화물 반도체 패턴은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르면, 기판 상에 박막 트랜지스터를 제조하는 단계; 상기 박막 트랜지스터 상에 보호막을 형성하는 단계; 상기 보호막 상에 유기 발광 소자(OLED)를 형성하는 단계; 및 상기 유기 발광 소자를 밀봉하도록 밀봉층을 형성하는 단계; 를 포함하며, 상기 박막 트랜지스터를 제조하는 단계는, 상기 기판 상에 제1 영역 및 제2 영역을 포함하는 산화물 반도체 패턴을 형성하는 단계; 상기 제2 영역을 제외한 제1 영역을 덮도록 상기 기판 상에 절연막을 형성하는 단계; 열처리를 통해 상기 제1 영역의 캐리어 농도를 증가시키는 단계; 상기 절연막 상에 상기 산화물 반도체 패턴과 절연되고 상기 제2 영역과 중첩되도록 게이트 전극을 형성하는 단계; 상기 게이트 전극과 절연되고 상기 제1 영역과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함하는, 유기 발광 표시 장치의 제조 방법이 제공된다.
본 발명에 있어서, 상기 열처리를 통해 상기 절연막의 수소가 상기 제1 영역으로 확산되는 것을 특징으로 한다.
본 발명에 있어서, 상기 절연막은 SiNx를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 전극을 형성하는 단계는, 상기 산화물 반도체 패턴과 절연시키기 위해 상기 절연막 상에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상에 제2 영역과 중첩되도록 게이트 전극을 형성하는 단계; 를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 절연막은 SiO2, Al2O3, CuOx, Tb4O7, Y2O3, Nb2O5, Pr2O3 중 어느 하나를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 산화물 반도체 패턴을 형성하는 단계는, 산화물 반도체를 포함하는 커패시터의 하부 전극도 함께 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 커패시터의 하부 전극은 상기 열처리를 통해 캐리어 농도가 증가하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 전극을 형성하는 단계는, 상기 커패시터의 상부 전극도 함께 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 산화물 반도체 패턴은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르면, 기판 상에 형성되며 제1 영역 및 제2 영역을 포함하고, 열처리에 의해 상기 제1 영역의 캐리어 농도가 증가된 산화물 반도체 패턴; 상기 산화물 반도체 패턴의 상기 제1 영역 상에 형성된 절연막; 상기 산화물 반도체 패턴과 절연되고 상기 제2 영역과 중첩되도록 형성된 게이트 전극; 상기 게이트 전극과 절연되고 상기 제1영역과 접촉하는 소스 전극 및 드레인 전극; 을 포함하며, 상기 제2 영역은 상기 제1 영역들의 사이에 존재하며, 상기 제1 영역보다 저항이 큰 것을 특징으로 한다.
본 발명에 있어서, 제1 영역은 상기 열처리를 통해 상기 절연막의 수소가 상기 제1 영역으로 확산되어 캐리어 농도가 증가된 것을 특징으로 한다.
본 발명에 있어서, 상기 절연막은 SiNx를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따르면, 박막 트랜지스터; 산화물 반도체를 포함하는 하부 전극 및 중간 전극, 상부 전극을 포함하는 커패시터; 화소 전극, 유기 발광층 및 대향 전극을 포함하는 유기 발광 소자; 를 포함하고, 상기 박막 트랜지스터는, 기판 상에 형성되며 산화물 반도체를 포함하고 열처리에 의해 캐리어 농도가 증가된 소스 영역 및 드레인 영역을 포함하는 활성층; 상기 소스 영역 및 드레인 영역 상에 형성된 절연막; 상기 산화물 반도체 패턴과 절연되고 상기 활성층의 채널 영역과 중첩되도록 형성된 게이트 전극; 상기 게이트 전극과 절연되고 상기 소스 영역 및 드레인 영역과 접촉하는 소스 전극 및 드레인 전극; 을 포함하는 유기 발광 표시 장치가 제공된다.
본 발명에 있어서, 상기 절연막은 SiNx인 것을 특징으로 한다.
이상과 같은 본 발명의 일 실시예에 따르면, 열처리 공정을 통해 산화물 반도체를 도체화시켜, 산화물 반도체를 포함하는 활성층을 구비하는 박막 트랜지스터를 탑 게이트 방식으로 구현할 수 있는 특징이 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치(1)의 구조를 개략적으로 나타낸 평면도이다.
도 2는 기존의 유기발광표시장치의 단면을 나타낸 도면이다.
도 3은 도 1의 Ⅰ-Ⅰ’선을 따라 절개한 단면도이다.
도 4 내지 도 10는 도 3에 도시된 유기발광표시장치(1)의 제조공정을 개략적으로 나타내는 단면도이다
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이러한 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 본 명세서에 기재되어 있는 특정 형상, 구조 및 특성은 본 발명의 정신과 범위를 벗어나지 않으면서 일 실시예로부터 다른 실시예로 변경되어 구현될 수 있다. 또한, 각각의 실시예 내의 개별 구성요소의 위치 또는 배치도 본 발명의 정신과 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 행하여지는 것이 아니며, 본 발명의 범위는 특허청구범위의 청구항들이 청구하는 범위 및 그와 균등한 모든 범위를 포괄하는 것으로 받아들여져야 한다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 구성요소를 나타낸다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 여러 실시예에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치(1)의 구조를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 유기발광표시장치(1)는 복수개의 발광화소를 포함하는 제1기판(10), 제1기판(10)과 실링을 통해 합착되는 제2기판(70)을 포함한다.
제1기판(10)에는 박막 트랜지스터, 유기 발광 소자, 커패시터 등이 형성될 수 있다. 또한, 제1기판(10)은 LTPS(crystalline silicon) 기판, 유리 기판 또는 플라스틱 기판 등일 수 있다.
제2기판(70)은 제1기판(10)에 구비된 TFT 및 발광화소 등을 외부 수분, 공기 등으로부터 차단하도록 제1기판(10) 상에 배치되는 봉지기판일 수 있다. 제2기판(70)은 제1기판(10)과 대향되도록 위치하고, 제1기판(10)과 제2기판(70)은 그 가장자리를 따라 배치되는 실링부재(90)에 의해 서로 접합된다. 제2기판(70)은 유리 기판 또는 플라스틱 기판 또는 스테인리스 스틸(Stainless Using Steel; SUS) 기판 일 수 있다.
도시되지 않았으나, 상기 제2기판(70)의 밀봉필름(미도시)을 발광 영역을 밀봉하도록 제1기판 상에 형성함으로써 발광 영역을 외기로부터 보호할 수 있다. 예를 들어, 밀봉필름은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물로 이루어진 막과 에폭시, 폴리이미드와 같은 유기물로 이루어진 막이 교대로 성막된 구조를 취할 수 있다. 다른 예로 밀봉필름은 주석산화물(SnO)과 같은 저융점 유리(low melting glass)를 포함하는 막 구조를 취할 수 있다. 한편, 이는 예시적인 것에 불과하여 반드시 이에 한정되는 것은 아니며 박막(thin film)의 밀봉구조이면 어떠한 것이든 적용 가능하다.
제1기판(10)은 빛이 출사되는 발광영역(DA)과 이 발광영역(DA)의 외곽에 위치한 비발광영역(NDA)을 포함한다. 본 발명의 실시예들에 따르면, 발광영역(DA) 외측의 비발광 영역(NDA)에 실링부재(90)가 배치되어, 제1기판(10)과 제2기판(70)을 접합한다.
상술한 바와 같이, 제1기판(10)의 발광영역(DA)에는 유기발광소자(EL), 이를 구동하는 박막 트랜지스터 및 이들과 전기적으로 연결된 배선이 형성된다. 그리고, 비발광 영역(NDA)에는 발광영역(DA)의 배선으로부터 연장 형성된 패드전극이 위치하는 패드영역(5)이 포함될 수 있다.
도 2은 본 발명의 일 실시예에 따른 박막 트랜지스터와 비교를 위한 비교예를 도시한 것이다.
산화물 반도체를 활성층으로 하는 박막 트랜지스터는 바텀 게이트 타입(bottom gate type)과 탑 게이트 타입(top gate type)으로 구현할 수 있다. 바텀 게이트 타입은 게이트 전극이 활성층보다 아래에 있는 구조이고, 탑 게이트 타입은 게이트 전극이 활성층보다 위에 있는 구조이다.
바텀 게이트 타입은 기생 용량이 커서 표시 장치에 구비되는 박막 트랜지스터에 사용될 경우 소비 전력의 증가, 개구율의 감소 및 데드 스페이스(dead space)의 증가 등의 문제를 야기한다. 따라서, 기생 용량을 줄여 저소비전력, 고해상도를 구현해야 하는 표시 장치에 구비되는 박막 트랜지스터는 탑 게이트 타입으로 하는 것이 좋다. 그러나 산화물 반도체를 활성층으로 하는 박막 트랜지스터의 경우, 산화물 반도체는 실리콘 소재에 비하여 전하의 유효 이동도가 커서 별도의 도핑 공정을 필요로 하지 않는다. 하지만, 도핑 공정이 수행되지 않음으로써, 탑 게이트 타입으로 박막 트랜지스터를 구현하는 경우 소스/드레인 영역과 채널 영역의 구별이 어렵다.
또한, 산화물 반도체를 활성층으로 하는 박막 트랜지스터의 경우 탑 게이트 타입으로 구현하는 경우, 게이트 전극(14)과 소스/드레인 전극(16d/16s) 사이의 절연 특성을 위하여 일정 부분의 오프셋(offset) 영역(12o)이 발생하는 문제가 있다. 산화물 반도체는 실리콘 소재에 비하여 전하의 유효 이동도가 커서, 별도의 도핑 공정을 필요로 하지 않는다. 하지만, 도핑 공정이 수행되지 않음으로써, 탑 게이트 타입으로 박막 트랜지스터를 구현하는 경우 오프셋 영역(12o)이 존재한다. 도 1에 도시된 바와 같이 오프셋 영역(12o)은 게이트 전극(14)과 중첩되는 채널 영역(12c)과 소스/드레인 전극(16s,d)과 접촉하는 소스/드레인 영역(12s,d)사이의 영역을 의미한다. 이렇게 오프셋 영역(12o)이 존재하는 경우 소스/드레인 양단의 저항의 증가로 박막 트랜지스터의 특성이 안정되지 못하는 문제가 있다.
본 발명의 일 실시예에 의하면, 활성층이 산화물 반도체로 이루어지는 탑 게이트 타입의 박막 트랜지스터의 오프셋을 제거하는 방법을 개시하여 위와 같은 문제점을 해결하고자 한다. 아래의 도 4 이하에서는 본 발명의 일 실시예에 따라 발광영역(DA)을 1-1'를 따라 절단한 유기발광표시장치의 절단면을 기준으로 설명하기로 한다.
도 3은 도 1의 Ⅰ-Ⅰ’선을 따라 절개한 단면도이다.
도 3을 참조하면, 유기 발광 표시 장치는 적어도 하나의 박막 트랜지스터 및 커패시터와 박막 트랜지스터와 전기적으로 연결된 유기 발광 소자(OLED)를 포함한다. 박막 트랜지스터, 커패시터 및 유기 발광 소자는 각각 박막 트랜지스터 영역(TFT), 커패시터 영역(CAP), 픽셀 영역(PXL)에 형성된다.
본 발명의 박막 트랜지스터는 탑 게이트 타입을 가지며, 산화물 반도체 패턴으로 이루어진 활성층(102), 활성층(102)과 절연된 게이트 전극(105) 및 게이트 전극(105)과 절연되고 활성층(102)과 접촉하는 소스/드레인 전극(106s/106d)을 순차적으로 포함한다.
본 발명의 산화물 반도체를 포함한 활성층(102)은 소스/드레인 영역(102s/102d) 및 채널 영역(102c)을 포함한다. 소스/드레인 영역(102s/102d)은 소스/드레인 전극(106s/106d)이 컨택하는 영역이다. 도 2의 박막 트랜지스터에서는 산화물 반도체인 활성층(102)에 열처리에 의하여 소스/드레인 영역(102s/102d)에 수소가 유입됨으로써 캐리어 농도가 높아져 도체화된다. 이렇게 본 발명의 박막 트랜지스터는 열처리를 통해 활성층(102)의 일부를 도체화 시킴으로써, 산화물 반도체를 활성층(102)으로 하더라도 오프셋 영역이 존재하지 않는 안정적인 탑 게이트 타입의 박막 트랜지스터를 제조할 수 있다. 결국, 산화물 반도체를 사용하더라도 활성층 영역의 일부가 도체로 작용하여 기생 용량은 작으면서도 개구율은 높고 특성이 안정화된 유기 발광 표시 장치를 유기박막표시장치를 제조할 수 있다.
한편, 커패시터는 하부 전극(112), 중간 전극(115) 및 상부 전극(116)을 포함한다. 본 발명의 하부 전극(112)은 도체화된 산화물 반도체로 이루어지는 것을 특징으로 한다. 보다 상세히, 본 발명의 일 실시예에서는 열처리에 의해 제1 절연막(103)의 수소가 커패시터의 하부 전극(112)으로 확산되므로, 하부 전극(112)은 캐리어 농도가 높아져 도체화된다. 따라서, 본 발명에서의 커패시터는 도체화된 산화물 반도체를 포함하는 하부 전극(112) 및 중간 전극(115)을 양 전극으로 하는 커패시터 외에도 중간 전극(115) 및 상부 전극(116)을 양 전극으로 하는 서브 커패시터를 더 포함한다.
본 발명의 일 실시예에 의하면, 열처리를 통해 오프셋 영역의 캐리어 농도를 증가시켜 접촉 저항을 개선시킴으로써, 산화물 반도체를 이용한 탑 게이트 방식의 박막 트랜지스터의 특성을 향상시킬 수 있다.
도 4 내지 도 10는 도 3에 도시된 유기발광표시장치(1)의 제조공정을 개략적으로 나타내는 단면도이다. 이하에서는 도 3에 도시된 유기발광표시장치(1)의 제조공정을 개략적으로 설명한다.
먼저, 유기 발광 표시 장치를 제조할 기판(100)을 준비한다.
상세히, 기판(100)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(100)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재 또는 금속 재 등, 다양한 재질의 기판을 이용할 수 있다.
한편, 기판(100) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층, 블록킹층, 및/또는 버퍼층과 같은 보조층(101)이 구비될 수 있다. 보조층(101)은 SiO2 및/또는 SiNx 등을 사용하여, PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 형성될 수 있다.
다음으로, 도 5a와 같이 기판상에 전면적으로 산화물 반도체층(122)을 형성한다.
산화물 반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 산화물 반도체는 갈륨(Ga), 인듐(In) 및 아연(Zn) 이 2:2:1의 원자퍼센트(atom%)의 비율로 형성될 수 있다. 그러나 이에 한정되지 않고 산화물 반도체는 사 전계 금속의 산화물인 In-Sn-Ga-Zn-O계나, 삼원계 금속의 산화물인 In-Ga-Zn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, Cd-Sn-O계나, 2원계 금속의 산화물인 In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, Zn-Mg-O계, Sn-Mg-O계, In-Mg-O계나, 1원계 금속 산화물인 In-O계, Sn-O계, Zn-O계, Ti-O계, Cd-O계 등으로 이루어질 수 있다. 여기에서, In-Ga-Zn-O계 산화물 반도체란, 적어도 In과 Ga과 Zn을 포함하는 산화물이고, 그 조성비에 특별히 제한은 없다. 또한,In과 Ga과 Zn 이외의 원소를 포함하다라도 좋다.
산화물 반도체를 활성층으로 하는 박막 트랜지스터는 종래 실리콘(Si) 박막 트랜지스터에 비하여 높은 이동도(mobility)를 가지는 특징이 있어, 이동도 증대를 위한 별도의 이온 주입(ion doping)이 불필요하다. 또한, 산화물 반도체 박막 트랜지스터는 상온에서도 다결정 및 비결정(amorphous)구조를 가지고 있어 별도의 열처리(annealing) 공정이 불필요하여 저온 공정으로도 제작이 가능하다. 또한, 스퍼터링 등의 방법으로도 활성층을 형성할 수 있으므로, 산화물 반도체 박막 트랜지스터는 대면적 기판에도 적용이 가능하며, 재료 자체의 가?이 저렴한 장점이 있다.
다음으로, 도 5b와 같이 산화물 반도체층(122)을 마스크로 패터닝하여 활성층(102) 및 하부 전극(112)을 패터닝한다. 활성층(102)은 트랜지스터 영역(TFT)에 형성되고, 하부 전극(112)은 커패시터 영역(CAP)에 형성된다.
다음으로, 도 6a와 같이 제1 절연막(103)을 기판(100)상에 전면적으로 도포한다.
제1 절연막(103)은 SiNx를 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 형성한다.
다음으로, 도 6b와 같이 제1 절연막(103)의 트랜지스터 영역(TFT)의 일부 영역을 마스크로 패터닝하여 제거한 후, 열처리 공정을 통해 활성층(102)의 일부 영역 및 하부 전극(112)을 도체화시킨다. 상술한 바와 같이, 제1 절연막(103)은 SiNx를 포함하여 형성되고 활성층(102) 및 하부 전극(112)은 산화물 반도체이므로, 열처리 공정을 실시하면 SiNx의 수소가 활성층(102) 및 하부 전극(112)으로 확산되어 산화물 반도체를 도체화시킬 수 있다.
이때, 활성층(102)에서 상부에 제1 절연막(103)이 존재하는 영역은 소스/드레인 영역(102s/102d)이 되고, 제1 절연막(103)이 제거되어 존재하지 않는 영역은 채널 영역(102c)이 된다. 열처리 공정 후, 소스/드레인 영역(102s/102d)은 제1 절연막(103)으로부터 확산된 수소에 의해 캐리어 농도가 증가하여 도체의 성질을 가질 수 있으며, 채널 영역(102c)는 산화물 반도체의 본래 특성을 유지하게 된다. 소스/드레인 영역(102s/102d)의 위치는 활성층(102)의 양단부분으로, 채널 영역(102c)이 아닌 나머지 활성층(102)의 영역으로서 도 2의 오프셋 영역을 포함할 수 있다. 이와 같은 열처리 방법을 통해, 오프셋 영역이 도체화됨으로써 저항이 감소하여 박막 트랜지스터의 특성이 향상될 수 있다.
또한, 커패시터 영역(CAP)에는 제1 절연막(103)이 제거되지 않으므로 하부 전극(112)은 열처리 공정 후 제1 절연막(103)으로부터 확산된 수소에 의해 캐리어 농도가 높아져 도체의 성질을 띄게 된다. 도체화된 하부 전극(112)은 산화물 반도체의 특성과는 달리 게이트 바이어스에 따라 커패시터의 용량이 변화하지 않는다.
다음으로, 도 7과 같이 기판(100) 상에 제2 절연막(104)을 전면적으로 도포한다.
제2 절연막(104)은 박막 트랜지스터의 활성층(102)과 게이트 전극을 절연하며, 커패시터의 하부 전극(112) 및 중간 전극(115) 사이에 배치되어 유전체 역할을 한다. 제2 절연막(104)은 SiO2, Al2O3, CuOx, Tb4O7, Y2O3, Nb2O5, Pr2O3 등에서 선택된 무기 절연 물질을 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 형성한다.
특히, 제2 절연막(104)은 박막 트랜지스터 영역(TFT)의 채널 영역(102c)에 접촉하도록 개재되어 제1 절연막(103)이 패터닝되어 제거된 자리에도 게이트 절연막이 존재하도록 하는 역할을 하며, 커패시터 영역(CAP)에서는 이중 유전물질 중 하나로서 형성된다.
비록 도 6의 설명에서는 제1 절연막(103)을 패터닝 한 후 열처리 공정을 통해 산화물 반도체 패턴의 캐리어 농도를 증가시키는 것으로 표현하였지만, 본 발명의 다른 실시예에 따르면 열처리 공정을 제2 절연막(104)을 형성한 후 실시할 수도 있다. 즉, 활성층(102)의 소스/드레인 영역(102s/102d)의 캐리어 농도를 증가시키는 열처리 공정이 행해지는 순서는 본 발명의 실시예들에 따라 가변될 수 있다.
다음으로, 도 8과 같이 게이트 전극(105) 및 중간 전극(115)을 형성한다.
게이트 전극(105) 및 중간 전극(115)을 형성하기 위해, 기판 상에 도전 물질을 전면적으로 형성하고, 마스크를 사용하여 패터닝하여 트랜지스터 영역(TFT)에 게이트 전극(105)을 생성하고 커패시터 영역(CAP)에 중간 전극(115)을 형성할 수 있다. 게이트 전극(105)은 트랜지스터 영역(TFT)의 활성층(102)의 채널 영역(102c)에 중첩하도록 형성한다. 중간 전극(115)은 커패시터 영역(CAP)에 중첩하도록 형성된다.
게이트 전극(105)과 중간 전극(115)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및 구리(Cu) 중 선택된 하나 이상의 물질을 포함하는 단일 또는 다층의 도전막을 제2 절연막(104) 상에 전면적으로 증착과 같은 방법으로 형성한 후에, 마스크를 이용하여 패터닝하여 형성한다.
다음으로, 도 9과 같이 게이트 전극(105) 및 중간 전극(115)을 덮도록 기판(100) 전면에 층간 절연막(106)을 형성한 후, 박막 트랜지스터 영역(2)의 활성층(102)의 소스/드레인 영역(102s/102d)을 노출하도록, 층간 절연막(106)과 제1 절연막(103), 제2 절연막(104)에 컨택홀을 형성한다.
층간 절연막(106)은 폴리이미드(polyimide), 폴리아마이드(polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성된다. 한편, 층간 절연막(106)은 상기와 같은 유기 절연 물질뿐만 아니라, SiO2, SiNx, Al2O3, CuOx, Tb4O7, Y2O3, Nb2O5, Pr2O3 등에서 선택된 무기 절연 물질로 형성될 수 있음은 물론이다. 또한 층간 절연막(106)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다. 층간 절연막(106)은 충분한 두께로 형성되어, 예컨대 전술한 제1 절연막(103)보다 두껍게 형성될 수 있다. 컨택홀은 마스크를 이용하여 패터닝하여 형성한다.
다음으로, 컨택홀을 통해 활성층(102)의 소스/드레인 영역(102s/102d)와 접촉하도록 소스/드레인 전극(106s/106d)을 형성한다. 커패시터 영역(CAP)에는 층간 절연막(106) 상에 커패시터의 상부 전극(116)을 형성한다.
소스/드레인 전극(106s/106d)과 상부 전극(116)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및 구리(Cu) 중 선택된 하나 이상의 물질을 포함하는 단일 또는 다층의 도전막을 층간 절연막(106) 상에 전면적으로 증착과 같은 방법으로 형성한 후에, 마스크를 이용하여 패터닝하여 형성한다.
다음으로, 다시 도 3을 참고하면, 소스/드레인 전극(106s/106d)과 상부 전극(116) 상에 화소 전극(111), 유기 발광층(113) 및 대향 전극(121)을 포함하는 유기 발광 소자(OLED)를 생성한다. 유기 발광 소자는 픽셀 영역(PXL)에 형성될 수 있다.
보다 상세하게, 소스/드레인 전극(106s/106d)과 상부 전극(116) 상에 보호층(107)을 형성하고, 보호층(107)에 소스/드레인 전극(106s/106d) 중 하나를 노출하는 비아홀을 형성한다. 비아홀은 마스크를 이용하여 패터닝하여 형성한다.
보호층(107)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성되고, 상면이 평탄하게 형성되어 유기 발광 소자(OLED)의 불량을 방지한다.
다음으로, 픽셀 영역(PXL)의 보호층(107) 상에 유기 발광 소자(OLED)가 형성된다. 유기 발광 소자(OLED)는 화소 전극(111) 및 대향 전극(121)으로 이루어지는 양 전극과 양 전극 사이에 개재된 유기 발광 물질을 포함하는 유기 발광층(113)으로 이루어 진다. 여기서, 화소 전극(111)은 애노드로 사용되고, 대향 전극(121)은 캐소드로 사용될 수 있으며, 물론 전극의 극성은 반대로 적용될 수도 있다.
화소 전극(111)은 보호층(107)의 상면에 형성되며, 보호층(107)에 형성된 비아홀을 통해 박막 트랜지스터와 전기적으로 연결된다. 화소 전극(111)은 유기발광표시장치(1)의 발광타입에 따라 다양한 물질로 형성될 수 있다. 예를 들어, 기판(100)의 방향으로 화상이 구현되는 배면발광(bottom-emission) 또는 기판(100)의 방향과 기판(100)의 역방향으로 모두 화상이 구현되는 양면발광(dual-emission)의 경우 화소 전극(111)은 투명한 금속 산화물로 이루어진다. 이러한 화소 전극(111)은 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 도전성 물질(TCO) 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 한편, 기판(100)의 역방향으로 화상이 구현되는 전면발광(top-emission)의 경우 화소 전극(111)은 광을 반사하는 물질로 이루어진 반사전극을 더 포함할 수 있다.
다음으로, 화소 전극(111) 상에 화소 정의막(109), 유기 발광층(113) 및 대향 전극(121)을 형성하는 과정은 계속하여 도 3을 참조하여 설명한다.
화소 전극(111) 상에 화소 정의막(109)을 전면적으로 형성하고, 발광 부를 정의하도록 화소 전극(111)을 노출하는 개구부를 화소 정의막(109)에 형성한다.
다음으로, 개구부를 통해 노출된 화소 전극(111) 상에 발광층을 포함하는 유기 발광층(113)을 형성한다. 유기 발광층(113)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
대향 전극(121)은 기판(100) 전면적으로 증착되어 공통 전극으로 형성될 수 있다. 대향 전극은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 플루오르화리튬(LiF), 및 이들의 화합물을 얇게 증착하여 형성할 수 있다. 물론, 발광 방향에 따라 대향 전극(121) 반사 전극으로 구비될 수도 있고, 반투명 전극으로 구비될 수도 있다.
대향 전극(121) 상에는 대향 전극(121)을 보호하기 위해 무기물을 포함하는 캡핑층이 더 형성될 수 있다.
상술한 실시예에서는 유기 발광층(113)이 개구 내부에 형성되어 각 픽셀별로 별도의 발광 물질이 형성된 경우를 예로 설명하였으나, 본 발명은 이에 한정되지 않는다. 유기 발광층(113)은 픽셀의 위치에 관계 없이 보호층(107) 전체에 공통으로 형성될 수 있다. 이때, 유기 발광층(113)은 예를 들어, 적색, 녹색 및 청색의 빛을 방출하는 발광 물질을 포함하는 층이 수직으로 적층되거나 혼합되어 형성될 수 있다. 물론, 백색광을 방출할 수 있다면 다른 색의 조합이 가능함은 물론이다. 또한, 상기 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나, 컬러 필터를 더 구비할 수 있다.
한편, 기판(100) 상에 형성된 유기 발광 소자(OLED)를 외기로부터 보호하기 위해 유기 발광 소자(OLED)를 덮도록 기판(100)상에 전면적으로 밀봉층(미도시)이 형성된다. 밀봉층은 유기물과 무기물이 교번하여 적층된 구조를 가질 수 있으며, 저융점 무기물이 단일층으로 형성된 구조를 가질 수도 있다.
본 발명에 따른 실시예를 설명하기 위한 도면에는 하나의 박막 트랜지스터와 하나의 커패시터만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 마스크 공정을 늘리지 않는 한, 복수 개의 박막 트랜지스터와 복수 개의 커패시터가 포함될 수 있음은 물론이다.
본 발명의 일 실시예에 의하면, 픽셀 영역(PXL)에는 유기 발광 소자(OLED)가 구비됨으로써, 도 3은 유기 발광 표시 장치로 사용될 수 있다. 그러나, 본 발명의 일 측면은 이에 한정되지 않는다. 예를 들어, 화소 전극과 대향 전극 사이에 액정이 구비되면, 도 3은 액정 표시 장치로 사용될 수도 있을 것이다.
본 발명에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 본 발명의 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 또한, “필수적인”, “중요하게” 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.
본 발명의 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 본 발명에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 발명의 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 본 발명에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 본 발명이 한정되는 것은 아니다. 본 발명에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 본 발명을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 본 발명의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
PXL: 픽셀광 영역 TFT: 박막 트랜지스터 영역
CAP: 커패시터 영역 100: 기판
102s, 102d: 소스/드레인 영역 102c: 채널 영역
102: 활성층 103: 제1 절역층
104: 제2 절연막 105: 게이트 전극
106: 층간 절연막
106s,106d: 소스/드레인 전극 107: 보호층
109: 화소 정의막 111: 화소 전극
112: 하부 전극 113: 유기 발광층
115: 중간 전극 116: 상부 전극
121: 대향 전극 122: 산화물 반도체층

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판 상에 박막 트랜지스터 및 커패시터를 제조하는 단계;
    상기 박막 트랜지스터 상에 보호막을 형성하는 단계;
    상기 보호막 상에 유기 발광 소자(OLED)를 형성하는 단계; 및
    상기 유기 발광 소자를 밀봉하도록 밀봉층을 형성하는 단계;
    를 포함하며,
    상기 박막 트랜지스터 및 상기 커패시터를 제조하는 단계는,
    상기 기판 상에 제1 영역 및 제2 영역을 포함하는 산화물 반도체 패턴 및 산화물 반도체를 포함하는 상기 커패시터의 하부 전극을 형성하는 단계;
    상기 제2 영역을 제외한 제1 영역과 상기 커패시터의 상기 하부 전극을 덮도록 상기 기판 상에 제1 절연막을 형성하는 단계;
    열처리를 통해 상기 제1 영역과 상기 커패시터의 상기 하부 전극의 캐리어 농도를 증가시키는 단계;
    상기 제1 절연막 상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막 상에 상기 산화물 반도체 패턴과 절연되고 상기 제2 영역과 중첩되도록 게이트 전극 및 상기 커패시터의 상기 하부 전극과 중첩되도록 상기 커패시터의 중간 전극을 형성하는 단계;
    상기 게이트 전극과 상기 커패시터의 상기 중간 전극 상에 층간 절연막을 형성하는 단계; 및
    상기 층간 절연막 상에 상기 게이트 전극과 절연되고 상기 제1 절연막 및 상기 제2 절연막을 관통하는 컨택홀을 통해 상기 제1 영역과 접촉하는 소스 전극 및 드레인 전극과 상기 커패시터의 상기 중간 전극과 중첩되도록 상기 커패시터의 상부 전극을 형성하는 단계;
    를 포함하는, 유기 발광 표시 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 열처리를 통해 상기 제1 절연막의 수소가 상기 제1 영역과 상기 커패시터의 상기 하부 전극으로 확산되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  9. 제7항에 있어서,
    상기 제1 절연막은 SiNx를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  10. 삭제
  11. 제7항에 있어서,
    상기 제2 절연막은 SiO2, Al2O3, CuOx, Tb4O7, Y2O3, Nb2O5, Pr2O3 중 어느 하나를 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제7항에 있어서,
    상기 산화물 반도체 패턴은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 박막 트랜지스터;
    커패시터; 및
    화소 전극, 유기 발광층 및 대향 전극을 포함하는 유기 발광 소자;
    를 포함하고,
    상기 박막 트랜지스터는,
    기판 상에 형성되며 산화물 반도체를 포함하고 열처리에 의해 캐리어 농도가 증가된 소스 영역 및 드레인 영역을 포함하는 활성층;
    상기 소스 영역 및 드레인 영역 상에 형성된 제1 절연막;
    상기 제1 절연막 상에 형성된 제2 절연막;
    상기 활성층과 절연되고 상기 활성층의 채널 영역과 중첩되도록 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 층간 절연막; 및
    상기 층간 절연막 상에 형성되고 상기 게이트 전극과 절연되며 상기 제1 절연막 및 상기 제2 절연막을 관통하는 컨택홀을 통해 상기 소스 영역 및 상기 드레인 영역과 접촉하는 소스 전극 및 드레인 전극;
    을 포함하고,
    상기 커패시터는,
    산화물 반도체를 포함하고 열처리에 의해 캐리어 농도가 증가된 하부 전극;
    상기 하부 전극과 중첩되도록 상기 제2 절연막 상에 형성된 중간 전극; 및
    상기 중간 전극과 중첩되도록 상기 층간 절연막 상에 형성된 상부 전극;
    을 포함하는 유기 발광 표시 장치.
  20. 제19항에 있어서,
    상기 제1 절연막은 SiNx인 것을 특징으로 하는 유기 발광 표시 장치.
KR1020130043032A 2013-04-18 2013-04-18 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치 KR102107535B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130043032A KR102107535B1 (ko) 2013-04-18 2013-04-18 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
US14/034,291 US9153700B2 (en) 2013-04-18 2013-09-23 Method of manufacturing thin-film transistor, method of manufacturing organic light-emitting display device including the same, and thin-film transistor and organic light-emitting display device manufactured using the methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130043032A KR102107535B1 (ko) 2013-04-18 2013-04-18 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20140125186A KR20140125186A (ko) 2014-10-28
KR102107535B1 true KR102107535B1 (ko) 2020-05-29

Family

ID=51728342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130043032A KR102107535B1 (ko) 2013-04-18 2013-04-18 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9153700B2 (ko)
KR (1) KR102107535B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6219696B2 (ja) * 2013-11-27 2017-10-25 株式会社ジャパンディスプレイ 発光表示装置及び発光表示装置の製造方法
WO2015151337A1 (ja) * 2014-03-31 2015-10-08 株式会社 東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
KR102245996B1 (ko) * 2014-11-13 2021-04-30 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이의 제조방법
EP3329515A4 (en) * 2015-07-31 2019-07-03 Intel Corporation FUNCTIONAL METAL OXIDE-BASED MICROELECTRONIC DEVICES
KR102556027B1 (ko) 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
CN105655354A (zh) * 2016-01-22 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法以及显示装置
CN106125432A (zh) * 2016-08-29 2016-11-16 武汉华星光电技术有限公司 显示器及其显示面板
KR20200087368A (ko) * 2019-01-10 2020-07-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109841632A (zh) * 2019-01-31 2019-06-04 合肥京东方光电科技有限公司 显示基板、显示面板和显示基板的制作方法
CN110164869B (zh) * 2019-04-12 2021-07-30 上海中航光电子有限公司 显示面板和显示装置
CN112599605B (zh) * 2020-12-14 2023-10-24 合肥维信诺科技有限公司 一种阵列基板及其制备方法、显示装置
GB2623632A (en) * 2022-09-26 2024-04-24 Lg Display Co Ltd Display panel, display device, and method of manufacturing display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US20120223307A1 (en) * 2008-12-19 2012-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US20120223307A1 (en) * 2008-12-19 2012-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor

Also Published As

Publication number Publication date
US9153700B2 (en) 2015-10-06
US20140312320A1 (en) 2014-10-23
KR20140125186A (ko) 2014-10-28

Similar Documents

Publication Publication Date Title
KR102107535B1 (ko) 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
US11843060B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR102070952B1 (ko) 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
KR101962852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
US9570527B2 (en) Organic light emitting diode display
US9064755B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101073542B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
CN108172595B (zh) 薄膜晶体管基底
KR102049443B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9899634B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
KR20160133614A (ko) 유기 발광 표시 장치
US20160336386A1 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
KR102238323B1 (ko) 표시장치
US20220093650A1 (en) Display device
KR20150088102A (ko) 평판표시장치용 백플레인 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant